KR20040047734A

KR20040047734A - 표시 장치

Info

Publication number: KR20040047734A
Application number: KR10-2003-7008019A
Authority: KR
Inventors: 준이찌 야마시따; 가쯔히데 우찌노
Original assignee: 소니 가부시끼 가이샤
Priority date: 2001-10-17
Filing date: 2002-10-16
Publication date: 2004-06-05
Also published as: CN1273951C; JP2003122319A; WO2003034394A1; KR100887039B1; CN1486482A; US20040041769A1; JP3968499B2

Abstract

표시 장치에 내장된 주변 구동 회로의 소형화를 도모하는 것을 과제로 한다. 표시 장치는 화소 어레이부(4)와, 게이트선 G를 개재하여 각 화소 P를 순차적으로 선택하는 수직 구동 회로(5)와, 선택된 화소 P에 대하여 신호선 S를 개재하여 화상 신호를 기입하는 수평 구동 회로(6)를 동일 기판 상에 배치하고 있다. 수직 구동 회로(5)는, 적어도 2개의 게이트선 G에 대하여 1단이 대응되고 각 단마다 순차적으로 시프트 펄스를 출력하는 시프트 레지스터 S/R와, 외부로부터 공급되는 클럭 펄스를 시프트 펄스에 따라서 추출하여 드라이브 펄스를 생성하고 각 게이트선 G에 출력하여 화소 P의 순차 선택을 행하는 게이트 회로부(59)와, 수평 블랭크 기간에 동기하여 외부로부터 공급되는 수평 블랭크 펄스로 사전에 클럭 펄스를 정형하며 또한 정형된 클럭 펄스를 게이트 회로부(5g)에 공급하는 정형 수단(5z)을 포함한다.

Description

표시 장치{DISPLAY APPARATUS}

도 8은 액티브 매트릭스형 표시 장치의 일반적인 구성을 도시한 사시도이다. 도시한 바와 같이, 종래의 표시 장치는 한쌍의 기판(1, 2)과 양자간에 협지된 액정(3)을 구비한 패널 구조를 갖는다. 하측의 기판(1)에는 화소 어레이부(4)와 구동 회로부가 집적 형성되어 있다. 구동 회로부는 수직 구동 회로(5)와 수평 구동 회로(6)로 나뉘어져 있다. 또한, 기판의 주변부 상단에는 외부 접속용의 단자(7)가 형성되어 있다. 각 단자(7)는 배선(8)을 개재하여 수직 구동 회로(5) 및 수평 구동 회로(6)에 접속되어 있다. 화소 어레이부(4)에는 게이트선 G와 신호선 S가 형성되어 있다. 양자의 교차부에는 화소 전극(9)과 이것을 구동하는 박막 트랜지스터(10)가 형성되어 있다. 화소 전극(9)과 박막 트랜지스터(10)의 조합으로 화소 P를 구성한다. 박막 트랜지스터(10)의 게이트 전극은 대응하는 게이트선 G에 접속되고, 드레인 영역은 대응하는 화소 전극(9)에 접속되며, 소스 영역은 대응하는 신호선 S에 접속되어 있다. 게이트선 G은 수직 구동 회로(5)에 접속하는한편, 신호선 S는 수평 구동 회로(6)에 접속되어 있다. 수직 구동 회로(5)는, 게이트선 G를 개재하여 각 화소 P를 순차 선택한다. 수평 구동 회로(6)는 선택된 화소 P에 대하여 신호선 S를 개재하여 화상 신호를 기입한다.

LCD의 고정밀화가 진행됨에 따라서, 화소 사이즈의 축소화도 진행되고 있다. 화소의 축소화에 수반하여, 수직 구동 회로도 축소화할 필요가 있다. 일반적으로, 수직 구동 회로는 시프트 레지스터의 다단 접속으로 이루어지며, 각단이 각 게이트선에 대응하고 있다. 시프트 레지스터의 각단으로부터 순차적으로 출력되는 시프트 펄스로, 대응하는 각 게이트선에 접속된 화소 행을 선순차로 선택하도록 되어 있다. 그러나, 화소의 축소화가 진행되면, 게이트선의 배열 간격이 좁아지기 때문에, 시프트 레지스터의 1단분이 게이트선 1개분의 스페이스에 대응할 수 없게 된다.

따라서, 2개의 게이트선에 대하여 1단의 시프트 레지스터를 마련한 수직 구동 회로가 개발되어 있으며, 디코드형 수직 구동 회로라 불린다. 이 디코드형 수직 구동 회로는, 1단의 시프트 레지스터로부터 출력된 시프트 펄스에 의해, 외부로부터 공급되는 클럭 펄스를 추출하여, 2개의 게이트 라인분의 드라이브 펄스를 작성하고 있다. 소위 클럭 드라이브 방식으로 시프트 펄스로부터 드라이브 펄스를 작성하기 때문에, 논리 소자를 포함한 게이트 회로가 이용되고 있다. 단순한 수직 구동 회로와 달리, 디코드형 수직 구동 회로에서는 이 게이트 회로의 부분이 복잡하며, 게이트선 1개에 대한 논리 소자의 수가 많아지기 때문에, LCD 패널 상에서도 큰 점유 면적을 차지하도록 되어 있다. 이 때문에, 본래 표시 화면을 구성하여야할 화소 어레이부의 점유 면적이 압박을 받음과 함께, LCD 패널의 표면적의 증대화를 초래하여, 해결하여야 할 과제로 되어 있다.

〈발명의 개시〉

본 발명에 따르면, 외부로부터 공급되는 클럭 펄스를 사전에 일괄적으로 정형 처리한 다음에, 수직 구동 회로에 공급하고 있다. 이것에 의해, 수직 구동 회로에 필요한 논리 소자의 개수를 삭감할 수 있어, 수직 구동 회로의 축소화를 실현할 수 있다. 구체적으로는, 수직 구동 회로와는 다른 부분에서 VCK와 ENB와의 NAND를 취하고, 이 NAND 회로에서 얻어진 vck 펄스를 수직 구동 회로 내부에서 이용함으로써, 수직 구동 회로 내의 NAND 소자의 수를 반감시킬 수 있다. 이것에 의해, 수직 구동 회로의 점유 면적을 약 13% 축소화하는 것이 가능해져서, LCD 패널의 협액연화를 달성할 수 있다.

본 발명은 LCD에 의해 대표되는 액티브 매트릭스형 표시 장치에 관한 것이다. 보다 상세하게는, 매트릭스형의 화소 어레이를 구동하는 수직 구동 회로의 구성에 관한 것이다.

도 1은 본 발명에 따른 표시 장치의 구성을 도시한 회로도.

도 2는 도 1에 도시한 표시 장치의 동작 설명을 하기 위한 타이밍차트.

도 3은 본 발명에 따른 표시 장치의 화소 배열의 일례를 도시한 모식도.

도 4A, 도 4B, 도 4C는 도 3에 도시한 표시 장치의 동작 설명을 하기 위한 모식도.

도 5는 표시 장치의 참고예를 도시한 회로도.

도 6은 도 5에 도시한 참고 표시 장치의 동작 설명을 하기 위한 타이밍차트.

도 7A는 도 1에 도시한 표시 장치의 전체 구성을 도시한 모식도.

도 7B는 도 5에 도시한 표시 장치의 전체 구성을 도시한 모식도.

도 8은 종래의 표시 장치의 일례를 도시한 모식적인 사시도.

〈발명을 실시하기 위한 최량의 형태〉

이하 도면을 참조하여 본 발명의 실시예를 상세히 설명한다. 도 1은 본 발명에 따른 표시 장치의 구체적인 구성을 도시한 회로도이다. 도시한 바와 같이, 본 표시 장치는 기본적으로, 화소 어레이부(4)와 수직 구동 회로(5)와 수평 구동 회로(6)로 구성되어 있으며, 어느 것이나 동일 기판 상에 박막 트랜지스터 등으로 집적 형성되어 있다. 화소 어레이부(4)는 복수의 게이트선 G, 복수의 신호선 S 및 각 게이트선 G와 각 신호선 S의 교차 부분에 행렬 배치한 화소 P로 구성되어 있다. 본 예의 경우, 화소 P는 화소 전극(9)과 박막 트랜지스터(10)로 구성되어 있다. 또한, 도시하지 않지만 화소 전극(9)에 대면 배치하여 대향 전극이 형성되어 있으며, 양 전극의 사이에는 전기 광학 물질로서 예를 들면 액정이 들어 있다. 박막 트랜지스터(10)의 게이트 전극은 대응하는 게이트선 G에 접속되고, 소스 전극은 대응하는 신호선 S에 접속되며, 드레인 전극은 대응하는 화소 전극(9)에 접속되어 있다. 수직 구동 회로(5)는 각 게이트선 G를 개재하여 각 화소 P를 순차 선택한다. 도 1에서는 설명의 편의상, 수직 구동 회로(5)에 의한 게이트선 G의 선순차 선택은 화면의 아래쪽으로부터 위쪽을 향해 행해지고 있다. 구체적으로는, 첫번째의 게이트선 G1에 대응한 화소 P의 행을 선택하고, 다음에 2번째의 게이트선 G2에 대응한 화소 P의 행을 선택하며, 이하 순서대로 행 단위로 화소 P를 선택해 간다. 수평 구동 회로(6)는 행 단위로 순차 선택된 화소 P에 대하여 각 신호선 S를 개재하여화상 신호를 기입한다. 이것에 의해, 화면을 구성하는 화소 어레이부(4)에 원하는 화상을 표시할 수 있다.

특징 사항으로서, 수직 구동 회로(5)는 시프트 레지스터 S/R와 게이트 회로부(5g) 외에 정형 수단(5z)을 갖는다. 시프트 레지스터 S/R는 적어도 2개의 게이트선에 대하여 1단이 대응하고, 각단마다 순차적으로 시프트 펄스를 출력한다. 도시한 예에서는, 시프트 레지스터 S/R의 1단분은 3개의 인버터로 구성되어 있으며, 그 중 하나는 외부로부터 공급되는 클럭 펄스 2VCK로 클럭 드라이브되고, 다른 1개는 동일하게 외부로부터 입력되는 클럭 펄스 2VCKX로 클럭 드라이브되어 있다. 또한, 2VCKX는 2VCK에 대하여 극성이 반전되어 있으며, 이것을 나타내기 위해서 부호 X를 이용한다. 이것은, 다른 클럭 펄스에 대해서도 마찬가지이다. 다단 접속된 시프트 레지스터 S/R는 클럭 펄스 2VCK, 2VCKX에 따라서 동작하며, 동일하게 외부로부터 입력된 스테이스 펄스 2VST를 순차적으로 전송함으로써, 시프트 레지스터의 각단으로부터 순차 시프트 펄스 A, B, …를 출력하고 있다. 도시한 예에서는,최초의 2개의 게이트선 G1, G2에 대응하여, 1단째의 시프트 레지스터 S/R가 마련되어 있으며, 2개의 게이트선 G1, G2에 대하여 1개의 시프트 펄스 A를 출력하고 있다. 다음의 2개의 게이트선 G3, G4에 대하여 2단째의 시프트 레지스터 S/R가 대응하고 있으며, 동일하게 시프트 펄스 B를 출력하고 있다.

게이트 회로부(5g)는, 외부로부터 공급되는 클럭 펄스 VCK, VCKX를 상술한 시프트 펄스 A, B, …에 따라서 추출하여 드라이브 펄스 A1, A2, B1, B2를 생성하고, 각 게이트선 G1, G2, G3, G4, …로 출력하여 화소 P의 선순차 선택을 행한다.이것을 목적으로, 게이트 회로부(5g)는 각 게이트선 G에 대응하여, NAND 소자와 인버터와 버퍼의 직렬 접속을 갖고 있다. 예를 들면 첫번째의 게이트선 G1에 주목하면, 게이트 회로부(5g)는 시프트 펄스 A에 따라서 클럭 펄스 VCK를 추출하고, 드라이브 펄스 A1로서 게이트선 G1 측으로 출력한다. 마찬가지로, 게이트선 G2에 주목하면, 게이트 회로부(5g)는 동일하게 시프트 펄스 A에 따라서, 외부로부터 공급되는 클럭 펄스 VCKX를 추출하고, 드라이브 펄스 A2로서 게이트선 G2측에 출력한다.

정형 수단(5z)은, 수평 블랭크 기간에 동기하여 외부로부터 공급되는 수평 블랭크 펄스 ENB에서 사전에 클럭 펄스 VCK, VCKX를 정형하고, 또한 정형된 클럭 펄스 vck, vckx를 게이트 회로부(5g)의 각단에 공급하고 있다. 즉, 게이트 회로부(5g)의 각 게이트선 G에 대응한 각단에는, 외부로부터 직접 입력된 클럭 신호 VCK, VCKX가 아니며, 이것을 정형 수단(5z)에 의해 정형한 후의 클럭 펄스 vck, vckx를 공급하고 있다. 이와 같이, 사전에 VCK, VCKX를 일괄적으로 정형한 후, 게이트 회로부(5g)의 각단에 입력하고 있기 때문에, 게이트 회로부(59) 측에서 정형 처리를 행할 필요가 없으며, 그 만큼 논리 소자의 개수를 삭감할 수 있다. 또한, 정형 수단(5z)은 시프트 레지스터 S/R 및 게이트 회로부(5g)로부터 분리된 다른 영역에 형성되어 있다.

도 2의 타이밍차트를 참조하여, 도 1에 도시한 표시 장치의 동작을 설명한다. 상술한 바와 같이, 수직 구동 회로에는, 외부로부터 스타트 펄스 2VST, 클럭 펄스 2VCK, 2VCKX, VCK, VCKX, ENB가 공급된다. 이들 펄스 중, 2VST, 2VCK, 2VCKX는 수직 구동 회로의 시프트 레지스터의 동작에 이용되며, 시프트 펄스 A, B, …를작성하기 위한 것이다. VCK, VCKX는 드라이브 펄스 A1, A2, B1, B2, …의 작성에 이용된다. ENB는 매트릭스 배치된 화소를 행 단위로 시간적으로 나누는 수평 블랭크 기간을 규정하고 있다.

정형 수단(5z)은, 2개의 NAND 소자와 2개의 인버터로 이루어지며, VCK, VCKX의 각각과 ENB 사이에서 NAND를 취하고, vck, vckx를 생성하고 있다. 한편, 시프트 레지스터 S/R는 2VCK, 2VCKX에 따라서 2VST를 순차적으로 전송함으로써, 시프트 펄스 A, B, …를 생성하고 있다. 게이트 회로부(5g)는 정형 수단(5z)으로부터 공급되는 정형된 클럭 펄스 vck, vckx를, 시프트 펄스 A, B, …로 추출함으로써, 수평 블랭크 기간에서 상호 이격된 드라이브 펄스 A1, A2, B1, B2, …를 출력하고 있다. 또한, 본 실시예에서는, 각 게이트선 G에 출력되는 드라이브 펄스는 시간적으로 전후하여 2개의 펄스 성분을 포함하고 있다. 따라서, 1개의 게이트선은 일수평 기간을 사이에 두고 2번 선택되는 구성으로 되어 있다. 따라서, 대응하는 화소 행에는, 화상 신호가 2번 기입되게 된다. 처음에 기입된 화상 신호는 2번째의 화상 신호로 즉시 재기입되기 때문에, 화상 품위에 영향을 미치는 경우는 거의 없다. 이와 같은 2번 기입 방식은, 특히 도트 라인 반전 구동 방식에 적합하며, 화상 품위의 개선에 기여할 수 있다.

상술한 바와 같이, 수직 구동 회로는 게이트선을 개재하여 각 화소를 행 단위로 순차 선택한다. 수평 구동 회로는, 선택된 화소의 행에 대하여 신호선을 개재하여 점 순차로 화상 신호를 기입한다. 액정을 구동할 때에는, 화상 신호의 극성을 반전하여 각 화소에 기입할 필요가 있으며, 그 방식의 하나로서 상술한 도트라인 반전 구동이 행해지고 있다. 도 3은, 도트 라인 반전 구동에 적합한 화소 배열의 일례를 도시한다. 도시한 바와 같이, 각 화소 P는 행렬 형상으로 배치되어 있다. 도면에서는, 세로의 화소 열을 X1, X2, …로 나타내며, 가로의 화소 행을 Y1, Y2, …로 나타낸다. 개개의 화소 P를 특정하는 경우에는, 예를 들면 (X1, Y1)로 나타낸다. 이 화소는 제1열 X1의 제1행 Y1에 위치하는 것을 나타내고 있다. 도트 라인 반전 구동에서는, 동일한 게이트선 G에 접속된 화소 P는 인접하는 행의 사이에서, 열마다 교대로 분배되어 있다. 예를 들면, 게이트선 G1에 주목하면, 화소 (X1, Y1)는 행 Y1에 속하고, 다음의 화소 (X2, Y2)는 행 Y2에 속하며, 계속되는 화소 (X3, Y1)는 행 Y1에 속하고, 또한 화소 (X4, Y2)는 행 Y2에 속한다.

계속해서 도 4A 내지 도 4C를 참조하여, 도 3에 도시한 화소 배열의 도트 라인 반전 구동을 설명한다. 도 4A에 도시한 바와 같이, 최초의 게이트선 G1이 선택되면, 이것에 접속된 화소 P에 화상 신호가 기입된다. 상술한 바와 같이, 선택된 화소는 화소 행 Y1과 Y2로 교대로 분류된다. 그리고, 화소 행 Y1로 분류된 화소 P에는, 한쪽의 극성(H)의 화상 신호가 기입되고, 다음의 화소 행 Y2로 분류된 화소 P에는 반대 극성(L)의 화상 신호가 기입된다. 다시 말하면, 홀수 열 (X1, X3, …)과 짝수 열 (X2, X4, …)에서 화상 신호의 극성이 반전되고 있다.

게이트선 G1의 선택이 끝나면, 도 4B에 도시한 바와 같이 다음의 게이트선 G 2의 선택으로 이행한다. 이 때도 마찬가지로, 화소는 행 Y2와 Y3으로 교대로 분류된다. 또한, 먼저 화상 신호가 기입된 화소는, 해칭을 넣어 구별하고 있다. 이번에도 화상 신호는 각 열 사이에서 교대로 반전되어 대응하는 화소에 기입된다. 이때, 도 4A와 도 4B에서는 극성이 반전되고 있다. 따라서, 동일한 행에 속하는 화소에는 전부 동일 극성의 화상 신호가 기입되게 된다. 예를 들면, 화소 행 Y2에 주목하면, 도 4A에 도시한 앞의 기입과 도 4B에 도시한 금회의 기입에서, 전부 L 레벨의 화상 신호가 기입된다.

계속해서 게이트선 G3이 선택되면, 도 4C에 도시한 바와 같이 화소 행 Y3, Y4로 분류된 화소에 화상 신호가 기입된다. 이 때에는 도 4B와 극성이 반전되고 있으며, 도 4A와 마찬가지로 된다. 이 결과, 화소 행 Y3에 속하는 화소에는, 전부 H 레벨의 화상 신호가 기입된다. 이상과 같이, 도트 라인 반전 구동에서는, 수평 구동 회로측은 상호 인접하는 신호선에 대하여 극성이 반전하는 화상 신호를 공급하며, 또한 게이트선 G측의 순차 선택에 따라서 화상 신호의 극성을 반전시키고 있다. 이것에 의해, 행마다 교대로 극성이 반전되는 화상 신호를 기입할 수 있다.

상술한 도트 라인 반전 구동인 경우, 임의의 화소 열에 주목하면, 앞의 화소에 대하여 H 레벨이 기입되고, 다음의 화소에 L 레벨이 기입된다. 이 때, 전회의 프레임에서 기입된 H 레벨로부터 금회의 L 레벨로 전위가 크게 변동된다. 인접하는 화소에는 어느 정도 용량 결합이 있으므로 크로스토크가 생겨, 이 큰 전위 변동에 의해 앞의 화소에 기입된 H 레벨이 약간 변동된다. 이와 같은 크로스토크를 방지하기 위해서, 도 2에 도시한 2번 선택 방식이 적합하다. 즉, 처음의 선택에서 화상 신호를 기입하면, 상술한 크로스토크에 의해 레벨이 다소 변동하지만, 직후에 2번째의 기입을 행하기 때문에, 크로스토크는 즉시 보상되게 된다.

도 5는, 표시 장치의 참고 예를 나타내고 있으며, 도 1에 도시한 본 발명에따른 표시 장치와 대응하는 부분에는 대응하는 참조 번호를 붙이고 있다. 도 5의 참고 예는, 수직 구동 회로(5)의 구성이 도 1과 달리, 어떠한 정형 수단도 마련하고 있지 않다. 이 관계에서 도 1에 도시한 1단의 게이트 회로 구성과 달리, 이 참고예는 게이트 회로부가 1단째의 게이트 회로부(5g1)와 2단째의 게이트 회로부(5g2)의 2단 구성으로 되어 있다. 이것에 의해, 도 1의 구성에 비하여, NAND 소자의 개수가 2배로 되어 있다. 1단째의 게이트 회로부(5g1)는 VCK, VCKX를 시프트 펄스 A, B, …로 추출하고, 드라이브 펄스 A1, A2, B1, B2, …를 생성하고 있다. 2단째의 게이트 회로부(5g2)는 드라이브 펄스 A1, A2, B1, B2, …를 ENB 로 처리하고, 처리 후의 펄스 A1', A2', B1', B2', …를 버퍼를 통하여 각 게이트선 G에 출력하고 있다.

도 6의 타이밍차트를 참조하여, 도 5에 도시한 참고 표시 장치의 동작을 설명한다. 외부로부터 수직 구동 회로에 공급되는 펄스는, 2VST, 2VCK, 2VCKX, VCK, VCKX, ENB에서, 도 1에 도시한 본 발명의 표시 장치와 마찬가지이다. 수직 구동 회로의 시프트 레지스터는 2VST를 2VCK, 2VCKX에서 순차적으로 전송하고, 시프트 펄스 A, B, …를 출력한다. 또한 수직 구동 회로의 1단째의 게이트 회로부(5g1)는 시프트 펄스 A, B, …에 따라서 VCK, VCKX를 추출하고, 드라이브 펄스 A1, A2, B1, B2, …를 생성한다. 이 처리에, 각 게이트선마다 2개의 NAND 소자가 필요하다. 또한, 수직 구동 회로의 둘째 단의 게이트 회로부(5g2)는 드라이브 펄스 A1, A2, B1, B2, …를 ENB에서 정형하여, 최종적인 드라이브 펄스 A1', A2', B1', B2'…를 출력하고, 각 게이트선에 공급하고 있다. 이 정형 처리에 2개째의 NAND 소자가 각게이트선마다 필요해진다. 이 정형 처리에 의해, 각 게이트선에 공급되는 드라이브 펄스는 수평 블랭크 기간에 시간적으로 이격되게 된다. 이상과 같이, 클럭 드라이브 방식으로 최종적인 드라이브 펄스를 생성할 때까지, 1개의 게이트선에 대하여 2개의 NAND 소자가 필요해진다.

도 7A는 도 1에 도시한 본 발명의 표시 장치의 전체 구성을 나타내고 있다. 도시한 바와 같이, 기판(1) 상에 화소 어레이부(4), 수직 구동 회로(5), 수평 구동 회로(6), 외부 접속용 단자(7), 레벨 시프트 회로(L/S)(20), 프리차지 회로(30) 등이 집적 형성되어 있다. 화소 어레이부(4)는 좌우 양측으로부터 수직 구동 회로(5)에서 구동되도록 되어 있다. 외부 접속용의 단자(7)에는 클럭 펄스 VCK, VCKX, ENB 등 필요한 펄스 신호가 공급된다. 단자(7)에 공급된 펄스는 레벨 시프트 회로(20)에서 전압 레벨을 내부적으로 조정한 후, 버퍼를 개재하여 수직 구동 회로(5)나 수평 구동 회로(6)에 공급된다. 본 실시예에서는, 수직 구동 회로(5)에 부수하는 정형 수단(5z)은 레벨 시프트 회로(20)가 형성되는 영역의 일부에 배치되어 있다. 수직 구동 회로(5)는 선순차로 화소 어레이부(4)를 주사함과 함께, 이것에 동기하여 수평 구동 회로(6)가 화상 신호를 화소 어레이부(4)에 기입한다. 그 때, 프리차지 회로(30)는 수직 구동 회로(5)에 의한 화상 신호의 기입에 선행하여, 화소 어레이부(4)를 프리차지하여, 크로스토크 등을 억제하여 화상 품위를 개선하고 있다.

본 표시 장치는 레벨 시프트 회로(20)의 영역에 배치한 정형 수단(5z)에서, 사전에 ENB와 VCK, VCKX와의 NAND를 취하고, 정형한 vck 펄스를 생성하여, 이것을수직 구동 회로(5)측에 공급하고 있다. 수직 구동 회로(5)는 vck 펄스와 시프트 펄스와의 NAND를 취함으로써, 수평 블랭크 기간을 갖는 게이트선 드라이브 펄스를 얻고 있다. 본 방식에서는 VCK, VCKX와 ENB를 사전에 NAND 처리한 vck 펄스를 이용함으로써, 수직 구동 회로(5) 내부의 NAND 소자의 개수를 참고예에 비하여 2개 내지 1개로 감소시키고 있다. 즉, 본 방식에 의해서 수직 구동 회로(5)의 레이아웃의 축소화를 달성할 수 있어, LCD 패널의 협액연화를 실현할 수 있다. 또한, VCK, VCKX와 ENB와의 NAND를 취하는 정형 수단(5z)은, 수직 구동 회로(5)의 영역과는 별도로 레벨 시프트 회로(20)의 영역에 배치하기 때문에, 레이아웃 상의 스페이스 문제는 생기지 않는다.

도 7B는 도 5에 도시한 참고 표시 장치의 전체 구성을 도시한 블록도이다. 설명의 편의상, 도 7A에 도시한 본 발명의 표시 장치와 대응하는 부분에는 대응하는 참조 번호를 붙이고 있다. 상술한 바와 같이, 이 참고 표시 장치에서는, 시프트 레지스터의 1단에 의해 생성된 시프트 펄스와, VCK, VCKX와의 NAND를 취함으로써, 각 신호선에 대응한 드라이브 펄스를 생성하고 있다. 또한, 각 드라이브 펄스를 수평 블랭크 기간에서 이격시키기 위해서, 게이트 펄스와 ENB와의 NAND를 취하고 있다. 이와 같이, 참고 예에서는 시프트 펄스에 대하여 2단계로 NAND를 취함으로써, 최종적인 드라이브 펄스를 생성하고 있으며, 수직 구동 회로(5)에, 게이트선 1개에 대하여 NAND 소자를 2개 레이아웃하고 있다. LCD 패널의 비용을 저감시키기 위해서, 패널의 프레임 사이즈를 축소화하고, 패널 수율을 높이는 것이 필수로 되어 있다. 이러한 점에서 참고 표시 장치의 수직 구동 회로는, 1개의 게이트선에대하여 NAND 소자를 2개 필요로 하고 있다. 하나의 NAND 소자의 레이아웃 폭은 200㎛ 정도이며, 수직 구동 회로(5)의 전체적인 레이아웃 폭 1500㎛에 대하여 13%의 비율을 차지하고 있다. 따라서, NAND 소자는 레이아웃 폭을 가장 크게 취하는 부분의 하나로서, 참고예에서는 이것을 1개의 게이트선 대하여 2개 사용하고 있기 때문에, 화소 어레이부(4)를 둘러싸는 주변의 액연 부분의 폭이 굵게 되어, 비용적으로 불리하다.

이상과 같이 본 발명에 따른 표시 장치는, 패널의 외부로부터 공급되는 클럭 펄스를, 패널의 내부에 마련한 정형 수단에서 일괄 정형한 후, 수직 구동 회로의 게이트 회로부에 공급하고 있기 때문에, 게이트 회로부의 각 단에서 클럭 펄스의 정형을 행할 필요가 없어져, 그 만큼 게이트 회로부의 각단을 구성하는 논리 소자의 개수를 삭감 가능함으로써, 시프트 레지스터나 게이트 회로부를 포함시킨 수직 구동 회로 전체의 점유 면적을 축소화할 수 있다.

Claims

복수의 게이트선, 복수의 신호선 및 각 게이트선과 각 신호선의 교차 부분에 행렬 배치한 화소로 구성된 화소 어레이부와, 상기 게이트선을 개재하여 각 화소를 순차 선택하는 수직 구동 회로와, 선택된 화소에 대하여 상기 신호선을 개재하여 화상 신호를 기입하는 수평 구동 회로를 동일 기판 상에 배치한 표시 장치에 있어서,

상기 수직 구동 회로는, 적어도 2개의 게이트선에 대하여 1단이 대응되고 각단마다 순차적으로 시프트 펄스를 출력하는 시프트 레지스터와, 외부로부터 공급되는 클럭 펄스를 상기 시프트 펄스에 따라서 추출하여 드라이브 펄스를 생성하고 각 게이트선에 출력하여 화소의 순차 선택을 행하는 게이트 회로부와, 수평 블랭크 기간에 동기하여 외부로부터 공급되는 수평 블랭크 펄스로 사전에 상기 클럭 펄스를 정형하며 또한 정형된 클럭 펄스를 상기 게이트 회로부에 공급하는 정형 수단을 포함하는 것을 특징으로 하는 표시 장치.
제1항에 있어서,

상기 정형 수단은, 상기 시프트 레지스터 및 게이트 회로부로부터 분리된 별로의 영역에 형성되어 있는 것을 특징으로 하는 표시 장치.
제1항에 있어서,

상기 화소 어레이부는, 인접하는 화소 열의 사이에서 적어도 2행을 단위로 하여 상기 게이트선이 배치되어 있으며,

상기 수평 구동 회로는 동일한 게이트선에 접속되며 또한 인접하는 화소에 대하여 각 신호선을 통하여 상호 반대 극성의 화상 신호를 순차적으로 기입하는 것을 특징으로 하는 표시 장치.