JP2003122319A - 表示装置 - Google Patents

表示装置

Info

Publication number
JP2003122319A
JP2003122319A JP2001319263A JP2001319263A JP2003122319A JP 2003122319 A JP2003122319 A JP 2003122319A JP 2001319263 A JP2001319263 A JP 2001319263A JP 2001319263 A JP2001319263 A JP 2001319263A JP 2003122319 A JP2003122319 A JP 2003122319A
Authority
JP
Japan
Prior art keywords
gate
drive circuit
pulse
pixel
display device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2001319263A
Other languages
English (en)
Other versions
JP3968499B2 (ja
Inventor
Junichi Yamashita
淳一 山下
Katsuhide Uchino
勝秀 内野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2001319263A priority Critical patent/JP3968499B2/ja
Priority to KR1020037008019A priority patent/KR100887039B1/ko
Priority to CNB028037928A priority patent/CN1273951C/zh
Priority to US10/450,550 priority patent/US20040041769A1/en
Priority to PCT/JP2002/010756 priority patent/WO2003034394A1/ja
Publication of JP2003122319A publication Critical patent/JP2003122319A/ja
Application granted granted Critical
Publication of JP3968499B2 publication Critical patent/JP3968499B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3674—Details of drivers for scan electrodes
    • G09G3/3677—Details of drivers for scan electrodes suitable for active matrices only
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0281—Arrangement of scan or data electrode driver circuits at the periphery of a panel not inherent to a split matrix structure
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3614—Control of polarity reversal in general

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal (AREA)

Abstract

(57)【要約】 【課題】 表示装置に内蔵した周辺駆動回路の小型化を
図る。 【解決手段】 表示装置は、画素アレイ部４と、ゲート
線Ｇを介して各画素Ｐを順次選択する垂直駆動回路５
と、選択された画素Ｐに対し信号線Ｓを介して画像信号
を書き込む水平駆動回路６とを同一基板上に配してい
る。垂直駆動回路５は、少くとも二本のゲート線Ｇに対
して一段が対応し各段毎に順次シフトパルスを出力する
シフトレジスタＳ／Ｒと、外部から供給されるクロック
パルスをシフトパルスに応じて抜き取ってドライブパル
スを生成し各ゲート線Ｇに出力して画素Ｐの順次選択を
行なうゲート回路部５ｇと、水平ブランク期間に同期し
て外部から供給される水平ブランクパルスであらかじめ
クロックパルスを整形し且つ整形されたクロックパルス
をゲート回路部５ｇに供給する整形手段５ｚとを有す
る。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明はＬＣＤによって代表
されるアクティブマトリクス型の表示装置に関する。よ
り詳しくは、マトリクス状の画素アレイを駆動する垂直
駆動回路の構成に関する。
【０００２】
【従来の技術】図８は、アクティブマトリクス型表示装
置の一般的な構成を示す斜視図である。図示する様に、
従来の表示装置は、一対の基板１，２と両者の間に保持
された液晶３とを備えたパネル構造を有する。下側の基
板１には画素アレイ部４と駆動回路部とが集積形成され
ている。駆動回路部は垂直駆動回路５と水平駆動回路６
とに分かれている。又、基板の周辺部上端には外部接続
用の端子７が形成されている。各端子７は配線８を介し
て垂直駆動回路５及び水平駆動回路６に接続している。
画素アレイ部４にはゲート線Ｇと信号線Ｓが形成されて
いる。両者の交差部には画素電極９とこれを駆動する薄
膜トランジスタ１０が形成されている。画素電極９と薄
膜トランジスタ１０の組み合わせで画素Ｐを構成する。
薄膜トランジスタ１０のゲート電極は対応するゲート線
Ｇに接続され、ドレイン領域は対応する画素電極９に接
続され、ソース領域は対応する信号線Ｓに接続してい
る。ゲート線Ｇは垂直駆動回路５に接続する一方、信号
線Ｓは水平駆動回路６に接続している。垂直駆動回路５
は、ゲート線Ｇを介して各画素Ｐを順次選択する。水平
駆動回路６は、選択された画素Ｐに対し信号線Ｓを介し
て画像信号を書き込む。
【０００３】
【発明が解決しようとする課題】ＬＣＤの高精細化が進
むに連れて、画素のサイズの縮小化も進んでいる。画素
の縮小化に伴い、垂直駆動回路も縮小化する必要があ
る。一般に、垂直駆動回路はシフトレジスタの多段接続
からなり、各段が各ゲート線に対応している。シフトレ
ジスタの各段から順次出力されるシフトパルスで、対応
する各ゲート線に接続された画素行を線順次で選択する
様になっている。しかしながら、画素の縮小化が進む
と、ゲート線の配列間隔が狭くなる為、シフトレジスタ
の一段分がゲート線一本分のスペースに対応できなくな
る。
【０００４】そこで、二本のゲート線に対して一段のシ
フトレジスタを設けた垂直駆動回路が開発されており、
デコード型垂直駆動回路と呼ばれている。このデコード
型垂直駆動回路は、一段のシフトレジスタから出力され
たシフトパルスにより、外部から供給されるクロックパ
ルスを抜き取って、二本のゲートライン分のドライブパ
ルスを作成している。いわゆるクロックドライブ方式で
シフトパルスからドライブパルスを作る為、論理素子を
含んだゲート回路が用いられている。単純な垂直駆動回
路と異なり、デコード型の垂直駆動回路ではこのゲート
回路の部分が複雑であり、ゲート線一本当りの論理素子
の数が多くなる為、ＬＣＤパネル上でも大きな占有面積
を占める様になっている。この為、本来表示画面を構成
すべき画素アレイ部の占有面積が圧迫を受けるととも
に、ＬＣＤパネルの表面積の増大化を招き、解決すべき
課題となっている。
【０００５】
【課題を解決するための手段】上述した従来の技術の課
題を解決する為に以下の手段を講じた。すなわち、本発
明は、複数のゲート線、複数の信号線及び各ゲート線と
各信号線の交差部分に行列配置した画素で構成された画
素アレイ部と、該ゲート線を介して各画素を順次選択す
る垂直駆動回路と、選択された画素に対し該信号線を介
して画像信号を書き込む水平駆動回路とを同一基板上に
配した表示装置において、前記垂直駆動回路は、少くと
も二本のゲート線に対して一段が対応し各段毎に順次シ
フトパルスを出力するシフトレジスタと、外部から供給
されるクロックパルスを該シフトパルスに応じて抜き取
ってドライブパルスを生成し各ゲート線に出力して画素
の順次選択を行なうゲート回路部と、水平ブランク期間
に同期して外部から供給される水平ブランクパルスであ
らかじめ該クロックパルスを整形し且つ整形されたクロ
ックパルスを該ゲート回路部に供給する整形手段とを有
することを特徴とする。好ましくは、前記整形手段は、
該シフトレジスタ及びゲート回路部から分かれた別の領
域に形成されている。又好ましくは、前記画素アレイ部
は、隣り合う画素列の間で少くとも２行を単位として該
ゲート線が配されている。これに対応して、前記水平駆
動回路は、同一のゲート線に接続し且つ隣り合う画素に
対して各信号線を通し互いに反対極性の画像信号を順次
書き込む。
【０００６】本発明によれば、パネルの外部から供給さ
れるクロックパルスを、パネルの内部に設けた整形手段
で一括整形した後、垂直駆動回路のゲート回路部に供給
している。この為、ゲート回路部の各段でクロックパル
スの整形を行なう必要がなくなり、その分ゲート回路部
の各段を構成する論理素子の個数を削減可能である。こ
れにより、シフトレジスタやゲート回路部を含めた垂直
駆動回路全体の占有面積を縮小化できる。
【０００７】
【発明の実施の形態】以下図面を参照して本発明の実施
の形態を詳細に説明する。図１は本発明に係る表示装置
の具体的な構成を示す回路図である。図示する様に、本
表示装置は基本的に、画素アレイ部４と垂直駆動回路５
と水平駆動回路６とで構成されており、何れも同一基板
上に薄膜トランジスタなどで集積形成されている。画素
アレイ部４は、複数のゲート線Ｇ、複数の信号線Ｓ及び
各ゲート線Ｇと各信号線Ｓの交差部分に行列配置した画
素Ｐとで構成されている。本例の場合、画素Ｐは画素電
極９と薄膜トランジスタ１０とで構成されている。尚、
図示しないが画素電極９に対面配置して対向電極が形成
されており、両電極の間には電気光学物質として例えば
液晶が保持されている。薄膜トランジスタ１０のゲート
電極は対応するゲート線Ｇに接続され、ソース電極は対
応する信号線Ｓに接続され、ドレイン電極は対応する画
素電極９に接続されている。垂直駆動回路５は各ゲート
線Ｇを介して各画素Ｐを順次選択する。図では理解を容
易にする為、垂直駆動回路５によるゲート線Ｇの線順次
選択は画面の下から上に向って行なわれている。具体的
には、一番目のゲート線Ｇ１に対応した画素Ｐの行を選
択し、次に二番目のゲート線Ｇ２に対応した画素Ｐの行
を選択し、以下順に行単位で画素Ｐを選択していく。水
平駆動回路６は行単位で順次選択された画素Ｐに対し各
信号線Ｓを介して画像信号を書き込む。これにより、画
面を構成する画素アレイ部４に所望の画像を表示するこ
とができる。
【０００８】特徴事項として、垂直駆動回路５はシフト
レジスタＳ／Ｒとゲート回路部５ｇに加え、整形手段５
ｚを有している。シフトレジスタＳ／Ｒは少くとも二本
のゲート線に対して一段が対応し、各段毎に順次シフト
パルスを出力する。図示の例では、シフトレジスタＳ／
Ｒの一段分は三個のインバータで構成されており、その
うちの一個は外部から供給されるクロックパルス２ＶＣ
Ｋでクロックドライブされ、他の一個は同じく外部から
入力されるクロックパルス２ＶＣＫＸでクロックドライ
ブされている。尚、２ＶＣＫＸは２ＶＣＫに対して極性
が反転しており、これを表わす為符号Ｘを用いている。
これは、他のクロックパルスについても同様である。多
段接続されたシフトレジスタＳ／Ｒはクロックパルス２
ＶＣＫ，２ＶＣＫＸに応じて動作し、同じく外部から入
力されたスタートパルス２ＶＳＴを順次転送すること
で、シフトレジスタの各段から順次シフトパルスＡ，Ｂ
・・・を出力している。図示の例では、最初の二本のゲ
ート線Ｇ１，Ｇ２に対応して、一段目のシフトレジスタ
Ｓ／Ｒが設けてあり、二本のゲート線Ｇ１，Ｇ２に対し
て一個のシフトパルスＡを出力している。次の二本のゲ
ート線Ｇ３，Ｇ４に対して二段目のシフトレジスタＳ／
Ｒが対応しており、同じくシフトパルスＢを出力してい
る。
【０００９】ゲート回路部５ｇは、外部から供給される
クロックパルスＶＣＫ，ＶＣＫＸを前述したシフトパル
スＡ，Ｂ・・・に応じて抜き取ってドライブパルスＡ
１，Ａ２，Ｂ１，Ｂ２を生成し、各ゲート線Ｇ１，Ｇ
２，Ｇ３，Ｇ４・・・に出力して画素Ｐの線順次選択を
行なう。この目的で、ゲート回路部５ｇは、各ゲート線
Ｇに対応して、ＮＡＮＤ素子とインバータとバッファの
直列接続を有している。例えば一番目のゲート線Ｇ１に
着目すると、ゲート回路部５ｇはシフトパルスＡに応じ
てクロックパルスＶＣＫを抜き取り、ドライブパルスＡ
１としてゲート線Ｇ１側に出力する。同様に、ゲート線
Ｇ２に着目すると、ゲート回路部５ｇは同じくシフトパ
ルスＡに応じて、外部から供給されるクロックパルスＶ
ＣＫＸを抜き取り、ドライブパルスＡ２としてゲート線
Ｇ２側に出力する。
【００１０】整形手段５ｚは、水平ブランク期間に同期
して外部から供給される水平ブランクパルスＥＮＢであ
らかじめクロックパルスＶＣＫ，ＶＣＫＸを整形し、且
つ整形されたクロックパルスｖｃｋ，ｖｃｋｘをゲート
回路部５ｇの各段に供給している。すなわち、ゲート回
路部５ｇの各ゲート線Ｇに対応した各段には、外部から
直接入力されたクロック信号ＶＣＫ，ＶＣＫＸではな
く、これを整形手段５ｚにより整形した後のクロックパ
ルスｖｃｋ，ｖｃｋｘを供給している。この様に、あら
かじめＶＣＫ，ＶＣＫＸを一括で整形した後、ゲート回
路部５ｇの各段に入力している為、ゲート回路部５ｇ側
で整形処理を行なう必要がなく、その分論理素子の個数
を削減できる。尚、整形手段５ｚは、シフトレジスタＳ
／Ｒ及びゲート回路部５ｇから分かれた別の領域に形成
されている。
【００１１】図２のタイミングチャートを参照して、図
１に示した表示装置の動作を説明する。前述した様に、
垂直駆動回路には、外部からスタートパルス２ＶＳＴ，
クロックパルス２ＶＣＫ，２ＶＣＫＸ，ＶＣＫ，ＶＣＫ
Ｘ，ＥＮＢが供給される。これらのパルスのうち、２Ｖ
ＳＴ，２ＶＣＫ，２ＶＣＫＸは、垂直駆動回路のシフト
レジスタの動作に用いられ、シフトパルスＡ，Ｂ・・・
を作成する為のものである。ＶＣＫ，ＶＣＫＸはドライ
ブパルスＡ１，Ａ２，Ｂ１，Ｂ２・・・の作成に用いら
れる。ＥＮＢはマトリクス配置された画素を行単位で時
間的に分ける水平ブランク期間を規定している。
【００１２】整形手段５ｚは、二個のＮＡＮＤ素子と二
個のインバータからなり、ＶＣＫ，ＶＣＫＸの各々とＥ
ＮＢとの間でＮＡＮＤを取り、ｖｃｋ，ｖｃｋｘを生成
している。一方、シフトレジスタＳ／Ｒは２ＶＣＫ，２
ＶＣＫＸに応じて２ＶＳＴを順次転送することで、シフ
トパルスＡ，Ｂ・・・を生成している。ゲート回路部５
ｇは、整形手段５ｚから供給される整形済みのクロック
パルスｖｃｋ，ｖｃｋｘを、シフトパルスＡ，Ｂ・・・
で抜き取ることにより、水平ブランク期間で互いに隔て
られたドライブパルスＡ１，Ａ２，Ｂ１，Ｂ２・・・を
出力している。尚、本実施形態では、各ゲート線Ｇに出
力されるドライブパルスは時間的に前後して二個のパル
ス成分を含んでいる。従って、一本のゲート線は一水平
期間隔てて二回選択される構成となっている。従って、
対応する画素行には、画像信号が二回書き込まれること
になる。最初に書き込まれた画像信号は二回目の画像信
号で直ぐに書き換えられるので、画品位に影響を及ぼす
ことはほとんどない。この様な二回書込み方式は、特に
ドットライン反転駆動方式に適しており、画品位の改善
に寄与できる。
【００１３】前述した様に、垂直駆動回路はゲート線を
介して各画素を行単位で順次選択する。水平駆動回路
は、選択された画素の行に対し信号線を介して点順次で
画像信号を書き込む。液晶を駆動する際には、画像信号
の極性を反転して各画素に書き込む必要があり、その方
式の一つとして上述したドットライン反転駆動が行なわ
れている。図３は、ドットライン反転駆動に適した画素
配列の一例を示している。図示する様に、各画素Ｐは行
列状に配されている。図では、縦の画素列をＸ１，Ｘ
２，・・・で示し、横の画素行をＹ１，Ｙ２，・・・で
示している。個々の画素Ｐを特定する場合には、例えば
（Ｘ１，Ｙ１）で表わす。この画素は第１列Ｘ１の第１
行Ｙ１に位置するものを表わしている。ドットライン反
転駆動では、同一のゲート線Ｇに接続された画素Ｐは、
隣り合う行の間で、列毎に交互に分配されている。例え
ば、ゲート線Ｇ１に着目すると、画素（Ｘ１，Ｙ１）
は、行Ｙ１に属し、次の画素（Ｘ２，Ｙ２）は行Ｙ２に
属し、続く画素（Ｘ３，Ｙ１）は行Ｙ１に属し、更に画
素（Ｘ４，Ｙ２）は行Ｙ２に属している。
【００１４】続いて図４を参照して、図３に示した画素
配列のドットライン反転駆動を説明する。（１）に示す
様に、最初のゲート線Ｇ１が選択されると、これに接続
された画素Ｐに画像信号が書き込まれる。前述した様
に、選択された画素は画素行Ｙ１とＹ２で交互に振り分
けられる。そして、画素行Ｙ１に振り分けられた画素Ｐ
には、一方の極性（Ｈ）の画像信号が書き込まれ、次の
画素行Ｙ２に振り分けられた画素Ｐには反対極性（Ｌ）
の画像信号が書き込まれる。見方を変えると、奇数列
（Ｘ１，Ｘ３，・・・）と偶数列（Ｘ２，Ｘ４，・・
・）とで、画像信号の極性が反転している。
【００１５】ゲート線Ｇ１の選択が終ると、（２）に示
す様に次のゲート線Ｇ２の選択に移る。この時も同様
に、画素は行Ｙ２とＹ３とで交互に振り分けられてい
る。尚、先に画像信号が書き込まれた画素は、ハッチン
グを付して区別をしている。今度も画像信号は各列間で
交互に反転して対応する画素に書き込まれる。この際、
（１）と（２）では極性が反転している。従って、同一
の行に属する画素には全て同一極性の画像信号が書き込
まれることになる。例えば、画素行Ｙ２に着目すると、
（１）に示した先の書き込みと（２）に示した今回の書
き込みとで、全てＬレベルの画像信号が書き込まれる。
【００１６】続いてゲート線Ｇ３が選択されると、
（３）に示す様に画素行Ｙ３，Ｙ４に振り分けられた画
素に画像信号が書き込まれる。この時は（２）と極性が
反転しており、（１）と同様になる。この結果、画素行
Ｙ３に属する画素には、全てＨレベルの画像信号が書き
込まれる。以上の様に、ドットライン反転駆動では、水
平駆動回路側は互いに隣り合う信号線に対して極性が反
転する画像信号を供給し、且つゲート線Ｇ側の順次選択
に応じて画像信号の極性を反転させている。これによ
り、行毎に交互に極性が反転する画像信号を書き込むこ
とができる。
【００１７】上述したドットライン反転駆動の場合、あ
る画素列に着目すると、先の画素に対してＨレベルが書
き込まれ、次の画素にＬレベルが書き込まれる。この
際、先回のフレームで書き込まれたＨレベルから今回の
Ｌレベルに大きく電位が変動する。隣り合う画素にはあ
る程度容量結合があるのでクロストークが生じ、この大
きな電位変動により先の画素に書き込まれたＨレベルが
若干変動する。この様なクロストークを防止する為に、
図２に示した二度選択方式が好適である。すなわち、最
初の選択で画像信号を書き込むと、上述したクロストー
クによりレベルが多少変動するが、直後に二度目の本書
込みを行なう為、クロストークは直ちに補償されること
になる。
【００１８】図５は、表示装置の参考例を表わしてお
り、図１に示した本発明に係る表示装置と対応する部分
には対応する参照番号を付してある。図５の参考例は、
垂直駆動回路５の構成が図１と異なっており、何ら整形
手段を設けていない。この関係で図１に示した一段のゲ
ート回路構成と異なり、この参考例はゲート回路部が５
ｇ１と５ｇ２の二段構成となっている。これにより、図
１の構成と比べ、ＮＡＮＤ素子の個数が二倍になってい
る。第一段のゲート回路部５ｇ１はＶＣＫ，ＶＣＫＸを
シフトパルスＡ，Ｂ・・・で抜き取り、ドライブパルス
Ａ１，Ａ２，Ｂ１，Ｂ２・・・を生成している。二段目
のゲート回路部５ｇ２はドライブパルスＡ１，Ａ２，Ｂ
１，Ｂ２・・・をＥＮＢで処理し、処理後のパルスＡ
１’，Ａ２’，Ｂ１’，Ｂ２’・・・をバッファを通じ
て各ゲート線Ｇに出力している。
【００１９】図６のタイミングチャートを参照して、図
５に示した参考表示装置の動作を説明する。外部から垂
直駆動回路に供給されるパルスは、２ＶＳＴ，２ＶＣ
Ｋ，２ＶＣＫＸ，ＶＣＫ，ＶＣＫＸ，ＥＮＢで、図１に
示した本発明の表示装置と同様である。垂直駆動回路の
シフトレジスタは２ＶＳＴを２ＶＣＫ，２ＶＣＫＸで順
次転送し、シフトパルスＡ，Ｂ・・・を出力する。更に
垂直駆動回路の一段目のゲート回路部５ｇ１は、シフト
パルスＡ，Ｂ・・・に応じてＶＣＫ，ＶＣＫＸを抜き取
り、ドライブパルスＡ１，Ａ２，Ｂ１，Ｂ２・・・を生
成する。この処理に、各ゲート線毎一個のＮＡＮＤ素子
が必要である。更に、垂直駆動回路の二段目のゲート回
路部５ｇ２は、ドライブパルスＡ１，Ａ２，Ｂ１，Ｂ２
・・・をＥＮＢで整形して、最終的なドライブパルスＡ
１’，Ａ２’，Ｂ１’，Ｂ２’・・・を出力し、各ゲー
ト線に供給している。この整形処理に二個目のＮＡＮＤ
素子が各ゲート線毎に必要となる。この整形処理によ
り、各ゲート線に供給されるドライブパルスは、水平ブ
ランク期間で時間的に隔てられる様になる。以上の様
に、クロックドライブ方式で最終的なドライブパルスを
生成するまで、一本のゲート線に付き、二個のＮＡＮＤ
素子が必要となる。
【００２０】図７の（１）は、図１に示した本発明の表
示装置の全体構成を示している。図示する様に、基板１
の上に画素アレイ部４、垂直駆動回路５、水平駆動回路
６、外部接続用の端子７、レベルシフト回路（Ｌ／Ｓ）
２０、プリチャージ回路３０などが集積形成されてい
る。画素アレイ部４は左右両側から垂直駆動回路５で駆
動される様になっている。外部接続用の端子７にはクロ
ックパルスＶＣＫ，ＶＣＫＸ，ＥＮＢなど必要なパルス
信号が供給される。端子７に供給されたパルスはレベル
シフト回路２０で電圧レベルを内部的に調整した後、バ
ッファを介して垂直駆動回路５や水平駆動回路６に供給
される。本実施形態では、垂直駆動回路５に付随する整
形手段５ｚは、レベルシフト回路２０が形成される領域
の一部に配置してある。垂直駆動回路５は線順次で画素
アレイ部４を走査するとともに、これに同期して水平駆
動回路６が画像信号を画素アレイ部４に書き込む。その
際、プリチャージ回路３０は垂直駆動回路５による画像
信号の書き込みに先行して、画素アレイ部４をプリチャ
ージして、クロストークなどを抑制し画品位を改善して
いる。
【００２１】本表示装置はレベルシフト回路２０の領域
に配置した整形手段５ｚで、あらかじめＥＮＢとＶＣ
Ｋ，ＶＣＫＸとのＮＡＮＤを取り、整形したｖｃｋパル
スを生成し、これを垂直駆動回路５側に供給している。
垂直駆動回路５はｖｃｋパルスとシフトパルスとのＮＡ
ＮＤを取ることで、水平ブランク期間を有したゲート線
ドライブパルスを得ている。本方式ではＶＣＫ，ＶＣＫ
ＸとＥＮＢとをあらかじめＮＡＮＤ処理したｖｃｋパル
スを用いることで、垂直駆動回路５内部のＮＡＮＤ素子
の個数を参考例に比べ二つから一つに減少させている。
つまり、本方式によって垂直駆動回路５のレイアウトの
縮小化が達成でき、ＬＣＤパネルの狭額縁化を実現でき
る。又、ＶＣＫ，ＶＣＫＸとＥＮＢとのＮＡＮＤを取る
整形手段５ｚは、垂直駆動回路５の領域とは別にレベル
シフト回路２０の領域に配置する為、レイアウト上のス
ペースの問題は生じない。
【００２２】図７の（２）は図５に示した参考表示装置
の全体構成を示すブロック図である。理解を容易にする
為、図７の（１）に示した本発明の表示装置と対応する
部分には対応する参照番号を付してある。前述した様
に、この参考表示装置においては、シフトレジスタの一
段によって生成されたシフトパルスと、ＶＣＫ，ＶＣＫ
ＸとのＮＡＮＤを取ることで、各信号線に対応したドラ
イブパルスを生成している。更に、各ドライブパルスを
水平ブランク期間で隔てる為、ゲートパルスとＥＮＢと
のＮＡＮＤを取っている。この様に、参考例ではシフト
パルスに対して二段階でＮＡＮＤを取ることで、最終的
なドライブパルスを生成しており、垂直駆動回路５に、
ゲート線一本当りＮＡＮＤ素子を二つレイアウトしてい
る。ＬＣＤパネルのコストを下げる為、パネルの額縁サ
イズを縮小化し、パネル理収を上げることが必須となっ
ている。この点、参考表示装置の垂直駆動回路は、一本
のゲート線当りＮＡＮＤ素子を二つ必要としている。一
つのＮＡＮＤ素子のレイアウト幅は２００μｍ程度であ
り、垂直駆動回路５の全体的なレイアウト幅１５００μ
ｍに対して１３％の割合を占めている。従って、ＮＡＮ
Ｄ素子は最もレイアウト幅を取る部分の一つであり、参
考例ではこれを一本のゲート線当り二個使っている為、
画素アレイ部４を囲む周辺の額縁部分の幅が太くなって
しまい、コスト的に不利である。
【００２３】
【発明の効果】以上説明した様に、本発明によれば、外
部から供給されるクロックパルスをあらかじめ一括で整
形処理した上で、垂直駆動回路に供給している。これに
より、垂直駆動回路に必要な論理素子の個数を削減で
き、垂直駆動回路の縮小化を実現できる。具体的には、
垂直駆動回路とは別の部分でＶＣＫとＥＮＢとのＮＡＮ
Ｄを取り、このＮＡＮＤ回路で得られたｖｃｋパルスを
垂直駆動回路内部で用いることで、垂直駆動回路内のＮ
ＡＮＤ素子の数を半減することができる。これにより、
垂直駆動回路の占有面積を約１３％縮小化することが可
能となり、ＬＣＤパネルの狭額縁化を達成できる。
【図面の簡単な説明】
【図１】本発明に係る表示装置の構成を示す回路図であ
る。
【図２】図１に示した表示装置の動作説明に供するタイ
ミングチャートである。
【図３】本発明に係る表示装置の画素配列の一例を示す
模式図である。
【図４】図３に示した表示装置の動作説明に供する模式
図である。
【図５】表示装置の参考例を示す回路図である。
【図６】図５に示した参考表示装置の動作説明に供する
タイミングチャートである。
【図７】表示装置の全体構成を示す模式図である。
【図８】従来の表示装置の一例を示す模式的な斜視図で
ある。
【符号の説明】
４・・・画素アレイ部、５・・・垂直駆動回路、５ｇ・
・・ゲート回路、５ｚ・・・整形手段、Ｓ／Ｒ・・・シ
フトレジスタ、Ｌ／Ｓ・・・レベルシフト回路
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｇ０９Ｇ 3/20 ６２２ Ｇ０９Ｇ 3/20 ６２２Ｄ ６２２Ｅ ６２３ ６２３Ｕ Ｆターム(参考） 2H092 GA59 JA24 JB22 JB31 NA01 NA25 2H093 NA31 NC09 NC11 NC16 NC22 NC27 ND15 NE07 5C006 AC22 BB16 BC03 BC12 BC20 BF03 BF26 BF49 EB05 FA43 5C080 AA10 BB05 DD22 FF11 JJ02 JJ04 JJ06

Claims (3)

    【特許請求の範囲】
  1. 【請求項１】 複数のゲート線、複数の信号線及び各ゲ
    ート線と各信号線の交差部分に行列配置した画素で構成
    された画素アレイ部と、該ゲート線を介して各画素を順
    次選択する垂直駆動回路と、選択された画素に対し該信
    号線を介して画像信号を書き込む水平駆動回路とを同一
    基板上に配した表示装置において、 前記垂直駆動回路は、少くとも二本のゲート線に対して
    一段が対応し各段毎に順次シフトパルスを出力するシフ
    トレジスタと、外部から供給されるクロックパルスを該
    シフトパルスに応じて抜き取ってドライブパルスを生成
    し各ゲート線に出力して画素の順次選択を行なうゲート
    回路部と、水平ブランク期間に同期して外部から供給さ
    れる水平ブランクパルスであらかじめ該クロックパルス
    を整形し且つ整形されたクロックパルスを該ゲート回路
    部に供給する整形手段とを有することを特徴とする表示
    装置。
  2. 【請求項２】 前記整形手段は、該シフトレジスタ及び
    ゲート回路部から分かれた別の領域に形成されているこ
    とを特徴とする請求項１記載の表示装置。
  3. 【請求項３】 前記画素アレイ部は、隣り合う画素列の
    間で少くとも２行を単位として該ゲート線が配されてお
    り、 前記水平駆動回路は同一のゲート線に接続し且つ隣り合
    う画素に対して各信号線を通し互いに反対極性の画像信
    号を順次書き込むことを特徴とする請求項１記載の表示
    装置。
JP2001319263A 2001-10-17 2001-10-17 表示装置 Expired - Fee Related JP3968499B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2001319263A JP3968499B2 (ja) 2001-10-17 2001-10-17 表示装置
KR1020037008019A KR100887039B1 (ko) 2001-10-17 2002-10-16 표시 장치
CNB028037928A CN1273951C (zh) 2001-10-17 2002-10-16 显示装置
US10/450,550 US20040041769A1 (en) 2001-10-17 2002-10-16 Display apparatus
PCT/JP2002/010756 WO2003034394A1 (fr) 2001-10-17 2002-10-16 Appareil d'affichage

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001319263A JP3968499B2 (ja) 2001-10-17 2001-10-17 表示装置

Publications (2)

Publication Number Publication Date
JP2003122319A true JP2003122319A (ja) 2003-04-25
JP3968499B2 JP3968499B2 (ja) 2007-08-29

Family

ID=19136839

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001319263A Expired - Fee Related JP3968499B2 (ja) 2001-10-17 2001-10-17 表示装置

Country Status (5)

Country Link
US (1) US20040041769A1 (ja)
JP (1) JP3968499B2 (ja)
KR (1) KR100887039B1 (ja)
CN (1) CN1273951C (ja)
WO (1) WO2003034394A1 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005352455A (ja) * 2004-06-09 2005-12-22 Samsung Electronics Co Ltd 表示装置用駆動装置及び表示板
JP2007034311A (ja) * 2005-07-28 2007-02-08 Samsung Electronics Co Ltd 表示装置用スキャン駆動装置、それを含む表示装置及び表示装置の駆動方法
WO2007026446A1 (ja) * 2005-08-30 2007-03-08 Sharp Kabushiki Kaisha デバイス基板および液晶パネル
WO2008093458A1 (ja) * 2007-01-31 2008-08-07 Sharp Kabushiki Kaisha 表示装置

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100649243B1 (ko) * 2002-03-21 2006-11-24 삼성에스디아이 주식회사 유기 전계발광 표시 장치 및 그 구동 방법
KR100515299B1 (ko) * 2003-04-30 2005-09-15 삼성에스디아이 주식회사 화상 표시 장치와 그 표시 패널 및 구동 방법
KR100560468B1 (ko) * 2003-09-16 2006-03-13 삼성에스디아이 주식회사 화상 표시 장치와 그 표시 패널
KR100515306B1 (ko) * 2003-10-29 2005-09-15 삼성에스디아이 주식회사 유기ｅｌ 표시패널
KR100778409B1 (ko) * 2003-10-29 2007-11-22 삼성에스디아이 주식회사 화상 표시 패널 및 그 구동 방법
KR100529077B1 (ko) * 2003-11-13 2005-11-15 삼성에스디아이 주식회사 화상 표시 장치, 그 표시 패널 및 그 구동 방법
KR20050068608A (ko) * 2003-12-30 2005-07-05 비오이 하이디스 테크놀로지 주식회사 액정표시장치의 구동회로
JP2005321457A (ja) * 2004-05-06 2005-11-17 Seiko Epson Corp 走査線駆動回路、表示装置及び電子機器
JP2006084860A (ja) * 2004-09-16 2006-03-30 Sharp Corp 液晶表示装置の駆動方法及び液晶表示装置
KR101082909B1 (ko) * 2005-02-05 2011-11-11 삼성전자주식회사 게이트 구동 방법 및 그 장치와 이를 갖는 표시장치
KR101244575B1 (ko) * 2005-12-30 2013-03-25 엘지디스플레이 주식회사 액정표시장치
CN101551980B (zh) * 2008-03-31 2012-12-26 统宝光电股份有限公司 影像显示系统
US9342181B2 (en) * 2012-01-09 2016-05-17 Nvidia Corporation Touch-screen input/output device touch sensing techniques
US9823935B2 (en) 2012-07-26 2017-11-21 Nvidia Corporation Techniques for latching input events to display flips
CN102903322B (zh) * 2012-09-28 2015-11-11 合肥京东方光电科技有限公司 移位寄存器及其驱动方法和阵列基板、显示装置
CN102881248B (zh) * 2012-09-29 2015-12-09 京东方科技集团股份有限公司 栅极驱动电路及其驱动方法和显示装置
US10141930B2 (en) 2013-06-04 2018-11-27 Nvidia Corporation Three state latch
CN103345911B (zh) * 2013-06-26 2016-02-17 京东方科技集团股份有限公司 一种移位寄存器单元、栅极驱动电路及显示装置
CN103489408B (zh) * 2013-10-23 2016-04-13 苏州天微工业技术有限公司 显示屏驱动控制电路和显示屏
CN104269134B (zh) * 2014-09-28 2016-05-04 京东方科技集团股份有限公司 一种栅极驱动器、显示装置及栅极驱动方法
US11217298B2 (en) * 2020-03-12 2022-01-04 Micron Technology, Inc. Delay-locked loop clock sharing
CN114464120A (zh) * 2020-11-10 2022-05-10 群创光电股份有限公司 电子装置及扫描驱动电路
CN113178174B (zh) * 2021-03-22 2022-07-08 重庆惠科金渝光电科技有限公司 一种栅极驱动模块、栅极控制信号的生成方法和显示装置

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5845034B2 (ja) 1978-09-18 1983-10-06 松下電器産業株式会社 マトリックスパネル駆動装置
JP2583521B2 (ja) * 1987-08-28 1997-02-19 株式会社東芝 半導体集積回路
US5563624A (en) * 1990-06-18 1996-10-08 Seiko Epson Corporation Flat display device and display body driving device
JPH05265411A (ja) * 1991-12-27 1993-10-15 Sony Corp 液晶表示装置及び液晶表示装置の駆動方法
JPH06326950A (ja) * 1993-05-13 1994-11-25 Nec Corp 液晶駆動装置
JP3972270B2 (ja) * 1998-04-07 2007-09-05 ソニー株式会社 画素駆動回路および駆動回路一体型画素集積装置
JP2000227784A (ja) * 1998-07-29 2000-08-15 Seiko Epson Corp 電気光学装置の駆動回路および電気光学装置
US6879313B1 (en) * 1999-03-11 2005-04-12 Sharp Kabushiki Kaisha Shift register circuit, image display apparatus having the circuit, and driving method for LCD devices
JP3827917B2 (ja) * 2000-05-18 2006-09-27 株式会社日立製作所 液晶表示装置および半導体集積回路装置
TW507190B (en) * 2000-06-14 2002-10-21 Sony Corp Electro-optic panel or its driving method, electro-optic device, and electronic equipment
JP3758503B2 (ja) * 2001-01-15 2006-03-22 セイコーエプソン株式会社 電気光学装置、駆動回路および電子機器

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005352455A (ja) * 2004-06-09 2005-12-22 Samsung Electronics Co Ltd 表示装置用駆動装置及び表示板
JP4691387B2 (ja) * 2004-06-09 2011-06-01 三星電子株式会社 表示装置用駆動装置及び表示板
JP2007034311A (ja) * 2005-07-28 2007-02-08 Samsung Electronics Co Ltd 表示装置用スキャン駆動装置、それを含む表示装置及び表示装置の駆動方法
US8305324B2 (en) 2005-07-28 2012-11-06 Samsung Display Co., Ltd. Scan driver, display device having the same and method of driving a display device
US8872752B2 (en) 2005-07-28 2014-10-28 Samsung Display Co., Ltd. Scan driver, display device having the same and method of driving a display device
WO2007026446A1 (ja) * 2005-08-30 2007-03-08 Sharp Kabushiki Kaisha デバイス基板および液晶パネル
JPWO2007026446A1 (ja) * 2005-08-30 2009-03-05 シャープ株式会社 デバイス基板および液晶パネル
WO2008093458A1 (ja) * 2007-01-31 2008-08-07 Sharp Kabushiki Kaisha 表示装置

Also Published As

Publication number Publication date
JP3968499B2 (ja) 2007-08-29
KR100887039B1 (ko) 2009-03-04
WO2003034394A1 (fr) 2003-04-24
US20040041769A1 (en) 2004-03-04
CN1273951C (zh) 2006-09-06
CN1486482A (zh) 2004-03-31
KR20040047734A (ko) 2004-06-05

Similar Documents

Publication Publication Date Title
JP3968499B2 (ja) 表示装置
JP2937130B2 (ja) アクティブマトリクス型液晶表示装置
JP5389958B2 (ja) 走査信号駆動装置および走査信号駆動方法
US7369124B2 (en) Display device and method for driving the same
US7218309B2 (en) Display apparatus including plural pixel simultaneous sampling method and wiring method
US7777737B2 (en) Active matrix type liquid crystal display device
EP0572250B1 (en) Liquid crystal display driving system
EP0742469A1 (en) Display device, method of driving the device and electronic equipment
JP2001042287A (ja) 液晶表示装置およびその駆動方法
KR100954011B1 (ko) 표시 장치
JPH09130708A (ja) 液晶画像表示装置
JPH08248385A (ja) アクティブマトリックス型液晶ディスプレイとその駆動方法
JPH09152574A (ja) 表示装置
JP2002023683A (ja) 表示装置およびその駆動方法
JP3525018B2 (ja) アクティブマトリックス型液晶表示装置
JP2009064041A (ja) オンガラスシングルチップ液晶表示装置
JP4902185B2 (ja) 表示装置
JP2007140192A (ja) アクティブマトリクス型液晶表示装置
JPH07253566A (ja) 液晶表示装置
JP2000137459A (ja) 集積回路装置およびそれを用いた液晶表示装置
JP2685079B2 (ja) マトリクス表示装置
JPH08122743A (ja) 映像表示装置
JP4111235B2 (ja) 電気光学装置の駆動回路及び電気光学装置並びに電子機器
JP2007041456A (ja) 表示装置及びその駆動方法
KR20080023023A (ko) 표시장치

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060110

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060307

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060912

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20061106

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070508

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070521

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100615

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees