KR101177573B1 - 게이트 드라이버 및 이를 구비한 액정표시장치 - Google Patents

게이트 드라이버 및 이를 구비한 액정표시장치 Download PDF

Info

Publication number
KR101177573B1
KR101177573B1 KR1020050080477A KR20050080477A KR101177573B1 KR 101177573 B1 KR101177573 B1 KR 101177573B1 KR 1020050080477 A KR1020050080477 A KR 1020050080477A KR 20050080477 A KR20050080477 A KR 20050080477A KR 101177573 B1 KR101177573 B1 KR 101177573B1
Authority
KR
South Korea
Prior art keywords
gate
signal
liquid crystal
shift clock
gsc
Prior art date
Application number
KR1020050080477A
Other languages
English (en)
Other versions
KR20070024892A (ko
Inventor
소성진
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020050080477A priority Critical patent/KR101177573B1/ko
Publication of KR20070024892A publication Critical patent/KR20070024892A/ko
Application granted granted Critical
Publication of KR101177573B1 publication Critical patent/KR101177573B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3674—Details of drivers for scan electrodes
    • G09G3/3677—Details of drivers for scan electrodes suitable for active matrices only
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136204—Arrangements to prevent high voltage or static electricity failures
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0286—Details of a shift registers arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0247—Flicker reduction other than flicker reduction circuits used for single beam cathode-ray tubes

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Nonlinear Science (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

화질을 향상시킬 수 있는 게이트 드라이버 및 이를 구비한 액정표시장치가 개시된다.
본 발명에 따른 액정표시장치는 복수의 게이트라인 및 데이터라인이 배열된 액정패널과, 제 1 및 제 2 제어신호를 생성하는 타이밍 컨트롤러 및 상기 제 1 제어신호를 이용하여 외부로부터 공급된 정전기를 차단하는 정전기 방지부를 포함하며, 스캔신호를 상기 게이트라인으로 공급하는 게이트 드라이버를 포함한다.
정전기(ESD), AND 게이트

Description

게이트 드라이버 및 이를 구비한 액정표시장치{Gate driver and liquid crystal display device having the same}
도 1은 종래의 액정표시장치의 일부분을 나타낸 도면.
도 2는 본 발명에 따른 액정표시장치를 나타낸 도면.
도 3은 도 2의 게이트 드라이버를 상세히 나타낸 도면.
도 4는 도 3의 AND 게이트의 입력과 출력파형을 나타낸 도면.
<도면의 주요부분에 대한 간단한 설명>
102:액정패널 104:게이트 드라이버
106:데이터 드라이버 108:타이밍 컨트롤러
110:정전기 방지부 112:AND 게이트
114-1:제 1 쉬프트 레지스터 114-2:제 2 쉬프트 레지스터
114-3:제 3 쉬프트 레지스터 114-n:제 n 쉬프트 레지스터
본 발명은 액정표시장치에 관한 것으로, 특히 플리커 등과 같은 화질 저하 문제를 극복하여 화질을 향상시킬 수 있는 액정표시장치에 관한 것이다.
정보화 사회가 발전함에 따라 표시장치에 대한 요구도 다양한 형태로 점증하고 있다. 이에 부응하여 근래에는 LCD(Liquid Crystal Display device), PDP(Plasma Display Panel), ELD(Electro Luminescent Display) 등 여러가지 평판표시장치가 연구되어 왔고 일부는 이미 여러장비에서 표시장치로 활용되고 있다.
그 중에, 현재 화질이 우수하고 경량, 박형, 저소비 전력 등의 장점으로 인하여 이동형 화상 표시장치의 용도로 브라운관(CRT)을 대체하면서 LCD(이하, '액정표시장치'라 함)가 가장 널리 사용되고 있으며, 액정표시장치는 노트북 컴퓨터의 모니터와 같은 이동형의 용도 이외에도 텔레비전 모니터 등으로 다양하게 개발되고 있다.
액정표시장치는 액정의 광학적 이방성과 분극성질을 이용하여 화상을 표시한다. 상기 액정은 구조가 가늘고 길기 때문에 분자의 배열에 방향성을 가지고 있으며, 인위적으로 액정에 전기장을 인가하여 분자배열의 방향을 제어할 수 있다. 따라서, 상기 액정의 분자배열 방향을 임의로 조절하면, 액정의 분자 배열이 변하게 되고, 광학적 이방성에 의해 상기 액정의 분자배열 방향으로 빛의 편광상태를 변화시켜 화상정보를 표현할 수 있다.
상기 액정표시장치는 도 1에 도시된 바와 같이, 소정의 화면이 표시되는 표시영역(A)을 갖는 액정패널(2)과 비표시영역(B)에 위치하여 상기 액정패널(2)을 구동시키는 구동부(4)로 이루어져 있는 액정표시모듈(LCM, 10)과 도시되지 않은 시스템 등으로 이루어져 있다.
상기 액정패널(2)은 2개의 유리기판으로 이루어져 그 사이에 액정이 주입되 어 있는 구조로 이루어져 있다. 상기 표시영역(A)에 위치하는 액정패널(2)에는 복수의 게이트라인과 데이터라인이 배열되고 그 교차부에는 박막트랜지스터(TFT)와 화소전극이 위치하여 소정의 화상을 표시한다.
상기 비표시영역(B)에는 상기 복수의 게이트라인과 전기적으로 연결된 게이트 패드와, 상기 복수의 데이터라인과 전기적으로 연결된 데이터 패드등을 포함하고, 상기 액정패널(2)을 보호하는 기구물들이 위치한다.
또한, 상기 비표시영역(B)에는 상기 게이트라인을 구동시키는 게이트 드라이버 및 상기 데이터라인을 구동하는 데이터 드라이버 등이 포함된다.
이와 같이, 표시영역(A)과 비표시영역(B)으로 이루어진 액정표시모듈(LCM)은 여러가지의 테스트를 거친후에 완제품으로 출고된다. 상기 여러가지 테스트 중 외부로부터 정전기(ESD)를 강제로 상기 액정패널(2)로 인가하여 상기 액정패널(2)이 상기 정전기(ESD)를 차단할 수 있는지 여부를 테스트 하는 정전기(ESD) 테스트가 있다.
상기 정전기(ESD) 테스트는 상기 액정표시모듈(LCM, 10)의 표시영역(A)과 비표시영역(B)의 경계부에 대략 20군데 정도의 정전기(ESD)를 강제로 인가하게 된다. 이때, 상기 액정패널(2) 내부에는 소정의 트랜지스터로 이루어진 정전기 방지회로부(미도시)가 존재한다. 상기 정전기 방지회로부는 외부로부터 인가된 정전기(ESD)를 그라운드와 연결되도록 스위칭하여 접지시킨다.
이와 같은 방법으로, 상기 정전기 방지회로부는 상기 외부로부터 인가된 정전기(ESD)를 차단할 수 있다.
한편, 정전기(ESD) 테스트 도중 외부로부터 인가된 정전기(ESD)가 회로의 오동작으로 인해 상기 비표시영역(B)에 위치하는 게이트 드라이버(미도시)로 공급되게 된다.
상기 외부로부터 인가된 정전기(ESD)가 상기 게이트 드라이버(미도시)로 공급되면, 상기 게이트 드라이버는 상기 정전기(ESD)를 게이트 제어신호 중 게이트 쉬프트 클럭(GSC) 신호으로 인식하여 상기 게이트라인으로 게이트 하이 전압(VGH)을 공급하게 된다.
구체적으로, 상기 게이트 드라이버에는 타이밍 컨트롤러로부터 공급된 게이트 제어신호가 공급되어 상기 게이트 제어신호에 따라 게이트 하이 전압(VGH)을 게이트라인으로 공급하게 된다.
상기 게이트드라이버에는 액정패널에 구비된 게이트라인의 개수에 상응하는 다수의 시프트 레지스터(미도시)가 종속 연결된다. 각 시프트 레지스터에는 동시에 게이트 쉬프트 클럭(GSC)가 인가될 수 있다. 제1 쉬프트 레지스터는 게이트 쉬프트 펄스(GSP)에 의해 제1 출력신호가 출력되고, 이러한 제 1출력신호는 제2 쉬프트 레지스터로 공급되어 제2 출력신호가 출력된다. 이와 같은 방식으로 각 쉬프트 레지스터로부터 순차적으로 출력신호가 출력된다. 여기서, 출력신호는 게이트 하이 전압(VGH)일 수 있다.
이때, 상기 정전기(ESD)가 상기 게이트 드라이버로 공급되면 노이즈를 발생하는데 상기 노이즈는 상기 게이트 쉬프트 클럭(GSC) 신호로 공급된다.
특히, 상기 노이즈가 상기 게이트 쉬프트 클럭(GSC) 신호의 로우(Low) 구간 으로 공급되면, 상기 게이트 쉬프트 클럭(GSC) 신호에는 새로운 하이(High) 신호가 생성된다.
이로인해, 상기 게이트 드라이버는 상기 정전기(ESD)를 게이트 쉬프트 클럭(GSC)의 하이(High) 신호로 인식하여 다시 순차적으로 상기 게이트 드라이버로 상기 게이트 스타트 펄스(GSP)신호를 공급하게 된다. 상기 정전기(ESD)가 게이트 드라이버로 공급되면 노이즈가 발생하여 상기 게이트 쉬프트 클럭(GSC) 신호에 영향을 주게 된다.
결국, 상기 정전기(ESD)로 인해 생긴 노이즈가 상기 게이트 쉬프트 클럭(GSC) 신호의 로우(Low) 구간에 공급되어 새로운 하이(High) 신호를 생성하고 현재 프레임이 진행중임에도 불구하고 또 다시 프레임을 시작하게 된다.
이로인해, 상기 액정패널(2) 상에는 가로선과 같은 줄무늬가 발생하거나 플리커와 같은 문제점이 발생하게 되어 화질저하를 초래하게 된다.
본 발명은 정전기를 차단할 수 있는 수단을 구비하여 정전기를 차단하고 정전기에 따른 화질저하를 극복하여 화질을 향상시킬 수 있는 게이트 드라이버 및 이를 구비한 액정표시장치를 제공함에 그 목적이 있다.
상기 목적을 달성하기 위한 본 발명에 따른 게이트 드라이버는 소정의 제어신호에 의해 정전기를 차단하기 위한 정전기 차단부 및 상기 정전기 차단부와 연결되고, 순차적으로 스캔신호를 출력하기 위해 종속 연결된 복수의 쉬프트 레지스터 를 포함한다.
상기 목적을 달성하기 위한 본 발명에 따른 액정표시장치는 복수의 게이트라인 및 데이터라인이 배열된 액정패널과, 제 1 및 제 2 제어신호를 생성하는 타이밍 컨트롤러 및 상기 제 1 제어신호를 이용하여 외부로부터 공급된 정전기를 차단하는 정전기 방지부를 포함하며, 스캔신호를 상기 게이트라인으로 공급하는 게이트 드라이버를 포함한다.
이하, 첨부된 도면을 참조하여 본 발명에 따른 실시예를 설명한다.
도 2는 본 발명에 따른 액정표시장치를 나타낸 도면이다.
도 2에 도시된 바와 같이, 본 발명의 액정표시장치는 소정의 화상을 표시하는 액정패널(102)과, 상기 액정패널(102)을 구동하는 게이트 드라이버(104) 및 데이터 드라이버(106)와, 상기 게이트 드라이버(104) 및 데이터 드라이버(106)를 제어하는 타이밍 컨트롤러(108)를 포함한다.
또한, 상기 게이트 드라이버(104)에는 외부로부터 공급된 정전기(ESD)를 차단할 수 있는 정전기 방지부(110)를 포함한다.
상기 타이밍 컨트롤러(108)는 도시되지 않은 시스템으로부터 수직/수평동기신호(Vsync/Hsync)와 데이터 이네이블(ED) 신호 및 소정의 클럭신호를 입력받아 상기 게이트 드라이버(104)를 제어하는 게이트 제어신호와 상기 데이터 드라이버(106)를 제어하는 데이터 제어신호를 생성한다.
또한, 상기 타이밍 컨트롤러(108)는 상기 시스템으로부터 R, G, B 데이터 신호를 입력받아 1 라인분씩 정렬하여 상기 데이터 드라이버(106)로 공급한다.
상기 액정패널(102)에는 복수의 게이트라인(GL0 ~ GLn)과 데이터라인(DL1 ~ DLm)이 배열되어 있고, 그 교차부에는 스위칭 소자인 박막트랜지스터(TFT)가 형성되어 있다. 상기 박막트랜지스터(TFT)는 상기 게이트라인(GL0 ~ GLn)으로 게이트 하이 전압(VGH)이 공급되면 턴-온(turn-on)되고, 상기 게이트라인(GL0 ~ GLn)으로 게이트 로우 전압(VGL)이 공급되면 상기 박막트랜지스터(TFT)는 턴-오프(turn-off)된다.
또한, 상기 박막트랜지스터(TFT)가 턴-온(turn-on)되면, 상기 데이터라인(DL1 ~ DLm)으로 데이터 전압이 공급되어 상기 박막트랜지스터(TFT)의 드레인 전극을 통해 화소전극(미도시)에 상기 데이터 전압이 충전된다.
상기 박막트랜지스터(TFT)가 턴-오프(turn-off)되면, 상기 화소전극에 충전된 데이터 전압은 다음 프레임이 시작되어 상기 박막트랜지스터(TFT)가 턴-온(turn-on)될때까지 유지된다.
상기 데이터 드라이버(106)는 상기 타이밍 컨트롤러(108)로부터 공급된 데이터 제어신호에 따라 데이터 전압을 상기 데이터라인(DL1 ~ DLm)으로 공급한다. 상기 데이터 전압은 상기 타이밍 컨트롤러(108)로부터 상기 데이터 드라이버(106)로 공급된 R, G, B 데이터 신호를 아날로그 전압으로 변환한 값을 의미한다.
상기 게이트 드라이버(104)는 상기 타이밍 컨트롤러(108)로부터 공급된 게이트 제어신호에 따라 스캔신호 즉, 게이트 하이 전압(VGH)을 상기 게이트라인(GL0 ~ GLn)으로 공급한다. 상기 게이트 드라이버(104) 내부에는 위에서 언급한 바와 같이, 외부로부터 공급된 정전기(ESD)를 차단할 수 있는 정전기 방지부(110)를 포함 한다.
도 3은 도 2의 게이트 드라이버를 상세히 나타낸 도면이다.
도 2 및 도 3에 도시된 바와 같이, 상기 게이트 드라이버(104)는 외부로부터 공급된 정전기(ESD)를 차단할 수 있는 정전기 방지부(110)와, 복수의 쉬프트 레지스터(114-1 ~ 114-n)를 포함한다.
상기 복수의 쉬프트 레지스터(114-1 ~ 114-n)는 상기 복수의 게이트라인(GL1 ~ GLn)의 갯수와 대응하여 존재한다. 상기 각각의 쉬프트 레지스터(114-1 ~ 114-n)는 상기 게이트라인(GL1 ~ GLn)과 전기적으로 연결되어 있다.
상기 정전기 방지부(110)는 상기 타이밍 컨트롤러(108)로부터 생성된 게이트 제어신호 중 게이트 쉬프트 클럭(GSC) 신호와 게이트 출력 이네이블(GOE) 신호를 논리곱으로 연산하여 소정의 신호를 출력하는 AND 게이트(112)로 이루어져 있다.
상기 AND 게이트(112)의 입력단으로 상기 게이트 쉬프트 클럭(GSC) 신호와 게이트 출력 이네이블(GOE)신호가 공급되면, 상기 AND 게이트(112)의 출력단은 상기 게이트 쉬프트 클럭(GSC) 신호와 상기 게이트 출력 이네이블(GOE) 신호가 둘다 하이(High)일 경우 하이(High) 신호를 출력한다.
또한, 상기 AND 게이트(112)는 상기 게이트 쉬프트 클럭(GSC) 신호와 상기 게이트 출력 이네이블(GOE) 신호 중 적어도 하나 이상 로우(Low) 신호가 공급되면 로우(Low) 신호를 출력한다.
상기 AND 게이트(112)로 이루어진 상기 정전기 방지부(110)는 상기 제 1 내지 제 n 쉬프트 레지스터(114-1 ~ 114-n)와 전기적으로 연결되어 있다.
이때, 상기 제 1 쉬프트 레지스터(114-1)에는 상기 타이밍 컨트롤러(108)로부터 생성된 게이트 제어신호 중 게이트 스타트 펄스(GSP) 신호가 공급된다. 상기 게이트 스타트 펄스(GPS) 신호가 다음 쉬프트 레지스터(114-2 ~ 114-n)에 순차적으로 공급되기 위해서는 상기 정전기 방지부(110)로부터 공급된 신호가 하이(High) 신호이어야 한다.
즉, 상기 정전기 방지부(110)로부터 하이(High) 신호가 상기 제 1 내지 제 n 쉬프트 레지스터(114-1 ~ 114-n)으로 공급될때, 상기 제 1 쉬프트 레지스터(114-1)로 공급된 게이트 스타트 펄스(GSP) 신호가 제 2 쉬프트 레지스터(114-2)로 공급될 수 있다.
위에서 언급한 정전기(ESD) 테스트를 실시할 경우 외부로부터 정전기(ESD)가 상기 게이트 드라이버(104)로 공급되면 노이즈가 발생된다.
상기 노이즈는 상기 정전기 방지부(110)의 입력단으로 공급되는 게이트 쉬프트 클럭(GSC) 신호로 인가된다. 특히, 상기 노이즈가 상기 게이트 쉬프트 클럭(GSC) 신호의 로우(Low) 구간에 인가되면 종래와 같은 문제점을 초래하게 된다.
구체적으로, 액정표시장치는 여러가지 테스트를 통과한 후에 완제품으로 출고된다. 상기 여러가지 테스트 중 외부로부터 인위적으로 고압의 정전기(ESD)를 상기 액정표시장치에 공급하여 상기 정전기(ESD)를 차단할 수 있는지의 유무를 판단하는 정전기(ESD) 테스트가 있다.
상기 정전기(ESD) 테스트는 상기 액정표시모듈의 특정부위에 수십에서 수백차례정도 정전기(ESD)를 공급하게된다. 상기 액정표시장치가 상기 정전기(ESD)를 차단하는 도중 회로의 오동작 등으로 인해 노이즈를 유발하게 된다. 또한, 상기 노이즈는 게이트 드라이버로 공급되어 현재 프레임이 진행되고 있는 상황에서 또 다시 프레임을 시작하는 문제점을 초래하게 된다.
이로인해, 상기 액정표시장치의 액정패널 상에 가로 줄무늬 혹은 플리커 등이 발생하여 화질저하를 초래하였다.
이러한 문제점을 방지하기 위해, 본 발명에 따른 액정표시장치는 상기 정전기 방지부(110)의 AND 게이트(112)를 구비하였다.
도 4는 도 3의 AND 게이트의 입력과 출력파형을 나타낸 도면이다.
도 3 및 도 4에 도시된 바와 같이, 상기 AND 게이트(112)의 입력단으로 타이밍 컨트롤러(도 2의 108)로부터 생성된 게이트 쉬프트 클럭(GSC) 신호와 게이트 출력 이네이블(GOE) 신호가 공급된다. 상기 게이트 쉬트프 클럭(GSC) 신호는 게이트 스타트 펄스(GSP)신호를 순차적으로 쉬프트 시켜 복수의 쉬프트 레지스터(114-1 ~ 114-n)으로 공급하는 신호이다.
상기 게이트 스타트 펄스(GSP) 신호가 상기 게이트 쉬프트 클럭(GSC) 신호에 따라 쉬프트 되어 상기 복수의 쉬프트 레지스터(114-1 ~ 114-n)로 공급되면, 게이트 하이 전압(VGH)이 상기 쉬프트 레지스터(114-1 ~ 114-n)와 전기적으로 연결된 게이트라인(GL1 ~ GLn)으로 공급된다.
또한, 상기 게이트 출력 이네이블(GOE) 신호는 상기 게이트 하이 전압(VGH)을 제어하는 신호이다. 상기 게이트 출력 이네이블(GOE) 신호는 상기 게이트 쉬프트 클럭(GSC) 신호의 하이(High) 구간에 동기되어 출력된다. 즉, 상기 게이트 출력 이네이블(GOE) 신호는 상기 게이트 쉬프트 클럭(GSC) 신호의 하이(High) 구간에서 하이(High) 신호를 갖는다.
이때, 상기 게이트 출력 이네이블(GOE) 신호의 하이(High) 구간은 상기 게이트 쉬프트 클럭(GSC) 신호의 하이(High) 구간보다 작은 구간을 갖는다.
따라서, 상기 게이트 쉬프트 클럭(GSC) 신호와 상기 게이트 출력 이네이블(GOE) 신호가 상기 AND 게이트(112)로 입력되면, 상기 AND 게이트(112)는 도 4에 도시된 바와 같은 파형을 출력하게 된다. 즉, 상기 게이트 쉬프트 클럭(GSC) 신호와 게이트 출력 이네이블(GOE) 신호가 모두 하이(High) 일때, 상기 AND 게이트(112)는 하이(High) 신호를 출력하고, 두 신호중 적어도 하나 이상 로우(Low) 일때, 상기 AND 게이트(112)는 로우(Low) 신호를 출력한다.
외부로부터 정전기(ESD)가 공급되어 노이즈를 유발하게 되면, 상기 노이즈는 상기 게이트 쉬프트 클럭(GSC) 신호에 영향을 주게 된다. 상기 노이즈가 상기 게이트 쉬프트 클럭(GSC) 신호의 하이(High) 구간에서 발생하게 되면 상기 노이즈는 상기 하이(High) 구간에 포함되기 때문에 영향을 미치지 않게 된다.
상기 노이즈가 상기 게이트 쉬프트 클럭(GSC) 신호의 로우(Low) 구간에서 발생하게 되면 상기 게이트 쉬프트 클럭(GSC) 신호에서 새로운 하이(High) 신호를 생성하게 된다. 상기 노이즈로 인해 발생한 하이(High) 신호는 상기 게이트 출력 이네이블(GOE) 신호가 로우(Low) 이기 때문에 상기 AND 게이트(112)의 출력에 영향을 주지 않는다.
상기 노이즈가 상기 게이트 쉬프트 클럭(GSC) 신호의 로우(Low) 구간에서 발 생하여 새로운 하이(High) 신호를 생성하고 상기 게이트 출력 이네이블(GOE) 신호의 하이(High) 구간과 대응되어 상기 AND 게이트(112)로 공급되면 종래의 액정표시장치와 같은 문제점이 발생된다.
그러나 본 발명의 액정표시장치는 외부로부터 공급된 정전기(ESD)로 인해 발생한 노이즈가 게이트 쉬프트 클럭(GSC) 신호에 영향을 주게되어 발생하는 문제점을 감소시킬 수 있다.
위에서 언급한 바와 같이, 본 발명에 따른 액정표시장치는 외부로부터 공급된 정전기(ESD)로 인해 발생한 노이즈를 차단할 수 있는 정전기 방지부를 게이트 드라이버 내부에 내장함으로써 종래의 액정표시장치에서 발생한 문제점을 극복하고 화질을 향상시킬 수 있다.
이상에서 살펴본 바와 같이, 본 발명에 따른 액정표시장치는 외부로부터 공급된 정전기(ESD)로 인해 발생한 노이즈를 타이밍 컨트롤러에서 생성된 게이트 출력 이네이블(GOE) 신호와 게이트 쉬프트 클럭(GSC) 신호의 논리곱으로 제어하는 정전기 방지부를 구비함으로써 종래의 액정표시장치에서 발생한 문제점을 극복하고 화질을 향상시킬 수 있다.

Claims (10)

  1. 복수의 게이트라인 및 데이터라인이 배열된 액정패널;
    제 1 및 제 2 제어신호를 생성하는 타이밍 컨트롤러; 및
    상기 제 1 제어신호를 이용하여 외부로부터 공급된 정전기를 차단하는 정전기 방지부를 포함하며, 스캔신호를 상기 게이트라인으로 공급하는 게이트 드라이버를 포함하고,
    상기 제1 제어신호는 게이트 스타트 펄스(GSP)와 게이트 쉬프트 클럭(GSC) 신호 및 게이트 출력 이네이블(GOE) 신호를 포함하고, 상기 게이트 쉬프트 클럭(GSC) 신호와 게이트 출력 이네이블(GOE) 신호에 의해 정전기가 차단되는 것을 특징으로 하는 액정표시장치.
  2. 삭제
  3. 제 1항에 있어서,
    상기 정전기 방지부는 논리곱 연산을 수행하는 연산기로 이루어진 것을 특징으로 하는 액정표시장치.
  4. 제 3항에 있어서,
    상기 연산기는 상기 제 1 제어신호의 게이트 쉬프트 클럭 신호와 게이트 출 력 이네이블 신호에 의해 논리곱 연산되는 것을 특징으로 하는 액정표시장치.
  5. 제 4항에 있어서,
    상기 게이트 쉬프트 클럭 신호와 게이트 출력 이네이블 신호는 동일한 시점에 하이 레벨을 갖는 것을 특징으로 하는 액정표시장치.
  6. 제 4항에 있어서,
    상기 게이트 출력 이네이블 신호의 하이 레벨 폭은 상기 게이트 쉬프트 클럭 신호의 하이 레벨 폭보다 적어도 작은 것을 특징으로 하는 액정표시장치.
  7. 제 1항에 있어서,
    상기 게이트 드라이버는 상기 게이트라인과 전기적으로 연결되어 있는 복수의 쉬프트 레지스터를 더 포함하는 것을 특징으로 하는 액정표시장치.
  8. 제 1항에 있어서,
    상기 정전기 방지부에서 출력된 하이(High) 신호에 의해 상기 게이트라인에 순차적으로 게이트 하이 전압(VGH)이 공급되는 것을 특징으로 하는 액정표시장치.
  9. 소정의 제어신호에 의해 정전기를 차단하기 위한 정전기 차단부; 및
    상기 정전기 차단부와 연결되고, 순차적으로 스캔신호를 출력하기 위해 종속 연결된 복수의 쉬프트 레지스터를 포함하고,
    상기 제어신호는 게이트 스타트 펄스(GSP) 신호와 게이트 쉬프트 클럭(GSC) 신호 및 게이트 출력 이네이블(GOE) 신호를 포함하고, 상기 게이트 쉬프트 클럭(GSC) 신호와 게이트 출력 이네이블(GOE) 신호에 의해 정전기가 차단되는 것을 특징으로 하는 게이트 드라이버.
  10. 삭제
KR1020050080477A 2005-08-31 2005-08-31 게이트 드라이버 및 이를 구비한 액정표시장치 KR101177573B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050080477A KR101177573B1 (ko) 2005-08-31 2005-08-31 게이트 드라이버 및 이를 구비한 액정표시장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050080477A KR101177573B1 (ko) 2005-08-31 2005-08-31 게이트 드라이버 및 이를 구비한 액정표시장치

Publications (2)

Publication Number Publication Date
KR20070024892A KR20070024892A (ko) 2007-03-08
KR101177573B1 true KR101177573B1 (ko) 2012-08-27

Family

ID=38099220

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050080477A KR101177573B1 (ko) 2005-08-31 2005-08-31 게이트 드라이버 및 이를 구비한 액정표시장치

Country Status (1)

Country Link
KR (1) KR101177573B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102224890B1 (ko) * 2013-12-04 2021-03-10 엘지디스플레이 주식회사 게이트 구동 방법 및 표시장치
KR102330861B1 (ko) * 2015-11-17 2021-11-24 엘지디스플레이 주식회사 정전기 방지 회로 및 이를 적용한 백플레인 기판 및 이의 제조 방법

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005049637A (ja) 2003-07-29 2005-02-24 Seiko Epson Corp 駆動回路及びその保護方法、電気光学装置並びに電子機器

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005049637A (ja) 2003-07-29 2005-02-24 Seiko Epson Corp 駆動回路及びその保護方法、電気光学装置並びに電子機器

Also Published As

Publication number Publication date
KR20070024892A (ko) 2007-03-08

Similar Documents

Publication Publication Date Title
US8564523B2 (en) Shift register and liquid crystal display having the same
US8976101B2 (en) Liquid crystal display device and method of driving the same
JP4359631B2 (ja) 液晶表示装置の駆動方法及び装置
KR101285054B1 (ko) 액정표시장치
KR101488197B1 (ko) 액정표시장치 및 그 구동방법
KR101256665B1 (ko) 액정패널
US8139012B2 (en) Liquid-crystal-device driving method, liquid crystal device, and electronic apparatus
KR101244575B1 (ko) 액정표시장치
KR101243540B1 (ko) 액정표시장치
US20120169706A1 (en) Gate drive method and gate drive device of liquid crystal display
KR100745404B1 (ko) 쉬프트 레지스터와 이를 구비하는 액정 표시 장치
EP1927975B1 (en) Method of driving liquid crystal display device
KR20070025662A (ko) 액정표시장치 및 그의 구동방법
US20110102695A1 (en) Liquid crystal display device driving method and liquid crystal display device
KR101232527B1 (ko) 데이터 변조장치, 이를 구비한 액정표시장치 및 그의구동방법
KR101177573B1 (ko) 게이트 드라이버 및 이를 구비한 액정표시장치
KR20160001918A (ko) 표시장치
KR20110067819A (ko) 액정표시장치 및 그 구동 방법
KR101183352B1 (ko) 액정표시장치
KR20070024893A (ko) 액정표시장치 및 그의 구동방법
JP2012168277A (ja) 液晶表示パネルの駆動装置および液晶表示装置
KR101862609B1 (ko) 액정 표시장치
KR20080032333A (ko) 액정표시장치 및 그의 구동방법
KR20070014561A (ko) 액정표시장치
KR101332050B1 (ko) 액정표시장치

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20150728

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20160712

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20170713

Year of fee payment: 6