KR20170073315A - 게이트 구동회로 및 이를 포함하는 표시 장치 - Google Patents

게이트 구동회로 및 이를 포함하는 표시 장치 Download PDF

Info

Publication number
KR20170073315A
KR20170073315A KR1020150182071A KR20150182071A KR20170073315A KR 20170073315 A KR20170073315 A KR 20170073315A KR 1020150182071 A KR1020150182071 A KR 1020150182071A KR 20150182071 A KR20150182071 A KR 20150182071A KR 20170073315 A KR20170073315 A KR 20170073315A
Authority
KR
South Korea
Prior art keywords
gate
start pulse
signal
drive
mode
Prior art date
Application number
KR1020150182071A
Other languages
English (en)
Other versions
KR102497467B1 (ko
Inventor
팽상원
김재성
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020150182071A priority Critical patent/KR102497467B1/ko
Publication of KR20170073315A publication Critical patent/KR20170073315A/ko
Application granted granted Critical
Publication of KR102497467B1 publication Critical patent/KR102497467B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3674—Details of drivers for scan electrodes
    • G09G3/3677—Details of drivers for scan electrodes suitable for active matrices only
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2230/00—Details of flat display driving waveforms
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0833—Several active elements per pixel in active matrix panels forming a linear amplifier or follower
    • G09G2300/0838—Several active elements per pixel in active matrix panels forming a linear amplifier or follower with level shifting
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0286—Details of a shift registers arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/06—Details of flat display driving waveforms
    • G09G2310/061—Details of flat display driving waveforms for resetting or blanking
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/04—Maintaining the quality of display appearance
    • G09G2320/043—Preventing or counteracting the effects of ageing

Abstract

게이트 구동회로 및 이를 포함하는 표시 장치가 제공된다. 게이트 구동회로는 기준 게이트 스타트 펄스에 기초하여, 기준 게이트 스타트 펄스의 펄스 폭 정보를 갖는 딜레이 모드 선택 신호를 생성하는 모드 선택부를 포함한다. 신호 생성부는 딜레이 모드 선택 신호를 수신하여, 기준 게이트 스타트 펄스 및 기준 게이트 출력 신호 각각에 기초하여, 기준 게이트 스타트 펄스의 펄스 폭 정보에 대응하는 펄스 폭을 갖는 구동 모드용 게이트 스타트 펄스 및 구동 모드용 게이트 출력 신호를 생성한다. 시프트 레지스터부는 구동 모드용 게이트 스타트 펄스 및 구동 모드용 게이트 출력 신호를 이용하여, 순차적으로 시프트되는 복수의 게이트 신호를 생성한다. 레벨 시프터부는 게이트 하이 전압 및 게이트 로우 전압을 이용하여, 시프트 레지스터부로부터 순차적으로 공급되는 복수의 게이트 신호 각각의 전압 레벨을 레벨 시프팅시켜 복수의 스캔 신호를 생성한다. 본 발명의 일 실시예에 따른 게이트 구동회로에서는 산화물 박막 트랜지스터 특성의 열화 및 신뢰성 저하로 인한 크로스 토크 및 휘점과 같은 화질 불량이 개선될 수 있다.

Description

게이트 구동회로 및 이를 포함하는 표시 장치{GATE DRIVING CIRCUIT AND DISPLAY DEVICE INCLUDING THE SAME}
본 발명은 게이트 구동회로 및 이를 포함하는 표시 장치에 관한 것으로서, 보다 상세하게는 리프레시 레이트(refresh rate)에 따라 게이트 온 시간(gate on time)을 변경할 수 있는 게이트 구동회로 및 이를 포함하는 표시 장치에 관한 것이다.
모바일폰, 타블렛, 노트북 컴퓨터, 텔레비전 및 모니터와 같은 다양한 전자 디바이스에 평면 패널 표시 장치(flat panel display; FPD)가 채용되었다. 최근 FPD에는 액정 표시 장치(Liquid Crystal Display Device, 이하 ‘LCD’라 함), 유기 발광 다이오드 표시 장치(Organic Light Emitting Diode Display, 이하 ‘OLED’라 함) 등이 있다. 이와 같은 표시 장치는 복수의 화소를 포함하고, 영상이 표시되고 복수의 화소로 이루어진 화소 어레이와 복수의 화소 각각에서 광이 투과되거나 발광되도록 제어하는 구동회로를 포함한다. 표시 장치의 구동회로는 화소 어레이의 데이터 라인들에 데이터 신호를 공급하는 데이터 구동회로, 데이터 신호에 동기되는 게이트 신호(또는 스캔 신호)를 화소 어레이의 게이트 라인들(또는 스캔 라인)에 순차적으로 공급하는 게이트 구동회로(또는 스캔 구동회로) 및 데이터 구동회로와 게이트 구동회로를 제어하는 타이밍 콘트롤러 등을 포함한다.
도 1은 종래의 액정 표시 장치의 화소를 개략적으로 설명하기 위한 도면이다.
도 1을 참조하면, 복수의 화소 각각은 박막 트랜지스터(TFT), 액정층(Clc), 및 스토리지 커패시터(Cst)를 포함하여 구성된다.
박막 트랜지스터(TFT)는 게이트 라인(GL)과 데이터 라인(DL)에 접속되어 게이트 라인(GL)에 공급되는 게이트 하이 전압(Gate High Voltage; VGH)의 스캔 신호에 따라 턴-온되어 데이터 라인(DL)에 공급되는 데이터 전압(또는 화소 전압)을 액정층(Clc)에 공급한다.
액정층(Clc)는 박막 트랜지스터(TFT)에 접속된 화소 전극(Ep), 및 액정을 사이에 두고 화소 전극(Ep)과 대면하는 공통 전극(Ec)으로 구성된다. 이러한, 액정층(Clc)는 화소 전극(Ep)에 공급된 화소 전압과 공통 전극(Ec)에 공급된 공통 전압(Vcom)의 차전압을 충전하고, 그 차전압에 따라 백라이트 유닛으로부터 조사되는 광의 투과율을 조절한다.
스토리지 커패시터(Cst)는 액정 커패시터에 충전된 전압을 다음 화소 전압이 공급될 때까지 유지시킨다.
박막 트랜지스터(TFT)는 이동도, 누설전류 등과 같은 기본적인 특성뿐만 아니라, 오랜 수명을 유지할 수 있는 내구성 및 전기적 신뢰성이 매우 중요하다. 박막 트랜지스터(TFT)의 내구성 및 전기적 신뢰성에 관한 특성 중 하나는 박막 트랜지스터(TFT)의 문턱 전압(Threshold Voltage; Vth)이다.
최근에는 액정 표시 패널의 고해상도 추세에 따라 각 화소의 충전 시간의 줄어듬에 따라, 박막 트랜지스터(TFT)의 반도체층으로서, 실리콘 계열의 반도체 물질 대신에 이동도 특성이 우수한 산화물(Oxide) 반도체 물질이 사용되고 있다. 산화물 반도체는 비정질 형태이면서 안정적인 재료로서 평가되고 있으며, 이러한 산화물 반도체를 박막 트랜지스터(TFT)의 반도체층으로 이용하면 별도의 공정 장비를 추가적으로 구입하지 않고도 기존의 공정 장비를 이용하여 저온에서 트랜지스터를 제조할 수 있으며, 이온 주입 공정이 생략되는 등 여러 가지 장점이 있다.
이와 같은 산화물 반도체를 이용한 액정 표시 장치에서, 각 화소의 박막 트랜지스터(TFT)는 게이트 하이 전압의 스캔 신호에 의해 한 프레임의 짧은 시간 동안에만 턴-온되어 액정층(Clc)에 화소 전압을 공급한 이후에 한 프레임의 나머지 시간 동안 게이트 로우 전압(Gate Low Voltage; VGL)의 스캔 신호에 의해 턴-오프 상태를 유지하게 된다. 이에 따라, 각 화소의 박막 트랜지스터(TFT)에는 장시간 동안 게이트 로우 전압(VGL)에 따른 네거티브 바이어스(negative bias)가 인가되고, 이로 인하여 박막 트랜지스터(TFT)의 문턱 전압(Vth)이 음(negative)의 전압 쪽으로 시프트되게 된다.
도 2는 종래의 산화물 박막 트랜지스터의 트랜스퍼 특성을 나타내는 그래프이다.
도 2를 참조하면, 산화물 박막 트랜지스터(TFT)는 장시간의 네거티브 바이어스로 인하여, 게이트-소스 전압(Vgs)에 따른 드레인 전류(Id)의 특성 곡선이 음(negative)의 전압 쪽으로 시프트되고, 이로 인하여 산화물 박막 트랜지스터(TFT)의 문턱 전압이 음(negative)의 전압 쪽으로 시프트되는 것을 확인할 수 있다.
이와 같은, 산화물 반도체를 이용한 액정 표시 장치는 산화물 박막 트랜지스터(TFT)의 장시간 구동시 문턱 전압이 음(negative)의 전압 쪽으로 시프트되어 산화물 박막 트랜지스터(TFT)의 특성이 열화된다. 이에, 산화물 박막 트랜지스터(TFT)의 특성이 열화됨에 따라, 산화물 박막 트랜지스터(TFT)의 오프 전류(off current)의 증가와 같은 신뢰성 저하 문제가 발생하고, 이로 인하여 크로스 토크 및 휘점 등의 화질 불량이 발생된다는 문제점이 있다.
이에, 이전 스테이지의 출력 신호 및 다음 스테이지의 출력 신호를 제어하여 글리치에 의한 문제점을 저감시킬 수 있는 게이트 구동회로 및 이를 포함하는 표시 장치에 대한 필요성이 존재한다.
[관련기술문헌]
1. 게이트 드라이버 및 이를 포함하는 표시 장치 (한국공개특허번호 제 10-2015-0116102 호)
본 발명의 발명자들은 상술한 바와 같이 산화물 박막 트랜지스터(TFT)의 특성이 열화되는 것을 억제하도록 산화물 박막 트랜지스터(TFT)에 연결된 게이트 라인에 공급되는 게이트 신호를 제어할 수 있는 게이트 구동회로 및 이를 포함하는 표시 장치의 새로운 구조를 발명하였다.
이에, 본 발명이 해결하고자 하는 과제는 게이트 신호의 게이트 온 시간(gate-on time)을 구동 주파수에 연동하여 변경할 수 있는 게이트 구동회로 및 이를 포함하는 표시 장치를 제공하는 것이다.
또한, 본 발명이 해결하고자 하는 다른 과제는 게이트 라인에 공급되는 게이트 신호의 구동 주파수 및 게이트 온 시간을 동시에 변경함으로써 산화물 박막 트랜지스터(TFT)의 특성이 열화되는 것을 억제시킬 수 있는 게이트 구동회로 및 이를 포함하는 표시 장치를 제공하는 것이다.
본 발명의 과제들은 이상에서 언급한 과제들로 제한되지 않으며, 언급되지 않은 또 다른 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
본 발명의 일 실시예에 따른 액정 표시 패널의 화소에 형성된 산화물 박막 트랜지스터를 구동하기 위한 게이트 구동회로가 제공된다. 게이트 구동회로는 기준 게이트 스타트 펄스에 기초하여, 기준 게이트 스타트 펄스의 펄스 폭 정보를 갖는 딜레이 모드 선택 신호를 생성하는 모드 선택부를 포함한다. 신호 생성부는 딜레이 모드 선택 신호를 수신하여, 기준 게이트 스타트 펄스 및 기준 게이트 출력 신호 각각에 기초하여, 기준 게이트 스타트 펄스의 펄스 폭 정보에 대응하는 펄스 폭을 갖는 구동 모드용 게이트 스타트 펄스 및 구동 모드용 게이트 출력 신호를 생성한다. 시프트 레지스터부는 구동 모드용 게이트 스타트 펄스 및 구동 모드용 게이트 출력 신호를 이용하여, 순차적으로 시프트되는 복수의 게이트 신호를 생성한다. 레벨 시프터부는 게이트 하이 전압 및 게이트 로우 전압을 이용하여, 시프트 레지스터부로부터 순차적으로 공급되는 복수의 게이트 신호 각각의 전압 레벨을 레벨 시프팅시켜 복수의 스캔 신호를 생성한다. 본 발명의 일 실시예에 따른 게이트 구동회로에서는 산화물 박막 트랜지스터 특성의 열화 및 신뢰성 저하로 인한 크로스 토크 및 휘점과 같은 화질 불량이 개선될 수 있다.
모드 선택부는 기준 게이트 스타트 펄스의 라이징 에지를 기준으로 기준 게이트 스타트 펄스의 폴링 에지까지 게이트 시프트 클럭의 개수를 카운팅하여 모드 선택 신호를 생성하는 제1 카운터부, 및 모드 선택 신호를 미리 결정된 시간만큼 딜레이시킨 딜레이 모드 선택 신호를 생성하는 딜레이부를 포함할 수 있다.
미리 결정된 시간은 1 수평기간이고, 딜레이 모드 선택 신호는 하나의 프레임에서 블랭크(blank) 구간에서 생성될 수 있다.
모드 선택부는 기준 게이트 스타트 펄스의 펄스 폭 정보에 기초하여, 1 내지 4 수평기간 각각에 대응되는 펄스 폭을 갖는 제1 내지 제4 딜레이 모드 선택 신호 중 어느 하나를 생성할 수 있다.
신호 생성부는 딜레이 모드 선택 신호를 수신하여, 구동 모드용 게이트 스타트 펄스로 변환하는, 게이트 스타트 펄스 생성부를 포함할 수 있다.
게이트 스타트 펄스 생성부는 딜레이 모드 선택 신호를 기준 게이트 스타트 펄스의 펄스 폭 정보에 대응하는 펄스 폭을 갖는, 제1 내지 제4 구동 모드용 게이트 스타트 펄스 중 어느 하나로 변환할 수 있다.
신호 생성부는 게이트 시프트 클럭 및 기준 게이트 출력 신호를 이용하여 구동 모드별로 상이한 펄스 폭과 상이한 개수를 갖는 적어도 하나의 구동 모드별 게이트 출력 신호를 생성하고, 구동 모드별 게이트 출력 신호 중에서 기준 게이트 스타트 펄스의 펄스 폭 정보에 대응되는 적어도 하나의 구동 모드용 게이트 출력 신호를 시프트 레지스터부에 공급하는, 게이트 출력 신호 생성부를 포함할 수 있다.
게이트 출력 신호 생성부는 게이트 시프트 클럭에 기초하여, 기준 게이트 출력 신호를 카운팅하여 적어도 하나의 제1 내지 제4 구동 모드용 게이트 출력 신호를 생성하는 제2 카운터부, 및 제2 카운터부로부터 공급되는 적어도 하나의 제1 내지 제4 구동 모드용 게이트 출력 신호 중에서 딜레이 모드 선택 신호에 대응되는 구동 모드용 게이트 출력 신호를 시프트 레지스터부에 공급하는 게이트 출력 신호 선택부를 포함할 수 있다.
제2 카운터부는 1 수평기간에 대응되는 펄스 폭을 갖는 제1 구동 모드용 게이트 출력 신호, 2 수평기간에 대응되는 펄스 폭을 가지면서 게이트 시프트 클럭의 1 클럭 만큼 시프트된 제2 구동 모드용 제1 및 제2 게이트 출력 신호, 3 수평기간에 대응되는 펄스 폭을 가지면서 게이트 시프트 클럭의 1 클럭 만큼 시프트된 제3 구동 모드용 제1 내지 제3 게이트 출력 신호, 및 4 수평기간에 대응되는 펄스 폭을 가지면서 게이트 시프트 클럭의 1 클럭 만큼 시프트된 제4 구동 모드용 제1 내지 제4 게이트 출력 신호를 각각 생성할 수 있다.
순차적으로 생성되는 복수의 스캔 신호 중 인접한 스캔 신호는 일부 기간 동안 서로 중첩될 수 있다.
시프트 레지스터부는 게이트 시프트 클럭과 신호 생성부로부터 구동 모드에 따라 공급되는 구동 모드용 게이트 스타트 펄스를 이용하여 순차적으로 시프트되는 복수의 시프트 출력 신호를 생성하는 시프트 레지스터, 복수의 시프트 출력 신호 각각에 대응되는 구동 모드용 게이트 출력 신호를 이용하여 복수의 시프트 출력 신호 각각의 일부를 마스킹하는 복수의 논리 게이트를 갖는 신호 마스킹부, 및 신호 생성부로부터 구동 모드에 따라 공급되는 구동 모드용 게이트 출력 신호를 복수의 시프트 출력 신호 각각에 대응되는 논리 게이트에 공급하는 신호 전달부를 포함할 수 있다.
본 발명의 다른 실시예에 따른 액정 표시 장치가 제공된다. 액정 표시 장치는 액정 표시 패널의 화소에 형성된 산화물 박막 트랜지스터를 구동하기 위한 복수의 게이트 구동회로를 포함한다. 복수의 게이트 구동회로 각각은 기준 게이트 스타트 펄스에 기초하여, 기준 게이트 스타트 펄스의 펄스 폭 정보를 갖는 딜레이 모드 선택 신호를 생성하는 모드 선택부를 포함한다. 신호 생성부는 딜레이 모드 선택 신호를 수신하여, 기준 게이트 스타트 펄스 및 기준 게이트 출력 신호 각각에 기초하여, 기준 게이트 스타트 펄스의 펄스 폭 정보에 대응하는 펄스 폭을 갖는 구동 모드용 게이트 스타트 펄스 및 구동 모드용 게이트 출력 신호를 생성한다. 시프트 레지스터부는 구동 모드용 게이트 스타트 펄스 및 구동 모드용 게이트 출력 신호를 이용하여, 순차적으로 시프트되는 복수의 게이트 신호를 생성한다. 레벨 시프터부는 게이트 하이 전압 및 게이트 로우 전압을 이용하여, 시프트 레지스터부로부터 순차적으로 공급되는 복수의 게이트 신호 각각의 전압 레벨을 레벨 시프팅시켜 복수의 스캔 신호를 생성한다. 본 발명의 다른 실시예에 따른 액정 표시 장치에서 산화물 박막 트랜지스터의 특성이 열화되는 것을 억제하도록 산화물 박막 트랜지스터에 연결된 게이트 라인에 공급되는 게이트 신호가 제어될 수 있다.
액정 표시 장치는 구동 모드에 대응하는 기준 게이트 스타트 펄스의 펄스 폭 정보를 갖는 기준 게이트 스타트 펄스를 생성하여, 모드 선택부에 공급하는 타이밍 제어부를 더 포함할 수 있다.
모드 선택부는 기준 게이트 스타트 펄스의 펄스 폭 정보에 기초하여, 모드 선택 신호를 생성하고, 모드 선택 신호는 복수의 게이트 구동회로 중 기준 게이트 스타트 펄스를 수신한 게이트 구동회로 이외의 게이트 구동회로로 전송될 수 있다.
기타 실시예의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.
본 발명은 산화물 박막 트랜지스터(TFT) 특성의 열화 및 신뢰성 저하로 인한 크로스 토크 및 휘점과 같은 화질 불량을 개선할 수 있는 게이트 구동회로 및 이를 포함하는 표시 장치를 제작할 수 있다.
또한, 본 발명은 게이트 신호의 구동 주파수가 기준 주파수보다 작아지더라도 액정 표시 패널의 화소에 형성된 산화물 박막 트랜지스터(TFT)의 게이트 오프 시간을 감소시킴으로써 산화물 박막 트랜지스터(TFT)의 문턱 전압이 음의 전압 쪽으로 시프트되는 것을 억제할 수 있는 게이트 구동회로 및 이를 포함하는 표시 장치를 제작할 수 있다.
또한, 본 발명은 게이트 신호의 구동 주파수가 기준 주파수보다 커지더라도 산화물 박막 트랜지스터(TFT)의 게이트 온 시간을 증가시킴으로써 화소의 충전 시간을 확보할 수 있는 게이트 구동회로 및 이를 포함하는 표시 장치를 제작할 수 있다.
본 발명에 따른 효과는 이상에서 예시된 내용에 의해 제한되지 않으며, 더욱 다양한 효과들이 본 명세서 내에 포함되어 있다.
도 1은 종래의 액정 표시 장치의 화소를 개략적으로 설명하기 위한 도면이다.
도 2는 종래의 산화물 박막 트랜지스터의 트랜스퍼 특성을 나타내는 그래프이다.
도 3은 본 발명의 일 실시예에 따른 게이트 구동회로의 구성을 개략적으로 나타내는 블록도이다.
도 4는 본 발명의 일 실시예에 따른 도 3에 도시된 모드 선택부의 구성을 개략적으로 나타내는 블록도이다.
도 5는 본 발명의 일 실시예에 따른 도 3에 도시된 신호 생성부의 구성을 개략적으로 나타내는 블록도이다.
도 6a 내지 도 6d는 본 발명의 일 실시예에 따른 도 4 및 도 5에 도시된 모드 선택부 및 게이트 스타트 펄스 생성부 각각의 입출력 파형도이다.
도 7은 본 발명의 일 실시예에 따른 도 5에 도시된 게이트 출력 신호 생성부의 입출력 파형도이다.
도 8은 본 발명의 일 실시예에 따른 도 3에 도시된 시프트 레지스터부의 구성을 개략적으로 나타내는 블록도이다.
도 9a 내지 도 9d는 본 발명의 일 실시예에 따른 도 7에 도시된 시프트 레지스터 및 신호 마스킹부 각각의 입출력 파형도이다.
도 10는 본 발명의 일 실시예에 따른 액정 표시 장치의 구성을 개략적으로 나타내는 블록도이다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다.
본 발명의 실시예를 설명하기 위한 도면에 개시된 형상, 크기, 비율, 각도, 개수 등은 예시적인 것이므로 본 발명이 도시된 사항에 한정되는 것은 아니다. 또한, 본 발명을 설명함에 있어서, 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명은 생략한다. 본 명세서 상에서 언급된 '포함한다', '갖는다', '이루어진다' 등이 사용되는 경우 '~만'이 사용되지 않는 이상 다른 부분이 추가될 수 있다. 구성요소를 단수로 표현한 경우에 특별히 명시적인 기재 사항이 없는 한 복수를 포함하는 경우를 포함한다.
구성요소를 해석함에 있어서, 별도의 명시적 기재가 없더라도 오차 범위를 포함하는 것으로 해석한다.
위치 관계에 대한 설명일 경우, 예를 들어, '~상에', '~상부에', '~하부에', '~옆에' 등으로 두 부분의 위치 관계가 설명되는 경우, '바로' 또는 ‘직접’이 사용되지 않는 이상 두 부분 사이에 하나 이상의 다른 부분이 위치할 수도 있다.
소자 또는 층이 다른 소자 또는 층 위 (on)로 지칭되는 것은 다른 소자 바로 위에 또는 중간에 다른 층 또는 다른 소자를 개재한 경우를 모두 포함한다.
비록 제1, 제2 등이 다양한 구성요소들을 서술하기 위해서 사용되나, 이들 구성요소들은 이들 용어에 의해 제한되지 않는다. 이들 용어들은 단지 하나의 구성요소를 다른 구성요소와 구별하기 위하여 사용하는 것이다. 따라서, 이하에서 언급되는 제1 구성요소는 본 발명의 기술적 사상 내에서 제2 구성요소일 수도 있다.
명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.
도면에서 나타난 각 구성의 크기 및 두께는 설명의 편의를 위해 도시된 것이며, 본 발명이 도시된 구성의 크기 및 두께에 반드시 한정되는 것은 아니다.
본 발명의 여러 실시예들의 각각 특징들이 부분적으로 또는 전체적으로 서로 결합 또는 조합 가능하며, 당업자가 충분히 이해할 수 있듯이 기술적으로 다양한 연동 및 구동이 가능하며, 각 실시예들이 서로에 대하여 독립적으로 실시 가능할 수도 있고 연관 관계로 함께 실시 가능할 수도 있다.
이하, 첨부된 도면을 참조하여 본 발명의 다양한 실시예들을 상세히 설명한다.
도 3은 본 발명의 일 실시예에 따른 게이트 구동회로의 구성을 개략적으로 나타내는 블록도이다.
도 3을 참조하면, 게이트 구동회로(300)는 액정 표시 패널(400)의 화소에 형성된 산화물 박막 트랜지스터(TFT)를 구동하기 위한 제1 내지 제i(단, i는 자연수) 스캔 신호(SS1 내지 SSi)를 순차적으로 생성하여 액정 표시 패널(400)에 공급한다. 여기서, i는 게이트 라인의 수이며, 예를 들어, i는 1080일 수 있다. 게이트 구동회로(300)는 모드 선택부(310), 신호 생성부(320), 시프트 레지스터부(330), 레벨 시프터부(340) 및 출력부(350)를 포함한다. 게이트 구동회로(300)는 액정 표시 장치(미도시)의 타이밍 제어부(미도시)로부터 구동 모드에 따른 다양한 제어 신호를 수신한다. 여기서, 구동 모드는 게이트 구동회로(300)가 구동하는 구동 주파수 또는 구동 주파수에 대응하여 변동되는 게이트 온 시간의 길이에 대응하는 구동 방식을 의미한다.
모드 선택부(310)는 액정 표시 장치(미도시)의 타이밍 제어부(미도시)로부터 제공되는 기준 게이트 스타트 펄스(RGSP) 및 게이트 시프트 클럭(GSC)에 기초하여, 기준 게이트 스타트 펄스(RGSP)의 펄스 폭 정보를 갖는 모드 선택 신호(SEL)를 생성한다. 여기서, 기준 게이트 스타트 펄스(RGSP)의 펄스 폭 정보는 구동 모드에 대한 정보를 포함한다. 또한, 모드 선택부(310)는 모드 선택 신호(SEL)를 미리 결정된 시간만큼 딜레이시켜 딜레이 모드 선택 신호(DSEL)를 생성한다.
신호 생성부(320)는 액정 표시 장치(미도시)의 타이밍 제어부(미도시)로부터 제공되는 기준 게이트 스타트 펄스(RGSP) 및 기준 게이트 출력 신호(RGOE) 각각에 기초하여 구동 모드용 게이트 스타트 펄스(GSP) 및 구동 모드용 게이트 출력 신호(GOE)를 생성한다.
구체적으로, 신호 생성부(320)는 모드 선택부(310)에서 생성된 딜레이 모드 선택 신호(DSEL) 및 기준 게이트 스타트 펄스(RGSP)를 기초로, 딜레이 모드 선택 신호(DSEL)에 포함된 구동 모드에 대한 정보를 변환하여 하나의 구동 모드용 게이트 스타트 펄스(GSP)를 생성하여 출력한다. 보다 구체적으로, 신호 생성부(320)는 기준 게이트 스타트 펄스(RGSP)를 기초로 딜레이 모드 선택 신호(DSEL)에 포함된 구동 모드에 대응되는 펄스 폭을 갖는 구동 모드용 게이트 스타트 펄스(GSP)를 생성하여 시프트 레지스터부(330)에 공급한다.
또한, 신호 생성부(320)는 모드 선택부(310)에서 생성된 딜레이 모드 선택 신호(DSEL) 및 기준 게이트 출력 신호(GOE)를 기초로, 딜레이 모드 선택 신호(DSEL)에 포함된 구동 모드에 대응되는 펄스 폭을 갖는 적어도 하나의 구동 모드용 게이트 출력 신호(GOE)를 생성하여 출력한다. 보다 구체적으로, 신호 생성부(320)는 기준 게이트 출력 신호(RGOE)를 기반으로 구동 모드별로 상이한 개수와 상이한 펄스 폭을 갖는 적어도 하나의 구동 모드별 게이트 출력 신호를 생성한다. 나아가, 신호 생성부(320)는 생성된 구동 모드별 게이트 출력 신호 중에서 딜레이 모드 선택 신호(DSEL)에 대응되는 구동 모드용 게이트 출력 신호(GOE)를 선택하여 시프트 레지스터부(330)에 공급한다.
시프트 레지스터부(330)는 딜레이 모드 선택 신호(DSEL)에 대응되는 구동 모드에 따라 신호 생성부(320)로부터 공급되는 하나의 구동 모드용 게이트 스타트 펄스(GSP) 및 적어도 하나의 구동 모드용 게이트 출력 신호(GOE)를 이용하여 순차적으로 시프트되는 제1 내지 제i 게이트 신호(GS1 내지 GSi)를 생성한다. 즉, 시프트 레지스터부(330)는 신호 생성부(320)로부터 공급되는 구동 모드용 게이트 스타트 펄스(GSP), 구동 모드용 게이트 출력 신호(GOE) 및 타이밍 제어부로부터 제공되는 게이트 시프트 클럭(GSC) 각각을 수신한다. 이에, 시프트 레지스터부(330)는 수신한 구동 모드용 게이트 스타트 펄스(GSP)를 게이트 시프트 클럭(GSC)에 따라 1 클럭씩 시프트시켜 제1 내지 제i 시프트 출력 신호를 순차적으로 생성하고, 순차적으로 생성되는 제1 내지 제i 시프트 출력 신호를 구동 모드용 게이트 출력 신호(GOE)에 따라 마스킹하여 제1 내지 제i 게이트 신호(GS1 내지 GSi)를 생성해 레벨 시프터부(340)에 공급한다.
레벨 시프터부(340)는 게이트 하이 전압(VGH)과 게이트 로우 전압(VGL)을 이용해 시프트 레지스터부(330)로부터 순차적으로 공급되는 제1 내지 제i 게이트 신호(GS1 내지 GSi) 각각의 전압 레벨을 레벨 시프팅시켜 제1 내지 제i 스캔 신호(SS1 내지 SSi)를 생성한다. 여기서, 게이트 하이 전압(VGH)과 게이트 로우 전압(VGL) 각각은 액정 표시 장치의 전원 공급부에서 생성되어 레벨 시프터부(340)에 공급될 수 있다.
출력부(350)는 레벨 시프터부(340)로부터 공급되는 제1 내지 제i 스캔 신호(SS1 내지 SSi)를 신호 완충하여 액정 표시 패널(400)에 공급한다. 일 예에 따른 출력부(350)는 제1 내지 제i 출력 버퍼로 이루어질 수 있다.
한편, 본 발명의 일 예에 따른 게이트 구동회로(300)는 하나의 집적 회로로 구성될 수 있으며, 이 경우, 게이트 구동회로(300)는 시프트 레지스터부(330)에서 마지막 게이트 신호(GSi)가 출력되면, 입력된 기준 게이트 스타트 펄스(RGSP)를 캐리 신호로서 외부로 출력한다.
본 발명의 일 실시예에 따른 게이트 구동회로(300)는 액정 표시 장치를 구동하고자 하는 구동 주파수 및 게이트 온 시간에 따라 타이밍 제어부에서 생성된 기준 게이트 스타트 펄스(RGSP), 게이트 시프트 클럭(GSC) 및 게이트 출력 신호(RGOE)를 수신한다. 게이트 구동회로(300)의 모드 선택부(310)는 기준 게이트 스타트 펄스(RGSP)에 포함된 구동 모드에 대한 정보를 기초로 모드 선택 신호 및 딜레이 모드 선택 신호를 생성하여 신호 생성부(320)에 공급한다. 신호 생성부(320)는 딜레이 모드 선택 신호를 수신하여 기준 게이트 스타트 펄스(RGSP), 게이트 시프트 클럭(GSC) 및 게이트 출력 신호(RGOE)와 함께 구동 모드에 대응하는 하나의 구동 모드용 게이트 스타트 펄스(GSP) 및 적어도 하나의 구동 모드용 게이트 출력 신호(GOE)를 생성한다.
이에 따라, 게이트 구동회로(300)는 구동 주파수 및 게이트 온 시간을 변경함으로써 액정 표시 패널의 산화물 박막 트랜지스터(TFT)의 문턱 전압이 네거티브 시프트되는 것을 억제하고, 이에 따른 산화물 박막 트랜지스터(TFT)의 신뢰성 저하를 억제할 수 있다. 나아가, 게이트 구동회로(300)는 액정 표시 패널의 박막 트랜지스터의 신뢰성 저하로 인한 크로스 토크 및 휘점과 같은 화질 불량을 개선할 수 있다. 게이트 구동회로(300)에서 모드 선택부(310) 및 신호 생성부(320)의 구체적인 구성 및 동작에 대해서는 이하 도 4 내지 도 6d를 참조하여 후술한다.
도 4는 본 발명의 일 실시예에 따른 도 3에 도시된 모드 선택부의 구성을 개략적으로 나타내는 블록도이다. 도 5는 본 발명의 일 실시예에 따른 도 3에 도시된 신호 생성부의 구성을 개략적으로 나타내는 블록도이다. 도 6a 내지 도 6d는 본 발명의 일 실시예에 따른 도 4 및 도 5에 도시된 모드 선택부 및 신호 생성부 각각의 입출력 파형도이다. 도 7은 본 발명의 일 실시예에 따른 도 5에 도시된 게이트 출력 신호 생성부의 입출력 파형도이다. 도 6a 내지 도 6d에는 하나의 프레임(frame)을 기준으로 도시되었으며, 하나의 프레임은 표시 구간 및 블랭크(blank) 구간을 포함한다. 하나의 프레임 및 하나의 프레임 내에 도시된 게이트 시프트 클럭(GSC)은 예시적으로 도시된 것일 뿐, 실시마다 도시된 것과 상이하게 구현될 수 있다. 도 4 및 도 5에 도시된 모드 선택부(310) 및 신호 생성부(320)는 도 3에 도시된 모드 선택부(310) 및 신호 생성부(320)를 보다 구체적으로 도시한 것으로, 중복 설명은 생략한다.
도 4를 참조하면, 모드 선택부(310)는 제1 카운터부(311) 및 딜레이부(312)를 포함한다. 모드 선택부(310)는 기준 게이트 스타트 펄스(RGSP)의 구동 모드에 대응하는 펄스 폭 정보에 기초하여 기간 각각에 대응되는 펄스 폭을 갖는 제1 내지 제4 딜레이 모드 선택 신호(DSEL_1H, DSEL_2H, DSEL_3H, DSEL_4H) 중 어느 하나를 생성한다.
제1 카운터부(311)는 액정 표시 장치(미도시)의 타이밍 제어부(미도시)로부터 제공되는 기준 게이트 스타트 펄스(RGSP)를 기초로 게이트 시프트 클럭(GSC)을 카운팅하여 모드 선택 신호(SEL)를 생성한다.
도 4 및 도 6a 내지 도 6d를 참조하면, 제1 카운터부(311)는 구동 모드에 따른 펄스 폭을 갖는 기준 게이트 스타트 펄스(RGSP)의 라이징 에지(rising edge)를 기준으로 기준 게이트 스타트 펄스(RGSP)의 폴링 에지(falling edge)까지 게이트 시프트 클럭(GSC)의 개수를 카운팅한다. 이어서, 제1 카운터부(311)는 카운팅한 게이트 시프트 클럭(GSC)의 개수를 논리 비트(bit)로 마킹(marking)하여 구동 모드마다 서로 상이한 모드 선택 신호(SEL)를 생성한다.
도 4 및 도 6a를 참조하면, 구동 모드가 1 수평기간(1H)인 경우, 제1 카운터부(311)는 1 수평기간의 펄스 폭을 갖는 기준 게이트 스타트 펄스(RGSP)의 라이징 에지를 기준으로 게이트 시프트 클럭(GSC)의 개수를 카운팅한다. 이에, 제1 카운터부(311)는 1개의 게이트 시프트 클럭(GSC)을 카운팅하여, 1 수평기간에 대응하는 ‘1000’을 마킹한 제1 모드 선택 신호(SEL_1H)을 생성한다.
도 4 및 도 6b를 참조하면, 구동 모드가 2 수평기간(2H)인 경우, 제1 카운터부(311)는 2 수평기간의 펄스 폭을 갖는 기준 게이트 스타트 펄스(RGSP)의 라이징 에지를 기준으로 게이트 시프트 클럭(GSC)의 개수를 카운팅한다. 이에, 제1 카운터부(311)는 2개의 게이트 시프트 클럭(GSC)을 카운팅하여, 2 수평기간에 대응하는 ‘1100’을 마킹한 제2 모드 선택 신호(SEL_2H)을 생성한다.
도 4 및 도 6c를 참조하면, 구동 모드가 3 수평기간(3H)인 경우, 제1 카운터부(311)는 3 수평기간의 펄스 폭을 갖는 기준 게이트 스타트 펄스(RGSP)의 라이징 에지를 기준으로 게이트 시프트 클럭(GSC)의 개수를 카운팅한다. 이에, 제1 카운터부(311)는 3개의 게이트 시프트 클럭(GSC)을 카운팅하여, 3 수평기간에 대응하는 ‘1110’을 마킹한 제3 모드 선택 신호(SEL_3H)을 생성한다.
도 4 및 도 6d를 참조하면, 구동 모드가 4 수평기간(4H)인 경우, 제1 카운터부(311)는 4 수평기간의 펄스 폭을 갖는 기준 게이트 스타트 펄스(RGSP)의 라이징 에지를 기준으로 게이트 시프트 클럭(GSC)의 개수를 카운팅한다. 이에, 제1 카운터부(311)는 4개의 게이트 시프트 클럭(GSC)을 카운팅하여, 4 수평기간에 대응하는 ‘1111’을 마킹한 제4 모드 선택 신호(SEL_4H)을 생성한다.
딜레이부(312)는 제1 카운터부(311)에서 생성된 모드 선택 신호(SEL)를 미리 결정된 시간만큼 딜레이시켜 딜레이 모드 선택 신호(DSEL)를 생성한다. 여기서, 딜레이 모드 선택 신호(DSEL)는 모드 선택 신호(SEL)를 딜레이시킨 신호로서, 하나의 프레임에서 표시 구간에는 생성되지 않고 블랭크 구간에 생성될 수 있다. 예를 들어, 미리 결정된 시간은 1 수평기간(1H)일 수 있다.
도 4 및 도 6a 내지 도 6d를 참조하면, 딜레이부(312)는 구동 모드에 대응하여 표시 구간에 생성된 제1 모드 선택 신호(SEL_1H)를 1 수평기간만큼 딜레이시켜 블랭크 구간에 제1 딜레이 모드 선택 신호(DSEL_1H)를 생성하고, 표시 구간에 생성된 제2 모드 선택 신호(SEL_2H)를 1 수평기간만큼 딜레이시켜 블랭크 구간에 제2 딜레이 모드 선택 신호(DSEL_2H)를 생성하고, 표시 구간에 생성된 제3 모드 선택 신호(SEL_3H)를 1 수평기간만큼 딜레이시켜 블랭크 구간에 제3 딜레이 모드 선택 신호(DSEL_3H)를 생성하고, 표시 구간에 생성된 제4 모드 선택 신호(SEL_4H)를 1 수평기간만큼 딜레이시켜 블랭크 구간에 제4 딜레이 모드 선택 신호(DSEL_4H)를 생성한다.
이에 따라, 모드 선택부(310)는 구동 모드에 대응하는 기준 게이트 스타트 펄스(RGSP)를 통해 구동 모드에 대한 펄스 폭 정보를 포함하는 모드 선택 신호(SEL) 및 딜레이 모드 선택 신호(DSEL)를 생성할 수 있다. 즉, 모드 선택부(310)는 액정 표시 장치에서 구동 모드가 변할 때마다 연동하여 변경된 구동 모드에 대한 펄스 폭 정보를 포함하도록 모드 선택 신호(SEL) 및 딜레이 모드 선택 신호(DSEL)를 생성할 수 있다.
도 5를 참조하면, 신호 생성부(320)는 게이트 스타트 펄스 생성부(322) 및 게이트 출력 신호 생성부(324)를 포함한다. 신호 생성부(320)는 기준 게이트 스타트 펄스(RGSP), 게이트 시프트 클럭(GSC), 기준 게이트 출력 신호(RGOE) 및 모드 선택부(310)에서 생성된 딜레이 모드 선택 신호(DSEL)에 기초하여, 기준 게이트 스타트 펄스(RGSP)의 펄스 폭 정보에 대응하는 펄스 폭을 갖는 구동 모드용 게이트 스타트 펄스(GSP) 및 구동 모드용 게이트 출력 신호(GOE)를 생성한다.
게이트 스타트 펄스 생성부(322)는 딜레이 모드 선택 신호(DSEL)를 수신하여, 구동 모드용 게이트 스타트 펄스(GSP)로 변환한다. 구체적으로, 게이트 스타트 펄스 생성부(322)는 디지털-아날로그 변환부(Digital-to-Analog Converter; DAC)를 통해 논리 비트로 마킹된 디지털 신호인 딜레이 모드 선택 신호(DSEL)를 아날로그 신호인 구동 모드용 게이트 스타트 펄스(GSP)로 변환할 수 있다.
도 6a 내지 도 6d를 참조하면, 게이트 스타트 펄스 생성부(322)는 딜레이 모드 선택 신호(DSEL)를 기준 게이트 스타트 펄스(RGSP)의 펄스 폭 정보에 대응하는 펄스 폭을 갖는, 제1 내지 제4 구동 모드용 게이트 스타트 펄스(GSP_1H, GSP_2H, GSP_3H, GSP_4H) 중 어느 하나로 변환한다. 구체적으로, 블랭크 구간에서 생성된 디지털 신호인 제1 딜레이 모드 선택 신호(DSEL_1H)는 게이트 스타트 펄스 생성부(322)에 의해 아날로그 신호인 제1 구동 모드용 게이트 스타트 펄스(GSP_1H)로 변환된다. 마찬가지로, 제2 딜레이 모드 선택 신호(DSEL_2H)는 게이트 스타트 펄스 생성부(322)에 의해 제2 구동 모드용 게이트 스타트 펄스(GSP_2H)로 변환되고, 제3 딜레이 모드 선택 신호(DSEL_3H)는 게이트 스타트 펄스 생성부(322)에 의해 제3 구동 모드용 게이트 스타트 펄스(GSP_3H)로 변환되고, 제4 딜레이 모드 선택 신호(DSEL_4H)는 게이트 스타트 펄스 생성부(322)에 의해 제4 구동 모드용 게이트 스타트 펄스(GSP_1H)로 변환된다.
게이트 출력 신호 생성부(324)는 제2 카운터부(324a) 및 게이트 출력 신호 선택부(324b)를 포함한다. 이에, 게이트 출력 신호 생성부(324)는 제2 카운터부(324a)를 통해 게이트 시프트 클럭(GSC) 및 기준 게이트 출력 신호(RGOE)를 이용하여 구동 모드별로 상이한 펄스 폭과 상이한 개수를 갖는 적어도 하나의 구동 모드별 게이트 출력 신호(GOE_M)를 생성한다. 또한, 게이트 출력 신호 생성부(324)는 게이트 출력 신호 선택부(324b)를 통해 수신한 딜레이 모드 선택 신호(DSEL)에 기초하여, 구동 모드별 게이트 출력 신호(GOE_M) 중에서 기준 게이트 스타트 펄스(RGSP)의 펄스 폭 정보에 대응되는 적어도 하나의 구동 모드용 게이트 출력 신호(GOE)를 선택하여 시프트 레지스터부(330)에 공급한다.
제2 카운터부(324a)는 게이트 시프트 클럭(GSC)에 기초하여, 기준 게이트 출력 신호(RGOE)를 카운팅하여 제1 내지 제4 구동 모드용 게이트 출력 신호(GOE_M1, GOE_M2, GOE_M3, GOE_M4)를 생성한다. 구체적으로, 제2 카운터부(324a)는 기준 게이트 스타트 펄스(RGSP)에 의해 리셋되며, 게이트 시프트 클럭(GSC)의 폴링 에지에 동기되어 기준 게이트 출력 신호(RGOE)의 개수를 카운팅하여 적어도 하나의 제1 내지 제4 구동 모드용 게이트 출력 신호(GOE_M1, GOE_M2, GOE_M3, GOE_M4)를 생성한다.
도 5 및 도 7을 참조하면, 제2 카운터부(324a)는 제1 내지 제4 구동 모드용 카운터부(CP1, CP2, CP3, CP4)를 포함하고, 제1 내지 제4 구동 모드용 카운터부(CP1, CP2, CP3, CP4) 각각은 1 수평기간에 대응되는 펄스 폭을 갖는 제1 구동 모드용 게이트 출력 신호(GOE_1H), 2 수평기간에 대응되는 펄스 폭을 가지면서 게이트 시프트 클럭의 1 클럭 만큼 시프트된 제2 구동 모드용 제1 및 제2 게이트 출력 신호(GOE_2H1, GOE_2H2), 3 수평기간에 대응되는 펄스 폭을 가지면서 게이트 시프트 클럭의 1 클럭 만큼 시프트된 제3 구동 모드용 제1 내지 제3 게이트 출력 신호(GOE_3H1, GOE_3H2, GOE_3H3), 및 4 수평기간에 대응되는 펄스 폭을 가지면서 게이트 시프트 클럭의 1 클럭 만큼 시프트된 제4 구동 모드용 제1 내지 제4 게이트 출력 신호(GOE_4H1, GOE_4H2, GOE_4H3, GOE_4H4)를 각각 생성한다.
구체적으로, 제1 구동 모드용 카운터부(CP1)는 기준 게이트 스타트 펄스(RGSP)에 의해 리셋되며, 게이트 시프트 클럭(GSC)의 폴링 에지에 동기되어 하나의 기준 게이트 출력 신호(RGOE)마다 제1 구동 모드용 게이트 출력 신호(GOE_1H)를 생성한다. 이에 따라, 제1 구동 모드용 게이트 출력 신호(GOE_1H)는 액정 표시 패널의 1 수평기간에 대응되는 펄스 폭(W1)을 갖는다. 이때, 제1 구동 모드용 게이트 출력 신호(GOE_1H)는 기준 게이트 출력 신호(RGOE)와 동일한 파형을 갖는다. 선택적으로, 제1 구동 모드용 카운터부(CP1)는 생략 가능하며, 이 경우, 제2 카운터부(114a)는 바이패스 방식에 따라 기준 게이트 출력 신호(RGOE)를 제1 구동 모드용 게이트 출력 신호(GOE_1H)로 출력할 수 있다.
제2 구동 모드용 카운터부(CP2)는 기준 게이트 스타트 펄스(RGSP)에 의해 리셋되며, 게이트 시프트 클럭(GSC)의 폴링 에지에 동기되어 2 개의 기준 게이트 출력 신호(RGOE)마다 제2 구동 모드용 제1 게이트 출력 신호(GOE_2H1)를 생성하고, 제2 구동 모드용 제1 게이트 출력 신호(GOE_2H1)로부터 게이트 시프트 클럭(GSC)의 1 클럭 만큼 시프트되는 제2 구동 모드용 제2 게이트 출력 신호(GOE_2H2)를 생성한다. 이에 따라, 제2 구동 모드용 제1 및 제2 게이트 출력 신호(GOE_2H1, GOE_2H2) 각각은 기준 게이트 출력 신호(RGOE)의 2 클럭 중 첫번째 하이 구간에 대응되는 하이 구간과 기준 게이트 출력 신호(RGOE)의 2 클럭 중 나머지 구간에 대응되는 로우 구간을 가짐으로써 액정 표시 패널의 2 수평기간에 대응되는 펄스 폭(W2)을 갖게 된다.
제3 구동 모드용 카운터부(CP3)는 기준 게이트 스타트 펄스(RGSP)에 의해 리셋되며, 게이트 시프트 클럭(GSC)의 폴링 에지에 동기되어 3 개의 기준 게이트 출력 신호(RGOE)마다 제3 구동 모드용 제1 게이트 출력 신호(GOE_3H1)를 생성하고, 제3 구동 모드용 제1 게이트 출력 신호(GOE_3H1)로부터 게이트 시프트 클럭(GSC)의 1클럭 만큼 시프트되는 제3 구동 모드용 제2 게이트 출력 신호(GOE_3H2)를 생성하며, 제3 구동 모드용 제2 게이트 출력 신호(GOE_3H2)로부터 게이트 시프트 클럭(GSC)의 1 클럭 만큼 시프트되는 제3 구동 모드용 제3 게이트 출력 신호(GOE_3H3)를 생성한다. 이에 따라, 제3 구동 모드용 제1 내지 제3 게이트 출력 신호(GOE_3H1, GOE_3H2, GOE_3H3) 각각은 기준 게이트 출력 신호(RGOE)의 3 클럭 중 첫번째 하이 구간에 대응되는 하이 구간과 기준 게이트 출력 신호(RGOE)의 3 클럭 중 나머지 구간에 대응되는 로우 구간을 가짐으로써 액정 표시 패널의 3 수평기간에 대응되는 펄스 폭(W3)을 갖게 된다.
제4 구동 모드용 카운터부(CP4)는 기준 게이트 스타트 펄스(RGSP)에 의해 리셋되며, 게이트 시프트 클럭(GSC)의 폴링 에지에 동기되어 4 개의 기준 게이트 출력 신호(RGOE)마다 제4 구동 모드용 제1 게이트 출력 신호(GOE_4H1)를 생성하고, 제4 구동 모드용 제1 게이트 출력 신호(GOE_4H1)로부터 게이트 시프트 클럭(GSC)의 1 클럭 만큼 시프트되는 제4 구동 모드용 제2 게이트 출력 신호(GOE_4H2)를 생성하고, 제4 구동 모드용 제2 게이트 출력 신호(GOE_4H2)로부터 게이트 시프트 클럭(GSC)의 1 클럭 만큼 시프트되는 제4 구동 모드용 제3 게이트 출력 신호(GOE_4H3)를 생성하며, 제4 구동 모드용 제3 게이트 출력 신호(GOE_4H3)로부터 게이트 시프트 클럭(GSC)의 1 클럭 만큼 시프트되는 제4 구동 모드용 제4 게이트 출력 신호(GOE_4H4)를 생성한다. 이에 따라, 제3 구동 모드용 제1 내지 제4 게이트 출력 신호(GOE_4H1, GOE_4H2, GOE_4H3, GOE_4H4) 각각은 기준 게이트 출력 신호(RGOE)의 4 클럭 중 첫번째 하이 구간에 대응되는 하이 구간과 기준 게이트 출력 신호(RGOE)의 4 클럭 중 나머지 구간에 대응되는 로우 구간을 가짐으로써 액정 표시 패널의 4 수평기간에 대응되는 펄스 폭(W4)을 갖게 된다.
게이트 출력 신호 선택부(324b)는 제2 카운터부(324a)로부터 공급되는 적어도 하나의 제1 내지 제4 구동 모드용 게이트 출력 신호(GOE_M1, GOE_M2, GOE_M3, GOE_M4) 중에서 딜레이 모드 선택 신호(DSEL)에 대응되는 구동 모드용 게이트 출력 신호(GOE)를 시프트 레지스터부(330)에 공급한다. 구체적으로, 게이트 출력 신호 선택부(324b)는 딜레이 모드 선택 신호(DSEL)의 논리 비트에 대응하는 구동 모드에 따라 제1 내지 제4 구동 모드용 게이트 출력 신호(GOE_M1, GOE_M2, GOE_M3, GOE_M4) 중 어느 하나를 선택하여 시프트 레지스터부(330)에 공급한다. 예를 들어, 게이트 출력 신호 선택부(324b)는 딜레이 모드 선택 신호(DSEL)의 논리 비트가, ‘1000’인 경우 제1 구동 모드용 게이트 출력 신호(GOE_1H)를, ‘1100’인 경우 제2 구동 모드용 제1 및 제2 게이트 출력 신호(GOE_2H1, GOE_2H2)를, ‘1110’인 경우 제3 구동 모드용 제1 내지 제3 게이트 출력 신호(GOE_3H1, GOE_3H2, GOE_3H3)를, ‘1111’인 경우 제4 구동 모드용 제1 내지 제4 게이트 출력 신호(GOE_4H1, GOE_4H2, GOE_4H3, GOE_4H4)를 선택할 수 있다. 여기서, 딜레이 모드 선택 신호(DSEL)의 논리 비트와 구동 모드 및 구동 모드용 게이트 출력 신호(GOE_M1, GOE_M2, GOE_M3, GOE_M4)의 대응 관계는 실시예에 따라 다양하게 설정될 수 있으며, 시스템에서 미리 설정하거나 사용자에 의해 설정될 수 있다.
본 발명의 일 실시예에 따른 게이트 구동회로(300)의 모드 선택부(310)는 타이밍 제어부로부터 수신한 기준 게이트 스타트 펄스(RGSP) 및 게이트 시프트 클럭(GSC)에 기초하여 모드 선택 신호(SEL)을 생성하는 제1 카운터부(311) 및 모드 선택 신호(SEL)를 블랭크 구간으로 딜레이시킨 딜레이 모드 선택 신호(DSEL)를 생성하는 딜레이부(312)를 포함한다.
이에 따라, 모드 선택부(310)는 제1 카운터부(311)를 통해 타이밍 제어부에서 구동 모드에 따른 펄스 폭 정보를 포함하도록 생성된 기준 게이트 스타트 펄스(RGSP)를 디지털 신호인 모드 선택 신호(SEL)로 변환할 수 있어 신호 생성부(320)로 신속하게 전달될 수 있다. 또한, 모드 선택부(310)는 딜레이부(312)를 통해 딜레이 모드 선택 신호(DSEL)를 생성하여 구동 모드에 대한 펄스 폭 정보를 신호 생성부(320)에 용이하게 전달할 수 있다. 즉, 모드 선택부(310)는 액정 표시 장치에서 구동 모드가 변경될 때마다 연동하여 변경된 구동 모드의 펄스 폭 정보를 포함하도록 모드 선택 신호(SEL) 및 딜레이 모드 선택 신호(DSEL)를 생성할 수 있다.
또한, 본 발명의 일 실시예에 따른 게이트 구동회로(300)의 신호 생성부(320)는 디지털 신호인 딜레이 모드 선택 신호(DSEL)을 수신하여 아날로그 신호인 구동 모드용 게이트 스타트 펄스(GSP)로 변환하는 게이트 스타트 펄스 생성부(322) 및 기준 게이트 출력 신호(RGOE), 게이트 시프트 클럭(GSC) 및 딜레이 모드 선택 신호(DSEL)을 수신하여 딜레이 모드 선택 신호(DSEL)에 포함된 구동 모드에 대응하는 적어도 하나의 제1 내지 제4 구동 모드용 게이트 출력 신호(GOE_M1, GOE_M2, GOE_M3, GOE_M4)를 생성하는 게이트 출력 신호 생성부(324)를 포함한다.
이에 따라, 신호 생성부(320)는 딜레이 모드 선택 신호(DSEL)만으로 구동 모드가 변경될 때마다 연동하여 변경된 구동 모드용 게이트 스타트 펄스(GSP)를 용이하게 생성할 수 있고, 연동하여 변경된 구동 모드용 게이트 출력 신호(GOE_M1, GOE_M2, GOE_M3, GOE_M4)를 용이하게 선택하여 생성할 수 있다.
결과적으로, 본 발명의 일 실시예에 따른 게이트 구동회로(300)는 구동 모드 또는 구동 주파수를 변경함에 따라 게이트 신호 또는 스캔 신호의 구동 시간을 연동하여 변경할 수 있고, 이에 따라, 게이트 온 시간도 연동하여 변경될 수 있다. 이와 같이 구동 모드에 따라 게이트 온 시간도 연동하여 변경함으로써, 게이트 구동회로(300)는 게이트 오프 시간을 감소시켜 산화물 박막 트랜지스터(TFT)의 네거티브 시프트를 억제할 수 있다.
도 8은 본 발명의 일 실시예에 따른 도 3에 도시된 시프트 레지스터부의 구성을 개략적으로 나타내는 블록도이다. 도 9a 내지 도 9d는 본 발명의 일 실시예에 따른 도 7에 도시된 시프트 레지스터 및 신호 마스킹부 각각의 입출력 파형도이다.
도 8을 참조하면, 시프트 레지스터부(330)는 시프트 레지스터(332), 신호 전달부(334) 및 신호 마스킹부(336)를 포함한다. 이에, 시프트 레지스터부(330)는 구동 모드용 게이트 스타트 펄스(GSP) 및 게이트 시프트 클럭(GSC)를 수신하여 시프트 레지스터(332)를 통해 시프트 출력 신호(SOS)를 생성하고, 시프트 출력 신호(SOS) 및 신호 전달부(334)로부터 수신한 구동 모드용 게이트 출력 신호(GOE)에 기초하여 게이트 신호(GS)를 생성한다.
도 8 및 도 9a 내지 도 9d를 참조하면, 시프트 레지스터(332)는 게이트 시프트 클럭(GSC)과 신호 생성부(320)로부터 구동 모드에 따라 공급되는 구동 모드용 게이트 스타트 펄스(GSP)를 이용하여 순차적으로 시프트되는 복수의 시프트 출력 신호(SOS1 내지 SOSi)를 생성한다. 구체적으로, 시프트 레지스터(332)는 딜레이 모드 선택 신호(DSEL)에 대응되는 구동 모드에 따라 신호 생성부(320)로부터 공급되는 구동 모드용 게이트 스타트 펄스(GSP)를 게이트 시프트 클럭(GSC)에 따라 1 클럭씩 시프트시켜 제1 내지 제i 시프트 출력 신호(SOS1 내지 SOSi)를 순차적으로 생성한다.
도 8 및 도 9a 내지 도 9d를 참조하면, 시프트 레지스터(332)는 구동 모드용 게이트 스타트 펄스(GSP)에 따라 종속적으로 구동되는 제1 내지 제i 스테이지(ST1 내지 STi)를 포함한다. 여기서, 제1 내지 제i 스테이지(ST1 내지 STi) 각각은 D 플립플롭(flip flop)으로 구성될 수 있다. 이에 따라, 제1 스테이지(ST1)는 신호 생성부(320)로부터 공급되는 구동 모드용 게이트 스타트 펄스(GSP)를 게이트 시프트 클럭(GSC)의 라이징 에지에 따라 1 클럭 시프트시켜 제1 시프트 출력 신호(SOS1)를 생성한다. 마찬가지로, 제2 내지 제i 스테이지(ST2 내지 STi) 각각은 이전 스테이지(ST1 내지 STi-1) 각각의 시프트 출력 신호(SOS1 내지 SOSi-1) 각각을 게이트 시프트 클럭(GSC)의 라이징 에지에 따라 1 클럭 시프트시켜 제2 내지 제i 시프트 출력 신호(SOS2 내지 SOSi)를 순차적으로 생성한다.
구체적으로, 제1 구동 모드에 있어서, 시프트 레지스터(332)는, 도 9a에 도시된 바와 같이, 신호 생성부(320)로부터 공급되는 1 수평기간(1H)을 갖는 제1 구동 모드용 게이트 스타트 펄스(GSP_1H)의 하이 구간을 게이트 시프트 클럭(GSC)에 따라 순차적으로 시프트시켜 제1 내지 제i 시프트 출력 신호(SOS1 내지 SOSi)를 순차적으로 생성한다.
제2 구동 모드에 있어서, 시프트 레지스터(332)는, 도 9b에 도시된 바와 같이, 신호 생성부(320)로부터 공급되는 2 수평기간(2H)을 갖는 제2 구동 모드용 게이트 스타트 펄스(GSP_2H)의 하이 구간을 게이트 시프트 클럭(GSC)에 따라 순차적으로 시프트시켜 제1 내지 제i 시프트 출력 신호(SOS1 내지 SOSi)를 순차적으로 생성한다.
제3 구동 모드에 있어서, 시프트 레지스터(332)는, 도 9c에 도시된 바와 같이, 신호 생성부(320)로부터 공급되는 3 수평기간(3H)을 갖는 제3 구동 모드용 게이트 스타트 펄스(GSP_3H)의 하이 구간을 게이트 시프트 클럭(GSC)에 따라 순차적으로 시프트시켜 제1 내지 제i 시프트 출력 신호(SOS1 내지 SOSi)를 순차적으로 생성한다.
제4 구동 모드에 있어서, 시프트 레지스터(332)는, 도 9d에 도시된 바와 같이, 신호 생성부(320)로부터 공급되는 4 수평기간(4H)을 갖는 제4 구동 모드용 게이트 스타트 펄스(GSP_4H)의 하이 구간을 게이트 시프트 클럭(GSC)에 따라 순차적으로 시프트시켜 제1 내지 제i 시프트 출력 신호(SOS1 내지 SOSi)를 순차적으로 생성한다.
도 8 및 도 9a 내지 도 9d를 참조하면, 신호 마스킹부(336)는 시프트 레지스터(332)로부터 순차적으로 공급되는 제1 내지 제i 시프트 출력 신호(SOS1 내지 SOSi) 각각을 대응하는 구동 모드용 게이트 출력 신호(GOE)에 따라 마스킹하여 제1 내지 제i 게이트 신호(GS1 내지 GSi)를 생성한다. 즉, 신호 마스킹부(336)는 인접한 게이트 신호(GS1 내지 GSi)가 서로 중첩되지 않고 서로 동기되도록 구동 모드용 게이트 출력 신호(GOE)에 따라 제1 내지 제i 시프트 출력 신호(SOS1 내지 SOSi) 각각의 전반부와 후반부 일부를 마스킹한다. 예를 들어, 제1 구동 모드에서 신호 마스킹부(336)는 N(단, N은 자연수)번째 스캔 신호의 폴링 에지와 N+1번째 스캔 신호의 라이징 에지가 서로 중첩되지 않도록 시프트 출력 신호(SOS1 내지 SOSi)를 마스킹하고, 제2 구동 모드에서 신호 마스킹부(336)는 N번째 스캔 신호의 폴링 에지와 N+2번째 스캔 신호의 라이징 에지가 서로 중첩되지 않도록 시프트 출력 신호(SOS1 내지 SOSi)를 마스킹한다. 그리고, 제3 구동 모드에서 신호 마스킹부(336)는 N번째 스캔 신호의 폴링 에지와 N+3번째 스캔 신호의 라이징 에지가 서로 중첩되지 않도록 시프트 출력 신호(SOS1 내지 SOSi)를 마스킹하고, 제4 구동 모드에서 신호 마스킹부(336)는 N번째 스캔 신호의 폴링 에지와 N+4번째 스캔 신호의 라이징 에지가 서로 중첩되지 않도록 시프트 출력 신호(SOS1 내지 SOSi)를 마스킹한다.
도 8 및 도 9a 내지 도 9d를 참조하면, 신호 마스킹부(336)는 복수의 시프트 출력 신호(SOS1 내지 SOSi) 각각에 대응되는 구동 모드용 게이트 출력 신호(GOE)를 이용하여 복수의 시프트 출력 신호(SOS1 내지 SOSi) 각각의 일부를 마스킹하는 복수의 논리 게이트(LG1 내지 LGi)를 갖는다. 여기서, 제1 내지 제i 논리 게이트(LG1 내지 LGi) 각각은 부정 논리곱(NAND) 게이트로 이루어질 수 있다.
제1 구동 모드에 있어서, 도 9a에 도시된 바와 같이, 제1 내지 제i 논리 게이트(LG1 내지 LGi) 각각은 시프트 레지스터(332)로부터 공급되는 해당 시프트 출력 신호(SOS1 내지 SOSi)와 제1 구동 모드용 게이트 출력 신호(GOE_1H)를 부정 논리곱 연산하여 출력함으로써 제1 내지 제i 시프트 출력 신호(SOS1 내지 SOSi) 각각의 전반부와 후반부 일부가 마스킹된 게이트 신호(GS1 내지 GSi)를 생성한다. 이로 인하여, 신호 마스킹부(336)는 서로 중첩되지 않는 제1 내지 제i 게이트 신호(GS1 내지 GSi)를 순차적으로 생성하여 레벨 시프터부(340)에 공급한다.
제2 구동 모드에 있어서, 도 9b에 도시된 바와 같이, 제1 내지 제i 논리 게이트(LG1 내지 LGi) 중 기수번째 논리 게이트(LG1, LG3, 내지 LGi-1) 각각은 시프트 레지스터(332)로부터 공급되는 해당 시프트 출력 신호(SOS1, SOS3, 내지 SOSi-1)와 제2 구동 모드용 제1 게이트 출력 신호(GOE_2H1)를 부정 논리곱 연산하여 출력한다. 또한, 제1 내지 제i 논리 게이트(LG1 내지 LGi) 중 우수번째 논리 게이트(LG2, LG4, 내지 LGi) 각각은 시프트 레지스터(332)로부터 공급되는 해당 시프트 출력 신호(SOS2, SOS4, 내지 SOSi)와 제2 구동 모드용 제2 게이트 출력 신호(GOE_2H2)를 부정 논리곱 연산하여 출력한다. 이에 따라, 제2 구동 모드에서, 제1 내지 제i 논리 게이트(LG1 내지 LGi)는 제1 내지 제i 시프트 출력 신호(SOS1 내지 SOSi) 각각의 전반부와 후반부 일부가 마스킹된 제1 내지 제i 게이트 신호(GS1 내지 GSi)를 순차적으로 생성한다. 이로 인하여, 신호 마스킹부(336)는 1/2 수평기간 동안 서로 중첩되는 제1 내지 제i 게이트 신호(GS1 내지 GSi)를 순차적으로 생성하여 전술한 레벨 시프터부(340)에 공급한다.
제3 구동 모드에 있어서, 도 9c에 도시된 바와 같이, 제1 내지 제i 논리 게이트(LG1 내지 LGi) 중 3N-2(단, N은 자연수)번째 논리 게이트(LG1, LG4, 내지 LGi-2) 각각은 시프트 레지스터(332)로부터 공급되는 해당 시프트 출력 신호(SOS1, SOS4, 내지 SOSi-2)와 제3 구동 모드용 제1 게이트 출력 신호(GOE_3H1)를 부정 논리곱 연산하여 출력한다. 또한, 제1 내지 제i 논리 게이트(LG1 내지 LGi) 중 3N-1번째 논리 게이트(LG2, LG5, 내지 LGi-1) 각각은 시프트 레지스터(332)로부터 공급되는 해당 시프트 출력 신호(SOS2, SOS5, 내지 SOSi-1)와 제3 구동 모드용 제2 게이트 출력 신호(GOE_3H2)를 부정 논리곱 연산하여 출력한다. 마찬가지로, 제1 내지 제i 논리 게이트(LG1 내지 LGi) 중 3N번째 논리 게이트(LG3, LG6, 내지 LGi) 각각은 시프트 레지스터(332)로부터 공급되는 해당 시프트 출력 신호(SOS3, SOS6, 내지 SOSi)와 제3 구동 모드용 제3 게이트 출력 신호(GOE_3H3)를 부정 논리곱 연산하여 출력한다. 이에 따라, 제3 구동 모드에서, 제1 내지 제i 논리 게이트(LG1 내지 LGi)는 제1 내지 제i 시프트 출력 신호(SOS1 내지 SOSi) 각각의 전반부와 후반부 일부가 마스킹된 제1 내지 제i 게이트 신호(GS1 내지 GSi)를 순차적으로 생성하고, 이로 인하여, 신호 마스킹부(336)는 3/2 수평기간 동안 서로 중첩되는 제1 내지 제i 게이트 신호(GS1 내지 GSi)를 순차적으로 생성하여 전술한 레벨 시프터부(340)에 공급한다.
제4 구동 모드에 있어서, 도 9d에 도시된 바와 같이, 제1 내지 제i 논리 게이트(LG1 내지 LGi) 중 4N-3번째 논리 게이트(LG1, LG5, 내지 LGi-3) 각각은 시프트 레지스터(332)로부터 공급되는 해당 시프트 출력 신호(SOS1, SOS5, 내지 SOSi-3)와 제4 구동 모드용 제1 게이트 출력 신호(GOE_4H1)를 부정 논리곱 연산하여 출력한다. 또한, 제1 내지 제i 논리 게이트(LG1 내지 LGi) 중 4N-2번째 논리 게이트(LG2, LG6, 내지 LGi-2) 각각은 시프트 레지스터(332)로부터 공급되는 해당 시프트 출력 신호(SOS2, SOS6, 내지 SOSi-2)와 제4 구동 모드용 제2 게이트 출력 신호(GOE_4H2)를 부정 논리곱 연산하여 출력한다. 또한, 제1 내지 제i 논리 게이트(LG1 내지 LGi) 중 4N-1번째 논리 게이트(LG3, LG7, 내지 LGi-1) 각각은 시프트 레지스터(332)로부터 공급되는 해당 시프트 출력 신호(SOS3, SOS7, 내지 SOSi-1)와 제4 구동 모드용 제3 게이트 출력 신호(GOE_4H3)를 부정 논리곱 연산하여 출력한다. 그리고, 제1 내지 제i 논리 게이트(LG1 내지 LGi) 중 4N번째 논리 게이트(LG4, LG8, 내지 LGi) 각각은 시프트 레지스터(332)로부터 공급되는 해당 시프트 출력 신호(SOS4, SOS8, 내지 SOSi)와 제4 구동 모드용 제4 게이트 출력 신호(GOE_4H4)를 부정 논리곱 연산하여 출력한다. 이에 따라, 제4 구동 모드에서, 제1 내지 제i 논리 게이트(LG1 내지 LGi)는 제1 내지 제i 시프트 출력 신호(SOS1 내지 SOSi) 각각의 전반부와 후반부 일부가 마스킹된 제1 내지 제i 게이트 신호(GS1 내지 GSi)를 순차적으로 생성하고, 이로 인하여, 신호 마스킹부(336)는 5/2 수평기간 동안 서로 중첩되는 제1 내지 제i 게이트 신호(GS1 내지 GSi)를 순차적으로 생성하여 전술한 레벨 시프터부(340)에 공급한다.
도 8 및 도 9a 내지 도 9d를 참조하면, 신호 전달부(334)는 신호 생성부(320)로부터 구동 모드에 따라 공급되는 구동 모드별 게이트 출력 신호(GOE)를 신호 마스킹부(336)에 공급한다. 구체적으로, 신호 전달부(334)는 신호 생성부(320)로부터 딜레이 모드 선택 신호(DSEL)에 대응되는 구동 모드에 따라 공급되는 구동 모드용 게이트 출력 신호(GOE)를 복수의 시프트 출력 신호(SOS1 내지 SOSi) 각각에 대응되는 논리 게이트(LG1 내지 LGi)에 공급한다.
도 8 및 도 9a 내지 도 9d를 참조하면, 제1 구동 모드에서 신호 전달부(334)는 제1 구동 모드용 게이트 출력 신호(GOE_1H)를 제1 내지 제i 논리 게이트(LG1 내지 LGi) 각각에 공급한다. 또한, 제2 구동 모드에서 신호 전달부(334)는 제2 구동 모드용 제1 게이트 출력 신호(GOE_2H1)를 기수번째 논리 게이트(LG1, LG3, 내지 LGi-1)에 공급하고, 제2 구동 모드용 제2 게이트 출력 신호(GOE_2H2)를 우수번째 논리 게이트(LG2, LG4, 내지 LGi)에 공급한다. 또한, 제3 구동 모드에서 신호 전달부(334)는 제3 구동 모드용 제1 게이트 출력 신호(GOE_3H1)를 3N-2번째 논리 게이트(LG1, LG4, 내지 LGi-2)에 공급하고, 제3 구동 모드용 제2 게이트 출력 신호(GOE_3H2)를 3N-1번째 논리 게이트(LG2, LG5, 내지 LGi-1)에 공급하며, 제3 구동 모드용 제3 게이트 출력 신호(GOE_3H3)를 3N번째 논리 게이트(LG3, LG6, 내지 LGi)에 공급한다. 또한, 제4 구동 모드에서 신호 전달부(334)는 제4 구동 모드용 제1 게이트 출력 신호(GOE_4H1)를 4N-3번째 논리 게이트(LG1, LG5, 내지 LGi-3)에 공급하고, 제4 구동 모드용 제2 게이트 출력 신호(GOE_4H2)를 4N-2번째 논리 게이트(LG2, LG6, 내지 LGi-2)에 공급하고, 제4 구동 모드용 제3 게이트 출력 신호(GOE_4H3)를 4N-1번째 논리 게이트(LG3, LG7, 내지 LGi-1)에 공급하며, 제4 구동 모드용 제4 게이트 출력 신호(GOE_4H4)를 4N번째 논리 게이트(LG4, LG8, 내지 LGi)에 공급한다.
본 발명의 일 실시예에 따른 게이트 구동회로(300)는 딜레이 모드 선택 신호(DSEL)에 따른 구동 모드에 대응되는 펄스 폭을 갖는 구동 모드용 게이트 스타트 펄스(GSP)와 구동 모드용 게이트 출력 신호(GOE)를 생성한다. 또한, 게이트 구동회로(300)는 구동 모드용 게이트 스타트 펄스(GSP)와 구동 모드용 게이트 출력 신호(GOE)에 기초하여, 시프트 레지스터부(330), 레벨 시프터부(340) 및 출력부(350)를 통해 비중첩 구동 방식 또는 적어도 1/2 수평기간 동안 중첩되는 중첩 구동 방식의 스캔 신호(SS1 내지 SSi)를 생성하여 액정 표시 패널(400)에 공급한다.
이에 따라, 게이트 구동회로(300)는 비중첩 구동 방식 또는 중첩 구동 방식의 표시 장치에 공용으로 적용할 수 있는 게이트 구동회로(300)를 제공할 수 있다. 특히, 게이트 구동회로(300)가 중첩 구동 방식의 스캔 신호(SS1 내지 SSi)를 생성해 액정 표시 패널(400)에 공급할 경우, 액정 표시 패널(400)의 화소에 형성된 산화물 박막 트랜지스터(TFT)의 오프 시간이 감소되거나 산화물 박막 트랜지스터(TFT)의 온 시간이 증가된다. 이에 따라, 산화물 박막 트랜지스터(TFT)에 인가되는 네거티브 바이어스(negative bias)의 구동 시간이 감소되고, 이를 통해 산화물 박막 트랜지스터(TFT)의 문턱 전압이 네거티브 시프트되는 것을 억제하여 산화물 박막 트랜지스터(TFT)의 신뢰성이 향상된다.
도 10는 본 발명의 일 실시예에 따른 액정 표시 장치의 구성을 개략적으로 나타내는 블록도이다. 설명의 편의상 도 3을 참조하여 후술한다.
도 10을 참조하면, 액정 표시 장치(1000)는 게이트 구동부(30), 액정 표시 패널(400), 데이터 구동회로(500), 타이밍 제어부(600) 및 인쇄 회로 기판(700)을 포함한다.
액정 표시 패널(400)은 복수의 게이트 라인(GL)과 복수의 데이터 라인(DL)이 교차되는 영역인 화소 영역에 배치된 복수의 화소(P)를 갖는 표시부(410), 및 표시부(410)의 주변에 마련된 비표시부(420)을 포함한다. 복수의 화소(P) 각각에는 산화물 박막 트랜지스터(TFT)가 형성된다.
데이터 구동회로(500)는 데이터 구동 집적 회로(570) 및 연성 회로 필름(580)으로 구성된다. 데이터 구동회로(500)는 비표시부(420) 및 인쇄 회로 기판(700)에 중첩되어 배치된다. 데이터 구동회로(500)는 인쇄 회로 기판(700)으로부터 데이터 신호를 수신하여 복수의 데이터 라인(DL)을 통해 복수의 화소(P)로 공급한다.
타이밍 제어부(600)는 인쇄 회로 기판(700)에 배치된다. 타이밍 제어부(600)는 다양한 신호를 게이트 구동부(30) 및 데이터 구동회로(500)에 공급한다. 구체적으로, 타이밍 제어부(600)는 게이트 구동회로 제어 신호(Gate Driver Control signal; GDC)를 생성하여 게이트 구동부(30)의 복수의 게이트 구동회로(300, 301, 302)에 공급하고, 데이터 구동회로 제어 신호(Data Driver Control signal; DDC)를 생성하여 데이터 구동회로(500)에 공급한다.
여기서, 게이트 구동회로 제어 신호(GDC)는 게이트 스타트 펄스(GSP), 게이트 시프트 클럭(GSC) 및 게이트 출력 신호(GOE)를 포함한다. 특히, 타이밍 제어부(600)는 액정 표시 장치(1000)의 구동 모드에 대응하는 기준 게이트 스타트 펄스(RGSP)의 펄스 폭 정보를 갖는 기준 게이트 스타트 펄스(RGSP)를 생성하여, 게이트 구동회로(300)의 모드 선택부(310)에 공급한다. 즉, 타이밍 제어부(600)는 구동 모드가 변경될 때마다 구동 모드에 대응하는 펄스 폭 정보를 갖는 기준 게이트 스타트 펄스(RGSP)를 생성한다.
게이트 구동부(30)는 복수의 게이트 구동회로(301, 302, 303)를 포함한다. 구체적으로, 게이트 구동부(30)는 제1 게이트 구동 집적 회로(371) 및 제1 연성 회로 필름(381)으로 구성된 제1 게이트 구동회로(301), 제2 게이트 구동 집적 회로(372) 및 제2 연성 회로 필름(382)으로 구성된 제2 게이트 구동회로(302), 및 제3 게이트 구동 집적 회로(373) 및 제3 연성 회로 필름(383)으로 구성된 제3 게이트 구동회로(303)를 포함한다.
도 10과 같이, 게이트 구동부(30)가 복수의 게이트 구동회로(301, 302, 303)를 포함하는 경우, 타이밍 제어부(600)는 기준 게이트 스타트 펄스(RGSP)를 제1 게이트 구동회로(301)에만 공급할 수 있다. 이에 따라, 제1 게이트 구동회로(301)는 기준 게이트 스타트 펄스(RGSP)를 수신하고, 제1 게이트 구동회로(301)의 모드 선택부는 기준 게이트 스타트 펄스(RGSP)의 펄스 폭 정보에 기초하여, 모드 선택 신호(SEL)를 생성한다. 나아가, 제1 게이트 구동회로(301)의 모드 선택부에서 생성된 모드 선택 신호(SEL)는 복수의 게이트 구동회로(301, 302, 303) 중 기준 게이트 스타트 펄스(RGSP)를 수신한 게이트 구동회로(301) 이외의 게이트 구동회로(302, 303)로 전송된다.
본 발명의 일 실시예에 따른 게이트 구동부(30)는 복수의 게이트 구동회로(301, 302, 303)를 포함한다. 복수의 게이트 구동회로(301, 302, 303) 각각은 복수의 게이트 라인(GL)에 순차적으로 나누어 게이트 신호를 공급한다. 한편, 게이트 구동부(30)에서 기준 게이트 스타트 펄스(RGSP)를 수신하지 않은 제2 게이트 구동회로(302) 및 제3 게이트 구동회로(303)에도 구동 모드에 대응하는 펄스 폭 정보가 모드 선택 신호(SEL)를 통해 전달될 수 있다.
이에 따라, 제1 게이트 구동회로(301)는 기준 게이트 스타트 펄스(RGSP)를 수신하여 모드 선택 신호(SEL)를 생성하고, 디지털 신호인 모드 선택 신호(SEL)에 의해 신호의 손실을 억제하면서, 구동 모드에 대한 정보를 신속하게 다른 게이트 구동회로로 전달할 수 있다.
이상 첨부된 도면을 참조하여 본 발명의 실시예들을 더욱 상세하게 설명하였으나, 본 발명은 반드시 이러한 실시예로 국한되는 것은 아니고, 본 발명의 기술사상을 벗어나지 않는 범위 내에서 다양하게 변형 실시될 수 있다. 따라서, 본 발명에 개시된 실시예들은 본 발명의 기술 사상을 한정하기 위한 것이 아니라 설명하기 위한 것이고, 이러한 실시예에 의하여 본 발명의 기술 사상의 범위가 한정되는 것은 아니다. 본 발명의 보호 범위는 아래의 청구범위에 의하여 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술 사상은 본 발명의 권리범위에 포함되는 것으로 해석되어야 할 것이다.
30: 게이트 구동부
300: 게이트 구동회로
301: 제1 게이트 구동회로
302: 제2 게이트 구동회로
303: 제3 게이트 구동회로
310: 모드 선택부
311: 제1 카운터부
312: 딜레이부
320: 신호 생성부
322: 게이트 스타트 펄스 생성부
324: 게이트 출력 신호 생성부
324a: 제2 카운터부
324b: 게이트 출력 신호 선택부
330: 시프트 레지스터부
332: 시프트 레지스터
334: 신호 전달부
336: 신호 마스킹부
340: 레벨 시프터부
350: 출력부
400: 액정 표시 패널
410: 표시부
420: 비표시부
500: 데이터 구동회로
600: 타이밍 컨트롤러
700: 인쇄 회로 기판
1000: 액정 표시 장치

Claims (14)

  1. 액정 표시 패널의 화소에 형성된 산화물 박막 트랜지스터를 구동하기 위한 게이트 구동회로로서,
    기준 게이트 스타트 펄스에 기초하여, 상기 기준 게이트 스타트 펄스의 펄스 폭 정보를 갖는 딜레이 모드 선택 신호를 생성하는 모드 선택부;
    상기 딜레이 모드 선택 신호를 수신하여, 상기 기준 게이트 스타트 펄스 및 기준 게이트 출력 신호 각각에 기초하여, 상기 기준 게이트 스타트 펄스의 펄스 폭 정보에 대응하는 펄스 폭을 갖는 구동 모드용 게이트 스타트 펄스 및 구동 모드용 게이트 출력 신호를 생성하는 신호 생성부;
    상기 구동 모드용 게이트 스타트 펄스 및 상기 구동 모드용 게이트 출력 신호를 이용하여, 순차적으로 시프트되는 복수의 게이트 신호를 생성하는 시프트 레지스터부; 및
    게이트 하이 전압 및 게이트 로우 전압을 이용하여, 상기 시프트 레지스터부로부터 순차적으로 공급되는 상기 복수의 게이트 신호 각각의 전압 레벨을 레벨 시프팅시켜 복수의 스캔 신호를 생성하는 레벨 시프터부를 포함하는, 게이트 구동회로.
  2. 제1항에 있어서,
    상기 모드 선택부는,
    상기 기준 게이트 스타트 펄스의 라이징 에지를 기준으로 상기 기준 게이트 스타트 펄스의 폴링 에지까지 상기 게이트 시프트 클럭의 개수를 카운팅하여 상기 모드 선택 신호를 생성하는 제1 카운터부; 및
    상기 모드 선택 신호를 미리 결정된 시간만큼 딜레이시킨 딜레이 모드 선택 신호를 생성하는 딜레이부를 포함하는, 게이트 구동회로.
  3. 제2항에 있어서,
    상기 미리 결정된 시간은 1 수평기간이고,
    상기 딜레이 모드 선택 신호는 하나의 프레임에서 블랭크(blank) 구간에서 생성되는, 게이트 구동회로.
  4. 제1항에 있어서,
    상기 모드 선택부는,
    상기 기준 게이트 스타트 펄스의 펄스 폭 정보에 기초하여, 1 내지 4 수평기간 각각에 대응되는 펄스 폭을 갖는 제1 내지 제4 딜레이 모드 선택 신호 중 어느 하나를 생성하는, 게이트 구동회로.
  5. 제1항에 있어서,
    상기 신호 생성부는,
    상기 딜레이 모드 선택 신호를 수신하여, 상기 구동 모드용 게이트 스타트 펄스로 변환하는, 게이트 스타트 펄스 생성부를 포함하는, 게이트 구동회로.
  6. 제5항에 있어서,
    상기 게이트 스타트 펄스 생성부는,
    상기 딜레이 모드 선택 신호를 상기 기준 게이트 스타트 펄스의 펄스 폭 정보에 대응하는 펄스 폭을 갖는, 제1 내지 제4 구동 모드용 게이트 스타트 펄스 중 어느 하나로 변환하는, 게이트 구동회로.
  7. 제1항에 있어서,
    상기 신호 생성부는,
    상기 게이트 시프트 클럭 및 상기 기준 게이트 출력 신호를 이용하여 구동 모드별로 상이한 펄스 폭과 상이한 개수를 갖는 적어도 하나의 구동 모드별 게이트 출력 신호를 생성하고, 상기 구동 모드별 게이트 출력 신호 중에서 상기 기준 게이트 스타트 펄스의 펄스 폭 정보에 대응되는 적어도 하나의 구동 모드용 게이트 출력 신호를 상기 시프트 레지스터부에 공급하는, 게이트 출력 신호 생성부를 포함하는, 게이트 구동회로.
  8. 제7항에 있어서,
    상기 게이트 출력 신호 생성부는,
    상기 게이트 시프트 클럭에 기초하여, 상기 기준 게이트 출력 신호를 카운팅하여 적어도 하나의 제1 내지 제4 구동 모드용 게이트 출력 신호를 생성하는 제2 카운터부; 및
    상기 제2 카운터부로부터 공급되는 상기 적어도 하나의 제1 내지 제4 구동 모드용 게이트 출력 신호 중에서 상기 딜레이 모드 선택 신호에 대응되는 구동 모드용 게이트 출력 신호를 상기 시프트 레지스터부에 공급하는 게이트 출력 신호 선택부를 포함하는, 게이트 구동회로.
  9. 제8항에 있어서,
    상기 제2 카운터부는,
    1 수평기간에 대응되는 펄스 폭을 갖는 제1 구동 모드용 게이트 출력 신호, 2 수평기간에 대응되는 펄스 폭을 가지면서 상기 게이트 시프트 클럭의 1 클럭 만큼 시프트된 제2 구동 모드용 제1 및 제2 게이트 출력 신호, 3 수평기간에 대응되는 펄스 폭을 가지면서 상기 게이트 시프트 클럭의 1 클럭 만큼 시프트된 제3 구동 모드용 제1 내지 제3 게이트 출력 신호, 및 4 수평기간에 대응되는 펄스 폭을 가지면서 상기 게이트 시프트 클럭의 1 클럭 만큼 시프트된 제4 구동 모드용 제1 내지 제4 게이트 출력 신호를 각각 생성하는, 게이트 구동회로.
  10. 제1항에 있어서,
    순차적으로 생성되는 상기 복수의 스캔 신호 중 인접한 스캔 신호는 일부 기간 동안 서로 중첩되는, 게이트 구동회로.
  11. 제10항에 있어서,
    상기 시프트 레지스터부는,
    상기 게이트 시프트 클럭과 상기 신호 생성부로부터 구동 모드에 따라 공급되는 상기 구동 모드용 게이트 스타트 펄스를 이용하여 순차적으로 시프트되는 복수의 시프트 출력 신호를 생성하는 시프트 레지스터;
    상기 복수의 시프트 출력 신호 각각에 대응되는 상기 구동 모드용 게이트 출력 신호를 이용하여 상기 복수의 시프트 출력 신호 각각의 일부를 마스킹하는 복수의 논리 게이트를 갖는 신호 마스킹부; 및
    상기 신호 생성부로부터 구동 모드에 따라 공급되는 상기 구동 모드용 게이트 출력 신호를 상기 복수의 시프트 출력 신호 각각에 대응되는 논리 게이트에 공급하는 신호 전달부를 포함하는, 게이트 구동회로.
  12. 액정 표시 패널의 화소에 형성된 산화물 박막 트랜지스터를 구동하기 위한 복수의 게이트 구동회로를 포함하고,
    상기 복수의 게이트 구동회로 각각은,
    기준 게이트 스타트 펄스에 기초하여, 상기 기준 게이트 스타트 펄스의 펄스 폭 정보를 갖는 딜레이 모드 선택 신호를 생성하는 모드 선택부;
    상기 딜레이 모드 선택 신호를 수신하여, 상기 기준 게이트 스타트 펄스 및 기준 게이트 출력 신호 각각에 기초하여, 상기 기준 게이트 스타트 펄스의 펄스 폭 정보에 대응하는 펄스 폭을 갖는 구동 모드용 게이트 스타트 펄스 및 구동 모드용 게이트 출력 신호를 생성하는 신호 생성부;
    상기 구동 모드용 게이트 스타트 펄스 및 상기 구동 모드용 게이트 출력 신호를 이용하여, 순차적으로 시프트되는 복수의 게이트 신호를 생성하는 시프트 레지스터부; 및
    게이트 하이 전압 및 게이트 로우 전압을 이용하여, 상기 시프트 레지스터부로부터 순차적으로 공급되는 상기 복수의 게이트 신호 각각의 전압 레벨을 레벨 시프팅시켜 복수의 스캔 신호를 생성하는 레벨 시프터부를 포함하는, 액정 표시 장치.
  13. 제12항에 있어서,
    구동 모드에 대응하는 상기 기준 게이트 스타트 펄스의 펄스 폭 정보를 갖는 상기 기준 게이트 스타트 펄스를 생성하여, 상기 모드 선택부에 공급하는 타이밍 제어부를 더 포함하는, 액정 표시 장치.
  14. 제12항에 있어서,
    상기 모드 선택부는,
    상기 기준 게이트 스타트 펄스의 펄스 폭 정보에 기초하여, 모드 선택 신호를 생성하고,
    상기 모드 선택 신호는 상기 복수의 게이트 구동회로 중 상기 기준 게이트 스타트 펄스를 수신한 게이트 구동회로 이외의 게이트 구동회로로 전송되는, 액정 표시 장치.
KR1020150182071A 2015-12-18 2015-12-18 게이트 구동회로 및 이를 포함하는 표시 장치 KR102497467B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020150182071A KR102497467B1 (ko) 2015-12-18 2015-12-18 게이트 구동회로 및 이를 포함하는 표시 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150182071A KR102497467B1 (ko) 2015-12-18 2015-12-18 게이트 구동회로 및 이를 포함하는 표시 장치

Publications (2)

Publication Number Publication Date
KR20170073315A true KR20170073315A (ko) 2017-06-28
KR102497467B1 KR102497467B1 (ko) 2023-02-07

Family

ID=59280705

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150182071A KR102497467B1 (ko) 2015-12-18 2015-12-18 게이트 구동회로 및 이를 포함하는 표시 장치

Country Status (1)

Country Link
KR (1) KR102497467B1 (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190031938A (ko) * 2017-09-19 2019-03-27 엘지디스플레이 주식회사 전원 공급부를 갖는 디스플레이 장치
WO2020022609A1 (ko) * 2018-07-25 2020-01-30 삼성전자주식회사 디스플레이 장치 및 그 영상 표시 방법
WO2022215774A1 (ko) * 2021-04-08 2022-10-13 엘지전자 주식회사 디스플레이 장치 및 이를 구비하는 영상표시장치

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20130023488A (ko) * 2011-08-29 2013-03-08 엘지디스플레이 주식회사 스캔구동부와 이를 이용한 유기전계발광표시장치
KR101244575B1 (ko) * 2005-12-30 2013-03-25 엘지디스플레이 주식회사 액정표시장치
KR20140086702A (ko) * 2012-12-28 2014-07-08 엘지디스플레이 주식회사 액정표시장치와 그 구동 방법
KR20150100516A (ko) * 2014-02-25 2015-09-02 엘지디스플레이 주식회사 디스플레이 백플레인 및 이의 제조 방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101244575B1 (ko) * 2005-12-30 2013-03-25 엘지디스플레이 주식회사 액정표시장치
KR20130023488A (ko) * 2011-08-29 2013-03-08 엘지디스플레이 주식회사 스캔구동부와 이를 이용한 유기전계발광표시장치
KR20140086702A (ko) * 2012-12-28 2014-07-08 엘지디스플레이 주식회사 액정표시장치와 그 구동 방법
KR20150100516A (ko) * 2014-02-25 2015-09-02 엘지디스플레이 주식회사 디스플레이 백플레인 및 이의 제조 방법

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190031938A (ko) * 2017-09-19 2019-03-27 엘지디스플레이 주식회사 전원 공급부를 갖는 디스플레이 장치
WO2020022609A1 (ko) * 2018-07-25 2020-01-30 삼성전자주식회사 디스플레이 장치 및 그 영상 표시 방법
KR20200011777A (ko) * 2018-07-25 2020-02-04 삼성전자주식회사 디스플레이 장치 및 그 영상 표시 방법
US11341928B2 (en) 2018-07-25 2022-05-24 Samsung Electronics Co., Ltd. Display device that provides over driven data signals to data lines and image displaying method therefor
WO2022215774A1 (ko) * 2021-04-08 2022-10-13 엘지전자 주식회사 디스플레이 장치 및 이를 구비하는 영상표시장치

Also Published As

Publication number Publication date
KR102497467B1 (ko) 2023-02-07

Similar Documents

Publication Publication Date Title
US10643563B2 (en) Display device
KR102487109B1 (ko) 게이트 구동회로 및 이를 포함하는 표시 장치
US11024245B2 (en) Gate driver and display device using the same
TWI426482B (zh) 顯示裝置及控制該裝置之閘脈衝調變之方法
KR102596043B1 (ko) 액티브 매트릭스 표시장치
EP2993663B1 (en) Liquid crystal display device
US11244644B2 (en) Shift register and display device using the same
US10235955B2 (en) Stage circuit and scan driver using the same
KR20170079997A (ko) 게이트 드라이버 및 이를 포함하는 디스플레이 장치
KR102626066B1 (ko) 반전 신호를 이용한 표시장치와 그 구동 방법
KR20170060953A (ko) 게이트 구동회로와 이를 이용한 표시장치
KR102396195B1 (ko) 게이트 구동회로와 이를 이용한 표시장치
KR102497467B1 (ko) 게이트 구동회로 및 이를 포함하는 표시 장치
CN107204168B (zh) 用于显示面板的驱动方法
KR20170124425A (ko) 게이트 구동회로와 이를 이용한 표시장치
KR20180067948A (ko) 시프트 레지스터 및 이를 포함하는 게이트 구동회로
KR102540315B1 (ko) 액정 표시 장치
US11837173B2 (en) Gate driving circuit having a node controller and display device thereof
US20230206851A1 (en) Gate driving circuit and display device comprising the same
KR100962502B1 (ko) 액정표시장치의 구동장치
JP2007033582A (ja) 表示装置
KR102634178B1 (ko) 게이트 구동회로와 이를 이용한 표시장치
KR102420492B1 (ko) 시리얼 인터페이스를 이용한 레벨 쉬프터부를 갖는 디스플레이 장치
KR20200011298A (ko) 디스플레이 패널, 디스플레이 장치
KR102168015B1 (ko) 디스플레이 장치의 게이트 구동 장치 및 이를 포함하는 액정 표시 장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant