WO2022215774A1 - 디스플레이 장치 및 이를 구비하는 영상표시장치 - Google Patents

디스플레이 장치 및 이를 구비하는 영상표시장치 Download PDF

Info

Publication number
WO2022215774A1
WO2022215774A1 PCT/KR2021/004393 KR2021004393W WO2022215774A1 WO 2022215774 A1 WO2022215774 A1 WO 2022215774A1 KR 2021004393 W KR2021004393 W KR 2021004393W WO 2022215774 A1 WO2022215774 A1 WO 2022215774A1
Authority
WO
WIPO (PCT)
Prior art keywords
data
driving
input
image data
bits
Prior art date
Application number
PCT/KR2021/004393
Other languages
English (en)
French (fr)
Inventor
양성오
배종혁
김양현
정우식
김용현
박찬식
배명덕
Original Assignee
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사 filed Critical 엘지전자 주식회사
Priority to EP21936119.3A priority Critical patent/EP4322151A1/en
Priority to PCT/KR2021/004393 priority patent/WO2022215774A1/ko
Publication of WO2022215774A1 publication Critical patent/WO2022215774A1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2085—Special arrangements for addressing the individual elements of the matrix, other than by driving respective rows and columns in combination
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3266—Details of drivers for scan electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/02—Composition of display devices
    • G09G2300/026—Video wall, i.e. juxtaposition of a plurality of screens to create a display screen of bigger dimensions
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0804—Sub-multiplexed active matrix panel, i.e. wherein one active driving circuit is used at pixel level for multiple image producing elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0202—Addressing of scan or signal lines
    • G09G2310/0221—Addressing of scan or signal lines with use of split matrices
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0275—Details of drivers for data electrodes, other than drivers for liquid crystal, plasma or OLED displays, not related to handling digital grey scale data or to communication of data to the pixels by means of a current
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0286—Details of a shift registers arranged for use in a driving circuit

Definitions

  • the present invention relates to a display apparatus and an image display apparatus having the same, and more particularly, to a display apparatus capable of shortening a transmission period of data transmitted to a plurality of driving apparatuses, and an image display apparatus having the same.
  • a display device is a device that displays an image.
  • the display device includes a liquid crystal display panel, an organic light emitting panel, and the like, and displays an image by using a signal applied to the panel.
  • each driving device transmits command data or image data to an adjacent driving device.
  • An object of the present invention is to provide a display device capable of shortening a transmission period of data transmitted to a plurality of driving devices, and an image display device having the same.
  • Another object of the present invention is to provide a display device capable of shortening a transmission period of common command data transmitted to a plurality of driving devices, and an image display device having the same.
  • Another object of the present invention is to provide a display device capable of shortening a transmission period of image data transmitted to a plurality of driving devices, and an image display device having the same.
  • Another object of the present invention is to provide a display device capable of rapidly transmitting image data of varying bits without adding dummy data when the number of bits of image data is varied, and an image display device having the same.
  • Another object of the present invention is to provide a display device capable of reducing a wiring length for a clock signal and a level-down of a clock signal in the display device, and an image display device having the same.
  • Another object of the present invention is to provide a display device capable of reducing a wiring length for a control signal in a display device and reducing a level down of a control signal, and an image display device having the same.
  • a display device and an image display device having the same according to an embodiment of the present invention for achieving the above object include a plurality of light emitting diodes and a plurality of driving devices for outputting driving signals for driving the plurality of light emitting diodes and each of the plurality of driving devices bypasses the input common command data and outputs the inputted common command data to an adjacent driving device.
  • each of the plurality of driving devices includes a data input terminal, a control input terminal, a clock input terminal, a data output terminal, a control output terminal, and a clock output terminal, and bypasses the common command data input through the data input terminal. , may be output to an adjacent driving device through the data output terminal.
  • each of the plurality of driving devices includes a first shift register for storing command data among data input through the data input terminal and a second shift register for storing image data among data input through the data input terminal.
  • each of the plurality of driving devices outputs the common command data to the outside through the first path without passing through the first shift register and through the second path.
  • the common command data may be stored in the first shift register.
  • each of the plurality of driving devices stores individual command data in the first shift register when individual command data is input through the data input terminal, when the individual command data corresponds to identification information, and stores the individual command data in the first shift register. When it does not correspond to the identification information, the individual command data can be bypassed and output to an adjacent driving device.
  • the common command data may include scan setting data for scan setting in a plurality of driving devices.
  • the length of the control data input through the control input terminal is fixed, and the length of the image data input through the data input terminal may be variable.
  • each of the plurality of driving devices bypasses the common command data input to the data input terminal without passing through the first shift register and outputs it to an adjacent driving device
  • data input to the data input terminal may be output to an adjacent driving device via the second shift register.
  • each of the plurality of driving devices may output a driving signal for driving the light emitting diode based on the image data stored in the second shift register.
  • each of the plurality of driving devices outputs the first image data of the first number of bits to the adjacent driving device, and the input second image
  • the second image data of the second number of bits may be output to an adjacent driving device.
  • each of the plurality of driving devices includes a shift register for storing image data among input data, and when the number of bits of image data is smaller than the number of shift registers, without adding dummy bits to the image data. , image data corresponding to the bit may be output to an adjacent driving device.
  • each of the plurality of driving devices stores image data in an internal shift register when the number of bits of input image data is changed, and passes image data having the changed bits through the shift register to adjacent ones. It can be output to the drive device.
  • each of the plurality of driving devices further includes a scan switching element for driving a plurality of light emitting diodes that are switched based on a scan signal, and a data switching element that switches based on a data signal, and is inputted through a clock input terminal.
  • the scan switching device may be driven based on the clock signal, and the data switching device may be driven based on image data input through the data input terminal.
  • each of the plurality of driving devices may output a driving signal flowing through the data switching element to the outside to drive the light emitting diode.
  • the plurality of light emitting diodes may be disposed on the first surface of the circuit board, and the plurality of driving devices may be disposed on the second surface of the circuit board.
  • the display apparatus and the image display apparatus having the same may further include a host apparatus for outputting common command data to a plurality of driving apparatuses.
  • a display device and an image display device having the same include a plurality of light emitting diodes and a plurality of driving devices for outputting driving signals for driving the plurality of light emitting diodes,
  • Each of the driving devices outputs the first image data of the first number of bits to the adjacent driving device when the input first image data includes the first number of bits, and the input second image data is the first image data.
  • the second image data of the second number of bits is output to an adjacent driving device.
  • each of the plurality of driving devices includes a shift register for storing image data among input data, and when the number of bits of image data is smaller than the number of shift registers, without adding dummy bits to the image data. , image data corresponding to the bit may be output to an adjacent driving device.
  • each of the plurality of driving devices stores image data in an internal shift register when the number of bits of input image data is changed, and passes image data having the changed bits through the shift register to adjacent ones. It can be output to the drive device.
  • each of the plurality of driving devices includes a data input terminal, a control input terminal, a clock input terminal, a data output terminal, a control output terminal, and a clock output terminal, and the first image data inputted through the data input terminal is
  • the first image data of the first number of bits is output to an adjacent driving device through the data output terminal
  • the second image data input through the data input terminal is greater than the first number.
  • the second image data of the second number of bits may be output to an adjacent driving device through the data output terminal.
  • a display device and an image display device having the same include a plurality of light emitting diodes and a plurality of driving devices for outputting driving signals for driving the plurality of light emitting diodes, the plurality of driving devices Each bypasses input common command data and outputs it to an adjacent drive device. Accordingly, it is possible to shorten the transmission period of data to be transmitted to the plurality of driving devices. In particular, it is possible to shorten the transmission period of the common command data transmitted to the plurality of driving devices.
  • each of the plurality of driving devices includes a data input terminal, a control input terminal, a clock input terminal, a data output terminal, a control output terminal, and a clock output terminal, and bypasses the common command data input through the data input terminal. , may be output to an adjacent driving device through the data output terminal. Accordingly, it is possible to reduce the wiring length for the clock signal in the display device and reduce the level down of the clock signal. In addition, it is possible to reduce the wiring length for the control signal in the display device and reduce the level down of the control signal.
  • each of the plurality of driving devices includes a first shift register for storing command data among data input through the data input terminal and a second shift register for storing image data among data input through the data input terminal. can be provided Accordingly, it is possible to separate paths of command data and image data.
  • each of the plurality of driving devices when common command data is input through the data input terminal, each of the plurality of driving devices outputs the common command data to the outside through the first path without passing through the first shift register and through the second path.
  • the common command data may be stored in the first shift register. Accordingly, it is possible to shorten the transmission period of the common command data transmitted to the plurality of driving devices.
  • each of the plurality of driving devices stores individual command data in the first shift register when individual command data is input through the data input terminal, when the individual command data corresponds to identification information, and stores the individual command data in the first shift register.
  • the individual command data can be bypassed and output to an adjacent driving device. Accordingly, it is possible to shorten the transmission period of the common command data transmitted to the plurality of driving devices.
  • the common command data may include scan setting data for scan setting in a plurality of driving devices. Accordingly, it is possible to quickly perform the same scan setting for a plurality of driving devices.
  • the length of the control data input through the control input terminal is fixed, and the length of the image data input through the data input terminal may be variable. Accordingly, it is possible to shorten the transmission period of the image data transmitted to the plurality of driving devices.
  • each of the plurality of driving devices bypasses the common command data input to the data input terminal without passing through the first shift register and outputs it to an adjacent driving device
  • the second signal is input to the control input terminal
  • data input to the data input terminal may be output to an adjacent driving device via the second shift register. Accordingly, it is possible to shorten the transmission period of the common command data transmitted to the plurality of driving devices.
  • each of the plurality of driving devices may output a driving signal for driving the light emitting diode based on the image data stored in the second shift register. Accordingly, it is possible to display an image based on the image data.
  • each of the plurality of driving devices outputs the first image data of the first number of bits to the adjacent driving device, and the input second image
  • the second image data of the second number of bits may be output to an adjacent driving device. Accordingly, it is possible to shorten the transmission period of the image data transmitted to the plurality of driving devices.
  • each of the plurality of driving devices includes a shift register for storing image data among input data, and when the number of bits of image data is smaller than the number of shift registers, without adding dummy bits to the image data. , image data corresponding to the bit may be output to an adjacent driving device. Accordingly, when the number of bits of the image data is changed, it is possible to quickly transmit the image data of the variable bits without adding dummy data.
  • each of the plurality of driving devices stores image data in an internal shift register when the number of bits of input image data is changed, and passes image data having the changed bits through the shift register to adjacent ones. It can be output to the drive device. Accordingly, when the number of bits of the image data is changed, it is possible to quickly transmit the image data of the variable bits without adding dummy data.
  • each of the plurality of driving devices further includes a scan switching element for driving a plurality of light emitting diodes that are switched based on a scan signal, and a data switching element that switches based on a data signal, and is inputted through a clock input terminal.
  • the scan switching device may be driven based on the clock signal, and the data switching device may be driven based on image data input through the data input terminal. Accordingly, it is possible to display an image based on the image data.
  • each of the plurality of driving devices may output a driving signal flowing through the data switching element to the outside to drive the light emitting diode. Accordingly, it is possible to display an image based on the image data.
  • the plurality of light emitting diodes may be disposed on the first surface of the circuit board, and the plurality of driving devices may be disposed on the second surface of the circuit board. Accordingly, heat generated by the light emitting diode and heat generated by the plurality of driving devices can be separated.
  • the display apparatus and the image display apparatus having the same may further include a host apparatus for outputting common command data to a plurality of driving apparatuses. Accordingly, common command data, image data, and the like can be transmitted to each driving device.
  • a display device and an image display device having the same include a plurality of light emitting diodes and a plurality of driving devices for outputting driving signals for driving the plurality of light emitting diodes,
  • Each of the driving devices outputs the first image data of the first number of bits to the adjacent driving device when the input first image data includes the first number of bits, and the input second image data is the first image data.
  • the second image data of the second number of bits is output to an adjacent driving device. Accordingly, it is possible to shorten the transmission period of the image data transmitted to the plurality of driving devices.
  • the number of bits of image data is changed, it is possible to quickly transmit image data of variable bits without adding dummy data.
  • each of the plurality of driving devices includes a shift register for storing image data among input data, and when the number of bits of image data is smaller than the number of shift registers, without adding dummy bits to the image data. , image data corresponding to the bit may be output to an adjacent driving device. Accordingly, when the number of bits of the image data is changed, it is possible to quickly transmit the image data of the variable bits without adding dummy data.
  • each of the plurality of driving devices stores image data in an internal shift register when the number of bits of input image data is changed, and passes image data having the changed bits through the shift register to adjacent ones. It can be output to the drive device. Accordingly, when the number of bits of the image data is changed, it is possible to quickly transmit the image data of the variable bits without adding dummy data.
  • each of the plurality of driving devices includes a data input terminal, a control input terminal, a clock input terminal, a data output terminal, a control output terminal, and a clock output terminal, and the first image data inputted through the data input terminal is
  • the first image data of the first number of bits is output to an adjacent driving device through the data output terminal
  • the second image data input through the data input terminal is greater than the first number.
  • the second image data of the second number of bits may be output to an adjacent driving device through the data output terminal. Accordingly, when the number of bits of the image data is changed, it is possible to quickly transmit the image data of the variable bits without adding dummy data.
  • FIG. 1 is a diagram illustrating an image display device according to an embodiment of the present invention.
  • FIG. 2 is an example of an internal block diagram of the image display device of FIG. 1 .
  • FIG. 3 is an example of an internal block diagram of the signal processing apparatus of FIG. 2 .
  • 4A is a diagram illustrating an example of an arrangement of a plurality of light emitting diodes provided in the display device of FIG. 1 .
  • FIG. 4B is a diagram illustrating an example of an arrangement of a plurality of driving devices included in the display device of FIG. 4A .
  • FIG. 5 is a diagram illustrating a cross-section of the display device of FIG. 4A .
  • FIG. 7 is a diagram illustrating a diode driving circuit of the light emitting diode of FIG. 4A.
  • FIG. 8 is a diagram illustrating an example of a driving circuit in the display device of FIG. 4A .
  • 9A is a diagram illustrating an example of a driving circuit in a display device related to the present invention.
  • FIG. 9B to 10C are diagrams referred to in the description of FIG. 9A.
  • 11A is a diagram illustrating an example of a driving circuit in a display device according to an embodiment of the present invention.
  • 11B to 13B are diagrams referred to in the description of FIG. 11A.
  • module and “part” for the components used in the following description are given simply in consideration of the ease of writing the present specification, and do not impart a particularly important meaning or role by themselves. Accordingly, the terms “module” and “unit” may be used interchangeably.
  • FIG. 1 is a diagram illustrating an image display device according to an embodiment of the present invention.
  • the image display device 100 may include a display device 180 .
  • the display resolution of the display device 180 tends to increase to 2K, 4K, 8K, 16K, and the like, and accordingly, the power consumption of the power supplied to the display device 180 increases.
  • the display device 180 may include an inorganic light emitting panel (LED panel).
  • LED panel inorganic light emitting panel
  • the display device 180 may include a plurality of light emitting diodes (LEDs) and a plurality of driving devices for driving the plurality of light emitting diodes (LEDs).
  • LEDs light emitting diodes
  • LEDs driving devices for driving the plurality of light emitting diodes
  • a plurality of driving devices are used to drive the plurality of light emitting diodes, and data communication for data transmission is performed between the plurality of driving devices.
  • the display device 180 in the image display device 100 includes a plurality of light emitting diodes (LED1 to LEDk) and a plurality of light emitting diodes (LED1 to LEDk).
  • a plurality of driving devices DR1 to DRn outputting a driving signal for driving, wherein each of the plurality of driving devices DR1 to DRn bypasses the input common command data CCD to adjacent driving devices output as Accordingly, it is possible to shorten the transmission period of data transmitted to the plurality of driving devices DR1 to DRn. In particular, it is possible to shorten the transmission period of the common command data CCD transmitted to the plurality of driving devices DR1 to DRn.
  • the display device 180 in the image display device 100 includes a plurality of light emitting diodes (LED1 to LEDk) and a driving signal for driving the plurality of light emitting diodes (LED1 to LEDk).
  • a plurality of driving devices DR1 to DRn for outputting , outputting the first image data IMD of the first number to an adjacent driving device, and when the input second image data IMD includes a second number of bits greater than the first number, the second The second image data IMD of the number of bits is output to an adjacent driving device. Accordingly, it is possible to shorten the transmission period of the image data IMD transmitted to the plurality of driving devices DR1 to DRn. In particular, when the number of bits of the image data IMD is changed, it is possible to quickly transmit the image data IMD of the variable bits without adding dummy data.
  • the image display device 100 of FIG. 1 may be a signage, a TV, a monitor, a vehicle display device, a tablet PC, and the like.
  • FIG. 2 is an example of an internal block diagram of the image display device of FIG. 1 .
  • the image display device 100 includes an image receiving unit 105 , an external device interface unit 130 , a memory 140 , an illuminance sensor 145 , and a user input interface. It may include a unit 150 , a signal processing device 170 , a display device 180 , and an audio output unit 185 .
  • the image receiving unit 105 may include a tuner unit 110 , a demodulator unit 120 , a network interface unit 130 , and an external device interface unit 130 .
  • the image receiving unit 105 may include only the tuner unit 110 , the demodulator unit 120 , and the external device interface unit 130 , unlike the drawing. That is, the network interface unit 130 may not be included.
  • the tuner unit 110 selects an RF broadcast signal corresponding to a channel selected by a user or all channels previously stored among RF (Radio Frequency) broadcast signals received through an antenna (not shown).
  • the selected RF broadcast signal is converted into an intermediate frequency signal or a baseband video or audio signal.
  • the tuner unit 110 may include a plurality of tuners in order to receive broadcast signals of a plurality of channels.
  • a single tuner that simultaneously receives broadcast signals of a plurality of channels is also possible.
  • the demodulator 120 receives the digital IF signal DIF converted by the tuner 110 and performs a demodulation operation.
  • the demodulator 120 may output a stream signal TS after demodulation and channel decoding are performed.
  • the stream signal may be a signal obtained by multiplexing an image signal, an audio signal, or a data signal.
  • the stream signal output from the demodulator 120 may be input to the signal processing device 170 .
  • the signal processing apparatus 170 outputs an image to the display apparatus 180 after performing demultiplexing, image/audio signal processing, and the like, and outputs an audio to the audio output unit 185 .
  • the external device interface unit 130 may transmit or receive data to or from a connected external device (not shown), for example, the set-top box 50 .
  • the external device interface unit 130 may include an A/V input/output unit (not shown).
  • External device interface unit 130 DVD (Digital Versatile Disk), Blu-ray (Blu-ray), game device, camera, camcorder, computer (laptop), set-top box, external devices such as storage devices such as USB / It can be connected wirelessly, and can also perform input/output operations with an external device.
  • DVD Digital Versatile Disk
  • Blu-ray Blu-ray
  • game device camera
  • camcorder computer
  • set-top box external devices
  • external devices such as storage devices such as USB / It can be connected wirelessly, and can also perform input/output operations with an external device.
  • the A/V input/output unit may receive video and audio signals from an external device. Meanwhile, the wireless communication unit (not shown) may perform short-range wireless communication with other electronic devices.
  • the external device interface unit 130 may exchange data with the adjacent mobile terminal 600 .
  • the external device interface unit 130 may receive device information, executed application information, an application image, and the like, from the mobile terminal 600 in the mirroring mode.
  • the network interface unit 135 provides an interface for connecting the image display device 100 to a wired/wireless network including an Internet network.
  • the network interface unit 135 may receive content or data provided by the Internet, a content provider, or a network operator through a network.
  • the network interface unit 135 may include a wireless communication unit (not shown).
  • the memory 140 may store a program for each signal processing and control in the signal processing apparatus 170 , or may store a signal-processed image, audio, or data signal.
  • the memory 140 may perform a function for temporarily storing an image, audio, or data signal input to the external device interface unit 130 . Also, the memory 140 may store information about a predetermined broadcast channel through a channel storage function such as a channel map.
  • the memory 140 of FIG. 2 may be included in the signal processing device 170 .
  • the illuminance sensor 145 may sense illuminance around the image display device 100 .
  • the sensed illuminance value may be transmitted to the signal processing device 170 .
  • the user input interface unit 150 transmits a signal input by the user to the signal processing apparatus 170 or transmits a signal from the signal processing apparatus 170 to the user.
  • transmit/receive user input signals such as power on/off, channel selection, and screen setting from the remote control device 200, or local keys such as power key, channel key, volume key, and setting value (not shown) transmits a user input signal input to the signal processing apparatus 170, or transfers a user input signal input from a sensor unit (not shown) for sensing a user's gesture to the signal processing apparatus 170, or 170) may be transmitted to the sensor unit (not shown).
  • the signal processing apparatus 170 demultiplexes an input stream through the tuner unit 110 or the demodulator 120 , the network interface unit 135 or the external device interface unit 130 , or generates demultiplexed signals. By processing, it is possible to generate and output a signal for video or audio output.
  • the signal processing apparatus 170 receives a broadcast signal or an HDMI signal received by the image receiving unit 105 , and performs signal processing based on the received broadcast signal or HDMI signal, and thus the signal-processed image signal can be printed out.
  • An image signal processed by the signal processing apparatus 170 may be input to the display apparatus 180 and displayed as an image corresponding to the image signal. Also, the image signal processed by the signal processing device 170 may be input to an external output device through the external device interface unit 130 .
  • the audio signal processed by the signal processing device 170 may be outputted to the audio output unit 185 . Also, the audio signal processed by the signal processing device 170 may be input to an external output device through the external device interface unit 130 .
  • the signal processing apparatus 170 may include a demultiplexer, an image processor, and the like. That is, the signal processing apparatus 170 may perform various signal processing, and thus may be implemented in the form of a system on chip (SOC). This will be described later with reference to FIG. 3 .
  • SOC system on chip
  • the signal processing apparatus 170 may control overall operations in the image display apparatus 100 .
  • the signal processing apparatus 170 may control the tuner unit 110 to select (tuning) a channel selected by a user or an RF broadcast corresponding to a pre-stored channel.
  • the signal processing apparatus 170 may control the image display apparatus 100 according to a user command input through the user input interface unit 150 or an internal program.
  • the signal processing apparatus 170 may control the display apparatus 180 to display an image.
  • the image displayed on the display device 180 may be a still image or a moving image, and may be a 2D image or a 3D image.
  • the signal processing apparatus 170 may display a predetermined object in an image displayed on the display apparatus 180 .
  • the object may be at least one of an accessed web screen (newspaper, magazine, etc.), an electronic program guide (EPG), various menus, widgets, icons, still images, moving pictures, and text.
  • EPG electronic program guide
  • the signal processing apparatus 170 may recognize the location of the user based on the image captured by the photographing unit (not shown). For example, the distance (z-axis coordinate) between the user and the image display apparatus 100 may be determined. In addition, an x-axis coordinate and a y-axis coordinate in the display device 180 corresponding to the user's location may be identified.
  • the signal processing device 170 based on the illuminance value sensed by the illuminance sensor 145, the level of the scan signal applied to the scan switching element for driving the plurality of light emitting diodes or driving the plurality of light emitting diodes It is possible to control the level of the data signal applied to the data switching device for the variable.
  • the signal processing apparatus 170 may control the level of the scan signal applied to the scan switching element or the level of the data signal applied to the data switching element to decrease as the ambient illuminance increases.
  • the display device 180 converts the image signal, data, OSD signal, control signal, or image signal, data, control signal, etc. received from the external device interface unit 130 processed by the signal processing device 170 to drive signal. create
  • the display device 180 may be configured as a touch screen and used as an input device in addition to an output device.
  • the audio output unit 185 receives the audio-processed signal from the signal processing device 170 and outputs it as audio.
  • the photographing unit (not shown) photographs the user.
  • the photographing unit (not shown) may be implemented with one camera, but is not limited thereto, and may be implemented with a plurality of cameras. Image information captured by the photographing unit (not shown) may be input to the signal processing apparatus 170 .
  • the signal processing apparatus 170 may detect a user's gesture based on each or a combination of an image captured by a photographing unit (not shown) or a signal sensed from a sensor unit (not shown).
  • the power supply unit 190 supplies the corresponding power throughout the image display device 100 .
  • the power supply 190 includes a signal processing device 170 that may be implemented in the form of a system on chip (SOC), a display device 180 for displaying an image, and audio for outputting an audio. Power may be supplied to the output unit 185 and the like.
  • SOC system on chip
  • the power supply unit 190 may include a converter that converts an AC voltage into a DC voltage, and a dc/dc converter that converts the level of the DC voltage.
  • the remote control device 200 transmits a user input to the user input interface unit 150 .
  • the remote control device 200 may use Bluetooth (Bluetooth), radio frequency (RF) communication, infrared (IR) communication, Ultra Wideband (UWB), ZigBee, or the like.
  • the remote control device 200 may receive an image, audio, or data signal output from the user input interface unit 150 , and display it or output the audio signal from the remote control device 200 .
  • the above-described image display apparatus 100 may be a digital broadcasting receiver capable of receiving fixed or mobile digital broadcasting.
  • the block diagram of the image display device 100 shown in FIG. 2 is a block diagram for an embodiment of the present invention.
  • Each component of the block diagram may be integrated, added, or omitted according to the specifications of the image display device 100 that are actually implemented. That is, two or more components may be combined into one component, or one component may be subdivided into two or more components as needed.
  • the function performed in each block is for explaining the embodiment of the present invention, and the specific operation or device does not limit the scope of the present invention.
  • FIG. 3 is an example of an internal block diagram of the signal processing apparatus of FIG. 2 .
  • the signal processing apparatus 170 may include a demultiplexer 310 , an image processing unit 320 , a processor 330 , and an audio processing unit 370 . have. In addition, it may further include a data processing unit (not shown).
  • the demultiplexer 310 demultiplexes an input stream. For example, when MPEG-2 TS is input, it can be demultiplexed and separated into video, audio, and data signals, respectively.
  • the stream signal input to the demultiplexer 310 may be a stream signal output from the tuner unit 110 , the demodulator 120 , or the external device interface unit 130 .
  • the image processing unit 320 may perform signal processing on an input image.
  • the image processing unit 320 may perform image processing of the image signal demultiplexed by the demultiplexer 310 .
  • the image processing unit 320 includes an image decoder 325 , a scaler 335 , an image quality processing unit 635 , an image encoder (not shown), an OSD processing unit 340 , a frame rate converter 350 , and a formatter. (360) and the like.
  • the image decoder 325 decodes the demultiplexed image signal, and the scaler 335 performs scaling to output the resolution of the decoded image signal on the display device 180 .
  • the video decoder 325 may include decoders of various standards. For example, it may include an MPEG-2, H,264 decoder, a 3D image decoder for a color image and a depth image, a decoder for a multi-view image, and the like.
  • the scaler 335 may scale an input image signal that has been decoded by the image decoder 325 or the like.
  • the scaler 335 may upscale when the size or resolution of the input image signal is small, and downscale when the size or resolution of the input image signal is large.
  • the image quality processing unit 635 may perform image quality processing on an input image signal that has been decoded by the image decoder 325 or the like.
  • the image quality processing unit 635 performs noise removal processing on the input image signal, expands the resolution of the grayscale of the input image signal, improves image resolution, or performs high dynamic range (HDR)-based signal processing.
  • the frame rate can be varied, and panel characteristics, in particular, image quality processing corresponding to the organic light emitting panel can be performed.
  • the OSD processing unit 340 generates an OSD signal according to a user input or by itself. For example, a signal for displaying various types of information as graphics or text on the screen of the display device 180 may be generated based on a user input signal.
  • the generated OSD signal may include various data such as a user interface screen of the image display device 100 , various menu screens, widgets, and icons. Also, the generated OSD signal may include a 2D object or a 3D object.
  • the OSD processing unit 340 may generate a pointer that can be displayed on the display based on the pointing signal input from the remote control device 200 .
  • a pointer may be generated by a pointing signal processing apparatus, and the OSD processing unit 240 may include such a pointing signal processing apparatus (not shown).
  • a pointing signal processing device (not shown) may be provided separately instead of being provided in the OSD processing unit 240 .
  • a frame rate converter (FRC) 350 may convert a frame rate of an input image. On the other hand, the frame rate converter 350 may output as it is without a separate frame rate conversion.
  • the formatter 360 may change the format of the input image signal into an image signal for display on a display and output the changed format.
  • the formatter 360 may change the format of the image signal to correspond to the display panel.
  • the processor 330 may control overall operations in the image display apparatus 100 or in the signal processing apparatus 170 .
  • the processor 330 may control the tuner 110 to select a channel selected by the user or an RF broadcast corresponding to a pre-stored channel.
  • the processor 330 may control the image display apparatus 100 according to a user command input through the user input interface unit 150 or an internal program.
  • the processor 330 may perform data transmission control with the network interface unit 135 or the external device interface unit 130 .
  • the processor 330 may control operations of the demultiplexer 310 and the image processor 320 in the signal processing apparatus 170 .
  • the audio processing unit 370 in the signal processing apparatus 170 may perform audio processing on the demultiplexed audio signal.
  • the audio processing unit 370 may include various decoders.
  • the audio processing unit 370 in the signal processing apparatus 170 may process a base, a treble, and a volume control.
  • a data processing unit (not shown) in the signal processing apparatus 170 may perform data processing of the demultiplexed data signal.
  • the demultiplexed data signal is an encoded data signal, it may be decoded.
  • the encoded data signal may be electronic program guide information including broadcast information such as start time and end time of a broadcast program aired on each channel.
  • FIG. 3 a block diagram of the signal processing apparatus 170 shown in FIG. 3 is a block diagram for an embodiment of the present invention. Each component in the block diagram may be integrated, added, or omitted according to the specifications of the signal processing apparatus 170 that is actually implemented.
  • the frame rate converter 350 and the formatter 360 may be separately provided in addition to the image processor 320 .
  • 4A is a diagram illustrating an example of an arrangement of a plurality of light emitting diodes provided in the display device of FIG. 1 .
  • the display device 180 may include a circuit board BOD including a plurality of light emitting diodes LED1 to LEDk.
  • the plurality of light emitting diodes LED1 to LEDk may be micro LEDs.
  • the plurality of light emitting diodes LED1 to LEDk may be disposed on the first surface SA of the circuit board BOD.
  • FIG. 4B is a diagram illustrating an example of an arrangement of a plurality of driving devices included in the display device of FIG. 4A .
  • the display device 180 may include a circuit board BOD including a plurality of driving devices DR1 to DRn.
  • Each of the driving devices DR1 to DRn may output a driving signal for driving a portion of the plurality of light emitting diodes LED1 to LEDk disposed on the first surface SA of the circuit board BOD.
  • a plurality of driving devices DR1 to DRn may be disposed on the second surface SB of the circuit board BOD, which is the rear surface of the first surface SA of the circuit board BOD.
  • the plurality of light emitting diodes LED1 to LEDk are arranged on the first surface SA of the circuit board BOD, and the plurality of driving devices DR1 to DRn are arranged on the second surface of the circuit board BOD.
  • heat generated by the light emitting diode and heat generated by the plurality of driving devices DR1 to DRn can be separated.
  • FIG. 5 is a diagram illustrating a cross-section of the display device of FIG. 4A .
  • a lower wiring 212 is disposed on a substrate 211 in a circuit board BOD in a display device 180 , and a plating layer 214 and an adhesive layer are disposed on the lower wiring 212 .
  • layer) 213 may be disposed.
  • a bonding layer 213 may be disposed between the plating layers 214 .
  • a first electrode 202 may be disposed on the plating layer 214 and the bonding layer 213 , and in this case, the first electrode 202 may be a P electrode.
  • An epi layer 201 is disposed on the first electrode 202 , and a passivation layer 203 may be disposed around the epi layer 201 .
  • the second electrode 204 may be disposed on the epi layer 201 , and the second electrode 202 at this time may be an n-electrode.
  • a lower wiring 212 a plating layer 214 , an adhesive layer 213 , a first electrode 202 , an epi layer 201 , and a passivation layer ) 203 , and each light emitting diode including the second electrode 204 may be formed.
  • a flat layer 215 made of a polymer material may be formed between each light emitting diode.
  • the upper wiring 216 may be formed in common on the second electrode 204 of each light emitting diode.
  • FIG. 6 is an example of an internal block diagram of the display of FIG. 2 .
  • the LED-based display device 180 may include an LED panel 210 and a driving circuit 230 .
  • the LED panel 210 may include a plurality of light emitting diodes (LED1 to LEDk).
  • the LED panel 210 includes a scan switching element Qa that switches based on a scan signal, a data switching element Qb that switches based on a data signal, and a capacitor Cst that stores a voltage corresponding to the data signal. ) may be further provided.
  • the driving circuit 230 drives the LED panel 210 through a control signal and a data signal supplied from the second control unit 175 of FIG. 2 .
  • the driving circuit 230 may include a timing controller 232 , a scan driver 234 , and a data driver 236 .
  • the timing controller 232 receives a control signal, R, G, B data, a vertical synchronization signal (Vsync), etc. from the signal processing device 170 , and a scan driver 234 in response to the control signal and the data driver 236 , rearranges the R, G, and B data, and provides them to the data driver 236 .
  • a control signal R, G, B data, a vertical synchronization signal (Vsync), etc.
  • the scan driver 234 and the data driver 236 supply the scan signal and the data signal to the LED panel 210 through the scan line SL and the data line DL under the control of the timing controller 232 . do.
  • the driving circuit 230 includes a scan switching element Qa that switches based on a scan signal, a data switching element Qb that switches based on a data signal, and a capacitor Cst that stores a voltage corresponding to the data signal. ) may be further provided.
  • the power supply unit 190 may supply a driving voltage VDD to the LED panel 210 , supply a data voltage to the data driver 236 , and supply a scan voltage to the scan driver 234 .
  • FIG. 7 is a diagram illustrating a diode driving circuit of the light emitting diode of FIG. 4A.
  • the diode driving circuit DCR for driving each of the light emitting diodes LED1 to LEDk in the LED panel 210 in the display device 180 is a scan switching element that switches based on the scan signal Scan. It may be driven by Qa, a data switching element Qb that switches based on the data signal Sdata, and a capacitor Cst that stores a voltage corresponding to the data signal.
  • the scan switching element Qa When the scan switching element Qa is turned on by the scan signal Scan, the data signal Scan is transferred to one end of the data switching element Qb and the capacitor Cst.
  • the data switching element Qb is turned on by the data signal Sdata, and a current Sdi based on the driving voltage Vdd flows to the ground through the LED and the data switching element Qb. .
  • the capacitor Cst stores the data signal Sdata and allows the data switching element Qb to be turned on for a predetermined time.
  • the data signal Sdata may be a PWM-based signal or a PAM-based signal. That is, the current flowing through the LED varies according to the pulse width or the pulse size, and the luminance of light emitted from the LED is varied.
  • FIG. 8 is a diagram illustrating an example of a driving circuit in the display device of FIG. 4A .
  • a driving circuit 230 for driving the display device 100 including a plurality of light emitting diodes LED1 to LEDk includes a host device 810 and a plurality of driving devices DR1 to DRn. can be provided
  • the host device 810 may output data, a control signal, and a clock signal, and each of the plurality of driving devices DR1 to DRn may receive data, a control signal, and a clock signal.
  • Each of the driving devices DR1 to DRn may output a driving signal for driving a plurality of light emitting diodes allocated to each driving device by using the input data DI, a control signal, and a clock signal.
  • each of the driving devices DR1 to DRn generates a scan signal Scan for switching the scan switching element Qa based on an input control signal and a clock signal, and adds the scan signal to the scan signal Scan. Based on this, the scan switching element Qa may be driven.
  • each of the driving devices DR1 to DRn generates a data signal Sdata for switching the data switching element Qa based on the input control signal and data DI, and receives the data signal Sdata. Based on the data switching element Qb may be driven.
  • each of the driving devices DR1 to DRn may store corresponding image data among the input data DI in an internal shift register and transmit other image data to an adjacent driving device. Accordingly, the image data is sequentially transmitted to each of the driving devices DR1 to DRn.
  • FIG. 9A is a diagram illustrating an example of a driving circuit in a display device related to the present invention
  • FIGS. 9B to 10C are diagrams referred to in the description of FIG. 9A.
  • the driving circuit 230x of FIG. 9A may include a host device 810x and a plurality of driving devices DRax to DRnx.
  • the host device 810x may output data, a control signal, and a clock signal, and each of the driving devices DR1x to DRnx may receive data, a control signal, and a clock signal.
  • control signal and the clock signal are commonly applied to each of the driving devices DR1x to DRnx, and data is sequentially transmitted via each of the driving devices DR1x to DRnx.
  • each of the driving devices DR1x to DRnx may store corresponding image data in an internal shift register SFx and sequentially transmit other image data to adjacent driving devices.
  • each of the driving devices DR1x to DRnx may serve as a receiving device for data reception and a repeater device for data transmission.
  • data output from the n-th driving device DRnx may be transmitted to the host device 810x.
  • FIG. 9B is an internal block diagram of the driving device DRx in the driving circuit 230x of FIG. 9A .
  • the driving device DRx in the driving circuit 230x of FIG. 9A includes a data input terminal Tdx, a control input terminal Tcox, and a clock input terminal ( Tclx) and a data output terminal Tdbx, but not a control output terminal and a clock output terminal.
  • each driving device DR1x to DRnx receives a common control signal controlx through the control input terminal Tcox, and through the clock input terminal Tclx, A common clock signal (clockx) is input.
  • the driving device DRx in the driving circuit 230x of FIG. 9A further includes a shift register SFx for storing image data therein, and stores image data corresponding to the shift register SFx, and separately Image data can be sequentially transmitted to adjacent driving devices.
  • the lengths of the received image data and the transmitted image data are set to be fixed.
  • FIG. 9C is a diagram illustrating three driving devices DRax to DRcx of the driving circuit 230x of FIG. 9A
  • FIGS. 10A to 10C are diagrams referenced to explain the operation of the three driving devices of FIG. 9C . .
  • the three driving devices DRax to DRcx include a data input terminal Tdx, a control input terminal Tcox, a clock input terminal Tclx, and a data output terminal Tdbx, and a control output terminal , it does not have a clock output terminal.
  • the three driving devices DRax to DRcx include a shift register SFx for storing image data therein.
  • 10A is a diagram illustrating that 3-bit image data is output from the host device 810x and transmitted to three driving devices DRax to DRcx.
  • the host device 810x sequentially outputs bits of 1,0,0, 0,1,0, 0,0,1,x from time t1 to time t10.
  • This bit data is input through the data input terminal Tdx of each of the driving devices DRax to DRcx.
  • bits delayed by 2 time are sequentially input to D1 of the three shift registers SFX in the first driving device DRax.
  • bits delayed by 3 time are sequentially input to D2 of the three shift registers SFX in the first driving device DRax.
  • bits delayed by 4 time are sequentially input to D0 among the three shift registers SFX in the second driving device DRbx.
  • 9 time-delayed bits are sequentially input to D2 of the three shift registers SFX in the third driving device DRcx.
  • a common control signal is input to the control input terminal Tcox of each of the driving devices DRax to DRcx.
  • 0,0,0,0,0,0,0,0,0,0,1,0 bits are exemplified sequentially from time t1 to time t10. That is, only at time t9, the bit appears as '1', and accordingly, at t10 after time t9, each driving device DRax to DRcx captures the data that is input and stored in the internal shift register SFX. do.
  • the shift register SFX in the first driving device DRax captures the data Ara1x of [1 0 0]
  • the shift register SFX in the third driving device DRcx captures [0 0 1] data Arc1x.
  • 10B is a diagram illustrating that 2-bit image data is output from the host device 810x and transmitted to three driving devices DRax to DRcx.
  • 3 bits of image data are [1 1] in the first driving device DRax, [1 0] in the second driving device DRbx, and [0 1] in the third driving device DRcx. each is transmitted.
  • the host device 810x sequentially outputs bits of 1,1,0, 1,0,0, 0,1,0,x from time t1 to time t10.
  • the host device 810x adds dummy data and transmits it. Accordingly, the length of the image data to be transferred is set to be fixed, corresponding to the number of shift registers.
  • dummy data such as '0' of t3, '0' of t6, and '0' of t9 are exemplified.
  • This bit data is input through the data input terminal Tdx of each of the driving devices DRax to DRcx.
  • D0 of the three shift registers SFX in the first driving device DRax from time t1 to time t10, sequentially, X,1,1, 0,1,0, 0,0,1,0 bit is input. That is, bits delayed by one time are sequentially input.
  • bits delayed by 2 time are sequentially input to D1 of the three shift registers SFX in the first driving device DRax.
  • bits delayed by 3 time are sequentially input to D2 of the three shift registers SFX in the first driving device DRax.
  • bits delayed by 4 time are sequentially input to D0 among the three shift registers SFX in the second driving device DRbx.
  • 9 time-delayed bits are sequentially input to D2 of the three shift registers SFX in the third driving device DRcx.
  • a common control signal is input to the control input terminal Tcox of each of the driving devices DRax to DRcx.
  • each of the driving devices DRax to DRcx captures data that is input and stored in the internal shift register SFX.
  • the shift register SFX in the first driving device DRax captures the data Ara2x of [1 0] except for '0' in [0 1 0]
  • the shift register SFX in the second driving device DRbx captures data Arb2x of [1 0] except for '0' in [0 1 0]
  • the shift register SFX in the third driving device DRcx is [0 0 1] Capture the data (Arc2x) of [0 1] except for '0'.
  • FIG. 10B it is exemplified that dummy data is added to the lower bit, and by adding the dummy data, an unnecessary period is required, and the accuracy of data transmission is also reduced.
  • 10C is a diagram illustrating that 3-bit command data is output from the host device 810x and transmitted to the three driving devices DRax to DRcx.
  • the host device 810x sequentially outputs bits 0,1,0, 0,1,0, 0,1,0,0 from time t1 to time t10.
  • This bit data is input through the data input terminal Tdx of each of the driving devices DRax to DRcx.
  • D0 of the three shift registers SFX in the first driving device DRax from time t1 to time t10, sequentially, X,0,1, 0,0,1, 0,0,1,0 bit is input. That is, bits delayed by one time are sequentially input.
  • bits delayed by 2 time are sequentially input to D1 of the three shift registers SFX in the first driving device DRax.
  • bits delayed by 3 time are sequentially input to D2 of the three shift registers SFX in the first driving device DRax.
  • bits delayed by 4 time are sequentially input to D0 among the three shift registers SFX in the second driving device DRbx.
  • 9 time-delayed bits are sequentially input to D2 of the three shift registers SFX in the third driving device DRcx.
  • a common control signal is input to the control input terminal Tcox of each of the driving devices DRax to DRcx.
  • 0,0,0,0,0,0,0,0,0,0,1,0 bits are exemplified sequentially from time t1 to time t10. That is, only at time t9, the bit appears as '1', and accordingly, at t10 after time t9, each driving device DRax to DRcx captures the data that is input and stored in the internal shift register SFX. do.
  • the shift register SFX in the first driving device DRax captures data Ara3x of [0 1 0]
  • the shift register SFX in the third driving device DRcx captures [0 1 0] data Arc3x.
  • the host device 810x transmits command data for each driving device, and accordingly, as the number of driving devices increases, also a shift register in each driving device. As the number of , the transmission period of common command data increases.
  • FIG. 11A is a diagram illustrating an example of a driving circuit in a display device according to an embodiment of the present invention
  • FIGS. 11B to 13B are diagrams referred to in the description of FIG. 11A.
  • the display device 180 includes a plurality of light emitting diodes LED1 to LEDk and a plurality of driving devices DR1 for outputting driving signals for driving the plurality of light emitting diodes LED1 to LEDk. ⁇ DRn).
  • the driving circuit 230 in the display device 180 may include a plurality of driving devices DR1 to DRn and a host device 810 .
  • the host device 810 may correspond to the timing controller 232 of FIG. 6 .
  • the plurality of driving devices DR1 to DRn include the scan driver 234 , the data driver 236 of FIG. 6 , and the scan switching element Qa that switches based on the scan signal, It may include a data switching element Qb and a capacitor Cst that stores a voltage corresponding to the data signal.
  • the plurality of driving devices DR1 to DRn transmits a driving signal, that is, a driving current Sdi, according to the turn-on of the internal scan switching element Qa and the data switching element Qb to each light emitting diode ( LED1 ⁇ LEDk) can be supplied.
  • the host device 810 may output data, a control signal, and a clock signal, and each of the driving devices DR1 to DRn may receive data, a control signal, and a clock signal.
  • control signal and the clock signal are not input in common to the respective driving devices DR1 to DRn, but are respectively input and output respectively. That is, the control signal and the clock signal are sequentially transmitted via the respective driving devices DR1 to DRn.
  • each of the plurality of driving devices DR1 to DRn includes a data input terminal Td, a control input terminal Tco, a clock input terminal Tcl, a data output terminal Tdb, and a control output.
  • a terminal Tcob and a clock output terminal Tclb are provided.
  • a wiring LINax for a common control signal and a wiring LNbx for a common clock signal are omitted. It is possible to reduce the wiring length and reduce the level down of the control signal and the clock signal.
  • each of the driving devices DR1 to DRn may store corresponding data in the internal shift register SF and sequentially transmit other data to adjacent driving devices.
  • each of the driving devices DR1 to DRn may serve as a receiving device for data reception and a repeater device for data transmission.
  • data output from the n-th driving device DRn may be transmitted to the host device 810 .
  • each of the plurality of driving devices DR1 to DRn bypasses the input common command data CCD and outputs the inputted common command data CCD to an adjacent driving device. Accordingly, it is possible to shorten the transmission period of data transmitted to the plurality of driving devices DR1 to DRn. In particular, it is possible to shorten the transmission period of the common command data CCD transmitted to the plurality of driving devices DR1 to DRn.
  • each of the plurality of driving devices DR1 to DRn when the input first image data IMD includes the first number of bits, each of the first number of bits The image data IMD is output to an adjacent driving device, and when the input second image data IMD includes a second number of bits greater than the first number, the second image data of the second number of bits ( IMD) to the adjacent drive device. Accordingly, it is possible to shorten the transmission period of the image data IMD transmitted to the plurality of driving devices DR1 to DRn. In particular, when the number of bits of the image data IMD is changed, it is possible to quickly transmit the image data IMD of the variable bits without adding dummy data.
  • 11B is an internal block diagram of the driving device DR in the driving circuit 230a of FIG. 11A .
  • the driving device DR in the driving circuit 230a of FIG. 11A includes a data input terminal Td, a control input terminal Tco, and a clock input terminal ( Tcl), a data output terminal Tdb, a control output terminal Tcob, and a clock output terminal Tclb, and bypasses the common command data CCD input through the data input terminal Td to output data Through the terminal Tdb, it is possible to output to an adjacent driving device.
  • each of the plurality of driving devices DR1 to DRn includes a first shift register SFa for storing command data among data input through the data input terminal Td and input through the data input terminal Td.
  • a second shift register SFb may be provided for storing image data IMD among the data to be used.
  • a first path PATH1 for bypassing common command data input through the data input terminal Td, and command data input through the data input terminal Td are transferred to the first shift register SFa.
  • the second path PATH2 and the third path PATH3 for transferring image data input through the data input terminal Td to the second shift register SFb are exemplified. Accordingly, paths of the command data, common command data, and image data IMD can be separated from each other. In this way, by separating the data paths, it is possible to reduce the bandwidth at the time of data communication.
  • each of the plurality of driving devices DR1 to DRn includes a first multiplexer MUa that multiplexes and outputs the common command data of the first path PATH1 and the command data of the second path PATH2 , and a third path.
  • a second multiplexer MUb that multiplexes and outputs fixed-length image data and variable-length image data among the image data of PATH3, and outputs by multiplexing the output of the first multiplexer MUa and the output of the second multiplexer MUb
  • a third multiplexer MUc may be provided.
  • each of the plurality of driving devices DR1 to DRn may receive individual commands through the first shift register SFa, the first multiplexer MUa, and the third multiplexer MUc according to the second path PATH2 . Data can be output to an adjacent drive device.
  • each of the plurality of driving devices DR1 to DRn first shifts the individual command data when individual command data is inputted through the data input terminal Td, and when the individual command data corresponds to identification information. It is stored in the register SFa, and when the individual command data does not correspond to the identification information, the individual command data may be bypassed and output to an adjacent driving device. Accordingly, it is possible to shorten the transmission period of the common command data CCD transmitted to the plurality of driving devices DR1 to DRn.
  • each of the plurality of driving devices DR1 to DRn is a driving device adjacent to the common command data CCD through the first multiplexer MUa and the third multiplexer MUc according to the first path PATH1 . can be output as
  • each of the plurality of driving devices DR1 to DRn has a fixed length through the second shift register SFb, the second multiplexer MUb and the third multiplexer MUc according to the third path PATH3 . of image data can be output to an adjacent driving device.
  • each of the plurality of driving devices DR1 to DRn passes through a part of the second shift register SFb, the second multiplexer MUb and the third multiplexer MUc according to the third path PATH3 .
  • Image data of variable length can be output to an adjacent driving device.
  • FIG. 11C is a diagram illustrating three driving devices DRa to DRc among the driving circuit 230a of FIG. 11A
  • FIGS. 12A to 13B are diagrams referenced to explain the operation of the three driving devices of FIG. 9C . .
  • the three driving devices DRa to DRc are a data input terminal Td, a control input terminal Tco, a clock input terminal Tcl, a data output terminal Tdb, and a control output terminal Tcob. , a clock output terminal Tclb.
  • the three driving devices DRa to DRc include a first shift register SFa for storing command data and a second shift register SFb for storing image data therein.
  • FIGS. 12A and 12B are diagrams illustrating that 3-bit common command data is output from the host device 810 and transmitted to the three driving devices DRa to DRc.
  • FIG. 12A when the common command data CCD is input through the data input terminals Td of the plurality of driving devices DRa to DRc, the first path without passing through the first shift register SFa is shown in FIG.
  • An example of storing the common command data CCD in the first shift register SFa through the second path PATH2 while outputting the common command data CCD to the outside through the PATH1 is illustrated. Accordingly, it is possible to shorten the transmission period of the common command data CCD transmitted to the plurality of driving devices DR1 to DRn.
  • the common command data CCD may include scan setting data for setting a scan in the plurality of driving devices DR1 to DRn. Accordingly, it is possible to quickly perform the same scan setting for the plurality of driving devices DR1 to DRn.
  • the length of the control data input through the control input terminal Tco is fixed, and the length of the image data IMD input through the data input terminal Td may be variable. Accordingly, it is possible to shorten the transmission period of the image data IMD transmitted to the plurality of driving devices DR1 to DRn.
  • each of the plurality of driving devices DR1 to DRn transfers the common command data CCD input to the data input terminal Td to the first shift register.
  • SFa Bypassing without passing through, it is possible to output to an adjacent drive device. Accordingly, it is possible to shorten the transmission period of the common command data CCD transmitted to the plurality of driving devices DR1 to DRn.
  • FIG. 12B illustrates that the host device 810 sequentially outputs bits 1, 1, 1 and '0' bits at t4 from time t1 to time t3 as a control signal. .
  • This bit data is input through the control input terminal Tco of each of the driving devices DRa to DRc.
  • control signal input to the control input terminal Tco of each of the driving devices DRa to DRc is bypassed, as shown in FIG. 12A , and is passed through the control output terminal Tcob to the control input of the immediately adjacent driving device. can be transmitted to the terminal.
  • bits 1, 1, and 1 can be transmitted at the same timing to the control input terminal Tco of each driving device DRa to DRc.
  • the respective driving devices DRa to DRc transmit the data input to the data input terminal Td as common command data. It can be identified and acted upon.
  • the host device 810 sequentially outputs bits 0,1,0 from time t1 to time t3 as common command data CCD, and outputs bits '0' at t4. example of doing
  • This bit data is input through the data input terminal Td of each of the driving devices DRa to DRc.
  • each of the driving devices DRa to DRc receives the [1 1 1] bit, which is the first signal, through the control input terminal Tco, so that the path of the data input to the data input terminal Td is It is set to one path PATh1, bypassed without passing through the first shift register SFa, and outputted to an adjacent driving device.
  • D1 has 2 Time-delayed, X, X, 0, 1 bits are sequentially input.
  • D2 has 3 Time-delayed, X, X, X, 0, bits are sequentially input.
  • each of the driving devices DRa to DRc receives the [1 1 1] bit, which is the first signal, through the control input terminal Tco, so that the path of the data input to the data input terminal Td is
  • the common command data CCD may be stored by setting the second path PATH2 separately from the first path PATh1 .
  • each of the driving devices DRa to DRc captures data input to and stored in the internal shift register SF.
  • each of the driving devices DRa to DRc captures data that is input to and stored in the internal shift register SF.
  • the first shift register SF1 in the first driving device DRa captures the data Ara1 of [0 1 0]
  • the first shift register SF1 in the second driving device DRb The data Arb1 of [0 1 0] is captured
  • the first shift register SF1 in the third driving device DRc captures the data Arc1 of [0 1 0].
  • FIG. 10C Comparing FIGS. 12B and 10C , in FIG. 10C , it takes a period from t1 to t10 to transmit the [0 1 0] bit, which is the common command data (CCD), whereas in FIG. 12B, from t1 to t4 You can see that it takes time.
  • CCD common command data
  • each of the plurality of driving devices DR1 to DRn bypasses the common command data CCD along the first path while bypassing the first shift register ( ) along the second path.
  • SF1 common command data
  • the second image data IMD output to the driving device includes a second number of bits greater than the first number
  • the second image data IMD of the second number of bits is transferred to an adjacent driving device. can be printed out. Accordingly, it is possible to shorten the transmission period of the image data IMD transmitted to the plurality of driving devices DR1 to DRn.
  • each of the plurality of driving devices DR1 to DRn includes a shift register SFb for storing image data IMD among input data, and the number of bits of the image data IMD increases with the shift register ( SFb), the image data IMD corresponding to the bit may be output to an adjacent driving device without adding a dummy bit to the image data IMD. Accordingly, when the number of bits of the image data IMD is changed, it is possible to quickly transmit the image data IMD of the variable bits without adding dummy data.
  • each of the plurality of driving devices DR1 to DRn stores the image data IMD in the internal shift register SFb when the number of bits of the input image data IMD changes, and stores the image data IMD in the shift register. It is possible to output the image data IMD having the changed bit via the SFb to an adjacent driving device. Accordingly, when the number of bits of the image data IMD is changed, it is possible to quickly transmit the image data IMD of the variable bits without adding dummy data. This will be described with reference to FIG. 13A and below.
  • FIGS. 13A and 13B are diagrams illustrating that 2-bit image data is output from the host device 810 and transmitted to three driving devices DRa to DRc.
  • FIG. 13A illustrates a second shift through a third path PATH3 when 2-bit image data IMD is input through the data input terminals Td of the plurality of driving devices DRa to DRc. It is exemplified that it is transferred to and stored in the register SFb.
  • 13B is a diagram illustrating that 2-bit image data is output from the host device 810 and transmitted to three driving devices DRa to DRc.
  • 3 bits of image data are [1 1] in the first driving device DRa, [10] in the second driving device DRb, and [0 1] in the third driving device DRc. each is transmitted.
  • the host device 810 sequentially outputs bits 1, 1, 1, 0, 0, 1, 0 from time t1 to time t7.
  • the number of shift registers in each of the driving devices DRa to DRc is three and the number of bits of the image data to be transmitted is two, but the host device 810 does not add additional dummy data. Send image data. The omission of such dummy data is different from FIG. 10B .
  • the length of the image data to be transmitted can be varied regardless of the number of shift registers.
  • bit data transmitted from the host device 810 is input through the data input terminals Td of each of the driving devices DRa to DRc.
  • bits of X,1, 1,1 0,0,1 are sequentially input to D0 among the three second shift registers SFb in the first driving device DRa from time t1 to time t7. . That is, bits delayed by one time are sequentially input.
  • bits delayed by 2 time are sequentially input to D2 among the three shift registers SF in the first driving device DRa.
  • bits delayed by 3 time are sequentially input to D2 of the three second shift registers SFb in the first driving device DRa.
  • bits delayed by 4 time are sequentially input to D0 among the three second shift registers SFb in the second driving device DRb.
  • bits delayed by 6 times are sequentially input to D2 of the three second shift registers SFb in the third driving device DRc.
  • a common control signal is input to the control input terminal Tco of each of the driving devices DRa to DRc.
  • each of the driving devices DRa to DRc captures image data that is input and stored in the internal second shift register SFb. .
  • the second shift register SFb in the first driving device DRa captures the data Ara2 of [10]
  • the second shift register SFb in the second driving device DRb is [ 0 1]
  • the second shift register SFb in the third driving device DRc captures the data Arc2 of [1 1].
  • image data can be transmitted without adding dummy data, so that the period of t8 to t10 is shorter than that of FIG. 10B . will be shortened Accordingly, it is possible to shorten the transmission period of the image data IMD transmitted to the plurality of driving devices DR1 to DRn.
  • each of the plurality of driving devices DR1 to DRn includes common command data ( CCD) is bypassed without passing through the first shift register SFa and output to an adjacent driving device, and as shown in FIGS. 13A to 13B, a second signal (for example, For example, when 0,0,0,0,0,0 data of t1 to t6) is input, the data input to the data input terminal Td is passed through the second shift register SFb to an adjacent driving device. can be output as
  • a driving signal Sdi for driving the light emitting diodes LED1 to LEDk may be output. Accordingly, it is possible to display an image based on the image data IMD.
  • each of the plurality of driving devices DR1 to DRn is a clock input terminal when a third signal (eg, '1' data of t7) is input to the control input terminal Tco after the second signal
  • a third signal eg, '1' data of t7
  • the scan switching device Qa is driven based on the clock signal input through Tcl
  • the data switching device Qb is driven based on the image data IMD input through the data input terminal Td. can do. Accordingly, it is possible to display an image based on the image data IMD.
  • each of the plurality of driving devices DR1 to DRn outputs the driving signal Sdi flowing through the data switching element Qb to the outside, and drives the light emitting diodes LED1 to LEDk based on the driving signal Sdi. be able to do Accordingly, it is possible to display an image based on the image data IMD.
  • 3-bit image data may be output from the host device 810 and transmitted to the three driving devices DRa to DRc.
  • the present invention is applicable to a display device and an image display device having the same, and more particularly, to a display device capable of shortening a transmission period of data transmitted to a plurality of driving devices, and an image display device having the same. .

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

본 발명은 디스플레이 장치 및 이를 구비하는 영상표시장치에 관한 것이다. 본 발명의 일 실시예에 따른 디스플레이 장치 및 이를 구비하는 영상표시장치는, 복수의 발광 다이오드와, 복수의 발광 다이오드를 구동하기 위한 구동 신호를 출력하는 복수의 구동 장치를 포함하고, 복수의 구동 장치 각각은, 입력되는 공통 커맨드 데이터를 바이패스하여, 인접하는 구동 장치로 출력한다. 이에 의해, 복수의 구동 장치에 전송되는 데이터의 전송 기간을 단축할 수 있게 된다.

Description

디스플레이 장치 및 이를 구비하는 영상표시장치
본 발명은 디스플레이 장치 및 이를 구비하는 영상표시장치에 관한 것이며, 더욱 상세하게는 복수의 구동 장치에 전송되는 데이터의 전송 기간을 단축할 수 있는 디스플레이 장치 및 이를 구비하는 영상표시장치에 관한 것이다.
디스플레이 장치는, 영상을 표시하는 장치이다. 이를 위해, 디스플레이 장치는, 액정표시패널, 유기발광패널 등을 구비하고, 패널에 인가되는 신호를 이용하여, 영상을 표시한다.
최근, 대화면 영상 표시 등을 위해 발광 다이오드를 이용한 디스플레이 장치에 대한 연구가 진행되고 있다.
복수의 발광 다이오드를 구동하기 위해서는, 복수의 구동 장치가 사용되는데, 각 구동 장치에서, 인접하는 구동 장치로, 커맨드 데이터 또는 이미지 데이터 등을 전송하아여 한다.
한편, 복수의 발광 다이오드의 개수가 증대될수록, 즉, 대화면일 수록, 데이터 전송시에 데이터 전송 기간이 증대되고, 데이터 전송시의 손실이 증대되는 단점이 있다.
본 발명의 목적은, 복수의 구동 장치에 전송되는 데이터의 전송 기간을 단축할 수 있는 디스플레이 장치 및 이를 구비하는 영상표시장치를 제공함에 있다.
본 발명의 다른 목적은, 복수의 구동 장치에 전송되는 공통 커맨드 데이터의 전송 기간을 단축할 수 있는 디스플레이 장치 및 이를 구비하는 영상표시장치를 제공함에 있다.
본 발명의 또 다른 목적은, 복수의 구동 장치에 전송되는 이미지 데이터의 전송 기간을 단축할 수 있는 디스플레이 장치 및 이를 구비하는 영상표시장치를 제공함에 있다.
본 발명의 또 다른 목적은, 이미지 데이터의 비트의 개수 가변시에, 더미 데이터의 부가 없이, 가변되는 비트의 이미지 데이터를 신속하게 전송할 수 있는 디스플레이 장치 및 이를 구비하는 영상표시장치를 제공함에 있다.
본 발명의 또 다른 목적은, 디스플레이 장치 내의 클럭 신호를 위한 배선 길이 저감 및 클럭 신호의 레벨 다운을 저감할 수 있는 디스플레이 장치 및 이를 구비하는 영상표시장치를 제공함에 있다.
본 발명의 또 다른 목적은, 디스플레이 장치 내의 컨트롤 신호를 위한 배선 길이 저감 및 컨트롤 신호의 레벨 다운을 저감할 수 있는 디스플레이 장치 및 이를 구비하는 영상표시장치를 제공함에 있다.
상기 목적을 달성하기 위한 본 발명의 일 실시예에 따른 디스플레이 장치 및 이를 구비하는 영상표시장치는, 복수의 발광 다이오드와, 복수의 발광 다이오드를 구동하기 위한 구동 신호를 출력하는 복수의 구동 장치를 포함하고, 복수의 구동 장치 각각은, 입력되는 공통 커맨드 데이터를 바이패스하여, 인접하는 구동 장치로 출력한다.
한편, 복수의 구동 장치 각각은, 데이터 입력 단자, 컨트롤 입력 단자, 클럭 입력 단자, 데이터 출력 단자, 컨트롤 출력 단자, 클럭 출력 단자를 구비하며, 데이터 입력 단자를 통해 입력되는 공통 커맨드 데이터를 바이패스하여, 데이터 출력 단자를 통해, 인접하는 구동 장치로 출력할 수 있다.
한편, 복수의 구동 장치 각각은, 데이터 입력 단자를 통해 입력되는 데이터 중 커맨드 데이터의 저장을 위한 제1 시프트 레지스터와, 데이터 입력 단자를 통해 입력되는 데이터 중 이미지 데이터의 저장을 위한 제2 시프트 레지스터를 구비할 수 있다.
한편, 복수의 구동 장치 각각은, 데이터 입력 단자를 통해, 공통 커맨드 데이터가 입력되는 경우, 제1 시프트 레지스터의 경유 없이 제1 패쓰를 통해, 공통 커맨드 데이터를 외부로 출력하면서, 제2 패쓰를 통해, 제1 시프트 레지스터에, 공통 커맨드 데이터를 저장할 수 있다.
한편, 복수의 구동 장치 각각은, 데이터 입력 단자를 통해, 개별 커맨드 데이터가 입력되는 경우, 개별 커맨드 데이터가 식별 정보에 대응하는 경우, 개별 커맨드 데이터를 제1 시프트 레지스터로 저장하고, 개별 커맨드 데이터가 식별 정보에 대응하지 않는 경우, 개별 커맨드 데이터를 바이패스하여, 인접하는 구동 장치로 출력할 수 있다.
한편, 공통 커맨드 데이터는, 복수의 구동 장치에서의 스캔(scan) 설정을 위한 스캔 설정 데이터를 포함할 수 있다.
한편, 컨트롤 입력 단자를 통해 입력되는 컨트롤 데이터의 길이는 고정이며, 데이터 입력 단자를 통해 입력되는 이미지 데이터의 길이는 가변될 수 있다.
한편, 복수의 구동 장치 각각은, 컨트롤 입력 단자에 제1 신호가 입력되는 경우, 데이터 입력 단자에 입력되는 공통 커맨드 데이터를, 제1 시프트 레지스터 경유 없이 바이패스하여, 인접하는 구동 장치로 출력하며, 컨트롤 입력 단자에 제2 신호가 입력되는 경우, 데이터 입력 단자에 입력되는 데이터를 제2 시프트 레지스터를 경유하여, 인접하는 구동 장치로 출력할 수 있다.
한편, 복수의 구동 장치 각각은, 제2 신호 이후, 컨트롤 입력 단자에 제3 신호가 입력되는 경우, 제2 시프트 레지스터에 저장된 이미지 데이터에 기초하여, 발광 다이오드를 구동하기 위한 구동 신호를 출력할 수 있다.
한편, 복수의 구동 장치 각각은, 입력되는 제1 이미지 데이터가 제1 개수의 비트를 포함하는 경우, 제1 개수의 비트의 제1 이미지 데이터를 인접하는 구동 장치로 출력하며, 입력되는 제2 이미지 데이터가 제1 개수 보다 큰 제2 개수의 비트를 포함하는 경우, 제2 개수의 비트의 제2 이미지 데이터를 인접하는 구동 장치로 출력할 수 있다.
한편, 복수의 구동 장치 각각은, 입력되는 데이터 중 이미지 데이터의 저장을 위한 시프트 레지스터를 구비하며, 이미지 데이터의 비트의 개수가, 시프트 레지스터의 개수 보다 더 적은 경우, 이미지 데이터에 더미 비트의 추가 없이, 비트에 대응하는 이미지 데이터를 인접하는 구동 장치로 출력할 수 있다.
한편, 복수의 구동 장치 각각은, 입력되는 이미지 데이터의 비트의 개수가 가변되는 경우, 내부의 시프트 레지스터에, 이미지 데이터를 저장하고, 시프트 레지스터를 경유한, 가변된 비트를 가지는 이미지 데이터를 인접하는 구동 장치로 출력할 수 있다.
한편, 복수의 구동 장치 각각은, 스캔 신호에 기초하여 스위칭하는 복수의 발광 다이오드의 구동을 위한 스캔 스위칭 소자와, 데이터 신호에 기초하여 스위칭하는 데이터 스위칭 소자를 더 구비하고, 클럭 입력 단자를 통해 입력되는 클럭 신호에 기초하여, 스캔 스위칭 소자를 구동하며, 데이터 입력 단자를 통해 입력되는 이미지 데이터에 기초하여, 데이터 스위칭 소자를 구동할 수 있다.
한편, 복수의 구동 장치 각각은, 데이터 스위칭 소자에 흐르는 구동 신호를 외부로 출력하여, 발광 다이오드를 구동할 수 있다.
한편, 복수의 발광 다이오드는, 회로 보드의 제1 면에 배치되고, 복수의 구동 장치는, 회로 보드의 제2 면에 배치될 수 있다.
한편, 본 발명은 실시예에 따른 디스플레이 장치 및 이를 구비하는 영상표시장치는, 복수의 구동 장치에 공통 커맨드 데이터를 출력하는 호스트 장치를 더 포함할 수 있다.
한편, 본 발명은 다른 실시예에 따른 디스플레이 장치 및 이를 구비하는 영상표시장치는, 복수의 발광 다이오드와, 복수의 발광 다이오드를 구동하기 위한 구동 신호를 출력하는 복수의 구동 장치를 포함하고, 복수의 구동 장치 각각은, 입력되는 제1 이미지 데이터가 제1 개수의 비트를 포함하는 경우, 제1 개수의 비트의 제1 이미지 데이터를 인접하는 구동 장치로 출력하며, 입력되는 제2 이미지 데이터가 제1 개수 보다 큰 제2 개수의 비트를 포함하는 경우, 제2 개수의 비트의 제2 이미지 데이터를 인접하는 구동 장치로 출력한다.
한편, 복수의 구동 장치 각각은, 입력되는 데이터 중 이미지 데이터의 저장을 위한 시프트 레지스터를 구비하며, 이미지 데이터의 비트의 개수가, 시프트 레지스터의 개수 보다 더 적은 경우, 이미지 데이터에 더미 비트의 추가 없이, 비트에 대응하는 이미지 데이터를 인접하는 구동 장치로 출력할 수 있다.
한편, 복수의 구동 장치 각각은, 입력되는 이미지 데이터의 비트의 개수가 가변되는 경우, 내부의 시프트 레지스터에, 이미지 데이터를 저장하고, 시프트 레지스터를 경유한, 가변된 비트를 가지는 이미지 데이터를 인접하는 구동 장치로 출력할 수 있다.
한편, 복수의 구동 장치 각각은, 데이터 입력 단자, 컨트롤 입력 단자, 클럭 입력 단자, 데이터 출력 단자, 컨트롤 출력 단자, 클럭 출력 단자를 구비하며, 데이터 입력 단자를 통해 입력되는 제1 이미지 데이터가 제1 개수의 비트를 포함하는 경우, 제1 개수의 비트의 제1 이미지 데이터를, 데이터 출력 단자를 통해, 인접하는 구동 장치로 출력하며, 데이터 입력 단자를 통해 입력되는 제2 이미지 데이터가 제1 개수 보다 큰 제2 개수의 비트를 포함하는 경우, 제2 개수의 비트의 제2 이미지 데이터를, 데이터 출력 단자를 통해, 인접하는 구동 장치로 출력할 수 있다.
본 발명의 일 실시예에 따른 디스플레이 장치 및 이를 구비하는 영상표시장치는, 복수의 발광 다이오드와, 복수의 발광 다이오드를 구동하기 위한 구동 신호를 출력하는 복수의 구동 장치를 포함하고, 복수의 구동 장치 각각은, 입력되는 공통 커맨드 데이터를 바이패스하여, 인접하는 구동 장치로 출력한다. 이에 따라, 복수의 구동 장치에 전송되는 데이터의 전송 기간을 단축할 수 있게 된다. 특히, 복수의 구동 장치에 전송되는 공통 커맨드 데이터의 전송 기간을 단축할 수 있게 된다.
한편, 복수의 구동 장치 각각은, 데이터 입력 단자, 컨트롤 입력 단자, 클럭 입력 단자, 데이터 출력 단자, 컨트롤 출력 단자, 클럭 출력 단자를 구비하며, 데이터 입력 단자를 통해 입력되는 공통 커맨드 데이터를 바이패스하여, 데이터 출력 단자를 통해, 인접하는 구동 장치로 출력할 수 있다. 이에 따라, 디스플레이 장치 내의 클럭 신호를 위한 배선 길이 저감 및 클럭 신호의 레벨 다운을 저감할 수 있게 된다. 또한, 디스플레이 장치 내의 컨트롤 신호를 위한 배선 길이 저감 및 컨트롤 신호의 레벨 다운을 저감할 수 있게 된다.
한편, 복수의 구동 장치 각각은, 데이터 입력 단자를 통해 입력되는 데이터 중 커맨드 데이터의 저장을 위한 제1 시프트 레지스터와, 데이터 입력 단자를 통해 입력되는 데이터 중 이미지 데이터의 저장을 위한 제2 시프트 레지스터를 구비할 수 있다. 이에 따라, 커맨드 데이터와 이미지 데이터의 패쓰(path)를 분리할 수 있게 된다.
한편, 복수의 구동 장치 각각은, 데이터 입력 단자를 통해, 공통 커맨드 데이터가 입력되는 경우, 제1 시프트 레지스터의 경유 없이 제1 패쓰를 통해, 공통 커맨드 데이터를 외부로 출력하면서, 제2 패쓰를 통해, 제1 시프트 레지스터에, 공통 커맨드 데이터를 저장할 수 있다. 이에 따라, 복수의 구동 장치에 전송되는 공통 커맨드 데이터의 전송 기간을 단축할 수 있게 된다.
한편, 복수의 구동 장치 각각은, 데이터 입력 단자를 통해, 개별 커맨드 데이터가 입력되는 경우, 개별 커맨드 데이터가 식별 정보에 대응하는 경우, 개별 커맨드 데이터를 제1 시프트 레지스터로 저장하고, 개별 커맨드 데이터가 식별 정보에 대응하지 않는 경우, 개별 커맨드 데이터를 바이패스하여, 인접하는 구동 장치로 출력할 수 있다. 이에 따라, 복수의 구동 장치에 전송되는 공통 커맨드 데이터의 전송 기간을 단축할 수 있게 된다.
한편, 공통 커맨드 데이터는, 복수의 구동 장치에서의 스캔(scan) 설정을 위한 스캔 설정 데이터를 포함할 수 있다. 이에 따라, 복수의 구동 장치에 동일한 스캔 설정을 신속하게 수행할 수 있게 된다.
한편, 컨트롤 입력 단자를 통해 입력되는 컨트롤 데이터의 길이는 고정이며, 데이터 입력 단자를 통해 입력되는 이미지 데이터의 길이는 가변될 수 있다. 이에 따라, 복수의 구동 장치에 전송되는 이미지 데이터의 전송 기간을 단축할 수 있게 된다.
한편, 복수의 구동 장치 각각은, 컨트롤 입력 단자에 제1 신호가 입력되는 경우, 데이터 입력 단자에 입력되는 공통 커맨드 데이터를, 제1 시프트 레지스터 경유 없이 바이패스하여, 인접하는 구동 장치로 출력하며, 컨트롤 입력 단자에 제2 신호가 입력되는 경우, 데이터 입력 단자에 입력되는 데이터를 제2 시프트 레지스터를 경유하여, 인접하는 구동 장치로 출력할 수 있다. 이에 따라, 복수의 구동 장치에 전송되는 공통 커맨드 데이터의 전송 기간을 단축할 수 있게 된다.
한편, 복수의 구동 장치 각각은, 제2 신호 이후, 컨트롤 입력 단자에 제3 신호가 입력되는 경우, 제2 시프트 레지스터에 저장된 이미지 데이터에 기초하여, 발광 다이오드를 구동하기 위한 구동 신호를 출력할 수 있다. 이에 따라, 이미지 데이터에 기초한 영상을 표시할 수 있게 된다.
한편, 복수의 구동 장치 각각은, 입력되는 제1 이미지 데이터가 제1 개수의 비트를 포함하는 경우, 제1 개수의 비트의 제1 이미지 데이터를 인접하는 구동 장치로 출력하며, 입력되는 제2 이미지 데이터가 제1 개수 보다 큰 제2 개수의 비트를 포함하는 경우, 제2 개수의 비트의 제2 이미지 데이터를 인접하는 구동 장치로 출력할 수 있다. 이에 따라, 복수의 구동 장치에 전송되는 이미지 데이터의 전송 기간을 단축할 수 있게 된다.
한편, 복수의 구동 장치 각각은, 입력되는 데이터 중 이미지 데이터의 저장을 위한 시프트 레지스터를 구비하며, 이미지 데이터의 비트의 개수가, 시프트 레지스터의 개수 보다 더 적은 경우, 이미지 데이터에 더미 비트의 추가 없이, 비트에 대응하는 이미지 데이터를 인접하는 구동 장치로 출력할 수 있다. 이에 따라, 이미지 데이터의 비트의 개수 가변시에, 더미 데이터의 부가 없이, 가변되는 비트의 이미지 데이터를 신속하게 전송할 수 있게 된다.
한편, 복수의 구동 장치 각각은, 입력되는 이미지 데이터의 비트의 개수가 가변되는 경우, 내부의 시프트 레지스터에, 이미지 데이터를 저장하고, 시프트 레지스터를 경유한, 가변된 비트를 가지는 이미지 데이터를 인접하는 구동 장치로 출력할 수 있다. 이에 따라, 이미지 데이터의 비트의 개수 가변시에, 더미 데이터의 부가 없이, 가변되는 비트의 이미지 데이터를 신속하게 전송할 수 있게 된다.
한편, 복수의 구동 장치 각각은, 스캔 신호에 기초하여 스위칭하는 복수의 발광 다이오드의 구동을 위한 스캔 스위칭 소자와, 데이터 신호에 기초하여 스위칭하는 데이터 스위칭 소자를 더 구비하고, 클럭 입력 단자를 통해 입력되는 클럭 신호에 기초하여, 스캔 스위칭 소자를 구동하며, 데이터 입력 단자를 통해 입력되는 이미지 데이터에 기초하여, 데이터 스위칭 소자를 구동할 수 있다. 이에 따라, 이미지 데이터에 기초한 영상을 표시할 수 있게 된다.
한편, 복수의 구동 장치 각각은, 데이터 스위칭 소자에 흐르는 구동 신호를 외부로 출력하여, 발광 다이오드를 구동할 수 있다. 이에 따라, 이미지 데이터에 기초한 영상을 표시할 수 있게 된다.
한편, 복수의 발광 다이오드는, 회로 보드의 제1 면에 배치되고, 복수의 구동 장치는, 회로 보드의 제2 면에 배치될 수 있다. 이에 따라, 발광 다이이오드에 의한 발열과, 복수의 구동 장치에 의한 발열을 분리할 수 있게 된다.
한편, 본 발명은 실시예에 따른 디스플레이 장치 및 이를 구비하는 영상표시장치는, 복수의 구동 장치에 공통 커맨드 데이터를 출력하는 호스트 장치를 더 포함할 수 있다. 이에 따라, 각 구동 장치에, 공통 커맨드 데이터, 이미지 데이터 등을 전송할 수 있게 된다.
한편, 본 발명은 다른 실시예에 따른 디스플레이 장치 및 이를 구비하는 영상표시장치는, 복수의 발광 다이오드와, 복수의 발광 다이오드를 구동하기 위한 구동 신호를 출력하는 복수의 구동 장치를 포함하고, 복수의 구동 장치 각각은, 입력되는 제1 이미지 데이터가 제1 개수의 비트를 포함하는 경우, 제1 개수의 비트의 제1 이미지 데이터를 인접하는 구동 장치로 출력하며, 입력되는 제2 이미지 데이터가 제1 개수 보다 큰 제2 개수의 비트를 포함하는 경우, 제2 개수의 비트의 제2 이미지 데이터를 인접하는 구동 장치로 출력한다. 이에 따라, 복수의 구동 장치에 전송되는 이미지 데이터의 전송 기간을 단축할 수 있게 된다. 특히, 이미지 데이터의 비트의 개수 가변시에, 더미 데이터의 부가 없이, 가변되는 비트의 이미지 데이터를 신속하게 전송할 수 있게 된다.
한편, 복수의 구동 장치 각각은, 입력되는 데이터 중 이미지 데이터의 저장을 위한 시프트 레지스터를 구비하며, 이미지 데이터의 비트의 개수가, 시프트 레지스터의 개수 보다 더 적은 경우, 이미지 데이터에 더미 비트의 추가 없이, 비트에 대응하는 이미지 데이터를 인접하는 구동 장치로 출력할 수 있다. 이에 따라, 이미지 데이터의 비트의 개수 가변시에, 더미 데이터의 부가 없이, 가변되는 비트의 이미지 데이터를 신속하게 전송할 수 있게 된다.
한편, 복수의 구동 장치 각각은, 입력되는 이미지 데이터의 비트의 개수가 가변되는 경우, 내부의 시프트 레지스터에, 이미지 데이터를 저장하고, 시프트 레지스터를 경유한, 가변된 비트를 가지는 이미지 데이터를 인접하는 구동 장치로 출력할 수 있다. 이에 따라, 이미지 데이터의 비트의 개수 가변시에, 더미 데이터의 부가 없이, 가변되는 비트의 이미지 데이터를 신속하게 전송할 수 있게 된다.
한편, 복수의 구동 장치 각각은, 데이터 입력 단자, 컨트롤 입력 단자, 클럭 입력 단자, 데이터 출력 단자, 컨트롤 출력 단자, 클럭 출력 단자를 구비하며, 데이터 입력 단자를 통해 입력되는 제1 이미지 데이터가 제1 개수의 비트를 포함하는 경우, 제1 개수의 비트의 제1 이미지 데이터를, 데이터 출력 단자를 통해, 인접하는 구동 장치로 출력하며, 데이터 입력 단자를 통해 입력되는 제2 이미지 데이터가 제1 개수 보다 큰 제2 개수의 비트를 포함하는 경우, 제2 개수의 비트의 제2 이미지 데이터를, 데이터 출력 단자를 통해, 인접하는 구동 장치로 출력할 수 있다. 이에 따라, 이미지 데이터의 비트의 개수 가변시에, 더미 데이터의 부가 없이, 가변되는 비트의 이미지 데이터를 신속하게 전송할 수 있게 된다.
도 1은 본 발명의 일 실시예에 따른 영상표시장치를 도시한 도면이다.
도 2는 도 1의 영상표시장치의 내부 블록도의 일예이다.
도 3은 도 2의 신호 처리 장치의 내부 블록도의 일예이다.
도 4a는 도 1의 디스플레이 장치 내에 구비되는 복수의 발광 다이오드의 배열의 일예를 나타내는 도면이다.
도 4b는 도 4a의 디스플레이 장치 내에 구비되는 복수의 구동 장치의 배열의 일예를 나타내는 도면이다.
도 5는 도 4a의 디스플레이 장치의 단면을 예시한 도면이다.
도 7은 도 4a의 발광 다이오드의 다이오드 구동 회로를 도시한 도면이다.
도 8은 도 4a의 디스플레이 장치 내의 구동 회로의 일예를 도시한 도면이다.
도 9a는 본 발명과 관련된 디스플레이 장치 내의 구동 회로의 일예를 도시한 도면이다.
도 9b 내지 도 10c는 도 9a의 설명에 참조되는 도면이다.
도 11a는 본 발명의 일 실시예에 따른 디스플레이 장치 내의 구동 회로의 일예를 도시한 도면이다.
도 11b 내지 도 13b는 도 11a의 설명에 참조되는 도면이다.
이하에서는 도면을 참조하여 본 발명을 보다 상세하게 설명한다.
이하의 설명에서 사용되는 구성요소에 대한 접미사 "모듈" 및 "부"는 단순히 본 명세서 작성의 용이함만이 고려되어 부여되는 것으로서, 그 자체로 특별히 중요한 의미 또는 역할을 부여하는 것은 아니다. 따라서, 상기 "모듈" 및 "부"는 서로 혼용되어 사용될 수도 있다.
도 1은 본 발명의 일 실시예에 따른 영상표시장치를 도시한 도면이다.
도면을 참조하면, 영상표시장치(100)는, 디스플레이 장치(180)를 포함할 수 있다.
디스플레이 장치(180)의 표시 해상도는, 2K, 4K, 8K, 16K 등으로 증가하는 추세이며, 이에 따라, 디스플레이 장치(180)에 공급되는 파워의 소비전력이 커지게 된다.
한편, 디스플레이 장치(180)는 무기발광패널(LED 패널)을 구비할 수 있다.
구체적으로, 디스플레이 장치(180)는, 복수의 발광 다이오드(LED), 복수의 발광 다이오드(LED)를 구동하기 위한 복수의 구동 장치를 구비할 수 있다.
한편, 복수의 발광 다이오드의 구동을 위해 복수의 구동 장치가 사용되며, 복수의 구동 장치 사이에서는, 데이터 전송을 위한, 데이터 통신이 수행된다.
그러나, 복수의 발광 다이오드의 개수가 증대될수록, 즉, 대화면일 수록, 데이터 전송시에 데이터 전송 기간이 증대되고, 데이터 전송시의 손실이 증대되는 단점이 있다.
이러한 점을 해결하기 위해, 본 발명의 일실시예에 따른 영상표시장치(100) 내의 디스플레이 장치(180)는, 복수의 발광 다이오드(LED1~LEDk)와, 복수의 발광 다이오드(LED1~LEDk)를 구동하기 위한 구동 신호를 출력하는 복수의 구동 장치(DR1~DRn)를 포함하고, 복수의 구동 장치(DR1~DRn) 각각은, 입력되는 공통 커맨드 데이터(CCD)를 바이패스하여, 인접하는 구동 장치로 출력한다. 이에 따라, 복수의 구동 장치(DR1~DRn)에 전송되는 데이터의 전송 기간을 단축할 수 있게 된다. 특히, 복수의 구동 장치(DR1~DRn)에 전송되는 공통 커맨드(command) 데이터(CCD)의 전송 기간을 단축할 수 있게 된다.
한편, 본 발명의 다른 실시예에 따른 영상표시장치(100) 내의 디스플레이 장치(180)는, 복수의 발광 다이오드(LED1~LEDk)와, 복수의 발광 다이오드(LED1~LEDk)를 구동하기 위한 구동 신호를 출력하는 복수의 구동 장치(DR1~DRn)를 포함하고, 복수의 구동 장치(DR1~DRn) 각각은, 입력되는 제1 이미지 데이터(IMD)가 제1 개수의 비트(bit)를 포함하는 경우, 제1 개수의 비트의 제1 이미지 데이터(IMD)를 인접하는 구동 장치로 출력하며, 입력되는 제2 이미지 데이터(IMD)가 제1 개수 보다 큰 제2 개수의 비트를 포함하는 경우, 제2 개수의 비트의 제2 이미지 데이터(IMD)를 인접하는 구동 장치로 출력한다. 이에 따라, 복수의 구동 장치(DR1~DRn)에 전송되는 이미지 데이터(IMD)의 전송 기간을 단축할 수 있게 된다. 특히, 이미지 데이터(IMD)의 비트의 개수 가변시에, 더미 데이터(dummy data)의 부가 없이, 가변되는 비트의 이미지 데이터(IMD)를 신속하게 전송할 수 있게 된다.
한편, 도 1의 영상표시장치(100)는, 사이니지, TV, 모니터, 차량용 디스플레이 장치, 태블릿 PC 등이 가능하다.
도 2는 도 1의 영상표시장치의 내부 블록도의 일예이다.
도 2를 참조하면, 본 발명의 일실시예에 의한 영상표시장치(100)는, 영상 수신부(105), 외부장치 인터페이스부(130), 메모리(140), 조도 센서(145), 사용자입력 인터페이스부(150), 신호 처리 장치(170), 디스플레이 장치(180), 오디오 출력부(185)를 포함할 수 있다.
영상 수신부(105)는, 튜너부(110), 복조부(120), 네트워크 인터페이스부(130), 외부장치 인터페이스부(130)를 포함할 수 있다.
한편, 영상 수신부(105)는, 도면과 달리, 튜너부(110), 복조부(120)와, 외부장치 인터페이스부(130)만을 포함하는 것도 가능하다. 즉, 네트워크 인터페이스부(130)를 포함하지 않을 수도 있다.
튜너부(110)는, 안테나(미도시)를 통해 수신되는 RF(Radio Frequency) 방송 신호 중 사용자에 의해 선택된 채널 또는 기저장된 모든 채널에 해당하는 RF 방송 신호를 선택한다. 또한, 선택된 RF 방송 신호를 중간 주파수 신호 혹은 베이스 밴드 영상 또는 음성신호로 변환한다.
한편, 튜너부(110)는, 복수 채널의 방송 신호를 수신하기 위해, 복수의 튜너를 구비하는 것이 가능하다. 또는, 복수 채널의 방송 신호를 동시에 수신하는 단일 튜너도 가능하다.
복조부(120)는 튜너부(110)에서 변환된 디지털 IF 신호(DIF)를 수신하여 복조 동작을 수행한다.
복조부(120)는 복조 및 채널 복호화를 수행한 후 스트림 신호(TS)를 출력할 수 있다. 이때 스트림 신호는 영상 신호, 음성 신호 또는 데이터 신호가 다중화된 신호일 수 있다.
복조부(120)에서 출력한 스트림 신호는 신호 처리 장치(170)로 입력될 수 있다. 신호 처리 장치(170)는 역다중화, 영상/음성 신호 처리 등을 수행한 후, 디스플레이 장치(180)에 영상을 출력하고, 오디오 출력부(185)로 음성을 출력한다.
외부장치 인터페이스부(130)는, 접속된 외부 장치(미도시), 예를 들어, 셋탑 박스(50)와 데이터를 송신 또는 수신할 수 있다. 이를 위해, 외부장치 인터페이스부(130)는, A/V 입출력부(미도시)를 포함할 수 있다.
외부장치 인터페이스부(130)는, DVD(Digital Versatile Disk), 블루레이(Blu ray), 게임기기, 카메라, 캠코더, 컴퓨터(노트북), 셋탑 박스, USB와 같은 저장 장치 등과 같은 외부 장치와 유/무선으로 접속될 수 있으며, 외부 장치와 입력/출력 동작을 수행할 수도 있다.
A/V 입출력부는, 외부 장치의 영상 및 음성 신호를 입력받을 수 있다. 한편, 무선 통신부(미도시)는, 다른 전자기기와 근거리 무선 통신을 수행할 수 있다.
이러한 무선 통신부(미도시)를 통해, 외부장치 인터페이스부(130)는, 인접하는 이동 단말기(600)와 데이터를 교환할 수 있다. 특히, 외부장치 인터페이스부(130)는, 미러링 모드에서, 이동 단말기(600)로부터 디바이스 정보, 실행되는 애플리케이션 정보, 애플리케이션 이미지 등을 수신할 수 있다.
네트워크 인터페이스부(135)는, 영상표시장치(100)를 인터넷망을 포함하는 유/무선 네트워크와 연결하기 위한 인터페이스를 제공한다. 예를 들어, 네트워크 인터페이스부(135)는, 네트워크를 통해, 인터넷 또는 컨텐츠 제공자 또는 네트워크 운영자가 제공하는 컨텐츠 또는 데이터들을 수신할 수 있다.
한편, 네트워크 인터페이스부(135)는, 무선 통신부(미도시)를 포함할 수 있다.
메모리(140)는, 신호 처리 장치(170) 내의 각 신호 처리 및 제어를 위한 프로그램이 저장될 수도 있고, 신호 처리된 영상, 음성 또는 데이터 신호를 저장할 수도 있다.
또한, 메모리(140)는 외부장치 인터페이스부(130)로 입력되는 영상, 음성 또는 데이터 신호의 임시 저장을 위한 기능을 수행할 수도 있다. 또한, 메모리(140)는, 채널 맵 등의 채널 기억 기능을 통하여 소정 방송 채널에 관한 정보를 저장할 수 있다.
도 2의 메모리(140)가 신호 처리 장치(170)와 별도로 구비된 실시예를 도시하고 있으나, 본 발명의 범위는 이에 한정되지 않는다. 메모리(140)는 신호 처리 장치(170) 내에 포함될 수 있다.
조도 센서(145)는, 영상표시장치(100) 주변의 조도를 센싱할 수 있다. 센싱된 조도 값은, 신호 처리 장치(170)에 전달될 수 있다.
사용자입력 인터페이스부(150)는, 사용자가 입력한 신호를 신호 처리 장치(170)로 전달하거나, 신호 처리 장치(170)로부터의 신호를 사용자에게 전달한다.
예를 들어, 원격제어장치(200)로부터 전원 온/오프, 채널 선택, 화면 설정 등의 사용자 입력 신호를 송신/수신하거나, 전원키, 채널키, 볼륨키, 설정치 등의 로컬키(미도시)에서 입력되는 사용자 입력 신호를 신호 처리 장치(170)에 전달하거나, 사용자의 제스처를 센싱하는 센서부(미도시)로부터 입력되는 사용자 입력 신호를 신호 처리 장치(170)에 전달하거나, 신호 처리 장치(170)로부터의 신호를 센서부(미도시)로 송신할 수 있다.
신호 처리 장치(170)는, 튜너부(110) 또는 복조부(120) 또는 네트워크 인터페이스부(135) 또는 외부장치 인터페이스부(130)를 통하여, 입력되는 스트림을 역다중화하거나, 역다중화된 신호들을 처리하여, 영상 또는 음성 출력을 위한 신호를 생성 및 출력할 수 있다.
예를 들어, 신호 처리 장치(170)는, 영상 수신부(105)에서 수신된 방송 신호 또는 HDMI 신호 등을 수신하고, 수신되는 방송 신호 또는 HDMI 신호에 기초한 신호 처리를 수행하여, 신호 처리된 영상 신호를 출력할 수 있다.
신호 처리 장치(170)에서 영상 처리된 영상 신호는 디스플레이 장치(180)로 입력되어, 해당 영상 신호에 대응하는 영상으로 표시될 수 있다. 또한, 신호 처리 장치(170)에서 영상 처리된 영상 신호는 외부장치 인터페이스부(130)를 통하여 외부 출력장치로 입력될 수 있다.
신호 처리 장치(170)에서 처리된 음성 신호는 오디오 출력부(185)로 음향 출력될 수 있다. 또한, 신호 처리 장치(170)에서 처리된 음성 신호는 외부장치 인터페이스부(130)를 통하여 외부 출력장치로 입력될 수 있다.
도 2에는 도시되어 있지 않으나, 신호 처리 장치(170)는 역다중화부, 영상처리부 등을 포함할 수 있다. 즉, 신호 처리 장치(170)는, 다양한 신호 처리를 수행할 수 있으며, 이에 따라, 시스템 온 칩(System On Chip,SOC)의 형태로 구현될 수 있다. 이에 대해서는 도 3을 참조하여 후술한다.
그 외, 신호 처리 장치(170)는, 영상표시장치(100) 내의 전반적인 동작을 제어할 수 있다. 예를 들어, 신호 처리 장치(170)는 튜너부(110)를 제어하여, 사용자가 선택한 채널 또는 기저장된 채널에 해당하는 RF 방송을 선택(Tuning)하도록 제어할 수 있다.
또한, 신호 처리 장치(170)는 사용자입력 인터페이스부(150)를 통하여 입력된 사용자 명령 또는 내부 프로그램에 의하여 영상표시장치(100)를 제어할 수 있다.
한편, 신호 처리 장치(170)는, 영상을 표시하도록 디스플레이 장치(180)를 제어할 수 있다. 이때, 디스플레이 장치(180)에 표시되는 영상은, 정지 영상 또는 동영상일 수 있으며, 2D 영상 또는 3D 영상일 수 있다.
한편, 신호 처리 장치(170)는 디스플레이 장치(180)에 표시되는 영상 내에, 소정 오브젝트가 표시되도록 할 수 있다. 예를 들어, 오브젝트는, 접속된 웹 화면(신문, 잡지 등), EPG(Electronic Program Guide), 다양한 메뉴, 위젯, 아이콘, 정지 영상, 동영상, 텍스트 중 적어도 하나일 수 있다.
한편, 신호 처리 장치(170)는, 촬영부(미도시)로부터 촬영된 영상에 기초하여, 사용자의 위치를 인식할 수 있다. 예를 들어, 사용자와 영상표시장치(100) 간의 거리(z축 좌표)를 파악할 수 있다. 그 외, 사용자 위치에 대응하는 디스플레이 장치(180) 내의 x축 좌표, 및 y축 좌표를 파악할 수 있다.
한편, 신호 처리 장치(170)는, 조도 센서(145)에 의해 센싱된 조도값에 기초하여, 복수의 발광 다이오드의 구동을 위한 스캔 스위칭 소자에 인가되는 스캔 신호의 레벨 또는 복수의 발광 다이오드의 구동을 위한 데이터 스위칭 소자에 인가되는 데이터 신호의 레벨이 가변되도록 제어할 수 있다.
특히, 신호 처리 장치(170)는, 주변 조도가 높을수록, 스캔 스위칭 소자에 인가되는 스캔 신호의 레벨 또는 데이터 스위칭 소자에 인가되는 데이터 신호의 레벨이, 작아지도록 제어할 수 있다.
디스플레이 장치(180)는, 신호 처리 장치(170)에서 처리된 영상 신호, 데이터, OSD 신호, 컨트롤 신호 또는 외부장치 인터페이스부(130)에서 수신되는 영상 신호, 데이터, 컨트롤 신호 등을 변환하여 구동 신호를 생성한다.
한편, 디스플레이 장치(180)는, 터치 스크린으로 구성되어 출력 장치 이외에 입력 장치로 사용되는 것도 가능하다.
오디오 출력부(185)는, 신호 처리 장치(170)에서 음성 처리된 신호를 입력 받아 음성으로 출력한다.
촬영부(미도시)는 사용자를 촬영한다. 촬영부(미도시)는 1 개의 카메라로 구현되는 것이 가능하나, 이에 한정되지 않으며, 복수 개의 카메라로 구현되는 것도 가능하다. 촬영부(미도시)에서 촬영된 영상 정보는 신호 처리 장치(170)에 입력될 수 있다.
신호 처리 장치(170)는, 촬영부(미도시)로부터 촬영된 영상, 또는 센서부(미도시)로부터의 감지된 신호 각각 또는 그 조합에 기초하여 사용자의 제스처를 감지할 수 있다.
전원 공급부(190)는, 영상표시장치(100) 전반에 걸쳐 해당 전원을 공급한다. 특히, 전원 공급부(190)는, 시스템 온 칩(System On Chip,SOC)의 형태로 구현될 수 있는 신호 처리 장치(170)와, 영상 표시를 위한 디스플레이 장치(180), 및 오디오 출력을 위한 오디오 출력부(185) 등에 전원을 공급할 수 있다.
구체적으로, 전원 공급부(190)는, 교류 전압을 직류 전압으로 변환하는 컨버터와, 직류 전압의 레벨을 변환하는 dc/dc 컨버터를 구비할 수 있다.
원격제어장치(200)는, 사용자 입력을 사용자입력 인터페이스부(150)로 송신한다. 이를 위해, 원격제어장치(200)는, 블루투스(Bluetooth), RF(Radio Frequency) 통신, 적외선(IR) 통신, UWB(Ultra Wideband), 지그비(ZigBee) 방식 등을 사용할 수 있다. 또한, 원격제어장치(200)는, 사용자입력 인터페이스부(150)에서 출력한 영상, 음성 또는 데이터 신호 등을 수신하여, 이를 원격제어장치(200)에서 표시하거나 음성 출력할 수 있다.
한편, 상술한 영상표시장치(100)는, 고정형 또는 이동형 디지털 방송 수신 가능한 디지털 방송 수신기일 수 있다.
한편, 도 2에 도시된 영상표시장치(100)의 블록도는 본 발명의 일실시예를 위한 블록도이다. 블록도의 각 구성요소는 실제 구현되는 영상표시장치(100)의 사양에 따라 통합, 추가, 또는 생략될 수 있다. 즉, 필요에 따라 2 이상의 구성요소가 하나의 구성요소로 합쳐지거나, 혹은 하나의 구성요소가 2 이상의 구성요소로 세분되어 구성될 수 있다. 또한, 각 블록에서 수행하는 기능은 본 발명의 실시예를 설명하기 위한 것이며, 그 구체적인 동작이나 장치는 본 발명의 권리범위를 제한하지 아니한다.
도 3은 도 2의 신호 처리 장치의 내부 블록도의 일예이다.
도면을 참조하여 설명하면, 본 발명의 일실시예에 의한 신호 처리 장치(170)는, 역다중화부(310), 영상 처리부(320), 프로세서(330), 오디오 처리부(370)를 포함할 수 있다. 그 외, 데이터 처리부(미도시)를 더 포함할 수 있다.
역다중화부(310)는, 입력되는 스트림을 역다중화한다. 예를 들어, MPEG-2 TS가 입력되는 경우 이를 역다중화하여, 각각 영상, 음성 및 데이터 신호로 분리할 수 있다. 여기서, 역다중화부(310)에 입력되는 스트림 신호는, 튜너부(110) 또는 복조부(120) 또는 외부장치 인터페이스부(130)에서 출력되는 스트림 신호일 수 있다.
영상 처리부(320)는, 입력되는 영상에 대한 신호 처리를 수행할 수 있다. 예를 들어, 영상 처리부(320)는, 역다중화부(310)로부터 역다중화된 영상 신호의 영상 처리를 수행할 수 있다.
이를 위해, 영상 처리부(320)는, 영상 디코더(325), 스케일러(335), 화질 처리부(635), 영상 인코더(미도시), OSD 처리부(340), 프레임 레이트 변환부(350), 및 포맷터(360) 등을 포함할 수 있다.
영상 디코더(325)는, 역다중화된 영상신호를 복호화하며, 스케일러(335)는, 복호화된 영상신호의 해상도를 디스플레이 장치(180)에서 출력 가능하도록 스케일링(scaling)을 수행한다.
영상 디코더(325)는 다양한 규격의 디코더를 구비하는 것이 가능하다. 예를 들어, MPEG-2, H,264 디코더, 색차 영상(color image) 및 깊이 영상(depth image)에 대한 3D 영상 디코더, 복수 시점 영상에 대한 디코더 등을 구비할 수 있다.
스케일러(335)는, 영상 디코더(325) 등에서 영상 복호 완료된, 입력 영상 신호를 스케일링할 수 있다.
예를 들어, 스케일러(335)는, 입력 영상 신호의 크기 또는 해상도가 작은 경우, 업 스케일링하고, 입력 영상 신호의 크기 또는 해상도가 큰 경우, 다운 스케일링할 수 있다.
화질 처리부(635)는, 영상 디코더(325) 등에서 영상 복호 완료된, 입력 영상 신호에 대한 화질 처리를 수행할 수 있다.
예를 들어, 화질 처리부(635)는, 입력 영상 신호의 노이즈 제거 처리를 하거나, 입력 영상 신호의 도계조의 해상를 확장하거나, 영상 해상도 향상을 수행하거나, 하이 다이나믹 레인지(HDR) 기반의 신호 처리를 하거나, 프레임 레이트를 가변하거나, 패널 특성, 특히 유기발광패널에 대응하는 화질 처리 등을 할 수 있다.
OSD 처리부(340)는, 사용자 입력에 따라 또는 자체적으로 OSD 신호를 생성한다. 예를 들어, 사용자 입력 신호에 기초하여, 디스플레이 장치(180)의 화면에 각종 정보를 그래픽(Graphic)이나 텍스트(Text)로 표시하기 위한 신호를 생성할 수 있다. 생성되는 OSD 신호는, 영상표시장치(100)의 사용자 인터페이스 화면, 다양한 메뉴 화면, 위젯, 아이콘 등의 다양한 데이터를 포함할 수 있다. 또한, 생성되는 OSD 신호는, 2D 오브젝트 또는 3D 오브젝트를 포함할 수 있다.
또한, OSD 처리부(340)는, 원격제어장치(200)로부터 입력되는 포인팅 신호에 기초하여, 디스플레이에 표시 가능한, 포인터를 생성할 수 있다. 특히, 이러한 포인터는, 포인팅 신호 처리 장치에서 생성될 수 있으며, OSD 처리부(240)는, 이러한 포인팅 신호 처리 장치(미도시)를 포함할 수 있다. 물론, 포인팅 신호 처리 장치(미도시)가 OSD 처리부(240) 내에 구비되지 않고 별도로 마련되는 것도 가능하다.
프레임 레이트 변환부(Frame Rate Conveter, FRC)(350)는, 입력되는 영상의 프레임 레이트를 변환할 수 있다. 한편, 프레임 레이트 변환부(350)는, 별도의 프레임 레이트 변환 없이, 그대로 출력하는 것도 가능하다.
한편, 포맷터(Formatter)(360)는, 입력되는 영상 신호의 포맷을, 디스플레이에 표시하기 위한 영상 신호로 변화시켜 출력할 수 있다.
특히, 포맷터(Formatter)(360)는, 디스플레이 패널에 대응하도록 영상 신호의 포맷을 변화시킬 수 있다.
프로세서(330)는, 영상표시장치(100) 내 또는 신호 처리 장치(170) 내의 전반적인 동작을 제어할 수 있다.
예를 들어, 프로세서(330)는 튜너(110)를 제어하여, 사용자가 선택한 채널 또는 기저장된 채널에 해당하는 RF 방송을 선택(Tuning)하도록 제어할 수 있다.
또한, 프로세서(330)는, 사용자입력 인터페이스부(150)를 통하여 입력된 사용자 명령 또는 내부 프로그램에 의하여 영상표시장치(100)를 제어할 수 있다.
또한, 프로세서(330)는, 네트워크 인터페이스부(135) 또는 외부장치 인터페이스부(130)와의 데이터 전송 제어를 수행할 수 있다.
또한, 프로세서(330)는, 신호 처리 장치(170) 내의 역다중화부(310), 영상 처리부(320) 등의 동작을 제어할 수 있다.
한편, 신호 처리 장치(170) 내의 오디오 처리부(370)는, 역다중화된 음성 신호의 음성 처리를 수행할 수 있다. 이를 위해 오디오 처리부(370)는 다양한 디코더를 구비할 수 있다.
또한, 신호 처리 장치(170) 내의 오디오 처리부(370)는, 베이스(Base), 트레블(Treble), 음량 조절 등을 처리할 수 있다.
신호 처리 장치(170) 내의 데이터 처리부(미도시)는, 역다중화된 데이터 신호의 데이터 처리를 수행할 수 있다. 예를 들어, 역다중화된 데이터 신호가 부호화된 데이터 신호인 경우, 이를 복호화할 수 있다. 부호화된 데이터 신호는, 각 채널에서 방영되는 방송프로그램의 시작시간, 종료시간 등의 방송정보를 포함하는 전자 프로그램 가이드 정보(Electronic Program Guide) 정보일 수 있다.
한편, 도 3에 도시된 신호 처리 장치(170)의 블록도는 본 발명의 일실시예를 위한 블록도이다. 블록도의 각 구성요소는 실제 구현되는 신호 처리 장치(170)의 사양에 따라 통합, 추가, 또는 생략될 수 있다.
특히, 프레임 레이트 변환부(350), 및 포맷터(360)는 영상 처리부(320) 외에 별도로 마련될 수도 있다.
도 4a는 도 1의 디스플레이 장치 내에 구비되는 복수의 발광 다이오드의 배열의 일예를 나타내는 도면이다.
도면을 참조하면, 디스플레이 장치(180)는, 복수의 발광 다이오드(LED1~LEDk)를 포함하는 회로 보드(BOD)를 구비할 수 있다. 이때, 복수의 발광 다이오드(LED1~LEDk)는, 마이크로 발광 다이오드(micro LED)일 수 있다.
복수의 발광 다이오드(LED1~LEDk)는, 회로 보드(BOD)의 제1 면(SA)에 배치될 수 있다.
도면에서는, 16*16의 발광 다이오드를 예시하나, 이와 달리, 해상도가 증가할수록, 또는 대화면일수록, 발광 다이오드의 개수는 증가하게 된다.
도 4b는 도 4a의 디스플레이 장치 내에 구비되는 복수의 구동 장치의 배열의 일예를 나타내는 도면이다.
도면을 참조하면, 디스플레이 장치(180)는, 복수의 구동 장치(DR1~DRn)를 포함하는 회로 보드(BOD)를 구비할 수 있다.
각 구동 장치(DR1~DRn)는, 회로 보드(BOD)의 제1 면(SA)에 배치되는 복수의 발광 다이오드(LED1~LEDk)의 일부를 구동하기 위한 구동 신호를 출력할 수 있다.
회로 보드(BOD)의 제1 면(SA)의 배면인, 회로 보드(BOD)의 제2 면(SB)에 복수의 구동 장치(DR1~DRn)가 배치될 수 있다.
이와 같이, 복수의 발광 다이오드(LED1~LEDk)는, 회로 보드(BOD)의 제1 면(SA)에 배치되고, 복수의 구동 장치(DR1~DRn)는, 회로 보드(BOD)의 제2 면(SB)에 배치됨으로써, 발광 다이이오드에 의한 발열과, 복수의 구동 장치(DR1~DRn)에 의한 발열을 분리할 수 있게 된다.
도 5는 도 4a의 디스플레이 장치의 단면을 예시한 도면이다.
도면을 참조하면, 디스플레이 장치(180) 내의 회로 보드(BOD) 내의 기판(211) 상에, 하부 배선(212)이 배치되고, 하부 배선(212) 상에, 도금층(214), 접합층(adhesive layer)(213)이 배치될 수 있다.
특히, 도금층(214) 사이에, 접합층(213)이 배치될 수 있다.
도금층(214)과 접합층(213) 상에, 제1 전극(202)이 배치될 수 있으며, 이때의 제1 전극(202)는 P 전극일 수 있다.
제1 전극(202) 상에, 에피층(epi layer)(201)이 배치되며, 에피층(epi layer)(201) 주변에, 패시베이션 층(passivation layer)(203)이 배치될 수 있다.
그리고, 에피층(epi layer)(201) 상에, 제2 전극(204)이 배치될 수 있으며, 이때의 제2 전극(202)는 n 전극일 수 있다.
이에 따라, 기판 상에, 하부 배선(212), 도금층(214), 접합층(adhesive layer)(213), 제1 전극(202), 에피층(epi layer)(201), 패시베이션 층(passivation layer)(203), 및 제2 전극(204)을 포함하는 각각의 발광다이오드가 형성될 수 있다.
한편, 각각의 발광 다이오드 사이에는, 폴리머 재료에 의한, 평탄층(215)가 형성될 수 있다.
한편, 각각의 발광 다이오드의, 제2 전극(204) 상에, 상부 배선(216)이 공통으로 형성될 수 있다.
도 6은 도 2의 디스플레이의 내부 블록도의 일예이다.
도면을 참조하면, LED 기반의 디스플레이 장치(180)는, LED 패널(210), 구동 회로(230)를 포함할 수 있다.
LED 패널(210)은, 복수의 발광 다이오드(LED1~LEDk)를 포함할 수 있다.
한편, LED 패널(210)은, 스캔 신호에 기초하여 스위칭하는 스캔 스위칭 소자(Qa), 데이터 신호에 기초하여 스위칭하는 데이터 스위칭 소자(Qb), 및 데이터 신호에 대응하는 전압을 저장하는 커패시터(Cst)를 더 구비할 수 있다.
구동 회로(230)는, 도 2의 제2 제어부(175)로부터 공급되는 제어신호 및 데이터신호를 통해 LED 패널(210)을 구동한다.
이를 위해, 구동 회로(230)는, 타이밍 컨트롤러(232), 스캔 드라이버(234), 데이터 드라이버(236)를 포함할 수 있다.
타이밍 컨트롤러(timing controller)(232)는, 신호 처리 장치(170)로부터의 컨트롤 신호, R,G,B 데이터, 수직동기신호(Vsync) 등을 입력받아, 컨트롤 신호에 대응하여 스캔 드라이버(234)와 데이터 드라이버(236)를 제어하고, R,G,B 데이터를 재배치하여, 데이터 드라이버(236)에 제공한다.
스캔 드라이버(234)와 데이터 드라이버(236)는, 타이밍 컨트롤러(232)의 제어에 따라, 스캔 라인(SL) 및 데이터 라인(DL)을 통해, 스캔 신호 및 데이터 신호를 LED 패널(210)에 공급한다.
한편, 구동 회로(230)는, 스캔 신호에 기초하여 스위칭하는 스캔 스위칭 소자(Qa), 데이터 신호에 기초하여 스위칭하는 데이터 스위칭 소자(Qb), 및 데이터 신호에 대응하는 전압을 저장하는 커패시터(Cst)를 더 구비할 수도 있다.
전원 공급부(190)는, LED 패널(210)에 구동 전압(VDD)을 공급하며, 데이터 드라이버(236)에 데이터 전압을 공급하며, 스캔 드라이버(234)에 스캔 전압을 공급할 수 있다.
도 7은 도 4a의 발광 다이오드의 다이오드 구동 회로를 도시한 도면이다.
도면을 참조하면, 디스플레이 장치(180) 내의 LED 패널(210) 내의 각 발광 다이오드(LED1~LEDk)를 구동하기 위한 다이오드 구동 회로(DCR)는, 스캔 신호(Sscan)에 기초하여 스위칭하는 스캔 스위칭 소자(Qa), 데이터 신호(Sdata)에 기초하여 스위칭하는 데이터 스위칭 소자(Qb), 및 데이터 신호에 대응하는 전압을 저장하는 커패시터(Cst)에 의해 구동될 수 있다.
스캔 신호(Sscan)에 의해, 스캔 스위칭 소자(Qa가 턴 온되는 경우, 데이터 신호(Scan)가, 데이터 스위칭 소자(Qb), 및 커패시터(Cst)의 일단에 전달된다.
그리고, 데이터 신호(Sdata)에 의해, 데이터 스위칭 소자(Qb)가 턴 온되며, 구동 전압(Vdd)에 기초한, 전류(Sdi)가, LED와 데이터 스위칭 소자(Qb)를 거쳐, 접지로 흐르게 된다. 이때, 커패시터(Cst)는, 데이터 신호(Sdata)를 저장하며, 소정 시간 동안, 데이터 스위칭 소자(Qb)가 턴 온되도록 한다.
한편, 데이터 신호(Sdata)는, PWM 기반의 신호 또는 PAM 기반의 신호일 수 있다. 즉, 펄스폭 또는 펄스 크기에 따라, LED에 흐르는 전류가 가변되며, LED 에서의 발광 휘도가 가변되게 된다.
도 8은 도 4a의 디스플레이 장치 내의 구동 회로의 일예를 도시한 도면이다.
도면을 참조하면, 복수의 발광 다이오드(LED1~LEDk)를 구비하는 디스플레이 장치(100)를 구동하기 위한 구동 회로(230)는, 호스트 장치(810), 및 복수의 구동 장치(DR1~DRn)를 구비할 수 있다.
호스트 장치(810)는, 데이터, 컨트롤 신호, 클럭 신호를 출력할 수 있으며, 각 복수의 구동 장치(DR1~DRn)는, 데이터, 컨트롤 신호, 클럭 신호를 수신할 수 있다.
각 구동 장치(DR1~DRn)는, 입력되는 데이터(DI), 컨트롤 신호, 클럭 신호를 이용하여, 각 구동 장치 별로 할당된 복수의 발광 다이오드 구동을 위한 구동 신호를 출력할 수 있다.
예를 들어, 각 구동 장치(DR1~DRn)는, 입력되는 컨트롤 신호, 클럭 신호에 기초하여, 스캔 스위칭 소자(Qa)의 스위칭을 위한 스캔 신호(Sscan)를 생성하고, 스캔 신호(Sscan)에 기초하여 스캔 스위칭 소자(Qa)를 구동할 수 있다.
한편, 각 구동 장치(DR1~DRn)는, 입력되는 컨트롤 신호, 데이터(DI)에 기초하여, 데이터 스위칭 소자(Qa)의 스위칭을 위한 데이터 신호(Sdata)를 생성하고, 데이터 신호(Sdata)에 기초하여 데이트 스위칭 소자(Qb)를 구동할 수 있다.
한편, 각 구동 장치(DR1~DRn)는, 입력되는 데이터(DI) 중 해당하는 이미지 데이터를 내부의 시프트 레지스터에 저장하고, 그 외의 이미지 데이터를 인접하는 구동 장치로 전송할 수 있다. 이에 따라, 순차적으로 이미지 데이터가, 각 구동 장치(DR1~DRn)로 전송되게 된다.
도 9a는 본 발명과 관련된 디스플레이 장치 내의 구동 회로의 일예를 도시한 도면이고, 도 9b 내지 도 10c는 도 9a의 설명에 참조되는 도면이다.
도 9a의 구동 회로(230x)는, 호스트 장치(810x), 및 복수의 구동 장치(DRax~DRnx)를 구비할 수 있다.
호스트 장치(810x)는, 데이터, 컨트롤 신호, 클럭 신호를 출력할 수 있으며, 각 구동 장치(DR1x~DRnx)는, 데이터, 컨트롤 신호, 클럭 신호를 수신할 수 있다.
한편, 컨트롤 신호, 클럭 신호는, 각 구동 장치(DR1x~DRnx)에 공통으로 인가되며, 데이터는, 각 구동 장치(DR1x~DRnx)를 경유하여 순차적으로 전송된다.
즉, 호스트 장치(810x)로부터의 데이터는, 데이지 체인(daisy chain) 방식에 의해, 제1 구동 장치(DR1x), 제2 구동 장치(DR2x), 제n 구동 장치(DRnx)로 순차적으로 전달되며, 각 구동 장치(DR1x~DRnx)는, 해당하는 이미지 데이터를 내부의 시프트 레지스터(SFx)에 저장하고, 그 외의 이미지 데이터를 인접하는 구동 장치로 순차적으로 전송할 수 있다.
즉, 각 구동 장치(DR1x~DRnx)는, 데이터 수신을 위한 수신 장치이자, 데이터 전송을 위한 리피터(repeater) 장치로의 역할을 수행할 수 있다.
한편, 제n 구동 장치(DRnx)에서 출력되는 데이터는, 호스트 장치(810x)로 전송될 수 있다.
도 9b는 도 9a의 구동 회로(230x) 내의 구동 장치(DRx)의 내부 블록도이다.
도면을 참조하면, 도 9a와 같은, 데이터 통신 방식을 위해, 도 9a의 구동 회로(230x) 내의 구동 장치(DRx)는, 데이터 입력 단자(Tdx), 컨트롤 입력 단자(Tcox), 클럭 입력 단자(Tclx), 데이터 출력 단자(Tdbx)를 구비하며, 컨트롤 출력 단자, 클럭 출력 단자를 구비하지 않는다.
컨트롤 출력 단자, 클럭 출력 단자를 구비하지 않으므로, 각 구동 장치(DR1x~DRnx)는, 컨트롤 입력 단자(Tcox)를 통해 공통의 컨트롤 신호(controlx)를 입력 받으며, 클럭 입력 단자(Tclx)를 통해, 공통의 클럭 신호(clockx)를 입력받는다.
이에 따라, 공통의 컨트롤 신호(controlx)를 위한 배선(LNax)이 별도로 필요하다. 한편, 구동 장치(DR1x~DRn)의 개수가 증가할수록, 배선(LNax)의 길이가 증가하므로, 배선(LNax) 길이 증가에 의한, 신호 손실이 증가하는 단점이 있다.
또한, 공통의 클럭 신호(clockx)를 위한 배선(LNbx)이 별도로 필요하다. 한편, 구동 장치(DR1x~DRn)의 개수가 증가할수록, 배선(LNbx)의 길이가 증가하므로, 배선(LNbx) 길이 증가에 의한, 신호 손실이 증가하는 단점이 있다.
한편, 도 9a의 구동 회로(230x) 내의 구동 장치(DRx)는, 내부에 이미지 데이터 저장을 위한 시프트 레지스터(SFx)를 더 구비하며, 시프트 레지스터(SFx)에 해당하는 이미지 데이터를 저장하고, 별도로 이미지 데이터를 인접하는 구동 장치로 순차적으로 전송할 수 있다.
이때, 시프트 레지스터의 개수에 대응하여, 수신되는 이미지 데이터, 전송되는 이미지 데이터의 길이는 고정으로 설정된다.
도 9c는 도 9a의 구동 회로(230x) 중 3개의 구동 장치(DRax~DRcx)를 예시하는 도면이고, 도 10a 내지 도 10c는 도 9c의 3개의 구동 장치의 동작을 설명하기 위해 참조되는 도면이다.
3개의 구동 장치(DRax~DRcx)는, 상술한 바와 같이, 데이터 입력 단자(Tdx), 컨트롤 입력 단자(Tcox), 클럭 입력 단자(Tclx), 데이터 출력 단자(Tdbx)를 구비하며, 컨트롤 출력 단자, 클럭 출력 단자를 구비하지 않는다.
그리고, 3개의 구동 장치(DRax~DRcx)는, 내부에 이미지 데이터 저장을 위한 시프트 레지스터(SFx)를 구비한다.
도 10a는 호스트 장치(810x)에서 3 비트의 이미지 데이터가 출력되어, 3개의 구동 장치(DRax~DRcx)에 전송되는 것을 예시하는 도면이다.
도면을 참조하면, 제1 구동 장치(DRax)에는 [1 0 0], 제2 구동 장치(DRbx)에는 [0 1 0], 제3 구동 장치(DRcx)에는 [0 0 1]의 3 비트의 이미지 데이터가 각각 전송된다.
이를 위해, 호스트 장치(810x)는, t1 시간 부터 t10 시간 까지, 순차적으로, 1,0,0, 0,1,0, 0,0,1,x의 비트를 출력한다.
이러한 비트 데이터는, 각 구동 장치(DRax~DRcx)의 데이터 입력 단자(Tdx)를 통해 입력된다.
그리고, 제1 구동 장치(DRax) 내의 3개의 시프트 레지스터(SFX) 중 D0에는, t1 시간 부터 t10 시간 까지, 순차적으로, X,1,0, 0,0,1, 0,0,0,1의 비트가 입력된다. 즉, 1 타임 시간 지연된 비트가 순차적으로 입력된다.
이와 유사하게, 제1 구동 장치(DRax) 내의 3개의 시프트 레지스터(SFX) 중 D1에는, 2 타임 시간 지연된 비트가 순차적으로 입력된다.
이와 유사하게, 제1 구동 장치(DRax) 내의 3개의 시프트 레지스터(SFX) 중 D2에는, 3 타임 시간 지연된 비트가 순차적으로 입력된다.
이와 유사하게, 제2 구동 장치(DRbx) 내의 3개의 시프트 레지스터(SFX) 중 D0에는, 4 타임 시간 지연된 비트가 순차적으로 입력된다.
이와 유사하게, 제3 구동 장치(DRcx) 내의 3개의 시프트 레지스터(SFX) 중 D2에는, 9 타임 시간 지연된 비트가 순차적으로 입력된다.
한편, 각 구동 장치(DRax~DRcx)의 컨트롤 입력 단자(Tcox)에는 공통의 컨트롤 신호가 입력된다.
도면에서는, t1 시간 부터 t10 시간 까지, 순차적으로, 0,0,0,0,0,0,0,0,1,0의 비트를 예시한다. 즉, t9 시간에만, 비트의 '1'로 나타나며, 이에 따라, t9 시간 이후인 t10에, 각 구동 장치(DRax~DRcx)는, 내부의 시프트 레지스터(SFX)에 입력되어 저장되는 데이터를 캡쳐하게 된다.
즉, 제1 구동 장치(DRax) 내의 시프트 레지스터(SFX)는, [1 0 0]의 데이터(Ara1x)를 캡쳐하며, 제2 구동 장치(DRbx)내의 시프트 레지스터(SFX)는, [0 1 0]의 데이터(Arb1x)를 캡쳐하며, 제3 구동 장치(DRcx)내의 시프트 레지스터(SFX)는, [0 0 1]의 데이터(Arc1x)를 캡쳐한다.
도 10b는 호스트 장치(810x)에서 2 비트의 이미지 데이터가 출력되어, 3개의 구동 장치(DRax~DRcx)에 전송되는 것을 예시하는 도면이다.
도면을 참조하면, 제1 구동 장치(DRax)에는 [1 1], 제2 구동 장치(DRbx)에는 [1 0], 제3 구동 장치(DRcx)에는 [0 1]의 3 비트의 이미지 데이터가 각각 전송된다.
이를 위해, 호스트 장치(810x)는, t1 시간 부터 t10 시간 까지, 순차적으로, 1,1,0, 1,0,0, 0,1,0,x의 비트를 출력한다.
한편, 각 구동 장치(DRax~DRcx)내의 시프트 레지스터의 개수가 3개이나, 전송되는 이미지 데이터의 비트 개수가 2개이므로, 호스트 장치(810x)는, 더미 데이터를 부가하여 전송한다. 이에 따라, 전송되는 이미지 데이터의 길이는, 시프트 레지스터의 개수의 대응하여, 고정으로 설정된다.
도면에서는, t3의 '0', t6의 '0', t9의 '0'와 같은 더미 데이터(dummy data)를 예시한다.
이러한 비트 데이터는, 각 구동 장치(DRax~DRcx)의 데이터 입력 단자(Tdx)를 통해 입력된다.
그리고, 제1 구동 장치(DRax) 내의 3개의 시프트 레지스터(SFX) 중 D0에는, t1 시간 부터 t10 시간 까지, 순차적으로, X,1,1, 0,1,0, 0,0,1,0의 비트가 입력된다. 즉, 1 타임 시간 지연된 비트가 순차적으로 입력된다.
이와 유사하게, 제1 구동 장치(DRax) 내의 3개의 시프트 레지스터(SFX) 중 D1에는, 2 타임 시간 지연된 비트가 순차적으로 입력된다.
이와 유사하게, 제1 구동 장치(DRax) 내의 3개의 시프트 레지스터(SFX) 중 D2에는, 3 타임 시간 지연된 비트가 순차적으로 입력된다.
이와 유사하게, 제2 구동 장치(DRbx) 내의 3개의 시프트 레지스터(SFX) 중 D0에는, 4 타임 시간 지연된 비트가 순차적으로 입력된다.
이와 유사하게, 제3 구동 장치(DRcx) 내의 3개의 시프트 레지스터(SFX) 중 D2에는, 9 타임 시간 지연된 비트가 순차적으로 입력된다.
한편, 각 구동 장치(DRax~DRcx)의 컨트롤 입력 단자(Tcox)에는 공통의 컨트롤 신호가 입력된다.
도면에서는, t1 시간 부터 t10 시간 까지, 순차적으로, 0,0,0,0,0,0,0,0,1,0의 비트를 예시한다. 즉, t9 시간에만, 비트의 '1'로 나타나며, 이에 따라, t9 시간 이후, 각 구동 장치(DRax~DRcx)는, 내부의 시프트 레지스터(SFX)에 입력되어 저장되는 데이터를 캡쳐하게 된다.
즉, 제1 구동 장치(DRax) 내의 시프트 레지스터(SFX)는, [0 1 0] 중 '0'을 제외한 [1 0]의 데이터(Ara2x)를 캡쳐하며, 제2 구동 장치(DRbx)내의 시프트 레지스터(SFX)는, [0 1 0] 중 '0'을 제외한 [1 0]의 데이터(Arb2x)를 캡쳐하며, 제3 구동 장치(DRcx)내의 시프트 레지스터(SFX)는, [0 0 1] 중 '0'을 제외한 [0 1]의 데이터(Arc2x)를 캡쳐한다.
도 10b에서는, 더미 데이터가 하위 비트에 추가되는 것을 예시하며, 이러한 더미 데이터를 부가함으로써, 불필요한 기간이 소요되며, 데이터 전송의 정확성도 낮아지게 된다.
도 10c는 호스트 장치(810x)에서 3 비트의 커맨드 데이터가 출력되어, 3개의 구동 장치(DRax~DRcx)에 전송되는 것을 예시하는 도면이다.
도면을 참조하면, 제1 구동 장치(DRax)에는 [0 1 0], 제2 구동 장치(DRbx)에는 [0 1 0], 제3 구동 장치(DRcx)에는 [0 1 0]의 3 비트의 커맨드 데이터가 각각 전송된다. 즉, 공통의 커맨드 데이터인 [0 1 0]이 각각의 구동 장치를 위해 전송되는 것을 예시한다.
이를 위해, 호스트 장치(810x)는, t1 시간 부터 t10 시간 까지, 순차적으로, 0,1,0, 0,1,0, 0,1,0,0의 비트를 출력한다.
이러한 비트 데이터는, 각 구동 장치(DRax~DRcx)의 데이터 입력 단자(Tdx)를 통해 입력된다.
그리고, 제1 구동 장치(DRax) 내의 3개의 시프트 레지스터(SFX) 중 D0에는, t1 시간 부터 t10 시간 까지, 순차적으로, X,0,1, 0,0,1, 0,0,1,0의 비트가 입력된다. 즉, 1 타임 시간 지연된 비트가 순차적으로 입력된다.
이와 유사하게, 제1 구동 장치(DRax) 내의 3개의 시프트 레지스터(SFX) 중 D1에는, 2 타임 시간 지연된 비트가 순차적으로 입력된다.
이와 유사하게, 제1 구동 장치(DRax) 내의 3개의 시프트 레지스터(SFX) 중 D2에는, 3 타임 시간 지연된 비트가 순차적으로 입력된다.
이와 유사하게, 제2 구동 장치(DRbx) 내의 3개의 시프트 레지스터(SFX) 중 D0에는, 4 타임 시간 지연된 비트가 순차적으로 입력된다.
이와 유사하게, 제3 구동 장치(DRcx) 내의 3개의 시프트 레지스터(SFX) 중 D2에는, 9 타임 시간 지연된 비트가 순차적으로 입력된다.
한편, 각 구동 장치(DRax~DRcx)의 컨트롤 입력 단자(Tcox)에는 공통의 컨트롤 신호가 입력된다.
도면에서는, t1 시간 부터 t10 시간 까지, 순차적으로, 0,0,0,0,0,0,0,0,1,0의 비트를 예시한다. 즉, t9 시간에만, 비트의 '1'로 나타나며, 이에 따라, t9 시간 이후인 t10에, 각 구동 장치(DRax~DRcx)는, 내부의 시프트 레지스터(SFX)에 입력되어 저장되는 데이터를 캡쳐하게 된다.
즉, 제1 구동 장치(DRax) 내의 시프트 레지스터(SFX)는, [0 1 0]의 데이터(Ara3x)를 캡쳐하며, 제2 구동 장치(DRbx)내의 시프트 레지스터(SFX)는, [0 1 0]의 데이터(Arb3x)를 캡쳐하며, 제3 구동 장치(DRcx)내의 시프트 레지스터(SFX)는, [0 1 0]의 데이터(Arc3x)를 캡쳐한다.
도 10c에서는, 공통의 커맨드 데이터를 전송하기 위해, 호스트 장치(810x)가 각 구동 장치별 커맨드 데이터를, 전송하며, 이에 따라, 구동 장치의 개수가 증가함에 따라, 또한, 각 구동 장치 내의 시프트 레지스터의 개수가 증가함에 따라, 공통의 커맨드 데이터의 전송 기간이 증대되는 단점 있다.
본 발명의 실시예에서는, 도 10b 내지 도 10c 등의 단점을 해결하기 위해, 공통 커맨드 데이터(CCD)가 입력되는 경우, 시프트 레지스터를 경유하지 않고, 인접하는 구동 장치로 바이패스 되도록 하고, 데이터 입력 단자(Td)를 통해 입력되는 데이터의 길이가 가변되도록 한다. 이에 대해서는, 도 11a 이하를 참조하여 기술한다.
도 11a는 본 발명의 일 실시예에 따른 디스플레이 장치 내의 구동 회로의 일예를 도시한 도면이고, 도 11b 내지 도 13b는 도 11a의 설명에 참조되는 도면이다.
본 발명의 일 실시예에 따른 디스플레이 장치(180)는, 복수의 발광 다이오드(LED1~LEDk)와, 복수의 발광 다이오드(LED1~LEDk)를 구동하기 위한 구동 신호를 출력하는 복수의 구동 장치(DR1~DRn)를 포함할 수 있다.
도 11a를 참조하면, 본 발명의 일 실시예에 따른 디스플레이 장치(180) 내의 구동 회로(230)는, 복수의 구동 장치(DR1~DRn)와, 호스트 장치(810)를 구비할 수 있다. 이때의 호스트 장치(810)는, 도 6의 타이밍 컨트롤러(232)에 대응할 수 있다.
한편, 복수의 구동 장치(DR1~DRn)는, 도 6의 스캔 드라이버(234), 데이터 드라이버(236), 및 스캔 신호에 기초하여 스위칭하는 스캔 스위칭 소자(Qa), 데이터 신호에 기초하여 스위칭하는 데이터 스위칭 소자(Qb), 및 데이터 신호에 대응하는 전압을 저장하는 커패시터(Cst)를 구비할 수 있다.
한편, 복수의 구동 장치(DR1~DRn)는, 내부의 스캔 스위칭 소자(Qa)와, 데이터 스위칭 소자(Qb)의 턴 온에 따른, 구동 신호, 즉, 구동 전류(Sdi)를 각 발광 다이오드(LED1~LEDk)에 공급할 수 있다.
한편, 호스트 장치(810)는, 데이터, 컨트롤 신호, 클럭 신호를 출력할 수 있으며, 각 구동 장치(DR1~DRn)는, 데이터, 컨트롤 신호, 클럭 신호를 수신할 수 있다.
한편, 컨트롤 신호, 클럭 신호는, 각 구동 장치(DR1~DRn)에 공통으로 입력되지 않고, 각각 입력되고, 각각 출력된다. 즉, 컨트롤 신호, 클럭 신호는, 각 구동 장치(DR1~DRn)를 경유하여 순차적으로 전송된다.
한편, 데이터는, 각 구동 장치(DR1~DRn)를 경유하여 순차적으로 전송된다.
이를 위해, 복수의 구동 장치(DR1~DRn) 각각은, 도 11b와 같이, 데이터 입력 단자(Td), 컨트롤 입력 단자(Tco), 클럭 입력 단자(Tcl), 데이터 출력 단자(Tdb), 컨트롤 출력 단자(Tcob), 클럭 출력 단자(Tclb)를 구비한다.
즉, 도 9a와 달리, 공통의 컨트롤 신호(control)를 위한 배선(LNax), 공통의 클럭 신호(clock)를 위한 배선(LNbx)이 생략된다. 배선 길이 저감 및 컨트롤 신호, 클럭 신호의 레벨 다운을 저감할 수 있게 된다.
즉, 호스트 장치(810)로부터의 데이터, 컨트롤 신호, 클럭 신호가, 데이지 체인(daisy chain) 방식에 의해, 제1 구동 장치(DR1), 제2 구동 장치(DR2), 제n 구동 장치(DRn)로 순차적으로 전달되며, 각 구동 장치(DR1~DRn)는, 해당하는 데이터를 내부의 시프트 레지스터(SF)에 저장하고, 그 외의 데이터를 인접하는 구동 장치로 순차적으로 전송할 수 있다.
즉, 각 구동 장치(DR1~DRn)는, 데이터 수신을 위한 수신 장치이자, 데이터 전송을 위한 리피터(repeater) 장치로의 역할을 수행할 수 있다.
한편, 제n 구동 장치(DRn)에서 출력되는 데이터는, 호스트 장치(810)로 전송될 수 있다.
한편, 본 발명의 일 실시예에 따른 복수의 구동 장치(DR1~DRn) 각각은, 입력되는 공통 커맨드 데이터(CCD)를 바이패스하여, 인접하는 구동 장치로 출력한다. 이에 따라, 복수의 구동 장치(DR1~DRn)에 전송되는 데이터의 전송 기간을 단축할 수 있게 된다. 특히, 복수의 구동 장치(DR1~DRn)에 전송되는 공통 커맨드 데이터(CCD)의 전송 기간을 단축할 수 있게 된다.
한편, 본 발명의 다른 실시예에 따른 복수의 구동 장치(DR1~DRn) 각각은, 입력되는 제1 이미지 데이터(IMD)가 제1 개수의 비트를 포함하는 경우, 제1 개수의 비트의 제1 이미지 데이터(IMD)를 인접하는 구동 장치로 출력하며, 입력되는 제2 이미지 데이터(IMD)가 제1 개수 보다 큰 제2 개수의 비트를 포함하는 경우, 제2 개수의 비트의 제2 이미지 데이터(IMD)를 인접하는 구동 장치로 출력한다. 이에 따라, 복수의 구동 장치(DR1~DRn)에 전송되는 이미지 데이터(IMD)의 전송 기간을 단축할 수 있게 된다. 특히, 이미지 데이터(IMD)의 비트의 개수 가변시에, 더미 데이터의 부가 없이, 가변되는 비트의 이미지 데이터(IMD)를 신속하게 전송할 수 있게 된다.
도 11b는 도 11a의 구동 회로(230a) 내의 구동 장치(DR)의 내부 블럭도이다.
도면을 참조하면, 도 11a와 같은, 데이터 통신 방식을 위해, 도 11a의 구동 회로(230a) 내의 구동 장치(DR)는, 데이터 입력 단자(Td), 컨트롤 입력 단자(Tco), 클럭 입력 단자(Tcl), 데이터 출력 단자(Tdb), 컨트롤 출력 단자(Tcob), 클럭 출력 단자(Tclb)를 구비하며, 데이터 입력 단자(Td)를 통해 입력되는 공통 커맨드 데이터(CCD)를 바이패스하여, 데이터 출력 단자(Tdb)를 통해, 인접하는 구동 장치로 출력할 수 있다.
이에 따라, 디스플레이 장치(180) 내의 클럭 신호를 위한 배선 길이 저감 및 클럭 신호의 레벨 다운을 저감할 수 있게 된다. 또한, 디스플레이 장치(180) 내의 컨트롤 신호를 위한 배선 길이 저감 및 컨트롤 신호의 레벨 다운을 저감할 수 있게 된다. 특히, 구동 장치(DR1~DRn)의 개수가 증가하더라도, 클럭 신호, 컨트롤 신호의 신호 손실을 저감할 수 있게 된다.
한편, 복수의 구동 장치(DR1~DRn) 각각은, 데이터 입력 단자(Td)를 통해 입력되는 데이터 중 커맨드 데이터의 저장을 위한 제1 시프트 레지스터(SFa)와, 데이터 입력 단자(Td)를 통해 입력되는 데이터 중 이미지 데이터(IMD)의 저장을 위한 제2 시프트 레지스터(SFb)를 구비할 수 있다.
도면에서는, 데이터 입력 단자(Td)를 통해 입력되는 공통 커맨드 데이터를 바애패스 하기 위한 제1 패쓰(PATH1), 데이터 입력 단자(Td)를 통해 입력되는 커맨드 데이터를 제1 시프트 레지스터(SFa)로 전달하는 제2 패쓰(PATH2), 데이터 입력 단자(Td)를 통해 입력되는 이미지 데이터를 제2 시프트 레지스터(SFb)로 전달하는 제3 패쓰(PATH3)를 예시한다. 이에 따라, 커맨드 데이터, 공통 커맨드 데이터, 이미지 데이터(IMD)의 패쓰(path)를 각각 분리할 수 있게 된다. 이와 같이, 각 데이터의 패쓰를 분리함으로써, 데이터 통신시의 대역폭(bandwidth)을 저감할 수 있게 된다.
한편, 복수의 구동 장치(DR1~DRn) 각각은, 제1 패쓰(PATH1)의 공통 커맨드 데이터와 제2 패쓰(PATH2)의 커맨드 데이터를 멀티플렉싱하여 출력하는 제1 멀티플렉서(MUa)와, 제3 패쓰(PATH3)의 이미지 데이터 중 고정 길이 이미지 데이터와 가변 길이 이미지 데이터를 멀티플렉싱하여 출력하는 제2 멀티플렉서(MUb)와, 제1 멀티플렉서(MUa)의 출력과 제2 멀티플렉서(MUb)의 출력을 멀티플렉싱하여 출력하는 제3 멀티플렉서(MUc)를 구비할 수 있다.
예를 들어, 복수의 구동 장치(DR1~DRn) 각각은, 제2 패쓰(PATH2)에 따라, 제1 시프트 레지스터(SFa), 제1 멀티플렉서(MUa)와 제3 멀티플렉서(MUc)를 거쳐 개별 커맨드 데이터를 인접하는 구동 장치로 출력할 수 있다.
구체적으로, 복수의 구동 장치(DR1~DRn) 각각은, 데이터 입력 단자(Td)를 통해, 개별 커맨드 데이터가 입력되는 경우, 개별 커맨드 데이터가 식별 정보에 대응하는 경우, 개별 커맨드 데이터를 제1 시프트 레지스터(SFa)로 저장하고, 개별 커맨드 데이터가 식별 정보에 대응하지 않는 경우, 개별 커맨드 데이터를 바이패스하여, 인접하는 구동 장치로 출력할 수 있다. 이에 따라, 복수의 구동 장치(DR1~DRn)에 전송되는 공통 커맨드 데이터(CCD)의 전송 기간을 단축할 수 있게 된다.
다른 예로, 복수의 구동 장치(DR1~DRn) 각각은, 제1 패쓰(PATH1)에 따라, 제1 멀티플렉서(MUa)와 제3 멀티플렉서(MUc)를 거쳐 공통 커맨드 데이터(CCD)를 인접하는 구동 장치로 출력할 수 있다.
또 다른 예로, 복수의 구동 장치(DR1~DRn) 각각은, 제3 패쓰(PATH3)에 따라, 제2 시프트 레지스터(SFb), 제2 멀티플렉서(MUb)와 제3 멀티플렉서(MUc)를 거쳐 고정 길이의 이미지 데이터를 인접하는 구동 장치로 출력할 수 있다.
또 다른 예로, 복수의 구동 장치(DR1~DRn) 각각은, 제3 패쓰(PATH3)에 따라, 제2 시프트 레지스터(SFb)의 일부, 제2 멀티플렉서(MUb)와 제3 멀티플렉서(MUc)를 거쳐 가변 길이의 이미지 데이터를 인접하는 구동 장치로 출력할 수 있다.
이에 따라, 커맨드 데이터와 이미지 데이터(IMD)의 패쓰(path)를 분리할 수 있게 된다.
또한, 고정 길이의 이미지 데이터와, 가변 길이의 이미지 데이터의 패쓰를 분리할 수 있게 된다.
도 11c는 도 11a의 구동 회로(230a) 중 3개의 구동 장치(DRa~DRc)를 예시하는 도면이고, 도 12a 내지 도 13b는 도 9c의 3개의 구동 장치의 동작을 설명하기 위해 참조되는 도면이다.
3개의 구동 장치(DRa~DRc)는, 상술한 바와 같이, 데이터 입력 단자(Td), 컨트롤 입력 단자(Tco), 클럭 입력 단자(Tcl), 데이터 출력 단자(Tdb), 컨트롤 출력 단자(Tcob), 클럭 출력 단자(Tclb)를 구비한다.
그리고, 3개의 구동 장치(DRa~DRc)는, 내부에 커맨드 데이터의 저장을 위한 제1 시프트 레지스터(SFa)와, 이미지 데이터 저장을 위한 제2 시프트 레지스터(SFb)를 구비한다.
도 12a와 도 12b는 호스트 장치(810)에서 3 비트의 공통의 커맨드 데이터가 출력되어, 3개의 구동 장치(DRa~DRc)에 전송되는 것을 예시하는 도면이다.
먼저, 도 12a는, 복수의 구동 장치(DRa~DRc)의 데이터 입력 단자(Td)를 통해, 공통 커맨드 데이터(CCD)가 입력되는 경우, 제1 시프트 레지스터(SFa)의 경유 없이 제1 패쓰(PATH1)를 통해, 공통 커맨드 데이터(CCD)를 외부로 출력하면서, 제2 패쓰(PATH2)를 통해, 제1 시프트 레지스터(SFa)에, 공통 커맨드 데이터(CCD)를 저장하는 것을 예시한다. 이에 따라, 복수의 구동 장치(DR1~DRn)에 전송되는 공통 커맨드 데이터(CCD)의 전송 기간을 단축할 수 있게 된다.
한편, 공통 커맨드 데이터(CCD)는, 복수의 구동 장치(DR1~DRn)에서의 스캔(scan) 설정을 위한 스캔 설정 데이터를 포함할 수 있다. 이에 따라, 복수의 구동 장치(DR1~DRn)에 동일한 스캔 설정을 신속하게 수행할 수 있게 된다.
한편, 컨트롤 입력 단자(Tco)를 통해 입력되는 컨트롤 데이터의 길이는 고정이며, 데이터 입력 단자(Td)를 통해 입력되는 이미지 데이터(IMD)의 길이는 가변될 수 있다. 이에 따라, 복수의 구동 장치(DR1~DRn)에 전송되는 이미지 데이터(IMD)의 전송 기간을 단축할 수 있게 된다.
한편, 복수의 구동 장치(DR1~DRn) 각각은, 컨트롤 입력 단자(Tco)에 제1 신호가 입력되는 경우, 데이터 입력 단자(Td)에 입력되는 공통 커맨드 데이터(CCD)를, 제1 시프트 레지스터(SFa) 경유 없이 바이패스하여, 인접하는 구동 장치로 출력할 수 있다. 이에 따라, 복수의 구동 장치(DR1~DRn)에 전송되는 공통 커맨드 데이터(CCD)의 전송 기간을 단축할 수 있게 된다.
한편, 도 12b는, 호스트 장치(810)가, 컨트롤 신호로서, t1 시간 부터 t3 시간 까지, 순차적으로, 1,1,1의 비트를 출력하고, t4에 '0' 비트를 출력하는 것을 예시한다.
이러한 비트 데이터는, 각 구동 장치(DRa~DRc)의 컨트롤 입력 단자(Tco)를 통해 입력된다.
한편, 각 구동 장치(DRa~DRc)의 컨트롤 입력 단자(Tco)애 입력되는 컨트롤 신호는, 도 12a와 같이, 바이패스되어, 컨트롤 출력 단자(Tcob)를 통해, 바로 인접하는 구동 장치의 컨트롤 입력 단자로 전송될 수 있다.
결국, t1 시간 부터 t3 시간 까지의 순차적으로, 1,1,1의 비트는, 각 구동 장치(DRa~DRc)의 컨트롤 입력 단자(Tco)애, 동일 타이밍에 전송될 수 있게 된다..
한편, 각 구동 장치(DRa~DRc)는, 컨트롤 입력 단자(Tco)를 통해, 제1 신호인 [1 1 1] 비트가 입력되는 경우, 데이터 입력 단자(Td)에 입력되는 데이터가 공통 커맨드 데이터인 것으로 판별하고 동작할 수 있다.
한편, 도 12b는, 호스트 장치(810)가, 공통 커맨드 데이터(CCD)로서, t1 시간 부터 t3 시간 까지, 순차적으로, 0,1,0의 비트를 출력하고, t4에 '0' 비트를 출력하는 것을 예시한다.
이러한 비트 데이터는, 각 구동 장치(DRa~DRc)의 데이터 입력 단자(Td)를 통해 입력된다.
한편, 각 구동 장치(DRa~DRc)는, 컨트롤 입력 단자(Tco)를 통해, 제1 신호인 [1 1 1] 비트가 입력되므로, 데이터 입력 단자(Td)에 입력되는 데이터의 패쓰를, 제1 패쓰(PATh1)로 설정하여, 제1 시프트 레지스터(SFa) 경유 없이 바이패스하여, 인접하는 구동 장치로 출력한다.
이에 따라, 제1 구동 장치(DRa)를 비롯한, 제2 구동 장치(DRb), 제3 구동 장치(DRc) 내의 3개의 시프트 레지스터(SF) 중 D0의 시프트 레지스터에는, t1 시간 부터 t4 시간 까지, 순차적으로, X,0,1,0의 비트가 입력된다. 즉, 1 타임 시간 지연된 비트가 순차적으로 입력된다.
이와 유사하게, 제1 구동 장치(DRa)를 비롯한, 제2 구동 장치(DRb), 제3 구동 장치(DRc) 내의 3개의 시프트 레지스터(SF) 내의 3개의 시프트 레지스터(SF) 중 D1에는, 2 타임 시간 지연된, X,X,0,1 비트가 순차적으로 입력된다.
이와 유사하게, 제1 구동 장치(DRa)를 비롯한, 제2 구동 장치(DRb), 제3 구동 장치(DRc) 내의 3개의 시프트 레지스터(SF) 내의 3개의 시프트 레지스터(SF) 중 D2에는, 3 타임 시간 지연된, X,X,X,0,비트가 순차적으로 입력된다.
한편, 각 구동 장치(DRa~DRc)는, 컨트롤 입력 단자(Tco)를 통해, 제1 신호인 [1 1 1] 비트가 입력되므로, 데이터 입력 단자(Td)에 입력되는 데이터의 패쓰를, 제1 패쓰(PATh1)와 별도로 제2 패쓰(PATH2)를 설정하여, 공통 커맨드 데이터(CCD)를, 저장할 수 있다.
한편, 컨트롤 신호의 가변 시점에, 각 구동 장치(DRa~DRc)는, 내부의 시프트 레지스터(SF)에 입력되어 저장되는 데이터를 캡쳐하게 된다.
예를 들어, 컨트롤 신호가 '0'인 t4 시점에, 각 구동 장치(DRa~DRc)는, 내부의 시프트 레지스터(SF)에 입력되어 저장되는 데이터를 캡쳐하게 된다.
즉, 제1 구동 장치(DRa) 내의 제1 시프트 레지스터(SF1)는, [0 1 0]의 데이터(Ara1)를 캡쳐하며, 제2 구동 장치(DRb)내의 제1 시프트 레지스터(SF1)는, [0 1 0]의 데이터(Arb1)를 캡쳐하며, 제3 구동 장치(DRc)내의 제1 시프트 레지스터(SF1)는, [0 1 0]의 데이터(Arc1)를 캡쳐한다.
도 12b와 도 10c를 비교하면, 공통 커맨드 데이터(CCD)인 [0 1 0] 비트를 전송하기 위해, 도 10c에서는, t1에서 t10까지의 기간이 소요된 반면, 도 12b에서는 t1에서 t4까지의 기간이 소요되는 것을 알 수 있다.
이와 같이, 본 발명의 실시예에 따라, 복수의 구동 장치(DR1~DRn) 각각이, 공통 커맨드 데이터(CCD)를 제1 패쓰를 따라, 바이패스하면서, 제2 패쓰를 따라 제1 시프트 레지스터(SF1)에 저장함으로써, 신속한 공통 커맨드 데이터(CCD)의 전송 및 저장이 가능하게 된다.
또한, 디스플레이 장치(180) 내의 클럭 신호를 위한 배선 길이 저감 및 클럭 신호의 레벨 다운을 저감할 수 있게 된다. 또한, 디스플레이 장치(180) 내의 컨트롤 신호를 위한 배선 길이 저감 및 컨트롤 신호의 레벨 다운을 저감할 수 있게 된다.
한편, 복수의 구동 장치(DR1~DRn) 각각은, 입력되는 제1 이미지 데이터(IMD)가 제1 개수의 비트를 포함하는 경우, 제1 개수의 비트의 제1 이미지 데이터(IMD)를 인접하는 구동 장치로 출력하며, 입력되는 제2 이미지 데이터(IMD)가 제1 개수 보다 큰 제2 개수의 비트를 포함하는 경우, 제2 개수의 비트의 제2 이미지 데이터(IMD)를 인접하는 구동 장치로 출력할 수 있다. 이에 따라, 복수의 구동 장치(DR1~DRn)에 전송되는 이미지 데이터(IMD)의 전송 기간을 단축할 수 있게 된다.
한편, 복수의 구동 장치(DR1~DRn) 각각은, 입력되는 데이터 중 이미지 데이터(IMD)의 저장을 위한 시프트 레지스터(SFb)를 구비하며, 이미지 데이터(IMD)의 비트의 개수가, 시프트 레지스터(SFb)의 개수 보다 더 적은 경우, 이미지 데이터(IMD)에 더미 비트의 추가 없이, 비트에 대응하는 이미지 데이터(IMD)를 인접하는 구동 장치로 출력할 수 있다. 이에 따라, 이미지 데이터(IMD)의 비트의 개수 가변시에, 더미 데이터의 부가 없이, 가변되는 비트의 이미지 데이터(IMD)를 신속하게 전송할 수 있게 된다.
한편, 복수의 구동 장치(DR1~DRn) 각각은, 입력되는 이미지 데이터(IMD)의 비트의 개수가 가변되는 경우, 내부의 시프트 레지스터(SFb)에, 이미지 데이터(IMD)를 저장하고, 시프트 레지스터(SFb)를 경유한, 가변된 비트를 가지는 이미지 데이터(IMD)를 인접하는 구동 장치로 출력할 수 있다. 이에 따라, 이미지 데이터(IMD)의 비트의 개수 가변시에, 더미 데이터의 부가 없이, 가변되는 비트의 이미지 데이터(IMD)를 신속하게 전송할 수 있게 된다. 이에 대해서는, 도 13a 이하를 참조하여 기술한다.
다음, 도 13a와 도 13b는 호스트 장치(810)에서 2 비트의 이미지 데이터가 출력되어, 3개의 구동 장치(DRa~DRc)에 전송되는 것을 예시하는 도면이다.
먼저, 도 13a는, 복수의 구동 장치(DRa~DRc)의 데이터 입력 단자(Td)를 통해, 2 비트의 이미지 데이터(IMD)가 입력되는 경우, 제3 패쓰(PATH3)를 통해, 제2 시프트 레지스터(SFb)로 전달되어 저장하는 것을 예시한다.
특히, 도 13a는, 제2 시프트 레지스터(SFb)의 개수가 3개이므로, 2개의 시프트 레지스터에만 2 비트 데이터를 저장하고, 제2 멀티플렉서(MUb)와, 제3 멀티플렉서(MUc)를 거쳐, 2비트의 이미지 데이터를 인접하는 구동 장치로 출력하는 것을 예시한다.
도 13b는 호스트 장치(810)에서 2 비트의 이미지 데이터가 출력되어, 3개의 구동 장치(DRa~DRc)에 전송되는 것을 예시하는 도면이다.
도면을 참조하면, 제1 구동 장치(DRa)에는 [1 1], 제2 구동 장치(DRb)에는 [1 0], 제3 구동 장치(DRc)에는 [0 1]의 3 비트의 이미지 데이터가 각각 전송된다.
이를 위해, 호스트 장치(810)는, t1 시간 부터 t7 시간 까지, 순차적으로, 1,1, 1,0, 0,1, 0의 비트를 출력한다.
한편, 각 구동 장치(DRa~DRc)내의 시프트 레지스터의 개수가 3개이며, 전송되는 이미지 데이터의 비트 개수가 2개이나, 호스트 장치(810)는, 별도의 더미 데이터의 부가없이, 2 비트의 이미지 데이터를 전송한다. 이러한 더미 데이터의 생략은, 도 10b와 차별화된다.
따라서, 전송되는 이미지 데이터의 길이는, 시프트 레지스터의 개수의 관계없이 가변 가능하다.
한편, 호스트 장치(810)에서 전송되는 비트 데이터는, 각 구동 장치(DRa~DRc)의 데이터 입력 단자(Td)를 통해 입력된다.
그리고, 제1 구동 장치(DRa) 내의 3개의 제2 시프트 레지스터(SFb) 중 D0에는, t1 시간 부터 t7 시간 까지, 순차적으로, X,1, 1,1 0,0,1의 비트가 입력된다. 즉, 1 타임 시간 지연된 비트가 순차적으로 입력된다.
이와 유사하게, 제1 구동 장치(DRa) 내의 3개의 시프트 레지스터(SF) 중 D2에는, 2 타임 시간 지연된 비트가 순차적으로 입력된다.
이와 유사하게, 제1 구동 장치(DRa) 내의 3개의 제2 시프트 레지스터(SFb) 중 D2에는, 3 타임 시간 지연된 비트가 순차적으로 입력된다.
이와 유사하게, 제2 구동 장치(DRb) 내의 3개의 제2 시프트 레지스터(SFb) 중 D0에는, 4 타임 시간 지연된 비트가 순차적으로 입력된다.
이와 유사하게, 제3 구동 장치(DRc) 내의 3개의 제2 시프트 레지스터(SFb) 중 D2에는, 6 타임 시간 지연된 비트가 순차적으로 입력된다.
한편, 각 구동 장치(DRa~DRc)의 컨트롤 입력 단자(Tco)에는 공통의 컨트롤 신호가 입력된다.
도면에서는, t1 시간 부터 t7 시간 까지, 순차적으로, 0,0,0,0,0,0,1의 비트를 예시한다. 즉, t7 시간에만, '1'의 비트로 나타나며, 이에 따라, t7 시간에, 각 구동 장치(DRa~DRc)는, 내부의 제2 시프트 레지스터(SFb)에 입력되어 저장되는 이미지 데이터를 캡쳐하게 된다.
즉, 제1 구동 장치(DRa) 내의 제2 시프트 레지스터(SFb)는, [1 0]의 데이터(Ara2)를 캡쳐하며, 제2 구동 장치(DRb)내의 제2 시프트 레지스터(SFb)는, [0 1]의 데이터(Arb2)를 캡쳐하며, 제3 구동 장치(DRc)내의 제2 시프트 레지스터(SFb)는, [1 1]의 데이터(Arc2)를 캡쳐한다.
도 13b에 따르면, 이미지 데이터의 비트 개수가, 제2 시프트 레지스터(SFb)의 개수 보다 적으나, 더미 데이터의 부가 없이, 이미지 데이터를 전송할 수 있으므로, 도 10b와 비교하여, t8 내지 t10의 기간이 단축되게 된다. 따라서, 복수의 구동 장치(DR1~DRn)에 전송되는 이미지 데이터(IMD)의 전송 기간을 단축할 수 있게 된다.
한편, 복수의 구동 장치(DR1~DRn) 각각은, 도 12a 내지 도 12b와 같이, 컨트롤 입력 단자(Tco)에 제1 신호가 입력되는 경우, 데이터 입력 단자(Td)에 입력되는 공통 커맨드 데이터(CCD)를, 제1 시프트 레지스터(SFa) 경유 없이 바이패스하여, 인접하는 구동 장치로 출력하며, 도 13a 내지 도 13b와 같이, 컨트롤 입력 단자(Tco)에 제2 신호(예를 들어, 예를 들어, t1 내지 t6의 0,0,0,0,0,0 데이터)가 입력되는 경우, 데이터 입력 단자(Td)에 입력되는 데이터를 제2 시프트 레지스터(SFb)를 경유하여, 인접하는 구동 장치로 출력할 수 있다.
한편, 복수의 구동 장치(DR1~DRn) 각각은, 제2 신호 이후, 컨트롤 입력 단자(Tco)에 제3 신호(예를 들어, t7의 '1' 데이터)가 입력되는 경우, 제2 시프트 레지스터(SFb)에 저장된 이미지 데이터(IMD)에 기초하여, 발광 다이오드(LED1~LEDk)를 구동하기 위한 구동 신호(Sdi)를 출력할 수 있다. 이에 따라, 이미지 데이터(IMD)에 기초한 영상을 표시할 수 있게 된다.
구체적으로, 복수의 구동 장치(DR1~DRn) 각각은, 제2 신호 이후, 컨트롤 입력 단자(Tco)에 제3 신호(예를 들어, t7의 '1' 데이터)가 입력되는 경우, 클럭 입력 단자(Tcl)를 통해 입력되는 클럭 신호에 기초하여, 스캔 스위칭 소자(Qa)를 구동하며, 데이터 입력 단자(Td)를 통해 입력되는 이미지 데이터(IMD)에 기초하여, 데이터 스위칭 소자(Qb)를 구동할 수 있다. 이에 따라, 이미지 데이터(IMD)에 기초한 영상을 표시할 수 있게 된다.
결국, 복수의 구동 장치(DR1~DRn) 각각은, 데이터 스위칭 소자(Qb)에 흐르는 구동 신호(Sdi)를 외부로 출력하며, 구동 신호(Sdi)에 기초하여 발광 다이오드(LED1~LEDk)를 구동할 수 있게 된다. 이에 따라, 이미지 데이터(IMD)에 기초한 영상을 표시할 수 있게 된다.
한편, 도 13a 내지 도 13b와 달리, 호스트 장치(810)에서 3 비트의 이미지 데이터가 출력되어, 3개의 구동 장치(DRa~DRc)에 전송되는 것도 가능하다.
이에 대한 동작은, 도 10b와 동일할 수 있으므로, 그 설명을 생략한다.
이상에서는 본 발명의 바람직한 실시예에 대하여 도시하고 설명하였지만, 본 발명은 상술한 특정의 실시예에 한정되지 아니하며, 청구범위에서 청구하는 본 발명의 요지를 벗어남이 없이 당해 발명이 속하는 기술분야에서 통상의 지식을 가진자에 의해 다양한 변형실시가 가능한 것은 물론이고, 이러한 변형실시들은 본 발명의 기술적 사상이나 전망으로부터 개별적으로 이해되어져서는 안될 것이다.
본 발명은 디스플레이 장치 및 이를 구비하는 영상표시장치에 적용 가능하며, 더욱 상세하게는 복수의 구동 장치에 전송되는 데이터의 전송 기간을 단축할 수 있는 디스플레이 장치 및 이를 구비하는 영상표시장치에 적용 가능하다.

Claims (21)

  1. 복수의 발광 다이오드;
    상기 복수의 발광 다이오드를 구동하기 위한 구동 신호를 출력하는 복수의 구동 장치;를 포함하고,
    상기 복수의 구동 장치 각각은,
    입력되는 공통 커맨드 데이터를 바이패스하여, 인접하는 구동 장치로 출력하는 것을 특징으로 하는 디스플레이 장치.
  2. 제1항에 있어서,
    상기 복수의 구동 장치 각각은,
    데이터 입력 단자, 컨트롤 입력 단자, 클럭 입력 단자, 데이터 출력 단자, 컨트롤 출력 단자, 클럭 출력 단자를 구비하며,
    상기 데이터 입력 단자를 통해 입력되는 상기 공통 커맨드 데이터를 바이패스하여, 상기 데이터 출력 단자를 통해, 상기 인접하는 구동 장치로 출력하는 것을 특징으로 하는 디스플레이 장치.
  3. 제1항에 있어서,
    상기 복수의 구동 장치 각각은,
    데이터 입력 단자를 통해 입력되는 데이터 중 커맨드 데이터의 저장을 위한 제1 시프트 레지스터;
    상기 데이터 입력 단자를 통해 입력되는 데이터 중 이미지 데이터의 저장을 위한 제2 시프트 레지스터;를 구비하는 것을 특징으로 하는 디스플레이 장치.
  4. 제3항에 있어서,
    상기 복수의 구동 장치 각각은,
    상기 데이터 입력 단자를 통해, 상기 공통 커맨드 데이터가 입력되는 경우, 상기 제1 시프트 레지스터의 경유 없이 제1 패쓰를 통해, 상기 공통 커맨드 데이터를 외부로 출력하면서, 제2 패쓰를 통해, 상기 제1 시프트 레지스터에, 상기 공통 커맨드 데이터를 저장하는 것을 특징으로 하는 디스플레이 장치.
  5. 제3항에 있어서,
    상기 복수의 구동 장치 각각은,
    상기 데이터 입력 단자를 통해, 개별 커맨드 데이터가 입력되는 경우,
    상기 개별 커맨드 데이터가 식별 정보에 대응하는 경우, 상기 개별 커맨드 데이터를 상기 제1 시프트 레지스터로 저장하고,
    상기 개별 커맨드 데이터가 식별 정보에 대응하지 않는 경우, 상기 개별 커맨드 데이터를 바이패스하여, 상기 인접하는 구동 장치로 출력하는 것을 특징으로 하는 디스플레이 장치.
  6. 제1항에 있어서,
    상기 공통 커맨드 데이터는, 상기 복수의 구동 장치에서의 스캔(scan) 설정을 위한 스캔 설정 데이터를 포함하는 것을 특징으로 하는 디스플레이 장치.
  7. 제2항에 있어서,
    상기 컨트롤 입력 단자를 통해 입력되는 컨트롤 데이터의 길이는 고정이며,
    상기 데이터 입력 단자를 통해 입력되는 이미지 데이터의 길이는 가변되는 것을 특징으로 하는 디스플레이 장치.
  8. 제3항에 있어서,
    상기 복수의 구동 장치 각각은,
    상기 컨트롤 입력 단자에 제1 신호가 입력되는 경우, 상기 데이터 입력 단자에 입력되는 상기 공통 커맨드 데이터를, 상기 제1 시프트 레지스터 경유 없이 바이패스하여, 상기 인접하는 구동 장치로 출력하며,
    상기 컨트롤 입력 단자에 제2 신호가 입력되는 경우, 상기 데이터 입력 단자에 입력되는 데이터를 상기 제2 시프트 레지스터를 경유하여, 상기 인접하는 구동 장치로 출력하는 것을 특징으로 하는 디스플레이 장치.
  9. 제8항에 있어서,
    상기 복수의 구동 장치 각각은,
    상기 제2 신호 이후, 상기 컨트롤 입력 단자에 제3 신호가 입력되는 경우, 상기 제2 시프트 레지스터에 저장된 이미지 데이터에 기초하여, 상기 발광 다이오드를 구동하기 위한 구동 신호를 출력하는 것을 특징으로 하는 디스플레이 장치.
  10. 제1항에 있어서,
    상기 복수의 구동 장치 각각은,
    입력되는 제1 이미지 데이터가 제1 개수의 비트를 포함하는 경우, 상기 제1 개수의 비트의 상기 제1 이미지 데이터를 인접하는 구동 장치로 출력하며,
    입력되는 제2 이미지 데이터가 상기 제1 개수 보다 큰 제2 개수의 비트를 포함하는 경우, 상기 제2 개수의 비트의 상기 제2 이미지 데이터를 상기 인접하는 구동 장치로 출력하는 것을 특징으로 하는 디스플레이 장치.
  11. 제1항에 있어서,
    상기 복수의 구동 장치 각각은,
    입력되는 데이터 중 이미지 데이터의 저장을 위한 시프트 레지스터;를 구비하며,
    상기 이미지 데이터의 비트의 개수가, 상기 시프트 레지스터의 개수 보다 더 적은 경우, 상기 이미지 데이터에 더미 비트의 추가 없이, 상기 비트에 대응하는 상기 이미지 데이터를 상기 인접하는 구동 장치로 출력하는 것을 특징으로 하는 디스플레이 장치.
  12. 제1항에 있어서,
    상기 복수의 구동 장치 각각은,
    입력되는 이미지 데이터의 비트의 개수가 가변되는 경우, 내부의 시프트 레지스터에, 상기 이미지 데이터를 저장하고, 상기 시프트 레지스터를 경유한, 가변된 비트를 가지는 이미지 데이터를 상기 인접하는 구동 장치로 출력하는 것을 특징으로 하는 디스플레이 장치.
  13. 제2항에 있어서,
    상기 복수의 구동 장치 각각은,
    스캔 신호에 기초하여 스위칭하는 복수의 발광 다이오드의 구동을 위한 스캔 스위칭 소자;
    데이터 신호에 기초하여 스위칭하는 데이터 스위칭 소자;를 더 구비하고,
    상기 클럭 입력 단자를 통해 입력되는 클럭 신호에 기초하여, 상기 스캔 스위칭 소자를 구동하며,
    상기 데이터 입력 단자를 통해 입력되는 이미지 데이터에 기초하여, 상기 데이터 스위칭 소자를 구동하는 것을 특징으로 하는 디스플레이 장치.
  14. 제13항에 있어서,
    상기 복수의 구동 장치 각각은,
    상기 데이터 스위칭 소자에 흐르는 구동 신호를 외부로 출력하여, 상기 발광 다이오드를 구동하는 것을 특징으로 하는 디스플레이 장치.
  15. 제1항에 있어서,
    상기 복수의 발광 다이오드는, 회로 보드의 제1 면에 배치되고,
    상기 복수의 구동 장치는, 상기 회로 보드의 제2 면에 배치되는 것을 특징으로 하는 디스플레이 장치.
  16. 제1항에 있어서,
    상기 복수의 구동 장치에 상기 공통 커맨드 데이터를 출력하는 호스트 장치;를 더 포함하는 것을 특징으로 하는 디스플레이 장치.
  17. 복수의 발광 다이오드;
    상기 복수의 발광 다이오드를 구동하기 위한 구동 신호를 출력하는 복수의 구동 장치;를 포함하고,
    상기 복수의 구동 장치 각각은,
    입력되는 제1 이미지 데이터가 제1 개수의 비트를 포함하는 경우, 상기 제1 개수의 비트의 상기 제1 이미지 데이터를 인접하는 구동 장치로 출력하며,
    입력되는 제2 이미지 데이터가 상기 제1 개수 보다 큰 제2 개수의 비트를 포함하는 경우, 상기 제2 개수의 비트의 상기 제2 이미지 데이터를 상기 인접하는 구동 장치로 출력하는 것을 특징으로 하는 디스플레이 장치.
  18. 제17항에 있어서,
    상기 복수의 구동 장치 각각은,
    입력되는 데이터 중 이미지 데이터의 저장을 위한 시프트 레지스터;를 구비하며,
    상기 이미지 데이터의 비트의 개수가, 상기 시프트 레지스터의 개수 보다 더 적은 경우, 상기 이미지 데이터에 더미 비트의 추가 없이, 상기 비트에 대응하는 상기 이미지 데이터를 상기 인접하는 구동 장치로 출력하는 것을 특징으로 하는 디스플레이 장치.
  19. 제17항에 있어서,
    상기 복수의 구동 장치 각각은,
    입력되는 이미지 데이터의 비트의 개수가 가변되는 경우, 내부의 시프트 레지스터에, 상기 이미지 데이터를 저장하고, 상기 시프트 레지스터를 경유한, 가변된 비트를 가지는 이미지 데이터를 상기 인접하는 구동 장치로 출력하는 것을 특징으로 하는 디스플레이 장치.
  20. 제17항에 있어서,
    상기 복수의 구동 장치 각각은,
    데이터 입력 단자, 컨트롤 입력 단자, 클럭 입력 단자, 데이터 출력 단자, 컨트롤 출력 단자, 클럭 출력 단자를 구비하며,
    상기 데이터 입력 단자를 통해 입력되는 상기 제1 이미지 데이터가 제1 개수의 비트를 포함하는 경우, 상기 제1 개수의 비트의 상기 제1 이미지 데이터를, 상기 데이터 출력 단자를 통해, 상기 인접하는 구동 장치로 출력하며,
    상기 데이터 입력 단자를 통해 입력되는 상기 제2 이미지 데이터가 상기 제1 개수 보다 큰 제2 개수의 비트를 포함하는 경우, 상기 제2 개수의 비트의 상기 제2 이미지 데이터를, 상기 데이터 출력 단자를 통해, 상기 인접하는 구동 장치로 출력하는 것을 특징으로 하는 디스플레이 장치.
  21. 입력 영상 신호를 신호 처리하여 출력하는 신호 처리 장치;
    상기 신호 처리 장치로부터의 영상 신호에 기초하여 영상을 표시하는 디스플레이 장치;를 포함하고,
    상기 디스플레이 장치는, 제1항 내지 제20항 중 어느 한 항의 디스플레이 장치를 구비하는 것을 특징으로 하는 영상표시장치.
PCT/KR2021/004393 2021-04-08 2021-04-08 디스플레이 장치 및 이를 구비하는 영상표시장치 WO2022215774A1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
EP21936119.3A EP4322151A1 (en) 2021-04-08 2021-04-08 Display device and image display device comprising same
PCT/KR2021/004393 WO2022215774A1 (ko) 2021-04-08 2021-04-08 디스플레이 장치 및 이를 구비하는 영상표시장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/KR2021/004393 WO2022215774A1 (ko) 2021-04-08 2021-04-08 디스플레이 장치 및 이를 구비하는 영상표시장치

Publications (1)

Publication Number Publication Date
WO2022215774A1 true WO2022215774A1 (ko) 2022-10-13

Family

ID=83545386

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/KR2021/004393 WO2022215774A1 (ko) 2021-04-08 2021-04-08 디스플레이 장치 및 이를 구비하는 영상표시장치

Country Status (2)

Country Link
EP (1) EP4322151A1 (ko)
WO (1) WO2022215774A1 (ko)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20110128735A (ko) * 2010-05-24 2011-11-30 매크로블록 인코포레이티드 Ｌｅｄ 구동 장치 및 이의 구동 시스템
KR20120118453A (ko) * 2005-05-30 2012-10-26 르네사스 일렉트로닉스 가부시키가이샤 액정 디스플레이 구동 제어 장치 및 휴대 단말기 시스템
JP2013015845A (ja) * 2002-06-15 2013-01-24 Samsung Electronics Co Ltd シフトレジスタ駆動方法並びにシフトレジスタ及びこれを備える液晶表示装置
KR20170073315A (ko) * 2015-12-18 2017-06-28 엘지디스플레이 주식회사 게이트 구동회로 및 이를 포함하는 표시 장치
KR20170102691A (ko) * 2016-03-02 2017-09-12 삼성전자주식회사 디스플레이장치 및 디스플레이장치의 구동방법

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013015845A (ja) * 2002-06-15 2013-01-24 Samsung Electronics Co Ltd シフトレジスタ駆動方法並びにシフトレジスタ及びこれを備える液晶表示装置
KR20120118453A (ko) * 2005-05-30 2012-10-26 르네사스 일렉트로닉스 가부시키가이샤 액정 디스플레이 구동 제어 장치 및 휴대 단말기 시스템
KR20110128735A (ko) * 2010-05-24 2011-11-30 매크로블록 인코포레이티드 Ｌｅｄ 구동 장치 및 이의 구동 시스템
KR20170073315A (ko) * 2015-12-18 2017-06-28 엘지디스플레이 주식회사 게이트 구동회로 및 이를 포함하는 표시 장치
KR20170102691A (ko) * 2016-03-02 2017-09-12 삼성전자주식회사 디스플레이장치 및 디스플레이장치의 구동방법

Also Published As

Publication number Publication date
EP4322151A1 (en) 2024-02-14

Similar Documents

Publication Publication Date Title
WO2016056787A1 (en) Display device and method of controlling the same
WO2016144044A1 (en) Remote controller and method for controlling screen of display apparatus
WO2019035657A1 (en) IMAGE DISPLAY APPARATUS
WO2016175467A1 (en) Source device and control method thereof, and sink device and image quality improvement processing method thereof
WO2015108339A1 (en) Electronic device, driver for display device, communication device including the driver, and display system
WO2020139018A2 (en) Signal processing device and image display apparatus including the same
WO2018190517A1 (en) Electronic apparatus and method for displaying contents thereof
WO2020149619A1 (ko) 비디오 월
WO2019078542A1 (en) IMAGE DISPLAY APPARATUS
WO2021040445A1 (en) Image display apparatus
WO2021040447A1 (en) Image display apparatus
WO2020139017A1 (en) Image display apparatus
WO2020060186A1 (ko) 영상표시장치
WO2021060808A1 (en) Signal processing device and image display apparatus including same
WO2019098513A1 (ko) 디스플레이 장치 및 그 제어 방법
WO2021137630A1 (en) Display apparatus and method of controlling the same
WO2020138962A1 (ko) 영상표시장치
WO2022215774A1 (ko) 디스플레이 장치 및 이를 구비하는 영상표시장치
WO2019078541A1 (en) IMAGE DISPLAY APPARATUS
WO2024101479A1 (ko) 디스플레이 장치 및 이를 구비하는 영상표시장치
WO2021049857A1 (en) Signal processing device and image display apparatus including the same
WO2022045407A1 (ko) 신호처리장치 및 이를 구비하는 영상표시장치
WO2022114301A1 (ko) 영상표시장치
WO2022055005A1 (ko) 지연동기처리 장치 및 이를 구비하는 신호처리장치
WO2022270655A1 (ko) 원격제어장치 및 이를 구비하는 영상표시장치

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 21936119

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 18285973

Country of ref document: US

WWE Wipo information: entry into national phase

Ref document number: 2021936119

Country of ref document: EP

NENP Non-entry into the national phase

Ref country code: DE

ENP Entry into the national phase

Ref document number: 2021936119

Country of ref document: EP

Effective date: 20231108