KR102627340B1 - 표시 장치 - Google Patents
표시 장치 Download PDFInfo
- Publication number
- KR102627340B1 KR102627340B1 KR1020160088484A KR20160088484A KR102627340B1 KR 102627340 B1 KR102627340 B1 KR 102627340B1 KR 1020160088484 A KR1020160088484 A KR 1020160088484A KR 20160088484 A KR20160088484 A KR 20160088484A KR 102627340 B1 KR102627340 B1 KR 102627340B1
- Authority
- KR
- South Korea
- Prior art keywords
- sub
- pixels
- line
- horizontal line
- data
- Prior art date
Links
- 238000000034 method Methods 0.000 claims abstract description 12
- 239000003086 colorant Substances 0.000 claims abstract description 6
- 230000007547 defect Effects 0.000 abstract description 9
- 239000010409 thin film Substances 0.000 description 15
- 239000004973 liquid crystal related substance Substances 0.000 description 11
- 238000010586 diagram Methods 0.000 description 9
- 238000005516 engineering process Methods 0.000 description 4
- 210000002858 crystal cell Anatomy 0.000 description 3
- 230000020169 heat generation Effects 0.000 description 3
- 230000015556 catabolic process Effects 0.000 description 2
- 238000006731 degradation reaction Methods 0.000 description 2
- 206010047571 Visual impairment Diseases 0.000 description 1
- 230000003213 activating effect Effects 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000005070 sampling Methods 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
- 238000002834 transmittance Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3685—Details of drivers for data electrodes
- G09G3/3688—Details of drivers for data electrodes suitable for active matrices only
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3648—Control of matrices with row and column drivers using an active matrix
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/04—Structural and physical details of display devices
- G09G2300/0439—Pixel structures
- G09G2300/0452—Details of colour pixel setup, e.g. pixel composed of a red, a blue and two green components
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2320/00—Control of display operating conditions
- G09G2320/02—Improving the quality of display appearance
- G09G2320/0247—Flicker reduction other than flicker reduction circuits used for single beam cathode-ray tubes
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2320/00—Control of display operating conditions
- G09G2320/02—Improving the quality of display appearance
- G09G2320/0257—Reduction of after-image effects
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Liquid Crystal Display Device Control (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Abstract
본 발명은 화질 불량을 방지할 수 있는 표시 장치에 관한 것으로, 본 발명에 따른 표시 장치의 표시 패널은 제1 수평 라인에 서로 다른 색을 구현하는 제1, 제2, 제3 및 제4 서브 화소들의 순서로 반복 배치되며, 제1 수평 라인에서부터 마지막 수평 라인으로 갈수록 제1 수평 라인에 배치된 제1 내지 제4 서브 화소들이 좌측 방향으로 2열씩 쉬프트되도록 배치되며, 데이터 구동부는 컬럼 인버젼 방식으로 극성이 반전된 데이터 전압을 데이터 라인에 공급하므로, 제2 및 제3 서브 화소들에 동일 극성의 데이터 전압이 충전되고 제1 및 제4 서브 화소들 각각에 인접한 수직 라인의 서브 화소들과 다른 극성의 데이터 전압이 충전됨으로써 세로선 및 도리도리와 같은 화질 불량을 개선할 수 있다.
Description
본 발명은 표시 장치에 관한 것으로, 특히 화질 불량을 방지할 수 있는 표시 장치에 관한 것이다.
다양한 정보를 화면으로 구현해 주는 영상 표시 장치는 정보 통신 시대의 핵심 기술로 더 얇고 더 가볍고 휴대가 가능하면서도 고성능의 방향으로 발전하고 있다. 이에 음극선관(CRT)의 단점인 무게와 부피를 줄일 수 있는 평판 표시 장치가 각광받고 있다.
평판형 표시 장치 중 액정 표시 장치는 비디오 신호에 따라 액정셀들의 광투과율을 조절하여 화상을 표시한다. 이를 위해, 액정 표시 장치는 다수의 액정셀과, 다수의 액정셀 각각과 접속된 박막트랜지스터를 구비한다.
이러한 액정 표시 장치는 화질 저하에 요인이 되는 모션 블러(motion blur), 잔상(afterimage) 및 플리커(flicker)를 개선하기 위해 고주파 구동 기술을 개발해 왔으나, 서브 화소들의 극성 분포의 불균형으로 인하여 화질 불량이 발생되고 있다.
본 발명은 상기 문제점을 해결하기 위한 것으로서, 본 발명은 화질 불량을 방지할 수 있는 표시 장치를 제공하는 것이다.
상기 목적을 달성하기 위하여, 본 발명에 따른 표시 장치의 표시 패널은 제1 수평 라인에 서로 다른 색을 구현하는 제1, 제2, 제3 및 제4 서브 화소들의 순서로 반복 배치되며, 제1 수평 라인에서부터 마지막 수평 라인으로 갈수록 제1 수평 라인에 배치된 제1 내지 제4 서브 화소들이 좌측 방향으로 2열씩 쉬프트되도록 배치되며, 데이터 구동부는 컬럼 인버젼 방식으로 극성이 반전된 데이터 전압을 데이터 라인에 공급하므로, 제2 및 제3 서브 화소들에 동일 극성의 데이터 전압이 충전되고 제1 및 제4 서브 화소들 각각에 인접한 수직 라인의 서브 화소들과 다른 극성의 데이터 전압이 충전됨으로써 세로선 및 도리도리와 같은 화질 불량을 개선할 수 있다.
본 발명은 발열양 및 소비전력이 적은 컬럼 인버젼 방식으로 구동되므로 고주파 구동이 가능해지며, 서브 화소 및 박막트랜지스터의 배치 구조를 통해 세로선 및 도리도리와 같은 화질 불량을 개선할 수 있다.
도 1a 및 도 1b는 본 발명의 선행 기술에 따른 표시 장치의 화질 저하 현상을 설명하기 위한 도면이다.
도 2는 본 발명에 따른 표시 장치를 나타내는 블럭도이다.
도 3은 도 2에 도시된 표시 패널의 서브 화소의 구성을 설명하기 도면이다.
도 4는 본 발명에 따른 서브 화소들의 극성 및 충전 순서를 나타내는 도면이다.
도 5는 도 4에 도시된 서브 화소에 적용되는 영상 데이터의 극성을 나타내는 도면이다.
도 6a 내지 도 6f는 본 발명에 따른 표시 장치에 단색 또는 혼색을 표시한 예를 나타내는 도면들이다.
도 2는 본 발명에 따른 표시 장치를 나타내는 블럭도이다.
도 3은 도 2에 도시된 표시 패널의 서브 화소의 구성을 설명하기 도면이다.
도 4는 본 발명에 따른 서브 화소들의 극성 및 충전 순서를 나타내는 도면이다.
도 5는 도 4에 도시된 서브 화소에 적용되는 영상 데이터의 극성을 나타내는 도면이다.
도 6a 내지 도 6f는 본 발명에 따른 표시 장치에 단색 또는 혼색을 표시한 예를 나타내는 도면들이다.
본 발명의 실시예에 대한 설명에 앞서 본 발명의 선행 기술에 따른 표시 장치의 화질 저하 현상을 도 1a 및 도 1b를 결부하여 먼저 살펴보기로 한다.
도 1a 및 도 1b에 도시된 바와 같이, 기수번째 수평 라인에 배치되는 서브 화소들은 기수번째 데이터 라인(DL1,DL3,...)에 접속되고, 우수번째 수평 라인에 배치되는 서브 화소들은 우수번째 데이터 라인(DL2,DL4,...)에 접속된다. 이 경우, 동일 데이터 라인을 기준으로 수직 방향으로 지그재그로 배치된 서브 화소들에는 동일 극성의 데이터 전압이 공급된다.
그러나, 도 1a에 도시된 표시 장치에 단색을 구현(예를 들어, 녹색(G) 서브 화소에는 255계조의 데이터 전압이 공급되고 나머지 적색(R), 청색(B) 및 백색(W) 서브 화소들에는 0계조의 데이터 전압이 공급)할 경우, 동일 색을 구현하는 인접한 2개의 수직 라인에 배치된 서브 화소들에 동일 극성의 데이터 전압이 공급되므로 극성 분포의 불균형으로 인해 수직 라인들 간 휘도 차이가 보이는 세로선의 화질 불량이 발생된다.
또한, 도 1b에 도시된 적색(R), 녹색(G), 청색(B) 및 백색(W) 서브 화소를 활성화하여 계조 표현할 경우, 제4k(여기서, k는 자연수)번째 수직 라인 상에 배치된 적색(R) 및 청색(B) 서브 화소들에는 동일 극성의 데이터 전압이 공급되므로 극성 분포의 불균형으로 인해 도리도리 불량과 같은 화질 불량이 발생된다.
이러한 선행 기술의 문제점을 해결하기 위하여, 본 발명에 따른 표시 장치는 박막트랜지스터의 위치를 컬럼 인버젼 구동 방식에 적합하도록 설정함으로써 화질을 향상시킬 수 있는 방안을 제시한다.
이하, 본 발명의 바람직한 실시예에 대하여 설명하기로 한다.
도 2는 본 발명에 따른 액정 표시 장치를 나타내는 블럭도이다.
도 2에 도시된 액정 표시 장치는 액정 표시 패널(100), 데이터 드라이버(108), 스캔 드라이버(106), 타이밍 컨트롤러(120)를 구비한다.
타이밍 컨트롤러(120)는 호스트 컴퓨터(도시하지 않음)으로부터 입력된 다수의 동기 신호, 즉 수직 동기 신호(Vsync), 수평 동기 신호(Hsync), 데이터 이네이블 신호, 도트 클럭을 이용하여 데이터 드라이버(108)의 구동 타이밍을 제어하는 데이터 제어 신호(DCS)와, 스캔 드라이버(106)의 구동 타이밍을 제어하는 스캔 제어 신호(SCS)를 생성한다. 타이밍 컨트롤러(120)는 생성된 데이터 제어 신호(DCS) 및 스캔 제어 신호(SCS)를 데이터 드라이버(108) 및 스캔 드라이버(106)로 각각 출력한다. 데이터 제어 신호(DCS)는 데이터 신호의 래치를 제어하는 소스 스타트 펄스 및 소스 샘플링 클럭과, 데이터 신호의 극성을 제어하는 극성 제어 신호와, 데이터 신호의 출력 기간을 제어하는 소스 출력 이네이블 신호 등을 포함한다. 스캔 제어 신호(SCS)는 스캔 신호의 스캐닝을 제어하는 스캔 스타트 펄스 및 스캔 쉬프트 클럭과, 스캔 신호의 출력 기간을 제어하는 스캔 출력 이네이블 신호 등을 포함한다.
스캔 드라이버(106)는 타이밍 컨트롤러(120)로부터의 스캔 제어 신호(SCS)에 응답하여 표시 패널(100)의 게이트 라인(GL)을 순차 구동한다. 스캔 드라이버(106)는 각 게이트 라인(GL)의 해당 스캔 기간마다 하이 상태의 스캔 펄스를 공급하고, 게이트 라인(GL)이 구동되는 나머지 기간에는 로우 상태의 스캔 펄스를 공급한다.
데이터 드라이버(108)는 타이밍 컨트롤러(120)로부터의 데이터 제어 신호(DCS)에 응답하여 타이밍 컨트롤러(120)로부터의 디지털 데이터(DATA)를 아날로그 데이터 전압으로 변환하여 각 게이트 라인(GL)이 구동될 때마다 데이터 라인(DL)으로 공급한다. 이러한 데이터 드라이버(108)는 컬럼 인버젼 방식으로 데이터 전압의 극성을 데이터 라인(DL) 및 프레임 따라 반전시킨다. 컬럼 인버젼 방식은 1 프레임 기간 동안 같은 데이터 라인(DL)을 통해 인가되는 데이터 전압의 극성을 반전시키지 않고 이웃한 데이터 라인(DL)들을 통해 인가되는 데이터 전압의 극성을 상반되게 반전시킨다. 예를 들어, 컬럼 인버젼 방식은 기수번째 데이터 라인(DL)을 통해 공급되는 데이터 전압의 극성을 제1 프레임 기간 동안 정극성(부극성)으로 유지한 후, 제2 프레임 기간 동안 부극성(정극성)으로 반전되어 그 부극성을 유지한다. 그리고, 우수번째 데이터 라인(DL)을 통해 공급되는 데이터 전압의 극성은 제1 프레임 기간 동안 부극성(정극성)으로 유지된 후, 제2 프레임 기간 동안 정극성(부극성)으로 반전되어 그 정극성(부극성)을 유지한다. 이렇게 데이터 드라이버(108) 로부터 출력되는 데이터 전압의 극성이 컬럼 인버젼 방식으로 반전되면, 데이터 전압의 스윙폭이 작고 트랜지션 횟수가 작기 때문에 데이터 드라이버(108)에 포함되는 다수의 드라이브 IC의 전류 양을 줄여 소비 전력과 발열양을 줄일수 있다. 이에 따라, 본 발명에서는 소비 전력 및 발열양을 줄일 수 있으므로, 120Hz 등의 고주파 구동 기술을 적용할 수 있다.
액정 표시 패널(100)은 매트릭스 형태로 배열된 단위 화소를 통해 영상을 표시한다. 단위 화소(UP)는 도 3에 도시된 바와 같이 8×4 서브 화소들로 구성된다. 단위 화소(UP)의 제1 수평 라인(HL1)에는 서로 다른 색을 구현하는 서브 화소들이 순차적으로 반복 배열되고, 제1 수평 라인(HL1)에서부터 마지막 수평 라인으로 갈수록 제1 수평 라인(HL1)에서 배열된 서브 화소들이 좌측방향으로 2열씩 쉬프트되도록 배치된다. 한편, 본 발명에서는 제1 수평 라인(HL1) 및 제1 수직 라인(VL1)의 교차부에 배치되는 서브 화소는 백색(W) 서브 화소, 적색(R) 서브 화소, 녹색(G) 서브 화소 및 청색(B) 서브 화소 중 어느 하나이며, 본 발명에서는 제1 수평 라인(HL1) 및 제1 수직 라인(VL1)의 교차부에 배치되는 서브 화소가 백색(W) 서브 화소인 것을 예로 들어 설명하기로 한다.
이에 따라, 홀수번째 수평 라인(HL1, HL3,HL5,...)에는 백색(W) 서브 화소, 적색(R) 서브 화소, 녹색(G) 서브 화소 및 청색(B) 서브 화소 순으로 반복 배치되며, 짝수번째 수평 라인(HL2,HL4,HL6,...)에는 홀수번째 수평 라인(HL1, HL3,HL5,...)에서 배열된 서브 화소들이 좌측방향으로 2열씩 쉬프트되도록, 녹색(G) 서브 화소, 청색(B) 서브 화소, 백색(W) 서브 화소 및 적색(R) 서브 화소 순으로 서브 화소들이 배치된다. 또한, 단위 화소(UP)의 제1 및 제5 수직 라인(VL1,VL5)에는 백색(W) 서브 화소 및 녹색(G) 서브 화소 순으로 반복 배치되며, 제2 및 제6 수직 라인(VL2,VL6)에는 적색(R) 및 청색(B) 서브 화소 순으로 반복 배치되며, 제3 및 제7 수직 라인(VL3,VL7)에는 녹색(G) 및 백색(W) 서브 화소 순으로 반복 배치되며, 제4 및 제8 수직 라인(VL4,VL8)에는 청색(B) 및 적색(R) 서브 화소 순으로 반복 배치된다.
이러한 단위 화소(UP) 내의 백색(W) 및 녹색(G) 서브 화소들은 우수번째 데이터 라인(DL2,DL4,DL6,...)과 접속되는 경우, 해당 서브 화소들이 배치된 현재단 수평 라인의 게이트 라인(GL)에 접속되며, 기수번째 데이터 라인(DL1,DL3,DL5,...)과 접속되는 경우, 다음단 수평 라인의 게이트 라인(GL)에 접속된다. 그리고, 단위 화소 내의 적색(R) 및 청색(B) 서브 화소들은 해당 서브 화소들이 배치된 현재단 수평 라인의 게이트 라인(GL)에 접속된다. 그리고, 동일 수직 라인에 동일 색을 구현하는 서브 화소들은 지그재그 형태로 그 서브 화소의 좌측 및 우측에 배치되는 데이터 라인(DL)과 접속된다. 또한, 각 수평 라인에 배치된 서브 화소들은 적색(R) 및 녹색(G) 서브 화소 사이에 배치되는 데이터 라인(DL)을 기준으로 각 서브 화소와 데이터라인(DL)의 접속 방향이 반전된다.
구체적으로, 제4i(여기서, i는 자연수)-3번째 수평 라인들(HL)에서, 제8j(여기서, j는 자연수)-5번째 수직 라인(VL)에 배치되는 녹색(G) 서브 화소와, 제8j-3번째 수직 라인(VL)에 배치되는 백색(W) 서브 화소는 다음단 수평 라인의 게이트 라인(GL)에 접속되며, 나머지 수직 라인(VL)에 배치되는 서브 화소들은 현재단 수평 라인의 게이트 라인(GL)에 접속된다. 예를 들어, 제1 수평 라인들(HL1)에서, 제3, 제11, 제19,...,제8j-5번째 수직 라인(VL3,VL11,VL19,...)에 배치되는 녹색(G) 서브 화소와, 제5, 제13, 제21,...,제8j-3번째 수직 라인(VL5,VL13,VL21,...)에 배치되는 백색(W) 서브 화소는 제2 게이트 라인(GL2)에 접속되며, 나머지 수직 라인(VL)에 배치되는 적색(R) 및 청색(B) 서브 화소들은 제1 게이트 라인(GL1)에 접속된다.
또한, 제4i-3번째 수평 라인들(HL)에서, 제8j-7, 제8j-6, 제8j-1 및 제8j 번째 수직 라인(VL)에 배치되는 서브 화소들은 그 서브 화소를 기준으로 우측에 위치하는 데이터 라인(DL)과 접속되며, 제8j-5, 제8j-4, 제8j-3 및 제8j-2 번째 수직 라인(VL)에 배치되는 서브 화소들은 그 서브 화소를 기준으로 좌측에 위치하는 데이터 라인(DL)과 접속된다. 이 경우, 제4i-3번째 수평 라인들(HL)에서, 제8j-5번째 수직 라인(VL)에 배치되는 녹색(G) 서브 화소와, 그 녹색 서브 화소와 좌측으로 인접한 제8j-6번째 수직 라인(VL)에 배치되는 적색(R)서브 화소는 동일한 데이터 라인에 접속된다. 예를 들어, 제1 수평 라인(HL1)에서 제1, 제2, 제7 및 제8 수직 라인(VL1,VL2,VL7,VL8)에 배치되는 백색(W), 적색(R), 녹색(G) 및 청색(B) 서브 화소들은 우측에 위치하는 데이터 라인(DL)과 접속되며, 제3 내지 제6 수직 라인(VL3,VL4,VL5,VL6)에 배치되는 녹색(G), 청색(B), 백색(W) 및 적색(R) 서브 화소들은 좌측에 위치하는 데이터 라인(DL)과 접속된다. 그리고, 제1 수평 라인(HL1)에서 제2 수직 라인에 배치된 적색(R) 서브 화소 및 제3 수직 라인(VL3)에 배치되는 녹색(G) 서브 화소는 동일한 제3 데이터 라인(DL3)에 접속 되며, 제1 수평 라인(HL1)에 배치된 서브 화소들은 제7 데이터 라인(DL7)과 접속되지 않는다.
이에 따라, 제1 수평 라인(HL1)에 배치된 서브 화소들 중 제3, 제11 및 제19,.., 및 제8j-5번째 수직 라인(VL3,VL11,VL19,...)에 배치되는 녹색(G) 서브 화소와, 제5, 제13, 제21,...,제8j-3번째 수직 라인(VL5,VL13,VL21,...)에 배치되는 백색(W) 서브 화소 각각의 박막트랜지스터(TFT)는 제2 게이트 라인(GL2)에 공급되는 스캔 펄스에 응답하여 그 녹색(G) 및 백색(W) 서브 화소의 좌측에 위치하는 데이터 라인(DL)을 통해 공급되는 데이터 전압을 화소 전극에 공급한다. 그리고, 제1 수평 라인(HL1)에 배치된 서브 화소들 중 제1, 제9, 제17,.., 제8j-7번째 수직 라인(VL1,VL9,VL17,...)에 배치되는 백색(W) 서브 화소와, 제2, 제10, 제18,..., 제8j-6번째 수직 라인(VL2,VL10,VL18,...)에 배치되는 적색(R) 서브 화소와, 제 7, 제15, 제23,...,제8j-1 번째 수직 라인(VL7,VL15,VL23,...)에 배치되는 녹색(G) 서브 화소와, 제8, 제16, 제24,..., 제8j번째 수직 라인(VL8,VL16,VL24,...)에 배치되는 청색(B) 서브 화소 각각의 박막트랜지스터(TFT)는 제1 게이트 라인(GL1)에 공급되는 스캔 펄스에 응답하여 그 백색(W), 적색(R), 녹색(G) 및 청색(B) 서브 화소 각각의 우측에 위치하는 데이터 라인(DL)을 통해 공급되는 데이터 전압을 화소 전극에 공급한다. 그리고, 제1 수평 라인(HL1)에 배치된 서브 화소들 중 제4, 제12, 제20,..., 제8j-4번째 수직 라인(VL4,VL12,VL20,...)에 배치되는 청색(B) 서브 화소와, 제 6, 제14, 제22,..., 제8j-2번째 수직 라인(VL6,VL14,VL22,...)에 배치되는 적색(R) 서브 화소 각각의 박막트랜지스터(TFT)는 제1 게이트 라인(GL1)에 공급되는 스캔 펄스에 응답하여 그 청색(B) 및 적색(R) 서브 화소 각각의 좌측에 위치하는 데이터 라인(DL)을 통해 공급되는 데이터 전압을 화소 전극에 공급한다.
제4i-2번째 수평 라인(HL)에서, 제8j-7번째 수직 라인(VL)에 배치되는 녹색(G) 서브 화소와, 제8j-5번째 수직 라인(VL)에 배치되는 백색(W) 서브 화소는 다음단 수평 라인의 게이트 라인(GL)에 접속되며, 나머지 수직 라인(VL)에 배치되는 서브 화소들은 현재단 수평 라인의 게이트 라인(GL)에 접속된다. 예를 들어, 제2 수평 라인들(HL2)에서, 제1, 제9, 제17,...,제8j-7번째 수직 라인(VL1,VL9,VL17,...)에 배치되는 녹색(G) 서브 화소와, 제3, 제11, 제19,...,제8j-5번째 수직 라인(VL3,VL11,VL19,...)에 배치되는 백색(W) 서브 화소는 제3 게이트 라인(GL3)에 접속되며, 나머지 수직 라인(VL)에 배치되는 서브 화소들은 제2 게이트 라인(GL2)에 접속된다.
또한, 제4i-2번째 수평 라인(HL)에서, 제8j-7, 제8j-6, 제8j-5 및 제8j-4 번째 수직 라인에 배치되는 서브 화소들은 좌측 데이터 라인(DL)과 접속되며, 제8j-3, 제8j-2, 제8j-1 및 제8j 번째 수직 라인에 배치되는 서브 화소들은 우측 데이터 라인과 접속된다. 이 경우, 제4i-2번째 수평 라인들(HL)에서, 제8j+1번째 수직 라인(VL)에 배치되는 녹색(G) 서브 화소와, 그 녹색(G) 서브 화소와 좌측으로 인접한 제8j번째 수직 라인(VL)에 배치되는 적색(R)서브 화소는 동일한 데이터 라인(DL)에 접속된다. 예를 들어, 제2 수평 라인(HL2)에서, 제1 내지 제4 수직 라인(VL1,VL2,VL3,VL4)에 배치되는 녹색(G), 청색(B), 백색(W) 및 적색(R) 서브 화소들은 좌측 데이터 라인(DL)과 접속되며, 제5 내지 제8 수직 라인(VL5,VL6,VL7,VL8)에 배치되는 녹색(G), 청색(B), 백색(W) 및 적색(R) 서브 화소들은 우측에 위치하는 데이터 라인(DL)과 접속된다. 그리고, 제2 수평 라인(HL2)에서, 제8 수직 라인(VL8)에 배치되는 적색(R) 서브 화소 및 제9 수직 라인(VL9)에 배치되는 녹색(G) 서브 화소는 동일한 제9 데이터 라인(DL9)에 접속되며, 제2 수평 라인(HL2)에 배치된 서브 화소들은 제5 데이터 라인(DL5)과 접속되지 않는다.
이에 따라, 제2 수평 라인(HL2)에 배치된 서브 화소들 중 제1, 제9, 제17,.., 제8j-7번째 수직 라인(VL1,VL9,VL17,...)에 배치되는 녹색(G) 서브 화소와, 제3, 제11 및 제19,.., 및 제8j-5번째 수직 라인(VL3,VL11,VL19,...)에 배치되는 백색(W) 서브 화소 각각의 박막트랜지스터(TFT)는 제3 게이트 라인(GL3)에 공급되는 스캔 펄스에 응답하여 그 녹색(G) 및 백색(W) 서브 화소의 좌측에 위치하는 데이터 라인(DL)을 통해 공급되는 데이터 전압을 화소 전극에 공급한다. 그리고, 제2 수평 라인(HL2)에 배치된 서브 화소들 중 제5, 제13, 제21,...,제8j-3번째 수직 라인(VL5,VL13,VL21,...)에 배치되는 녹색(G) 서브 화소와, 제6, 제14, 제22,..., 제8j-2번째 수직 라인(VL6,VL14,VL22,...)에 배치되는 청색(B) 서브 화소와, 제7, 제15, 제23,...,제8j-1 번째 수직 라인(VL7,VL15,VL23,...)에 배치되는 백색(W) 서브 화소와, 제8, 제16, 제24,..., 제8j번째 수직 라인(VL8,VL16,VL24,...)에 배치되는 적색(R) 서브 화소 각각의 박막트랜지스터(TFT)는 제2 게이트 라인(GL2)에 공급되는 스캔 펄스에 응답하여 그 백색(W), 적색(R), 녹색(G) 및 청색(B) 서브 화소 각각의 우측에 위치하는 데이터 라인(DL)을 통해 공급되는 데이터 전압을 화소 전극에 공급한다. 그리고, 제2 수평 라인(HL2)에 배치된 서브 화소들 중 제2, 제10, 제18,..., 제8j-6번째 수직 라인(VL2,VL10,VL18,...)에 배치되는 청색(B) 서브 화소와, 제4, 제12, 제20,..., 제8j-4번째 수직 라인(VL4,VL12,VL20,...)에 배치되는 적색(R) 서브 화소 각각의 박막트랜지스터(TFT)는 제2 게이트 라인(GL2)에 공급되는 스캔 펄스에 응답하여 그 청색(B) 및 적색(R) 서브 화소 각각의 좌측에 위치하는 데이터 라인(DL)을 통해 공급되는 데이터 전압을 화소 전극에 공급한다.
제4i-1번째 수평 라인들(HL)에서, 제8j-1번째 수직 라인(VL)에 배치되는 녹색(G) 서브 화소와, 제8j-7번째 수직 라인(VL)에 배치되는 백색(W) 서브 화소는 다음단 수평 라인의 게이트 라인(GL)에 접속되며, 나머지 수직 라인(VL)에 배치되는 서브 화소들은 현재단 수평 라인(HL)의 게이트 라인(GL)에 접속된다. 예를 들어, 제3 수평 라인(HL3)에서, 제7, 제15, 제23,...,제8j-1번째 수직 라인(VL7,VL15,VL23,...)에 배치되는 녹색(G) 서브 화소와, 제1, 제9, 제17, 제25 ...,제8j-7번째 수직 라인(VL1,VL9,VL17,VL25,...)에 배치되는 백색(W) 서브 화소는 제4 게이트 라인(GL4)에 접속되며, 나머지 수직 라인(VL)에 배치되는 서브 화소들은 제3 게이트 라인(GL3)에 접속된다.
또한, 제4i-1번째 수평 라인(HL)에서, 제8j-7, 제8j-6, 제8j-1 및 제8j 번째 수직 라인(VL)에 배치되는 서브 화소들은 좌측 데이터 라인(DL)과 접속되며, 제8j-5, 제8j-4, 제8j-3 및 제8j-2 번째 수직 라인(VL)에 배치되는 서브 화소들은 우측 데이터 라인(DL)과 접속된다. 이 경우, 제4i-1번째 수평 라인들(HL)에서, 제8j-1번째 수직 라인(VL)에 배치되는 녹색(G) 서브 화소와, 그 녹색 서브 화소와 좌측으로 인접한 제8j-2번째 수직 라인(VL)에 배치되는 적색(R)서브 화소는 동일한 데이터 라인(DL)에 접속된다. 예를 들어, 제3 수평 라인에서, 제1, 제2, 제7 및 제8 수직 라인(VL1,VL2,VL7,VL8)에 배치되는 백색(W), 적색(R), 녹색(G) 및 청색(B) 서브 화소들은 좌측에 위치하는 데이터 라인(DL)과 접속되며, 제3 내지 제6 수직 라인(VL3,VL4,VL5,VL6)에 배치되는 녹색(G), 청색(B), 백색(W) 및 적색(R) 서브 화소들은 우측에 위치하는 데이터 라인(DL)과 접속된다. 그리고, 제3 수평 라인(HL3)에서, 제6 수직 라인(VL6)에 배치되는 적색(R) 서브 화소 및 제7 수직 라인(VL7)에 배치되는 녹색(G) 서브 화소는 동일한 제7 데이터 라인(DL7)에 접속되며, 제3 수평 라인(HL3)에 배치된 서브 화소들은 제3 데이터 라인(DL3)과 접속되지 않는다.
이에 따라, 제3 수평 라인(HL3)에 배치된 서브 화소들 중 제1, 제9, 제17,.., 제8j-7번째 수직 라인(VL1,VL9,VL17,...)에 배치되는 백색(W) 서브 화소와, 제 7, 제15, 제23,...,제8j-1 번째 수직 라인(VL7,VL15,VL23,...)에 배치되는 녹색(G) 서브 화소 각각의 박막트랜지스터(TFT)는 제4 게이트 라인(GL4)에 공급되는 스캔 펄스에 응답하여 그 녹색(G) 및 백색(W) 서브 화소의 좌측에 위치하는 데이터 라인(DL)을 통해 공급되는 데이터 전압을 화소 전극에 공급한다. 그리고, 제3 수평 라인(HL3)에 배치된 서브 화소들 중 제3, 제11 및 제19,.., 및 제8j-5번째 수직 라인(VL3,VL11,VL19,...)에 배치되는 녹색(G) 서브 화소와, 제4, 제12, 제20,..., 제8j-4번째 수직 라인(VL4,VL12,VL20,...)에 배치되는 청색(B) 서브 화소와, 제5, 제13, 제21,...,제8j-3번째 수직 라인(VL5,VL13,VL21,...)에 배치되는 백색(W) 서브 화소와, 제 6, 제14, 제22,..., 제8j-2번째 수직 라인(VL6,VL14,VL22,...)에 배치되는 적색(R) 서브 화소 각각의 박막트랜지스터(TFT)는 제3 게이트 라인(GL3)에 공급되는 스캔 펄스에 응답하여 그 백색(W), 적색(R), 녹색(G) 및 청색(B) 서브 화소 각각의 우측에 위치하는 데이터 라인(DL)을 통해 공급되는 데이터 전압을 화소 전극에 공급한다. 그리고, 제3 수평 라인(HL3)에 배치된 서브 화소들 중 제2, 제10, 제18,..., 제8j-6번째 수직 라인(VL2,VL10,VL18,...)에 배치되는 적색(R) 서브 화소와, 제8, 제16, 제24,..., 제8j번째 수직 라인(VL8,VL16,VL24,...)에 배치되는 청색(B) 서브 화소 각각의 박막트랜지스터(TFT)는 제3 게이트 라인(GL3)에 공급되는 스캔 펄스에 응답하여 그 청색(B) 및 적색(R) 서브 화소 각각의 좌측에 위치하는 데이터 라인(DL)을 통해 공급되는 데이터 전압을 화소 전극에 공급한다.
제4i번째 수평 라인들(HL)에서, 제8j-3번째 수직 라인(VL)에 배치되는 녹색 서브 화소와, 제8j-1번째 수직 라인(VL)에 배치되는 백색(W) 서브 화소는 다음단 수평 라인의 게이트 라인(GL)에 접속되며, 나머지 수직 라인(VL)에 배치되는 서브 화소들은 현재단 수평 라인의 게이트 라인(GL)에 접속된다. 예를 들어, 제4 수평 라인들(HL4)에서, 제5, 제13, 제21,...,제8j-3번째 수직 라인(VL5,VL13,VL21,...)에 배치되는 녹색(G) 서브 화소와, 제7, 제15, 제23,...,제8j-1번째 수직 라인(VL7,VL15,VL23,...)에 배치되는 백색(W) 서브 화소는 제5 게이트 라인(GL5)에 접속되며, 나머지 수직 라인(VL)에 배치되는 서브 화소들은 제4 게이트 라인(GL4)에 접속된다.
또한, 제4i번째 수평 라인들(HL)에서, 제8j-7, 제8j-6, 제8j-5 및 제8j-4 번째 수직 라인에 배치되는 서브 화소들은 우측 데이터 라인과 접속되며, 상기 제8j-3, 제8j-2, 제8j-1 및 제8j 번째 수직 라인에 배치되는 서브 화소들은 좌측 데이터 라인과 접속된다. 이 경우, 제4i번째 수평 라인들(HL)에서, 제8j-3번째 수직 라인(VL)에 배치되는 녹색(G) 서브 화소와, 그 녹색(G) 서브 화소와 좌측으로 인접한 제8j-4번째 수직 라인(VL)에 배치되는 적색(R)서브 화소는 동일한 데이터 라인에 접속된다. 예를 들어, 제4 수평 라인(HL4)에서, 제1 내지 제4 수직 라인(VL1,VL2,VL3,VL4)에 배치되는 녹색(G), 청색(B), 백색(W) 및 적색(R) 서브 화소들은 우측 데이터 라인(DL)과 접속되며, 제5 내지 제8 수직 라인(VL5,VL6,VL7,VL8)에 배치되는 녹색(G), 청색(B), 백색(W) 및 적색(R) 서브 화소들은 좌측 데이터 라인(DL)과 접속된다. 그리고, 제4 수평 라인(HL4)에서, 제4 수직 라인(VL4)에 배치되는 적색(R) 서브 화소 및 제5 수직 라인(VL5)에 배치되는 녹색(G) 서브 화소는 동일한 제5 데이터 라인(DL5)에 접속되며, 제4 수평 라인(HL4)에 배치된 서브 화소들은 제1 및 제9 데이터 라인(DL1,DL9)과 접속되지 않는다.
이에 따라, 제4 수평 라인(HL4)에 배치된 서브 화소들 중 제5, 제13, 제21,...,제8j-3번째 수직 라인(VL5,VL13,VL21,...)에 배치되는 녹색(G) 서브 화소와, 제 7, 제15, 제23,...,제8j-1 번째 수직 라인(VL7,VL15,VL23,...)에 배치되는 백색(W) 서브 화소 각각의 박막트랜지스터(TFT)는 제5 게이트 라인(GL5)에 공급되는 스캔 펄스에 응답하여 그 녹색(G) 및 백색(W) 서브 화소의 좌측에 위치하는 데이터 라인(DL)을 통해 공급되는 데이터 전압을 화소 전극에 공급한다. 그리고, 제4 수평 라인(HL4)에 배치된 서브 화소들 중 제1, 제9, 제17,.., 제8j-7번째 수직 라인(VL1,VL9,VL17,...)에 배치되는 녹색(G) 서브 화소와, 제2, 제10, 제18,..., 제8j-6번째 수직 라인(VL2,VL10,VL18,...)에 배치되는 청색(B) 서브 화소와, 제3, 제11 및 제19,.., 및 제8j-5번째 수직 라인(VL3,VL11,VL19,...)에 배치되는 백색(W) 서브 화소와, 제4, 제12, 제20,..., 제8j-4번째 수직 라인(VL4,VL12,VL20,...)에 배치되는 적색(R) 서브 화소 각각의 박막트랜지스터(TFT)는 제4 게이트 라인(GL4)에 공급되는 스캔 펄스에 응답하여 그 백색(W), 적색(R), 녹색(G) 및 청색(B) 서브 화소 각각의 우측에 위치하는 데이터 라인(DL)을 통해 공급되는 데이터 전압을 화소 전극에 공급한다. 그리고, 제4 수평 라인(HL4)에 배치된 서브 화소들 중 제6, 제14, 제22,..., 제8j-2번째 수직 라인(VL6,VL14,VL22,...)에 배치되는 청색(B) 서브 화소와, 제8, 제16, 제24,..., 제8j번째 수직 라인(VL8,VL16,VL24,...)에 배치되는 적색(R) 서브 화소 각각의 박막트랜지스터(TFT)는 제4 게이트 라인(GL4)에 공급되는 스캔 펄스에 응답하여 그 청색(B) 및 적색(R) 서브 화소 각각의 좌측에 위치하는 데이터 라인(DL)을 통해 공급되는 데이터 전압을 화소 전극에 공급한다.
도 4는 본 발명에 따른 서브 화소들의 극성 및 충전 순서를 나타내는 도면이며, 도 5는 도 4에 도시된 서브 화소에 적용되는 영상 데이터를 나타내는 도면이다.
도 4 및 도 5에 도시된 바와 같이 제N(여기서, N은 자연수) 번째 프레임 기간 동안, 기수번째 데이터 라인(DL1,DL3,DL5,...)에는 컬럼 인버젼 방식으로 구동되는 데이터 드라이버(108)를 통해 부극성의 데이터 전압이 공급되고, 우수번째 데이터 라인(DL2,DL4,DL6,...)에는 정극성의 데이터 전압이 공급된다. 이에 따라, 기수번째 데이터 라인(DL1,DL3,DL5,...)에 접속된 서브 화소들에는 해당 게이트 라인(GL)들에 공급되는 하이 상태의 스캔 펄스에 동기되어 동일한 부극성의 데이터 전압이 충전된다. 그리고, 우수번째 데이터 라인(DL2,DL4,DL6,...)에 접속된 서브 화소들에는 해당 게이트 라인들(GL)에 공급되는 하이 상태의 스캔 펄스에 동기되어 동일한 정극성의 데이터 전압이 충전된다.
그리고, 제N+1번째 프레임 기간 동안, 기수번째 데이터 라인(DL1,DL3,DL5,...)에는 컬럼 인버젼 방식으로 구동되는 데이터 드라이버(108)를 통해 정극성의 데이터 전압이 공급되고, 우수번째 데이터 라인(DL2,DL4,DL6,...)에는 부극성의 데이터 전압이 공급된다. 이에 따라, 기수번째 데이터 라인(DL1,DL3,DL5,...)에 접속된 서브 화소들에는 해당 게이트 라인들에 공급되는 하이 상태의 스캔 펄스에 동기되어 동일한 정극성의 데이터 전압이 충전된다. 그리고, 우수번째 데이터 라인(DL2,DL4,DL6,...)에 접속된 서브 화소들에는 해당 게이트 라인들에 공급되는 하이 상태의 스캔 펄스에 동기되어 동일한 부극성의 데이터 전압이 충전된다.
이에 따라, 본 발명의 적색(R) 및 녹색(G) 서브 화소들에는 동일 극성의 데이터 전압이 충전되고, 백색(W) 및 청색(B) 서브 화소들 각각에는 인접한 서브 화소와 다른 극성의 데이터 전압이 충전된다.
이와 같이, 컬럼 인버젼 방식으로 구동되는 데이터 드라이버(108)로부터 출력되는 데이터 전압은 데이터 라인 별로 같은 극성을 유지하고 인접한 데이터 라인과 반대 극성을 유지하지만 동일 색을 구현하는 서브 화소들은 수직 및 수평 방향으로 극성이 다른 데이터 전압이 공급된다.
이에 따라, 도 6a 내지 도 6f에 도시된 바와 같이 극성 분포 및 충전 특성이 균일함으로써 수평 및 수직 라인들 간 휘도차 불량 및 도리도리 불량을 방지할 수 있다.
구체적으로, 도 6a에 도시된 바와 같이 적색(R) 서브 화소가 활성화되어 적색을 표시하는 경우, 적색(R) 서브 화소에는 255계조의 적색 데이터 전압이 공급되고, 나머지 서브 화소에는 블랙 계조(0계조의 데이터 전압)이 공급된다. 이 경우, 상하좌우로 인접한 적색(R) 서브 화소들에는 서로 다른 극성의 적색 데이터 전압을 공급하므로, 적색(R) 서브 화소들의 극성은 어느 한 극성으로 치우치지 않고 균형을 이루게 된다.
도 6b에 도시된 바와 같이 녹색(G) 서브 화소가 활성화되어 녹색을 표시하는 경우, 녹색(G) 서브 화소에는 255계조의 녹색 데이터 전압이 공급되고, 나머지 서브 화소에는 블랙 계조(0계조의 데이터 전압)이 공급된다. 이 경우, 상하좌우로 인접한 녹색(G) 서브 화소들에는 서로 다른 극성의 녹색 데이터 전압을 공급하므로, 녹색(G) 서브 화소들의 극성은 어느 한 극성으로 치우치지 않고 균형을 이루게 된다.
도 6c에 도시된 바와 같이 청색(B) 서브 화소가 활성화되어 녹색을 표시하는 경우, 청색(B) 서브 화소에는 255계조의 청색 데이터 전압이 공급되고, 나머지 서브 화소에는 블랙 계조(0계조의 데이터 전압)이 공급된다. 이 경우, 상하좌우로 인접한 청색(B) 서브 화소들에는 서로 다른 극성의 청색 데이터 전압을 공급하므로, 청색(B) 서브 화소들의 극성은 어느 한 극성으로 치우치지 않고 균형을 이루게 된다.
도 6d에 도시된 바와 같이 적색(R) 및 녹색(G) 서브 화소가 활성화되어 옐로우(Yellow)색을 표시하는 경우, 적색(R) 및 녹색(G) 서브 화소 각각에는 255계조의 데이터 전압이 공급되고, 나머지 청색(B) 및 백색(W) 서브 화소에는 블랙 계조(0계조의 데이터 전압)이 공급된다. 이 경우, 적색(R) 및 녹색(G) 서브 화소 각각에는 상하좌우로 인접한 해당 색의 서브 화소들과 서로 다른 극성의 데이터 전압이 공급되므로, 적색(R) 및 녹색(G) 서브 화소들의 극성은 어느 한 극성으로 치우치지 않고 균형을 이루게 된다.
도 6e에 도시된 바와 같이 적색(R) 및 청색(B) 서브 화소가 활성화되어 마젠타(Magenta)색을 표시하는 경우, 적색(R) 및 청색(B) 서브 화소 각각에는 255계조의 데이터 전압이 공급되고, 나머지 녹색(G) 및 백색(W) 서브 화소에는 블랙 계조(0계조의 데이터 전압)이 공급된다. 이 경우, 적색(R) 및 청색(B) 서브 화소 각각에는 상하좌우로 인접한 해당 색의 서브 화소들과 서로 다른 극성의 데이터 전압이 공급되므로, 적색(R) 및 청색(B) 서브 화소들의 극성은 어느 한 극성으로 치우치지 않고 균형을 이루게 된다.
도 6f에 도시된 바와 같이 녹색(G) 및 청색(B) 서브 화소가 활성화되어 시안(Cyan)색을 표시하는 경우, 녹색(G) 및 청색(B) 서브 화소 각각에는 255계조의 데이터 전압이 공급되고, 나머지 적색(R) 및 백색(W) 서브 화소에는 블랙 계조(0계조의 데이터 전압)이 공급된다. 이 경우, 녹색(G) 및 청색(B) 서브 화소 각각에는 상하좌우로 인접한 해당 색의 서브 화소들과 서로 다른 극성의 데이터 전압이 공급되므로, 녹색(G) 및 청색(B) 서브 화소들의 극성은 어느 한 극성으로 치우치지 않고 균형을 이루게 된다.
이와 같이, 본 발명에 따른 액정 표시 장치는 컬러별 극성이 균형을 이루므로 수평 및 수직 라인들 간 휘도차 불량 및 도리도리 불량을 방지할 수 있다.
이상의 설명은 본 발명을 예시적으로 설명한 것에 불과하며, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 본 발명의 기술적 사상에서 벗어나지 않는 범위에서 다양한 변형이 가능할 것이다. 따라서 본 발명의 명세서에 개시된 실시 예들은 본 발명을 한정하는 것이 아니다. 본 발명의 범위는 아래의 특허청구범위에 의해 해석되어야 하며, 그와 균등한 범위 내에 있는 모든 기술도 본 발명의 범위에 포함되는 것으로 해석해야 할 것이다.
100 : 표시 패널 106 : 스캔 드라이버
108 : 데이터 드라이버 120 : 타이밍 컨트롤러
108 : 데이터 드라이버 120 : 타이밍 컨트롤러
Claims (6)
- 서로 다른 색을 구현하는 제1 내지 제4 서브 화소들을 구비하며, 제1 수평 라인에 제1, 제2, 제3 및 제4 서브 화소들의 순서로 반복 배치되며, 상기 제1 수평 라인에서부터 마지막 수평 라인으로 갈수록 상기 제1 수평 라인에 배치된 제1 내지 제4 서브 화소들이 좌측 방향으로 2열씩 쉬프트되도록 배치된 표시 패널과;
상기 제1 수평 라인 내지 상기 마지막 수평 라인 각각에서, 상기 제2 및 제3 서브 화소들에 동일 극성의 데이터 전압이 충전되고 제1 및 제4 서브 화소들 각각에 인접한 수직 라인의 서브 화소들과 다른 극성의 데이터 전압이 충전되도록, 컬럼 인버젼 방식으로 극성이 반전된 데이터 전압을 데이터 라인에 공급하는 데이터 구동부를 구비하고,
상기 제1 수평 라인 내지 상기 마지막 수평 라인 각각에서, 현재단 수평 라인에 배치된 상기 제1 내지 제4 서브 화소들 중의 일부 서브 화소들은 상기 현재단 수평 라인의 게이트 라인에 접속되고, 상기 현재단 수평 라인에 배치된 상기 제1 내지 제4 서브 화소들 중의 나머지 서브 화소들은 다음단 수평 라인의 게이트 라인에 접속되며,
상기 다음단 수평 라인은 상기 현재단 수평 라인에 이웃하는 표시 장치. - 제 1 항에 있어서,
상기 표시 패널의 홀수번째 수평 라인들에는 상기 제1, 제2, 제3 및 제4 서브 화소들의 순서로 반복 배치되며,
상기 표시 패널의 짝수번째 수평 라인들에는 상기 제3, 제4, 제1 및 제2 서브 화소들의 순서로 반복 배치되는 표시 장치. - 제 1 항에 있어서,
상기 현재단 수평 라인에 배치된 상기 제1 및 제3 서브 화소들 중에서, 상기 표시 패널의 우수번째 데이터 라인에 접속된 일부 제1 및 제3 서브 화소들은 상기 현재단 수평 라인의 게이트 라인에 접속되며,
상기 현재단 수평 라인에 배치된 상기 제1 및 제3 서브 화소들 중에서, 상기 표시 패널의 기수번째 데이터 라인에 접속된 나머지 제1 및 제3 서브 화소들은 상기 다음단 수평 라인의 게이트 라인에 접속되며,
상기 현재단 수평 라인에 배치된 상기 제2 및 제4 서브 화소들은 상기 현재단 수평 라인의 게이트 라인에 접속되는 표시 장치. - 제 3 항에 있어서,
상기 각 수직 라인에 동일 색을 구현하도록 상하로 배치되는 서브 화소들은 지그재그 형태로 상기 서브 화소의 좌측 및 우측에 배치되는 데이터 라인과 접속되며,
상기 각 수평 라인에 배치된 서브 화소들은 상기 제2 및 제3 서브 화소 사이에 배치되는 데이터 라인을 기준으로 상기 각 서브 화소와 데이터라인의 접속 방향이 반전되는 표시 장치. - 제 4 항에 있어서,
제4i-3(i는 자연수)번째 수평 라인에 배치된 서브 화소들 중 제8j-7(j는 자연수), 제8j-6, 제8j-1 및 제8j 번째 수직 라인에 배치되는 서브 화소들은 우측 데이터 라인과 접속되며, 제8j-5, 제8j-4, 제8j-3 및 제8j-2 번째 수직 라인에 배치되는 서브 화소들은 좌측 데이터 라인과 접속되며,
제4i-2번째 수평 라인에 배치된 서브 화소들 중 제8j-7, 제8j-6, 제8j-5 및 제8j-4 번째 수직 라인에 배치되는 서브 화소들은 좌측 데이터 라인과 접속되며, 제8j-3, 제8j-2, 제8j-1 및 제8j 번째 수직 라인에 배치되는 서브 화소들은 우측 데이터 라인과 접속되며,
제4i-1번째 수평 라인에 배치된 서브 화소들 중 제8j-7, 제8j-6, 제8j-1 및 제8j 번째 수직 라인에 배치되는 서브 화소들은 좌측 데이터 라인과 접속되며, 제8j-5, 제8j-4, 제8j-3 및 제8j-2 번째 수직 라인에 배치되는 서브 화소들은 우측 데이터 라인과 접속되며,
제4i번째 수평 라인에 배치된 서브 화소들 중 제8j-7, 제8j-6, 제8j-5 및 제8j-4 번째 수직 라인에 배치되는 서브 화소들은 우측 데이터 라인과 접속되며, 제8j-3, 제8j-2, 제8j-1 및 제8j 번째 수직 라인에 배치되는 서브 화소들은 좌측 데이터 라인과 접속되는 표시 장치. - 제 5 항에 있어서,
상기 제4i-3번째 수평 라인에 배치된 서브 화소들 중 제8j-6번째 및 제8j-5번째 수직 라인에 배치된 서브 화소는 동일한 데이터 라인에 접속되며,
상기 제4i-2번째 수평 라인에 배치된 서브 화소들 중 제8j 번째 및 제8j+1번째 수직 라인에 배치된 서브 화소는 동일한 데이터 라인에 접속되며,
상기 제4i-1번째 수평 라인에 배치된 서브 화소들 중 제8j-1번째 및 제8j-2번째 수직 라인에 배치된 서브 화소는 동일한 데이터 라인에 접속되며,
상기 제4i번째 수평 라인에 배치된 서브 화소들 중 제8j-3 번째 및 제8j-4번째 수직 라인에 배치된 서브 화소는 동일한 데이터 라인에 접속되는 표시 장치.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020160088484A KR102627340B1 (ko) | 2016-07-13 | 2016-07-13 | 표시 장치 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020160088484A KR102627340B1 (ko) | 2016-07-13 | 2016-07-13 | 표시 장치 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20180007456A KR20180007456A (ko) | 2018-01-23 |
KR102627340B1 true KR102627340B1 (ko) | 2024-01-19 |
Family
ID=61071123
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020160088484A KR102627340B1 (ko) | 2016-07-13 | 2016-07-13 | 표시 장치 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR102627340B1 (ko) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN113823239B (zh) * | 2021-09-27 | 2023-02-28 | 惠州华星光电显示有限公司 | 显示面板及显示装置 |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101341906B1 (ko) * | 2008-12-23 | 2013-12-13 | 엘지디스플레이 주식회사 | 액정 표시장치의 구동장치와 그 구동방법 |
KR101319345B1 (ko) * | 2009-08-04 | 2013-10-16 | 엘지디스플레이 주식회사 | 액정 표시장치의 구동장치와 그 구동방법 |
KR101604140B1 (ko) * | 2009-12-03 | 2016-03-17 | 엘지디스플레이 주식회사 | 액정표시장치 |
KR101695018B1 (ko) * | 2009-12-07 | 2017-01-10 | 엘지디스플레이 주식회사 | 액정표시장치 |
KR20110138006A (ko) * | 2010-06-18 | 2011-12-26 | 엘지디스플레이 주식회사 | 액정 표시장치의 구동장치와 그 구동방법 |
KR101872481B1 (ko) * | 2011-11-10 | 2018-06-29 | 엘지디스플레이 주식회사 | 액정표시장치 및 그 구동방법 |
KR102279815B1 (ko) * | 2014-03-18 | 2021-07-21 | 엘지디스플레이 주식회사 | 액정 표시 장치 및 그 구동방법 |
KR102279353B1 (ko) * | 2014-12-01 | 2021-07-20 | 엘지디스플레이 주식회사 | 표시패널 |
-
2016
- 2016-07-13 KR KR1020160088484A patent/KR102627340B1/ko active IP Right Grant
Also Published As
Publication number | Publication date |
---|---|
KR20180007456A (ko) | 2018-01-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9905152B2 (en) | Liquid crystal display | |
KR101341906B1 (ko) | 액정 표시장치의 구동장치와 그 구동방법 | |
TWI567709B (zh) | 顯示面板 | |
US7710377B2 (en) | LCD panel including gate drivers | |
CN101191931B (zh) | 液晶显示装置以及驱动该液晶显示装置的方法 | |
KR102020354B1 (ko) | 액정 표시 장치 | |
US20090102777A1 (en) | Method for driving liquid crystal display panel with triple gate arrangement | |
US20150294611A1 (en) | Displaying method and driving device of lcd panel and lcd device | |
KR102138107B1 (ko) | 표시 패널의 구동 방법 및 이를 수행하기 위한 표시 장치 | |
KR20140058252A (ko) | 액정 표시 장치 및 그의 구동 방법 | |
KR101773611B1 (ko) | 액정표시장치와 그 구동방법 | |
JP2011007889A (ja) | 液晶表示装置 | |
KR20130067923A (ko) | 액정표시장치 | |
JP2013020188A (ja) | 液晶表示装置 | |
WO2013097442A1 (zh) | 液晶显示面板及驱动方法 | |
KR102335779B1 (ko) | 표시 장치 및 이의 구동방법 | |
US10770012B2 (en) | Display panel and display device | |
TWI469130B (zh) | 立體顯示系統 | |
CN110879500A (zh) | 显示基板及其驱动方法、显示面板、显示装置 | |
US11114050B2 (en) | Driving method and driving device of display panel, and display device | |
KR20130051773A (ko) | 액정표시장치의 인버전 구동방법 | |
KR102627340B1 (ko) | 표시 장치 | |
KR101577830B1 (ko) | 액정표시장치 | |
KR101030535B1 (ko) | 액정표시장치의 구동방법 | |
KR100303449B1 (ko) | 플리커링을 줄이기 위한 액정 표시 장치 및 이의 구동 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant |