CN105575316B - 多路选择电路、显示面板和显示装置 - Google Patents

Abstract

本发明提供了一种多路选择电路、显示面板和显示装置，包括多个数据信号输入端、第一时钟信号输入端、第二时钟信号输入端、第三时钟信号输入端、控制电路和开关电路；开关电路包括多个开关，开关电路在控制电路的作用下处于第一工作模式或第二工作模式；开关电路处于第一工作模式时，在第一时钟信号和第二时钟信号的作用下，多个开关中每两个开关为一个输入组，每个输入组对应不同的数据信号输入端；开关电路处于第二工作模式时，在第一时钟信号、第二时钟信号和第三时钟信号的作用下，多个开关中每三个开关为一个输入组，每个输入组对应不同的数据信号输入端，从而实现了1:2工作模式和1:3工作模式的自由切换。

Description

多路选择电路、显示面板和显示装置

技术领域

本发明涉及显示技术领域，更具体地说，涉及一种多路选择电路、显示面板和显示装置。

背景技术

现有显示面板的多路选择器的工作模式分为1:2工作模式和1:3工作模式。如图1所示，图1为现有1:2工作模式下的多路选择器的电路结构示意图，1:2工作模式是指一根驱动IC((integrated circuit，电路)信号线S控制两列子像素，如图2所示，图2为现有1:3工作模式下的多路选择器的电路结构示意图，1:3工作模式是指一根IC信号线S控制三列子像素，其中，每一列子像素通过一根数据线以及一个开关Q接收一根IC信号线S输出的数据信号。

虽然现有IC端可以兼容1:2工作模式和1:3工作模式，但是，由于现有显示面板的多路选择器不能兼容1:2工作模式和1:3工作模式，即现有显示面板只能工作在1:2工作模式或1:3工作模式，因此，现有显示面板无法实现1:2工作模式和1:3工作模式的自由切换。

发明内容

有鉴于此，本发明提供了一种多路选择电路、显示面板和显示装置，以解决现有显示面板无法实现1:2工作模式和1:3工作模式的自由切换的问题。

为实现上述目的，本发明提供如下技术方案：

一种多路选择电路，包括多个数据信号输入端、输入第一时钟信号的第一时钟信号输入端、输入第二时钟信号的第二时钟信号输入端、输入第三时钟信号的第三时钟信号输入端、控制电路和开关电路；所述开关电路包括多个开关，所述开关电路在所述控制电路的作用下处于第一工作模式或第二工作模式；

当所述开关电路处于所述第一工作模式时，在所述第一时钟信号和第二时钟信号的作用下，所述多个开关中每两个开关为一个输入组，每个输入组对应不同的数据信号输入端；

当所述开关电路处于所述第二工作模式时，在所述第一时钟信号、第二时钟信号和第三时钟信号的作用下，所述多个开关中每三个开关为一个输入组，每个输入组对应不同的数据信号输入端。

一种显示面板，包括：

多个像素单元，每一所述像素单元至少包括三个子像素；

多路选择电路，所述多路选择电路为如上任一项所述的多路选择电路，所述开关电路中的多个开关的输出端分别与所述子像素的数据线连接；

驱动电路，用于向所述数据信号输入端提供数据信号、向所述第一时钟信号输入端提供第一时钟信号、向所述第二时钟信号输入端提供第二时钟信号、向所述第三时钟信号输入端提供第三时钟信号。

一种显示装置，包括如上任一项所述的显示面板。

与现有技术相比，本发明所提供的技术方案具有以下优点：

本发明所提供的上述技术方案中，在控制电路的作用下多路选择电路中的开关电路处于第一工作模式或第二工作模式，当开关电路处于第一工作模式时，在第一时钟信号和第二时钟信号的作用下，多个开关中每两个开关分时输入同一数据信号输入端输出的数据信号，此时多路选择电路处于1:2工作模式下；当开关电路处于第二工作模式时，在第一时钟信号、第二时钟信号和第三时钟信号的作用下，多个开关中每三个开关分时输入同一数据信号输入端输出的数据信号，此时多路选择电路处于1:3工作模式下，从而实现了1:2工作模式和1:3工作模式的自由切换。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据提供的附图获得其他的附图。

图1为现有1:2工作模式下的多路选择器的电路结构示意图；

图2为现有1:3工作模式下的多路选择器的电路结构示意图；

图3为本发明实施例提供的多路选择电路的结构示意图；

图4为图3中开关电路和控制电路的具体结构示意图；

图5为图4中第二开关单元的具体结构示意图；

图6为本发明实施例提供的显示面板的结构示意图。

具体实施方式

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

本发明的实施例提供了一种多路选择电路，如图3所示，图3为本发明实施例提供的多路选择电路的结构示意图，该多路选择电路包括多个数据信号输入端、输入第一时钟信号的第一时钟信号输入端CKH1、输入第二时钟信号的第二时钟信号输入端CKH2、输入第三时钟信号的第三时钟信号输入端CKH3、控制电路1和开关电路2。

其中，多个数据信号输入端包括多个第一数据信号输入端S1、多个第二数据信号输入端S2和多个第三数据信号输入端S3。开关电路2包括多个开关，每一个开关的输出端与一根数据线连接，用于为与一根数据线相连的一列子像素提供数据信号。

本实施例中，开关电路2在控制电路1的作用下处于第一工作模式或第二工作模式。当开关电路2处于第一工作模式时，在第一时钟信号和第二时钟信号的作用下，开关电路2中的多个开关中的每两个开关分时输入同一数据信号输入端输出的数据信号，即多个开关中每两个开关为一个输入组，每个输入组对应不同的数据信号输入端；当开关电路2处于第二工作模式时，在第一时钟信号、第二时钟信号和第三时钟信号的作用下，开关电路2的多个开关中的每三个开关分时输入同一数据信号输入端输出的数据信号，即多个开关中每三个开关为一个输入组，每个输入组对应不同的数据信号输入端。

由于多个数据信号输入端均与驱动电路即驱动IC相连，因此，当开关电路2处于第一工作模式时，一个数据信号输入端将数据信号分时输出至与两个开关分别相连的两根数据线，此时，多路选择电路处于1:2工作模式；当开关电路2处于第二工作模式时，一个数据信号输入端将数据信号分时输出至与三个开关分别相连的三根数据线，此时，多路选择电路处于1:3工作模式。也就是说，本发明中具有控制电路1的多路选择电路可以实现1:2工作模式和1:3工作模式的自由切换。

下面结合控制电路1和开关电路2的具体结构来对第一工作模式和第二工作模式进行说明。

如图4所示，图4为图3中开关电路和控制电路的具体结构示意图，控制电路1包括控制信号输入端EN和多个第一开关单元10。其中，在控制信号输入端EN输入的第一控制信号的作用下，多个第一开关单元10使开关电路2处于第一工作模式；在控制信号输入端EN输入的第二控制信号的作用下，多个第一开关单元10使开关电路2处于第二工作模式，其中第一控制信号和第二控制信号为反相的信号，如第一控制信号为高电平信号，第二控制信号为低电平信号。

开关电路2包括多个第二开关单元20，图2中仅以两个第二开关单元20和第一开关单元10为例进行说明，本发明并不仅限于此。每一个第二开关单元20至少包括第一开关Q1至第六开关Q6，该第一开关Q1至第六开关Q6可以为PMOS晶体管、NOMS晶体管或其他开关管等。每一第一数据信号输入端S1、一第二数据信号输入端S2和一第三数据信号输入端S3分别向一第二开关单元20内的第一开关Q1至第六开关Q6提供数据信号。

具体地，当开关电路2处于第一工作模式时，每一个第二开关单元20中的第一开关Q1、第三开关Q3和第五开关Q5在第一时钟信号的作用下导通，第二开关Q2、第四开关Q4和第六开关Q6在第二时钟信号的作用下导通，其中，第二时钟信号和第一时钟信号为时序不同的高电平信号或低电平信号。

并且，第一开关Q1和第二开关Q2分时输入一第一数据信号输入端S1输出的数据信号，第三开关Q3和第四开关Q4分时输入一第二数据信号输入端S2输出的数据信号，第五开关Q5和第六开关Q6分时输入一第三数据信号输入端S3输出的数据信号。

也就是说，第一时刻，在第一时钟信号的作用下第一开关Q1导通、第二开关Q2断开，第一数据信号输入端S1输出的数据信号通过第一开关Q1传输至相应的数据线及子像素；第二时刻，在第二时钟信号的作用下第二开关Q2导通、第一开关Q1断开，第一数据信号输入端S1输出的数据信号通过第二开关Q2传输至相应的数据线及子像素。

同样，第一时刻，在第一时钟信号的作用下第三开关Q3导通、第四开关Q4断开，第二数据信号输入端S2输出的数据信号通过第三开关Q3传输至相应的数据线及子像素；第二时刻，在第二时钟信号的作用下第四开关Q4导通、第三开关Q3断开，第二数据信号输入端S2输出的数据信号通过第四开关Q4传输至相应的数据线及子像素。

同样，第一时刻，在第一时钟信号的作用下第五开关Q5导通、第六开关Q6断开，第三数据信号输入端S3输出的数据信号通过第五开关Q5传输至相应的数据线及子像素；第二时刻，在第二时钟信号的作用下第六开关Q6导通、第五开关Q5断开，第三数据信号输入端S3输出的数据信号通过第六开关Q6传输至相应的数据线及子像素。

当开关电路2处于第二工作模式时，每一第二开关单元20中的第一开关Q1和第四开关Q4在第一时钟信号的作用下导通，第二开关Q2和第五开关Q5在第二时钟信号的作用下导通，第三开关Q3和第六开关Q6在第三时钟信号的作用下导通，第一时钟信号、第二时钟信号和第三时钟信号为时序都不相同的高电平信号或低电平信号。

并且，第一开关Q1、第二开关Q2和第三开关Q3分时输入一第一数据信号输入端S1输出的数据信号，第四开关Q4、第五开关Q5和第六开关Q6分时输入一第二数据信号输入端S2输出的数据信号。

也就是说，第一时刻，在第一时钟信号的作用下第一开关Q1导通、第二开关Q2和第三开关Q3断开，第一数据信号输入端S1输出的数据信号通过第一开关Q1传输至相应的数据线及子像素；第二时刻，在第二时钟信号的作用下第二开关Q2导通、第一开关Q1和第三开关Q3断开，第一数据信号输入端S1输出的数据信号通过第二开关Q2传输至相应的数据线及子像素；第三时刻，在第三时钟信号的作用下第三开关Q3导通、第一开关Q1和第二开关Q2断开，第一数据信号输入端S1输出的数据信号通过第三开关Q3传输至相应的数据线及子像素。

同样，第一时刻，在第一时钟信号的作用下第四开关Q4导通、第五开关Q5和第六开关Q6断开，第二数据信号输入端S2输出的数据信号通过第四开关Q4传输至相应的数据线及子像素；第二时刻，在第二时钟信号的作用下第五开关Q5导通、第四开关Q4和第六开关Q6断开，第二数据信号输入端S2输出的数据信号通过第五开关Q5传输至相应的数据线及子像素；第三时刻，在第三时钟信号的作用下第六开关Q6导通、第四开关Q4和第五开关Q5断开，第二数据信号输入端S2输出的数据信号通过第六开关Q6传输至相应的数据线及子像素。

进一步地，如图5所示，图5为图4中第二开关单元的具体结构示意图，第一开关单元10至少包括第七开关Q7至第十八开关Q18，第七开关Q7至第十八开关Q18的控制端都与控制信号输入端EN连接。每一第二开关单元20中的第一开关Q1和第二开关Q2的输入端都与一第一数据信号输入端S1连接，第三开关Q3的输入端通过第七开关Q7与第二开关Q2的输入端连接，第三开关Q3的输入端通过第八开关Q8与第四开关Q4的输入端连接，第四开关Q4的输入端与一第二数据信号输入端S2连接，第四开关Q4的输入端通过第九开关Q9与第五开关Q5的输入端连接，第五开关Q5和第六开关Q6的输入端通过第十开关Q10与一第三数据信号输入端S3连接。

每一第二开关单元20中的第一开关Q1的控制端与第一时钟信号输入端CKH1连接，第二开关Q2的控制端与第二时钟信号输入端CKH2连接，第三开关Q3的控制端通过第十一开关Q11与第一时钟信号输入端CKH1连接，第三开关Q3的控制端通过第十二开关Q12与第三时钟信号输入端CKH3连接，第四开关Q4的控制端通过第十三开关Q13与第一时钟信号输入端CKH1连接，第四开关Q4的控制端通过第十四开关Q14与第二时钟信号输入端CKH2连接，第五开关Q5的控制端通过第十五开关Q15与第一时钟信号输入端CKH1连接，第五开关Q5的控制端通过第十六开关Q16与第二时钟信号输入端CKH2连接，第六开关Q6的控制端通过第十七开关Q17与第二时钟信号输入端CKH2连接，第六开关Q6的控制端通过第十八开关Q18与第三时钟信号输入端CKH3连接。

并且，本实施例中的第七开关Q7、第九开关Q9、第十二开关Q12、第十三开关Q13、第十六开关Q16和第十八开关Q18的导电类型相同，第八开关Q8、第十开关Q10、第十一开关Q11、第十四开关Q14、第十五开关Q15和第十七开关Q17的导电类型相同，且第七开关Q7与第八开关Q8的导电类型不同。

例如，第七开关Q7、第九开关Q9、第十二开关Q12、第十三开关Q13、第十六开关Q16和第十八开关Q18可以为NMOS晶体管；第八开关Q8、第十开关Q10、第十一开关Q11、第十四开关Q14、第十五开关Q15和第十七开关Q17可以为PMOS晶体管，当然，本发明并不仅限于此。

基于此，当控制信号输入端EN向所有的第一开关单元10中的第七开关Q7至第十八开关Q18的控制端输入第一控制信号如低电平时，在第一控制信号的作用下，任一第一开关单元10中的第七开关Q7、第九开关Q9、第十二开关Q12、第十三开关Q13、第十六开关Q16和第十八开关Q18断开、第八开关Q8、第十开关Q10、第十一开关Q11、第十四开关Q14、第十五开关Q15和第十七开关Q17导通。

每一第二开关单元20中的第一开关Q1、第三开关Q3和第五开关Q5的控制端与第一时钟信号输入端CKH1连通，第二开关Q2、第四开关Q4和第六开关Q6的控制端与第二时钟信号输入端CKH2连通，并且，第一开关Q1和第二开关Q2的输入端与第一数据信号输入端S1连通，第三开关Q3和第四开关Q4的输入端与第二数据信号输入端S2连通，第五开关Q5和第六开关Q6的输入端与第三数据信号输入端S3连通，实现了1:2的工作模式。

当控制信号输入端EN向所有的第一开关单元10中的第七开关Q7至第十八开关Q18的控制端输入第二控制信号如高电平信号时，在第二控制信号的作用下，任一第一开关单元10中的第七开关Q7、第九开关Q9、第十二开关Q12、第十三开关Q13、第十六开关Q16和第十八开关Q18导通、第八开关Q8、第十开关Q10、第十一开关Q11、第十四开关Q14、第十五开关Q15和第十七开关Q17断开。

此时，每一第二开关单元20中的第一开关Q1和第四开关Q4的控制端与第一时钟信号输入端CKH1连通，第二开关Q2和第五开关Q5与第二时钟信号输入端CKH2连通，第三开关Q3和第六开关Q6与第三时钟信号输入端CKH3连通，并且，第一开关Q1、第二开关Q2和第三开关Q3的输入端与第一数据信号输入端S1连通，第四开关Q4、第五开关Q5和第六开关Q6的输入端与第二数据信号输入端S2连通，实现了1:3的工作模式。也就是说，本实施例可以通过将控制信号输入端EN中的控制信号切换为第一控制信号或第二控制信号，来实现多路选择电路1:2的工作模式和1:3工作模式的自由切换。

本实施例提供的多路选择电路中的开关电路在控制电路的作用下处于第一工作模式或第二工作模式下，当开关电路处于第一工作模式时，在第一时钟信号和第二时钟信号的作用下，开关电路的多个开关中每两个开关分时输入同一数据信号输入端输出的数据信号，此时多路选择电路处于1:2工作模式下；当开关电路处于第二工作模式时，在第一时钟信号、第二时钟信号和第三时钟信号的作用下，开关电路的多个开关中每三个开关分时输入同一数据信号输入端输出的数据信号，此时多路选择电路处于1:3工作模式下，从而实现了1:2工作模式和1:3工作模式的自由切换。

本发明的实施例还提供了一种显示面板，如图6所示，图6为本实施例提供的显示面板的结构示意图，该显示面板包括多个像素单元60、多路选择电路61和驱动电路62，当然，该显示面板还包括数据线63、扫描线64和集成控制电路65(FPC)等，在此不再赘述。

其中，每一像素单元60至少包括三个子像素，例如包括红色子像素R、绿色子像素G和蓝色子像素B。多路选择电路61为如上实施例提供的任一种多路选择电路，并且，其开关电路中的多个开关的输出端分别与子像素的数据线连接，即第一开关Q1至第六开关Q6的输出端分别与一根数据线63连接，而每一数据线63又为一列子像素提供数据信号。

驱动电路62即驱动IC与多路选择电路61中的多个数据信号输入端S1～S3、第一时钟信号输入端CKH1、第二时钟信号输入端CKH2和第三时钟信号输入端CKH3连接，用于向数据信号输入端S1～S3提供数据信号、向第一时钟信号输入端CKH1提供第一时钟信号、向第二时钟信号输入端CKH2提供第二时钟信号、向第三时钟信号输入端CKH3提供第三时钟信号。

此外，多路选择电路61中的控制电路中的控制信号输入端EN可以与驱动电路62连接，也可以与集成控制电路65连接，当然，本发明并不仅限于此，在其他实施例中，控制信号输入端EN还可以与单独的控制芯片连接，以通过单独的控制芯片提供第一控制信号和第二控制信号。

当控制信号输入端EN与驱动电路62连接时，驱动电路62还用于向控制信号输入端EN提供第一控制信号和第二控制信号，如在某一时刻向控制信号输入端EN提供第一控制信号，使多路选择电路工作在1:2工作模式，或者，在另一时刻向控制信号输入端EN提供第二控制信号，使多路选择电路工作在1:3工作模式。

当控制信号输入端EN与集成控制电路65连接时，集成控制电路65还用于向控制信号输入端EN提供第一控制信号和第二控制信号。如在某一时刻向控制信号输入端EN提供第一控制信号，使多路选择电路工作在1:2工作模式，或者，在另一时刻向控制信号输入端EN提供第二控制信号，使多路选择电路工作在1:3工作模式，并通过输出信号的切换即第一控制信号和第二控制信号的切换，使多路选择电路的工作模式在1:2工作模式和1:3工作模式之间自由切换。

本发明的实施例还提供了一种显示装置，该显示装置包括如上实施例提供的显示面板等。

本实施例提供的显示面板和显示装置，多路选择电路中的开关电路在控制电路的作用下处于第一工作模式或第二工作模式下，当开关电路处于第一工作模式时，在第一时钟信号和第二时钟信号的作用下，开关电路的多个开关中每两个开关分时输入同一数据信号输入端输出的数据信号，此时多路选择电路处于1:2工作模式下；当开关电路处于第二工作模式时，在第一时钟信号、第二时钟信号和第三时钟信号的作用下，开关电路的多个开关中每三个开关分时输入同一数据信号输入端输出的数据信号，此时多路选择电路处于1:3工作模式下，从而实现了1:2工作模式和1:3工作模式的自由切换。

本说明书中各个实施例采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似部分互相参见即可。对所公开的实施例的上述说明，使本领域专业技术人员能够实现或使用本发明。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本发明的精神或范围的情况下，在其它实施例中实现。因此，本发明将不会被限制于本文所示的这些实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。

Claims (8)

1.一种多路选择电路，其特征在于，包括多个数据信号输入端、输入第一时钟信号的第一时钟信号输入端、输入第二时钟信号的第二时钟信号输入端、输入第三时钟信号的第三时钟信号输入端、控制电路和开关电路；所述开关电路包括多个开关，所述开关电路在所述控制电路的作用下处于第一工作模式或第二工作模式；

当所述开关电路处于所述第一工作模式时，在所述第一时钟信号和第二时钟信号的作用下，所述多个开关中每两个开关为一个输入组，每个输入组对应不同的数据信号输入端；

当所述开关电路处于所述第二工作模式时，在所述第一时钟信号、第二时钟信号和第三时钟信号的作用下，所述多个开关中每三个开关为一个输入组，每个输入组对应不同的数据信号输入端；

所述控制电路包括控制信号输入端和多个第一开关单元；

在所述控制信号输入端输入的第一控制信号的作用下，所述多个第一开关单元使所述开关电路处于第一工作模式；

在所述控制信号输入端输入的第二控制信号的作用下，所述多个第一开关单元使所述开关电路处于第二工作模式；

其中，所述第一控制信号和所述第二控制信号为反相的信号；

所述多个数据信号输入端包括多个第一数据信号输入端、多个第二数据信号输入端和多个第三数据信号输入端，所述开关电路包括多个第二开关单元，每一个所述第二开关单元至少包括第一开关至第六开关；

当所述开关电路处于所述第一工作模式时，每一个所述第二开关单元中的第一开关、第三开关和第五开关在所述第一时钟信号的作用下导通，所述第二开关、第四开关和第六开关在所述第二时钟信号的作用下导通，其中所述第二时钟信号和第一时钟信号为时序不同的信号，以使所述第一开关和第二开关分时输入每一个所述第一数据信号输入端输出的数据信号、所述第三开关和第四开关分时输入每一个所述第二数据信号输入端输出的数据信号、所述第五开关和第六开关分时输入每一个所述第三数据信号输入端输出的数据信号；

当所述开关电路处于所述第二工作模式时，每一个所述第二开关单元中的第一开关和第四开关在所述第一时钟信号的作用下导通，所述第二开关和第五开关在所述第二时钟信号的作用下导通，所述第三开关和第六开关在所述第三时钟信号的作用下导通，其中所述第一时钟信号、第二时钟信号和第三时钟信号为时序均不相同的信号，以使第一开关、第二开关和第三开关分时输入每一个所述第一数据信号输入端输出的数据信号、所述第四开关、第五开关和第六开关分时输入每一个所述第二数据信号输入端输出的数据信号；

所述第一开关单元至少包括第七开关至第十八开关，所述第七开关至第十八开关的控制端均与所述控制信号输入端连接；

每一个所述第二开关单元中的第一开关和第二开关的输入端与一个所述第一数据信号输入端连接，所述第三开关的输入端通过所述第七开关与所述第二开关的输入端连接，所述第三开关的输入端通过所述第八开关与所述第四开关的输入端连接，所述第四开关的输入端与一所述第二数据信号输入端连接，所述第四开关的输入端通过所述第九开关与所述第五开关的输入端连接，所述第五开关和第六开关的输入端通过所述第十开关与一所述第三数据信号输入端连接；

每一所述第二开关单元中的第一开关的控制端与所述第一时钟信号输入端连接，所述第二开关的控制端与所述第二时钟信号输入端连接，所述第三开关的控制端通过所述第十一开关与所述第一时钟信号输入端连接，所述第三开关的控制端通过所述第十二开关与所述第三时钟信号输入端连接，所述第四开关的控制端通过所述第十三开关与所述第一时钟信号输入端连接，所述第四开关的控制端通过所述第十四开关与所述第二时钟信号输入端连接，所述第五开关的控制端通过所述第十五开关与所述第一时钟信号输入端连接，所述第五开关的控制端通过所述第十六开关与所述第二时钟信号输入端连接，所述第六开关的控制端通过所述第十七开关与所述第二时钟信号输入端连接，所述第六开关的控制端通过所述第十八开关与所述第三时钟信号输入端连接。

2.根据权利要求1所述的多路选择电路，其特征在于，在所述控制信号输入端输入的第一控制信号的作用下，任一所述第一开关单元中的第七开关、第九开关、第十二开关、第十三开关、第十六开关和第十八开关断开，第八开关、第十开关、第十一开关、第十四开关、第十五开关和第十七开关导通；

在所述控制信号输入端输入的第二控制信号的作用下，任一所述第一开关单元中的第七开关、第九开关、第十二开关、第十三开关、第十六开关和第十八开关导通，第八开关、第十开关、第十一开关、第十四开关、第十五开关和第十七开关断开。

3.根据权利要求1或2所述的多路选择电路，其特征在于，所述第七开关、第九开关、第十二开关、第十三开关、第十六开关和第十八开关的导电类型相同，第八开关、第十开关、第十一开关、第十四开关、第十五开关和第十七开关的导电类型相同，且第七开关与第八开关的导电类型不同。

4.根据权利要求3所述的多路选择电路，其特征在于，所述第七开关、第九开关、第十二开关、第十三开关、第十六开关和第十八开关为NMOS晶体管；第八开关、第十开关、第十一开关、第十四开关、第十五开关和第十七开关为PMOS晶体管。

5.一种显示面板，其特征在于，包括：

多个像素单元，每一个所述像素单元至少包括三个子像素；

多路选择电路，所述多路选择电路为权利要求1～4任一项所述的多路选择电路，所述开关电路中的多个开关的输出端分别与所述子像素的数据线连接；

驱动电路，用于向所述数据信号输入端提供数据信号、向所述第一时钟信号输入端提供第一时钟信号、向所述第二时钟信号输入端提供第二时钟信号以及向所述第三时钟信号输入端提供第三时钟信号。

6.根据权利要求5所述的显示面板，其特征在于，当所述控制电路包括控制信号输入端时，所述驱动电路还用于向所述控制信号输入端提供第一控制信号和第二控制信号。

7.根据权利要求5所述的显示面板，其特征在于，所述显示面板还包括集成控制电路，当所述控制电路包括控制信号输入端时，所述集成控制电路用于向所述控制信号输入端提供第一控制信号和第二控制信号。

8.一种显示装置，其特征在于，包括权利要求5～7任一项所述的显示面板。