CN205336415U - 多路分配器电路、信号线电路及相应的输出电路和显示装置 - Google Patents

多路分配器电路、信号线电路及相应的输出电路和显示装置 Download PDF

Info

Publication number
CN205336415U
CN205336415U CN201620120890.4U CN201620120890U CN205336415U CN 205336415 U CN205336415 U CN 205336415U CN 201620120890 U CN201620120890 U CN 201620120890U CN 205336415 U CN205336415 U CN 205336415U
Authority
CN
China
Prior art keywords
selects
signal
couple
outfan
transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201620120890.4U
Other languages
English (en)
Inventor
龙春平
乔勇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201620120890.4U priority Critical patent/CN205336415U/zh
Priority to PCT/CN2016/081285 priority patent/WO2017133109A1/zh
Priority to US15/526,441 priority patent/US10424259B2/en
Application granted granted Critical
Publication of CN205336415U publication Critical patent/CN205336415U/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2092—Details of a display terminals using a flat panel, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G09G3/2096—Details of the interface to the display terminal specific for a flat panel
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3614—Control of polarity reversal in general
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3685—Details of drivers for data electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0297—Special arrangements with multiplexing or demultiplexing of display data in the drivers for data electrodes, in a pre-processing circuitry delivering display data to said drivers or in the matrix panel, e.g. multiplexing plural data signals to one D/A converter or demultiplexing the D/A converter output to multiple columns
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3685—Details of drivers for data electrodes
    • G09G3/3688—Details of drivers for data electrodes suitable for active matrices only

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

本实用新型涉及显示领域，提供了一种多路分配器电路、信号线电路及相应的输出电路和显示器，其中，所述多路分配器电路包括至少一接收第一信号的第一输入端、至少一接收第二信号的第二输入端、至少一输出所述第一信号和第二信号的第一输出端，以及至少一输出所述第一信号和第二信号的第二输出端，从而有利于实现低功耗的阵列基板的点反转或列反转，并且有利于提高显示画面品质。

Description

多路分配器电路、信号线电路及相应的输出电路和显示装置
技术领域
本实用新型涉及显示领域，尤其涉及一种多路分配器电路、信号线电路及相应的输出电路和显示装置。
背景技术
本部分旨在向读者介绍可能与本申请的各个方面有关的本领域的各个方面的技术，相信本部分有助于向读者提供背景信息，以便更好地理解本申请的各个方面。因此，应当理解，应该从这个角度来进行解读，而不是将其视为是对现有技术的承认。
薄膜晶体管液晶显示装置(TFTLCD)的结构设计中，阵列基板周边电路包括静电放电电路，栅极扫描线，数据线，公共电极线，修复线以及测试线等，布局空间有限。例如：由于高分辨率显示面板具有较多的数据线，使得数据驱动集成电路(IC)需要较多的输出引脚，目前的驱动IC技术很难满足高分辨率面板的要求。
实用新型内容
根据本实用新型示例性实施例的多路分配器的电路、信号线电路及相应的输出电路和显示装置，有利于减少信号输入线和输入端子，进而有利于减少布线的布局空间。
根据本实用新型的第一方面，提供了一种多路分配器电路，所述多路分配器电路包括至少一接收第一信号的第一输入端、至少一接收第二信号的第二输入端、至少一输出所述第一信号和第二信号的第一输出端，以及至少一输出所述第一信号和第二信号的第二输出端。
根据本实用新型的实施例，所述多路分配器电路包括至少一组选择开关组，所述选择开关组至少包含第一选择开关子组和第二选择开关子组，其中所述第一选择开关子组至少一端与所述第一输入端耦接，所述第二选择开关子组至少一端与所述第二输入端耦接。
根据本实用新型的实施例，所述多路分配器电路包括至少一组选择开关组，所述选择开关组至少包含第一选择开关子组和第二选择开关子组，其中所述第一选择开关子组至少一端与所述第一输入端耦接，所述第一选择开关子组至少一端与所述第二输入端耦接；并且所述第二选择开关子组至少一端与所述第一输入端耦接，所述第二选择开关子组至少一端与所述第二输入端耦接。
根据本实用新型的实施例，所述多路分配器电路包括至少一组选择开关组，所述选择开关组至少包含第一选择开关子组和第二选择开关子组，其中所述第一选择开关子组至少一端与所述第一输出端耦接，所述第二选择开关子组至少一端与所述第二输出端耦接。
根据本实用新型的实施例，所述多路分配器电路包括至少一组选择开关组，所述选择开关组至少包含第一选择开关子组和第二选择开关子组，其中所述第一选择开关子组至少一端与所述第一输出端耦接，所述第一选择开关子组至少一端与所述第二输出端耦接；并且所述第二选择开关子组至少一端与所述第一输出端耦接，所述第二选择开关子组至少一端与所述第二输出端耦接。
根据本实用新型的实施例，所述多路分配器电路还包括信号选择组，所述信号选择组包括多个输出端，所述信号选择组的至少一个输出端与所述第一选择开关子组耦接，所述信号选择组的至少一个输出端与所述第二选择开关子组耦接。
根据本实用新型的实施例，所述第一选择开关子组和所述第二选择开关子组分别包括至少两个选择晶体管，所述选择晶体管的栅极与所述信号选择组的至少一端耦接。
根据本实用新型的实施例，所述信号选择组包括k条信号选择线，所述信号选择线对应所述信号选择组的k个输出端，所述第一选择开关子组或所述第二选择开关子组中至少有相邻两个选择晶体管的栅极共同与k条信号选择线中的一个耦接，或者，所述第一选择开关子组或所述第二选择开关子组中的选择晶体管的栅极分别与所述k条信号选择线一一对应地耦接，其中k为大于等于2的自然数。
根据本实用新型的实施例，所述信号选择组包括k条信号选择线，所述信号选择线对应所述信号选择组的k个输出端，所述第一选择开关子组包括k个选择晶体管，所述第二选择开关子组包括n个选择晶体管，所述第一选择开关子组中至少一部分选择晶体管的第二极与所述第一输入端或者第二输入端中的至少一个耦接，所述第二选择开关子组中至少一部分选择晶体管的第二极与所述第一输入端或者第二输入端中的至少一个耦接，其中k，n为大于等于2的自然数。
根据本实用新型的实施例，所述第一选择开关子组中至少一部分选择晶体管的第一极与所述第二输出端耦接，所述第二选择开关子组中至少一部分选择晶体管的第一极与第一输出端耦接，所述第一选择开关子组中选择晶体管的栅极分别与对应的所述信号选择线耦接，所述第二选择开关子组中选择晶体管的栅极分别与对应的所述信号选择线耦接。
根据本实用新型的实施例，所述第一选择开关子组中一部分选择晶体管的第二极与所述第一输入端耦接，所述第一选择开关子组中一部分选择晶体管的第二极与所述第二输入端耦接，并且所述第二选择开关子组中一部分选择晶体管的第二极与所述第一输入端耦接，所述第二选择开关子组中一部分选择晶体管的第二极与所述第二输入端耦接。
根据本实用新型的实施例，所述第一输出端包括k个输出端子，所述第二输出端包括n个输出端子，所述第一选择开关子组中k个选择晶体管的第一极与所述第一输出端的k个输出端子一一对应耦接，所述第二选择开关子组中n个选择晶体管的第一极与所述第二输出端的n个输出端子一一对应地耦接，所述选择开关组中的选择晶体管的第二极交替与第一输入端和第二输入端耦接，第一选择开关子组和第二选择开关子组中选择晶体管的栅极分别与不同的信号选择线一一对应地耦接，其中k，n为奇数。
根据本实用新型的实施例，所述第一输出端包括k个输出端子，所述第二输出端包括n个输出端子，所述第一选择开关子组中k个选择晶体管的第一极与所述第一输出端的k个输出端子一一对应地耦接，所述第二选择开关子组中n个选择晶体管的第一极与所述第二输出端的n个输出端子一一对应地耦接，所述第一选择开关子组中的选择晶体管的第二极交替与第一输入端和第二输入端耦接，所述第二选择开关子组中的选择晶体管的第二极交替与第一输入端和第二输入端耦接，所述第一选择开关子组或所述第二选择开关子组中至少有相邻两个选择晶体管的栅极共同与k条信号选择线中的一个耦接，其中k，n为偶数。
根据本实用新型的实施例，所述第一输出端包括k个输出端子，所述第二输出端包括n个输出端子，所述第一选择开关子组中至少一个选择晶体管的第一极与所述第二输出端的一个输出端子耦接，所述第二选择开关子组中至少一个选择晶体管的第一极与所述第一输出端的一个输出端子耦接，其中k，n为大于等于2的自然数。
根据本实用新型的实施例，所述选择晶体管为NMOS场效应管，所述选择晶体管的第一极为所述NMOS场效应管的漏极，所述选择晶体管的第二极为所述NMOS场效应管的源极；或者，所述选择晶体管为PMOS场效应管，所述选择晶体管的第一极为所述PMOS场效应管的源极，所述选择晶体管的第二极为所述PMOS场效应管的漏极。
根据本实用新型的实施例，所述第一信号和所述第二信号为数据信号、栅极扫描信号或公共电压信号。
根据本实用新型的实施例，所述第一信号和所述第二信号的电压极性相反。
根据本实用新型的第二方面，提供了一种信号线电路，包括多路分配器电路，多路分配器电路包括输出第一信号和第二信号，第一信号线组和第二信号线组，所述第一信号线组接收来自所述多路分配器电路的第一信号和第二信号，且所述第二信号线组接收来自所述多路分配器电路的第一信号和第二信号。
根据本实用新型的实施例，所述多路分配器电路包括至少一接收所述第一信号的第一输入端、至少一接收所述第二信号的第二输入端、至少一输出所述第一信号和第二信号的第一输出端，以及至少一输出所述第一信号和第二信号的第二输出端，所述第一信号线组与所述第一输出端藕接，所述第二信号线组与所述第二输出端藕接。
根据本实用新型的第三方面，提供了一种输出电路，包括多路分配器电路，第一信号线组和第二信号线组，以及第一信号线和第二信号线，所述多路分配器电路耦接所述第一信号线和第二信号线，且将所述第一信号线的第一信号和第二信号线的第二信号输出到所述第一信号线组，以及将所述第一信号线的第一信号和第二信号线的第二信号输出到所述第二信号线组。
根据本实用新型的实施例，所述多路分配器电路包括至少一接收所述第一信号的第一输入端、至少一接收所述第二信号的第二输入端、至少一输出所述第一信号和第二信号的第一输出端，以及至少一输出所述第一信号和第二信号的第二输出端，所述第一信号线组与所述第一输出端藕接，所述第二信号线组与所述第二输出端藕接。
根据本实用新型的第四方面，提供了一种显示装置，所述显示装置包括上述的多路分配器电路。
根据本实用新型的第五方面，提供了一种显示装置，所述显示装置包括上述的信号线电路。
根据本实用新型的第六方面，提供了一种显示装置，所述显示装置包括上述的输出电路。
附图说明
为了更清楚地说明本实用新型实施例的技术方案，下面将对实施例的附图作简单地介绍，显而易见地，下面描述中的附图仅仅涉及本实用新型的一些实施例，而非对本实用新型的限制，其中：
图1为根据本实用新型示例性实施例的电路的结构示意图；
图2为根据本实用新型示例性实施例的1:2多路分配器电路；
图3为根据本实用新型示例性实施例的1:3多路分配器电路；
图4为根据本实用新型示例性实施例的1:4多路分配器电路；以及
图5为根据本实用新型另一示例性实施例的1:3多路分配器电路。
具体实施方式
为使本实用新型实施例的目的、技术方案和优点更加清楚，下面将结合本实用新型实施例中的附图，对本实用新型实施例中的技术方案进行清楚、完整的描述，显然，所描述的实施例仅仅是本实用新型一部分实施例，而不是全部的实施例。基于本实用新型的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他的实施例，都属于本实用新型保护的范围。
在本实用新型的描述中，需要说明的是，术语“上”、“下”、“顶”、“底”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本实用新型和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本实用新型的限制。
此外，在本实用新型的描述中，除非另有说明，“多个”的含义是两个或更多。除非另有说明，“耦接”可以表示直接或间接的电性连接。
根据本实用新型实施例的多路分配器电路，可包括至少一接收第一信号的第一输入端、至少一接收第二信号的第二输入端、至少一输出所述第一信号和第二信号的第一输出端，以及至少一输出所述第一信号和第二信号的第二输出端。
根据本实用新型实施例的信号线电路，可包括多路分配器电路，多路分配器电路包括输出第一信号和第二信号，第一信号线组和第二信号线组，所述第一信号线组接收来自所述多路分配器电路的第一信号和第二信号，且所述第二信号线组接收来自所述多路分配器电路的第一信号和第二信号。
当然，本实用新型关于分配器电路的任一实施例也适用于信号线电路。
根据本实用新型实施例的输出电路，可包括多路分配器电路，第一信号线组和第二信号线组，以及第一信号线和第二信号线，多路分配器电路耦接所述第一信号线和第二信号线，且将所述第一信号线的第一信号和第二信号线的第二信号输出到所述第一信号线组，以及将所述第一信号线的第一信号和第二信号线的第二信号输出到所述第二信号线组。当然，输出电路的多路分配器电路可以采用本实用新型关于分配器电路的任一实施例也适用于输出电路。本实用新型关于信号线电路的任一实施例也适用于输出电路。
上述各实施例通过多路分配器电路的一个输入端接收一种信号，而一个输出端子输出多个信号，可以有效减少信号输入线和输入端子，有利于减少布局空间。
此外，还通过对多路分配器电路的分时驱动，实现了使用至少一条信号线分时驱动显示装置的多个信号线组，还可以实现点反转或列(行)反转等。
如图1所示，根据本实用新型的输出电路可包括第一信号线Data1、第二信号线Data2、第一信号线组、第二信号线组、以及至少一组多路分配器电路，其中多路分配器电路包括至少一第一输入端、至少一第二输入端、至少一第一输出端以及至少一第二输出端，其中所述第一输入端与所述第一信号线Data1耦接以便接收第一信号，所述第二输入端与所述第二信号线Data2耦接以便接收第二信号，所述第一输出端输出第一信号和第二信号，所述第二输出端输出第一信号和第二信号。所述多路分配器电路还可包括信号选择组以及至少一组选择开关组，以及每个选择开关组至少包括第一选择开关子组和第二选择开关子组，所述第一选择开关子组的至少一端与所述第一输入端耦接，所述第二选择开关子组的至少一端与所示第二输入端耦接，所述第一选择开关子组的至少一端与所述第一输出端耦接，所述第二选择开关子组的至少一端与所述第二输出端耦接。如图1所示，根据本实用新型的信号线电路可包括多路分配器电路，第一信号线组和第二信号线组，所述第一信号线组接收来自所述多路分配器电路的第一信号和第二信号，且所述第二信号线组接收来自所述多路分配器电路的第一信号和第二信号。
在一实施例中，所述第一选择开关子组至少一端与所述第一输入端耦接，所述第一选择开关子组至少一端与所述第二输入端耦接；并且所述第二选择开关子组至少一端与所述第一输入端耦接，所述第二选择开关子组至少一端与所述第二输入端耦接。
在一实施例中，所述第一选择开关子组至少一端与所述第一输出端耦接，所述第一选择开关子组至少一端与所述第二输出端耦接；并且所述第二选择开关子组至少一端与所述第一输出端耦接，所述第二选择开关子组至少一端与所述第二输出端耦接。
可选地，第一信号线组可以包括阵列基板上相邻k条数据线，而第二信号线组可包括阵列基板上与第一信号线组的相邻的n条数据线，其中k对应信号选择组中信号选择线的数目。如无相反的明确指示，k，n为大于或者等于2的自然数，并且k和n既可以取相同的自然数，又可以取不同的自然数。以选择晶体管为NMOS场效应管为例，并以k＝n，且选择开关组包括k各端子和对应的k条信号选择线，以及各选择开关子组的k个选择晶体管对应多路分配器电路的相应输出端具有k个输出端子为例，结合图2-5，对本实用新型的多路分配器电路、信号线电路及相应的输出电路做进一步地说明。本领域技术人员不难理解，以下实施例中选择晶体管也可采用PMOS场效应管。
实施例1
如图2所示，即对应k＝2，n＝2，即k为偶数时的1:2多路分配器电路10。此时，阵列基板的多条数据线依次与相应像素的RGB(通常，一个像素包括R红色、G绿色、B蓝色)线藕合，第一信号线组31包括第一像素中的R线和G线，第二信号线组32包括第一像素中的B线以及第二像素中的R线，而第一开关子组21包括前面两个选择晶体管(例如NMOS场效应管)，第二开关子组22包括后面两个选择晶体管；信号选择组41包括2条信号选择线SW1和SW2，选择开关组共包含k+n(即，4)个选择晶体管。如图所示，选择开关组中4个选择晶体管的第二极(例如源极)依次交替与第一信号线Data1以及第二信号线Data2(例如通过第一输入端或者第二输入端)藕接，即第一和第三选择晶体管的第二极与第一信号线Data1藕接，而第二和第四选择晶体管的第二极与第二信号线Data2藕接；第一选择开关子组中的两个选择晶体管(即，第一和第二选择晶体管)的第一极(例如漏极)分别与第一信号线组中的两个数据线(即，第一像素中的R线和G线)一一对应地耦接，第二选择开关子组中的两个选择晶体管(即，第三和第四选择晶体管)的第一极(例如漏极)分别与第二信号线组中的两个数据线(即，第一像素中的B线以及第二像素中的R线)一一对应地耦接；以及选择开关组中相邻两个选择晶体管的栅极共同与信号选择组中的信号选择线之一耦接，例如第一和第二选择晶体管的栅极共同与SW1耦接，而第三和第四选择晶体管的栅极共同与SW2耦接。从而形成了实现列反转1:2多路分配器。当然也可以根据需要实现点反转的1:2多路分配器。
当然，本实施例中k＝n＝2，其中选择开关组包括2个端子和对应的2条信号选择线SW1，SW2，以及第一选择开关子组中的2个选择晶体管对应多路分配器电路的第一输出端具有2个输出端子，2个输出端子对应藕接第一信号线组的2条数据线，以及第二选择开关子组中的2个选择晶体管对应多路分配器电路的第二输出端具有2个输出端子，2个输出端子对应藕接第二信号线组的2条数据线。依此类推。
工作原理如下：当SW1时序导通晶体管时，第一和第二信号线Data1和Data2分别通过第一和第二选择晶体管向第一像素中R和G数据线提供数据信号；当SW2时序导通晶体管时，第一和第二信号线Data1和Data2分别通过第三和第四选择晶体管向第一像素中B线和第二像素中R数据线提供数据信号；如果第一和第二信号线Data1和Data2的信号在分时驱动某一阶段保持极性不变但是二者极性相反(例如，在分时驱动第一阶段，第一信号线Data1保持正信号，而在分时驱动第一阶段，第二信号线Data2保持负信号；亦或在分时驱动第一阶段，第一信号线Data1保持负信号，而在分时驱动第一阶段，第二信号线Data2保持正信号)，则有利于实现低功耗的阵列基板的点反转或列反转。
可以理解的是，本实施例参照附图1进行选择开关子组等的划分，后续实施例也可以参考图1和图2进行类似划分，在此不再赘述。
可以理解的是，本实施例仅是介绍多路分配器电路10结构和工作原理，同样也适用于信号线电路和输出电路，其中，信号线电路包括第一信号线组31，第二信号线组32和多路分配器电路10；输出电路包括data1，data2，以及第一信号线组31，第二信号线组32和多路分配器电路10，在此不再赘述。
实施例2
如图3所示，即对应k＝3，n＝3，即k为奇数时的1:3多路分配器电路。此时，阵列基板的多条数据线依次与相应像素的RGB(通常，一个像素包括R红色、G绿色、B蓝色)线藕合，，第一信号线组包括第一像素中的R线、G线以及B线，第二信号线组包括第二像素中的R线、G线以及B线；而第一开关子组包括前面3个选择晶体管(例如NMOS场效应管)，第二开关子组包括后面3个选择晶体管；信号选择组包括3条信号选择线SW1、SW2以及SW3，选择开关组共包含k+n(即，6)个选择晶体管。如图所示，选择开关组中6个选择晶体管的第二极(例如源极)依次交替与第一信号线Data1以及第二信号线Data2藕接，即第一、第三和第五选择晶体管的第二极与第一信号线Data1藕接，而第二、第四和第六选择晶体管的第二极与第二信号线Data2藕接藕接；第一选择开关子组中的3个选择晶体管(即，第一、第二以及第三选择晶体管)的第一极(例如漏极)分别与第一信号线组中的3个数据线(即，第一像素中的R线、G线以及B线)一一对应地耦接，第二选择开关子组中的3个选择晶体管(即，第四、第五以及第六选择晶体管)的第一极(例如漏极)分别与第二信号线组中的3个数据线(即，第二像素中的R线、G线以及B线)一一对应地耦接；以及第一和第二选择开关子组中3个选择晶体管的栅极分别与信号选择组中的3条信号选择线一一对应地耦接，例如第一、第二、以及第三选择晶体管的栅极分别与SW1、SW2和SW3耦接，类似地，第四、第五、以及第六选择晶体管的栅极分别与SW1、SW2和SW3耦接；从而形成了实现列反转的1:3多路分配器。当然也可以根据需要实现点反转的1:3多路分配器。
工作原理如下：当SW1时序导通选择晶体管时，第一信号线Data1通过第一选择晶体管向第一像素的R数据线提供数据信号，第二信号线Data2通过第四选择晶体管向第二像素的R数据线提供数据信号；当SW2时序导通选择晶体管时，第一信号线Data1通过第五选择晶体管向第二像素的G数据线提供数据信号，第二信号线Data2通过第二选择晶体管向第一像素的G数据线提供数据信号；当SW3时序导通选择晶体管时，第一信号线Data1通过第三选择晶体管向第一像素的B数据线提供数据信号，第二信号线Data2通过第六选择晶体管向第二像素的B数据线提供数据信号；如果第一和第二信号线Data1和Data2的信号在分时驱动阶段保持极性不变但是二者极性相反，则有利于实现低功耗的阵列基板的点反转或列反转。
实施例3
如图4所示，即对应k＝4，n＝4，即k为偶数时的1:4多路分配器电路。此时，阵列基板的多条数据线依次与相应像素的RGB(通常，一个像素包括R红色、G绿色、B蓝色)线藕合，第一信号线组包括第一像素中的R线、G线、B线以及第二像素中的R线，第二信号线组包括第二像素中的G线、B线以及第三像素中的R线、G线；而第一开关子组包括前面4个选择晶体管(例如NMOS场效应管)，第二开关子组包括后面4个选择晶体管；信号选择组包括4条信号选择线SW1、SW2、SW3和SW4，选择开关组共包含k+n(即，8)个选择晶体管。如图所示，选择开关组中前8个选择晶体管的第二极(例如源极)依次交替与第一信号线Data1以及第二信号线Data2耦接，即第一、第三、第五以及第七选择晶体管的第二极与第一信号线Data1耦接，而第二、第四、第六以及第八选择晶体管的第二极与第二信号线Data2耦接；第一选择开关子组中的4个选择晶体管(即，第一至第四选择晶体管)的第一极(例如漏极)分别与第一信号线组中的4个数据线(即，第一像素中的R线、G线、B线以及第二像素中的R线)一一对应地耦接，第二选择开关子组中的4个选择晶体管(即，第五至第八选择晶体管)的第一极(例如漏极)分别与第二信号线组中的4个数据线(即，第二像素中的G线、B线以及第三像素中的R线、G线)一一对应地耦接；此时选择开关组中相邻两个选择晶体管的栅极共同与信号选择组中的信号选择线之一耦接，例如第一和第二选择晶体管的栅极共同与SW1耦接，第三和第四选择晶体管的栅极共同与SW2耦接，第五和第六选择晶体管的栅极共同与SW3耦接，而第七和第八选择晶体管的栅极共同与SW4耦接；从第三像素中的B线开始，交替重复第一信号线组和第二信号组的排列方式。从而形成了实现列反转的1:4多路分配器。当然也可以根据需要实现点反转的1:4多路分配器。
工作原理如下：当SW1时序导通选择晶体管时，第一信号线Data1通过第一选择晶体管向第一像素中R数据线提供数据信号，第二信号线Data2通过第二选择晶体管向第一像素中G数据线提供数据信号；当SW2时序导通选择晶体管时，第一信号线Data1通过第三选择晶体管向第一像素中B数据线提供数据信号，第二信号线Data2通过第四选择晶体管向第二像素中R数据线提供数据信号；当SW3时序导通选择晶体管时，第一信号线Data1通过第五选择晶体管向第二像素中G数据线提供数据信号，第二信号线Data2通过第六选择晶体管向第二像素中B数据线提供数据信号；当SW4时序导通选择晶体管时，第一信号线Data1通过第七选择晶体管向第三像素中R数据线提供数据信号，第二信号线Data2通过第八选择晶体管向第三像素中G数据线提供数据信号；如果Data1和Data2的信号在分时驱动阶段保持极性不变但是二者极性相反，则有利于实现低功耗的阵列基板的点反转或列反转。
实施例4
如图5所示，即对应k＝3，n＝3时的另一种1:3多路分配器电路。此时，多条数据线与相应像素的RGB(通常，一个像素包括R红色、G绿色、B蓝色)线藕合，第一信号线组包括第一像素中的R线、G线以及B线，第二信号线组包括第二像素中的R线、G线以及B线，而第一开关子组包括前面3个选择晶体管(例如NMOS场效应管)，第二开关子组包括后面3个选择晶体管，信号选择组包括3条信号选择线SW1、SW2以及SW3，选择开关组共包含k+n(即，6)个选择晶体管。与上述实施例不同地(即实施例1-3中第一选择开关子组与第二信号线组之间，以及第二选择开关子组与第一信号线组之间不存在交叉连接，而实施例4中第一选择开关子组与第二信号线组，以及第二选择开关子组与第一信号线组之间存在交叉连接)，第一选择开关子组中3个选择晶体管的第二极(例如源极)共同地与第一信号线Data1耦接，第二选择开关子组中3个选择晶体管的第二极共同地与第二信号线Data2耦接。第一选择开关子组中的3个选择晶体管(即，第一、第三以及第二选择晶体管)的第一极(例如漏极)分别与第一信号线组中的2个数据线(即，第一像素中的R线以及B线)以及第二信号线组中的1个数据线(即，第二像素中的G线)一一对应地耦接，第二选择开关子组中的3个选择晶体管(即，第四、第六以及第五选择晶体管)的第一极(例如漏极)分别与第二信号线组中的2个数据线(即，第二像素中的R线以及B线)以及第一信号线组中的1个数据线(即，第一像素中的G线)一一对应地耦接。如图所示，第一和第二选择开关子组中3个选择晶体管的栅极分别与信号选择组中的3条信号选择线一一对应地耦接，例如第一、第二、以及第三选择晶体管的栅极分别与SW1、SW2和SW3耦接，类似地，第四、第五、以及第六选择晶体管的栅极分别与SW1、SW2和SW3耦接；从而形成了实现列反转和点反转的1:3多路分配器。
工作原理如下：当SW1时序导通选择晶体管时，第一信号线Data1通过第一选择晶体管向第一像素中R线提供数据信号，第二信号线Data2通过第四选择晶体管向第二像素中R线提供数据信号；当SW2时序导通选择晶体管时，第一信号线Data1通过第二选择晶体管向第二像素中G线提供数据信号，第二信号线Data2通过第五选择晶体管向第一像素中G线提供数据信号；当SW3时序导通选择晶体管时，第一信号线Data1通过第三选择晶体管向第一像素中B线提供数据信号，第二信号线Data2通过第六选择晶体管向第二像素中B线提供数据信号；如果Data1和Data2的信号在分时驱动阶段保持极性不变但是二者极性相反，则有利于实现低功耗的阵列基板的点反转或列反转。
可以理解的是，上述各实施例也适用其他色彩组合的像素。例如：一个像素包括红色R、蓝色B、绿色G、黄色Y，或者红色R，蓝色B、绿色G、白色W等。
可以理解的是，上述各实施例均是以像素的R线为信号线分组起点，当然也可以其他G或B线为信号线分组起点。
可以理解的是，本实用新型各实施例中的第一信号线以及第一信号，第二信号线以及第二信号均是以数据信号data为例进行说明，当然也可以适用于其他信号，例如栅极扫描信号Gate,公共电压信号Com等。同样可以节省布局空间。此外，第一信号和第二信号为栅极扫描信号Gate，还可以实现行反转等。
可以理解的是，本实用新型实施例中使用的“第一”、“第二”以及类似的词语并不表示对任何顺序、数量或者重要性等的限定，而只是用来区分不同的组成部分。例如，本实用新型各实施例中的第一信号线以及第一信号，第二信号线以及第二信号，仅是为了区分第一信号线和第二信号线的信号，并不代表第一信号和第二信号完全不变化，也不代表第一信号或第二信号局限于一种信号。比如：在分时驱动第一阶段，第一信号线Data1保持正信号，但是分时输入R1、G1、B1信号，而在分时驱动第一阶段，第二信号线Data2保持负信号，但是分时输入R2、G2、B2信号；亦或在分时驱动第一阶段，第一信号线Data1保持负信号，但是分时输入R1、G1、B1信号，而在分时驱动第一阶段，第二信号线Data2保持正信号，但是分时输入R1、G1、B1信号；在分时驱动第二阶段，第一信号线Data1保持负信号，但是分时输入R1、G1、B1信号，而在分时驱动第一阶段，第二信号线Data2保持正信号，但是分时输入R2、G2、B2信号；亦或在分时驱动第二阶段，第一信号线Data1保持正信号，但是分时输入R1、G1、B1信号，而在分时驱动第二阶段，第二信号线Data2保持负信号，但是分时输入R1、G1、B1信号。
本实用新型实施例还提供一种显示装置，所述显示装置可以包括上述任一实施例的多路分配器电路、信号线电路、以及输出电路，或者其任意组合的实施例。
可以理解的是，根据本实用新型的实施例的上述多路分配器电路、信号线电路、以及输出电路及其相互任意组合的实施例均可应用于显示装置中，相应的显示装置也应落入本实用新型的保护范围。在具体实施时，本实用新型提供的显示装置可以为手机、电视机、台式电脑、PAD、掌上电脑等其他具有显示功能的装置。
以上所述，仅为本实用新型的具体实施方式，但是，本实用新型的保护范围不局限于此，任何熟悉本技术领域的技术人员在本实用新型揭露的技术范围内，可轻易想到的变化或替代，都应涵盖在本实用新型的保护范围之内。因此，本实用新型的保护范围应以所述权利要求的保护范围为准。

Claims (24)

1.一种多路分配器电路，其特征在于，所述多路分配器电路包括至少一接收第一信号的第一输入端、至少一接收第二信号的第二输入端、至少一输出所述第一信号和第二信号的第一输出端，以及至少一输出所述第一信号和第二信号的第二输出端。
2.根据权利要求1所述的多路分配器电路，其特征在于，所述多路分配器电路包括至少一组选择开关组，所述选择开关组至少包含第一选择开关子组和第二选择开关子组，其中所述第一选择开关子组至少一端与所述第一输入端耦接，所述第二选择开关子组至少一端与所述第二输入端耦接。
3.根据权利要求1所述的多路分配器电路，其特征在于，所述多路分配器电路包括至少一组选择开关组，所述选择开关组至少包含第一选择开关子组和第二选择开关子组，其中所述第一选择开关子组至少一端与所述第一输入端耦接，所述第一选择开关子组至少一端与所述第二输入端耦接；并且所述第二选择开关子组至少一端与所述第一输入端耦接，所述第二选择开关子组至少一端与所述第二输入端耦接。
4.根据权利要求1所述的多路分配器电路，其特征在于，所述多路分配器电路包括至少一组选择开关组，所述选择开关组至少包含第一选择开关子组和第二选择开关子组，其中所述第一选择开关子组至少一端与所述第一输出端耦接，所述第二选择开关子组至少一端与所述第二输出端耦接。
5.根据权利要求1所述的多路分配器电路，其特征在于，所述多路分配器电路包括至少一组选择开关组，所述选择开关组至少包含第一选择开关子组和第二选择开关子组，其中所述第一选择开关子组至少一端与所述第一输出端耦接，所述第一选择开关子组至少一端与所述第二输出端耦接；并且所述第二选择开关子组至少一端与所述第一输出端耦接，所述第二选择开关子组至少一端与所述第二输出端耦接。
6.根据权利要求2-5任一所述的多路分配器电路，其特征在于，所述多路分配器电路还包括信号选择组，所述信号选择组包括多个输出端，所述信号选择组的至少一个输出端与所述第一选择开关子组耦接，所述信号选择组的至少一个输出端与所述第二选择开关子组耦接。
7.根据权利要求6所述的多路分配器电路，其特征在于，所述第一选择开关子组和所述第二选择开关子组分别包括至少两个选择晶体管，所述选择晶体管的栅极与所述信号选择组的至少一端耦接。
8.根据权利要求7所述的多路分配器电路，其特征在于，所述信号选择组包括k条信号选择线，所述信号选择线对应所述信号选择组的k个输出端，所述第一选择开关子组或所述第二选择开关子组中至少有相邻两个选择晶体管的栅极共同与k条信号选择线中的一个耦接，或者，所述第一选择开关子组或所述第二选择开关子组中的选择晶体管的栅极分别与所述k条信号选择线一一对应地耦接，其中k为大于等于2的自然数。
9.根据权利要求7所述的多路分配器电路，其特征在于，所述信号选择组包括k条信号选择线，所述信号选择线对应所述信号选择组的k个输出端，所述第一选择开关子组包括k个选择晶体管，所述第二选择开关子组包括n个选择晶体管，所述第一选择开关子组中至少一部分选择晶体管的第二极与所述第一输入端或者第二输入端中的至少一个耦接，所述第二选择开关子组中至少一部分选择晶体管的第二极与所述第一输入端或者第二输入端中的至少一个耦接，其中k，n为大于等于2的自然数。
10.根据权利要求9所述的多路分配器电路，其特征在于，所述第一选择开关子组中至少一部分选择晶体管的第一极与所述第二输出端耦接，所述第二选择开关子组中至少一部分选择晶体管的第一极与第一输出端耦接，所述第一选择开关子组中选择晶体管的栅极分别与对应的所述信号选择线耦接，所述第二选择开关子组中选择晶体管的栅极分别与对应的所述信号选择线耦接。
11.根据权利要求10所述的多路分配器电路，其特征在于：所述第一选择开关子组中一部分选择晶体管的第二极与所述第一输入端耦接，所述第一选择开关子组中一部分选择晶体管的第二极与所述第二输入端耦接，并且所述第二选择开关子组中一部分选择晶体管的第二极与所述第一输入端耦接，所述第二选择开关子组中一部分选择晶体管的第二极与所述第二输入端耦接。
12.根据权利要求9所述的多路分配器电路，其特征在于：所述第一输出端包括k个输出端子，所述第二输出端包括n个输出端子，所述第一选择开关子组中k个选择晶体管的第一极与所述第一输出端的k个输出端子一一对应耦接，所述第二选择开关子组中n个选择晶体管的第一极与所述第二输出端的n个输出端子一一对应地耦接，所述选择开关组中的选择晶体管的第二极交替与第一输入端和第二输入端耦接，第一选择开关子组和第二选择开关子组中选择晶体管的栅极分别与不同的信号选择线一一对应地耦接，其中k，n为奇数。
13.根据权利要求9所述的多路分配器电路，其特征在于：所述第一输出端包括k个输出端子，所述第二输出端包括n个输出端子，所述第一选择开关子组中k个选择晶体管的第一极与所述第一输出端的k个输出端子一一对应地耦接，所述第二选择开关子组中n个选择晶体管的第一极与所述第二输出端的n个输出端子一一对应地耦接，所述第一选择开关子组中的选择晶体管的第二极交替与第一输入端和第二输入端耦接，所述第二选择开关子组中的选择晶体管的第二极交替与第一输入端和第二输入端耦接，所述第一选择开关子组或所述第二选择开关子组中至少有相邻两个选择晶体管的栅极共同与k条信号选择线中的一个耦接，其中k，n为偶数。
14.根据权利要求9所述的多路分配器电路，其特征在于：所述第一输出端包括k个输出端子，所述第二输出端包括n个输出端子，所述第一选择开关子组中至少一个选择晶体管的第一极与所述第二输出端的一个输出端子耦接，所述第二选择开关子组中至少一个选择晶体管的第一极与所述第一输出端的一个输出端子耦接，其中k，n为大于等于2的自然数。
15.根据权利要求8-14任一所述的多路分配器电路，其特征在于：所述选择晶体管为NMOS场效应管，所述选择晶体管的第一极为所述NMOS场效应管的漏极，所述选择晶体管的第二极为所述NMOS场效应管的源极；或者，所述选择晶体管为PMOS场效应管，所述选择晶体管的第一极为所述PMOS场效应管的源极，所述选择晶体管的第二极为所述PMOS场效应管的漏极。
16.根据权利要求1所述的多路分配器电路，其特征在于，所述第一信号和所述第二信号为数据信号、栅极扫描信号或公共电压信号。
17.根据权利要求1所述的多路分配器电路，其特征在于，所述第一信号和所述第二信号的电压极性相反。
18.一种信号线电路，包括多路分配器电路，多路分配器电路包括输出第一信号和第二信号，第一信号线组和第二信号线组，其特征在于：所述第一信号线组接收来自所述多路分配器电路的第一信号和第二信号，且所述第二信号线组接收来自所述多路分配器电路的第一信号和第二信号。
19.根据权利要求18所述的信号线电路，其特征在于，所述多路分配器电路包括至少一接收所述第一信号的第一输入端、至少一接收所述第二信号的第二输入端、至少一输出所述第一信号和第二信号的第一输出端，以及至少一输出所述第一信号和第二信号的第二输出端，所述第一信号线组与所述第一输出端藕接，所述第二信号线组与所述第二输出端藕接。
20.一种输出电路，包括多路分配器电路，第一信号线组和第二信号线组，以及第一信号线和第二信号线，其特征在于：所述多路分配器电路耦接所述第一信号线和第二信号线，且将所述第一信号线的第一信号和第二信号线的第二信号输出到所述第一信号线组，以及将所述第一信号线的第一信号和第二信号线的第二信号输出到所述第二信号线组。
21.据权利要求20所述的输出电路，其特征在于，所述多路分配器电路包括至少一接收所述第一信号的第一输入端、至少一接收所述第二信号的第二输入端、至少一输出所述第一信号和第二信号的第一输出端，以及至少一输出所述第一信号和第二信号的第二输出端，所述第一信号线组与所述第一输出端藕接，所述第二信号线组与所述第二输出端藕接。
22.一种显示装置，其特征在于，所述显示装置包括权利要求1-17任一所述的多路分配器电路。
23.一种显示装置，其特征在于，所述显示装置包括权利要求18或者19所述的信号线电路。
24.一种显示装置，其特征在于，所述显示装置包括权利要求20或21所述的输出电路。
CN201620120890.4U 2016-02-06 2016-02-06 多路分配器电路、信号线电路及相应的输出电路和显示装置 Active CN205336415U (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201620120890.4U CN205336415U (zh) 2016-02-06 2016-02-06 多路分配器电路、信号线电路及相应的输出电路和显示装置
PCT/CN2016/081285 WO2017133109A1 (zh) 2016-02-06 2016-05-06 多路分配器电路、信号线电路及相应的输出电路和显示装置
US15/526,441 US10424259B2 (en) 2016-02-06 2016-05-06 Demultiplexer circuit, signal line circuit and corresponding output circuit and display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201620120890.4U CN205336415U (zh) 2016-02-06 2016-02-06 多路分配器电路、信号线电路及相应的输出电路和显示装置

Publications (1)

Publication Number Publication Date
CN205336415U true CN205336415U (zh) 2016-06-22

Family

ID=56314011

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201620120890.4U Active CN205336415U (zh) 2016-02-06 2016-02-06 多路分配器电路、信号线电路及相应的输出电路和显示装置

Country Status (3)

Country Link
US (1) US10424259B2 (zh)
CN (1) CN205336415U (zh)
WO (1) WO2017133109A1 (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106896547A (zh) * 2017-04-01 2017-06-27 武汉华星光电技术有限公司 一种液晶显示面板的驱动电路及液晶显示器
CN109473071A (zh) * 2017-09-08 2019-03-15 夏普株式会社 有源矩阵基板和多路分配电路
US10262607B2 (en) 2017-04-01 2019-04-16 Wuhan China Star Optoelectronics Technology Co., Ltd Driving circuits of liquid crystal panels and liquid crystal displays
CN110491328A (zh) * 2019-09-02 2019-11-22 京东方科技集团股份有限公司 一种显示面板、显示装置和驱动方法

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109887458B (zh) * 2019-03-26 2022-04-12 厦门天马微电子有限公司 显示面板和显示装置

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7006072B2 (en) 2001-11-10 2006-02-28 Lg.Philips Lcd Co., Ltd. Apparatus and method for data-driving liquid crystal display
KR100905330B1 (ko) 2002-12-03 2009-07-02 엘지디스플레이 주식회사 액정표시장치의 데이터 구동 장치 및 방법
KR100889234B1 (ko) 2002-12-16 2009-03-16 엘지디스플레이 주식회사 액정표시장치의 데이터 구동 장치 및 방법
WO2011111529A1 (en) * 2010-03-12 2011-09-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US10720919B2 (en) * 2011-11-16 2020-07-21 Analog Devices, Inc. Apparatus and methods for reducing charge injection mismatch in electronic circuits
US9842559B2 (en) * 2013-01-18 2017-12-12 Sharp Kabushiki Kaisha Display device
KR102118096B1 (ko) * 2013-12-09 2020-06-02 엘지디스플레이 주식회사 액정표시장치

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106896547A (zh) * 2017-04-01 2017-06-27 武汉华星光电技术有限公司 一种液晶显示面板的驱动电路及液晶显示器
WO2018176588A1 (zh) * 2017-04-01 2018-10-04 武汉华星光电技术有限公司 液晶显示面板的驱动电路及液晶显示器
US10262607B2 (en) 2017-04-01 2019-04-16 Wuhan China Star Optoelectronics Technology Co., Ltd Driving circuits of liquid crystal panels and liquid crystal displays
CN109473071A (zh) * 2017-09-08 2019-03-15 夏普株式会社 有源矩阵基板和多路分配电路
CN109473071B (zh) * 2017-09-08 2021-04-27 夏普株式会社 有源矩阵基板和多路分配电路
CN110491328A (zh) * 2019-09-02 2019-11-22 京东方科技集团股份有限公司 一种显示面板、显示装置和驱动方法
CN110491328B (zh) * 2019-09-02 2022-12-23 京东方科技集团股份有限公司 一种显示面板、显示装置和驱动方法

Also Published As

Publication number Publication date
US20180061339A1 (en) 2018-03-01
WO2017133109A1 (zh) 2017-08-10
US10424259B2 (en) 2019-09-24

Similar Documents

Publication Publication Date Title
CN205336415U (zh) 多路分配器电路、信号线电路及相应的输出电路和显示装置
CN109637414B (zh) 一种显示面板驱动电路及其驱动方法、显示装置
CN104751821B (zh) 显示面板及其驱动方法
CN103390392B (zh) Goa电路、阵列基板、显示装置及驱动方法
CN206194295U (zh) 数据线多路分配器、显示基板、显示面板及显示装置
CN108231031B (zh) 显示面板及其驱动方法、显示装置
CN105869599B (zh) 一种阵列基板及其驱动方法、以及显示面板
CN109817150A (zh) 一种像素驱动方法、像素驱动装置及显示装置
CN107942556B (zh) 阵列基板、液晶显示面板及其驱动方法
CN106094380B (zh) 阵列基板、显示面板以及液晶显示装置
US10535321B2 (en) Display panel, display device and driving method of display panel
CN108831405A (zh) 显示面板的驱动方法、装置、设备及存储介质
CN105590600A (zh) 显示器和其驱动方法
JPH1173164A (ja) 液晶表示装置の駆動回路
CN108333841B (zh) 显示面板、显示装置及其驱动方法
CN106896547A (zh) 一种液晶显示面板的驱动电路及液晶显示器
CN108803174B (zh) 一种阵列基板、显示面板及其驱动方法、显示装置
CN110491328B (zh) 一种显示面板、显示装置和驱动方法
CN105788549A (zh) 像素驱动结构、驱动方法及显示装置
CN100424735C (zh) 时分显示板驱动方法和设备
CN109256081B (zh) 一种源极驱动电路、显示面板
CN108375855A (zh) 显示面板和显示装置
CN109637493A (zh) 显示面板的驱动方法及设备
CN102621751A (zh) 液晶显示面板及其驱动方法、液晶显示器
CN110956921A (zh) 阵列基板及其驱动方法、像素驱动装置、显示装置

Legal Events

Date Code Title Description
C14 Grant of patent or utility model
GR01 Patent grant