CN110491328A - 一种显示面板、显示装置和驱动方法 - Google Patents

Abstract

本发明公开了一种显示面板、显示装置和驱动方法，以改善现有技术中的较多的MUX控制线会需要较多的引脚，增加扇形走线区的宽度，以及每根开关信号线上的幅值变化，都会引起功耗的提升的问题。所述显示面板，包括：在控制IC；多条连接线；多条MUX控制线；选择电路，所述选择电路具有控制端，多个输入端，以及多个输出端，每一所述输入端对应两个所述输出端；各所述输入端通过一一对应的所述连接线与所述控制IC电连接，各所述输出端与所述MUX控制线一一对应电连接；所述选择电路被配置为根据所述控制端输入的有效控制信号，将各所述输入端与对应的两个所述输出端交替导通。

Description

一种显示面板、显示装置和驱动方法

技术领域

本发明涉及显示技术领域，尤其涉及一种显示面板、显示装置和驱动方法。

背景技术

目前，显示器中数据驱动芯片通过数据线向像素单元输出像素电压。由于显示器中数据线数量较多，相应地，数据驱动芯片需要较多的引脚，这样向每一数据线传输数据信号的数据传输线也相应较多，不利于实现显示器的窄边框。为了实现全面屏，通过减少数据传输线的数量，相关技术中在数据驱动芯片和数据线之间设置MUX信号输入电路，目前常用的方案是数据驱动芯片可以通过MUX连接三个子像素单元RGB(可称为1:3MUX方案)，这样可以大大减少数据传输线的数量，降低数据驱动芯片的尺寸，减少显示器边框的尺寸。

TED(TCON embed Driver)技术，是将逻辑板(Timer Control Register，TCON)与Driver集成在一颗IC的处理方案。目前的MUX的驱动方式为TED IC直接输出6根2组MUX控制线，每3根MUX控制线为1组，分别控制R，G，B像素的开关充电。由于与MUX控制线电连接的晶体管的特性，长时间工作时会发生漂移，因此，这2组MUX控制线每隔2s交替工作。6根MUX控制线会需要较多的引脚，且增加扇形(Fanout)走线区的宽度，另外，每根MUX控制线上的幅值变化，都会引起功耗的提升。

发明内容

本发明提供一种显示面板、显示装置和驱动方法，以改善现有技术中的较多的MUX控制线会需要较多的引脚，增加扇形走线区的宽度，以及每根开关信号线上的幅值变化，都会引起功耗的提升的问题。

本发明实施例提供一种显示面板，包括：

在控制IC；

多条连接线；

多条MUX控制线；

选择电路，所述选择电路具有控制端，多个输入端，以及多个输出端，每一所述输入端对应两个所述输出端；各所述输入端通过一一对应的所述连接线与所述控制IC电连接，各所述输出端与所述MUX控制线一一对应电连接；所述选择电路被配置为根据所述控制端输入的有效控制信号，将各所述输入端与对应的两个所述输出端交替导通。

在一种可能的实施方式中，所述选择电路包括多个选择单元，每一所述选择单元包括第一类晶体管和第二类晶体管；所述控制端包括第一控制端和第二控制端；

每一所述选择单元中，所述第一类晶体管的栅极作为所述第一控制端，所述第二类晶体管的栅极作为所述第二控制端，所述第一类晶体管的源极和所述第二类晶体管的源极作为一所述输入端，所述第一类晶体管的漏极作为一所述输出端，所述第二类晶体管的漏极作为另一所述输出端。

在一种可能的实施方式中，所述第一类晶体管和所述第二类晶体管为N型晶体管；或者，所述第一类晶体管和所述第二类晶体管为P型晶体管，所述第一控制端和所述第二控制端为不同的控制端且交替加载所述有效控制信号。

在一种可能的实施方式中，所述显示面板还包括GOA单元，所述GOA单元与所述控制IC之间还电连接有第一交流去噪信号线和第二交流去噪信号线；

所述第一控制端与所述第一交流去噪信号线电连接，所述第二控制端与所述第二交流去噪信号线电连接。

在一种可能的实施方式中，所述第一类晶体管为N型晶体管，所述第二类晶体管为P型晶体管，所述第一控制端和所述第二控制端为同一控制端，所述控制端交替加载不同所述有效控制信号。

在一种可能的实施方式中，所述显示面板包括三条所述连接线，六条所述MUX控制线；所述选择电路包括三个所述输入端，六个所述输出端，以及三个所述选择单元。

本发明实施例还提供一种显示装置，包括如本发明实施例所提供的所述显示面板。

本发明实施例还提供一种如本发明实施例所提供的所述显示面板的驱动方法，包括：

向所述控制端输入有效控制信号；

根据所述控制端输入的所述有效控制信号，所述选择电路将各所述输入端与对应的两个所述输出端交替导通。

在一种可能的实施方式中，所述驱动方法还包括：

在所述控制端输入所述有效控制信号时，控制各所述连接线依序加载信号，以使所述选择电路的各所述输入端依次输入信号。

在一种可能的实施方式中，每一所述连接线的开启时长为1.5微秒～2.86微秒。

本发明实施例有益效果如下：本发明实施例提供的显示面板，包括选择电路，所述选择电路具有控制端，多个输入端，以及多个输出端，每一所述输入端对应两个所述输出端；各所述输入端通过一一对应的所述连接线与所述控制IC电连接，各所述输出端与所述MUX控制线一一对应电连接；所述选择电路被配置为根据所述控制端输入的有效控制信号，将各所述输入端与对应的两个所述输出端交替导通，即，通过在控制IC与MUX控制线之间增加选择电路，该选择电路可以根据控制端输入的有效控制信号，使输入端对应的两个输出端交替导通，如，第一阶段，各输入端与对应的两个输出端中的其中一个导通，第二阶段，各输入端与对应的两个输出端中的另外一个导通，进而，可以在不影响使MUX控制线交替工作时，实现通过数量为MUX控制线一半的连接线与控制IC电连接，进而降低控制IC所需的输出引脚，改善现有技术中的较多的MUX控制线会需要较多的引脚，会增加扇形走线区的宽度，以及每根开关信号线上的幅值变化，都会引起功耗的提升的问题。

附图说明

图1为本发明实施例提供的一种显示面板的结构示意图；

图2为本发明实施例提供的一种选择电路的结构示意图；

图3为本发明实施例提供的另一种显示面板的结构示意图；

图4为本发明实施例提供的多个GOA单元的分布结构示意图；

图5为本发明实施例提供的一种GOA单元的结构示意图；

图6为本发明实施例提供的一种驱动时序示意图；

图7为本发明实施例提供的另一种GOA单元的结构示意图；

图8为本发明实施例提供的一种显示面板驱动方法流程示意图。

具体实施方式

为了使得本公开实施例的目的、技术方案和优点更加清楚，下面将结合本公开实施例的附图，对本公开实施例的技术方案进行清楚、完整地描述。显然，所描述的实施例是本公开的一部分实施例，而不是全部的实施例。基于所描述的本公开的实施例，本领域普通技术人员在无需创造性劳动的前提下所获得的所有其他实施例，都属于本公开保护的范围。

除非另外定义，本公开使用的技术术语或者科学术语应当为本公开所属领域内具有一般技能的人士所理解的通常意义。本公开中使用的“第一”、“第二”以及类似的词语并不表示任何顺序、数量或者重要性，而只是用来区分不同的组成部分。“包括”或者“包含”等类似的词语意指出现该词前面的元件或者物件涵盖出现在该词后面列举的元件或者物件及其等同，而不排除其他元件或者物件。“连接”或者“相连”等类似的词语并非限定于物理的或者机械的连接，而是可以包括电性的连接，不管是直接的还是间接的。“上”、“下”、“左”、“右”等仅用于表示相对位置关系，当被描述对象的绝对位置改变后，则该相对位置关系也可能相应地改变。

为了保持本公开实施例的以下说明清楚且简明，本公开省略了已知功能和已知部件的详细说明。

参见图1和图2所示，图2为图1的选择电路4的具体结构示意图，本发明实施例提供一种显示面板，包括：

在控制IC 1；

多条连接线2，例如，具体可以包括红色像素连接线MUX_R、绿色像素连接线MUX_G、蓝色像素连接线MUX_B；

多条MUX控制线3，例如，具体可以包括第一MUX控制线31、第二MUX控制线32、第三MUX控制线33、第四MUX控制线34、第五MUX控制线35、第六MUX控制线36；

选择电路4，选择电路4具有控制端A，多个输入端B，以及多个输出端C，每一输入端B对应两个输出端C，例如，输入端B具体可以包括第一输入端B1，第二输入端B2，第三输入端B3，输出端C具体可以包括两组输出端，分别为第一组输出端和第二组输出端，第一组输出端具体可以包括第一输出端C1，第三输出端C3，第五输出端C5，第二组输出端具体可以包括第二输出端C2，第四输出端C4，第六输出端C6；其中，第一输入端B1可以对应第一输出端C1和第二输出端C2，第二输入端B2具体可以对应第三输出端C3和第四输出端C4，第三输入端B3具体可以对应第五输出端C5和第六输出端C6；各输入端B通过一一对应的连接线2与控制IC 2电连接，例如，第一输入端B1可以通过红色像素连接线MUX_R与控制IC 2电连接，第二输入端B2可以通过绿色像素连接线MUX_G与控制IC 2电连接,第三输入端B3可以通过蓝色像素连接线MUX_B与控制IC 2电连接，各输出端C与MUX控制线3一一对应电连接，例如，第一输出端C1与第一MUX控制线31电连接，第三输出端C3与第二MUX控制线32电连接，第五输出端C5与第三MUX控制线33电连接，第二输出端C2与第四MUX控制线34电连接，第四输出端C4与第五MUX控制线35电连接，第六输出端C6与第六MUX控制线36电连接；选择电路4被配置为根据控制端A输入的有效控制信号，将各输入端B与对应的两个输出端C交替导通，例如，第一阶段，第一输入端B1与第一输出端C1导通，第二输入端B2与第三输出端C3导通，第三输入端B3与第五输出端C5导通，在第二阶段，第一输入端B1与第二输出端C2导通，第二输入端B2与第四输出端C4导通，第三输入端B3与第六输出端C6导通。

本发明实施例提供的显示面板，包括选择电路4，选择电路4具有控制端A，多个输入端B，以及多个输出端C，每一输入端B对应两个输出端C；各输入端B通过一一对应的连接线2与控制IC 1电连接，各输出端C与MUX控制线3一一对应电连接；选择电路4被配置为根据控制端A输入的有效控制信号，将各输入端B与对应的两个输出端C交替导通，即，通过在控制IC 2与MUX控制线3之间增加选择电路4，该选择电路4可以根据控制端A输入的有效控制信号，使输入端B对应的两个输出端C交替导通，如，第一阶段，各输入端B与对应的两个输出端C中的其中一个导通，第二阶段，各输入端B与对应的两个输出端C中的另外一个导通，进而，可以在不影响使MUX控制线3交替工作时，实现通过数量为MUX控制线3一半的连接线2与控制IC 1电连接，进而降低控制IC 2所需的输出引脚，改善现有技术中的较多的MUX控制线3会需要较多的引脚，会增加扇形走线区的宽度，以及较多的MUX控制线上的幅值变化，都会引起功耗的提升的问题。

在具体实施时，选择电路4包括多个选择单元41，每一选择单元41包括第一类晶体管T1和第二类晶体管T2；控制端A具体可以包括第一控制端A1和第二控制端A2；每一选择单元41中，第一类晶体管T1的栅极作为第一控制端A1，第二类晶体管T2的栅极作为第二控制端A2，第一类晶体管T1的源极和第二类晶体管T2的源极作为一输入端B1，第一类晶体管T1的漏极作为一输出端C1，第二类晶体管T2的漏极作为另一输出端C2。例如，结合图1和图2所示，在第一控制端A1输入有效控制信号时(第二控制端A2不输入有效控制信号)，各个第一类晶体管T1导通，最上侧的第一输入端B1可以与对应的两个输出端(第一输出端C1和第二输出端C2)中的第一输出端C1导通，中部的第二输入端B2可以与对应的两个输出端(第三输出端C3和第四输出端C4)中的第三输出端C3导通，下侧的第三输入端B3可以与对应的两个输出端(第五输出端C5和第六输出端C6)中的第五输出端C5导通；在第二控制端A2输入有效控制信号时(第一控制端A1不输入有效控制信号)，各个第二类晶体管T2导通，最上侧的第一输入端B1可以与对应的两个输出端(第一输出端C1和第二输出端C2)中的第二输出端C2导通，中部的第二输入端B2可以与对应的两个输出端(第三输出端C3和第四输出端C4)中的第四输出端C3导通，下侧的第三输入端B3可以与对应的两个输出端(第五输出端C5和第六输出端C6)中的第六输出端C6导通。本发明实施例中，每一选择单元4包括第一类晶体管T1和第二类晶体管T2，该两个晶体管的栅极分别作为不同的控制端A，源极电连接在一起，作为一输入端B，各个漏极分别作为一输出端C，进而可以根据第一控制端A1和第二控制端A2输入的信号，可以使该两个晶体管交替导通，进而实现将一个输入端与两个输出端交替导通，选择电路4的结构较为简单，易于制作。

在具体实施时，第一类晶体管T1和第二类晶体管T2为N型晶体管；或者，第一类晶体管T1和第二类晶体管T2为P型晶体管，第一控制端A1和第二控制端A2为不同的控制端且交替加载有效控制信号。本发明实施例中，第一类晶体管T1和第二类晶体管T2可以相同类型的晶体管，有利于选择电路4的制作；但第一类晶体管T1与第二类晶体管T2为相同类型的晶体管时，第一控制端A1和第二控制端A2具体可以为分别独立的控制端，即，可以根据当前阶段需要工作的MUX控制线，分别加载不同的信号，实现对两个晶体管导通的独立控制。例如，第一类晶体管T1和第二类晶体管T2均为P型晶体管时，在第一阶段，可以使第一控制端A1输入高电平信号，第二控制端A2输入低电平信号，则可以使第一类晶体管T1导通，第二类晶体管T2关闭；在第一阶段，可以使第一控制端A1输入低电平信号，第二控制端A2输入高电平信号，则可以使第二类晶体管T2导通，第一类晶体管T1关闭。

需要说明的是，结合图1所示，MUX控制线3具体可以通过开关晶体管与不同的子数据线(子数据线由图1左起具体可以包括与第一子数据线R1、第二子数据线G2、第三子数据线B3、第四子数据线R2、第五子数据线G2、第六子数据线B2)电连接。具体的，MUX控制线3可以分成两组MUX控制线组，其中，第一组MUX控制线组可以包括图1中由上至下的前三根MUX控制线3(由上至下的前三根MUX控制线具体可以依次分别为第一MUX控制线31、第二MUX控制线32、第三MUX控制线33)，第二组MUX控制线组可以包括图1中由上至下的后三根MUX控制线3(由上至下的后三根MUX控制线具体可以依次分别为第四MUX控制线31、第五MUX控制线35、第六MUX控制线36)；相应的，与MUX控制线3电连接的开关晶体管也可以分为两类晶体管，分别为第三类晶体管T3和第四类晶体管T4，第三类晶体管T3分别将子数据线与第一组MUX控制线组的各MUX控制线电连接，第四类晶体管T4将子数据线与第二组MUX控制线组的各MUX控制线电连接，相邻的两个第三类晶体管T3和第四类晶体管T4的第一极均电连接于一条子数据线，第二极均电连接于第一开关线5或第二开关线6。具体的，左起的第一个第三类晶体管T3的栅极与第一MUX控制线31(即，第一组MUX控制线组)电连接，第一极与第一子数据线R1电连接，第二极与第一开关线5电连接；左起的第一个第四类晶体管T4的栅极与第四MUX控制线34(即，第二组MUX控制线组)电连接，第一极与第二子数据线G1电连接，第二极与第一开关线5电连接；左起的第二个第三类晶体管T3的栅极与第二MUX控制线32(即，第一组MUX控制线组)电连接，第一极与第二子数据线G1电连接，第二极与第二开关线6电连接；左起的第二个第四类晶体管T4的栅极与第五MUX控制线35(即，第二组MUX控制线组)电连接，第一极与第二子数据线G1电连接，第二极与第二开关线6电连接；左起的第三个第三类晶体管T3的栅极与第三MUX控制线33(即，第一组MUX控制线组)电连接，第一极与第三子数据线B1电连接，第二极与第一开关线5电连接；左起的第三个第四类晶体管T4的栅极与第六MUX控制线36(即，第二组MUX控制线组)电连接，第一极与第三子数据线B1电连接，第二极与第一开关线5电连接；左起的第四个第三类晶体管T3的栅极与第一MUX控制线31(即，第一组MUX控制线组)电连接，第一极与第四子数据线R2电连接，第二极与第二开关线6电连接；左起的第四个第四类晶体管T4的栅极与第五MUX控制线35(即，第二组MUX控制线组)电连接，第一极与第四子数据线R2电连接，第二极与第二开关线6电连接；左起的第五个第三类晶体管T3的栅极与第二MUX控制线32(即，第一组MUX控制线组)电连接，第一极与第五子数据线G2电连接，第二极与第一开关线5电连接；左起的第五个第四类晶体管T4的栅极与第五MUX控制线35(即，第二组MUX控制线组)电连接，第一极与第五子数据线G2电连接，第二极与第一开关线5电连接；左起的第六个第三类晶体管T3的栅极与第三MUX控制线33(即，第一组MUX控制线组)电连接，第一极与第六子数据线B2电连接，第二极与第二开关线6电连接；左起的第六个第四类晶体管T4的栅极与第六MUX控制线36(即，第二组MUX控制线组)电连接，第一极与第六子数据线B2电连接，第二极与第二开关线6电连接。第一开关线5与第一数据线Data1电连接，第二开关线6与第二数据线Data2电连接，即，一条数据线(第一数据线Data1或第二数据线Data2)通过MUX控制线3与三条子数据线电连接，有效降低控制IC 1的输出引脚。两组MUX控制线组交替加载信号，可以使两组开关晶体管(第三类晶体管T3和第四类晶体管T4)交替工作，避免仅设置一组开关晶体管时会导致晶体管由于长时间工作，发生特性漂移，使用寿命较短的问题。

在具体实施时，参见图3、图4、和图5所示，其中，图3仅是示出一个GOA单元GateCircuit，图4是多个GOA单元Gate Circuit(如包括Gate Circuit1、Gate Circuit2、GateCircuit3、Gate Circuit4、Gate Circuit5、Gate Circuit6、Gate Circuit7、GateCircuit8)的分布示意图，图5为一个GOA单元Gate Circuit的具体结构示意图。显示面板还包括GOA单元Gate Circuit，GOA单元Gate Circuit与控制IC 1之间还电连接有第一交流去噪信号线7和第二交流去噪信号线8(即，控制IC通过第一交流去噪信号线7向GOA单元输出第一交流去噪信号VDDo，通过第二交流去噪信号线8向GOA单元输出和第二交流去噪信号VDDe)；选择电路3的第一控制端A1具体可以与第一交流去噪信号线7电连接，选择电路3的第二控制端A2具体可以与第二交流去噪信号线8电连接。本发明实施例中，由于第一交流去噪信号线7和第二交流去噪信号线8为GOA单元本身已有的工作信号线，通过第一控制端A1与第一交流去噪信号线7电连接，第二控制端A2与第二交流去噪信号线8电连接，即，复用显示面板已有信号线，可以不用因本发明的控制端对控制IC增加新的引脚。

具体的，结合图5所示，GOA单元采用常见的16T1C，包括：第一晶体管M1、第二晶体管M2、第三晶体管M3、第四晶体管M4、第五A晶体管M5A、第五B晶体管M5B、第六A晶体管M6A、第六B晶体管M6B、第七A晶体管M7A、第七B晶体管M7B、第八A晶体管M8A、第八B晶体管M8B、第十一晶体管M11、第十二A晶体管M12A、第十二B晶体管M12B、第十三A晶体管M13A、第十三B晶体管M13B、第十五晶体管M15和第一电容。其中，第一晶体管M1的控制极、第一极、第七A晶体管的控制极、第七B晶体管的控制极作为第n-1信号输出端；第一晶体管M1的第二极、第十五晶体管M15的第一极、第二晶体管M2的第一极、第八A晶体管M8A的第一极、第八B晶体管M8B的第一极、第六A晶体管M6A的控制极、第六B晶体管M6B的控制极、第十一晶体管M11的控制极、第三晶体管M3的控制极、第一电容C的第一端电连接；第五A晶体管M5A的控制极和第一极作为第一交流去噪信号端VDDo(第一交流去噪信号端VDDo与第一交流去噪信号线7电连接)；第五A晶体管M5A的第二极、第六A晶体管M6A的第一极、第七A晶体管M7A的第一极、第八A晶体管M8A的控制极、第十二A晶体管M12A的控制极、第十三A晶体管M13A的控制极电连接；第五B晶体管M5B的控制极和第一极作为第二交流去噪信号端VDDe(第二交流去噪信号端VDDe与第二交流去噪信号线8电连接)；第五B晶体管M5B的第二极、第七B晶体管的第一极、第六B晶体管M6B的第一极、第八B晶体管M8B的控制极、第十二B晶体管M12B的控制极、第十三B晶体管M13B的控制极电连接；第十一晶体管M11的第一极、第三晶体管的第一极作为时钟信号端CLK；第三晶体管M3的第二极、第一电容C的第二端、第十三A晶体管M13A的第一极、第十三B晶体管M13B的第一极、第四晶体管的第一极作为第n输出端；第四晶体管的控制极作为第n+1输出端；第十五晶体管M15的控制极作为复位信号端T-RST；第十五晶体管M15的第二极、第二晶体管M2的第二极、第八A晶体管M8A的第二极、第八B晶体管M8B的第二极、第七A晶体管M7A的第二极、第六A晶体管M6A的第二极、第七B晶体管M7B的第二极、第六B晶体管M6B的第二极、第十二A晶体管M12的第二极、第十二B晶体管M12B的第二极作为第一电压信号端LVGL；第十三A晶体管M13A的第二极、第十三B晶体管M13B的第二极、第四晶体管M4的第二极作为第二电压信号端VGL。第一去噪信号端VDDo与第二交流去噪信号端VDDe交替加载有效信号进行去噪，能够有效的增加GOA单元的使用寿命，且相对于交流模型，能够全时间段去噪。

以下结合图6所示的时序图，并以第一类晶体管T1和第二类晶体管T2为P型晶体管，第一控制端A1与第一交流去噪信号线7电连接，第二控制端A2与第二交流去噪信号线8电连接为例，结合图2和图3所示的显示面板，对本发明实施例的驱动过程进行进一步详细说明如下：

当红色像素连接线MUX_R、绿色像素连接线MUX_G和蓝色像素连接线MUX_B为高电平时，此时GOA单元第一去噪信号端VDDo刚好为高电平，选择电路3的各个第一类晶体管T1打开，通过第一输出端C1、第三输出端C3、第五输出端C5输出三组信号，而第一输出端C1、第三输出端C3、第五输出端C5输出的三组信号输出到第一MUX控制线31、第二MUX控制线32、第三MUX控制线33，进而使对应的各个第三类晶体管T3导通，进而将相应的第一数据线Dada1或第二数据线Dada2加载的信号分时分别传输到相应的子数据线，进而进行充电；

第一去噪信号端VDDo和第二去噪信号端VDDe加载的信号，每2s切换一次，当切换到第二去噪信号端VDDe加载的信号为高电平时，控制IC 1输出的红色像素连接线MUX_R、绿色像素连接线MUX_G和蓝色像素连接线MUX_B分别对应驱动选择电路3的各个第二类晶体管T2打开，通过第二输出端C2、第四输出端C4、第六输出端C6输出三组信号，而第二输出端C2、第四输出端C4、第六输出端C6输出的三组信号输出到第四MUX控制线34、第五MUX控制线35、第六MUX控制线36，进而使对应的各个第四类晶体管T4导通，进而将相应的第一数据线Dada1或第二数据线Dada2加载的信号分时分别传输到相应的子数据线，进而进行充电；

此外，由于采用3MUX设计，当栅线GATE扫描1次，会对3列像素进行充电。当STV来临时，GOA单元会开始扫描，CLK1为高电平时，第一行栅线GATE打开，红色像素连接线MUX_R、绿色像素连接线MUX_G和蓝色像素连接线MUX_B的高电平脉冲(PULSE)时间总共为1H，此时对3列像素进行充电，红色像素连接线MUX_R、绿色像素连接线MUX_G和蓝色像素各占1/3H的时间。相比现有技术共6根驱动信号线，本发明控制IC的驱动时序减少一半，功耗可以降低。另外，本发明实施例中，每一连接线(红色像素连接线MUX_R、绿色像素连接线MUX_G和蓝色像素连接线MUX_B)的开启时长为1.5微秒～2.86微秒。

在具体实施时，参见图7所示，第一类晶体管T1为N型晶体管，第二类晶体管T2为P型晶体管，第一控制端A1和第二控制端A2为同一控制端，控制端交替加载不同有效控制信号，即，例如，控制端第一阶段加载高电平信号，第二阶段加载低电平信号，第一阶段与第二阶段依序进行。本发明实施例中，第一类晶体管T1和第二类晶体管T2分别为不同类型的晶体管，即，二者的类型相反，可以在控制端加载使第一类晶体管T1工作的信号时，可以使第二类晶体管T2关闭，在控制端加载使第二类晶体管T2导通的信号时，可以使第一类晶体管T1关闭，也可以实现使两个输出端交替输出信号。

在具体实施时，结合图1所示，显示面板包括三条连接线，六条MUX控制线；选择电路包括三个输入端，六个输出端，以及三个选择单元。

基于同一发明构思，本发明实施例还提供一种显示装置，包括如本发明实施例所提供的显示面板。

基于同一发明构思，参见图8所示，本发明实施例还提供一种如本发明实施例所提供的显示面板的驱动方法，包括：

步骤S100、向控制端输入有效控制信号。

步骤S200、根据控制端输入的有效控制信号，选择电路将各输入端与对应的两个输出端交替导通。

在具体实施时，驱动方法还包括：

在控制端输入有效控制信号时，控制各连接线依序加载信号，以使选择电路的各输入端依次输入信号。即，结合图6所示的时序图，第一去噪信号端VDDo高电平时，红色像素连接线MUX_R、绿色像素连接线MUX_G和蓝色像素连接线MUX_B依序加载信号，进而使各输入端B依次输入信号，使输出端C依次输出信号。

在具体实施时，每一连接线的开启时长为1.5微秒～2.86微秒。

本发明实施例有益效果如下：本发明实施例提供的显示面板，包括选择电路，选择电路具有控制端，多个输入端，以及多个输出端，每一输入端对应两个输出端；各输入端通过一一对应的连接线与控制IC电连接，各输出端与MUX控制线一一对应电连接；选择电路被配置为根据控制端输入的有效控制信号，将各输入端与对应的两个输出端交替导通，即，通过在控制IC与MUX控制线之间增加选择电路，该选择电路可以根据控制端输入的有效控制信号，使输入端对应的两个输出端交替导通，如，第一阶段，各输入端与对应的两个输出端中的其中一个导通，第二阶段，各输入端与对应的两个输出端中的另外一个导通，进而，可以在不影响使MUX控制线交替工作时，实现通过数量为MUX控制线一半的连接线与控制IC电连接，进而降低控制IC所需的输出引脚，改善现有技术中的较多的MUX控制线会需要较多的引脚，会增加扇形走线区的宽度，以及每根开关信号线上的幅值变化，都会引起功耗的提升的问题。

显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。

Claims (10)

1.一种显示面板，其特征在于，包括：

在控制IC；

多条连接线；

多条MUX控制线；

选择电路，所述选择电路具有控制端，多个输入端，以及多个输出端，每一所述输入端对应两个所述输出端；各所述输入端通过一一对应的所述连接线与所述控制IC电连接，各所述输出端与所述MUX控制线一一对应电连接；所述选择电路被配置为根据所述控制端输入的有效控制信号，将各所述输入端与对应的两个所述输出端交替导通。

2.如权利要求1所述的显示面板，其特征在于，所述选择电路包括多个选择单元，每一所述选择单元包括第一类晶体管和第二类晶体管；所述控制端包括第一控制端和第二控制端；

每一所述选择单元中，所述第一类晶体管的栅极作为所述第一控制端，所述第二类晶体管的栅极作为所述第二控制端，所述第一类晶体管的源极和所述第二类晶体管的源极作为一所述输入端，所述第一类晶体管的漏极作为一所述输出端，所述第二类晶体管的漏极作为另一所述输出端。

3.如权利要求2所述的显示面板，其特征在于，所述第一类晶体管和所述第二类晶体管为N型晶体管；或者，所述第一类晶体管和所述第二类晶体管为P型晶体管，所述第一控制端和所述第二控制端为不同的控制端且交替加载所述有效控制信号。

4.如权利要求3所述的显示面板，其特征在于，所述显示面板还包括GOA单元，所述GOA单元与所述控制IC之间还电连接有第一交流去噪信号线和第二交流去噪信号线；

所述第一控制端与所述第一交流去噪信号线电连接，所述第二控制端与所述第二交流去噪信号线电连接。

5.如权利要求2所述的显示面板，其特征在于，所述第一类晶体管为N型晶体管，所述第二类晶体管为P型晶体管，所述第一控制端和所述第二控制端为同一控制端，所述控制端交替加载不同所述有效控制信号。

6.如权利要求2-5任一项所述的显示面板，其特征在于，所述显示面板包括三条所述连接线，六条所述MUX控制线；所述选择电路包括三个所述输入端，六个所述输出端，以及三个所述选择单元。

7.一种显示装置，其特征在于，包括如权利要求1-6任一项所述的显示面板。

8.一种如权利要求1-6任一项所述的显示面板的驱动方法，其特征在于，包括：

向所述控制端输入有效控制信号；

根据所述控制端输入的所述有效控制信号，所述选择电路将各所述输入端与对应的两个所述输出端交替导通。

9.如权利要求8所述的驱动方法，其特征在于，所述驱动方法还包括：

在所述控制端输入所述有效控制信号时，控制各所述连接线依序加载信号，以使所述选择电路的各所述输入端依次输入信号。

10.如权利要求9所述的驱动方法，其特征在于，每一所述连接线的开启时长为1.5微秒～2.86微秒。