CN109407321A - 一种显示装置 - Google Patents

Abstract

本申请公开一种显示装置，包括阵列基板，该阵列基板包括显示区和围绕显示区的非显示区，所述非显示区包括遮光区域，分别设置在非显示区的多条数据信号扇区走线、多路分配器组件和驱动芯片；多路分配器组件的信号输出端通过所述多条数据信号扇区走线与多条数据线电连接，多路分配器组件的信号输入端与驱动芯片电连接。多路分配器组件设置于多条数据信号扇区走线远离显示区的一侧，多路分配器组件相邻位置的第一子薄膜晶体管的间距相对于现有技术中的电路结构可以沿第二方向进行压缩，所述多路分配器组件位于所述遮光区域内。如此，减少了多路分配器组件和/或测试开关组件中晶体管器件的光漏电流，能够获得更好的平视显示器的显示性能。

Description

一种显示装置

技术领域

本发明涉及显示技术领域，更为具体的说，涉及一种显示装置。

背景技术

平视显示器(Head Up Display)，简称HUD，是应用于汽车或飞机上的一种综合电子显示设备，能将导航信息、飞行参数等信息以图形、字符的形式，通过光学部件投射到驾驶位正前方挡风玻璃上，高度大约与驾驶员眼睛成水平，驾驶员透过HUD往前方看的时候，能够轻易的将外界的景象与HUD显示的资料融合在一起，使驾驶员始终保持抬头的姿势，降低抬头与低头之间忽略外界环境的快速变化以及眼睛焦距需要不断调整产生的延迟与不适。

现有的显示装置中，阵列基板是其重要的组成部分。通常，阵列基板包括显示区和非显示区，显示区内设有可以控制像素单元用以显示画面的数据线。图1为现有技术中的阵列基板的结构示意图。如图1所示，在一侧的非显示区例如下边框(border)处，从显示区指向外边缘的方向，多路分配器组件DE-MUX、测试开关组件VT SW、数据信号扇形区走线FanoutA、驱动芯片IC和柔性线路板焊盘FPC Pad等元件依次连续排列。其中，多路分配器组件DE-MUX、测试开关组件VT SW设置在数据信号扇形区走线FanoutA靠近显示区的一侧设置。

HUD显示系统通过其背光光源产生光线，经过其显示面板形成画面，画面经过平面镜及曲面镜反射投影到媒介上，可以使汽车前档形成驾驶员平视可见的画面。平视显示器因为要在户外环境以及两次反射后画面还能清晰可见，所以需要HUD的显示装置有高的对比度以及亮度。故其一般采用高亮度的背光。然而，由于多路分配器组件DE-MUX、测试开关组件VT SW为靠近显示区的一侧设置的，该区域一般为透光区域，易导致多路分配器组件DE-MUX和/或测试开关组件VT SW中晶体管器件的光漏电流增加，从而影响显示装置的性能。

发明内容

有鉴于此，本发明提供了一种显示装置，以解决现有技术中位于阵列基板非显示区的多路分配器组件DE-MUX及测试开关组件VT SW中的薄膜晶体管器件易受背光模组的高亮背光影响，导致光漏电流增加，从而影响显示装置的性能的技术问题。

为了解决上述技术问题，本发明提供一种显示装置：

包括阵列基板，所述基板包括显示区和包围所述显示区的非显示区，所述非显示区包括遮光区域；设置在所述显示区的多条数据线，分别设置在所述非显示区的多条数据信号扇区走线、多路分配器组件和驱动芯片；所述多路分配器组件的信号输出端通过所述多条数据信号扇区走线与所述多条数据线电连接，所述多路分配器组件的信号输入端与所述驱动芯片电连接；所述多路分配器组件设置于所述多条数据信号扇区走线远离所述显示区的一侧，所述多路分配器组件位于所述遮光区域内。

进一步地，所述非显示区还包括测试开关组件，所述多路分配器组件的信号输入端与所述测试开关组件的输出端电连接，所述测试开关组件的输入端与所述驱动芯片电连接，所述测试开关组件位于所述遮光区域内。

进一步地，所述显示装置还包括沿垂直于所述阵列基板所在平面下方的背光模组，所述背光模组包括位于所述背光模组四周的遮光器件，所述遮光器件用于为所述非显示区提供所述遮光区域。

进一步地，所述遮光器件为黑色遮光胶带。

进一步地，所述多路分配器组件包括：多个第一子薄膜晶体管，以及多条时钟控制信号线；各所述第一子薄膜晶体管与各条所述多条数据信号扇区走线一一对应；所述第一子薄膜晶体管分为多组，每组所述第一子薄膜晶体管对应一条预设走线与所述驱动芯片的输出端电连接；每组所述第一子薄膜晶体管中各所述第一子薄膜晶体管的漏极与对应的所述多条数据信号扇区走线电连接，栅极与不同的所述时钟控制信号线电连接，源极与对应的一条预设走线与所述驱动芯片电连接。

优选地，沿第一方向，所述多条时钟控制信号线设置在所述多路分配器组件远离所述多条数据信号扇区走线的一侧，沿第二方向，所述多路分配器组件中相邻两第一子薄膜晶体管之间的宽度小于一个子像素的宽度；其中，所述第一方向与所述第二方向垂直。

进一步地，所述阵列基板还包括设置于所述非显示区的柔性电路板焊盘；其中，所述驱动芯片的一端与所述多路分配器组件的输入端电连接，所述驱动芯片的另一端通过连接走线与柔性电路板焊盘电连接。

进一步地，所述测试开关组件包括：至少两条测试信号线，多个第二薄膜晶体管，以及开关信号线；其中，各所述第二薄膜晶体管与所述多路分配器组件中每组所述第一子薄膜晶体管一一对应；所述第二薄膜晶体管的漏极与所述多路分配器组件的源极电连接，栅极与所述开关信号线连接，每相邻的两个所述第二薄膜晶体管的源极分别与不同的所述测试信号线电连接。

进一步地，所述阵列基板还包括设置于所述非显示区的柔性电路板焊盘；其中，所述驱动芯片的一端与所述测试开关组件的输入端电连接，所述驱动芯片的另一端通过连接走线与柔性电路板焊盘电连接。

进一步地，沿第二方向，所述多路分配器组件的长度小于或等于所述驱动芯片的长度。

进一步地，所述显示装置为平视显示器。

与现有技术相比，本发明实施例提供的显示装置，具有如下效果：

本发明实施例提供一种显示装置，该显示装置可用于平视显示器，该显示装置包括阵列基板，该阵列基板包括显示区和围绕显示区的非显示区，所述非显示区包括遮光区域，分别设置在非显示区的多条数据信号扇区走线、多路分配器组件和测试开关组件；多路分配器组件的信号输出端通过所述多条数据信号扇区走线与多条数据线电连接，多路分配器组件的信号输入端与测试开关组件的输出端电连接。多路分配器组件设置于多条数据信号扇区走线远离显示区的一侧，多路分配器组件相邻位置的第一子薄膜晶体管的间距相对于现有技术中的电路结构可以沿第二方向进行压缩，所述多路分配器组件及所述测试开关组件位于所述遮光区域内。如此，减少了多路分配器组件和/或测试开关组件中晶体管器件的光漏电流，能够获得更好的平视显示器的显示性能。

附图说明

此处所说明的附图用来提供对本申请的进一步理解，构成本申请的一部分，本申请的示意性实施例及其说明用于解释本申请，并不构成对本申请的不当限定。在附图中：

图1为现有技术中的阵列基板的结构示意图；

图2为现有技术中的阵列基板的电路结构示意图；

图3为本发明实施例所提供的显示装置的剖面结构示意图；

图4为本发明实施例所提供的阵列基板的结构示意图；

图5为本发明实施例所提供的阵列基板的电路结构示意图；

图6为本发明实施例所提供的另一种阵列基板的电路结构示意图。

具体实施方式

下面结合附图，对本发明实施例提供的阵列基板及显示装置的具体实施方式进行详细地说明。附图中各元件的形状和大小不反映阵列基板的真实比例，目的只是示意说明本发明内容。

图2为现有技术中的阵列基板的电路结构示意图，图3为本发明实施例所提供的显示装置的剖面结构示意图。结合图1-图3，显示装置300包括液晶显示面板20和位于液晶显示面板20所在平面下方的背光模组10。其中，液晶显示面板20包括阵列基板201和位于阵列基板201上方的彩色滤光片基板202；具体地，阵列基板201包括基板，基板包括显示区203和包围显示区的203的非显示区204，所述非显示区204包括遮光区域205。显示装置300还包括位于液晶显示面板20所在平面下方的背光模组10，背光模组10中，为了防止背光源漏光，通常在光学膜片(图未示)和胶框(图未示)的整个外围区域贴附遮光器件110；可选择地，采用黑色遮光胶带(mylar，迈拉)作为遮光器件110，使背光源射出的光线不能透过此区域，故遮光器件110正对于阵列基板的投影位置为不透光区域，即本发明实施例所指的遮光区域205。

具体地，如图1-图3所示，阵列基板201包括：设置在显示区203的多条数据线Data，分别设置在非显示区204的多路分配器组件Demux、测试开关组件VT SW和多条数据信号扇区走线Fanout A。图中，第一方向D1与第二方向D2垂直。沿第一方向D1，该多路分配器组件Demux将多个数据线Data与一条数据信号扇区走线FanoutA连接，以便通过一条数据信号扇区走线FanoutA和多个开关元件分时开启，这样相对于数据线Data的数量，可以明显降低数据信号扇区走线Fanout的数量；沿第二方向D2，该多路分配器组件Demux的长度W2与显示区AA的长度L1大小几乎一致；其中，多路分配器组件Demux的信号输出端a与多条数据线Data电连接，多路分配器组件Demux的第一信号输入端b与多条数据信号扇区走线Fanout A电连接，多路分配器组件Demux的第二信号输入端c与测试开关组件VT SW的输出端电连接。如图2所示，测试开关组件VT SW设置于多路分配器组件Demux远离显示区AA的一侧；多条数据信号扇区走线Fanout A与测试开关组件VT SW的输入端电连接。由于多路分配器组件Demux及测试开关组件VT SW距离显示区AA较近，使得该区域超出遮光区域205，故高亮背光易导致多路分配器组件Demux和/或测试开关组件VT SW中的薄膜晶体管的光漏电流增加，从而影响显示装置的性能。

图4为本发明实施例所提供的阵列基板的结构示意图，图5为本发明实施例所提供的阵列基板的电路结构示意图。请参考图4及图5所示，本发明实施例中的多路分配器组件Demux设置于多条数据信号扇区走线Fanout A远离显示区AA的一侧，多路分配器组件Demux的信号输出端通过多条数据信号扇区走线Fanout A与多条数据线电连接，多路分配器组件Demux的信号输入端与测试开关组件VT SW的输出端电连接。由于将多路分配器组件DE-MUX设置在远离显示区AA的一侧，即尽可能的靠近驱动芯片IC一侧。故沿第一方向D1，将多路分配器组件Demux通过多条数据信号扇区走线FanoutA与数据信号线电连接，以便多路分配器组件Demux尽可能的靠近驱动芯片IC侧。本发明实施例下，沿第二方向D2，多路分配器组件Demux长度W2’可较现有技术中多路分配器组件Demux长度W2做得更窄，使得多路分配器组件Demux长度W2’低于显示区AA的长度L1。另外，由于本发明实施例应用于平视显示装置中，该平视显示装置300对屏幕的分辨率要求较低，故像素间距(pixel pitch)较大，多路分配器组件Demux相邻位置的第一子薄膜晶体管(M1、M2、M3)的数量较少，其间距相对于图2所示的电路结构可以沿第二方向D2进行压缩。即，沿第二方向D2，多路分配器组件中相邻两第一子薄膜晶体管之间的宽度可小于一个子像素的宽度。本发明实施例中，沿第一方向D1，多条时钟控制信号线可设置在所述多路分配器组件远离所述多条数据信号扇区走线的一侧，其中，第一方向D1与第二方向D2垂直。通过本发明实施的技术方案，无需额外的遮光器件对多路分配器组件DE-MUX和/或测试开关组件VT SW进行遮挡，避免光线影响多路分配器组件DE-MUX和/或测试开关组件VT SW中晶体管的性能。相比于现有技术，能够获得更好的平视显示器的显示性能。

在本发明实施例所提供的阵列基板201中，一般还包括：设置于非显示区的驱动芯片IC和柔性电路板焊盘FPC Pad，其中驱动芯片IC的一端与测试开关组件VT SW的输入端电连接，驱动芯片IC的另一端通过连接走线与柔性电路板焊盘FPC Pad电连接。

基于此，多路分配器组件Demux如图5所示，一般包括：多个第一子薄膜晶体管，以及多条时钟控制信号线CKH 1、CKH 2和CKH 3；其中，各第一子薄膜晶体管与各条所述多条数据信号扇区走线Fanout A一一对应；第一子薄膜晶体管分为多组(虚线框所示)，每组第一子薄膜晶体管对应一条走线与所述测试开关组件VT SW的输出端电连接。

具体地，阵列基板中可以包括多个像素，而每个像素可以包括多个子像素，例如每个像素可以包括第一子像素、第二子像素和第三子像素。上述多条数据线可以包括第一数据线、第二数据线和第三数据线，并且第一数据线可以和上述第一子像素电连接，第二数据线可以和上述第二子像素电连接，第三数据线可以和上述第三子像素电连接。上述多路分配器组件Demux中的第一薄膜晶体管组可以包括第一子薄膜晶体管M1、第二子薄膜晶体管M2、第三子薄膜晶体管M3。具体地，上述第一薄膜晶体管组可以包括一个第一子薄膜晶体管M1、一个第二子薄膜晶体管M2和一个第三子薄膜晶体管M3。此时的连接关系可以如图5所示。

每组中各第一子薄膜晶体管(M1、M2、M3)的漏极与对应的多条数据信号扇区走线Fanout A电连接，栅极与不同的时钟控制信号线CKH 1、CKH2和CKH 3电连接，源极与对应的所述测试开关组件VT SW的输出端电连接，从而使得显示信号可以通过上述测试开关组件VT SW和多路分配器组件Demux中的各第一子薄膜晶体管(M1、M2、M3)输出到数据线，而上述与第一子薄膜晶体管(M1、M2、M3)的栅极电连接的时钟信号线可以控制上述与各子像素对应数据线的选通。

在具体应用时，时钟控制信号线CKH 1、CKH 2和CKH 3周期性顺序加载开启电压，使每组对应连接的各第一子薄膜晶体管(M1、M2、M3)周期性顺序处于导通状态，在第一子薄膜晶体管(M1、M2、M3)处于导通状态时，数据信号扇区走线Fanout A与对应的数据线Data导通，以加载对应的数据线Data所需的数据信号。

需要说明的是，当阵列基板上的各像素包括三个子像素时，上述多路分配器组件Demux，每组中包含三个第一子薄膜晶体管(M1、M2、M3)，此时，各所述多条数据信号扇区走线分别与每组中的三个第一子薄膜晶体管(M1、M2、M3)的漏极电连接，每组中的三个第一子薄膜晶体管的源极与测试开关组件VT SW电连接。具体地，参见图5所示，第一组中的第一子薄膜晶体管M1的栅极与第二组中的第四薄膜晶体管M4的栅极相连后连接到时钟控制信号线CKH1，第一组中的第二薄膜晶体管M2的栅极与第二组中的第五薄膜晶体管M5的栅极相连后连接到时钟控制信号线CKH2，第一组中的第三薄膜晶体管M3的栅极与第二组中的第六薄膜晶体管M6的栅极相连后连接到时钟控制信号线CKH3。可以理解的是，若阵列基板中的各像素包括四种不同颜色的子像素时，那么上述多路分配器组件Demux，每组中包含四个第一子薄膜晶体管，对应的时钟控制信号线为四条，具体连接关系同上，这里不再赘述。

在本实施例的一些可选的实现方式中，上述阵列基板的非显示区内可以设有多条时钟信号线，图6为本发明实施例所提供的另一种阵列基板的电路结构示意图。如图6所示，各时钟信号线可以将时钟信号CKH1、CKH2、CKH3、XCKH1、XCKH2、XCKH3输出到上述多路分配器组件Demux，以使上述多路分配器组件Demux可以控制与之电连接的数据线选通。上述多路分配器组件Demux中的各第一子薄膜晶体管M1可以和与其对应的数据线电连接，上述各第一子薄膜晶体管M1的栅极可以与时钟信号线一一对应电连接，上述各第一子薄膜晶体管M1的漏极与多条数据信号扇区走线Fanout A电连接，上述各第一子薄膜晶体管M1的源极与测试开关组件VT SW电连接，从而使得显示信号可以通过上述测试开关组件VT SW和多路分配器组件Demux中的各第一子薄膜晶体管通过多条数据信号扇区走线Fanout A输出到数据线，而上述与第一子薄膜晶体管的栅极电连接的时钟信号线可以控制上述与各子像素对应数据线的选通。

具体地，上述多个第一薄膜晶体管可以包括两个第一子薄膜晶体管M1、两个第二子薄膜晶体管M2和两个第三子薄膜晶体管M3。此时的连接关系可以如图6所示。上述两个第一子薄膜晶体管M1可以分别为P型薄膜晶体管和N型薄膜晶体管，两者相互电连接后可以与一条第一数据信号扇区走线电连接，同样地，两个第二子薄膜晶体管M2相互电连接后可以与一条第二数据信号扇区走线电连接，两个第三子薄膜晶体管M3相互电连接后可以与一条第三数据信号扇区走线电连接。同样的，上述多路分配器组件Demux中右侧的第一薄膜晶体管T1可以包括两个第四子薄膜晶体管M4、两个第五子薄膜晶体管M5、两个第六子薄膜晶体管M6。其情形与左侧类似，在此不再赘述。其中，第一子像素、第二子像素、第三子像素可以为红色子像素、绿色子像素和蓝色子像素中的一种，且第一子像素、第二子像素、第三子像素的颜色互不相同。

在具体实施时，在本发明实施例提供的上述阵列基板中，测试开关组件VT SW的主要作用是在阵列基板在未安装驱动芯片IC之前进行测试，通过测试开关组件VT SW可以对显示区的数据线Data加载数据信号，以便测试显示区是否达到质检标准。基于此，测试开关组件VT SW，如图5至图6所示，一般包括：至少两条测试信号线DO和DE，多个第二薄膜晶体管T2，以及开关信号线VT；其中，各第二薄膜晶体管T2与多路分配器组件中每组第一子薄膜晶体管一一对应；第二薄膜晶体管T2的漏极与多路分配器组件的源极电连接，栅极与开关信号线VT电连接；每相邻的两个第二薄膜晶体管T2的源极分别与不同的测试信号线DO和DE电连接。

具体地，图5至图6中以设置两条测试信号线DO和DE为例进行说明，其中奇数的第二薄膜晶体管T2的源极与测试信号线DO电连接，偶数的第二薄膜晶体管T2的源极与测试信号线DE电连接。在开关信号线VT加载开启信号时，全部第二薄膜晶体管T2处于导通状态，通过对测试信号线DO和DE分时加载或全部加载测试信号，可以测量数据线的短路和断路情况。

在具体实施时，在本发明实施例提供的上述阵列基板中，多路分配器组件Demux的主要作用是将多条数据信号扇区走线Fanout A与预定的测试开关组件VTSW中第二薄膜晶体管T2的一个输出端电连接，以便通过测试开关组件VTSW中第二薄膜晶体管T2的一个输出端控制和多个开关元件分时开启，相互配合为多条数据线Data提供数据信号，减少了驱动IC的对应源极的引脚数量，相应与驱动IC连接的走线数量减少，故可以节省下边框的空间；且由于本发明实施例的显示装置300对分辨率要求较低，故像素间距(pixel pitch)较大，多路分配器组件Demux相邻位置的第一子薄膜晶体管(M1、M2、M3)的数量较少，其间距相对于图2所示的电路结构可以沿第二方向D2进行压缩，沿第一方向D1，多条时钟控制信号线设置在所述多路分配器组件远离所述多条数据信号扇区走线的一侧，沿第二方向D2，多路分配器组件中相邻两第一子薄膜晶体管之间的宽度小于一个子像素的宽度；其中，第一方向D1与第二方向D2垂直。这样沿第二方向D2上，相比于原先多路分配器组件Demux的长度尺寸可以减小，当多路分配器组件Demux的长度W2’小于或等于驱动IC的长度Y时，测试开关组件VT SW的输出端与多条多路分配器组件Demux的输入端电连接，测试开关组件VT SW的输入端与驱动IC之间无需再设置fanout线，减小了下边框大小。另外，沿第一方向D1，多路分配器组件Demux更加的靠近驱动IC所在侧，使得多路分配器组件及所述测试开关组件均位于驱动IC所在侧的遮光区域205内，进一步地，减少了多路分配器组件DE-MUX和/或测试开关组件VT SW中晶体管器件的光漏电流。

通过以上各实施例可知，本申请存在的有益效果是：

本发明实施例提供一种显示装置，该显示装置可用于平视显示器，该显示装置包括阵列基板，该阵列基板包括显示区和围绕显示区的非显示区，所述非显示区包括遮光区域，分别设置在非显示区的多条数据信号扇区走线、多路分配器组件和测试开关组件；多路分配器组件的信号输出端通过所述多条数据信号扇区走线与多条数据线电连接，多路分配器组件的信号输入端与测试开关组件的输出端电连接。多路分配器组件设置于多条数据信号扇区走线远离显示区的一侧，多路分配器组件相邻位置的第一子薄膜晶体管的间距相对于现有技术中的电路结构可以沿第二方向进行压缩，所述多路分配器组件及所述测试开关组件位于所述遮光区域内。如此，减少了多路分配器组件DE-MUX和/或测试开关组件VT SW中晶体管器件的光漏电流，能够获得更好的平视显示器的显示性能。

上述说明示出并描述了本申请的若干优选实施例，但如前所述，应当理解本申请并非局限于本文所披露的形式，不应看作是对其他实施例的排除，而可用于各种其他组合、修改和环境，并能够在本文所述发明构想范围内，通过上述教导或相关领域的技术或知识进行改动。而本领域人员所进行的改动和变化不脱离本申请的精神和范围，则都应在本申请所附权利要求的保护范围内。

Claims (11)

1.一种显示装置，包括阵列基板，其特征在于，包括：

显示区和包围所述显示区的非显示区，所述非显示区包括遮光区域；

设置在所述显示区的多条数据线，分别设置在所述非显示区的多条数据信号扇区走线、多路分配器组件和驱动芯片；

所述多路分配器组件的信号输出端通过所述多条数据信号扇区走线与所述多条数据线电连接，所述多路分配器组件的信号输入端与所述驱动芯片电连接；

所述多路分配器组件设置于所述多条数据信号扇区走线远离所述显示区的一侧，所述多路分配器组件位于所述遮光区域内。

2.根据权利要求1所述的显示装置，其特征在于，所述非显示区还包括测试开关组件，所述多路分配器组件的信号输入端与所述测试开关组件的输出端电连接，所述测试开关组件的输入端与所述驱动芯片电连接，所述测试开关组件位于所述遮光区域内。

3.根据权利要求1所述的显示装置，其特征在于，所述显示装置还包括沿垂直于所述阵列基板所在平面下方的背光模组，所述背光模组包括位于所述背光模组四周的遮光器件，所述遮光器件在所述阵列基板上的投影位置与所述遮光区域重叠。

4.根据权利要求3所述的显示装置，其特征在于，所述遮光器件为黑色遮光胶带。

5.根据权利要求1所述的显示装置，其特征在于，所述多路分配器组件包括：多个第一子薄膜晶体管，以及多条时钟控制信号线；

各所述第一子薄膜晶体管与各条所述多条数据信号扇区走线一一对应；所述第一子薄膜晶体管分为多组，每组所述第一子薄膜晶体管对应一条预设走线与所述驱动芯片电连接；

每组所述第一子薄膜晶体管中各所述第一子薄膜晶体管的漏极与对应的所述数据信号扇区走线电连接，栅极与不同的所述时钟控制信号线电连接，源极对应一条预设走线与所述驱动芯片电连接。

6.根据权利要求5所述的显示装置，其特征在于，沿第一方向，所述多条时钟控制信号线设置在所述多路分配器组件远离所述多条数据信号扇区走线的一侧，沿第二方向，所述多路分配器组件中相邻两第一子薄膜晶体管之间的宽度小于一个子像素的宽度；其中，所述第一方向与所述第二方向垂直。

7.根据权利要求6所述的显示装置，其特征在于，所述阵列基板还包括设置于所述非显示区的柔性电路板焊盘；其中，

所述驱动芯片的一端与所述多路分配器组件的输入端电连接，所述驱动芯片的另一端通过连接走线与柔性电路板焊盘电连接。

8.根据权利要求2所述的显示装置，其特征在于，所述测试开关组件包括：至少两条测试信号线，多个第二薄膜晶体管，以及开关信号线；其中，

各所述第二薄膜晶体管与所述多路分配器组件中每组所述第一子薄膜晶体管一一对应；

所述第二薄膜晶体管的漏极与所述多路分配器组件的源极电连接，栅极与所述开关信号线连接，每相邻的两个所述第二薄膜晶体管的源极分别与不同的所述测试信号线电连接。

9.根据权利要求8所述的显示装置，其特征在于，所述阵列基板还包括设置于所述非显示区的柔性电路板焊盘；其中，

所述驱动芯片的一端与所述测试开关组件的输入端电连接，所述驱动芯片的另一端通过连接走线与柔性电路板焊盘电连接。

10.根据权利要求1所述的显示装置，其特征在于，沿第二方向，所述多路分配器组件的长度小于或等于所述驱动芯片的长度。

11.根据权利要求1所述的显示装置，其特征在于，所述显示装置为平视显示器。