CN101350167A - 显示装置及其驱动方法 - Google Patents

Abstract

显示装置，包括：显示面板，栅极时钟发生器和栅极驱动器。所述显示面板包括连接到多个像素的多个栅极线。所述栅极时钟发生器产生多个栅极时钟信号，其中第一栅极时钟信号的逻辑高电平时期的宽度比一帧周期中的其它栅极时钟信号的逻辑高电平时期的宽度小。根据所述栅极时钟信号和具有与其它栅极时钟信号相反相位的栅极时钟条信号，所述栅极驱动器将栅极导通信号顺序地施加到所述多个栅极线。

Description

显示装置及其驱动方法

本申请要求于2007年7月20日提交的韩国专利申请No.10-2007-0073000的优先权，通过引用将其全部内容合并进来。

技术领域

本公开涉及一种显示装置及其驱动方法，更具体地说，是涉及一种能防止驱动故障的显示装置及其驱动方法。

背景技术

传统的显示装置包括显示面板、栅极驱动器、以及数据驱动器。栅极驱动器顺序地将栅极导通信号施加到位于显示面板内的多个栅极线上，而数据驱动器将灰度色标信号施加到位于显示面板内的多个数据线上，以使显示面板显示图像。栅极驱动器以集成电路(“IC”)芯片的结构制造。因此，集成电路芯片型栅极驱动器安装在显示面板的外围并且连接到显示面板的栅极线。

但是，在栅极驱动器和栅极线之间会发生连接故障，并且由于以单独的IC芯片的结构提供栅极驱动器，因此增加了显示装置的制造成本。

为了解决这些问题，同时制造显示面板和栅极驱动器。即，当制造显示面板时，在显示面板的边缘同时制造栅极驱动器。因为通过相同的工序制造显示面板和栅极驱动器，因此能够降低栅极驱动器的制造成本并且能够解决在栅极驱动器和栅极线之间的连接故障。

因为栅极驱动器和显示面板是同时制造的，因此栅极驱动器的电路元件是由非晶硅形成的。非晶硅具有电子迁移率依赖温度变化很大的缺点。因此，当环境温度降低时，由非晶硅制成的电路元件的响应速度迅速降低。

因此，当环境温度降低时，栅极驱动器输出异常电压电平的栅极导通信号。因为栅极驱动器的电路元件的驱动能力下降，所以栅极驱动器输出的栅极导通信号具有的电压电平低于目标电压电平。而且，当使用通过前一级的栅极线施加的栅极导通信号控制栅极驱动器的驱动时，具有异常电压电平的栅极导通信号可能影响下一级，因此下一栅极线的栅极导通信号也包括异常的电压电平。由于异常电压电平的栅极导通信号，显示面板不能正确地显示图像。

发明内容

本发明致力于解决上述问题并且本发明的内容提供了一种显示装置和驱动该装置的方法，该装置及其驱动方法通过改变施加在栅极驱动器的控制信号的电压电平能防止在低温时施加到第一栅极线的栅极导通信号的电压电平降低，从而即使在低温时也能显示正确的图像。

根据示例性实施例，本发明提供了一种显示装置，包括：显示面板，该显示面板包含多个连接到多个像素的栅极线；栅极时钟发生器用于产生栅极时钟信号，其中第一栅极时钟信号的逻辑高电平时期的宽度比一帧周期中的其它栅极时钟信号的逻辑高电平时期的宽度小；以及栅极驱动器，用于根据栅极时钟信号和具有与其它栅极时钟信号相反相位的栅极时钟条(bar)信号将栅极导通信号顺序地施加到所述栅极线。

根据示例性实施例，显示装置还包括信号转换器，用于根据第一输出使能信号和第一垂直同步起始信号来输出第二输出使能信号，其中栅极时钟发生器根据第二输出使能信号、第一垂直同步起始信号和驱动时钟信号产生第二垂直同步起始信号、栅极时钟信号、以及栅极时钟条信号。

根据示例性实施例，第二输出使能信号在第一垂直同步起始信号的逻辑高电平时期保持逻辑低电平。而且，响应于第二垂直同步起始信号驱动栅极驱动器。

根据示例性实施例，显示装置还包括信号控制器，用于输出第一输出使能信号、第一垂直同步起始信号和驱动时钟信号。

根据示例性实施例，当第二输出使能信号或者驱动时钟信号是逻辑低电平时，栅极时钟信号是逻辑高电平，而当第二输出使能信号和驱动时钟信号都是逻辑低电平时，栅极时钟信号是逻辑低电平。

根据示例性实施例，信号转换器包括：输入/输出节点，用于接收第一输出使能信号并输出第二输出使能信号；以及开关单元，用于响应第一垂直同步起始信号将输入/输出节点电气连接到地。

根据示例性实施例，信号转换器包括：第一逻辑门，用于对第一垂直同步起始信号和第一输出使能信号执行与非操作；以及第二逻辑门，用于对第一逻辑门的输出和第一输出使能信号执行与操作。

根据示例性实施例，其他栅极时钟信号的逻辑高电平时期的宽度大约为1H，而第一栅极时钟信号的逻辑高电平时期的宽度大约为1H的30-60％。

根据示例性实施例，栅极驱动器包括集成到显示面板中并且分别连接到多个栅极线的多个级。连接到第一栅极线的第一级根据第二垂直同步起始信号和第一栅极时钟信号来输出栅极导通信号，而其它级根据前一级的输出、其它栅极时钟信号和栅极时钟条信号来输出栅极导通信号。

根据示例性实施例，当第二输出使能信号和驱动时钟信号的逻辑或操作为零时，栅极时钟发生器将其它栅极时钟信号和栅极时钟条信号的逻辑电平取反。

每个像素包括连接到栅极线的薄膜晶体管，和连接到薄膜晶体管的液晶电容器。

在另一示例性实施例中，本发明提供了一种显示装置，该显示装置包括：显示面板，包含多个连接到多个像素的栅极线；栅极时钟发生器，用于在第一垂直同步起始信号的逻辑高电平时期通过将第一输出使能信号转换成逻辑低电平而产生第二输出使能信号，并且根据第二输出使能信号和驱动时钟信号产生栅极时钟信号，其中第一栅极时钟信号的逻辑高电平时期的宽度比在一帧周期中的其它栅极时钟信号的逻辑高电平时期的宽度小；以及栅极驱动器，用于根据第二垂直同步起始信号将栅极导通信号顺序施加到栅极线，所述第二垂直同步起始信号是从第一垂直同步起始信号、栅极时钟信号、以及在第一栅极时钟信号之后具有与其它栅极时钟信号相反相位的栅极时钟条信号所转换来的。

而且，根据另一示例性实施例，本发明提供了一种驱动显示装置的方法，包括：产生输出使能信号，该输出使能信号在表示一帧开始的第一垂直同步起始信号的逻辑高电平时期具有逻辑低电平；使用输出使能信号、第一垂直同步起始信号、驱动时钟信号、栅极导通信号、以及栅极截止信号产生栅极时钟信号、栅极时钟条信号、以及第二垂直同步起始信号，其中在第一垂直同步起始信号周期中栅极时钟信号的逻辑高电平时期的宽度比在其它周期中的时钟信号的逻辑高电平时期的宽度小，并且在第一栅极时钟信号后栅极时钟条信号具有的相位与其它栅极时钟信号的相位相反；并且根据第二垂直同步起始信号、栅极时钟信号、以及栅极时钟条信号将栅极导通电压顺序地施加到多个栅极线。

根据示例性实施例，其它周期的其它栅极时钟信号的逻辑高电平时期的宽度大约为1H，而在第一垂直同步起始信号的周期中栅极时钟信号的逻辑高电平时期的宽度大约为1H的30-60％。

根据示例性实施例，第一垂直同步起始信号的逻辑高电平时期的宽度约为1H。

根据示例性实施例，当输出使能信号和驱动时钟信号的逻辑或操作为零时，其它栅极时钟信号和栅极时钟条信号的逻辑电平被取反。

附图说明

本发明的上述和/或其它方面、特征和优点将从下面结合附图的详细描述中变得更清楚，其中：

图1是根据本发明的显示装置的示例性实施例的框图；

图2是根据本发明的显示装置一部分的示例性实施例的详细框图；

图3是根据本发明的第一级的示例性实施例的电路图；

图4是根据本发明的信号转换器的示例性实施例的电路图；

图5是根据本发明的信号转换器的另一示例性实施例的电路图；以及

图6是说明根据本发明的显示装置工作的示例性实施例的波形图。

具体实施方式

下面参照在其中示出了本发明的实施例的附图，现在对本发明做更全面的描述。然而，本发明可以用许多不同的方式来实施并且不应当解释为受限于在此阐述的实施例。更确切地说，提供这些实施例以使本公开彻底和完整，并且将充分地向本领域技术人员传达本发明的范围。贯穿全文的相似的参考数字指代相似的元件。

应当理解当一个元件被称作“在”另一元件之上时，它可以直接在另一元件之上或者插入的元件可以出现在它们之间。反之，当一个元件被称作“直接在”另一元件上时，没有插入元件存在。如这里所使用的，术语“和/或”包括相关所列项的一个或多个的任意和所有的组合。

应当理解，尽管可以在这里使用第一、第二，和第三等术语来描述不同的元件、组件、区域，层和/或部分，这些元件、组件、区域，层和/或部分不应当受限于这些术语。这些术语只是用来将一个元件、组件、区域，层或部分与另一元件、组件、区域，层或部分区别开。从而，下面讨论的第一元件、组件、区域，层或部分可以被称为第二元件、组件、区域，层或部分而不脱离本发明的教导。

这里使用的术语只是用于描述具体实施例的目的并且不是旨在限制本发明。如这里所使用的，单数形式的“一”，“一个”和“这个”也包括复数形式，除非上下文另外清楚地指出。还应当理解当在本说明书中所使用的术语“包括”和/或“包含”，或“含有”和/或“包括”时，指明出现所述的特征、区域、整体、步骤、操作、元件和/或组件，但并不排除存在或附加一个或多个其它特征、区域、整体、步骤、操作、元件、组件和/或它们的组。

而且，可在这里使用相对术语，如“下”或“底部”和“上”或“顶部”，以描述如图所示的一个元件和另一个元件的关系。应当理解这些相对术语旨在包含所述设备除图中描述的方位之外的不同方位。例如，如果将一幅图中的设备翻转，描述为在其它元件“下”侧的元件随后将位于该其它元件的“上”侧。因此，依赖于图中的具体方位，示例性术语“下”可以包含“下”和“上”两个方位。同样地，如果将一幅图中的设备翻转，描述为在其他元件“下面”或“之下”的元件将位于该其它元件“之上”。因此示例性词汇“下面”或“之下”可以包含上面和下面两个方位。

除非有其它定义，这里使用的所有术语(包括技术和科学的术语)具有本发明所属领域的普通技术人员所通常理解的相同的含义。还应当理解的是，诸如那些在通常使用的词典中定义的术语，应当解释为具有在相关文献和本公开的上下文中的它们的含义相一致的意义，而不应该解释为理想化的或过于形式化的意义，除非在这里这样地定义。

下面，将参照附图详细描述本发明的示例性实施例。

图1是根据本发明的显示装置的示例性实施例的框图。图2是根据本发明的显示装置的一部分的示例性实施例的详细框图。图3是根据本发明的第一级的示例性实施例的电路图。图4是根据本发明的信号转换器的示例性实施例的电路图。图5是根据本发明的信号转换器的另一示例性实施例的电路图。图6示出了根据本发明的显示装置工作的示例性实施例的波形图。

参照图1至图4，显示装置包括显示面板100、栅极驱动器200、数据驱动器300、栅极时钟发生器400、驱动电压发生器500、信号控制器600、以及信号转换器700。

显示面板100包括沿一个方向延伸的多个栅极线G1至Gn，以及与栅极线G1至Gn成十字方向延伸的多个数据线D1至Dm。此外，显示面板100包括连接到栅极线G1至Gn和数据线D1至Dm的多个像素PX。像素PX在显示面板100的显示区域中以矩阵形式布置。每个像素PX包括薄膜晶体管(TFT)T和像素电容器Clc。根据示例性实施例，每个像素PX还包括存储电容器Cst。多个像素分别显示红色(R)、绿色(G)或蓝色(B)。

显示面板100包括顶部基板(未示出)和底部基板(未示出)。底部基板包括TFT T、栅极线G1至Gn、数据线D1至Dm、用于像素电容器Clc和存储电容器Cst的像素电极、以及用于存储电容器Cst的存储电极。顶部基板包括光线阻隔图案(light blocking pattern)(例如，黑矩阵)、滤色镜、以及用于所述像素电容器Clc的公共电极。液晶层(未示出)插入在所述顶部基板和所述底部基板之间。

TFT T的栅极端连接到栅极线G1至Gn，源极端连接到数据线D1至Dm，漏极端连接到像素电极。TFT T响应于施加到栅极线G1至Gn的栅极导通信号而工作，并且提供数据线D1至Dm的数据信号(即，灰度色标信号)到像素电极以改变在像素电容器Clc上形成的电场。由于所述电场的改变，显示面板100内的液晶排列被改变，由此，控制由背光单元提供的光的透射率。

根据示例性实施例，所述像素电极包括多个切掉(cut-away)和/或突起的图案(protrusion patterns)作为主调整器用来调节液晶的排列方向。而且，公共电极可以包括多个突起和/或切掉的图案。在当前的示例性实施例中，液晶是垂直对齐的。然而，本发明不受限于此，而且必要时可以改变。

根据示例性实施例，控制元件，例如栅极驱动器200、数据驱动器300、栅极时钟发生器400、驱动电压发生器500、信号控制器600、以及信号转换器700在显示面板100的外部提供。这些控制元件为显示面板100提供驱动控制信号，以使显示面板100接收外部光线并且显示图像。控制元件制成IC芯片并且电连接到显示面板100。可分别制造各个控制元件，或者它们中的一些元件可以集成在单个芯片中。控制元件中的一些元件也可和显示面板100一起制造。在当前示例性实施例中，栅极驱动器200集成在显示面板100的底部基板中。即，栅极驱动器200和显示面板100的TFT T一起被制造。在下面详细描述控制元件。

信号控制器600从外部图形控制器(未示出)接收图像信号R、G和B以及图像控制信号CS。图像信号R、G和B包括原像素数据，例如，红色、绿色和蓝色彩色数据。图像控制信号CS包括垂直同步信号(“Vsync”)、水平同步信号(“Hsync”)、主时钟(“DCLK”)、以及数据使能信号(“DE”)。信号控制器600根据显示面板100的操作条件来处理图像信号R、G和B。

信号控制器600产生包括栅极控制信号和数据控制信号的多个控制信号。更具体的说，信号控制器600将栅极控制信号传输到信号转换器700和栅极时钟发生器400，而将数据控制信号传输到数据驱动器300。栅极控制信号包括第一输出使能信号OE、第一垂直同步起始信号STV、以及驱动时钟信号CPV。数据控制信号(未示出)包括水平同步起始信号、负载信号、以及数据时钟信号。水平同步起始信号指示像素数据信号传输的开始。负载信号指示将数据电压施加到相应的数据线。此外，根据示例性实施例，数据控制信号还包括取反信号，其相对于公共电压将灰度色标电压的极性取反。

以IC芯片的结构制造信号控制器600并且安装在电连接于显示面板100的印刷电路板(“PCB”)(未示出)上。尽管没有示出，信号控制器600通过连接于PCB(未示出)的柔性印刷电路板(“FPCB”)(未示出)电连接到栅极驱动器200。

驱动电压发生器500使用从信号控制器600接收的外部电压VCC产生多个驱动显示装置必需的驱动电压。驱动电压发生器500产生参考电压AVDD、栅极导通电压Von、栅极截止电压Voff、以及公共电压。驱动电压发生器500根据信号控制器600的控制信号将栅极导通电压Von和栅极截止电压Voff施加到栅极时钟发生器400，以及将参考电压AVDD施加到数据驱动器300上。参考电压AVDD用作标准电压以产生用于驱动液晶的灰度色标电压。

数据驱动器300通过使用来自于信号控制器600的数据控制信号和像素数据信号以及来自于驱动电压发生器500的参考电压AVDD来产生灰度色标信号，并且将产生的灰度色标信号施加到各自的数据线D1至Dm。即，根据数据控制信号来驱动数据驱动器300并且使用参考电压AVDD将数字像素数据信号转换成模拟灰度色标信号。数据驱动器300将转换的灰度色标信号提供给多个数据线D1至Dm。

信号转换器700根据第一输出使能信号OE和第一垂直同步起始信号STV输出第二输出使能信号OE-C。信号转换器700在第一垂直同步起始信号STV被施加期间将第一输出使能信号OE变为逻辑低电平。即，在第一垂直同步起始信号STV的逻辑高时期，第二输出使能信号OE-C保持在逻辑低电平，而在保持期间包括与第一输出使能信号OE相同的逻辑电平。第一垂直同步起始信号STV指示一帧的开始并且第一垂直同步起始信号STV是在一帧期间中具有一个逻辑高电平时期的单脉冲信号。

栅极时钟发生器400根据第二输出使能信号OE-C、第一垂直同步起始信号STV、驱动时钟信号CPV、以及驱动电压发生器500的栅极导通电压Von和栅极截止电压Voff产生第二垂直同步起始信号STVP、栅极时钟信号CKV、以及栅极时钟条信号CKVB。栅极时钟发生器400提供第二垂直同步起始信号STVP、栅极时钟信号CKV、以及栅极时钟条信号CKVB到栅极驱动器200。

栅极时钟信号CKV、栅极时钟条信号CKVB、以及第二垂直同步起始信号STVP具有栅极导通电压Von和栅极截止电压Voff的电压电平。例如，通过将第一垂直同步起始信号STV的电压电平增加到栅极导通电压Von的电压电平来产生第二垂直同步起始信号STVP。即，第二垂直同步起始信号STVP包括与第一垂直同步起始信号STV相同的波形。然而，第二垂直同步起始信号STVP在其逻辑高电平时期包括栅极导通电压Von的电压电平。

栅极驱动器200根据第二垂直同步起始信号STVP、栅极时钟信号CKV、以及栅极时钟条信号CKVB将栅极导通信号Von和栅极截止信号Voff施加到多个栅极线G1至Gn。将栅极导通信号Von顺序地施加到多个栅极线G1至Gn。栅极导通信号Von在一帧周期中是单脉冲信号。根据示例性实施例，在一个水平时钟周期(1H)中，可以将栅极导通信号Von施加到栅极线G1至Gn。在栅极时钟信号CKV或栅极时钟条信号CKVB的逻辑高电平时期，可以向栅极线G1至Gn提供栅极导通信号Von。因此，连接到各个栅极线G1至Gn的TFT T被导通并且显示图像。

在当前示例性实施例中，由于使用第一垂直同步起始信号STV来转换第一输出使能信号OE的信号转换器700位于信号控制器600和栅极时钟发生器400之间，这就有可能防止施加到第一栅极线G1的栅极导通信号Von的电压电平由于较低的环境温度而失真(即，降低)。这将在下文中详细描述。

通过参照图2来描述栅极驱动器200。

参照图2，栅极驱动器200包括分别连接到多个栅极线G1至Gn的第一级200-1至第n级200-n。第一级200-1至第n级200-n根据多个工作信号向多个栅极线G1至Gn提供栅极导通信号Von或栅极截止信号Voff。工作信号包括栅极时钟信号CKV、栅极时钟条信号CKVB、以及第二垂直同步起始信号STVP或前一级200-1至200-n-1的输出信号。

通过第二垂直同步起始信号STVP、栅极时钟信号CKV、栅极时钟条信号CKVB、以及栅极截止信号Voff来驱动第一级200-1，并且将第一栅极导通信号Von施加到第一栅极线G1。通过前一级200-1至200-n-1的输出信号(即，栅极导通信号Von)、栅极时钟信号CKV和栅极时钟条信号CKVB来驱动第二级200-2至第n级200-n，并且将栅极导通信号Von分别施加到第二栅极线G2至第n栅极线Gn。第一级200-1至第n-1级200-n-1由他们的下一级(即，第二级200-2至第n级200-n)的输出信号(即，栅极导通信号Von)重置。最后一级(即，第n级200-n)也可以由布置在第n级200-n下的虚拟级(未示出)的输出信号来重置。第n级200-n也可以由单独的控制信号重置。

如图3所示，根据示例性实施例，第一级200-1至第n级200-n中的每一级可以包括七个TFT。然而，本发明并不受限于此并且必要时可以变化。仅仅为了描述的目的，下面的描述将集中在第一级200-1。第一级200-1包括第一晶体管TR1、第二晶体管TR2、第三晶体管TR3、第四晶体管TR4、第五晶体管TR5、第六晶体管TR6、第七晶体管TR7，第一电容器C1和第二电容器C2。第一晶体管TR1响应于第一节点NO1的信号向信号输出端提供栅极时钟信号输入端的栅极时钟信号CKV。第二晶体管TR2响应于第二垂直同步起始信号STVP向第一节点NO1提供第二垂直同步起始信号STVP。第三晶体管TR3响应于第二级200-2的输出信号向地电压VSS提供第一节点NO1的信号。第四晶体管TR4响应于第二节点NO2的信号向地电压VSS提供第一节点NO1的信号。第五晶体管TR5响应于第二节点NO2的信号向地电压VSS提供来自于信号输出端的信号。第六晶体管TR6响应于栅极时钟条信号CKVB向地电压VSS提供信号输出端的信号。第七晶体管TR7响应于第一节点NO1的信号向地电压VSS提供第二节点NO2的信号。第一电容器C1连接于第一节点NO1和信号输出端之间。第二电容器C2连接于第二节点NO2和栅极时钟信号CKV的输入端之间。根据示例性实施例，栅极时钟信号CKV的输入端和栅极时钟条信号CKVB的输入端可以相互交换。第二级200-2至第n级200-n接收前一级(即，第一级200-1至第n-1级200-n-1)的输出信号，而不是第二垂直同步起始信号STVP。图3中说明了所述级的简化电路结构，而且如果必要，在所述级中还可以包括多种电路元件。第二垂直同步起始信号STVP、栅极时钟信号CKV、以及栅极时钟条信号CKVB的电压电平与栅极导通信号Von的电压电平相似或相等。

参照图3和图6，下面将描述第一级200-1的工作。

参照图3和图6，将第二垂直同步起始信号STV P提供到第一级200-1。通过第二晶体管TR2将第二垂直同步起始信号STVP施加到第一节点NO1。第一晶体管TR1响应于施加到第一节点NO1上的第二垂直同步起始信号STVP而导通。第一电容器C1被充电至对应于第二垂直同步起始信号STVP的电压电平的电压，如图6中“A”所指示的。在当前示例性实施例中，通过使用从信号转换器700输出的第二输出使能信号OE-C而生成的栅极时钟信号CKV，可以充分保证第一级200-1中的第一电容器C1的充电时间。如图6所示，由于在对应于一个水平时钟周期1H的大约30-60％的T1期间，栅极时钟信号CKV保持在逻辑低电平，因此时期T1可用作第一电容器C1的充电时间。根据示例性实施例，对应于一个水平时钟周期1H大约50％的时期可以用作第一电容器C1的充电时间。

然后，将逻辑高电平的栅极时钟信号CKV施加到第一级200-1。栅极时钟信号CKV通过导通的第一晶体管TR1施加到信号输出端。如图6中的“B”所示，当逻辑高电平的栅极时钟信号CKV被施加到信号输出端时，由于第一电容器C1的耦合，第一节点NO1的电压电平会增加。随着第一节点NO1电压电平的增加，第一晶体管TR1完全导通。因此，可以将栅极时钟信号CKV提供给信号输出端而没有电压降落。在信号输出端的栅极时钟信号CKV作为栅极导通信号被施加到第一栅极线G1。

图6是假设在信号中没有延时发生时显示装置中使用的信号的波形图。根据示例性实施例，由于信号延迟，图6中的信号在电平转变期间可能会倾斜。

如上所述，第一节点NO1的电压在前面的级中增加至第二垂直同步起始信号STVP的电压电平，并且当输入栅极时钟信号CKV时，第一节点NO1的电压电平通过第一电容器C1而增加。在这一点上，当环境温度较低时，例如，低于10℃时，第一和第二晶体管TR1和TR2的驱动能力降低了。因此，在第一电容器C1被充分充电之前施加栅极时钟信号CKV，以至于第一节点NO1的电压电平增加得不够。因为第一晶体管TR1没有充分导通，所以降低了栅极导通信号的电压电平。然而，在示例性实施例中，在从施加第二垂直同步起始信号STVP起经过了预定时间(图6中T1)之后才施加栅极时钟信号CKV。这样，第一电容器C1可以被充分地充电。因此，第一节点NO1的电压电平充分地增加并且第一晶体管TR1完全导通，从而防止栅极导通信号的电压电平的降低。

如图6所说明的，施加到第一级200-1的栅极时钟信号CKV的逻辑高电平时期减少，以提供给第一级200-1的第一电容器C1充分的充电时间。这意味着施加到第一栅极线G1的栅极导通信号的脉冲宽度的变化。

在当前示例性实施例中，使用第一输出使能信号OE和第一垂直同步起始信号STV来产生第二输出使能信号OE-C，并且将其施加到栅极时钟发生器400以用于产生栅极时钟信号CKV。即，因为信号转换器700提供第二输出使能信号OE-C到栅极时钟发生器400，所以减少了施加到第一级200-1的栅极时钟信号CKV的逻辑高电平时期。通过对第二输出使能信号OE-C和驱动时钟信号CPV使用逻辑‘或’操作，栅极时钟发生器400产生栅极时钟信号CKV和栅极时钟条信号CKVB。当第二输出使能信号OE-C或驱动时钟信号CPV是逻辑高电平时，逻辑‘或’操作输出逻辑高电平。而当第二输出使能信号OE-C和驱动时钟信号CPV都是逻辑低电平时，逻辑‘或’操作输出逻辑低电平。栅极时钟信号CKV和栅极时钟条信号CKVB的电压电平是栅极导通电压Von和栅极截止电压Voff。栅极时钟发生器400通过使用第一垂直同步起始信号STV、栅极导通电压Von以及栅极截止电压Voff产生第二垂直同步起始信号STVP。如图6所说明的，在一帧的第一个1H周期期间，当第二输出使能信号OE-C或驱动时钟信号CPV是逻辑高电平时，栅极时钟发生器400产生逻辑高电平的栅极时钟信号CKV。在第一个1H周期之后，当第二输出使能信号OE-C与驱动时钟信号CPV的逻辑或操作是零时，栅极时钟发生器400对栅极时钟信号CKV和栅极时钟条信号CKVB的逻辑电平取反。即，当逻辑低电平的第二输出使能信号OE-C或逻辑低电平的驱动时钟信号CPV转换到逻辑高电平时，栅极时钟发生器400对栅极时钟信号CKV的逻辑电平取反。在这一点上，逻辑高电平的栅极时钟信号CKV变成栅极导通信号Von，而逻辑低电平的电压变成栅极截止信号Voff。而且，如图6中的“T1”所示，在第二垂直同步起始信号STVP的逻辑高电平时期，当第二输出使能信号OE-C和驱动时钟信号CPV都处于逻辑低电平时，不作为输出信号施加栅极时钟信号CKV。在第二垂直同步起始信号STVP的这一逻辑高电平时期，200-1级至200-n级的第一电容器C1由外部信号充电。

下面将描述施加到第一级200-1的第一栅极时钟信号CKV的产生。参照图6，在施加第二垂直同步起始信号STVP的期间，当第二输出使能信号OE-C保持在逻辑低电平时，驱动时钟信号CPV从逻辑低电平变化到逻辑高电平。因此，当第二输出使能信号OE-C和驱动时钟信号CPV都处于逻辑低电平时，第一栅极时钟信号CKV具有逻辑低电平，但是当驱动时钟信号CPV变化到逻辑高电平时，第一栅极时钟信号CKV具有逻辑高电平。因此，由于第二输出使能信号OE-C和驱动时钟信号CPV都很长时期保持逻辑低电平，从而第一级200-1的第一电容器C1可充分充电至第二垂直同步起始信号STVP的电压电平。然后，第二输出使能信号OE-C从逻辑低电平变化至逻辑高电平并且又变化至逻辑低电平。驱动时钟信号CPV从逻辑低电平变化至逻辑高电平。在这一点上，第二输出使能信号OE-C在较短的时期内保持在逻辑低电平并且随后变化至逻辑高电平。因此，第二输出使能信号OE-C和驱动时钟信号CPV都保持在逻辑低电平的时期被缩短了。相反，第二输出使能信号OE-C和/或驱动时钟信号CPV保持在逻辑高电平的时期被延长了。从而，连接到一个栅极线的TFT的导通时间变长。在这种情况下，在一帧中，栅极时钟条信号CKVB具有与除了第一栅极时钟信号CKV之外的剩余的栅极时钟信号CKV相反的相位。即，在第一水平时钟周期1H期间，栅极时钟条信号CKVB保持在逻辑低电平，而在接下来的水平时钟周期中，具有与栅极时钟信号CKV相反的相位。

如上，信号转换器700使用第一输出使能信号OE和第一垂直同步起始信号STV产生第二输出使能信号OE-C提供给栅极时钟发生器400，用于产生栅极时钟信号CKV。即，通过第一垂直同步起始信号STV操作第一级以提供栅极导通信号给第一栅极线G1。因此，在第一垂直同步起始信号STV的逻辑高电平期间，通过强制将第一输出使能信号OE变为逻辑低电平来产生第二输出使能信号OE-C。这样，第二输出使能信号OE-C和驱动时钟信号CPV都处于逻辑低电平的时期能够足够的长。因此，第一级的第一电容器C1被充电至第二垂直同步起始信号STVP的时间延长了。

如图4所说明的，信号转换器700包括输入/输出节点I/O和开关单元710。信号转换器700转换第一输出使能信号OE以输出第二输出使能信号OE-C。开关单元710响应于第一垂直同步起始信号STV将输入/输出节点I/O电连接至地。开关单元710可由晶体管来实现。即，当第一垂直同步起始信号STV是逻辑低电平(即，地电平)时，信号转换器700输出第一输出使能信号OE作为第二输出使能信号OE-C，而当第一垂直同步起始信号STV是逻辑高电平时，输出逻辑低电平信号(即，地电压信号VSS)作为第二输出使能信号OE-C。因此，在施加第一垂直同步起始信号STV的期间，第二输出使能信号OE-C包括逻辑低电平，而不管第一输出使能信号OE的逻辑电平。具有开关单元710的信号转换器700连接至栅极时钟发生器400的输入管脚以转换信号控制器600的第一输出使能信号OE，以便能够将第二输出使能信号OE-C提供至栅极时钟发生器400。在施加第一垂直同步起始信号STV的期间，使用第二输出使能信号OE-C来改变栅极时钟信号CKV的逻辑高电平时期的宽度。从而，防止了在低温时栅极导通信号Von的电压下降，因此能够提高低温驱动能力。

信号转换器700不受限于上述提到的结构，并且可以用多种电路结构来实现。如图5所说明的，信号转换器700包括：第一逻辑门，用于对第一垂直同步起始信号STV与第一输出使能信号OE执行与非操作；和第二逻辑门，用于对第一逻辑门的输出与第一输出使能信号OE执行与操作。第一逻辑门由与非门“NAND”来实现，而第二逻辑门由与门“AND”来实现。即，当第一输出使能信号OE和第一垂直同步起始信号STV都具有逻辑高电平时，与非门“NAND”输出逻辑低信号。当与非门“NAND”的输出是逻辑低电平时，与门“AND”输出逻辑低电平的第二输出使能信号OE-C，而不管第一输出使能信号OE的逻辑电平。使用信号转换器700，在第一垂直同步起始信号STV的逻辑高电平期间内可以消除第一输出使能信号OE的逻辑高电平时期。

下面将通过参照图6详细描述显示装置的操作。

信号控制器600根据从外部控制器输入的外部控制信号产生栅极控制信号和数据控制信号。栅极控制信号包括第一输出使能信号OE、驱动时钟信号CPV、以及第一垂直同步起始信号STV。数据控制信号包括像素数据信号。信号控制器600输出第一输出使能信号OE和驱动时钟信号CPV。信号控制器600在一帧的每个起始处输出第一垂直同步起始信号STV。

在第一垂直同步起始信号STV的逻辑高电平期间，信号转换器700将第一输出使能信号OE强制性地变成逻辑低电平，并且将第二输出使能信号OE-C输出至栅极时钟发生器400。在这一点上，在第一垂直同步起始信号STV的逻辑高电平期间，第二输出使能信号OE-C保持逻辑低电平，而在剩余的期间中，包括与第一输出使能信号OE相同的逻辑电平。

栅极时钟发生器400根据第二输出使能信号OE-C和驱动时钟信号CPV产生栅极时钟信号CKV和栅极时钟条信号CKVB。栅极时钟发生器400根据第一垂直同步起始信号STV生成第二垂直同步起始信号STVP。栅极时钟信号CKV、栅极时钟条信号CKVB、以及第二垂直同步起始信号STVP的幅值具有与栅极导通电压Von相同的电压电平。栅极时钟信号CKV和栅极时钟条信号CKVB的逻辑高电平时期宽度等于第二输出使能信号OE-C和驱动时钟信号CPV的逻辑高电平时期之和。第二垂直同步起始信号STVP的逻辑高电平时期的宽度等于第一垂直同步起始信号STV的逻辑高电平时期的宽度。因此，在施加第一垂直同步起始信号STV的期间，第二输出使能信号OE-C包括逻辑低电平。在施加第一垂直同步起始信号STV的期间，只有当驱动时钟信号CPV处于逻辑高电平时，栅极时钟发生器400才产生逻辑高电平的栅极时钟信号CKV。即，在施加第一垂直同步起始信号STV的期间，栅极时钟信号CKV在第一水平时钟周期1H的后面半个周期而不是在整个水平时钟周期1H期间保持逻辑高电平。

栅极驱动器200根据第二垂直同步起始信号STVP、栅极时钟信号CKV、以及栅极时钟条信号CKVB将栅极导通信号Von提供给栅极线G1至Gn。栅极驱动器200包括连接到栅极线G1至Gn的多个级200-1至200-n，以便用输入的信号将栅极导通信号Von施加到相应的栅极线G1至Gn。在第一垂直同步起始信号STV，即，施加第二垂直同步起始信号STVP的期间，栅极时钟信号CKV的逻辑高电平时期的宽度减小了。通过第二垂直同步起始信号STVP来驱动连接到第一栅极线G1的第一级200-1。在从施加第二垂直同步起始信号STVP起经过了预定时间(例如，大约H/2)之后，栅极时钟信号CKV被施加到第一级200-1。因此，具有周期宽度小于一个水平时钟周期1H的栅极导通信号Von被施加到第一栅极线G1。然而，因为从施加第二垂直同步起始信号STVP起经过了预定时间之后才施加栅极时钟信号CKV，因此第一级200-1的第一电容器C1能够充分地被充电至第二垂直同步起始信号STVP的电压电平。如上所述，具有正常电压电平的栅极导通信号Von被施加到第一栅极线G1而没有电压降落。在当前示例性实施例中，使用信号转换器700来调节施加到第一栅极线的栅极时钟信号CKV的逻辑高电平时期的宽度，信号转换器700根据第一垂直同步起始信号STV来转换第一输出使能信号OE的逻辑电平。因此，当栅极驱动器200以级的形式集成到显示面板100内，则能够防止施加到第一栅极线G1的栅极导通信号Von的电压电平由于周围温度引起的驱动能力的下降所导致的失真。

如上所述，可以通过根据垂直同步起始信号改变输出使能信号的逻辑电平来防止在低温时施加到第一栅极线的栅极导通信号Von的电压电平的降低。

此外，使用开关或逻辑电路来改变输出使能信号的逻辑电平，以使制造成本的增加最小化并且可提高低温时的驱动能力。

在本发明的上述示例性实施例中描述了，以单独的芯片或电路结构提供信号转换器700以使其与信号控制器600和栅极时钟发生器400分离开。然而，本发明不受限于这种结构。例如，可以在信号控制器600或栅极时钟发生器400内提供用作信号转换器700的单独的模块。

尽管参照一些示例性实施例来示出和描述了本发明，但是本领域普通技术人员应当理解的是，可以对本发明在形式和细节做各种改变而不脱离如所附的权利要求所限定的本发明的精神和范围。

Claims (19)

1.显示装置，包括：

显示面板，包括连接到多个像素的多个栅极线；

栅极时钟发生器，用于产生栅极时钟信号，其中第一栅极时钟信号的逻辑高电平时期的宽度比一帧周期中的其它栅极时钟信号的逻辑高电平时期的宽度小；以及

栅极驱动器，用于根据所述栅极时钟信号和具有与其它栅极时钟信号相反相位的栅极时钟条信号，将栅极导通信号顺序地施加到所述栅极线上。

2.如权利要求1所述的显示装置，还包括信号转换器，用于根据第一输出使能信号和第一垂直同步起始信号来输出第二输出使能信号，其中，所述栅极时钟发生器根据所述第二输出使能信号、所述第一垂直同步起始信号，和驱动时钟信号来产生第二垂直同步起始信号、所述栅极时钟信号、以及所述栅极时钟条信号。

3.如权利要求2所述的显示装置，其中所述第二输出使能信号在所述第一垂直同步起始信号的逻辑高电平时期保持逻辑低电平。

4.如权利要求3所述的显示装置，还包括信号控制器，用于输出所述第一输出使能信号、所述第一垂直同步起始信号，和所述驱动时钟信号。

5.如权利要求4所述的显示装置，当所述第二输出使能信号或者所述驱动时钟信号是逻辑低电平时，所述栅极时钟信号是逻辑高电平，当所述第二输出使能信号和所述驱动时钟信号都是逻辑低电平时，所述栅极时钟信号是逻辑低电平。

6.如权利要求2所述的显示装置，其中响应于所述第二垂直同步起始信号来驱动所述栅极驱动器。

7.如权利要求2所述的显示装置，其中所述信号转换器包括：

输入/输出节点，用于接收所述第一输出使能信号并输出所述第二输出使能信号；以及

开关单元，响应于所述第一垂直同步起始信号将所述输入/输出节点电连接到地。

8.如权利要求2所述的显示装置，其中所述信号转换器包括：

第一逻辑门，用于对所述第一垂直同步起始信号与所述第一输出使能信号执行与非操作；以及

第二逻辑门，用于对所述第一逻辑门的输出与所述第一输出使能信号执行与操作。

9.如权利要求1所述的显示装置，其中所述其它栅极时钟信号的逻辑高电平时期的宽度约为1H，而所述第一栅极时钟信号的逻辑高电平时期的宽度大约为1H的30-60％。

10.如权利要求2所述的显示装置，其中所述栅极驱动器包括：

多个级，集成到所述显示面板中并且分别连接到所述多个栅极线，连接到第一栅极线的第一级根据所述第二垂直同步起始信号和所述第一栅极时钟信号来输出所述栅极导通信号，而所述其它级根据前一级的输出、所述其它栅极时钟信号、和所述栅极时钟条信号来输出所述栅极导通信号。

11.如权利要求2所述的显示装置，其中当所述第二输出使能信号和所述驱动时钟信号的逻辑或操作为零时，所述栅极时钟发生器将所述其它栅极时钟信号和所述栅极时钟条信号的逻辑电平取反。

12.如权利要求1所述的显示装置，其中所述像素的每一个像素包括：

薄膜晶体管，连接到所述栅极线；以及

液晶电容器，连接到所述薄膜晶体管。

13.显示装置，包括：

显示面板，包括连接到多个像素的多个栅极线；

栅极时钟发生器，用于在第一垂直同步起始信号的逻辑高电平期间通过将第一输出使能信号转换成逻辑低电平而产生第二输出使能信号，并且根据所述第二输出使能信号和驱动时钟信号产生栅极时钟信号，其中第一栅极时钟信号的逻辑高电平时期的宽度比一帧周期中的其它栅极时钟信号的逻辑高电平时期的宽度小；以及

栅极驱动器，用于根据第二垂直同步起始信号将栅极导通电压顺序地施加到所述栅极线，所述第二垂直同步起始信号是从所述第一垂直同步起始信号、所述栅极时钟信号、以及在所述第一栅极时钟信号之后具有与所述其它栅极时钟信号相反相位的栅极时钟条信号转换来的。

14.一种驱动显示装置的方法，包括：

产生输出使能信号，该信号在指示一帧开始的第一垂直同步起始信号的逻辑高电平期间具有逻辑低电平；

使用所述输出使能信号、所述第一垂直同步起始信号、驱动时钟信号、栅极导通信号、以及栅极截止信号产生栅极时钟信号、栅极时钟条信号、以及第二垂直同步起始信号，其中，在所述第一垂直同步起始信号期间内，所述栅极时钟信号的逻辑高电平时期的宽度比其它周期的所述栅极时钟信号的逻辑高电平时期的宽度小，而所述栅极时钟条信号在所述第一栅极时钟信号之后具有与所述其它栅极时钟信号相反的相位；以及

根据所述第二垂直同步起始信号、所述栅极时钟信号、以及所述栅极时钟条信号将栅极导通信号顺序地施加到多个栅极线。

15.如权利要求14所述的方法，其中所述其它周期的栅极时钟信号的逻辑高电平时期的宽度大约为1H，而在所述第一垂直同步起始信号期间，所述栅极时钟信号的逻辑高电平时期的宽度大约为1H的30-60％。

16.如权利要求14所述的方法，其中所述第一垂直同步起始信号的逻辑高电平时期的宽度约为1H。

17.如权利要求14所述的方法，其中当所述输出使能信号和所述驱动时钟信号的逻辑或操作为零时，所述其它栅极时钟信号和所述栅极时钟条信号的逻辑电平被取反。

18.如权利要求2所述的显示装置，其中所述第一垂直同步起始信号指示一帧的开始并且在所述一帧周期中是具有一个逻辑高电平时期的单脉冲。

19.如权利要求11所述的显示装置，其中所述第一垂直同步起始信号指示一帧的开始并且在所述一帧周期中是具有一个逻辑高电平时期的单脉冲。

Images