CN101667388B

CN101667388B - 像素阵列及其驱动方法以及平面显示器

Info

Publication number: CN101667388B
Application number: CN2009101780368A
Authority: CN
Inventors: 徐兆庆; 林威呈; 蔡育均
Original assignee: AU Optronics Corp
Current assignee: AU Optronics Corp
Priority date: 2009-09-25
Filing date: 2009-09-25
Publication date: 2011-06-08
Anticipated expiration: 2029-09-25
Also published as: CN101667388A

Abstract

一种像素阵列及其驱动方法，以及使用该驱动方法的平面显示器。此像素阵列包括第一条扫描线、第二条扫描线、第三条扫描线、以及第四条扫描线。多个像素设置于第一条与第二条扫描线之间。多个像素设置于第三条与第四条扫描线之间。其中，于第一帧期间，栅极驱动电路依序提供驱动信号给第一条、第二条、第四条以及第三条扫描线；于第二帧期间，栅极驱动电路依序提供驱动信号给第二条、第一条、第三条以及第四条扫描线。本发明提供的像素阵列及其驱动方法可以改善传统技术驱动HSD像素阵列所发生的亮暗线显示缺陷。

Description

像素阵列及其驱动方法以及平面显示器

技术领域

本发明涉及一种平面显示器，尤其涉及一种半源极驱动面板(half sourcedriving，HSD)像素阵列及其驱动方法以及平面显示器。

背景技术

随着大尺寸显示面板的发展，现今液晶显示面板的像素阵列(pixel array)结构当中，有一种被称为半源极驱动(halfsource driving，以下简称为HSD)架构。HSD架构可以使得数据线的数目减半，所以源极驱动器(source driver)的价格也会相对地降低。更详细来说，HSD架构的像素阵列中，两相邻的子像素(sub-pixel)是共用一条数据线，因而得以使数据线数目减半。

然而，在HSD的像素阵列中，为了维持一样的帧(frame)频率，源极驱动器减半会造成每个子像素充电的时间(约8～9us)变成不到传统架构(18～19us)一半。因此，充电率变成重要的课题。随着像素阵列的解析度提升，高解析度HSD像素阵列的充电时间更短。以1600x900解析度而言，其每个子像素的充电时间仅有约6～7us。

像素阵列的尺寸越大，则其数据线(data line，又称为源极线(source line))与扫描线(scan line，又称为栅极线(gate line))的长度越长，使得信号延迟效应越明显。由于HSD像素阵列的充电时间比传统架构还要短，因此数据线与扫描线的信号延迟效应往往会影响部分子像素的灰阶。例如，在数据线尾端，数据线延迟会造成单数子像素与双数子像素充电率不同，因而产生亮暗线的显示缺陷。另外，在扫描线尾端，扫描线延迟会造成在极性转换时尚未关闭栅极，使得双数子像素因充电错误而产生的亮暗线缺陷。

发明内容

本发明提供一种像素阵列及其驱动方法，以及使用该驱动方法的平面显示器，以改善亮暗线的显示缺陷。

本发明实施例提出一种像素阵列，包括第一像素行、第二像素行、多条数据线、以与门极驱动电路。第一像素行包含第一条扫描线、第二条扫描线、多个第一像素、以及多个第二像素。这些第一像素与这些第二像素间隔设置于该第一条扫描线与该第二条扫描线之间。第二像素行包含第三条扫描线、第四条扫描线、多个第三像素、以及多个第四像素。这些第三像素与这些第四像素间隔设置于该第三条扫描线与该第四条扫描线之间。多条数据线对应耦接所述多个第一像素、所述多个第二像素、所述多个第三像素以及所述多个第四像素。栅极驱动电路电性耦接该第一条扫描线、该第二条扫描线、该第三条扫描线以及该第四条扫描线。其中，于第一帧期间，栅极驱动电路依序提供驱动信号给第一条、第二条、第四条以及第三条扫描线；于第二帧期间，栅极驱动电路依序提供该驱动信号给第二条、第一条、第三条以及第四条扫描线。

本发明实施例提出前述像素阵列的一种驱动方法。该驱动方法包括下述步骤。于第一帧期间，依序提供驱动信号给第一条、第二条、第四条以及第三条扫描线。第二帧期间，依序提供该驱动信号给第二条、第一条、第三条以及第四条扫描线。

本发明实施例提出一种平面显示器，包括半源极驱动(half source driving，HSD)面板、栅极驱动电路、以及源极驱动电路。HSD面板包含多条数据线、第a条像素行与第b条像素行。所述第a、b条像素行各自包含多个第一像素、多个第二像素、第一扫描线以及第二扫描线，其中所述多个第一像素与所述多个第二像素间隔设置于该第一条扫描线与该第二条扫描线之间。所述多个数据线对应耦接所述多个第一像素、所述多个第二像素、所述多个第三像素以及所述多个第四像素，所述第一像素的栅控端耦接至该第一扫描线，所述第二像素的栅控端耦接至该第二扫描线。栅极驱动电路电性耦接第a条像素行以及第b条像素行。于第一帧期间，栅极驱动电路以“第一扫描线、第二扫描线”的顺序驱动该第a条像素行，而以“第二扫描线、第一扫描线”的顺序驱动该第b条像素行。于第二帧期间，栅极驱动电路以“第二扫描线、第一扫描线”的顺序驱动第a条像素行，而以“第一扫描线、第二扫描线”的顺序驱动第b条像素行。源极驱动电路耦接至所述多个数据线，其中源极驱动电路配合栅极驱动电路的时序而驱动所述多个数据线。

基于上述，本发明实施例所公开的一种像素阵列及其驱动方法，以及使用该驱动方法的平面显示器，其在同一个帧期间，于空间上将亮暗不均的像素交错排列，改善了垂直亮暗线的显示缺陷；对于同一个像素而言，于时间上将亮暗不均的像素轮流出现，避免画面出现固定亮暗点。因此，本发明实施例可以改善传统技术驱动HSD像素阵列所发生的亮暗线显示缺陷。

为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合所附附图作详细说明如下。

附图说明

图1示出为本发明一实施例的平面显示器的系统方块示意图。

图2是依据本发明实施例说明图1中栅极驱动电路的系统方块示意图。

图3为依照第一实施例说明图1中信号波型的时序图。

图4为依照第二实施例说明图1中信号波型的时序图。

图5为依照第四实施例说明图1中信号波型的时序图。

其中，附图标记说明如下：

100：平面显示器

110：时序控制器

120：源极驱动电路

130：栅极驱动电路

131：移位暂存器

132：与门

133：缓冲器

140：半源极驱动面板

Frame1～Frame4：帧(即帧1至帧4)

G1～G8：扫描线(即扫描线1至扫描线8)

Pix1、Pix2：像素(即像素1和像素2)

S1～S2：数据线(数据线1至数据线2)

SW1～SW4：切换器(即切换器1至切换器4)

YCLK：栅时序脉冲

YDIO：栅起始脉冲

YOE：输出致能信号

YSW：控制信号

具体实施方式

图1示出为本发明一实施例的平面显示器100的系统方块示意图。请参照图1，平面显示器100包括时序控制器110、源极驱动电路120、栅极驱动电路130以及半源极驱动(half source driving，HSD)面板140。HSD面板140在本实施例中是液晶显示面板。依照设计需求与工艺，源极驱动电路120和/或栅极驱动电路130可能配置在印刷电路板、软性电路板、HSD面板140的玻璃基板上。例如，本实施例的栅极驱动电路130配置在HSD面板140的玻璃基板上，而构成一个像素阵列模块。

HSD面板140内具有多条像素行(图1中示出4条像素行，但并不以此为限制)、以及多条数据线(图1中示出2条数据线S1～S2，但并不以此为限制)。数据线S1、S2耦接至源极驱动电路120。依据时序控制器110的控制，源极驱动电路120配合栅极驱动电路130的时序而对应地驱动数据线S1、S2。

每一条像素行各自包含两条扫描线、多个第一像素Pix1以及多个第二像素Pix2。第一像素Pix1与第二像素Pix2间隔设置于所属像素行的第一条扫描线与第二条扫描线之间。数据线S1、S2耦接对应的第一像素Pix1、第二像素Pix2。所述第一像素Pix1与第二像素Pix2的栅控端各自耦接至所属像素行的第一扫描线与第二扫描线。以第一条像素行为例，间隔设置于第一条扫描线G1与第二条扫描线G2之间的第一像素Pix1与第二像素Pix2，其输入端耦接至对应的数据线S1、S2。属于第一条像素行的第一像素Pix1耦接至第一扫描线G1，第二像素Pix2的栅控端则耦接至第二扫描线G2。其它像素行的架构大致上与第一条像素行相同。这些像素Pix1与Pix2以矩阵方式排列于HSD面板140。

栅极驱动电路130电性耦接HSD面板140的每一条像素行。于第一帧期间，依据时序控制器110所输出的控制信号YSW，栅极驱动电路130以“第一扫描线、第二扫描线”的顺序驱动这些像素行的其中一条或多条像素行(以下称为第a条像素行)，而以“第二扫描线、第一扫描线”的顺序驱动这些像素行中另一条或多条像素行(以下称为第b条像素行)。以第3条像素行与第4条像素行为例，栅极驱动电路130以“扫描线G5、扫描线G6”的顺序驱动第3条像素行，而以“扫描线G8、扫描线G7”的顺序驱动第4条像素行。

于第二帧期间，栅极驱动电路130依据控制信号YSW而以“第二扫描线、第一扫描线”的顺序驱动第a条像素行，而以“第一扫描线、第二扫描线”的顺序驱动第b条像素行。再以第3条像素行与第4条像素行为例，于第二帧期间，栅极驱动电路130以“扫描线G6、扫描线G5”的顺序驱动第3条像素行，而以“扫描线G7、扫描线G8”的顺序驱动第4条像素行。

对于某一条像素行(例如图1的第3条像素行)而言，先驱动第一扫描线(例如扫描线G5)，然后驱动第二扫描线(例如扫描线G6)，使得先驱动的扫描线G5上的像素可能有充电不足的状况，而后驱动的扫描线G6上的像素相对充电较足，因此双数的像素(例如像素Pix2)偏暗，单数的像素(例如像素Pix1)较亮。相反地，其相邻的像素行(例如图1的第4条像素行)先驱动第二扫描线(例如扫描线G8)，然后驱动第一扫描线(例如扫描线G7)，则扫描线G8上的像素可能有充电不足的状况，因此单数的像素(例如像素Pix1)偏暗，双数的像素(例如像素Pix2)较亮。所以，本实施例可以于空间上将亮暗不均的像素交错排列，避免偏亮的像素全部是在单数(或双数)位置，改善了垂直亮暗线的显示缺陷。

对于某一条像素行(例如图1的第1条像素行)而言，于第一帧期间先驱动第一扫描线(例如扫描线G1)然后驱动第二扫描线(例如扫描线G2)，使得扫描线G1上的像素可能有充电不足的状况，而扫描线G2上的像素相对充电较足，因此双数的像素(例如像素Pix2)偏暗，单数的像素(例如像素Pix1)较亮。然后，于第二帧期间改先驱动扫描线G2然后驱动扫描线G1，使得扫描线G2上的像素可能有充电不足的状况，而扫描线G1上的像素相对充电较足，因此单数的像素Pix1偏暗，双数的像素Pix2较亮。所以，对于同一个像素而言，于时间上将亮暗不均的像素轮流出现，避免画面出现固定亮暗点。因此，本发明实施例可以改善传统技术驱动HSD像素阵列所发生亮暗线的显示缺陷。

图2是依据本发明实施例说明图1中栅极驱动电路130的系统方块示意图。请参照图1，栅极驱动电路130包括多个移位暂存器131、多个与门(ANDgate)132、多个缓冲器(buffer)133、多个切换器(图1中示出5个相同的切换器，其中4个标示为SW1～SW4，但并不以此为限制)。切换器SW1～SW4各自具有4个连接端，依据控制信号YSW的控制而选择将第一、第二连接端分别接至第三、第四连接端，或选择将第一、第二连接端分别接至第四、第三连接端。时序控制器110提供栅时序脉冲YCLK与栅起始脉冲YDIO给移位暂存器131。移位暂存器131依据栅时序脉冲YCLK的触发时序，由多个输出端依序输出栅脉冲。这些栅脉冲会各自经过与门132、缓冲器133、切换器(例如切换器SW1～SW4)而被传送给HSD面板140的对应扫描线(例如扫描线G1～G8)。依据时序控制器110所提供输出致能信号YOE的控制，与门132可以修整前述栅脉冲的宽度。

也就是说，依据控制信号YSW的控制，切换器选择性地将移位暂存器131的第(a+1)个输出端与第(a+2)个输出端分别电性连接至HSD面板140第a条像素行的第一与第二扫描线，或者前述第(a+1)个与第(a+2)个输出端分别电性连接至该第a条像素行的第二与第一扫描线。以HSD面板140的第1条像素行为例，第一切换器SW1依据控制信号YSW而将移位暂存器131的第1个与第2个输出端分别电性连接至扫描线G1与G2，或者将移位暂存器131的第1个与第2个输出端分别电性连接至扫描线G2与G1。再以HSD面板140的第2条像素行为例，第二切换器SW2依据控制信号YSW而将移位暂存器131的第3个与第4个输出端分别电性连接至扫描线G3与G4，或者将移位暂存器131的第3个与第4个输出端分别电性连接至扫描线G4与G3。切换器SW3与SW4可以参照切换器SW1与SW2的说明而类推之。

上述实施例所称第a条像素行与第b条像素行，可以分别是HSD面板140的单数条像素行与偶数条像素行。依据设计需求，HSD面板140的任一条像素行均可能被视为上述实施例所称第a条像素行(或第b条像素行)。另外，上述实施例所称第一帧期间与第二帧期间，可以分别是单数帧与偶数帧。依据设计需求，一个或多个帧可能被视为上述实施例所称第一帧期间(或第二帧期间)。以下将以数的实施范例说明之。

第一实施例

本实施例将以第(2n+1)个帧视为上述所称第一帧期间，而以第(2n+2)个帧视为上述第二帧期间，其中n为整数。另外，本实施例将HSD面板140的第(2m+1)条像素行视为上述第a条像素行，而以第(2m+2)条像素行视为上述第b条像素行，其中m为整数。

图3为依照本实施例说明图1中信号波型的时序图。请参照图1与图3，于第(2n+1)个帧(例如图3中的帧Frame1或帧Frame3)中，栅极驱动电路130依照“第一条扫描线G1、第二条扫描线G2、第四条扫描线G4、第三条扫描线G3、……”的顺序，依序提供栅极驱动信号给HSD面板140。也就是说，栅极驱动电路130依照“G(4m+1)、G(4m+2)、G(4m+4)、G(4m+3)”的顺序，依序提供栅极驱动信号给HSD面板140的各个扫描线。于第(2n+2)个帧(例如图3中的帧Frame2或帧Frame4)，栅极驱动电路130则依照“G(4m+2)、G(4m+1)、G(4m+3)、G(4m+4)”的顺序，依序提供栅驱动信号给HSD面板140的各个扫描线。

第二实施例

与第一实施例相似，本实施例将以第(2n+1)个帧视为上述所称第一帧期间，而以第(2n+2)个帧视为上述第二帧期间。本实施例不同于第一实施例之处，在于本实施例将HSD面板140的第(4m+1)条像素行视为上述第a条像素行，而以第(4m+3)条像素行视为上述第b条像素行。于第(2n+1)个帧期间以“第一扫描线、第二扫描线”的顺序驱动HSD面板140的第(4m+1)条像素行与第(4m+2)条像素行，而以“第二扫描线、第一扫描线”的顺序驱动HSD面板140的第(4m+3)条像素行与第(4m+4)条像素行。于第(2n+2)个帧期间，栅极驱动电路130以“第二扫描线、第一扫描线”的顺序驱动第(4m+1)条像素行与第(4m+2)条像素行，而以“第一扫描线、第二扫描线”的顺序驱动第(4m+3)条像素行与第(4m+4)条像素行。也就是说，本实施例以8条扫描线为循环周期。

图4为依照本实施例说明图1中信号波型的时序图。请参照图1与图4，于第(2n+1)个帧(例如图4中的帧Frame1或帧Frame3)中，栅极驱动电路130依照“G1、G2、G3、G4、G6、G5、G8、G7、……”的顺序，依序提供栅极驱动信号给HSD面板140的各个扫描线。也就是说，栅极驱动电路130依照“G(8m+1)、G(8m+2)、G(8m+3)、G(8m+4)、G(8m+6)、G(8m+5)、G(8m+8)、G(8m+7)”的顺序，依序提供栅极驱动信号给HSD面板140的各个扫描线。于第(2n+2)个帧(例如图4中的帧Frame2或帧Frame4)，栅极驱动电路130则依照“G(8m+2)、G(8m+1)、G(8m+4)、G(8m+3)、G(8m+5)、G(8m+6)、G(8m+7)、G(8m+8)”的顺序，依序提供栅驱动信号给HSD面板140的各个扫描线。

第三实施例

与第一实施例相似，本实施例将以第(2n+1)个帧视为上述所称第一帧期间，而以第(2n+2)个帧视为上述第二帧期间。本实施例不同于第一实施例之处，在于本实施例以6条像素行(也就是12条扫描线)为循环周期。于该第一帧期间，栅极驱动电路130以“第一扫描线、第二扫描线”的顺序驱动HSD面板140的第(6m+1)条像素行、第(6m+2)条像素行与第(6m+5)条像素行，而以“第二扫描线、第一扫描线”的顺序驱动HSD面板140的第(6m+3)条像素行、第(6m+4)条像素行与第(6m+6)条像素行。于该第二帧期间，栅极驱动电路130以“第二扫描线、第一扫描线”的顺序驱动第(6m+1)条像素行、第(6m+2)条像素行与第(6m+5)条像素行，而以“第一扫描线、第二扫描线”的顺序驱动第(6m+3)条像素行、第(6m+4)条像素行与第(6m+6)条像素行。

也就是说，于第(2n+1)个帧中，栅极驱动电路130依照“G1、G2、G3、G4、G6、G5、G8、G7、G9、G10、G12、G11、……”的顺序，依序提供栅极驱动信号给HSD面板140的各个扫描线。也就是说，栅极驱动电路130依照“G(12m+1)、G(12m+2)、G(12m+3)、G(12m+4)、G(12m+6)、G(12m+5)、G(12m+8)、G(12m+7)、G(12m+9)、G(12m+10)、G(12m+12)、G(12m+11)”的顺序，依序提供栅极驱动信号给HSD面板140的各个扫描线。于第(2n+2)个帧，栅极驱动电路130则依照“G(12m+2)、G(12m+1)、G(12m+3)、G(12m+4)、G(12m+5)、G(12m+6)、G(12m+7)、G(12m+8)、G(12m+10)、G(12m+9)、G(12m+11)、G(12m+12)”的顺序，依序提供栅驱动信号给HSD面板140的各个扫描线。

第四实施例

与第一实施例相似，本实施例将HSD面板140的第(2m+1)条像素行视为上述第a条像素行，而以第(2m+2)条像素行视为上述第b条像素行。本实施例不同于第一实施例之处，在于本实施例将以第(4n+1)个帧与第(4n+2)个帧视为上述所称第一帧期间，而以第(4n+3)个帧与第(4n+4)个帧视为上述第二帧期间。也就是说，本实施例以4个帧为一个循环周期。

图5为依照本实施例说明图1中信号波型的时序图。请参照图1与图5，于第(4n+1)个帧与第(4n+2)个帧(例如图5中的帧Frame1与帧Frame2)中，栅极驱动电路130依照“G1、G2、G4、G3、G5、G6、G8、G7、……”的顺序，依序提供栅极驱动信号给HSD面板140的各个扫描线。也就是说，栅极驱动电路130依照“G(4m+1)、G(4m+2)、G(4m+4)、G(4m+3)”的顺序，依序提供栅极驱动信号给HSD面板140的各个扫描线。于第(4n+3)个帧与第(4n+4)个帧(例如图5中的帧Frame3与帧Frame4)，栅极驱动电路130则依照“G(4m+2)、G(4m+1)、G(4m+3)、G(4m+4)”的顺序，依序提供栅驱动信号给HSD面板140的各个扫描线。

本发明的实现方式并不限于上述诸实施例。所属领域普通技术人员可以依据上述教示而类推之。上述诸实施例可以于空间上将亮暗不均的像素交错排列，避免偏亮的像素全部是在单数(或双数)位置，改善了垂直亮暗线的显示缺陷。对于同一个像素而言，上述诸实施例可以于时间上将亮暗不均的像素轮流出现，避免画面出现固定亮暗点。因此，上述诸实施例可以改善传统技术驱动HSD像素阵列所发生亮暗线的显示缺陷。利用上述诸实施例所公开的驱动方式，高解析度的HSD面板可适当的增加栅驱动信号的宽度(也就是栅脉冲宽度)，无需预留太多的“数据线延迟”或“扫描线延迟”的余裕(margin)。相形之下，传统技术为了要预留足够的“数据线延迟”或“扫描线延迟”余裕，而必需将栅脉冲宽度过度缩减，反而造成像素充电不足，进而造成影像对比不足。

虽然本发明已以实施例公开如上，然其并非用以限定本发明，任何所属技术领域中普通技术人员，在不脱离本发明的精神和范围内，当可作些许的更动与润饰，故本发明的保护范围当以随附的权利要求为准。

Claims

1.一种像素阵列，应用于半源极驱动的显示器，该像素阵列包括：

一第一像素行，包含一第一条扫描线、一第二条扫描线、多个第一像素以及多个第二像素，所述多个第一像素与所述多个第二像素间隔设置于该第一条扫描线与该第二条扫描线之间；

一第二像素行，包含一第三条扫描线、一第四条扫描线、多个第三像素以及多个第四像素，所述多个第三像素与所述多个第四像素间隔设置于该第三条扫描线与该第四条扫描线之间；

多条数据线，对应耦接所述多个第一像素、所述多个第二像素、所述多个第三像素以及所述多个第四像素；以及

一栅极驱动电路，电性耦接该第一条扫描线、该第二条扫描线、该第三条扫描线以及该第四条扫描线；

其中，于一第一帧期间，该栅极驱动电路依序提供该第一条扫描线、该第二条扫描线、该第四条扫描线以及该第三条扫描线一驱动信号，且于一第二帧期间，该栅极驱动电路依序提供该第二条扫描线、该第一条扫描线、该第三条扫描线以及该第四条扫描线该驱动信号。

2.如权利要求1所述的像素阵列，其中该第一条扫描线为该像素阵列的第(8m+1)条扫描线，该第二条扫描线为该像素阵列的第(8m+2)条扫描线，该第三条扫描线为该像素阵列的第(8m+5)条扫描线，该第四条扫描线为该像素阵列的第(8m+6)条扫描线，该栅极驱动电路于该第一帧期间依序提供第(8m+1)条扫描线、第(8m+2)条扫描线、第(8m+3)条扫描线、第(8m+4)条扫描线、第(8m+6)条扫描线、第(8m+5)条扫描线、第(8m+8)条扫描线以及第(8m+7)条扫描线该驱动信号，且该栅极驱动电路于该第二帧期间依序提供第(8m+2)条扫描线、第(8m+1)条扫描线、第(8m+4)条扫描线、第(8m+3)条扫描线、第(8m+5)条扫描线、第(8m+6)条扫描线、第(8m+7)条扫描线以及第(8m+8)条扫描线该驱动信号。

3.如权利要求1所述的像素阵列，其中该第一条扫描线为该像素阵列的第(12m+1)条扫描线，该第二条扫描线为该像素阵列的第(12m+2)条扫描线，该第三条扫描线为该像素阵列的第(12m+5)条扫描线，以及该第四条扫描线为该像素阵列的第(12m+6)条扫描线，该栅极驱动电路于该第一帧期间依序提供第(12m+1)条扫描线、第(12m+2)条扫描线、第(12m+3)条扫描线、第(12m+4)条扫描线、第(12m+6)条扫描线、第(12m+5)条扫描线、第(12m+8)条扫描线、第(12m+7)条扫描线、第(12m+9)条扫描线、第(12m+10)条扫描线、第(12m+12)条扫描线以及第(12m+11)条扫描线该驱动信号，以及该栅极驱动电路于该第二帧期间依序提供第(12m+2)条扫描线、第(12m+1)条扫描线、第(12m+4)条扫描线、第(12m+3)条扫描线、第(12m+5)条扫描线、第(12m+6)条扫描线、第(12m+7)条扫描线、第(12m+8)条扫描线、第(12m+10)条扫描线、第(12m+9)条扫描线、第(12m+11)条扫描线以及第(12m+12)条扫描线该驱动信号。

4.如权利要求1所述的像素阵列，其中该第一帧期间为第(4n+1)个帧与第(4n+2)个帧，而该第二帧期间为第(4n+3)个帧与第(4n+4)个帧，n为整数。

5.如权利要求4所述的像素阵列，其中该第一条扫描线为该像素阵列的第(4m+1)条扫描线，该第二条扫描线为该像素阵列的第(4m+2)条扫描线，该第三条扫描线为该像素阵列的第(4m+3)条扫描线，以及该第四条扫描线为该像素阵列的第(4m+4)条扫描线，m为整数。

6.如权利要求1所述的像素阵列，其中该栅极驱动电路包括：

一移位暂存器，包含第一输出端、第二输出端、第三输出端与第四输出端；

一第一切换器，耦接至该移位暂存器的第一与第二输出端、该第一条扫描线与该第二条扫描线，其中该第一切换器依据一控制信号而将该移位暂存器的第一与第二输出端分别电性连接至该第一条扫描线与该第二条扫描线，或者将该移位暂存器的第一与第二输出端分别电性连接至该第二条扫描线与该第一条扫描线；以及

一第二切换器，耦接至该移位暂存器的第三与第四输出端、该第三条扫描线与该第四条扫描线，其中该第二切换器依据该控制信号而将该移位暂存器的第三与第四输出端分别电性连接至该第三条扫描线与该第四条扫描线，或者将该移位暂存器的第三与第四输出端分别电性连接至该第四条扫描线与该第三条扫描线。

7.一种平面显示器，包括：

一半源极驱动面板，包含多条数据线、一第a条像素行与一第b条像素行，所述第a、b条像素行各自包含多个第一像素、多个第二像素、一第一扫描线以及一第二扫描线，其中所述多个第一像素与所述多个第二像素间隔设置于该第一条扫描线与该第二条扫描线之间，所述多个数据线对应耦接所述多个第一像素以及所述多个第二像素，所述第一像素的栅控端耦接至该第一扫描线，所述第二像素的栅控端耦接至该第二扫描线；

一栅极驱动电路，电性耦接该第a条像素行以及该第b条像素行，其中于一第一帧期间，该栅极驱动电路以“第一扫描线、第二扫描线”的顺序驱动该第a条像素行，而以“第二扫描线、第一扫描线”的顺序驱动该第b条像素行；以及于一第二帧期间，该栅极驱动电路以“第二扫描线、第一扫描线”的顺序驱动该第a条像素行，而以“第一扫描线、第二扫描线”的顺序驱动该第b条像素行；以及

一源极驱动电路，耦接至所述多个数据线，其中该源极驱动电路配合该栅极驱动电路的时序而驱动所述多个数据线。

8.如权利要求7所述的平面显示器，其中该第一帧期间为第(2n+1)个帧，而该第二帧期间为第(2n+2)个帧，n为整数。

9.如权利要求8所述的平面显示器，其中该第a条像素行为第(2m+1)条像素行，而该第b条像素行为第(2m+2)条像素行，m为整数。

10.如权利要求8所述的平面显示器，其中该第a条像素行为第(4m+1)条像素行，而该第b条像素行为第(4m+3)条像素行；该栅极驱动电路还于该第一帧期间以“第一扫描线、第二扫描线”的顺序驱动该半源极驱动面板的第(4m+2)条像素行，而以”第二扫描线、第一扫描线”的顺序驱动该半源极驱动面板的第(4m+4)条像素行；以及该栅极驱动电路于该第二帧期间以”第二扫描线、第一扫描线”的顺序驱动该第(4m+2)条像素行，而以”第一扫描线、第二扫描线”的顺序驱动该第(4m+4)条像素行。

11.如权利要求8所述的平面显示器，其中该第a条像素行为第(6m+1)条像素行，而该第b条像素行为第(6m+3)条像素行；该栅极驱动电路还于该第一帧期间以“第一扫描线、第二扫描线”的顺序驱动该半源极驱动面板的第(6m+2)条像素行与第(6m+5)条像素行，而以“第二扫描线、第一扫描线”的顺序驱动该半源极驱动面板的第(6m+4)条像素行与第(6m+6)条像素行；以及该栅极驱动电路于该第二帧期间以“第二扫描线、第一扫描线”的顺序驱动该第(6m+2)条像素行与该第(6m+5)条像素行，而以“第一扫描线、第二扫描线”的顺序驱动该第(6m+4)条像素行与该第(6m+6)条像素行。

12.如权利要求7所述的平面显示器，其中该第一帧期间为第(4n+1)个帧与第(4n+2)个帧，而该第二帧期间为第(4n+3)个帧与第(4n+4)个帧，n为整数。

13.如权利要求12所述的平面显示器，其中该第a条像素行为第(2m+1)条像素行，而该第b条像素行为第(2m+2)条像素行，m为整数。

14.如权利要求7所述的平面显示器，其中该栅极驱动电路包括：

一移位暂存器，具有第(a+1)个输出端、第(a+2)个输出端、第(b+1)个输出端与第(b+2)个输出端；

一第一切换器，耦接至该移位暂存器的第(a+1)个与第(a+2)个输出端、该第a条像素行的第一与第二扫描线，其中该第一切换器依据一控制信号而将该移位暂存器的第(a+1)个与第(a+2)个输出端分别电性连接至该第a条像素行的第一与第二扫描线，或者将该移位暂存器的第(a+1)个与第(a+2)个输出端分别电性连接至该第a条像素行的第二与第一扫描线；以及

一第二切换器，耦接至该移位暂存器的第(b+1)个与第(b+2)个输出端、该第b条像素行的第一与第二扫描线，其中该第二切换器依据该控制信号而将该移位暂存器的第(b+1)个与第(b+2)个输出端分别电性连接至该第b条像素行的第一与第二扫描线，或者将该移位暂存器的第(b+1)个与第(b+2)个输出端分别电性连接至该第b条像素行的第二与第一扫描线。

15.一种像素阵列的驱动方法，其中该像素阵列包含如权利要求1所述的像素阵列，该驱动方法包括：

于一第一帧期间，依序提供该第一条扫描线、该第二条扫描线、该第四条扫描线以及该第三条扫描线一驱动信号；以及

于一第二帧期间，依序提供该第二条扫描线、该第一条扫描线、该第三条扫描线以及该第四条扫描线该驱动信号。

16.如权利要求15所述像素阵列的驱动方法，其中该第一帧期间为第(2n+1)个帧，而该第二帧期间为第(2n+2)个帧，n为整数。

17.如权利要求16所述像素阵列的驱动方法，其中该第一条扫描线为该像素阵列的第(4m+1)条扫描线，该第二条扫描线为该像素阵列的第(4m+2)条扫描线，该第三条扫描线为该像素阵列的第(4m+3)条扫描线，以及该第四条扫描线为该像素阵列的第(4m+4)条扫描线，m为整数。

18.如权利要求16所述像素阵列的驱动方法，其中该第一条扫描线为该像素阵列的第(8m+1)条扫描线，该第二条扫描线为该像素阵列的第(8m+2)条扫描线，该第三条扫描线为该像素阵列的第(8m+5)条扫描线，该第四条扫描线为该像素阵列的第(8m+6)条扫描线，该驱动方法包括：

于该第一帧期间，依序提供第(8m+1)条扫描线、第(8m+2)条扫描线、第(8m+3)条扫描线、第(8m+4)条扫描线、第(8m+6)条扫描线、第(8m+5)条扫描线、第(8m+8)条扫描线以及第(8m+7)条扫描线该驱动信号；以及

于该第二帧期间，依序提供第(8m+2)条扫描线、第(8m+1)条扫描线、第(8m+4)条扫描线、第(8m+3)条扫描线、第(8m+5)条扫描线、第(8m+6)条扫描线、第(8m+7)条扫描线以及第(8m+8)条扫描线该驱动信号。

19.如权利要求16所述像素阵列的驱动方法，其中该第一条扫描线为该像素阵列的第(12m+1)条扫描线，该第二条扫描线为该像素阵列的第(12m+2)条扫描线，该第三条扫描线为该像素阵列的第(12m+5)条扫描线，以及该第四条扫描线为该像素阵列的第(12m+6)条扫描线，该驱动方法包括：

于该第一帧期间，依序提供第(12m+1)条扫描线、第(12m+2)条扫描线、第(12m+3)条扫描线、第(12m+4)条扫描线、第(12m+6)条扫描线、第(12m+5)条扫描线、第(12m+8)条扫描线、第(12m+7)条扫描线、第(12m+9)条扫描线、第(12m+10)条扫描线、第(12m+12)条扫描线以及第(12m+11)条扫描线该驱动信号；以及

于该第二帧期间，依序提供第(12m+2)条扫描线、第(12m+1)条扫描线、第(12m+4)条扫描线、第(12m+3)条扫描线、第(12m+5)条扫描线、第(12m+6)条扫描线、第(12m+7)条扫描线、第(12m+8)条扫描线、第(12m+10)条扫描线、第(12m+9)条扫描线、第(12m+11)条扫描线以及第(12m+12)条扫描线该驱动信号。

20.如权利要求15所述像素阵列的驱动方法，其中该第一帧期间为第(4n+1)个帧与第(4n+2)个帧，而该第二帧期间为第(4n+3)个帧与第(4n+4)个帧，n为整数。

21.如权利要求20所述像素阵列的驱动方法，其中该第一条扫描线为该像素阵列的第(4m+1)条扫描线，该第二条扫描线为该像素阵列的第(4m+2)条扫描线，该第三条扫描线为该像素阵列的第(4m+3)条扫描线，以及该第四条扫描线为该像素阵列的第(4m+4)条扫描线，m为整数。