JP2009008943A

JP2009008943A - 表示装置

Info

Publication number: JP2009008943A
Application number: JP2007171047A
Authority: JP
Inventors: Minoru Matsuura; 稔松浦
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 2007-06-28
Filing date: 2007-06-28
Publication date: 2009-01-15
Also published as: US8085240B2; US20090002296A1

Abstract

【課題】駆動電圧信号を検出可能とした表示装置の提供。
【解決手段】デジタル映像信号を出力するＤＳＤ２と、ＤＳＤ２により出力されたデジタル映像信号を伝送するための信号配線３２＿１〜３２＿１０が配置された第１の配線部３２と、駆動電圧信号を生成する信号生成回路３１Ｒと、駆動電圧信号をパネル基板４Ｒに伝送するための信号配線３３＿１〜３３＿３２０が配置された第２の配線部３３とが設けられた配線基板３Ｒとを備え、第１の配線部３２には駆動電圧信号をＤＳＤ２に伝送する検出配線３１−１３が配置され、信号生成回路３１Ｒには駆動電圧信号を各信号配線３３＿１〜３３＿３２０に出力するための出力線Ｙ＿１〜Ｙ＿３２０が配置された出力部３１２と、一端が検出配線３２＿１３に接続され他端が開閉スイッチＳＷ１＿１〜ＳＷ１＿３２０を介して任意の出力線Ｙ＿１〜Ｙ＿３２０と接続された検出線Ｙｓとが設けられている。
【選択図】図５

Description

本発明は、列方向に配されたｘ（ｘは自然数。）本の信号ラインと、行方向に配されたｙ（ｙは自然数。）本のゲートラインとの交差部に行列配置されたｘ×ｙ個の画素を有する表示パネルが設けられたパネル基板を備える表示装置に関するものである。

液晶型表示パネルなどのアクティブマトリクス型の表示パネルでは、高精細化に伴い画素数が増加する傾向にある。このような画素数の増加に伴い、従来、表示パネルを駆動するパネルドライバは、表示パネルの走査方向に連続して並んだ複数の画素からなる画素ブロックに同一のタイミングで駆動電圧を印加する、いわゆるブロック順次方式で表示パネルを駆動している。

このようなブロック順次方式では、例えば、６画素、１２画素、又は２４画素からなる画素ブロックを構成する画素に供給する駆動電圧信号を表示パネルに供給するため、駆動電圧信号を生成する生成回路からパネルドライバまでの信号線が数本乃至数十本で構成されている。

しかしながら、ＦｕｌｌＨＤ（画サイズ：１９２０×１０８０）、２Ｋ１Ｋ（画サイズ：２０４８×１０２４）、４Ｋ２Ｋ（画サイズ：４０９６×２０４８）などの高解像度の画像を表示パネルに表示する場合、上述したブロック順次方式では、フレームレートに同期して、１フレームを構成する全ての画素に対して駆動電圧信号を供給する時間を確保するため、パネルドライバを高速で動作させる必要がある。

１フレームを構成する全ての画素に対して駆動電圧信号を高速に供給する技術として、特許文献１には、表示パネルの信号ラインを分割してなる複数の信号ライン群のそれぞれから、所望の信号ラインを同一タイミングで１本ずつ順次選択して映像信号をサンプリングする、いわゆる擬似線順次方式によって表示パネルを駆動する駆動装置が記載されている。このような擬似線順次方式では、例えば１つの信号ライン群が６本の信号ラインから構成されており、ＦｕｌｌＨＤの映像信号を表示する場合には、同時に３２０画素分の駆動電圧信号をパネルドライバから表示パネルに配置された各画素に供給するため、駆動電圧信号を生成する生成回路からパネルドライバまでの信号線を数百本に増やすことができ、これによって１フレームを構成する全ての画素に対して駆動電圧信号を供給する時間を充分に確保することができる。

擬似線順次方式によって表示パネルを駆動する表示デバイスは、例えば、ガンマ補正、色むら補正、データの並び換えなどの信号処理を行うＤＳＤ（Digital Signal Driver）と、ＤＳＤから出力される画素データに応じた駆動電圧信号及び表示パネルを駆動するタイミングを制御するためのパルス信号の生成を行う信号生成回路と、この信号生成回路から生成された信号に応じて駆動する表示パネルとから構成される。

以上のような構成を有する表示デバイスでは、同時に３２０画素分の駆動電圧信号を表示パネルに供給するため、例えば、次のような理由により、ＤＳＤと表示パネルとをプリント配線基板で接続するとともに、ＣＯＦ（Chip on FPC）による実装手法によって、このプリント配線基板（FPC: Flexible Print Circuits）上に信号生成回路を設けている。主な理由としては、プリント配線基板に対して信号生成回路が実装されたドライバを外付けすると、多数のドライバが必要になるとともに、ＤＳＤの出力端子数も数百数必要となるため、デバイスが大型化するとともにシステムコストも増大してしまうからである。

特開２００５−７７７４５号公報

ところで、表示デバイスでは、信号生成回路から出力される駆動電圧信号間に出力偏差があり、この出力偏差の影響によって表示パネル上に表示される各画素の輝度値にもバラツキが生じてしまい、結果として画質の劣化を生じさせてしまう。このような信号生成回路に生じる出力偏差の影響を解析や補正などをするためには、信号生成回路の出力端子から出力される駆動電圧信号を検出する必要がある。

しかしながら、ＣＯＦにより実装された信号生成回路では、プリント配線基板上の各信号配線と信号生成回路の各出力端子とが１対１で接続されているため、駆動電圧信号を検出するための配線を配線基板上に設けるのは非常に困難である。

本発明は、このような実情に鑑みて提案されたものであり、表示パネルに配置された画素を駆動する駆動電圧信号を生成する信号生成回路が複数の信号線が並列して設けられた配線基板上に実装された表示装置であって、この信号生成回路から出力される駆動電圧信号間の出力偏差を検出可能とした表示装置を提供することを目的とする。

上述した課題を解決するための手段として、本発明に係る表示装置は、列方向に配されたｘ（ｘは自然数。）本の信号ラインと、行方向に配されたｙ（ｙは自然数。）本のゲートラインとの交差部に行列配置されたｘ×ｙ個の画素を有する表示パネルと、上記ｘ本の信号ラインを重複することなく隣り合うｋ本の信号ラインに分割してなるｘ／ｋ群の信号ライン群のそれぞれから同一のタイミングで１本の上記信号ラインを順次選択して、選択された合計ｘ／ｋ本からなる信号ラインに駆動電圧信号を供給する信号ライン選択手段とが設けられたパネル基板を備える表示装置であって、所定の走査方向に並んだ画素データからなるデジタル映像信号を入力する入力手段と、該入力手段により入力されたデジタル映像信号を、その同一列方向に配されたｘ個の画素データを重複することなく隣り合うｋ個の画素データに分割した合計ｘ／ｋ群の各画素群から、画素データを順次選択して合計ｘ／ｋ個の画素データからなるデータ列に変換するデータ配列変換手段と、該データ配列変換手段により変換された各データ列のデジタル映像信号を合計ｐ（ｐは、ｐ＜（ｘ／ｋ）を満たす自然数）相のデジタルデータとして出力する出力処理手段とを有するデジタル信号処理部と、上記デジタル信号処理部により出力されたｐ相のデジタルデータからなるデジタル映像信号を伝送するためのｐ本の信号配線が並列して配置された第１の配線部と、該第１の配線部から伝送されてくるデジタル映像信号からｘ／ｋ相の駆動電圧信号を生成する信号生成回路と、該信号生成回路により生成されたｘ／ｋ相の駆動電圧信号を上記パネル基板に設けられた信号ライン選択手段に伝送するためのｘ／ｋ本の信号配線が並列して配置された第２の配線部とが設けられた配線基板とを備え、上記第１の配線部には、上記信号生成回路により生成された駆動電圧信号を上記デジタル信号処理部に伝送する検出配線が配置され、上記信号生成回路には、上記駆動電圧信号を上記第２の配線部に配置された各信号配線に出力するためのｘ／ｋ本の出力線が並列して配置された出力部と、一端が上記第１の配線部に配置された検出配線に接続されるとともに他端が開閉スイッチを介して上記出力部における任意の出力線と接続された検出線とが設けられている。

本発明に係る表示装置では、配線基板上において、信号生成回路により生成された駆動電圧信号を検出信号としてデジタル信号処理部に伝送する検出配線が第１の配線部に配置され、一端がこの検出配線に接続されるとともに他端が開閉スイッチを介して駆動電圧信号を出力するための任意の出力線と接続される検出線が信号生成回路に設けられているので、第２の配線部の各信号配線と１対１で接続される信号生成回路の出力線から出力される駆動電圧信号に生じる出力偏差を検出することができる。

本発明が適用された表示装置は、列方向に配されたｘ（ｘは自然数。）本の信号ラインと、行方向に配されたｙ（ｙは自然数。）本のゲートラインとの交差部に行列配置されたｘ×ｙ個の画素を有する表示パネルが設けられたパネル基板を備えるものである。以下では、このような表示装置の一例として、少なくとも片側の基板が透明である２枚の電極を配した基板を対向させ、これら対向させた基板間に液晶を挟持し、この挟持した液晶に駆動電圧信号を印加することで、入射光に変調処理を施す液晶型表示パネルがパネル基板上に設けられた液晶型表示デバイスを用いて、本発明を実施するための最良の形態について説明する。

図１は、液晶型表示デバイス１の構成を模式的に示した図である。

すなわち、液晶型表示デバイス１は、例えば３板式の液晶プロジェクタなどに組み込まれる液晶型表示パネルとして、赤色用の表示パネル４１Ｒが設けられたパネル基板４Ｒと、緑色用の表示パネル４１Ｇが設けられたパネル基板４Ｇと、青色用の表示パネル４１Ｂが設けられたパネル基板４Ｂとを備えている。

また、液晶型表示デバイス１は、外部から供給されるデジタル映像信号に所定のデジタル信号処理を施すＤＳＤ（Digital Signal Driver）２と、表示パネル４１Ｒを駆動するための信号生成回路３１Ｒが実装された配線基板３Ｒと、表示パネル４１Ｇを駆動するための信号生成回路３１Ｇが実装された配線基板３Ｇと、表示パネル４１Ｂを駆動するための信号生成回路３１Ｂが実装された配線基板３Ｂとを備えている。

以上のような構成からなる液晶型表示デバイス１では、映像信号の出力波長領域が異なるが、これ以外がパネル基板４Ｒ、４Ｇ、４Ｂが全て同じ構成になっている。よって、以下では、代表してパネル基板４Ｒ及び、このパネル基板４Ｒに接続された配線基板３Ｒについて説明する。

パネル基板４Ｒには、図２に示すように、列方向に配されたｘ本の信号ライン４２と、行方向に配されたｙ本のゲートライン４３との交差部に行列配置されたｘ×ｙ個の画素４４を有する表示パネル４１Ｒが設けられている。

以下では、このような構成を有する表示パネル４１Ｒの具体例として、列方向に１９２０本の信号ライン４２と、行方向に１０８０本のゲートライン４３との交差部に１９２０×１０８０個の画素４４が配置された、ＦＵＬＬＨＤの画サイズの映像を出力する液晶表示パネルを用いて説明する。

また、パネル基板４Ｒには、表示パネル４１Ｒを駆動するため、信号ライン４２と接続された信号ライン選択スイッチ群４５と、ゲートライン４３に接続された垂直駆動回路４６とが設けられている。

画素４４は、図示しない薄膜トランジスタ（ＴＦＴ：Thin Film Transistor）と、同じく図示しない液晶セルとで構成されている。ＴＦＴのゲート電極は、対応するゲートライン４３に接続されている。ソース電極は、対応する信号ライン４２に接続されている。ドレイン電極は、対応する液晶セルの一方の電極（画素電極）に接続されている。

信号ライン選択スイッチ群４５は、後述する配線基板３Ｒから伝送されてくる駆動電圧信号を信号ライン４２に供給するためのスイッチを複数備えている。

垂直駆動回路４６は、ゲートライン４３に接続され、接続された各ゲートライン４３を順次選択する。

以上のような構成のパネル基板４Ｒでは、いわゆる擬似線順次駆動方式により各画素４４に駆動電圧信号を順次供給するため、信号ライン選択スイッチ群４５が、ｘ本の信号ライン４２を重複することなく隣り合うｋ本の信号ライン４２に分割してなるｘ／ｋ個の信号ライン群のそれぞれから、同一のタイミングで１本の信号ライン順次選択する。

例えば、図３に示すように、信号ライン選択スイッチ群４５は、１９２０本の信号ライン４２を重複することなく隣り合う６本の信号ラインに分割してなる３２０個の信号ラインスイッチ４５＿１〜４５＿３２０からなる。

各信号ラインスイッチ４５＿１〜４５＿３２０は、同一のタイミングで１本の信号ラインを走査方向に向けて順次選択して、選択した信号ライン４２に配線基板から伝送されてくる駆動電圧信号を供給する。

次にＤＳＤ２の構成について説明する。

ＤＳＤ２は、デジタル映像信号に所定の映像信号処理を施す映像信号処理部２１と、パネル基板４Ｒ、４Ｇ、４Ｂの動作を制御するためのタイミングパルスを生成するタイミングジェネレータ２２と、デジタル映像信号を構成する画素データの配列を変換するデータ配列変換部２３と、デジタル映像信号を補正する補正処理部２４と、デジタル映像信号を配線基板３Ｒへ出力する出力処理部２５とから構成される。

映像信号処理部２１は、外部から供給されるＲＧＢの各デジタル映像信号に対して、ガンマ補正や色むら補正などの映像信号処理を施して、データ配列変換部２３に供給する。

タイミングジェネレータ２２は、外部から供給される基準クロック信号ＣＬＫ、水平同期信号ＨＳＹＮＣ、及び垂直同期信号ＶＳＹＮＣに基づいて、各信号生成回路３１Ｒ、３１Ｇ、３１Ｂの動作の同期を図るためのタイミングパルスを生成して、各信号生成回路３１Ｒ、３１Ｇ、３１Ｂに供給する。また、タイミングジェネレータ２２は、各表示パネル４１Ｒ、４１Ｇ、４１Ｂの動作の同期を図るためのタイミングパルスを生成して、各表示パネル４１Ｒ、４１Ｇ、４１Ｂに供給する。

データ配列変換部２３は、上述した表示パネル４１Ｒの駆動方式、すなわち擬似線順次駆動方式に基づいて、映像信号処理部２１から供給されるデジタル映像信号を構成する画素データの配列を次のように変換する。すなわち、データ配列変換部２３は、デジタル映像信号を、その同一方向に配されたｘ個（１９２０個）の画素データを重複することなく隣り合うｋ個（６個）の画素データに分割した合計ｘ／ｋ群（３２０群）の各画素群から、画素データを順次選択して合計ｘ／ｋ個（３２０個）の画素データからなるデータ列に変換する。そして、データ配列変換部２３は、変換した画素データ列毎に、デジタル映像信号を補正処理部２４に供給する。

補正処理部２４は、後述する信号生成回路３１Ｒから供給される検出信号に応じて、映像信号処理部２１からデータ配列変換部２３から供給されるデジタル映像信号を構成する各画素データを補正する。そして、補正処理部２４は、補正後のデジタル映像信号を画素データ列毎に出力処理部２５に供給する。

出力処理部２５は、補正処理部２４から供給される画素データ列毎のデジタル映像信号を、合計ｐ（ｐは、ｐ＜（ｘ／ｋ）を満たす自然数）相のデジタルデータＤ＿０〜Ｄ１０として出力する。例えば、出力処理部２５は、上述した条件を満たす自然数ｐとして例えば合計１０相のデジタルデータからなるデジタル映像信号を配線基板３Ｒへ出力する。このようにして、出力処理部２５では、３２０相の駆動電圧信号を生成するのに要する３２０個の画素データを、例えば３２０相より少ない１０相のデジタル映像信号として配線基板３Ｒへ出力することにより、デジタルデータを出力するための出力端子の低減を図っている。

ＤＳＤ２からデジタル映像信号が供給される配線基板３Ｒは、複数の信号配線が並列して配置されたフレキシブル配線基板（FPC: Flexible Print Circuits）からなる。この配線基板３Ｒには、ＣＯＦ（Chip On FPC）による実装手法によって信号生成回路３１Ｒが設けられている。この信号生成回路３１Ｒは、ＤＳＤ２から出力されたｐ相（１０相）のデジタルデータＤ＿０〜Ｄ１０からなるデジタル映像信号から、ｘ／ｋ相（３２０相）の駆動電圧信号ＶＳＩＧ＿１〜ＶＳＩＧ＿３２０を生成する。この３２０相の駆動電圧信号ＶＳＩＧ＿１〜ＶＳＩＧ＿３２０は、配線基板３Ｒに設けられた信号配線を介してパネル基板４Ｒに伝送される。

以上のような構成からなる液晶型表示デバイス１では、表示パネル４１Ｒに、まず図４（Ａ）に示すように左端の画素から５画素間隔に配列されている画素に対して駆動電圧信号が供給され、その後図４（Ｂ）、（Ｃ）、（Ｄ）、（Ｅ）、（Ｆ）に示すように右隣の画素に順次駆動電圧信号が供給されることとなる。

このようにして、液晶型表示デバイス１では、上述したブロック順次駆動方式に比べて、一回に更新する画素数が、例えば３２０個というように大幅に増加しているため、１フレーム当たりの全ての画素に駆動電圧信号を供給する時間を十分に確保することができる。すなわち、液晶型表示デバイス１では、表示パネル４１Ｒに行列配置された画素４４のうち、例えば一回当たり３２０個の画素に印加する駆動電圧を更新することができる。

このような表示パネル４１Ｒの駆動を実現するには、上述したように配線基板３Ｒに実装された信号生成回路３１Ｒが同時に３２０相の駆動電圧信号を出力する必要がある。また、このような信号生成回路３１Ｒでは、駆動電圧信号ＶＳＩＧ＿１〜ＶＳＩＧ＿３２０間に出力偏差があり、この出力偏差の影響によって表示パネル４１Ｒの各画素４４の輝度値にもバラツキが生じてしまい、結果として画質が劣化してしまう。

しかしながら、信号生成回路３１Ｒは、配線基板３Ｒ上に実装されているため、配線基板３Ｒ上の各信号配線と、信号生成回路３１Ｒの各出力端子とが１対１で接続されている。このため、駆動電圧信号を検出するための配線を、配線基板３Ｒに設けるのが困難である。

そこで、以下では、配線基板３Ｒに実装された信号生成回路３１Ｒから出力される駆動電圧信号を検出可能とした液晶型表示デバイス１の構成と動作に注目して説明する。

図５は、配線基板３Ｒの配線構造を模式的に示した図である。すなわち、配線基板３Ｒには、信号生成回路３１Ｒに接続するため、次のような第１の配線部３２と第２の配線部３３とが設けられている。

すなわち、第１の配線部３２には、ＤＳＤ２から出力されるｐ相（１０相）のデジタルデータＤ＿１〜Ｄ＿１０を信号生成回路３１Ｒに伝送するｐ本（１０本）の信号配線３２＿１〜３２＿１０が並列して配置されている。

また、第１の配線部３２には、ＤＳＤ２のタイミングジェネレータ２２から信号生成回路３１Ｒの動作を制御するタイミング信号として供給されるリセット信号ＴＲＥＳＴ、及びクロック信号ＴＣＬＫをそれぞれ伝送する信号配線３２＿１１、３２＿１２が配置されている。

また、第１の配線部３２には、信号生成回路３１Ｒにより生成された駆動電圧信号ＶＳＩＧ＿１〜ＶＳＩＧ＿３２０を、検出信号ＳＥＮＳとしてＤＳＤ２へ伝送する検出配線３２＿１３が配置されている。

第２の配線部３３には、信号生成回路３１Ｒにより生成されたｘ／ｋ相（３２０相）の駆動電圧信号ＶＳＩＧ＿１〜ＶＳＩＧ＿３２０をパネル基板４Ｒに伝送する合計３２０本の信号配線３３＿１〜３３＿３２０が並列して配置されている。

また、信号生成回路３１Ｒは、１０相のデジタルデータＤ＿１〜Ｄ＿１０から３２０相の駆動電圧信号ＶＳＩＧ＿１〜ＶＳＩＧ＿３２０を生成する信号処理部３１１と、信号処理部３１１で生成された駆動電圧信号ＶＳＩＧ＿１〜ＶＳＩＧ＿３２０をそれぞれ出力するための出力線Ｙ＿１〜Ｙ＿３２０からなる出力配線部３１２と、出力線Ｙ＿１〜Ｙ＿３２０とそれぞれ第１の開閉スイッチＳＷ１＿１〜ＳＷ１＿３２０を介して接続される検出線Ｙｓと、出力線Ｙ＿１〜Ｙ＿３２０と第２の配線部３３に配置された信号配線３３＿１〜３３＿３２０との接続を行う第２の開閉スイッチＳＷ２＿１〜ＳＷ２＿３２０と、第１の開閉スイッチＳＷ１＿１〜ＳＷ１＿３２０及び第２の開閉スイッチＳＷ２＿１〜ＳＷ２＿３２０とを制御するスイッチング制御部３１３とから構成される。

信号処理部３１１は、第１の配線部３２の信号配線３２＿１〜３２＿１０から伝送されてくる１０相のデジタルデータＤ＿１〜Ｄ＿１０から３２０相の駆動電圧信号ＶＳＩＧ＿１〜ＶＳＩＧ＿３２０を生成して、各駆動電圧信号ＶＳＩＧ＿１〜ＶＳＩＧ＿３２０をそれぞれ出力線Ｙ＿１〜Ｙ＿３２０に出力する。ここで、信号処理部３１１から出力される各駆動電圧信号ＶＳＩＧ＿１〜ＶＳＩＧ＿３２０は、表示パネル４１Ｒ内の液晶に直流電圧を印加することによって生じるデバイスの劣化を防止するため、基準電圧ＶＣＯＭに対して、駆動電圧信号の１周期毎に、極性が異なる。すなわち、各駆動電圧信号ＶＳＩＧ＿１〜ＶＳＩＧ＿３２０は、最初の周期で基準電圧ＶＣＯＭに対して正極側に電圧を印加するための非反転信号と、次の周期で基準電圧ＶＣＯＭに対して負極側に電圧を印加するための反転信号とから構成される。

出力配線部３１２では、各出力線Ｙ＿ｎが２つに分岐して第１の開閉スイッチＳＷ１＿ｎと第２の開閉スイッチＳＷ２＿ｎとそれぞれ接続されている。

検出線Ｙｓは、一端が第１の配線部３２に配置された検出配線３２＿１３に接続され、他端が第１の開閉スイッチＳＷ１＿１〜ＳＷ１＿３２０と接続されている。すなわち、検出線Ｙｓは、第１の開閉スイッチＳＷ１＿１〜ＳＷ１＿３２０のうち、任意の１つのスイッチＳＷ１＿ｎが閉じられることで任意の出力線Ｙ＿ｎから出力される駆動電圧信号ＶＳＩＧ＿ｎを検出信号ＳＥＮＳとして検出して検出配線３２＿１３へ伝送する。

第２の開閉スイッチＳＷ２＿１〜ＳＷ２＿３２０は、それぞれ出力線Ｙ＿１〜Ｙ＿３２０と、第２の配線部３３に設けられた各信号配線３３＿１〜３３＿３２０との接続を行う。

スイッチング制御部３１３は、第１の配線部３２から供給されるリセット信号ＴＲＥＳＴとクロック信号ＴＣＬＫとに応じて、第１の開閉スイッチＳＷ１＿１〜ＳＷ１＿３２０及び第２の開閉スイッチＳＷ２＿１〜ＳＷ２＿３２０の開閉動作を制御する。

スイッチング制御部３１３は、図６に示すように、第１の開閉スイッチＳＷ１＿１〜ＳＷ１＿３２０のうち、リセット信号ＴＲＥＳＴをトリガーとして入力されるクロック信号ＴＣＬＫのパルスをカウントし、このカウント数に対応した第１の開閉スイッチＳＷ１＿ｎのみを閉じる制御を行う。例えば、検出線Ｙｓと出力線Ｙ＿ｎとを接続する場合、スイッチング制御部３１３は、リセット信号ＴＲＥＳＴが供給されてからｎパルス分のクロック信号ＴＣＬＫを送り、その後クロック信号ＴＣＬＫの供給を遮断することで、第１の開閉スイッチＳＷ１＿ｎのみを閉じることで、出力線Ｙ＿ｎを検出線Ｙｓに接続する。

また、スイッチング制御部３１３では、検出線Ｙｓによる出力線Ｙ＿ｎから出力される駆動電圧信号ＶＳＩＧ＿ｎの検出に合わせて、第２の開閉スイッチＳＷ２＿ｎを開放することで、次の理由により精度良く駆動電圧信号ＶＳＩＧ＿ｎを検出することができる。これは、第２の開閉スイッチＳＷ２＿ｎを開くことで、出力線Ｙ＿ｎと第２の配線部３３の信号配線３３＿ｎとの接続が開放され、表示パネル４１Ｒの負荷特性のない信号を検出することができるからである。

以上のような動作をスイッチング制御部３１３が行うことによって、信号生成回路３１Ｒでは、任意の出力線Ｙ＿ｎから出力される駆動電圧信号ＶＩＳＧ＿ｎを検出信号ＳＥＮＳとして、検出線Ｙｓと第１の配線部３２の検出配線３２＿１３とを介して、ＤＳＤ２へ伝送することができる。

以上のような構成の配線基板３Ｒを備える液晶型表示デバイス１では、信号生成回路３１Ｒにより生成された駆動電圧信号ＶＳＩＧ＿ｎを検出信号ＳＥＮＳとしてＤＳＤ２に伝送する検出配線３２＿１３が第１の配線部３２に配置され、一端が検出配線３２＿１３に接続されるとともに他端が第１の開閉スイッチＳＷ１＿ｎを介して駆動電圧信号ＶＳＩＧ＿ｎを出力するための検出線Ｙｓが信号生成回路３１Ｒに設けられているので、第２の配線部３３の各信号配線３３＿ｎと１対１で接続される信号生成回路３１Ｒの出力線Ｙ＿ｎから出力される駆動電圧信号ＶＳＩＧ＿ｎを検出信号ＳＥＮＳとして検出することによって、各駆動電圧信号ＶＳＩＧ＿１〜ＶＳＩＧ＿３２０間に生じる出力偏差を検出することができる。

以上のようにして検出される出力偏差を低減するため、液晶型表示デバイス１では、ＤＳＤ２の補正処理部２４が、第１の配線部３２の検出配線３２＿１３から伝送されてくる検出信号ＳＥＮＳに基づいて、次のような補正処理を行う。

なお、図５に示した配線基板３Ｒは、検出信号ＳＥＮＳとしての駆動電圧信号ＶＳＩＧ＿ｎを第１の配線部３２の検出配線３２＿１３へ出力する動作に注目して説明するため、便宜上任意の駆動電圧信号ＶＳＩＧ＿ｎを１つ検出するような構成となっている。

これに対して、以下では、配線基板３Ｒから２つの検出信号ＳＥＮＳとしての２つの任意の駆動電圧信号ＶＳＩＧ＿ｎを同時に検出してＤＳＤ２へ出力して、この２つの検出信号ＳＥＮＳを比較した比較結果に応じて画素データを補正する処理について説明する。

まず、配線基板３Ｒでは、図７に示すように、第１の配線部３２に検出信号ＳＥＮＳ１、ＳＥＮＳ２としての駆動電圧信号ＶＳＩＧ＿ｎを同時に２つ出力するための２本の検出配線３２＿１３ａ、３２＿１３ｂが配置されている。また、信号生成回路３１Ｒは、上述したように、信号処理部３１１と、スイッチング制御部３１３と、出力線Ｙ＿１〜Ｙ＿３２０と、第１の開閉スイッチＳＷ１＿１〜ＳＷ１＿３２０と、第２の開閉スイッチＳＷ２＿１〜ＳＷ２＿３２０とを備える。なお、これらの電気的な接続関係については、図５に示した信号生成回路３１Ｒの構成と同様なので説明を省略する。

信号生成回路３１Ｒは、図５に示した信号生成回路３１Ｒの構成と異なり、第１の配線部３２に配置されている２本の検出配線３２＿１３ａ、３２＿１３ｂとそれぞれ接続される２本の検出線Ｙｓ＿１、Ｙｓ＿２を有している。

ここで、検出線Ｙｓ＿１は、基準となる特定の特定の駆動電圧信号として例えば駆動電圧信号ＶＳＩＧ＿１を検出するため、第１の開閉スイッチＳＷ１＿１のみと接続されている。また、検出線Ｙｓ＿２は、比較対象の駆動電圧信号として、駆動電圧信号ＳＶＩＧ＿１以外の駆動電圧信号ＶＳＩＧ＿２〜ＶＳＩＧ＿３２０を検出するため、第２の開閉スイッチＳＷ１＿２〜ＳＷ１＿３２０と接続され、スイッチング制御部３１３による開閉制御により任意の第１の開閉スイッチＳＷ１＿ｎのみが閉じられることで任意の出力線Ｙ＿ｎと接続される。

すなわち、配線基板３Ｒでは、検出信号ＳＥＮＳ１として常に駆動電圧信号ＶＳＩＧ＿１を出力し、検出信号ＳＥＮＳ２として駆動電圧信号ＶＳＩＧ＿１以外の任意の駆動電圧信号ＶＳＩＧ＿ｎを出力する。

以上のような２つの検出信号ＳＥＮＳ１、ＳＥＮＳ２が同時に供給される補正処理部２４は、信号処理部３１１から出力される駆動電圧信号ＶＳＩＧ＿１の出力信号レベルを基準として、他の駆動電圧信号ＶＳＩＧ＿２〜ＶＳＩＧ＿３２０の出力信号レベルを合わせるようにするため、次の処理を行う。

すなわち、補正処理部２４は、検出信号ＳＥＮＳ１と検出信号ＳＥＮＳ２とを比較する比較部２３１と、比較部２３１で比較された信号レベルをデジタル化した比較データに変換するＡＤ変換部２３２と、ＡＤ変換部２３２で変換された比較データを補正データとして記憶する補正データ用メモリ２３３と、補正データ用メモリ２３３に記憶された補正データから補正対象の画素データに応じた補正データを選択する補正データ選択部２３４と、補正データ選択部２３４で選択された補正データを補正対象の画素データに加算処理部２３５とを備えている。

比較部２３１は、検出信号ＳＥＮＳ１と検出信号ＳＥＮＳ２との信号レベル差を比較信用として検出して、この比較信号をＡＤ変換部２３２に供給する。

ＡＤ変換部２３２は、比較部２３１から供給される比較信号をデジタル化した比較データに変換して、この比較データを補正データ用メモリ２３３に供給する。

補正データ用メモリ２３３には、例えば図８（Ａ）に示すように、駆動電圧信号ＶＳＩＧ＿２〜ＶＳＩＧ＿３２０の非反転信号をそれぞれ補正する非反転側補正データＣ１＿２〜Ｃ１＿３２０と、駆動電圧信号ＶＳＩＧ＿２〜ＶＳＩＧ＿３２０の反転信号をそれぞれ補正する反転側補正データＣ２＿２〜Ｃ２＿３２０とが記憶される。また、駆動電圧信号ＶＳＩＧ＿ｎの非反転信号を補正する非反転側補正データＣ１＿ｎは、図８（Ｂ）に示すように、例えば階調レベルを２５６分割して、各階調レベルに応じた非反転側補正データＣ１＿ｎ＿１〜Ｃ１＿ｎ＿２５６から構成されている。反転側補正データＣ２＿ｎも同様に複数の階調レベルに応じた反転側補正データＣ２＿ｎ＿１〜Ｃ２＿ｎ＿２５６から構成されている。

このような補正データ用メモリ２３３に記憶される補正データとして、例えば階調レベル１２６の非反転信号を補正する各非反転側補正データＣ１＿２＿１２６〜Ｃ１＿３１９＿１２６は、次のようにして得られる。

すなわち、液晶型表示デバイス１では、外部からフレームを構成する全画素の階調レベルが１２６であるデジタル映像信号を入力して、このデジタル映像信号に応じて、連続して非反転信号のみからなる駆動電圧信号ＶＳＩＧ＿１〜ＶＳＩＧ＿３２０を信号生成回路３１Ｒに生成させる。ここで配線基板３Ｒでは、信号生成回路３１Ｒが、結果として直流電圧信号を生成することになるが、検出処理時において第２のスイッチＳＷ２＿１〜ＳＷ＿３２０を全て開放させることにより、表示パネル４１Ｒ内の液晶に直流電圧を印加するのを防止することができる。

そして、補正処理部２４では、検出信号ＳＥＮＳ１と検出信号ＳＥＮＳ２とにより、駆動電圧信号ＶＳＩＧ＿１に対する各駆動電圧信号ＶＳＩＧ＿２〜ＶＳＩＧ＿３２０とをそれぞれ比較することによって、階調レベル１２６の非反転信号を補正する非反転側補正データＣ１＿２＿１２６〜Ｃ１＿３１９＿１２６が得られる。

補正データ選択部２３４は、補正対象となる画素データの階調レベルに対応する補正データを補正データ用メモリ２３３から選択して読み出す。例えば、補正対象となる注目画素データが、その階調レベルＬが階調レベル１２８と階調レベル１２９との間であって、信号生成回路３１Ｒにおいて駆動電圧信号ＳＶＩＧ＿１６０を非反転信号として出力される場合、補正データ選択部２３４は、反転側の補正データとして非反転側補正データＣ１＿１６０＿１２８及び非反転側補正データＣ１＿１６０＿１２９を読み出す。

加算処理部２３５は、補正対象の画素データに、補正データ選択部２３４で読み出した補正データを加算する処理を行う。例えば、上述したように補正対象となる注目画素データが、その階調レベルＬが階調レベル１２８と階調レベル１２９との間であって、信号生成回路３１Ｒにおいて駆動電圧信号ＳＶＩＧ＿１６０として出力される場合、加算処理部２３５は、この注目画素データにおける非反転信号に下記の式（１）に示す補正値ＣＯＲＲ１を加算する。

ＣＯＲＲ１＝（Ｌ−１２８）×（Ｃ１＿１６０＿１２８）＋（１２９−Ｌ）×（Ｃ１＿１６０＿１２９）・・・式（１）
以上のようにして、補正処理部２４では、信号生成回路３１Ｒから出力される駆動電圧信号ＶＳＩＧ＿１と他の駆動電圧信号ＶＳＩＧ＿２〜ＶＳＩＧ＿３２０との信号レベル差を補正データとして予め補正データ用メモリ２３３に記憶しておき、この補正データ用メモリ２３３に記憶された補正データに応じて画素データを補正する。このような補正処理が施された画素データに応じて、信号生成回路３１Ｒでは、駆動電圧信号ＶＳＩＧ＿１の信号レベルを基準として合わせた駆動電圧信号ＶＳＩＧ＿１〜ＶＳＩＧ＿３２０を生成することができ、各駆動電圧信号ＶＳＩＧ＿１〜ＶＳＩＧ＿３２０に生じ得る出力偏差を低減することができる。

液晶型表示デバイスの構成を模式的に示した図である。パネル基板の構成を模式的に示した図である。表示パネルの駆動方式に説明に供する図である。表示パネルの駆動方式に説明に供する図である。配線基板の構成を模式的に示した図である。スイッチング制御部の動作の説明に供するタイミングチャートである。補正処理部の動作を説明に供する液晶型表示デバイスの構成を模式的に示した図である。補正データメモリに記憶されるデータの説明に供する図である。

符号の説明

１液晶型表示デバイス、２ＤＳＤ、２１映像信号処理部、２２タイミングジェネレータ、２３データ配列変換部、２３１比較部、２３２ＡＤ変換部、２３３補正データ用メモリ、２３４補正データ選択部、２３５加算処理部、２４補正処理部、２５出力処理部、３Ｒ、３Ｇ、３Ｂ配線基板、３１Ｒ、３１Ｇ、３１Ｂ信号生成回路、３１１信号処理部、３１２出力配線部、３１３スイッチング制御部、３２第１の配線部、３２＿１〜３２＿１２信号配線、３２＿１３、３２＿１３ａ、３２＿１３ｂ検出配線、３３第２の配線部、３３＿１〜３３＿３２０信号配線、４Ｒ、４Ｇ、４Ｂパネル基板、４１Ｒ、４１Ｇ、４１Ｂ表示パネル、４２信号ライン、４３ゲートライン、４４画素、４５信号ライン選択スイッチ群、４５＿１〜４５＿３２０信号ラインスイッチ、４６垂直駆動回路、

Claims

列方向に配されたｘ（ｘは自然数。）本の信号ラインと、行方向に配されたｙ（ｙは自然数。）本のゲートラインとの交差部に行列配置されたｘ×ｙ個の画素を有する表示パネルと、上記ｘ本の信号ラインを重複することなく隣り合うｋ本の信号ラインに分割してなるｘ／ｋ群の信号ライン群のそれぞれから同一のタイミングで１本の上記信号ラインを順次選択して、選択された合計ｘ／ｋ本からなる信号ラインに駆動電圧信号を供給する信号ライン選択手段とが設けられたパネル基板を備える表示装置において、
所定の走査方向に並んだ画素データからなるデジタル映像信号を入力する入力手段と、該入力手段により入力されたデジタル映像信号を、その同一列方向に配されたｘ個の画素データを重複することなく隣り合うｋ個の画素データに分割した合計ｘ／ｋ群の各画素群から、画素データを順次選択して合計ｘ／ｋ個の画素データからなるデータ列に変換するデータ配列変換手段と、該データ配列変換手段により変換された各データ列のデジタル映像信号を合計ｐ（ｐは、ｐ＜（ｘ／ｋ）を満たす自然数）相のデジタルデータとして出力する出力処理手段とを有するデジタル信号処理部と、
上記デジタル信号処理部により出力されたｐ相のデジタルデータからなるデジタル映像信号を伝送するためのｐ本の信号配線が並列して配置された第１の配線部と、該第１の配線部から伝送されてくるデジタル映像信号からｘ／ｋ相の駆動電圧信号を生成する信号生成回路と、該信号生成回路により生成されたｘ／ｋ相の駆動電圧信号を上記パネル基板に設けられた信号ライン選択手段に伝送するためのｘ／ｋ本の信号配線が並列して配置された第２の配線部とが設けられた配線基板とを備え、
上記第１の配線部には、上記信号生成回路により生成された駆動電圧信号を上記デジタル信号処理部に伝送する検出配線が配置され、
上記信号生成回路には、上記駆動電圧信号を上記第２の配線部に配置された各信号配線に出力するためのｘ／ｋ本の出力線が並列して配置された出力部と、一端が上記第１の配線部に配置された検出配線に接続されるとともに他端が開閉スイッチを介して上記出力部における任意の出力線と接続された検出線とが設けられている表示装置。
上記出力線のそれぞれには、上記第２の配線部に配置された各信号配線との接続を開閉するための開閉スイッチが設けられていることを特徴とする請求項１記載の表示装置。
上記検出線は、上記出力部におけるｘ／ｋ本の出力線のうち、任意に選択した２本の出力線とそれぞれ接続するための第１の検出線と第２の検出線とからなり、
上記検出配線は、上記第１の検出線と接続される第１の検出配線と、上記第２の検出線と接続される第２の検出配線とからなり、
上記デジタル信号処理部には、上記第１の検出配線から伝送されてくる駆動電圧信号と、上記第２の検出配線から伝送されてくる駆動電圧信号とを比較する比較手段と、該比較手段による比較結果に応じて、上記データ配列変換手段により変換されたデータ列の各画素データを補正する補正手段が設けられていることを特徴とする請求項１記載の表示装置。