JP5154386B2 - 駆動回路および表示装置 - Google Patents
駆動回路および表示装置 Download PDFInfo
- Publication number
- JP5154386B2 JP5154386B2 JP2008304735A JP2008304735A JP5154386B2 JP 5154386 B2 JP5154386 B2 JP 5154386B2 JP 2008304735 A JP2008304735 A JP 2008304735A JP 2008304735 A JP2008304735 A JP 2008304735A JP 5154386 B2 JP5154386 B2 JP 5154386B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- output
- output circuit
- signal
- operational amplifier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000005070 sampling Methods 0.000 claims description 165
- 230000007547 defect Effects 0.000 claims description 40
- 230000002950 deficient Effects 0.000 claims description 40
- 238000001514 detection method Methods 0.000 claims description 39
- 239000000872 buffer Substances 0.000 claims description 26
- 238000012360 testing method Methods 0.000 description 370
- 238000010586 diagram Methods 0.000 description 32
- 238000000034 method Methods 0.000 description 30
- 238000012790 confirmation Methods 0.000 description 19
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 19
- 239000004973 liquid crystal related substance Substances 0.000 description 15
- 101100386054 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) CYS3 gene Proteins 0.000 description 12
- 101150035983 str1 gene Proteins 0.000 description 12
- 101100367244 Arabidopsis thaliana SWA1 gene Proteins 0.000 description 9
- 101150046249 Havcr2 gene Proteins 0.000 description 9
- 102100034458 Hepatitis A virus cellular receptor 2 Human genes 0.000 description 9
- 230000008569 process Effects 0.000 description 9
- 230000008439 repair process Effects 0.000 description 9
- 102100038026 DNA fragmentation factor subunit alpha Human genes 0.000 description 8
- 101000950906 Homo sapiens DNA fragmentation factor subunit alpha Proteins 0.000 description 8
- 101150015964 Strn gene Proteins 0.000 description 7
- 230000007257 malfunction Effects 0.000 description 7
- 101100369802 Caenorhabditis elegans tim-1 gene Proteins 0.000 description 6
- 230000008859 change Effects 0.000 description 6
- HCUOEKSZWPGJIM-YBRHCDHNSA-N (e,2e)-2-hydroxyimino-6-methoxy-4-methyl-5-nitrohex-3-enamide Chemical compound COCC([N+]([O-])=O)\C(C)=C\C(=N/O)\C(N)=O HCUOEKSZWPGJIM-YBRHCDHNSA-N 0.000 description 5
- 101001109689 Homo sapiens Nuclear receptor subfamily 4 group A member 3 Proteins 0.000 description 5
- 101000598778 Homo sapiens Protein OSCP1 Proteins 0.000 description 5
- 101001067395 Mus musculus Phospholipid scramblase 1 Proteins 0.000 description 5
- 102100022673 Nuclear receptor subfamily 4 group A member 3 Human genes 0.000 description 5
- 238000012986 modification Methods 0.000 description 5
- 230000004048 modification Effects 0.000 description 5
- 102100029469 WD repeat and HMG-box DNA-binding protein 1 Human genes 0.000 description 4
- 101710097421 WD repeat and HMG-box DNA-binding protein 1 Proteins 0.000 description 4
- 238000013481 data capture Methods 0.000 description 4
- 230000000630 rising effect Effects 0.000 description 4
- 230000001360 synchronised effect Effects 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 238000012545 processing Methods 0.000 description 3
- 101150074789 Timd2 gene Proteins 0.000 description 2
- 230000005856 abnormality Effects 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- IYZMXHQDXZKNCY-UHFFFAOYSA-N 1-n,1-n-diphenyl-4-n,4-n-bis[4-(n-phenylanilino)phenyl]benzene-1,4-diamine Chemical compound C1=CC=CC=C1N(C=1C=CC(=CC=1)N(C=1C=CC(=CC=1)N(C=1C=CC=CC=1)C=1C=CC=CC=1)C=1C=CC(=CC=1)N(C=1C=CC=CC=1)C=1C=CC=CC=1)C1=CC=CC=C1 IYZMXHQDXZKNCY-UHFFFAOYSA-N 0.000 description 1
- QZLYKIGBANMMBK-DYKIIFRCSA-N 5β-androstane Chemical compound C([C@H]1CC2)CCC[C@]1(C)[C@@H]1[C@@H]2[C@@H]2CCC[C@@]2(C)CC1 QZLYKIGBANMMBK-DYKIIFRCSA-N 0.000 description 1
- 241001270131 Agaricus moelleri Species 0.000 description 1
- 101150110971 CIN7 gene Proteins 0.000 description 1
- 101150110298 INV1 gene Proteins 0.000 description 1
- 101100397044 Xenopus laevis invs-a gene Proteins 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 238000011084 recovery Methods 0.000 description 1
- 230000001105 regulatory effect Effects 0.000 description 1
- 238000004092 self-diagnosis Methods 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3685—Details of drivers for data electrodes
- G09G3/3688—Details of drivers for data electrodes suitable for active matrices only
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/006—Electronic inspection or testing of displays and display drivers, e.g. of LED or LCD displays
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0264—Details of driving circuits
- G09G2310/027—Details of drivers for data electrodes, the drivers handling digital grey scale data, e.g. use of D/A converters
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
- G09G2330/08—Fault-tolerant or redundant circuits, or circuits in which repair of defects is prepared
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Theoretical Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Nonlinear Science (AREA)
- Optics & Photonics (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Liquid Crystal Display Device Control (AREA)
- Liquid Crystal (AREA)
Description
本発明の第1の実施形態について、図1〜図13を参照して以下に説明する。
表示用駆動回路を使用した表示装置の代表的なものとしては液晶テレビに代表される薄型テレビを挙げることが出来る。液晶テレビ(液晶表示装置)は、表示パネルに半導体集積回路(LSI)で作成した駆動回路を複数実装し、表示を行っている。このような表示装置において、表示駆動用回路に不具合が生じた場合、直接表示不良として、ユーザに認識される。このような不具合が生じた場合、迅速に不具合箇所の修理を行う必要があり、できればユーザが使用している場所にて短時間で修理を終えることが望ましい。表示信号を処理するようなコントロール基板であれば、表示パネルとコネクタで接続されているため交換は容易であるが、表示駆動用回路はコネクタ等で接続されておらず、表示パネルに直接接続されているため、ユーザが製品を使用している場所での交換は困難である。
図2を参照して、本実施形態に係る表示装置90の概略構成を説明する。図2は、図1に示す表示装置90の概略構成を示すブロック図である。
次に、表示装置90における基本動作を説明する。表示装置90は、外部より入力された階調データを、駆動回路20が階調電圧(出力信号)に変換し、表示パネル80が、この階調電圧に基づいて映像を表示する通常動作を行うと共に、駆動回路20が、出力回路ブロック30が不良か否かを検出し、出力回路ブロック30に不良の出力回路があった場合に、駆動回路20が自身を自己修復する自己検出修復動作とを行う。
図3を参照して、本実施形態の駆動回路20の構成について説明する。図3は、駆動回路20の概略構成を示すブロック図である。
図4は、テスト信号testおよび反転テスト信号testBを生成するためのテスト信号生成回路51を示す回路図である。テスト信号生成回路51は、n個のD型フリップフロップDFF1〜DFFn、1個のNORゲートNOR1、1個のANDゲートAND1、およびn個のインバータINV1〜INVnを備えており、D型フリップフロップDFF1〜DFFnは、シフトレジスタ301を構成している。
図5は、駆動回路20における動作確認テスト時のリセット信号RESET、信号TESTSP、信号TESTCKおよびテスト信号test1〜testnの波形を示す図である。動作確認テストは、信号TESTSPを「H」レベルとすることにより開始される。信号TESTCKの立ち上がりにより、信号TESTSPが「H」レベルであることが、フリップフロップDFF1に認識される。これにより、シフトレジスタ301の各フリップフロップDFF1〜DFFnは、信号TESTCKの立ち上がりに同期したパルス信号を、テスト信号test1〜testnおよび反転テスト信号testB1〜testBnとして順次出力する。
次に、第1の実施形態に係る、動作確認テストの1つ目の手順を、図8を参照して以下に説明する。図8は、第1の実施形態に係る動作確認テストの1つ目の手順を示すフローチャート図である。
次に、第1の実施形態に係る、動作確認テストの2つ目の手順を、図9を参照して以下に説明する。図9は、第1の実施形態に係る、動作確認テストの2つ目の手順を示すフローチャート図である。この動作確認テスト2は、動作確認テスト1における、正極性入力端子および負極性入力端子にそれぞれ入力されるテスト用出力信号および参照出力信号の電圧関係を逆にした構成である。
次に、第1の実施形態に係る、動作確認テストの3つ目の手順を、図10を参照して以下に説明する。
次に、第1の実施形態に係る、動作確認テストの4つ目の手順を、図11を参照して以下に説明する。図11は、第1の実施形態に係る、動作確認テストの4つ目の手順を示すフローチャート図である。
次に、第1の実施形態に係る、動作確認テストの5つ目の手順を、図12を参照して以下に説明する。図12は、第1の実施形態に係る、動作確認テストの5つ目の手順を示すフローチャート図である。
次に、判定フラグ4が「H」レベルの信号Flagを記憶している場合、言い換えれば、上記動作確認テスト1〜5において、DAC回路8に不具合があると判定回路3が判定した場合の自己修復について、図13を参照して以下に説明する。図13は、第1の実施形態に係る、自己修復手順を示すフローチャート図である。
本発明の第2の実施形態について、図14および図15を参照して以下に説明する。本実施形態では、第1の実施形態に係る表示装置90の変形例である表示装置190について説明する。
図14を参照して、本実施形態に係る表示装置190の概略構成を説明する。図14は、表示装置190の概略構成を示すブロック図である。表示装置190は、表示パネル80と駆動回路120とを備えている。駆動回路120は、図2に示す駆動回路20において、切替回路60および61を、それぞれ切替回路160および161に置き換えた構成である。
図15を参照して、本実施形態に係る駆動回路120の構成について説明する。図3は、駆動回路120の概略構成を示すブロック図である。
通常動作時は、図4に示すテスト信号生成回路51では、シフトレジスタがリセットされているため、テスト信号test1〜testnは、すべて「L」レベルである。
動作確認テストが開始されると、テスト信号test1が「H」レベルとなり、反転テスト信号testB1が「L」レベルとなる。このとき、ホールド回路7−1の出力と予備のDAC回路8−Bとの間に設けられているスイッチ2aがONすることより、ホールド回路7−1が予備のDAC回路8−Bと接続される。その他のホールド回路7−2〜7−nとDAC回路8−2〜8−nとの接続は、通常動作時と同じである。
本発明の第3の実施形態について、図16〜図19を参照して以下に説明する。本実施形態では、第1の実施形態に係る表示装置90の他の変形例である表示装置290について説明する。
まず、図16を参照して、本実施形態に係る表示装置290の概略構成を説明する。図16は、表示装置290の概略構成を示すブロック図である。表示装置290は、表示パネル80と駆動回路220とを備えている。駆動回路220は、図2に示す駆動回路20において、参照出力回路ブロック41を設けず、切替回路60および61を、それぞれ切替回路260および261に置き換えた構成である。
図17を参照して、本実施形態の駆動回路220の構成について説明する。図3に示す駆動回路20では、動作確認テスト時に、ホールド回路7とDAC回路8との間の接続を切り替える構成であったが、図17に示す駆動回路220では、サンプリング回路6とホールド回路7との間の接続を切り替える構成である。
図18は、テスト信号testおよび反転テスト信号testBを生成するためのテスト信号生成回路53を示す図である。テスト信号生成回路53は、図4に示すテスト信号生成回路51において、シフトレジスタ301およびNORゲートNOR1を、それぞれシフトレジスタ302およびNORゲートNOR2に置き換えた構成である。
図19は、駆動回路220における動作確認テスト時のリセット信号RESET、信号TESTSP、信号TESTCKおよびテスト信号test1〜test(n/2)の波形を示す図である。動作確認テストは、信号TESTSPを「H」レベルとすることにより開始される。信号TESTCKの立ち上がりにより、信号TESTSPが「H」レベルであることが、フリップフロップDFF0に認識される。これにより、シフトレジスタ302の各フリップフロップDFF0〜DFF(n/2)は、信号TESTCKの立ち上がりに同期したパルス信号を、テスト信号test0〜test(n/2)および反転テスト信号testB0〜testB(n/2)として順次出力する。
本発明の第4の実施形態について、図21および図22を参照して以下に説明する。本実施形態では、第1の実施形態に係る表示装置90のさらに他の変形例である表示装置390について説明する。
まず、図21を参照して、本実施形態の表示装置390の概略構成を説明する。図21は、表示装置390の概略構成を示すブロック図である。表示装置390は、表示パネル80と駆動回路320とを備えている。駆動回路320は、図16に示す駆動回路220において、切替回路260および261を、それぞれ切替回路360および361に置き換えた構成である。
図22を参照して、本実施形態の駆動回路320の構成について説明する。図22は、駆動回路320の概略構成を示すブロック図である。
通常動作時は、第3の実施形態における通常動作と同様、テスト信号test0〜test(n/2)は、すべて「L」レベルであり、反転テスト信号testB0〜testB(n/2)はすべて「H」レベルである。したがって、サンプリング回路6−1〜6−nは、それぞれホールド回路7−1〜7−nに接続され、予備のホールド回路7−C、7−Dは、どのサンプリング回路6とも接続されない。
動作確認テストは、図18に示すテスト信号生成回路53において、信号TESTSPを「H」レベルとすることにより開始される。これにより、図19に示すように、テスト信号test0〜test(n/2)が順次「H」レベルとなる。
本発明の第5の実施形態について、図23〜図27を参照して以下に説明する。本実施形態では、第1の実施形態に係る表示装置90のさらに他の変形例である表示装置490について説明する。
図23を参照して、本実施形態に係る表示装置490の概略構成を説明する。図23は、表示装置490の概略構成を示すブロック図である。表示装置490は、表示パネル80と駆動回路420とを備えている。駆動回路420は、図2に示す駆動回路20において、切替回路61を切替回路461に置き換えた構成である。
図24を参照して、本実施形態に係る駆動回路420の構成について説明する。図24は、駆動回路420の概略構成を示すブロック図である。
図25は、駆動回路420における動作確認テスト時の、サンプリング信号STR1〜STR3、サンプルリング回路6−1〜6−3からの出力、信号LS、ホールド回路7−1〜7−3からの出力、および出力端子OUTからの出力の波形を示す図である。サンプリング信号STR1〜STR3は、図示しないポインター用シフトレジスタにより作成されるパルス信号であり、それぞれサンプルリング回路6−1〜6−3のゲートに入力されて、サンプルリング回路6−1〜6−3の動作を制御する。図25では、サンプリング信号は、サンプリング信号STR3までしか示されていないが、駆動回路420では、サンプリング信号STR1〜STRnがそれぞれサンプリング回路6−1〜6−nのゲートに入力される。なお、参照用サンプリング回路6−Aのゲートには、動作確認テスト用のサンプリング信号である信号TSTR1が入力される。
動作確認テストでは、データバスに、通常表示用の階調データの他、参照用階調データとテスト用階調データとを供給する。通常表示用の階調データ、参照用階調データおよびテスト用階調データを供給するタイミングについて、図26および図27に基づいて説明する。
信号LSが最初に立ち上がるタイミングTim1では、図24に示す駆動回路420は、以下の(1)〜(4)のように動作する。
(1)信号LSが「H」レベルとなり、サンプリング回路6に保持された階調データがホールド回路7に転送される。
(2)テスト信号testA1が「H」レベルとなり、数3より、ゲート信号TA1〜TAnが「L」レベルから「H」レベルに切り替わる。これにより、スイッチSWA1〜SWAnでは、端子0と端子2とが接続され、サンプリング信号STRi(i=1〜n−1)はサンプリング回路6−(i+1)に入力され、サンプリング信号STRnは、予備のサンプリング回路6−Bに入力される。
(3)データバスには通常駆動用の階調データに代わり、自己検出に使用する参照用階調データが供給される。
(4)参照用サンプリング回路6−Aのゲートに入力される信号TSTR1を「H」レベルにすることにより、参照用サンプリング回路6−Aがデータバスから参照用階調データを取り込む。参照用ホールド回路7−Aに入力される信号LSは「H」レベルであるので、同時に参照用階調データは参照用サンプリング回路6−Aからホールド回路7−Aに入力され、ホールド回路7−Aは参照用階調データを保持する。
続いて、信号LSが立ち下がるタイミングTim2では、ホールド回路7とDAC回路8との接続は変更されないので、ホールド回路7−1に保持されている階調データは、DAC回路8−1によって階調電圧に変換されて、出力端子OUT1から出力される。つまり、出力端子OUT1から出力される階調電圧は、タイミングTim1より前におけるサンプリング回路6−1と出力端子OUT1との接続関係を保持した状態で出力端子OUT1から出力される階調電圧と同一である。同様に出力端子OUT2〜OUTnからの階調電圧は、タイミングTim1より前におけるサンプリング回路6−2〜6−nと出力端子OUT2〜nとの接続関係を保持した状態で出力端子OUT2〜nから出力される階調電圧とそれぞれ同一である。
次に信号LSが立ち上がるタイミングTim3において、駆動回路420は、以下の(1)〜(6)のように動作する。
(1)信号LSが「H」レベルとなり、サンプリング回路6に保持された階調データがホールド回路7に転送される。
(2)テスト信号test1が「H」レベルとなり、数4より、ゲート信号TB1〜TBnが「L」レベルから「H」レベルに切り替わる。これにより、スイッチSWB1〜SWBnでは、端子0と端子2とが接続され、出力端子OUTi(i=1〜n−1)はオペアンプ1−(i+1)に入力され、出力端子OUTnは、予備のオペアンプ1−Bに入力される。これにより、サンプリング回路6−1、ホールド回路7−1、DAC回路8−1およびオペアンプ1−1は、表示パネル80の駆動とは無関係になる。
(3)データバスには通常駆動用の階調データに代わり、自己検出に使用するテスト用階調データが供給される。
(4)信号TSTR2が「H」レベルとなり、テスト信号testA1が「H」レベルであることから、信号TSTR2がサンプリング回路6−1のゲートに入力される。これにより、サンプリング回路6−1は、データバスからテスト用階調データを取り込む。また、ホールド回路7−1に入力される信号LSは「H」レベルであるので、同時にテスト用階調データはサンプリング回路6−1からホールド回路7−1に入力され、ホールド回路7−1はテスト用階調データを保持する。
(5)テスト信号test1が「H」レベルであり、反転テスト信号testB1が「L」レベルであるので、オペアンプ1−1はコンパレータとして機能する。ここで、これにより、DAC回路8−1からはテスト用出力信号がオペアンプ1−1の正極性入力端子に入力され、参照用DAC回路8−Aからは参照出力信号がオペアンプ1−1の負極性入力端子に入力される。
(6)オペアンプ1−1からの出力は、判定回路3−1に入力され、判定回路3−1では、自身が記憶した期待値と、オペアンプ1−1からの出力とを比較する。当該期待値は、参照用階調データおよびテスト用階調データに基づき設定できる。これにより、1列目の出力回路の不具合を検出する。
データバスにはテスト用階調データに代わり、通常駆動用の階調データが供給される。なお、駆動回路420は、タイミングTim3における接続状態で、表示パネルへ階調電圧の出力を継続する。
さらに次に信号LSが立ち上がるタイミングTim5では、通常駆動用の階調データに代わり、データバスに参照用階調データが供給される。また、参照用サンプリング回路6−Aのゲートに入力される信号TSTR1が再び「H」レベルとなり、サンプリング回路6−A、ホールド回路7−Aに参照用階調データが保持される。
タイミングTim5の次に信号LSが立ち下がるタイミングTim6では、データバスには参照用階調データに代わり、通常駆動用の階調データが供給される。駆動回路420は、タイミングTim3における接続状態で、表示パネルへ階調電圧の出力を継続する。
タイミングTim6の次に信号LSが立ち上がるタイミングTim7では、データバスには通常駆動用の階調データに代わり、テスト用階調データが供給される。同時に、信号TSTR2を「H」レベルにして、サンプリング回路6−1およびホールド回路7−1にテスト用階調データを保持させる。これにより、タイミングTim3と同様に、参照用ホールド回路7−Aには、参照用階調データが保持され、ホールド回路7−1には、テスト用階調データが保持されている状態となる。オペアンプ1−1はコンパレータとして機能し、タイミングTim3と同様に、1列目の出力回路の不具合の検出を行う。
上記の実施形態1および2では、通常の出力回路、予備の出力回路、および参照用出力回路を設け、各出力回路の比較と表示パネルの駆動とを同時に行い、表示パネルを駆動する出力回路の切り替えは、DAC回路とホールド回路との接続、およびオペアンプと出力端子との接続を切り替えることで行っている。また、実施形態3および4では、通常の出力回路および予備の出力回路を設け、各出力回路の比較と表示パネルの駆動とを同時に行い、表示パネルを駆動する出力回路の切り替えは、サンプリング回路とホールド回路との接続、およびオペアンプと出力端子との接続を切り替えることで行っている。また、実施形態5では、通常の出力回路、予備の出力回路、および参照用出力回路を設け、各出力回路の比較と表示パネルの駆動とを同時に行い、表示パネルを駆動する出力回路の切り替えは、データバスとサンプリング回路との接続、およびを切り替え、およびオペアンプと出力端子との接続を切り替えることで行っている。
3−1〜3−n、3−C、3−D 判定回路(判定手段)
6−1〜6−n、6−A、6−B サンプリング回路
7−1〜7−n、7−A〜7−D ホールド回路
8−1〜8−n、8−A〜8−D DAC回路(デジタルアナログコンバータ)
10 ソースドライバ(駆動回路)
20、120、220、320、420 駆動回路
30 出力回路ブロック(第1の出力回路)
40 予備出力回路ブロック(第2の出力回路)
41 参照出力回路ブロック(第3の出力回路)
50 比較判定回路(比較手段、判定手段、自己検出・自己修復手段)
60、160、260、360 切替回路(切替手段、自己検出・自己修復手段)
61、161、261、361、461 切替回路(制御手段、自己検出・自己修復手 段)
80 表示パネル
90,190、290、390、490 表示装置
SWA1〜SWAn スイッチ(制御回路)
SWB1〜SWBn スイッチ(切替回路)
TDATA テスト用データバス(データバス)
Claims (17)
- 表示装置に映像信号を出力するn個(nは2以上の自然数)の出力端子と、自身の不良を検出し修復する手段を有する駆動回路であって、
入力データを映像信号に変換するとともに、上記出力端子に切り離し可能に接続された、n個の第1の出力回路と、
入力データを映像信号に変換するとともに、上記出力端子に切り離し可能に接続された、p個以上(pは1以上n以下の自然数)の第2の出力回路と、
上記出力端子に接続されず、入力データを映像信号に変換する第3の出力回路と、
上記第1の出力回路からp個の出力回路を選択し、上記出力端子との接続を切り離すとともに、上記第2の出力回路からp個の出力回路を上記出力端子に接続する切替手段と、
選択された第1の出力回路からの映像信号と、上記第3の出力回路からの映像信号とを比較する比較手段と、
当該比較手段の比較結果に基づき、上記選択された第1の出力回路が不良か否かを判定する判定手段とを備え、
上記映像信号が階調電圧であり、上記第1〜第3の出力回路は、上記入力データを上記階調電圧に変換するデジタルアナログコンバータを備え、
上記比較手段は、上記選択された第1の出力回路に備えられるデジタルアナログコンバータからの階調電圧と、上記第3の出力回路に備えられるデジタルアナログコンバータからの階調電圧とを比較し、
上記第1の出力回路は、上記デジタルアナログコンバータの出力バッファーとしてオペアンプを備え、
上記オペアンプは、当該オペアンプを備える第1の出力回路が上記切替手段によって選択されて上記出力端子と接続されていないときに、コンパレータとして動作し、
上記比較手段は、上記コンパレータとして動作するオペアンプであることを特徴とする駆動回路。 - 上記切替手段は、
q番目からq+p−1番目(q+p−1はn以下の自然数)の上記第1の出力回路が選択された場合、r番目(rはq未満の自然数)の上記出力端子にr番目の上記第1の出力回路を接続すると共に、s番目(sはq以上n−p以下の自然数)の上記出力端子に、s+p番目の上記第1の出力回路を接続し、t番目(tはn−pより大きくn以下の自然数)の上記出力端子に、上記第2の出力回路を接続することを特徴とする請求項1に記載の駆動回路。 - 上記切替手段は、上記選択された第1の出力回路が接続を切り離した出力端子と上記第2の出力回路とを接続することを特徴とする請求項1に記載の駆動回路。
- 上記入力データが供給されるデータバスを介して、上記第1〜第3の出力回路に上記入力データを入力する制御手段を備え、
上記制御手段は、上記選択された第1の出力回路に入力される入力データと、上記第3の出力回路に入力される入力データとが異なる値の入力データとなるように制御することを特徴とする請求項1〜3のいずれか1項に記載の駆動回路。 - 上記データバスは、第1〜第3のデータバスから構成され、
上記制御手段は、
上記第1のデータバスを介して、上記選択された第1の出力回路を除く第1の出力回路と上記第2の出力回路とに上記入力データを入力し、
上記第2のデータバスを介して、上記選択された第1の出力回路に上記入力データを入力し、
上記第3のデータバスを介して、上記第3の出力回路に上記入力データを入力することを特徴とする請求項4に記載の駆動回路。 - 上記制御手段は、1つのデータバスを介して上記第1〜第3の出力回路に上記入力データを入力することを特徴とする請求項4に記載の駆動回路。
- 上記第3の出力回路は、上記コンパレータとして動作するオペアンプに接続されることを特徴とする請求項1〜6のいずれか1項に記載の駆動回路。
- 上記オペアンプは、当該オペアンプを備える第1の出力回路が上記出力端子と接続されているときに、ボルテージフォロワとして動作することを特徴とする請求項7に記載の駆動回路。
- 上記判定手段は、上記選択された第1の出力回路および上記第3の出力回路にそれぞれ入力される入力データに対応する、上記比較手段からの比較結果を期待値として記憶しており、
上記比較結果と上記期待値とが異なる場合に、上記選択された第1の出力回路を不良であると判定することを特徴とする請求項1〜8のいずれか1項に記載の駆動回路。 - 表示装置に映像信号を出力するn個(nは2以上の自然数)の出力端子と、自身の不良を検出し修復する手段を有する駆動回路であって、
入力データを映像信号に変換するとともに、上記出力端子に切り離し可能に接続された、n個の第1の出力回路と、
入力データを映像信号に変換するとともに、上記出力端子に切り離し可能に接続された、u個以上(uは2以上n以下の偶数)の第2の出力回路と、
上記第1の出力回路からu個の出力回路を選択し、上記出力端子との接続を切り離すとともに、上記第2の出力回路からu個の出力回路を上記出力端子に接続する切替手段と、
選択された第1の出力回路のうち任意の2つを第1の選択出力回路および第2の選択出力回路として、上記第1の選択出力回路からの映像信号と、上記第2の選択出力回路の映像信号とを比較する比較手段と、
当該比較手段の比較結果に基づき、上記選択された第1の出力回路が不良か否かを判定する判定手段とを備え、
上記映像信号が階調電圧であり、上記第1の出力回路は、上記入力データを上記階調電圧に変換するデジタルアナログコンバータを備え、
上記比較手段は、上記第1の選択出力回路に備えられるデジタルアナログコンバータからの階調電圧と、上記第2の選択出力回路に備えられるデジタルアナログコンバータからの階調電圧とを比較し、
上記第1の出力回路は、上記デジタルアナログコンバータの出力バッファーとしてオペアンプを備え、
上記オペアンプは、当該オペアンプを備える第1の出力回路が上記切替手段によって選択されて上記出力端子と接続されていないときに、コンパレータとして動作し、
上記比較手段は、上記コンパレータとして動作するオペアンプであることを特徴とする駆動回路。 - 上記切替手段は、
v番目からv+u−1番目(v+u−1はn以下の自然数)の上記出力回路が選択された場合、w番目(wはv未満の自然数)の上記出力端子にw番目の上記第1の出力回路を接続すると共に、x番目(xはv以上n−u以下の自然数)の上記出力端子に、x+u番目の上記第1の出力回路を接続し、y番目(yはn−uより大きくn以下の自然数)の上記出力端子に、上記第2の出力回路を接続することを特徴とする請求項10に記載の駆動回路。 - 上記切替手段は、上記選択された第1の出力回路が接続を切り離した出力端子と上記第2の出力回路とを接続することを特徴とする請求項10に記載の駆動回路。
- 上記第1〜第3の出力回路に上記入力データを入力する制御手段を備え、
上記制御手段は、上記第1の選択出力回路に入力される入力データと、上記第2の選択出力回路に入力される入力データとが異なる値の入力データとなるように制御することを特徴とする請求項10〜12のいずれか1項に記載の駆動回路。 - 上記オペアンプは、当該オペアンプを備える第1の出力回路が上記出力端子と接続されているときに、ボルテージフォロワとして動作することを特徴とする請求項10〜13のいずれか1項に記載の駆動回路。
- 上記判定手段は、上記第1の選択出力回路と上記第2の選択出力回路とに入力される入力データに対応する、上記比較手段からの比較結果を期待値として記憶しており、
上記比較結果と上記期待値とが異なる場合に、上記選択された第1の出力回路を不良であると判定することを特徴とする請求項10〜14のいずれか1項に記載の駆動回路。 - 上記第1の出力回路は、
上記入力データを時分割で取り込んで保持するサンプリング回路と、
上記サンプリング回路に保持された入力データを時分割で取り込んで上記デジタルアナログコンバータに出力するホールド回路とを備え、
上記制御手段は、
通常駆動時に、上記サンプリング回路に上記入力データを入力し、
自己検出時に、上記選択された第1の出力回路のデジタルアナログコンバータに上記入力データを入力することを特徴とする請求項13に記載の駆動回路。 - 請求項1〜16のいずれか1項に記載の駆動回路を備えていることを特徴とする表示装置。
Priority Applications (6)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008304735A JP5154386B2 (ja) | 2008-11-28 | 2008-11-28 | 駆動回路および表示装置 |
US13/131,419 US20110254822A1 (en) | 2008-11-28 | 2009-11-25 | Drive circuit, display device and method for self-detecting and self-repairing drive circuit |
KR1020117014516A KR101247904B1 (ko) | 2008-11-28 | 2009-11-25 | 구동 회로, 표시 장치 및 구동 회로의 자기 검출ㆍ자기 수복 방법 |
PCT/JP2009/069839 WO2010061839A1 (ja) | 2008-11-28 | 2009-11-25 | 駆動回路、表示装置および駆動回路の自己検出・自己修復方法 |
CN200980147209.8A CN102227764B (zh) | 2008-11-28 | 2009-11-25 | 驱动电路、显示装置以及驱动电路的自检测/自修复方法 |
TW098140407A TWI424402B (zh) | 2008-11-28 | 2009-11-26 | 驅動電路、顯示裝置及驅動電路之自我檢測及自我修復方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008304735A JP5154386B2 (ja) | 2008-11-28 | 2008-11-28 | 駆動回路および表示装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010128324A JP2010128324A (ja) | 2010-06-10 |
JP5154386B2 true JP5154386B2 (ja) | 2013-02-27 |
Family
ID=42225712
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008304735A Expired - Fee Related JP5154386B2 (ja) | 2008-11-28 | 2008-11-28 | 駆動回路および表示装置 |
Country Status (6)
Country | Link |
---|---|
US (1) | US20110254822A1 (ja) |
JP (1) | JP5154386B2 (ja) |
KR (1) | KR101247904B1 (ja) |
CN (1) | CN102227764B (ja) |
TW (1) | TWI424402B (ja) |
WO (1) | WO2010061839A1 (ja) |
Families Citing this family (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101133486B1 (ko) * | 2008-02-28 | 2012-07-12 | 샤프 가부시키가이샤 | 구동 회로 및 표시 장치 |
US8810268B2 (en) * | 2010-04-21 | 2014-08-19 | Taiwan Semiconductor Manufacturing Company, Ltd. | Built-in self-test circuit for liquid crystal display source driver |
EP2801022A1 (en) | 2012-01-05 | 2014-11-12 | American Panel Corporation Inc. | Redundant control system for lcd |
TWI463471B (zh) * | 2012-08-13 | 2014-12-01 | Novatek Microelectronics Corp | 液晶顯示面板的驅動裝置 |
CN104284210A (zh) * | 2013-07-05 | 2015-01-14 | 上海帕科软件科技有限公司 | Iptv故障自诊断网络系统 |
CN103745700B (zh) * | 2013-12-27 | 2015-10-07 | 深圳市华星光电技术有限公司 | 自修复型栅极驱动电路 |
JP6027570B2 (ja) * | 2014-03-27 | 2016-11-16 | 大陽日酸株式会社 | 冗長化システム、故障検出装置、冗長化方法 |
JP6706954B2 (ja) * | 2016-04-01 | 2020-06-10 | 三菱電機株式会社 | ドライバicおよび液晶表示装置 |
CN105976785B (zh) * | 2016-07-21 | 2018-12-28 | 武汉华星光电技术有限公司 | Goa电路及液晶显示面板 |
US11011096B2 (en) * | 2016-08-25 | 2021-05-18 | Sharp Nec Display Solutions, Ltd. | Self-diagnostic imaging method, self-diagnostic imaging program, display device, and self-diagnostic imaging system |
EP3580744A1 (en) | 2017-02-09 | 2019-12-18 | L-3 Technologies, Inc. | Fault-tolerant liquid crystal displays for avionics systems |
US20200013321A1 (en) * | 2018-07-09 | 2020-01-09 | Sharp Kabushiki Kaisha | Display device and method for detecting state thereof |
JP7065409B2 (ja) | 2018-09-25 | 2022-05-12 | パナソニックIpマネジメント株式会社 | 処理システム、センサシステム、移動体、異常判定方法、及びプログラム |
CN110415632B (zh) * | 2019-07-23 | 2023-01-17 | 安徽天域视听器材有限公司 | 基于语音控制的视频传输系统及其传输方法 |
US11783739B2 (en) * | 2020-09-10 | 2023-10-10 | Apple Inc. | On-chip testing architecture for display system |
TWI774272B (zh) * | 2021-03-15 | 2022-08-11 | 瑞昱半導體股份有限公司 | 影像顯示系統、影像處理電路與面板驅動方法 |
TWI780869B (zh) * | 2021-08-23 | 2022-10-11 | 大陸商集創北方(珠海)科技有限公司 | 具自我偵錯功能之顯示驅動晶片、顯示裝置及資訊處理裝置 |
Family Cites Families (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4853901A (en) * | 1986-02-18 | 1989-08-01 | Diagnostic Services, Inc. | Automatic liquid level recording device |
GB9705436D0 (en) * | 1997-03-15 | 1997-04-30 | Sharp Kk | Fault tolerant circuit arrangements |
JPH11272224A (ja) * | 1998-03-24 | 1999-10-08 | Toshiba Corp | 表示装置の駆動回路 |
US6816143B1 (en) * | 1999-11-23 | 2004-11-09 | Koninklijke Philips Electronics N.V. | Self diagnostic and repair in matrix display panel |
US7187805B1 (en) * | 1999-11-23 | 2007-03-06 | Xerox Corporation | Maximum likelihood estimation of JPEG quantization values |
JP2002043943A (ja) * | 2000-07-21 | 2002-02-08 | Toshiba Corp | アナログ出力装置 |
JP4564146B2 (ja) * | 2000-08-31 | 2010-10-20 | シャープ株式会社 | 液晶駆動回路及びそれを用いた液晶表示装置 |
JP4068040B2 (ja) * | 2003-10-10 | 2008-03-26 | 富士通株式会社 | オペアンプ、ラインドライバおよび液晶表示装置 |
TWI278647B (en) * | 2003-11-07 | 2007-04-11 | Renesas Tech Corp | Semiconductor device and testing method thereof |
JP3969387B2 (ja) * | 2003-12-05 | 2007-09-05 | 松下電器産業株式会社 | 映像信号出力装置 |
JP2008139861A (ja) * | 2006-11-10 | 2008-06-19 | Toshiba Matsushita Display Technology Co Ltd | 有機発光素子を用いたアクティブマトリクス型表示装置、および有機発光素子を用いたアクティブマトリクス型表示装置の駆動方法 |
JP5179775B2 (ja) * | 2007-04-19 | 2013-04-10 | ラピスセミコンダクタ株式会社 | オフセットキャンセル装置、icチップ、及び駆動ic |
JP4277055B2 (ja) * | 2007-05-29 | 2009-06-10 | シャープ株式会社 | 駆動回路、表示装置、およびテレビジョンシステム |
JP2009008943A (ja) * | 2007-06-28 | 2009-01-15 | Sony Corp | 表示装置 |
KR101133486B1 (ko) * | 2008-02-28 | 2012-07-12 | 샤프 가부시키가이샤 | 구동 회로 및 표시 장치 |
-
2008
- 2008-11-28 JP JP2008304735A patent/JP5154386B2/ja not_active Expired - Fee Related
-
2009
- 2009-11-25 KR KR1020117014516A patent/KR101247904B1/ko active IP Right Grant
- 2009-11-25 WO PCT/JP2009/069839 patent/WO2010061839A1/ja active Application Filing
- 2009-11-25 US US13/131,419 patent/US20110254822A1/en not_active Abandoned
- 2009-11-25 CN CN200980147209.8A patent/CN102227764B/zh active Active
- 2009-11-26 TW TW098140407A patent/TWI424402B/zh active
Also Published As
Publication number | Publication date |
---|---|
KR20110089434A (ko) | 2011-08-08 |
TWI424402B (zh) | 2014-01-21 |
WO2010061839A1 (ja) | 2010-06-03 |
JP2010128324A (ja) | 2010-06-10 |
KR101247904B1 (ko) | 2013-03-26 |
US20110254822A1 (en) | 2011-10-20 |
CN102227764A (zh) | 2011-10-26 |
CN102227764B (zh) | 2014-04-16 |
TW201037659A (en) | 2010-10-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5154386B2 (ja) | 駆動回路および表示装置 | |
TWI391901B (zh) | 驅動電路、顯示裝置及電視系統 | |
US8068080B2 (en) | Display apparatus, source driver, and display panel driving method | |
US8026889B2 (en) | Drive circuit of display device and method of testing the same | |
JP6653593B2 (ja) | 表示装置及び表示装置の検査方法 | |
WO2009107469A1 (ja) | 駆動回路および表示装置 | |
US10074336B2 (en) | Voltage transmission circuit, voltage transmitting circuit and voltage receiving circuit | |
JP2006154772A (ja) | 液晶表示装置、液晶ドライバ及びその動作方法 | |
US11727838B2 (en) | Display driver and display device | |
JP2011015231A (ja) | 半導体集積回路および液晶駆動回路 | |
JP2018004887A (ja) | 表示制御デバイス及び表示パネルモジュール | |
JP4094328B2 (ja) | 表示装置駆動回路および表示装置駆動回路の駆動方法 | |
US20060181526A1 (en) | Display driver | |
WO2010058836A1 (ja) | 表示装置、およびテレビジョンシステム | |
WO2010035792A1 (ja) | 表示装置、およびテレビジョンシステム | |
WO2010035785A1 (ja) | 表示装置、およびテレビジョンシステム | |
JP5015037B2 (ja) | 駆動回路および該駆動回路を備えた表示装置 | |
JP5015038B2 (ja) | 駆動回路および該駆動回路を備えた表示装置 | |
JP5015041B2 (ja) | 駆動回路および駆動回路を備えた表示装置 | |
JP2022154047A (ja) | 表示装置、表示ドライバ、及び故障検査方法 | |
JP2019113710A (ja) | 電気光学装置 | |
JPH07199876A (ja) | シフトレジスタ及びアクティブマトリクス方式tft−lcd並びに駆動回路の駆動方法 | |
JP7055616B2 (ja) | ラッチ回路及び表示ドライバ | |
JP4066328B2 (ja) | 液晶駆動回路 | |
JPH11326422A (ja) | 表示装置用駆動回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110223 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120724 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120913 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20121106 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20121205 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20151214 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5154386 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |