TWI391901B - 驅動電路、顯示裝置及電視系統 - Google Patents

驅動電路、顯示裝置及電視系統 Download PDF

Info

Publication number
TWI391901B
TWI391901B TW097119814A TW97119814A TWI391901B TW I391901 B TWI391901 B TW I391901B TW 097119814 A TW097119814 A TW 097119814A TW 97119814 A TW97119814 A TW 97119814A TW I391901 B TWI391901 B TW I391901B
Authority
TW
Taiwan
Prior art keywords
circuit
output
signal
output circuit
preliminary
Prior art date
Application number
TW097119814A
Other languages
English (en)
Other versions
TW200917222A (en
Inventor
Shunichi Murahashi
Hiroaki Fujino
Masafumi Katsutani
Shinsuke Anzai
Original Assignee
Sharp Kk
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Kk filed Critical Sharp Kk
Publication of TW200917222A publication Critical patent/TW200917222A/zh
Application granted granted Critical
Publication of TWI391901B publication Critical patent/TWI391901B/zh

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/006—Electronic inspection or testing of displays and display drivers, e.g. of LED or LCD displays
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/027—Details of drivers for data electrodes, the drivers handling digital grey scale data, e.g. use of D/A converters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0278—Details of driving circuits arranged to drive both scan and data electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/08—Fault-tolerant or redundant circuits, or circuits in which repair of defects is prepared
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/12—Test circuits or failure detection circuits included in a display system, as permanent part thereof
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Liquid Crystal (AREA)

Description

驅動電路、顯示裝置及電視系統
本發明關於一種驅動顯示面板之驅動電路，其對DA(Digital Analog，數位類比)轉換器輸出電路中之不良進行自我檢測及自我修復。
近年來，伴隨液晶面板等之大型化以及高精細化，液晶驅動用半導體積體電路中，液晶驅動用輸出端子之端子數增加，且自輸出端子輸出之多值電壓多灰階化。例如，目前主流之液晶驅動用半導體積體電路有包含可輸出256灰階之電壓之約500個輸出端子者。進而，目前亦正在開發包含1000個以上之輸出端子之液晶驅動用半導體積體電路。又，伴隨液晶面板之多色化，亦正在開發可輸出1024灰階之灰階輸出電壓之液晶驅動用半導體積體電路。
以下，參照圖27來說明先前之液晶驅動用半導體積體電路之構成。圖27係表示先前之液晶驅動用半導體積體電路之構成之方塊圖。
圖27所示之液晶驅動用半導體積體電路101可自n根液晶驅動用訊號輸出端子分別輸出m灰階之輸出電壓。首先，就液晶驅動用半導體積體電路101之構成加以說明。液晶驅動用半導體積體電路101於外部包括時脈輸入端子102、具有複數個訊號輸入端子之灰階資料輸入端子103、LOAD訊號輸入端子104、以及作為基準電源端子之V0端子105、V1端子106、V2端子107、V3端子108、V4端子109。進 而，液晶驅動用半導體積體電路101包含n個液晶驅動用訊號輸出端子111－1~111－n(以下，將液晶驅動用訊號輸出端子稱為訊號輸出端子。進而，將液晶驅動用訊號輸出端子111－1~111－n總稱為訊號輸出端子111)。又，液晶驅動用半導體積體電路101包含基準電源校正電路121、指標用移位暫存器電路123、鎖存電路部124、保持電路125、D/A轉換器(Digital Analog Converter，數位類比轉換器：以下稱為DAC)電路126、以及輸出緩衝器127。又，指標用移位暫存器電路123由n段之移位暫存器電路123－1~123－n構成。進而，鎖存電路部124由n個鎖存電路124－1~124－n構成，以及，保持電路125由n個保持電路125－1~125－n構成。又，DAC電路126由n個DAC電路126－1~126－n構成。此外，輸出緩衝器127由n個輸出緩衝器127－1至127－n構成，各輸出緩衝器由運算放大器構成。
其次，就液晶驅動用半導體積體電路101之動作加以說明。指標用移位暫存器電路123根據自時脈輸入端子102輸入之時脈輸入訊號，依序選擇第1個鎖存電路124－1至第n個鎖存電路124－n為止。由指標用移位暫存器電路123所選擇之鎖存電路124儲存來自灰階資料輸入端子103之灰階輸出資料。再者，灰階輸出資料係與上述時脈輸入訊號同步之資料，其與每個鎖存電路124相對應，換言之，與每個訊號輸出端子111相對應。因此，各鎖存電路124－1~124－n可儲存與每個訊號輸出端子111相對應之各自不同之值之灰階輸出資料。儲存於鎖存電路124－1~124－n中之灰階輸 出資料藉由資料LOAD訊號，而分別傳送至相對應之n個保持電路125－1~125－n。進而，保持電路125－1~125－n將自鎖存電路124－1~124－n輸入之灰階輸出資料作為數位資料，輸出至DAC電路126－1~126－n。
此處，DAC電路126－1~126－n根據來自保持電路125之灰階輸出資料，選擇m種灰階電壓中之1個電壓值，將其輸出至輸出緩衝器127－1~127－n。再者，DAC電路126可藉由自基準電源端子V0端子105~V4端子109輸入之電壓，輸出m種灰階電壓。其次，輸出緩衝器127對來自DAC電路126之灰階電壓進行緩衝，作為液晶面板驅動用訊號而輸出至訊號輸出端子111－1~111－n。
如上所述，需要個數與液晶驅動用訊號輸出端子111之個數相同之移位暫存器電路123、鎖存電路124、保持電路125、DAC電路126以及輸出緩衝器127，若液晶驅動用訊號輸出端子111之個數為1000個，則上述各電路124~127亦分別需要1000個。
如上所述，近年來，液晶面板等顯示裝置正變得大型化．高精細化，全規格之高精細電視(HDTV：High Definition Television，高清晰度電視)中，資料線數為1920根。因此，顯示驅動用半導體積體電路必需將R．G．B之灰階電壓訊號供給至每根資料線，結果為，顯示驅動用半導體積體電路必需包含1920根×3(R．G．B)＝5760根之輸出數，換言之，5760個液晶驅動用訊號輸出端子。此處，當將1個顯示驅動用半導體積體電路之輸出數設為720根時，必需 有8個顯示驅動用半導體積體電路。
一般而言，顯示驅動用半導體積體電路於晶圓階段進行測試，於封裝之後進行出貨測試，於搭載至液晶面板之後進行顯示測試。進而，藉由預燒及應力測試之篩選測試，剔除可能引起初始不良之半導體積體電路。因此，不會將搭載有引起顯示不良之顯示驅動用半導體積體電路之顯示裝置出貨至市場。然而，使用在出貨前之測試或篩選測試時未判斷為不良之顯示裝置之期間，由於極微小之缺陷或附著混入有異物而極少產生顯示不良。例如，即使顯示驅動用半導體積體電路之1根資料線於出貨後產生顯示不良之比例為0.01 ppm(一億分之一)，於資料線數為5760根之全規格之HDTV中，顯示不良之產生比例為57.6 ppm(100萬分之57.6)。亦即，約17361台中有1台會產生顯示不良，且越大型化．高精細化，則顯示不良之產生比例越高。
於產生此種顯示不良之情形時，必需迅速地回收顯示裝置，對顯示驅動用半導體積體電路進行修理，但回收修理當然需要較大之成本，且商品形象變差。
此處，先前技術中揭示有如下內容：於顯示驅動用半導體積體電路中，設置缺陷電路中所包含之預備電路，將具有缺陷之電路切換為預備電路，藉此，避免顯示驅動用半導體積體電路之不良。
具體而言，專利文獻1中揭示有如下方法：顯示驅動用半導體積體電路於移位暫存器之各段包含預備之並聯電路，進行移位暫存器之自我檢查，根據該檢查結果，選擇 並聯電路中之無缺陷者，藉此，避免由存在缺陷之移位暫存器所引起之顯示不良。進而，專利文獻2中揭示有如下方法：於DAC電路之輸入與輸出中設置選擇器，根據記憶有存在缺陷之DAC電路之位置的RAM(Random access memory，隨機存取記憶體)資訊，對選擇器進行切換，選擇並使用無缺陷之DAC電路。
[專利文獻1] 日本國公開專利公報「日本專利特開平6－208346號」(公開日：1994年7月26日) [專利文獻2] 日本國公開專利公報「日本專利特開平8－278771號」(公開日：1996年10月22日)
然而，專利文獻1揭示有設置與移位暫存器並聯之預備電路以檢測移位暫存器之缺陷之方法、以及將存在缺陷之移位暫存器切換為預備移位暫存器之自我修復方法，但並未揭示其他DAC電路等輸出電路之檢測缺陷之方法或自我修復方法。
又，專利文獻2完全未揭示對存在缺陷之DAC電路進行檢測之方法。
本發明提供一種驅動顯示面板之驅動電路，其於輸出電路或輸出電路區塊存在缺陷時可進行自我修復，且包含如下之具體機構，該機構即便於將驅動電路安裝至顯示裝置之後，亦可容易地對輸出電路或輸出電路周邊之輸出區塊 之缺陷進行檢測。
為解決上述問題，本發明之驅動電路之特徵在於，
其係驅動上述顯示面板之驅動電路，其包括連接於顯示面板之輸出端子、包含可連接於上述輸出端子之輸出電路之輸出電路區塊、以及包含可連接於上述輸出端子之預備輸出電路之預備輸出電路區塊，上述驅動電路包含：比較機構，其對來自上述輸出電路之輸出訊號、與來自上述預備輸出電路之輸出訊號進行比較；判定機構，其根據上述比較機構之比較結果，判定上述輸出電路是否不良；以及連接切換機構，其於上述判定機構之判定結果為不良之情形，代替上述輸出電路而使上述預備輸出電路連接於上述輸出端子。
首先，本發明之驅動電路係用以驅動顯示面板者。因此，該驅動電路至基本動作，係將用以驅動顯示面板之灰階電壓輸出至連接於顯示面板之輸出端子。
根據上述構成，於比較機構中，對來自連接於輸出端子之輸出區塊中所包含之輸出電路的輸出訊號、與來自未連接於輸出端子之預備輸出區塊中所包含之預備輸出電路的輸出訊號進行比較。此處，比較機構藉由對兩個輸出訊號進行比較，換言之，藉由對兩個灰階電壓進行比較，而於輸出電路中存在缺陷時以及無缺陷時，輸出不同值之訊號。
具體而言，例如，將灰階m之輸入訊號輸入至輸出電路，將灰階m＋1之輸入訊號輸入至預備輸出電路。再者， 灰階m之灰階電壓低於灰階m＋1之灰階電壓。此處，若輸出電路正常，則比較機構輸出表示自預備輸出電路輸入之灰階電壓較高之訊號。另一方面，當輸出電路中存在缺陷，即便輸入灰階m之訊號，輸出電路亦僅可輸出高灰階電壓時，比較機構輸出表示自輸出電路輸入之灰階電壓較高之訊號。
如此，於本發明之驅動電路中，比較機構對自輸出電路及預備輸出電路輸出之灰階電壓進行比較，藉此，於輸出電路中存在缺陷之情形以及無缺陷之情形時，輸出不同值之訊號。
其次，判定機構根據自比較機構輸出之訊號，判定輸出電路是否不良。具體而言，如上所述，於將灰階m之輸入訊號輸入至輸出電路，將灰階m＋1之輸入訊號輸入至預備輸出電路之情形時，當自比較機構輸入表示輸出電路之灰階電壓較高之訊號時，判定輸出電路為不良。另一方面，當自比較機構輸入表示預備輸出電路之灰階電壓較高之訊號時，判定機構判定輸出電路並非不良。
進而，本發明之驅動電路包含連接切換機構，該連接切換機構於判定機構之判定結果為不良之情形，代替輸出電路而使預備輸出電路連接於輸出端子。因此，當由判定機構判定輸出電路中存在缺陷時，驅動電路可藉由連接切換機構而阻斷存在缺陷之輸出電路與輸出端子之連接，並連接預備輸出電路與輸出端子。
如上所述，本發明之驅動電路包含容易地檢測輸出電路 之缺陷之具體機構，從而可產生如下效果，即，於輸出電路中存在缺陷時可進行自我修復。
又，本發明之驅動電路中，更好的是上述比較機構為運算放大器。
一般而言，來自驅動顯示面板之輸出電路之輸出訊號經緩衝後輸出至輸出端子。此處，運算放大器藉由使自身之輸出負反饋至自身之負極性輸入端子而成為電壓隨動器電路，從而具有作為緩衝電路之功能。
因此，如上所述，藉由將比較機構設為運算放大器，運算放大器具有對來自輸出電路之輸出訊號進行緩衝之緩衝電路之作用。因此，於本發明之驅動電路中，無需新增用以對來自輸出電路之輸出訊號進行緩衝之緩衝電路，從而獲得降低成本之效果。
又，本發明之驅動電路中，更好的是，上述輸出電路區塊及上述預備輸出電路區塊更包含使用有運算放大器之輸出緩衝器，當將上述運算放大器用作上述比較機構且上述判定結果為不良之情形，代替上述輸出電路區塊而連接上述預備輸出電路區塊。
藉由使用實際使用之電路，可獲得如下之效果，即，當上述輸出電路及輸出緩衝器中存在缺陷時可進行自我修復。
又，本發明之驅動電路中，更好的是上述輸出電路區塊及上述預備輸出電路區塊更包含使用有運算放大器之輸出緩衝器、以及記憶輸入至輸出電路之 訊號之電路，當將上述運算放大器用作上述比較機構且上述判定結果為不良之情形，代替上述輸出電路區塊而連接上述預備輸出電路區塊。
藉由使用實際使用之電路，可獲得如下之效果，即，當上述輸出電路及輸出緩衝器中存在缺陷時可進行自我修復。
又，本發明之驅動電路中，更好的是包含對輸入至上述輸出電路及預備輸出電路之輸入訊號進行控制之控制機構，上述控制機構將大小不同之輸入訊號輸入至上述輸出電路與預備輸出電路，並且，輸出與上述大小不同之輸入訊號相對應之來自上述比較機構之比較結果的預期值，於上述比較結果與上述預期值不同時，上述判定機構判定上述輸出電路為不良。
藉由包含上述構成，即使輸出電路中存在缺陷時，來自比較機構之比較結果存在複數個圖案，判定電路亦可根據各圖案而可靠地檢測輸出電路之不良。
具體而言，如上所述，當輸出電路存在僅可輸出高電壓之缺陷時，輸出電路輸入灰階m之輸入訊號，預備輸出電路輸入灰階m＋1之輸入訊號，藉此，比較機構輸出表示自輸出電路輸入之灰階電壓較高之訊號。另一方面，當輸出電路存在僅可輸出低電壓之缺陷時，輸出電路輸入灰階m＋1之輸入訊號，將灰階m之輸入訊號輸入至預備輸出電路，藉此，比較機構輸出表示預備輸出電路之灰階電壓較高之訊號。
如此，即使係輸出電路中存在缺陷之相同狀況，亦可藉由輸出電路之缺陷之種類及其動作確認方法，使來自比較機構之比較結果表示不同之圖案。此處，控制機構將與輸入至輸出電路及預備輸出電路之訊號相對應之、來自比較機構之比較結果之預期值輸出至判定機構。進而，於比較結果與預期值不同時，判定機構判定上述輸出電路為不良。
如上所述，控制機構將與每個輸入訊號相對應之預期值輸出至判定機構，判定機構使用預期值來判定輸出電路是否不良，藉此，即使表示輸出電路中存在缺陷之比較結果存在複數個圖案，亦可根據各圖案來判定輸出電路是否不良。
又，本發明之顯示面板驅動用之積體電路中，更好的是更包含儲存表示上述判定機構之判定結果之旗標的旗標儲存機構，於上述旗標之值表示上述輸出電路為不良之情形，上述連接切換機構代替上述輸出電路而使上述預備輸出電路連接於上述輸出端子。
如上述構成，藉由包含儲存表示判定結果之旗標之旗標儲存機構，可電性地切換判定為不良之輸出電路與預備輸出電路，並且，於判定動作結束之後，亦可維持切換後之狀態。
又，本發明之驅動電路中，更好的是於未對上述顯示面板所顯示之圖像造成影響之期間，上述比較機構對來自上述輸出電路之輸出訊號與來自上述預 備輸出電路之輸出訊號進行比較，上述判定機構根據上述比較機構之比較結果，判定上述輸出電路是否不良，上述連接切換機構將對於上述輸出端子之連接，自藉由上述判定機構判定為不良之輸出電路之輸出切換為上述預備輸出電路之輸出，於上述連接切換機構連接上述輸出端子與上述預備輸出電路之輸出之後，上述預備輸出電路將輸出訊號輸出至上述輸出端子。
藉由包含上述構成，可不對上述顯示面板所顯示之圖像造成影響，而將存在不良之輸出電路切換為預備輸出電路，以對輸出電路之不良進行處理。
又，本發明之驅動電路中，更好的是更包含：檢測機構，其檢測供給至上述驅動電路之電源電流之值；正常電流值記憶機構，其預先記憶上述驅動電路正常動作時之上述電源電流之值；電流值比較機構，其對來自上述檢測機構之電源電流之值、與來自上述正常電流值記憶機構之電源電流之值進行比較；以及驅動電路判定機構，其根據上述電流值比較機構之比較結果，判定上述驅動電路是否不良，且當上述驅動電路判定機構之判定結果為不良之情形，上述比較機構對來自上述輸出電路之輸出訊號與來自上述預備輸出電路之輸出訊號進行比較，上述判定機構根據上述比較機構之比較結果，判定上述輸出電路是否不良，上述連接切換機構將對於上述輸出端子之連接，自藉由上述判定機構判定為不良之輸出電路之輸出切換為 上述預備輸出電路之輸出。
首先，當驅動電路之某處產生動作不良之情形，驅動電路所消耗之電源電流值會增大。具體而言，當驅動電路所包含之輸出電路中產生不良之情形，驅動電路所消耗之電源電流值亦會增大。
因此，藉由包含上述構成，電流值比較機構對檢測機構所檢測出之電源電流值、與記憶機構所記憶之驅動電路正常動作時之電源電流值進行比較，積體電路判定機構可根據電流值比較機構之比較結果而判定積體電路是否不良。結果為，積體電路可判定於自身內部是否已產生動作不良。
此處，藉由比較機構及判定機構來檢測輸出電路之不良，但該比較機構及判定機構之處理所需的時間，多於檢測機構及電流值比較機構根據電源電流值來檢測驅動電路之動作不良所需的時間。
因此，驅動電路藉由檢測機構及電流值比較機構，根據電源電流值來判定自身是否已產生動作不良，於判定為已產生動作不良之情形時，只要比較機構．判定機構．連接切換機構執行如下處理，即，檢測不良之輸出電路，並將不良之輸出電路切換為預備輸出電路，則無需進行多餘之由比較機構執行之處理。結果為，驅動電路可高效地檢測自身之動作不良並進行自我修復。
又，本發明之驅動電路中，更好的是於接通上述顯示面板之電源之後，上述比較機構立即對 來自上述輸出電路之輸出訊號與來自上述預備輸出電路之輸出訊號進行比較，上述判定機構根據上述比較機構之比較結果，判定上述輸出電路是否不良，上述連接切換機構將對於上述輸出端子之連接，自藉由上述判定機構判定為不良之輸出電路之輸出切換為上述預備輸出電路之輸出。
藉由包含上述構成，即使當於積體電路之動作中產生輸出電路之不良之情形，亦可藉由再次接通電源，而將存在不良之輸出電路切換為預備輸出電路，從而對輸出電路之不良進行處理。
又，本發明之驅動電路中，更好的是於上述顯示面板之垂直返馳期間，上述比較機構對來自上述輸出電路之輸出訊號與來自上述預備輸出電路之輸出訊號進行比較，上述判定機構根據上述比較機構之比較結果，判定上述輸出電路是否不良，上述連接切換機構將對於上述輸出端子之連接，自藉由上述判定機構判定為不良之輸出電路之輸出切換為上述預備輸出電路之輸出。
藉由包含上述構成，即使顯示面板正在顯示圖像，亦可不對顯示面板所顯示之圖像造成影響，而將存在不良之輸出電路切換為預備輸出電路，從而對輸出電路之不良進行處理。
又，本發明之驅動電路中，更好的是更包含阻斷自上述輸出端子至上述顯示面板之訊號傳送路徑之阻斷機構，於上述阻斷機構阻斷自上述輸出端子至上述顯示面板之訊號傳送路徑之後，上述比較機構對來自 上述輸出電路之輸出訊號與來自上述預備輸出電路之輸出訊號進行比較，上述判定機構根據上述比較機構之比較結果，判定上述輸出電路是否不良，上述連接切換機構將對於上述輸出端子之連接，自藉由上述判定機構判定為不良之輸出電路之輸出切換為上述預備輸出電路之輸出。
藉由包含上述構成，可不對顯示面板所顯示之圖像造成影響，而將存在不良之輸出電路切換為預備輸出電路，從而進一步對輸出電路之不良進行處理。
再者，本發明之驅動電路亦可為以下之構成。
亦即，本發明之驅動電路可為驅動顯示面板之驅動電路，亦可為包含對不良之該驅動電路進行自我修復之自我修復機構的構成。
又，本發明之驅動電路更包含輸出用以驅動上述顯示面板之輸出訊號之輸出電路，上述自我修復機構包含判定上述輸出電路是否不良之判定機構，當上述判定機構之判定結果為不良之情形，對該驅動電路進行自我修復，以將正常之輸出訊號輸出至上述顯示面板。
又，本發明之驅動電路更好的是包含可將上述輸出訊號輸出至上述顯示面板之預備輸出電路，且上述自我修復機構包含切換機構，該切換機構於上述判定機構之判定結果為不良之情形，將來自上述不良之輸出電路之輸出訊號切換為來自上述預備輸出電路之輸出訊號，作為輸出至上述顯示面板之訊號。
又，本發明之驅動電路中，更好的是，上述判定機構包 含比較機構，該比較機構對來自上述輸出電路之輸出訊號與來自上述預備輸出電路之輸出訊號進行比較，根據上述比較機構之比較結果，判定上述輸出電路是否不良。
又，本發明之顯示裝置亦可為包含上述任一個所述之驅動電路之構成。
又，本發明之顯示裝置包含顯示面板以及包含輸出電路之驅動電路，該輸出電路輸出用以驅動上述顯示面板之輸出訊號，上述顯示裝置亦可為如下構成：上述驅動電路包含判定上述輸出電路是否不良之判定機構、以及可將上述輸出訊號輸出至上述顯示面板之預備輸出電路，上述顯示面板包含切換機構，該切換機構於上述判定機構之判定結果為不良之情形，將來自上述不良之輸出電路之輸出訊號切換為來自上述預備輸出電路之輸出訊號，作為驅動該顯示面板之輸出訊號。
又，本發明之顯示裝置亦可為如下構成，該構成包含：顯示面板；輸出電路，其輸出用以驅動上述顯示面板之輸出訊號；預備輸出電路，其可將上述輸出訊號輸出至上述顯示面板；判定機構，其判定上述輸出電路是否不良；以及切換機構，其於上述判定機構之判定結果為不良之情形，將來自上述不良之輸出電路之輸出訊號切換為來自上述預備輸出電路之輸出訊號，作為驅動上述顯示面板之輸出訊號。
進而，本發明之電視系統亦可為包含上述任一個所述之顯示裝置之構成。
可根據以下所揭示之內容而充分地瞭解本發明之其他目的、特徵以及優點。又，可利用參照隨附圖式之以下之說明而使本發明之優點變得明確。
以下，根據圖式來說明本發明之實施形態。
[實施形態1]
以下，參照圖1~圖10，就本發明之第1實施形態加以說明。
(顯示裝置90之構成)
首先，參照圖2，說明本發明之顯示裝置90之概略構成。圖2係表示顯示裝置90之概略構成之方塊圖。
如圖2所示，顯示裝置90包含顯示面板80以及顯示驅動用半導體積體電路(以下，稱為積體電路)10，該顯示驅動用半導體積體電路10根據自外部輸入之灰階資料而驅動顯示面板80。又，積體電路10(驅動電路)包含切換電路60(自我修復機構、切換機構)、切換電路61(自我修復機構、切換機構)、輸出電路區塊30(輸出電路)、預備輸出電路區塊40(預備輸出電路)、以及比較判定電路50(比較機構、判定機構、自我修復機構)。又，顯示面板80包含施加有來自積體電路10之灰階電壓之像素70。
(顯示裝置90之基本動作)
其次，說明顯示裝置90之基本動作。首先，作為基本動作，顯示裝置90具有兩個基本動作。具體而言，顯示裝置90具有如下之兩個基本動作：於通常動作中，積體電路10 將自外部輸入之灰階資料轉換為灰階電壓(輸出訊號)，顯示面板80根據該灰階電壓而顯示影像；於自我檢測修復動作中，積體電路10檢測輸出電路區塊30是否不良，當輸出電路30中存在不良之情形，積體電路10對自身進行自我修復。
以下，就積體電路10所進行之自我檢測修復動作之概略加以說明。首先，於進行自我檢測修復動作之情形時，經由切換電路61，將動作確認用之灰階資料自外部輸入至輸出電路區塊30與預備輸出電路區塊40。
輸出電路區塊30及預備輸出電路區塊40分別將所輸入之灰階資料轉換為灰階電壓，並將該灰階電壓輸出至比較判定電路。比較判定電路50對來自輸出電路區塊之灰階電壓與來自預備輸出電路區塊之灰階電壓進行比較，根據該比較結果，判定輸出電路區塊是否不良。
進而，比較判定電路50將表示輸出電路區塊是否不良之判定結果輸出至切換電路61及切換電路60。切換電路61根據來自比較判定電路50之判定結果，切換來自外部之灰階資料之輸出端。另一方面，切換電路60分別自輸出電路區塊30及預備輸出電路區塊40輸入灰階電壓，根據來自比較判定電路之判定結果，自所輸入之灰階電壓中選擇輸出至顯示面板80之灰階電壓。
更具體而言，切換電路61若輸入表示輸出電路區塊30為不良之判定結果，則亦將與輸出至判定為不良之輸出電路區塊30之灰階資料相同的灰階資料，輸入至預備輸出電路 區塊40。另一方面，切換電路60若輸入表示輸出電路區塊30為不良之判定結果，則代替來自判定為不良之輸出電路區塊30之灰階電壓，而將來自預備輸出電路40之灰階電壓輸出至顯示面板80。藉此，即使輸出電路區塊30為不良，積體電路10亦可取代上述電路區塊30而使用預備輸出電路區塊，將正常之灰階電壓輸出至顯示面板80。
如上所述，本實施形態之積體電路10包含比較判定電路50、切換電路60以及切換電路61，藉此，可檢測自身之不良，進而，可對自身之不良進行自我修復。換言之，積體電路10包含檢測自身之不良，進而對自身之不良進行自我修復之自我修復電路(自我修復機構)。
(積體電路10之構成)
其次，參照圖1，就本發明之積體電路10之構成加以說明。圖1係表示積體電路10(驅動電路)之構成之說明圖。
如圖1所示，積體電路10包含：n個取樣電路6－1~6－n(以下，總稱為取樣電路6)，其自灰階資料輸入端子(未圖示)，經由資料匯流排，輸入分別與n個液晶驅動用訊號輸出端子OUT1~OUTn(以下，稱為輸出端子OUT1~OUTn)相對應之灰階資料；n個保持電路7－1~7－n(以下，總稱為保持電路7)；n個DAC電路8－1~8－n(以下，總稱為DAC電路8)，其將灰階資料轉換為灰階電壓訊號；n個運算放大器1－1~1－n(以下，總稱為運算放大器1)，其具有作為對來自DAC電路8之灰階電壓訊號進行緩衝之緩衝電路的作用；n個判定電路3－1~3－n(以下，總稱為判定電路3)；n個判定旗 標4－1~4－n(以下，總稱為判定旗標4)；以及n個上拉．下拉電路5－1~5－n(以下，總稱為上拉．下拉電路5)。
進而，如圖1所示，積體電路10包含：複數個開關2a，其根據test(測試)訊號而切換接通、斷開；複數個開關2b，其根據testB訊號而切換接通、斷開；以及複數個開關2c(連接切換機構)及2d(連接切換機構)，其根據作為來自判定旗標4之輸出訊號之Flag1~Flagn而切換接通、斷開。再者，開關2a、2b、2d於輸入「H」之訊號時接通，於輸入「L」之訊號時斷開。另一方面，開關2c於輸入「H」之訊號時斷開，於輸入「L」之訊號時接通。
又，積體電路10於每一個電路中包含預備取樣電路26、預備保持電路27、預備DAC電路28(預備輸出電路)、以及預備運算放大器21。
再者，圖1中，取樣電路6、保持電路7以及DAC電路8相當於圖2所示之輸出電路區塊30，取樣電路26、預備保持電路27以及DAC電路28相當於圖2所示之預備電路區塊40，運算放大器1、判定電路3以及判定旗標4相當於圖2所示之比較判定電路50，連接於輸出端子OUT1~OUTn之開關2d及開關2c相當於圖2所示之切換電路60，連接於取樣電路6之開關2d相當於圖2所示之切換電路61。再者，圖1所示之積體電路10經由輸出端子OUT1~OUTn而與圖2所示之顯示面板80連接，圖1中，省略顯示面板80之圖示。
(積體電路10之通常動作)
其次，以下，參照圖1來說明積體電路10之將灰階電壓 輸出至顯示面板80(參照圖2)之通常動作。
首先，於通常動作之情形時，test訊號為「L」，testB訊號為「H」。當test訊號為「L」時，開關2a斷開，開關2b接通。藉此，由相應之各取樣電路6輸入作為來自未圖示之指標用移位暫存器之訊號的STR1~STRn訊號(以下，總稱為STR訊號)。取樣電路6根據所輸入之STR訊號，自灰階資料輸入端子，經由資料匯流排而獲得與自身相對應之灰階資料。保持電路7根據資料LOAD訊號，自取樣電路6輸入取樣電路6所獲得之灰階資料。其次，DAC電路8(輸出電路)自保持電路7輸入灰階資料。DAC電路8將所輸入之灰階資料轉換為灰階電壓訊號，並將該灰階電壓訊號輸出至運算放大器1(比較機構)之正極性輸入端子。此處，因開關2b已接通，故運算放大器1之輸出成為朝向自身之負極性輸入端子之負反饋。藉此，運算放大器1作為電壓隨動器而動作。因此，運算放大器1對來自DAC電路8之灰階電壓具有緩衝電路之作用，且將輸入至自身之正極性輸入端子之灰階電壓訊號輸出至相應之輸出端子OUT1~OUTn。再者，此處，開關2c接通，開關2d斷開。於下文中敍述開關2c及2d之動作。當將包括上述串聯連接於每個輸出端子之取樣電路6、保持電路7、DAC電路8以及運算放大器1之區塊設為輸出電路區塊時，該輸出電路區塊的目的在於：將自灰階資料輸入端子輸入之灰階資料轉換為用以驅動顯示面板80之灰階電壓，並經由輸出端子而將經轉換之灰階電壓輸出至顯示面板80。
(切換為動作確認測試)
其次，當切換為進行DAC電路8之動作確認之動作確認測試時，將test訊號設為「H」，將testB訊號設為「L」。首先，開關2a接通，藉此，將作為動作確認測試用之STR訊號之TSTR1訊號輸入至預備取樣電路26，將作為動作確認測試用STR訊號之TSTR2訊號輸入至取樣電路6。進而，將來自預備DAC電路28之灰階電壓輸入至運算放大器1之負極性輸入端子。又，開關2b斷開，藉此，運算放大器1之輸出阻斷朝向自身之負極性輸入端子之負反饋。其結果為，運算放大器1成為比較器，其對來自串聯連接於自身之正極性輸入端子之DAC電路8的輸出電壓、與來自預備DAC電路28之輸出電壓進行比較。
再者，自控制電路(未圖示)輸出test訊號及testB訊號，該控制電路控制動作確認測試之切換、以及動作確認測試之動作。又，該控制電路(控制機構)亦係對動作確認測試中經由資料匯流排而輸入之灰階資料以及資料LOAD訊號進行控制者。進而，該控制電路可與對通常動作中之灰階資料、資料LOAD訊號、及移位時脈用輸入訊號進行控制之控制電路相同，亦可為不同之控制電路。
(實施形態1之動作確認測試1)
其次，以下參照圖3，說明動作確認測試之第1個順序。圖3係表示第1實施形態之動作確認測試之第1個順序之流程圖。
於圖3所示之步驟S21(以下，簡稱為S21)中，將test訊號 設為「H」，將testB訊號設為「L」。如上所述，藉由S21，運算放大器1具有比較器之作用。
其次，於S22中，將未圖示之控制電路所包含之計數器m初始化為0。進而，控制電路將TSTR1訊號激活，將與計數器m之值相對應之灰階m的灰階資料，此處，將灰階0之灰階資料，經由資料匯流排而儲存於預備取樣電路26。進而，控制電路將TSTR2訊號激活，將計數器m之值加1後獲得之灰階m＋1之灰階資料，此處，將灰階1之灰階資料，經由資料匯流排而儲存於取樣電路6。其次，預備保持電路27根據資料LOAD訊號，自取樣電路26獲得灰階0之灰階資料。進而，DAC電路28自保持電路27輸入灰階資料，將灰階0之灰階電壓輸出至運算放大器1之負極性輸入端子(S23)。另一方面，保持電路7根據資料LOAD訊號，自取樣電路6獲得灰階1之灰階資料。進而，DAC電路8自保持電路7輸入灰階資料。各DAC電路8將灰階1之灰階電壓輸出至與自身串聯連接之各運算放大器1之正極性輸入端子(S23)。再者，本發明之積體電路10係輸出n灰階之灰階電壓者，灰階0之灰階電壓為最低之電壓值，灰階n之灰階電壓為最高之電壓值。
其次，運算放大器1對輸入至正極性輸入端子之來自DAC電路8之灰階電壓、與輸入至負極性輸入端子之來自DAC電路28之灰階電壓進行比較(S24)。具體而言，運算放大器1將灰階1之灰階電壓輸入至自身之正極性輸入端子，將灰階0之灰階電壓輸入至自身之負極性輸入端子。 此處，若DAC電路8正常，則灰階1之灰階電壓高於灰階0之灰階電壓，因此，運算放大器1輸出「H」位準之訊號。此處，當運算放大器之輸出為「L」位準之訊號時，DAC電路8為不良。
繼而，判定電路3(判定機構)輸入來自運算放大器1之輸出訊號，且對所輸入之訊號之位準與自身所記憶之預期值進行比較。再者，判定電路3所記憶之預期值係自控制電路所賦予者。於該動作確認測試1中，判定電路3將預期值記憶為「H」位準。
此處，若自運算放大器1輸入之訊號與自身所記憶之預期值同為「H」位準，則判定電路3判定DAC電路8正常。另一方面，若自運算放大器1輸入之訊號為「L」位準，則判定電路3判定DAC電路8不良，且將「H」旗標輸出至判定旗標4。判定旗標4於自判定電路3輸入「H」旗標時，將所輸入之「H」旗標記憶於自身之內部記憶體中(S25)。
再者，判定電路3亦可設為如下構成：輸入來自運算放大器1之輸出訊號，若所輸入之訊號為「H」位準，則將「L」旗標輸出至判定旗標4，若所輸入之訊號為「L」位準，則將「H」旗標輸出至判定旗標4。於此情形時，判定旗標4只要自判定電路3輸入有一次「H」旗標時，其後，即使自判定電路3輸入「L」旗標，判定旗標4亦繼續保持為「H」旗標。
又，當判斷為不良且判定旗標4變為「H」時，亦可不進行以後之判定動作。
其次，判定計數器m之值是否為n－1(S26)。於計數器m之值為n－1以下之情形時，將計數器m之值增加1，反覆進行S23~S25之步驟，直至m之值為n－1為止。再者，該n係指積體電路10可輸出之灰階數。
(實施形態1之動作確認測試2)
其次，以下參照圖4，說明動作確認測試之第2個順序。圖4係表示第1實施形態之動作確認測試之第2個順序之流程圖。
首先，於動作確認測試1中，輸入至運算放大器1之正極性輸入端子之灰階電壓，總是高於輸入至負極性輸入端子之灰階電壓，因此，當DAC電路28中存在如僅輸出低電壓之不良之情形，或當DAC電路8中存在如僅輸出高電壓之不良之情形，判定電路3會輸出表示正常之「L」旗標。
因此，於動作確認測試2中，將低於負極性輸入端子之灰階電壓輸入至運算放大器1之正極性輸入端子，以進行動作確認。
首先，動作確認測試1結束之後，將計數器m之值初始化為0(S31)。其次，控制電路將TSTR1訊號激活，將計數器m之值加1後獲得之灰階m＋1之灰階資料，此處，將灰階1之灰階資料，經由資料匯流排而儲存於預備取樣電路26。繼而，控制電路將TSTR2訊號激活，將與計數器m相對應之灰階m之灰階資料，此處，將灰階0之灰階資料，經由資料匯流排而儲存於取樣電路6。
此處，與動作確認測試1之S23相同，DAC電路28經由保 持電路27而輸入取樣電路26所儲存之灰階資料。進而，DAC電路28將與所輸入之灰階資料相對應之灰階m＋1之灰階電壓，此處，將灰階1之灰階電壓，輸出至運算放大器1之負極性輸入端子。另一方面，DAC電路8經由保持電路7而輸入取樣電路6所儲存之灰階資料。進而，各DAC電路8將與所輸入之灰階資料相對應之灰階m之灰階電壓，此處，將灰階0之灰階電壓，輸出至與自身串聯連接之各運算放大器1之正極性輸入端子(S32)。
其次，運算放大器1對輸入至正極性輸入端子之來自DAC電路8之灰階0之灰階電壓、與輸入至負極性輸入端子之來自DAC電路28之灰階1之灰階電壓進行比較(S33)。此處，若DAC電路8正常，則灰階1之灰階電壓高於灰階0之灰階電壓，因此，運算放大器1輸出「L」旗標之訊號。此處，當運算放大器之輸出為「H」位準之訊號時，DAC電路8為不良。
其次，判定電路3輸入來自運算放大器1之輸出訊號，且對所輸入之訊號之位準與自身所記憶之預期值進行比較。於該動作確認測試1中，判定電路3將預期值記憶為「L」位準。此處，若自運算放大器1輸入之訊號與自身記憶之預期值同為「L」位準，則判定電路3判定DAC電路8正常。另一方面，若自運算放大器1輸入之訊號為「H」，則判定電路3判定DAC電路8為不良，將「H」旗標輸出至判定旗標4。判定旗標4於自判定電路3輸入「H」旗標時，將所輸入之「H」旗標記憶於自身之內部記憶體中(S34)。反 覆進行以上之S33~S34之步驟，直至m值為n－1為止(S35、S36)。
(實施形態1之動作確認測試3)
其次，以下參照圖5，說明動作確認測試之第3個順序。圖5係表示第1實施形態之動作確認測試之第3個順序之流程圖。
當DAC電路8中存在輸出成為開路之不良之情形，有時運算放大器1會持續保持由已執行之確認測試所獲得之輸入至運算放大器1的灰階電壓，於動作確認測試1及2中，無法檢測出不良。因此，於動作確認測試3中，將下拉電路連接於運算放大器1之正極性輸入端子。藉此，當DAC電路8之輸出成為開路時，將低電壓輸入至運算放大器1之正極性輸入端子。結果為，當DAC電路8之輸出成為開路時，換言之，當DAC電路8無輸出時，可防止運算放大器1持續保持由已執行之確認測試所獲得之輸入至運算放大器1之灰階電壓。
動作確認測試3之具體順序如圖5所示，首先，將計數器m初始化為0(S41)。其次，上拉．下拉電路5下拉運算放大器1之正極性輸入端子(S42)。此後之步驟S43~S47與上述動作確認測試1之步驟S23~S27相同，因此，此處省略其說明。
如上所述，下拉運算放大器1之正極性輸入端子，進行動作確認測試1之順序，藉此，於DAC電路8之輸出成為開路時，運算放大器1輸出「L」位準之訊號。結果為，判定 電路3根據所輸入之「L」位準之訊號，判定DAC電路8中存在不良，判定旗標4記憶「H」旗標。
(實施形態1之動作確認測試4)
其次，以下參照圖6，說明動作確認測試之第4個順序。圖6係表示第1實施形態之動作確認測試之第4個順序之流程圖。
此處，與動作確認測試3相同，動作確認測試4係用以與DAC電路8之輸出成為開路之不良相對應者。如圖6所示，首先，將計數器m初始化為0(S51)。其次，上拉．下拉電路5上拉運算放大器1之正極性輸入端子(S52)。此後之步驟S53~S57與上述動作確認測試2之步驟S32~S36相同，因此，此處省略其說明。
如上所述，上拉運算放大器1之正極性輸入端子，進行動作確認測試2之順序，藉此，當DAC電路8之輸出成為開路時，運算放大器1輸出「H」位準之訊號。結果為，判定電路3根據所輸入之「H」位準之訊號，判定DAC電路8中存在不良，判定旗標4記憶「H」。
(實施形態1之動作確認測試5)
其次，以下參照圖7，說明動作確認測試之第5個順序。圖7係表示第1實施形態之動作確認測試之第5個順序之流程圖。
存在DAC電路8產生如下不良之情形，該不良係指DAC電路8自身之相鄰接之兩個灰階短路。如此，當相鄰接之兩個灰階短路時，DAC電路8輸出已短路之兩個灰階之中 間電壓。於該不良之情形時，DAC電路8所輸出之灰階電壓與正常之情形相比，不會有1灰階以上之電壓偏移。因此，於動作確認測試1~4中，無法檢測出該不良。此處，動作確認測試5之目的在於：檢測此種DAC電路8中之相鄰接之兩個灰階短路而產生的不良。
如圖7所示，首先，將計數器m初始化為0(S61)。其次，將TSTR1及TSTR2激活，進而，取樣電路26及取樣電路6經由資料匯流排而輸入m之灰階資料，此處，輸入灰階0之灰階資料。其次，DAC電路28及8經由保持電路27及7，自取樣電路26及6獲得灰階0之灰階資料。進而，DAC電路28及8將灰階0之灰階電壓輸出至運算放大器1之正極性輸入端子及負極性輸入端子(S62)。
繼而，藉由未圖示之開關，使運算放大器1之正極性輸入端子與負極性輸入端子短路。再者，於動作確認測試1及2中，當判定DAC電路8中不存在不良之情形，輸入至正極性輸入端子與負極性輸入端子之灰階電壓之差不會為1灰階以上的電壓差。因此，不存在因正極性輸入端子與負極性輸入端子短路而流過較大電流之問題。
此處，藉由使運算放大器1之正極性輸入端子與負極性輸入端子短路，運算放大器1之兩個輸入端子輸入相同之灰階電壓。此處，由於運算放大器1原本具有輸入輸出之偏移電壓，故而即使將相同之灰階電壓輸入至自身之兩個輸入端子，運算放大器1之輸出亦會輸出「H」或「L」中之任一者。判定電路3將該運算放大器1之正極性輸入端子 與負極性輸入端子短路時之運算放大器1之輸出位準記憶為預期值(S63)。
繼而，將未圖示之開關斷開，解除運算放大器1之正極性輸入端子與負極性輸入端子之短路。此時，將來自DAC電路8之灰階0之灰階電壓輸入至運算放大器1之正極性輸入端子，將來自DAC電路28之灰階0之灰階電壓輸入至負極性輸入端子。此處，若DAC電路28及8不存在不良，則運算放大器1之輸出成為與記憶於判定電路3之預期值相同的輸出。因此，判定電路3對來自運算放大器1之輸出與自身所記憶之預期值進行比較(S64)。若來自運算放大器1之輸出值為與預期值不同之值，則判定電路3將「H」旗標輸出至判定旗標4(S65)。
其次，藉由未圖示之開關來切換運算放大器1之輸入，以將來自DAC電路28之灰階電壓輸入至運算放大器1之正極性輸入端子，將來自DAC電路8之灰階電壓輸入至負極性輸入端子(S66)。此處，進行與S64相同之處理(S67)。於S67中，若來自運算放大器1之輸出與自身所記憶之預期值不同，則判定電路3將「H」旗標輸出至判定旗標4(S68)。如此，藉由切換正極性輸入端子與負極性輸入端子，無論判定電路3所記憶之預期值為「H」位準或「L」位準中之哪一個，均可檢測出DAC電路8之不良。
使計數器m之值增加1，反覆進行以上之步驟S62~S68，直至計數器m之值為n為止(S69、S70)。
(自我修復)
其次，以下參照圖8，說明當判定旗標4記憶有「H」旗標時之修復，換言之，說明於上述動作確認測試1~5中，當判定電路3判定DAC電路8－1~8－n中之任一個存在不良時之修復。圖8係表示切換判定為不良之DAC電路8與預備DAC電路28並進行自我修復之順序的流程圖。
判定電路3於判定DAC電路8為不良之情形，將「H」旗標輸出至判定旗標4。進而，判定旗標4輸入來自判定電路3之「H」旗標，並將該「H」旗標記憶於自身之內部。此處，控制電路檢測判定旗標4是否已記錄有「H」(S71)。當控制電路檢測出判定旗標4並未記憶有「H」時，移動至S75之處理。另一方面，當控制電路檢測出判定旗標4已記憶有「H」時，確認判定旗標4－1~4－n各自所記憶之「H」之旗標數。此處，當判定旗標4所記憶之「H」之旗標數為複數個時，移動至S73之處理。另一方面，當判定旗標4所記憶之「H」之旗標數為1個時，移動至S74之處理(S72)。
於S74中，進行如下處理，即，將與記憶有「H」旗標之判定旗標4相對應之DAC電路8切換為預備DAC電路28(S74)。首先，當說明不良之DAC電路8與預備DAC電路28之切換順序時，此處，設與液晶驅動用訊號輸出端子OUT1相對應之判定旗標4－1記憶有「H」旗標。
判定旗標4－1對開關2c及2d輸出「H」位準之Flag1之輸出訊號。根據Flag1之輸出訊號，已輸入有「H」位準之訊號之開關2c斷開，開關2d接通。藉此，開關2c阻斷來自運算放大器1－1之輸出與來自液晶驅動用訊號輸出端子OUT1 之連接。另一方面，開關2d將輸入至取樣電路6－1之STR1訊號輸出至取樣電路26。藉此，與液晶驅動用訊號輸出端子OUT1相對應之灰階資料亦儲存於取樣電路26。進而，開關2d連接運算放大器21之輸出與液晶驅動用訊號輸出端子OUT1。如此，根據來自判定旗標4－1之Flag1之輸出訊號而切換開關2c及2d，藉此，將不良之DAC電路8－1切換為預備DAC電路28。
其次，就S73之處理加以說明。當判定旗標4所記憶之「H」旗標數為複數個時，從概率上認為預備DAC電路28為不良。因此，於S73中，控制電路將判定旗標4所記憶之旗標全部設為「L」旗標，並過渡至S75之處理。其次，當於S71中判定為接通時，於S73之處理之後或S74之處理之後，控制電路將test訊號切換為「L」，將testB訊號切換為「H」，並過渡至通常動作(S75)。
如上所述，藉由進行動作確認測試1~5以及自我修復之處理，積體電路10可將不良之DAC電路切換為預備DAC電路28。進而，於第1實施形態中，包含與預備DAC電路28相對應之預備取樣電路26及保持電路27。因此，不僅DAC電路8，即使取樣電路6或保持電路7中存在不良之情形，亦可切換為預備取樣電路26及保持電路28。
其次，以下參照圖9，說明自接通搭載有積體電路10之顯示裝置之電源，進行動作確認測試，直至進行通常動作為止的順序。圖9係表示自接通顯示裝置之電源，進行動作確認測試，直至過渡到通常動作為止之處理順序的流程 圖。
如圖9所示，首先，將顯示裝置之電源接通，對積體電路10初始化，藉此，判定旗標4全部變為「L」旗標(S81)。其次，控制電路將test訊號設為「H」，將testB訊號設為「L」，且將積體電路10切換為動作確認測試之狀態(S82)。繼而，控制電路及積體電路10進行上述動作確認測試(S83)。進而，控制電路確認所有動作確認測試1~5是否已結束，不良電路切換為預備電路後，過渡至通常動作(S84)。
(運算放大器1之動作確認)
上述動作確認測試以運算放大器1不存在不良為前提。然而，運算放大器1存在產生不良之可能性。因此，於本實施形態中，較好的是於進行上述動作確認測試之前，進行運算放大器1之動作確認。因此，以下參照圖10，就運算放大器1之動作確認加以說明。圖10係表示運算放大器1與用以進行運算放大器1之動作確認之周邊電路之構成的說明圖。
如圖10所示，於運算放大器1之正極性輸入端子上連接有開關S5，該開關S5切換來自DAC電路8之輸出與特定電壓之輸入。進而，於開關S5之B側(特定電壓之輸入側)連接有開關S3，該開關S3切換兩個特定之電壓Vref1及Vref2。另一方面，於運算放大器1之負極性輸入端子上連接有開關S6，該開關S6切換用以進行來自運算放大器1之負反饋之運算放大器1的輸出與特定電壓之輸入。進而， 於開關S6之B側(特定電壓之輸入側)連接有開關S4，該開關S4切換兩個特定之電壓Vref1及Vref2。
其次，就運算放大器1之通常動作加以說明。於運算放大器1進行通常動作時，將開關S5設於A側(DAC電路8之輸出側)，並將開關S6設於A側，藉此，運算放大器1作為電壓隨動器之電路而動作。
其次，以下說明用以進行運算放大器1之動作確認之順序。首先，將開關S1及S2切換至B側。藉此，運算放大器1之負反饋消失，運算放大器1作為比較器而動作。其次，將開關S3及S4切換至A側。藉此，運算放大器1之正極性輸入端子輸入Vref1，負極性輸入端子輸入Vref2。此處，Vref1及Vref2係預先產生之電壓，Vref1之電壓值大於Vref2之電壓值。再者，Vref1與Vref2之電壓值之差設為大於運算放大器1之輸入輸出偏移值的值。此時，由於輸入至正極性輸入端子之Vref1之電壓高於輸入至負極性輸入端子之Vref2，故而運算放大器1輸出「H」位準之訊號。判定電路3檢測來自該運算放大器1之輸出，且對該輸出與自身所記憶之預期值「H」進行比較。此處，當運算放大器1之輸出為「L」位準時，判定電路3可判定於運算放大器1中存在不良。再者，判定電路3所記憶之預期值係由控制電路賦予者。
其次，亦考慮如下情形：於運算放大器1之比較器動作中存在不良，運算放大器7僅可輸出「H」位準。因此，將開關S3及S4切換至B側，將Vref2輸入至運算放大器1之正 極性輸入端子，將Vref1輸入至負極性輸入端子。此時，輸入至負極性輸入端子之Vref1之電壓值，高於輸入至正極性輸入端子之Vref2，因此，運算放大器1輸出「L」位準。判定電路3檢測來自該運算放大器1之輸出，且對該輸出與自身所記憶之預期值「L」進行比較。此處，當運算放大器1之輸出為「H」位準時，判定電路3可判定運算放大器1中存在不良。再者，藉由控制電路來對開關S3~S6進行切換。
[實施形態2]
其次，以下參照圖11~圖17，說明本發明之第2實施形態。再者，關於實施形態2之說明，僅說明與實施形態1不同之處，省略重複處之說明。
首先，就實施形態1與實施形態2之不同點加以簡單說明。實施形態1係於運算放大器1中，對DAC電路8之輸出與預備DAC電路28之輸出進行比較。另一方面，實施形態2係將彼此鄰接之兩個DAC電路8設為一組，於運算放大器1中對來自彼此之DAC電路8之輸出進行比較。
(顯示驅動用半導體積體電路20之構成)
參照圖11，就本發明之顯示驅動用半導體積體電路(以下，稱為積體電路)20之構成加以說明。圖11係表示積體電路20(顯示裝置驅動用之積體電路)之構成之說明圖。
運算放大器1將來自與自身串聯連接之DAC電路8之輸出輸入至自身之正極性輸入端子。進而，運算放大器1將來自與自身相鄰之運算放大器串聯連接之DAC電路8的輸出 輸入至自身之負極性輸入端子。具體而言，如圖11所示，運算放大器1－1將來自DAC電路8－1之輸出輸入至自身之正極性輸入端子，將來自DAC電路8－2之輸出經由開關2a而輸入至自身之負極性輸入端子。同樣，運算放大器1－2將來自DAC電路8－2之輸出輸入至自身之正極性輸入端子，將來自DAC電路8－1之輸出經由開關2a而輸入至自身之負極性輸入端子。又，積體電路20包含預備取樣電路26A及26B、預備保持電路27A及27B、預備DAC電路28A及28B、運算放大器21A及21B、以及上拉．下拉電路25A及25B。於運算放大器21A中，亦將來自DAC電路28A之輸出輸入至自身之正極性輸入端子，將來自DAC電路28B之輸出經由開關2a而輸入至自身之負極性輸入端子。進而，於運算放大器21B中，亦將來自DAC電路28B之輸出輸入至自身之正極性輸入端子，將來自DAC電路28A之輸出經由開關2a而輸入至自身之負極性輸入端子。
(積體電路20之通常動作)
於積體電路20之通常動作中，與實施形態1相同，控制電路將test訊號設為「L」位準，將testB訊號設為「H」位準。藉此，DAC電路8將自保持電路7輸入之灰階資料轉換為灰階電壓訊號，並將其作為灰階電壓而輸出至運算放大器1之正極性輸入端子。此處，因開關2b接通，故運算放大器1之輸出成為朝向自身之負極性輸入端子之負反饋。藉此，運算放大器1作為電壓隨動器而動作。藉此，運算放大器1對來自DAC電路8之灰階電壓進行緩衝，並將其輸 出至相對應之各輸出端子OUT1~OUTn。
(動作確認測試之切換)
當於積體電路20中切換為動作確認測試時，控制電路將test訊號設為「H」位準，將testB訊號設為「L」位準。首先，開關2a接通，藉此，將TSTR1訊號輸入至取樣電路26A及第奇數個取樣電路6(取樣電路6－1、6－3、…、6－(n－1))。進而，將TSTR2訊號輸入至取樣電路26B及第偶數個取樣電路6(取樣電路6－2、6－3、…、6－n)。進而，開關2a接通，藉此，將來自相鄰之第偶數個DAC電路8之輸出輸入至第奇數個運算放大器1之負極性輸入端子，將來自相鄰之第奇數個DAC電路8之輸出輸入至第偶數個運算放大器1之負極性輸入端子。又，testB訊號變為「L」位準，藉此，開關2b斷開。藉此，阻斷運算放大器1之朝向自身之輸出之負極性輸入端子的負反饋。其結果為，運算放大器1成為比較器，其對來自與自身串聯連接之DAC電路8之輸出、及來自相鄰之DAC電路8之輸出進行比較。
(實施形態2之動作確認測試1)
其次，以下參照圖12，說明第2實施形態之動作確認測試之第1個順序。圖12係表示第2實施形態之動作確認測試之第1個順序之流程圖。
首先，控制電路將test訊號設為「H」位準，將testB訊號設為「L」位準(S101)。藉此，運算放大器1作為比較器而動作(S102)。其次，控制電路將第奇數個判定電路3(判定電路3－1、3－3、…、3－(n－1))之預期值設定為「L」位 準。另一方面，控制電路將第偶數個判定電路3(判定電路3－2、3－4、…、3－n)之預期值設定為「H」位準。
繼而，控制電路將自身所包含之計數器m初始化為0(S103)。進而，控制電路將TSTR1激活，取樣電路26A及第奇數個取樣電路6經由資料匯流排而輸入灰階m之灰階資料。又，控制電路將TSTR2激活，取樣電路26B及第偶數個取樣電路6經由資料匯流排而輸入灰階m＋1之灰階資料(S104)。
此處，若考慮計數器m之值為0之情形，則第奇數個運算放大器1將灰階0之灰階電壓，自與自身串聯連接之第奇數個DAC電路8輸入至自身之正極性輸入端子。又，第奇數個運算放大器1將灰階1之灰階電壓，自相鄰之第偶數個DAC電路8輸入至自身之負極性輸入端子。此處，若與運算放大器1之兩個輸入端子連接之DAC電路8正常，則第奇數個運算放大器1之輸出為「L」。另一方面，第偶數個運算放大器1將灰階1之灰階電壓自與自身串聯連接之第偶數個DAC電路8輸入至自身之正極性輸入端子。又，第偶數個運算放大器1將灰階0之灰階電壓，自相鄰之第奇數個DAC電路8輸入至自身之負極性人力端子。此處，若與運算放大器1之兩個輸入端子連接之DAC電路8正常，則第偶數個運算放大器1之輸出為「H」。
其次，判定電路3判定來自運算放大器1之輸出訊號之位準是否與自身所記憶之預期值一致(S105)。此處，當來自運算放大器1之輸出與預期值不同時，判定電路3將「H」 旗標輸出至判定旗標4(S106)。將計數器m之值每次增加1，反覆進行以上之至S104~S106為止之處理，直至計數器m之值為n－1為止(S107、S108)。
(實施形態2之動作確認測試2)
其次，以下參照圖13，說明第2實施形態之動作確認測試之第2個順序。圖13係表示第2實施形態之動作確認測試之第2個順序之流程圖。
第2實施形態中之動作確認測試2，係將第2實施形態之動作確認測試1中之第奇數個與第偶數個灰階之電壓關係顛倒而成的動作確認，除此以外，與第2實施形態中之動作確認測試相同。
首先，控制電路將第奇數個判定電路3之預期值設定為「H」，另一方面，將第偶數個判定電路3之預期值設定為「L」。進而，控制電路將自身所包含之計數器m初始化為0(S111)。
其次，控制電路將TSTR1激活，取樣電路26A及第奇數個取樣電路6經由資料匯流排而輸入灰階m＋1之灰階資料。又，控制電路將TSTR2激活，取樣電路26B及第偶數個取樣電路6經由資料匯流排而輸入灰階m之灰階資料(S112)。
此處，若考慮計數器m之值為0之情形，則第奇數個運算放大器1將灰階1之灰階電壓，自與自身串聯連接之第奇數個DAC電路8輸入至自身之正極性輸入端子。又，第奇數個運算放大器1將灰階0之灰階電壓，自相鄰之第偶數個 DAC電路8輸入至自身之負極性輸入端子。此處，若與運算放大器1之兩個輸入端子連接之DAC電路8正常，則第奇數個運算放大器1之輸出為「H」位準。另一方面，第偶數個運算放大器1將灰階0之灰階電壓，自與自身串聯連接之第偶數個DAC電路8輸入至自身之正極性輸入端子。又，第偶數個運算放大器1將灰階1之灰階電壓，自相鄰之第奇數個DAC電路8輸入至自身之負極性輸入端子。此處，若與運算放大器1之兩個輸入端子連接之DAC電路8正常，則第偶數個運算放大器1之輸出為「L」位準。
繼而，判定電路3對來自運算放大器1之輸出位準與自身所記憶之預期值進行比較(S113)。此處，判定電路3於來自運算放大器1之輸出與預期值不同時，將「H」旗標輸出至判定旗標4。將計數器m之值每次增加1，反覆進行以上之S112~S114之處理，直至計數器m之值為n－1為止(S115、S116)。
(實施形態2之動作確認測試3)
其次，以下參照圖14，說明第2實施形態之動作確認測試之第3個順序。圖14係表示第2實施形態之動作確認測試之第3個順序之流程圖。
如第1實施形態之動作確認測試3中所述，當DAC電路8中存在輸出成為開路之不良之情形，有時運算放大器1會持續保持由已執行之確認測試所獲得之輸入至運算放大器1之灰階電壓，於實施形態2之動作確認測試1及2中，無法檢測出該不良。
首先，與動作確認測試1~2相同，控制電路將自身所包含之計數器m之值初始化為0(S121)。又，積體電路20將上拉．下拉電路5連接於DAC電路8之正極性輸入端子。此處，控制電路對上拉．下拉電路5進行控制，以上拉第奇數個運算放大器1之正極性輸入端子(S122)。結果為，當第奇數個DAC電路8之輸出成為開路時，將高電壓輸入至第奇數個運算放大器1之正極性輸入端子。另一方面，控制電路對上拉．下拉電路5進行控制，以下拉第偶數個運算放大器1之正極性輸入端子(S122)。結果為，當第偶數個DAC電路8之輸出成為開路時，將低電壓輸入至第偶數個運算放大器1之正極性輸入端子。
關於此後之S123~S127之處理，因與第2實施形態之動作確認測試1相同，故此處省略其說明。
(實施形態2之動作確認測試4)
其次，以下參照圖15，說明第2實施形態之動作確認測試之第4個順序。圖15係表示第2實施形態之動作確認測試之第4個順序之流程圖。
此處，以檢測與上述動作確認測試3相同之不良為目的。首先，與至此為止之動作確認測試相同，控制電路將自身所包含之計數器m之值初始化為0(S131)。其次，控制電路對上拉．下拉電路5進行控制，以下拉第奇數個運算放大器1之正極性輸入端子(S122)。結果為，當第奇數個DAC電路8之輸出成為開路時，將低電壓輸入至第奇數個運算放大器1之正極性輸入端子。另一方面，控制電路對 上拉．下拉電路5進行控制，以上拉第偶數個運算放大器1之正極性輸入端子(S122)。結果為，當第偶數個DAC電路8之輸出成為開路時，將高電壓輸入至第偶數個運算放大器1之正極性輸入端子。
關於此後之S133~S137之處理，因與第2實施形態之動作確認測試2相同，故此處省略其說明。
(實施形態2之動作確認測試5)
其次，以下參照圖16，說明第2實施形態之動作確認測試之第5個順序。圖16係表示第2實施形態之動作確認測試之第5個順序之流程圖。
如第1實施形態之動作確認測試5所述，DAC電路8中有時會產生由自身之相鄰接之兩個灰階短路而引起之不良。第2實施形態之動作確認測試5之目的在於檢測此種不良。
如圖16所示，首先，控制電路將自身所包含之計數器m之值初始化為0(S141)。其次，將TSTR1及TSTR2激活，進而，取樣電路26A、取樣電路26B以及取樣電路6經由資料匯流排而輸入灰階m之灰階資料。進而，藉由將資料LOAD訊號激活，第奇數個DAC電路8及第偶數個DAC電路8輸出相同之灰階m之灰階電壓(S142)。其次，經由未圖示之開關，控制電路使運算放大器1之正極性輸入端子與負極性輸入端子短路。藉由使該運算放大器1之正極性輸入端子與負極性輸入端子短路，而使運算放大器1之正極性輸入端子及負極性輸入端子輸入相同之灰階電壓。其次，判定電路3將使運算放大器1之正極性輸入端子與負極性輸 入端子短路時之運算放大器的輸出位準記憶為預期值(S143)。
其次，將未圖示之開關斷開，解除運算放大器1之正極性輸入端子與負極性輸入端子之短路。此時，第奇數個運算放大器1之正極性輸入端子，輸入來自與自身串聯連接之第奇數個DAC電路8之灰階m之灰階電壓，於負極性輸入端子上，輸入有來自與自身相鄰之第偶數個DAC電路8之灰階m之灰階電壓。另一方面，第偶數個運算放大器1之正極性輸入端子，輸入來自與自身串聯連接之第偶數個DAC電路8之灰階m之灰階電壓，於負極性輸入端子上，輸入有來自與自身相鄰之第奇數個DAC電路8之灰階m之灰階電壓。此處，判定電路3對自身所記憶之預期值與來自運算放大器1之輸出進行比較(S144)。進而，判定電路3於來自運算放大器1之輸出與自身所記憶之預期值不同時，將「H」旗標輸出至判定旗標4。進而，判定旗標4將自判定電路3輸入之「H」旗標記憶於自身之內部。
繼而，控制電路使用未圖示之開關，切換來自DAC電路8之輸入至運算放大器1之正極性輸入端子的訊號、與輸入至負極性輸入端子之訊號(S146)。其後，進行與S147之處理相同之處理(S147)。又，與S145相同，判定電路3於來自運算放大器1之輸出與自身所記憶之預期值不同時，將「H」輸出至判定旗標4(S148)。
使計數器m之值每次增加1，反覆進行以上之S142~S148之處理，直至計數器m之值為n為止(S149、S150)。
(實施形態2之自我修復)
其次，以下參照圖17，說明判定旗標4記憶有「H」時之修復，換言之，說明於上述動作確認測試1~5中，當判定電路3判定DAC電路8中之任一個存在不良時之修復。圖17係表示切換判定為不良之DAC電路8與預備DAC電路28A及28B並進行自我修復之順序的流程圖。
首先，控制電路檢測判定旗標4是否記憶有「H」(S151)。控制電路於檢測出判定旗標4未記憶有「H」時，過渡至S153之處理。另一方面，當控制電路檢測出判定旗標4記憶有「H」時，將與記憶有「H」之判定旗標4相對應之DAC電路8切換為預備DAC電路28A或28B。此處，實施形態2中，因將兩個DAC電路8設為1組而進行動作確認，故即使判定旗標4記憶有「H」旗標，亦無法判斷1組中之哪一個DAC電路為不良。因此，實施形態2中，將與記憶有「H」之判定旗標4相對應之1組DAC電路8，換言之，將第奇數個及第偶數個該兩個DAC電路8切換為預備之DAC電路28A及28B(S152)。具體而言，以下，對DAC電路8－1中存在不良者加以說明。
此處，當DAC電路8－1中存在不良之情形，藉由動作確認測試1~5，判定電路3－1及3－2一併將「H」輸出至判定旗標4－1及4－2。進而，判定旗標4－1及4－2將自判定電路3－1及3－2輸入之「H」旗標輸出至開關2c及2d，將開關2c斷開，將開關2d接通。結果為，取樣電路26A輸入STR1訊號，取樣電路26B輸入STR2訊號。藉此，取樣電路26A自資料匯 流排獲得與液晶驅動用訊號輸出端子OUT1相對應之灰階資料，又，取樣電路26B自資料匯流排獲得與液晶驅動用訊號輸出端子OUT2相對應之灰階資料。進而，開關2c斷開，藉此，阻斷運算放大器1－1之輸出與液晶驅動用訊號輸出端子OUT1之連接，且亦阻斷運算放大器1－2之輸出與液晶驅動用訊號輸出端子OUT2之連接。進而，藉由將開關2d接通，運算放大器21A之輸出連接於液晶驅動用訊號輸出端子OUT1，運算放大器21B之輸出連接於液晶驅動用訊號輸出端子OUT2。
如上所述，將存在不良之DAC電路8及與其成對之DAC電路8設為1組，並切換為預備DAC電路28A及28B，藉此，可將存在不良之DAC電路8切換為預備DAC電路26A或26B。
其次，控制電路將test訊號設為「L」，將testB訊號設為「H」，且過渡至通常動作(S153)。
[實施形態3]
以上所說明之實施形態1及實施形態2中，於積體電路10及20中包含切換電路60(參照圖2)，該切換電路60切換來自輸出電路區塊30(參照圖2)之灰階電壓、與來自預備輸出電路區塊40(參照圖2)之灰階電壓，但本發明並不限於此，亦可於顯示面板側包含切換電路60。
以下，將於顯示面板側包含切換電路60之顯示裝置90'之構成及動作作為本發明之第3實施形態來加以說明。再者，本實施形態中，對與實施形態1不同之處進行說明， 並省略重複處之說明。
(顯示裝置90'之概略構成)
首先，參照圖18，說明本實施形態之顯示裝置90'之概略構成。圖18係表示顯示裝置90'之概略構成之方塊圖。
如圖18所示，顯示裝置90'包含顯示面板80'以及積體電路10'(驅動電路)，該積體電路10'根據自外部輸入之灰階資料而驅動顯示面板80'。此處，積體電路10'與實施形態1之積體電路10之不同點在於不包含切換電路60，其他構成與積體電路10相同。又，顯示面板80'與實施形態1之顯示面板80之不同點在於包含切換電路60，其他構成與顯示面板80相同。
(顯示裝置90'之構成)
其次，參照圖19，說明本實施形態之顯示裝置90'之更詳細之構成。圖19係表示積體電路10'之構成之方塊圖。
如圖19所示，積體電路10'包含：n個取樣電路6，其自灰階資料輸入端子(未圖示)，經由資料匯流排而輸入分別與n個輸出端子OUT1~OUTn之各個相對應之灰階資料；n個保持電路7；DAC電路8，其將灰階資料轉換為灰階電壓訊號；運算放大器1，其具有對來自DAC電路8之灰階電壓訊號進行緩衝之緩衝電路的作用；n個判定電路3；以及n個上拉．下拉電路5。
進而，如圖19所示，積體電路10'包含：複數個開關2a，其根據test訊號而切換接通、斷開；複數個開關2b，其根據testB訊號而切換接通、斷開；以及複數個開關2f，其根 據LF訊號而切換接通、斷開。再者，開關2a、2b及2f於輸入「H」之訊號時接通，於輸入「L」之訊號時斷開。進而，積體電路10'包含預備取樣電路26、預備保持電路27、預備DAC電路28、預備運算放大器21以及預備輸出端子OUT0各一個。
另一方面，如圖19所示，顯示面板80'包含：連接端子(未圖示)，其連接於積體電路10'所包含之輸出端子OUT1~OUTn之各個；判定旗標9－1~9－n(以下，總稱為判定旗標9)；開關2f，其根據來自控制電路(未圖示)之LF訊號而切換接通、斷開；開關2e，其根據作為LF訊號之反轉訊號之LFB訊號而切換接通、斷開；以及開關2c及2d，其根據作為來自判定旗標9之輸出訊號之Flag1~Flagn而切換接通、斷開。再者，開關2d、2c及2f於輸入「H」訊號時接通，於輸入「L」訊號時斷開。又，開關2c於輸入「L」訊號時接通，於輸入「H」訊號時斷開。
又，本實施形態中之顯示面板80'係液晶顯示面板，如圖19所示，於積體電路10'之各個輸出端子OUT上，經由開關2e及2c而連接有資料訊號線SL－1~SL－n(以下，總稱為資料訊號線SL)。又，於各個資料訊號線SL上，連接有數量與掃描訊號線GL之根數相同之像素P。再者，於圖19中，將連接於料訊號線SL－1之像素P設為像素P－1，將連接於資料信弓線SL－n之像素P設為像素P－n。
(實施形態3之自我修復)
其次，就本實施形態之顯示裝置90'中，進行動作確認 測試之後，當判定旗標4記憶有「H」旗標時之自我修復動作加以說明。再者，本實施形態中之動作確認測試之方法與實施形態1所述之動作確認測試1~5相同，因此，此處省略動作確認測試之說明。
首先，於動作確認測試1~5結束之時點，test訊號為「H」，testB訊號為「L」。因此，藉由開關2b而斷開運算放大器1與輸出端子OUT之連接。此處，於動作確認測試1~5結束之後，控制電路輸出「H」之LF訊號，並且輸出「L」之LFB訊號。藉由輸出該「H」之LF訊號，開關2f接通，各個判定旗標4經由各輸出端子OUT而與各判定旗標9連接。進而，各個判定旗標4將自身所記憶之「H」旗標或「L」旗標作為Flag1~Flagn，經由各輸出端子OUT而輸出至各判定旗標9。各判定旗標9將自判定旗標4輸出之Flag1~Flagn記憶於自身之內部記憶體，並且，將該Flag1~Flagn輸出至與自身連接之開關2c及2d。再者，於LF訊號為「H」期間，LFB訊號變為「L」，從而各開關2e斷開。藉此，防止判定旗標4所輸出之Flag1~Flagn輸出至資料訊號線SL－1~SL－n，結果為，判定旗標4所輸出之Flag1~Flagn不會對像素P造成影響。
以下，以與輸出端子OUT1相對應之判定旗標4－1記憶有「H」旗標之情形為例，對顯示裝置90'中之自我修復動作加以詳細說明。
首先，當與輸出端子OUT1相對應之判定旗標4－1記憶有「H」旗標時，換言之，當DAC電路8－1為不良之情形，判 定旗標9－1自判定旗標4輸出「H」旗標，且將所輸出之「H」旗標記錄於自身所包含之內部記憶體。再者，於該例中，判定旗標4－2~4－n係記錄有「L」旗標者。
其次，判定旗標9－1將「H」旗標之Flag1輸出至與自身連接之開關2c及2d。藉此，與判定旗標9－1連接之開關2c會切斷輸出端子OUT1與資料訊號線SL－1之連接，進而，與判定旗標9－1連接之開關2d將輸出端子OUT0與資料訊號線SL－1連接。另一方面，各個判定旗標9－2~9－n將「L」旗標之Flag2~Flagn輸出至與自身連接之開關2c及2d，因此，與判定旗標9－2~9－n連接之開關2c接通，與判定旗標9－2~9－n連接之開關2d斷開。結果為，各個資料訊號線SL－2~SL－n經由開關2e而連接於各個輸出端子OUT2~OUTn。
各判定旗標9根據來自判定旗標4之Flag1~Flagn，切換與自身連接之開關2c及2d之後，控制電路輸出「L」之LF訊號，並且輸出「H」之LFB訊號。藉此，連接各輸出端子OUT2~OUTn與各資料訊號線SL－2~SL－n。
其次，於控制電路輸出「L」之LF訊號之後，輸出「L」之test訊號與「H」之testB訊號，藉此，資料訊號線SL－1經由輸出端子OUT0而連接於運算放大器21之輸出，另一方面，各資料訊號線SL－2~SL－n經由輸出端子OUT2~OUTn而連接於運算放大器1－2~1－n。再者，與取樣電路6－1連接之開關2d藉由來自判定旗標4－1之Flag1而接通，因此，輸入至取樣電路6－1之灰階資料(與資料訊號線SL－1相對應之灰階資料)亦輸入至取樣電路26。結果為， 代替輸出端子OUT1，與資料訊號線SL－1相對應之灰階資料自輸出端子OUT0輸入至資料訊號線SL－1。再者，關於輸入至各取樣電路6及預備取樣電路26之灰階資料之切換，由於與實施形態1中之動作相同，故而此處省略其詳細說明。
如上所述，顯示裝置90'藉由進行自我修復動作，可使用預備DAC電路28來代替檢測為不良之DAC電路8，將正常之灰階電壓輸出至資料訊號線SL。再者，與實施形態1相同，於本實施形態中，亦包含與預備DAC電路28相對應之預備取樣電路26及保持電路27。因此，不僅DAC電路8，即便取樣電路6或保持電路7中存在不良之情形，亦可將其切換為預備取樣電路26及保持電路28。
其次，以下參照圖20，說明自接通顯示裝置90'之電源，進行動作確認測試，直至過渡至通常動作為止之順序。圖20係表示自接通顯示裝置90'之電源，進行動作確認測試，直至過渡至通常動作為止之處理順序的流程圖。
如圖20所示，首先，當檢測出用戶已接通電源時，顯示裝置90'對積體電路10進行初始化，藉此，將判定旗標4所記憶之所有旗標設為「L」旗標(S161)。其次，控制電路將test訊號設為「H」，將testB訊號設為「L」，並將積體電路10'切換為動作確認測試之狀態(S162)。繼而，控制電路及積體電路10進行上述動作確認測試(S163)。進而，控制電路確認是否所有之動作確認測試1~5均已結束(S164)。於該S164中，若控制電路檢測出動作確認測試1~5並未全 部結束，則顯示裝置90'根據來自控制電路之指示，將處理過渡至S163，並進行未結束之動作確認測試。另一方面，於S164中，若控制電路確認顯示裝置90'中之所有動作確認測試均已結束，則輸出「H」之LF訊號及「L」之LFB訊號，當檢測出不良電路(取樣電路6、保持電路7、DAC電路9、運算放大器1)時，將該不良電路切換為預備電路(取樣電路26、保持電路27、DAC電路29、運算放大器21)，並過渡至通常動作(S165)。
再者，本實施形態之顯示裝置90'中，作為記憶判定電路3－1之判定結果即旗標之電路係包含判定旗標4及判定旗標9之構成，但作為顯示裝置90'之變形例，亦可為如下構成，即，不包含判定旗標9、開關2f、開關2e，由判定旗標4來控制開關2c及2d。此時，亦無需對開關2f及2e進行控制之LF訊號及LFB訊號，另一方面，需要判定旗標4以及用以連接開關2c及2d之配線及連接端子。
[實施形態4]
於以上所說明之實施形態1~實施形態3中，經由輸出端子OUT而連接積體電路與顯示面板，但不經由輸出端子OUT而使積體電路與顯示面板成為一體之顯示裝置亦屬於本發明之範疇。
以下，參照圖21，將積體電路與顯示面板成為一體之顯示裝置90"作為第4實施形態來加以說明。再者，本實施形態之顯示裝置90"為實施形態1之顯示裝置90之變形例，本實施形態中，對與實施形態1不同之處進行說明，並省略 重複處之說明。
(顯示裝置90"之構成)
首先，參照圖21，說明本實施形態之顯示裝置90"之構成。圖21係表示顯示裝置90"之構成之方塊圖。
如圖21所示，於顯示裝置90"中，與實施形態1所示之積體電路10及顯示面板80無區別，運算放大器1及21之輸出經由開關2b、2c及2d而直接連接於資料訊號線SL。亦即，本實施形態之顯示裝置90"與實施形態1之顯示裝置90之不同點在於是否包含輸出端子OUT，其他構成與實施形態1之顯示裝置90相同。
此外，本實施形態中，對實施形態1之變形例進行了說明，但與實施形態2及3相同，不經由輸出端子OUT而使積體電路與顯示面板成為一體之顯示裝置當然亦屬於本發明之範疇。
(電視系統)
其次，參照圖22，說明包含實施形態1之顯示裝置90之電視系統300。再者，圖22係表示電視系統300之構成之方塊圖。以下，設電視系統300包含實施形態1之顯示裝置90而加以說明，但本發明之電視系統並不限於此，亦可代替顯示裝置90而包含實施形態2~4之顯示裝置。
(電視系統300之構成)
如圖22所示，電視系統300包含：接收空中電波之天線301；調諧器部302，其將所接收之空中電波解調成影像聲音訊號；訊號分離部303，其將已解調之影像聲音訊號分 離為影像訊號與聲音訊號；影像訊號處理部304，其將已分離之影像訊號解碼為數位影像訊號；顯示裝置90，其獲得已解碼之數位影像訊號作為灰階資料，並根據所獲得之灰階資料而將影像顯示於顯示面板80(參照圖2)；聲音訊號處理部305，其將已分離之聲音訊號解碼為數位聲音訊號；以及聲音訊號輸出部306，其於將已解碼之數位聲音訊號轉換為類比聲音訊號之後，將轉換後之類比聲音訊號作為聲音而自揚聲器輸出。
(電視系統300之動作)
其次，說明電視系統300中之動作處理。首先，天線301接收來自電視台之空中電波，並將所接收之空中電波輸出至調諧器部302。調諧器部302將所輸出之空中電波解調為影像聲音訊號，並將其輸出至訊號分離部303。訊號分離部303將所輸出之影像聲音訊號分離為影像訊號與聲音訊號，並將各訊號分別輸出至影像訊號處理部304及聲音訊號處理部305。影像訊號處理部304將所輸出之影像訊號解碼為數位影像訊號，且將已解碼之數位影像訊號作為灰階資料而輸出至顯示裝置90。顯示裝置90使用自身所包含之顯示面板80來顯示所輸出之灰階資料。另一方面，聲音訊號處理部305將由訊號分離部303分離之聲音訊號解碼為數位聲音訊號，並將其輸出至聲音訊號輸出部306。聲音訊號輸出部306將所輸出之數位聲音訊號轉換為類比聲音訊號之後，使用自身所包含之揚聲器，將類比聲音訊號作為聲音而輸出。
再者，本發明之電視系統300使用天線301及調諧器部302作為獲得影像聲音訊號之機構，自電視台獲得該影像聲音訊號，但本發明並不限於此，亦可經由DVD(Digital Versatile Disc，數位多功能光碟)播放器等內容讀取裝置或PC(Personal Computer，個人電腦)而獲得上述影像聲音訊號，上述內容讀取裝置自記錄媒體讀出記錄於該記錄媒體中之內容資料，上述PC自網際網路等而獲得上述影像聲音訊號。
實施形態1及實施形態4中所說明之動作確認測試及自我修復之處理動作，係於將液晶驅動用半導體積體電路10之電源接通後立即進行，但本發明並不限於此，可藉由將控制訊號輸入至液晶驅動用半導體積體電路10而進行上述動作，亦可以任意時序來進行上述動作。例如，可自顯示裝置之控制器，將表示顯示之返馳期間之訊號輸入至液晶驅動用半導體積體電路10，且以此時序而進行動作確認測試及自我修復。
又，亦可於液晶驅動用半導體積體電路10中構成檢測液晶驅動用半導體積體電路10之異常之電路，當液晶驅動用半導體積體電路10中產生異常時，進行動作確認測試及自我修復之處理動作。例如，對自液晶驅動用半導體積體電路10輸出之訊號之電流進行檢測，當所檢測之電流大於設定電流時，進行動作確認測試及自我修復之處理動作。
又，亦可定期地進行動作確認測試及自我修復之處理動作。例如，於每個不進行顯示之垂直返馳期間中進行上述 動作確認測試及自我修復之處理動作，或者按照每個預先設定之累計顯示時間而進行上述動作確認測試及自我修復之處理動作。
又，亦可於進行顯示之期間之一部分中進行動作確認測試及自我修復之處理動作。例如，於液晶顯示裝置中，由於像素記憶有顯示電壓，故而於結束對顯示電壓進行充電之後，即使對液晶驅動用半導體積體電路10之輸出施加高阻抗，顯示亦無問題。於顯示期間之一部分中，對液晶驅動用半導體積體電路10之輸出施加高阻抗，以進行動作確認測試及自我修復之處理動作。此時，若無對所有圖案進行動作確認測試之時間，則亦可於1條線之顯示期間之一部分中，例如進行1個圖案之判定，於1個畫面之顯示期間或顯示數個畫面之期間中進行上述動作確認測試及自我修復之處理動作。
再者，本發明之積體電路10(參照圖1)為了對自身之缺陷進行自我檢測(動作確認測試)，必需停止輸出用以驅動顯示面板80(參照圖2)之輸出訊號。亦即，積體電路10於自我檢測期間，無法驅動顯示面板80。因此，積體電路10進行自我檢測之時序必需處於不會對顯示裝置之影像顯示造成影響之期間。
因此，本發明之實施形態中，作為積體電路10進行自我檢測期間，說明了於接通顯示裝置之電源時之啟動過程中，積體電路10進行自我檢測及自我修復。其原因在於，若處於顯示裝置之啟動過程中，則顯示裝置並未顯示影 像，因此，積體電路10可進行自我檢測及自我修復，而不會對顯示裝置之影像顯示造成影響。
如上所述，於本實施形態中，積體電路10於接通顯示裝置之電源時之啟動過程中進行檢測自身缺陷之自我檢測，但本發明並不限於此，於顯示裝置之啟動過程中以外之期間內，亦可進行自我檢測及自我修復。
以下，將啟動過程以外之可進行自我檢測及自我修復之期間作為實施例，對顯示裝置加以說明。
[實施例1]
(垂直返馳期間之自我檢測及自我修復)
首先，作為第一個實施例，於顯示裝置之垂直返馳期間中，不會對顯示裝置之影像顯示造成影響，積體電路10可進行自我檢測及自我修復。以下說明該理由。
以下，參照圖23(a)~(f)來說明輸入至顯示裝置之各訊號之時序。圖23(a)~(f)係表示輸入至液晶顯示裝置之各訊號之時序的時序圖。
圖23(a)表示掃描訊號SCN1，該掃描訊號SCN1自驅動顯示裝置之掃描線之掃描側驅動電路輸出且賦予顯示裝置之第1根掃描訊號線，圖23(b)表示掃描訊號SCN2，該掃描訊號SCN2自掃描側驅動電路輸出且賦予顯示裝置之第2根掃描訊號線，圖23(c)表示自積體電路10(參照圖1)賦予至影像訊號反轉電路之與顯示裝置之第j根資料訊號線相對應的影像訊號DSj，圖23(d)表示自影像訊號反轉電路賦予至資料側驅動電路之與顯示裝置之第j根資料訊號線相對應 的影像訊號DRVj，圖23(e)表示賦予顯示裝置之第j根資料訊號線之影像訊號DATAj，圖23(f)表示施加至連接於顯示裝置中之第1根掃描訊號線與第j根資料訊號線之像素的驅動電壓VD1j。又，圖23所示之時刻t1~t5之期間TV係顯示裝置之垂直掃描期間，期間TV1係垂直返馳期間，時刻t1~t3之期間TH係水平掃描期間，時刻t2~t3之期間TH1係水平返馳期間。再者，為了於每個水平掃描期間TH及垂直掃描期間TV中，使顯示裝置之各像素之顯示電極的極性反轉，上述影像訊號反轉電路使來自積體電路10之影像訊號DSj之極性反轉。
如圖23(a)及(b)所示，掃描側驅動電路對於顯示裝置之各掃描訊號線，自掃描訊號線之第1根開始，依序使每個水平掃描期間TH延遲，輸出掃描訊號SCN1、掃描訊號SCN2、…、掃描訊號SCNm。又，掃描側驅動電路對於顯示裝置之各掃描訊號線，於每個垂直掃描期間TV中反覆輸出各掃描訊號SCN1~掃描訊號SCNm。再者，此處，顯示裝置係具有m根掃描訊號線者。
圖23(c)所示之來自積體電路10之影像訊號DSj輸入至影像訊號反轉電路。其次，影像訊號反轉電路於每個水平掃描期間TH中使影像訊號DSj之極性反轉，並且，亦於每個垂直掃描期間TV中使上述影像訊號DSj之極性反轉，從而產生圖23(d)所示之影像訊號DRVj。進而，影像訊號反轉電路將所產生之影像訊號DRVj輸入至資料側驅動電路。
其次，資料側驅動電路於每個水平掃描期間TH中，對 來自影像訊號反轉電路之影像訊號DRVj進行取樣，使已取樣之訊號值延遲一個水平掃描期間TH，並作為圖23(e)所示之影像訊號DATAj而輸出至顯示裝置之第j根資料訊號線。
其次，於連接於第1根掃描訊號線與第j根資料訊號線之顯示裝置之像素(以下，稱為像素1j)中，藉由時刻t1~t2之水平掃描期間TH內之掃描訊號SCN1，像素1j內之TFT(Thin Film Transistor，薄膜電晶體)導通，結果為，經由第j根資料訊號線，時刻t1~t2之影像訊號DATAj之影像訊號電壓作為驅動電壓VD1j而施加於像素1j內之顯示電極。此處，對於施加於像素1j之顯示電極之驅動電壓VD1j而言，即使於時刻t2~t5內阻斷像素1j內之TFT之導通，亦可持續保持時刻t1~t2之間之電壓位準。同樣，連接於第2根掃描訊號線與第j根資料訊號線之顯示裝置之像素(以下，稱為像素2j)中，藉由時刻t3~t4之水平掃描期間TH內之掃描訊號SCN2，像素2j內之TFT導通，結果為，經由第j根資料訊號線，時刻t3~t4之影像訊號DATAj之影像訊號電壓作為驅動電壓而施加於像素2j內之顯示電極。此處，對於施加於像素2j之顯示電極之驅動電壓而言，即使阻斷像素2j內之TFT之導通，亦可持續保持時刻t3~t4之間之電壓位準。
如上所述，對於顯示裝置之各像素中之驅動電壓而言，即使阻斷各像素內之TFT之導通，亦可持續保持TFT導通時所施加之驅動電壓之電壓位準。因此，掃描側驅動電路 並未將使各像素之TFT導通之掃描訊號SCN1~SCNm輸出至掃描訊號線，換言之，於各像素之TFT之導通已阻斷期間，即，於垂直返馳期間TV1中，顯示裝置無需對各像素之顯示電極施加電壓。亦即，積體電路10無需輸出作為驅動電壓之基礎之影像訊號DSj，即使電性切斷積體電路10與顯示裝置，亦不會對顯示裝置之影像顯示造成影響。
因此，若處於顯示裝置之垂直返馳期間，則積體電路10可進行自我檢測及自我修復，而不會對顯示裝置之影像顯示造成影響。
(積體電路10整體之動作不良檢測)
本實施形態中，積體電路10所進行之對自身所包含之輸出電路區塊之不良進行檢測的自我檢測處理，係於與各資料訊號線相對應之每個輸出電路區塊中進行，且以所有輸出電路區塊為對象。因此，該自我檢測處理需要花費時間。
據此，當積體電路10所包含之各輸出電路區塊不存在引起動作不良之可能性時，積體電路10無需進行自我檢測處理。換言之，僅當各輸出電路區塊存在引起動作不良之可能性時，積體電路10進行自我檢測處理即可。
此處，積體電路10包含動作判定電路，該動作判定電路判定積體電路10整體是否存在動作不良之可能性，藉由動作判定電路，只要僅於判定積體電路10中之某處存在動作不良之情形，進行自我檢測處理，便可防止進行多餘之自我檢測處理。
以下，參照圖24~圖26，說明積體電路10所包含之動作判定電路200，該動作判定電路200判定積體電路10整體是否存在動作不良之可能性。
首先，當積體電路10中產生動作不良之情形，與正常動作時相比，，換言之，與作為產品出貨時判定為合格品之初始階段相比，供給至積體電路10之電源電流增大。因此，當供給至積體電路10之電源電流之值與正常動作時相比，增大至固定值以上時，積體電路10中產生動作不良。因此，動作判定電路200檢測供給至積體電路10之電源電流之值，並根據檢測出之電源電流之值而判定積體電路10中是否已產生動作不良。
(動作判定電路200之構成)
以下，參照圖24來說明動作判定電路200之構成。圖24係表示動作判定電路200之構成之方塊圖。
如圖24所示，動作判定電路200於供給積體電路10之電源之VA201與積體電路10之間，包含電阻202(檢測機構)及開關203。再者，電阻202與開關203以彼此並聯之方式而連接。進而，動作判定電路200包含：A/D轉換器204(檢測機構)，其連接於電阻202及開關203之位於積體電路10側之一端；開關205，其輸入來自A/D轉換器204之輸出訊號；EEPROM(Electrically－Erasable Programmable Read－Only Memory，電子可擦可程式唯讀記憶體)206(正常電流值記憶機構)，其係連接於開關205之一方之輸出端子的非揮發性記憶體；資料鎖存電路207，其連接於開關205之另 一方之輸出端子；以及比較電路208(電流值比較機構、驅動電路判定機構)，其對EEPROM206之輸出值與來自資料鎖存電路207之輸出值進行比較。再者，比較電路208之輸出端子將比較電路208之比較結果連接於積體電路10所包含之控制電路。再者，藉由積體電路10所包含之控制電路來控制開關203及205之切換。
(動作判定電路200之概略動作)
動作判定電路200預先將與積體電路10正常動作時之電源電流值相對應之值，作為基準資料而記憶於EEPROM206中。此處，動作判定電路200於判定積體電路10中是否已產生動作不良之情形，檢測與供給至積體電路10之電源電流值相對應之值，對該檢測出之值與EEPROM206所預先記憶之基準資料之值進行比較，當檢測出之值為固定值以上時，判定積體電路10中已產生動作不良。進而，動作判定電路200將表示積體電路10中已產生動作不良之訊號，輸出至積體電路10所包含之控制電路，藉此，控制電路開始進行積體電路10之自我檢測處理及自我修復處理。
(基準資料之產生及記憶處理)
如上所述，動作判定電路200必需預先將基準資料記憶於自身所包含之EEPROM206中。因此，以下參照圖25，說明動作判定電路200將基準資料記憶於EEPROM206之處理。圖25係表示動作判定電路200將基準資料記憶於EEPROM206之動作處理之流程圖。
如圖25所示，當產生基準資料時，控制電路打開開關203，以使來自VA201之電源電流流入至電阻202(S301)。此處，電阻202之電阻值係使積體電路10正常動作時之電阻202之電壓降約為0.1 V之電阻值。再者，較好的是，考慮積體電路之消耗電流後決定電阻202之電阻值。
其次，A/D轉換器204將電阻202之積體電路10側之一端的電壓值轉換為數位值(S302)。A/D轉換器204將轉換後之數位值經由開關205而輸入至EEPROM206。EEPROM206將所輸入之來自A/D轉換器之數位值記憶為基礎資料(S303)。再者，藉由控制電路來切換S303中之開關205，以連接A/D轉換器204與EEPROM206。
其次，於EEPROM206記憶基礎資料之後，控制電路使開關203短路，使積體電路10返回至通常動作狀態(S304)。再者，於包含積體電路10之顯示裝置之產品出貨階段，換言之，於藉由各種出貨檢查而判定積體電路10為正常之階段，進行直至S301~S304為止之基準資料之產生及記憶處理。
(動作判定電路200之動作不良檢測處理)
其次，以下參照圖26，說明動作判定電路200之對積體電路10之動作不良進行檢測之處理。圖26係表示動作判定電路200之對積體電路10之動作不良進行檢測之處理的流程圖。
如圖26所示，首先，控制電路打開開關203，使來自VA201之電源電流流入至電阻202(S305)。
其次，A/D轉換器204將電阻202之積體電路10側之一端的電壓值轉換為數位值(S306)。A/D轉換器204將轉換後之數位值經由開關205而輸入至資料鎖存電路207。資料鎖存電路207將所輸入之來自A/D轉換器之數位值記憶為檢測資料(S307)。再者，藉由控制電路來切換S306中之開關205，以連接A/D轉換器204與資料鎖存電路207。
其次，比較電路208讀出EEPROM206所記憶之基準資料以及資料鎖存電路207所記憶之檢測資料，並對所讀出之基準資料之值與檢測資料之值進行比較(S308)。進而，比較電路208檢測基準資料之值與檢測資料之值之差是否為特定值以上(例如，3以上之數位值)(S309)。此處，當基準資料之值與檢測資料之值之差為特定值以上(例如，3以上之數位值)時，將表示積體電路10中已產生動作不良之訊號輸出至積體電路10所包含之控制電路。
此處，當自比較電路208輸入表示積體電路10中已產生動作不良之訊號時，控制電路開始積體電路10之自我檢測(S311)。進而，於積體電路10之自我檢測中，當積體電路10檢測出自身之輸出電路區塊中存在不良之情形，積體電路10切換不良之輸出電路區塊之輸出與預備輸出電路區塊之輸出，並進行自我修復。再者，於S311之積體電路10之自我檢測中，當無法檢測輸出電路區塊之不良之情形，考慮由其他要因引起之電源電流值之變動。因此，於此情形時，電源電流值產生變動，因此，動作判定電路200進行S301~S304所示之產生及記憶基準資料之處理，將產生變 動之電源電流值作為新基準資料而記憶於EEPROM206(S312)。進而，於S312之後，控制電路使開關203短路，將動作判定電路200及積體電路10設為通常動作狀態(S310)。
另一方面，於S309中，當比較電路208檢測出基準資料之值與檢測資料之值的差未滿特定值(例如，未滿3之數位值)時，使處理過渡至S310。
[實施例2]
(積體電路10之定期性自我檢測)
又，亦可定期地進行積體電路10之自我檢測(動作確認測試)及自我修復。具體而言，可於上述實施例1中所說明之顯示裝置之每個垂直返馳期間，進行積體電路10之自我檢測(動作確認測試)及自我修復。此時，對垂直同步訊號進行計數，每隔固定次數之顯示而進行上述自我檢測及自我修復。此時，可由非揮發性記憶體來構成計數器，藉由計數器對垂直同步訊號之次數進行計數而實現定期性之自我檢測及自我修復。進而，積體電路10包含對時間進行測定之計時器，藉由該計時器而對動作時間進行計數，每隔預先設定之累計動作時間，進行積體電路10之自我檢測及自我修復。
[實施例3]
又，亦可於顯示裝置顯示影像之期間之一部分中，進行積體電路10之自我檢測(動作確認測試)及自我修復之處理動作。例如，顯示裝置之各像素記憶有顯示電極之電壓， 因此，即使結束對顯示電極之電壓進行充電之後，對積體電路10之輸出端子OUT1~OUTn施加高阻抗，顯示裝置之影像顯示亦無問題。
因此，於顯示裝置顯示影像之顯示期間之一部分內，對積體電路10之輸出端子OUT1~OUTn施加高阻抗，以進行自我檢測(動作確認測試)及自我修復之處理動作。作為對輸出端子OUT1~OUTn施加高阻抗之方法之一例，將開關串聯地設置於連接輸出端子OUT1~OUTn與顯示裝置之每個訊號傳送路徑中，可藉由打開該開關而將輸出端子OUT1~OUTn與顯示裝置設為高阻抗，換言之，可電性地切斷輸出端子OUT1~OUTn與顯示裝置。
又，如本實施形態1所述，自我檢測(動作確認測試)中具有若干個圖案。因此，若無對所有圖案進行自我檢測(動作確認測試)之時間，則可於1條線之顯示期間之一部分中，對一部分之圖案(例如僅1個圖案)進行自我檢測(動作確認測試)。藉此，可於顯示裝置顯示1個圖框之期間或顯示數個圖框之期間內，對所有圖案進行自我檢測(動作確認測試)。又，若使用並非一次性地對圖案進行自我檢測(動作確認測試)而是將各圖案分割後進行自我檢測(動作確認測試)的上述方法，則可於圖23所示之水平返馳期間內進行自我檢測(動作確認測試)。
再者，上述實施例1~3中，以實施形態1中之積體電路10為對象而進行了說明，但本發明並不限於此，亦可適用於實施形態2及3中之積體電路10'、20以及實施形態4中之顯 示裝置90"。
又，本實施形態1~4中，對藉由液晶顯示面板來顯示影像之液晶顯示裝置進行了說明，但本發明並不限於此，亦可適用於液晶顯示裝置以外之顯示裝置，例如電漿電視等。
本發明並不限定於上述各實施形態，可於請求項所示之範圍內作各種變更，將不同實施形態中所分別揭示之技術手段加以適當組合而獲得之實施形態，亦包含於本發明之技術範圍。
再者，亦可以如下之方式構成本發明之顯示裝置驅動用之積體電路。
(第1構成)
一種驅動顯示裝置之積體電路，其特徵在於：於驅動顯示裝置之每個輸出端子處，包含輸出電路、輸出緩衝器、上述輸出電路與輸出緩衝器以外之預備輸出電路及預備輸出緩衝器，將運算放大器用作輸出緩衝器，具有自動進行輸出電路之動作確認之功能，於進行輸出電路之確認動作時，使上述運算放大器作為比較器而動作，由上述作為比較器而動作之運算放大器對自上述預備輸出電路輸出之電壓值、與自每個輸出端子之輸出電路輸出之電壓值進行比較，進行上述預備輸出電路與每個輸出端子之輸出電路之動作確認。
(第2構成)
如上述第1構成之驅動顯示裝置之積體電路，其特徵在 於：將與進行動作確認後判斷為動作不良之輸出端子相連的輸出電路及輸出緩衝器，替換為上述預備輸出電路及預備輸出緩衝器，藉此進行輸出電路及輸出緩衝器之自我修復。
(第3構成)
一種驅動顯示裝置之積體電路，其特徵在於：於驅動顯示裝置之每個輸出端子處，包含輸出電路、輸出緩衝器、上述輸出電路與輸出緩衝器以外之預備輸出電路及預備輸出緩衝器，自動地進行輸出電路之動作確認，具有儲存表示動作確認之結果之旗標的暫存器，將運算放大器用作輸出緩衝器，於進行輸出電路之確認動作時，使上述運算放大器作為比較器而動作，由上述作為比較器而動作之運算放大器對自上述預備輸出電路輸出之電壓值、與自每個輸出端子之輸出電路輸出之電壓值進行比較，進行上述預備輸出電路與每個輸出端子之輸出電路之動作確認，將表示動作確認之結果之旗標儲存於上述暫存器，且將與儲存有表示不良之旗標之輸出端子相連的輸出電路及輸出緩衝器，替換為上述預備輸出電路及預備輸出緩衝器，藉此進行輸出電路及輸出緩衝器之自我修復。
(第4構成)
一種驅動顯示裝置之積體電路，其特徵在於：於驅動顯示裝置之每個輸出端子處，包含輸出緩衝器與上述輸出緩衝器以外之預備輸出緩衝器，將運算放大器用作輸出緩衝器，使上述運算放大器作為比較器而動作，將預先準備之 輸入電壓添加至上比較器，將邏輯上根據上述輸入電壓而推導出之上述比較器之輸出電壓設為預期值，對上述預期值、與藉由添加上述輸入電壓而輸出之上述輸出緩衝器之輸出電壓進行比較，當與預期值不同時，切換使用上述預備輸出緩衝器。
(第5構成)
如上述第1構成至第4構成中任一構成之驅動顯示裝置之積體電路，其特徵在於：接通電源時，自動地進行輸出端子之輸出電路或輸出緩衝器之動作確認，於進行將動作不良之輸出電路或輸出緩衝器切換為預備電路之自我修復之後，進行顯示動作。
如上所述，本發明之顯示面板驅動用之積體電路包含：比較機構，其對來自輸出電路之輸出訊號與來自預備輸出電路之輸出訊號進行比較；判定機構，其根據比較機構之比較結果，判定輸出電路是否不良；以及連接切換機構，其於判定機構之判定結果為不良之情形，代替輸出電路而使預備輸出電路連接於上述輸出端子。因此，本發明包含如下之具體之機構，該具體之機構即使於將驅動電路安裝至顯示面板之後，亦可容易地檢測輸出電路之缺陷，當於輸出電路中存在缺陷時，可進行自我修復。
發明內容之項中所述之具體實施形態或實施例僅係使本發明之技術內容變得明確者，本發明不應僅限定於如上所述之具體例而狹義地解釋，於本發明之精神以及於下揭示 之申請專利範圍內，可作各種變更而加以實施。
[產業上之可利用性]
本發明提供一種顯示裝置驅動用之積體電路，其包含對輸出電路之缺陷進行檢測及自我修復之具體機構，且可更容易地處理輸出電路之不良，本發明尤其可用於大型液晶顯示裝置或高精細電視。
1－1‧‧‧運算放大器(比較機構)
1－2‧‧‧運算放大器(比較機構)
1－n‧‧‧運算放大器(比較機構)
2c‧‧‧開關(連接切換機構)
2d‧‧‧開關(連接切換機構)
3－1‧‧‧判定電路(判定機構)
3－2‧‧‧判定電路(判定機構)
3－n‧‧‧判定電路(判定機構)
4－1‧‧‧判定旗標(旗標儲存機構)
4－2‧‧‧判定旗標(旗標儲存機構)
4－n‧‧‧判定旗標(旗標儲存機構)
8－1‧‧‧DAC電路(輸出電路)
8－2‧‧‧DAC電路(輸出電路)
8－n‧‧‧DAC電路(輸出電路)
10‧‧‧液晶驅動用半導體積體電路(驅動電路)
10'‧‧‧液晶驅動用半導體積體電路(驅動電路)
20‧‧‧液晶驅動用半導體積體電路(驅動電路)
21‧‧‧運算放大器(比較機構)
21A‧‧‧運算放大器(比較機構)
21B‧‧‧運算放大器(比較機構)
28‧‧‧DAC電路(預備輸出電路)
28A‧‧‧DAC電路(預備輸出電路)
28B‧‧‧DAC電路(預備輸出電路)
50‧‧‧比較判定機構(自我修復機構、判定機構)
60‧‧‧切換電路(自我修復機構、切換機構)
61‧‧‧切換電路(自我修復機構)
80‧‧‧顯示面板
80'‧‧‧顯示面板
90‧‧‧顯示裝置
90'‧‧‧顯示裝置
90"‧‧‧顯示裝置
202‧‧‧電阻(檢測機構)
204‧‧‧A/D轉換器(檢測機構)
206‧‧‧EEPROM(正常電流值記憶機構)
208‧‧‧比較電路(電流值比較機構、驅動電路判定機構)
300‧‧‧電視系統
圖1係表示本發明之一實施形態之顯示驅動用半導體積體電路之構成的說明圖。
圖2係表示本發明之一實施形態之顯示裝置之構成的方塊圖。
圖3係表示本發明之一實施形態之動作確認測試之第1個順序的流程圖。
圖4係表示本發明之一實施形態之動作確認測試之第2個順序的流程圖。
圖5係表示本發明之一實施形態之動作確認測試之第3個順序的流程圖。
圖6係表示本發明之一實施形態之動作確認測試之第4個順序的流程圖。
圖7係表示本發明之一實施形態之動作確認測試之第5個順序的流程圖。
圖8係表示本發明之一實施形態之將不良輸出電路切換為預備輸出電路之順序的流程圖。
圖9係表示本發明之一實施形態之、自接通顯示裝置之電源後進行動作確認測試直至過渡至通常動作為止之順序 的流程圖。
圖10係表示本發明之一實施形態之用以進行運算放大器1之動作確認的電路構成之說明圖。
圖11係表示本發明之其他實施形態之顯示驅動用半導體積體電路之構成的說明圖。
圖12係表示本發明之其他實施形態之動作確認測試之第1個順序的流程圖。
圖13係表示本發明之其他實施形態之動作確認測試之第2個順序的流程圖。
圖14係表示本發明之其他實施形態之動作確認測試之第3個順序的流程圖。
圖15係表示本發明之其他實施形態之動作確認測試之第4個順序的流程圖。
圖16係表示本發明之其他實施形態之動作確認測試之第5個順序的流程圖。
圖17係表示本發明之其他實施形態之將不良輸出電路切換為預備輸出電路之順序的流程圖。
圖18係表示本發明之進而其他實施形態之顯示裝置之概略構成的方塊圖。
圖19係表示本發明之進而其他實施形態之顯示裝置之構成的方塊圖。
圖20係表示本發明之進而其他實施形態之、自接通顯示裝置之電源後進行動作確認測試直至過渡至通常動作為止之順序的流程圖。
圖21係表示本發明之進而其他實施形態之顯示裝置之構成的方塊圖。
圖22係表示本發明之一實施形態之電視系統之構成的方塊圖。
圖23(a)~(f)係表示本發明之一實施形態之輸入至顯示裝置之掃描訊號、影像訊號、像素電極的電壓值之時序圖。
圖24係表示本發明之一實施形態之動作判定電路之構成的方塊圖。
圖25係表示本發明之一實施形態之正常動作時之檢測及記憶積體電路的電源電流值之處理之流程圖。
圖26係表示本發明之一實施形態之、根據供給至積體電路之電源電流值來檢測積體電路之動作不良之處理的流程圖。
圖27係表示先前例中之顯示驅動用半導體積體電路之構成的說明圖。
1－1、1－2、1－n‧‧‧運算放大器
2a、2b、2c、2d‧‧‧開關
3－1、3－2、3－n‧‧‧判定電路
4－1、4－2、4－n‧‧‧判定旗標
5－1、5－2、5－n‧‧‧上拉．下拉電路
6－1、6－2、6－n、26‧‧‧取樣電路
7－1、7－2、7－n、27‧‧‧保持電路
8－1、8－2、8－n、28‧‧‧DAC
21‧‧‧預備運算放大器
OUT1、OUT2、OUTn‧‧‧輸出端子
STR1、STR2、STRn、test、testB、TSTR1、TSTR2‧‧‧ 訊號

Claims (13)

  1. 一種驅動電路，其特徵在於：其係驅動顯示面板之驅動電路，其包含：輸出端子，其連接於上述顯示面板；輸出電路區塊，其包括可連接於上述輸出端子之輸出電路；以及預備輸出電路區塊，其包括可連接於上述輸出端子之預備輸出電路；上述驅動電路包含：比較機構，其對來自上述輸出電路之輸出訊號、與來自上述預備輸出電路之輸出訊號進行比較；判定機構，其根據上述比較機構之比較結果，判定上述輸出電路是否不良；以及連接切換機構，其於上述判定機構之判定結果為不良之情形，代替上述輸出電路而使上述預備輸出電路連接於上述輸出端子。
  2. 如請求項1之驅動電路，其中上述比較機構係運算放大器。
  3. 如請求項1之驅動電路，其中上述輸出電路區塊以及上述預備輸出電路區塊更包括使用有運算放大器之輸出緩衝器，將上述運算放大器用作上述比較機構，於上述判定結果為不良之情形，代替上述輸出電路區塊而連接上述預備輸出電路區塊。
  4. 如請求項1之驅動電路，其中 上述輸出電路區塊以及上述預備輸出電路區塊更包括使用有運算放大器之輸出緩衝器、以及記憶賦予輸出電路之輸入之訊號的電路，將上述運算放大器用作上述比較機構，於上述判定結果為不良之情形，代替上述輸出電路區塊而連接上述預備輸出電路區塊。
  5. 如請求項1至4中任一項之驅動電路，其中包含對輸入至上述輸出電路及預備輸出電路之輸入訊號進行控制之控制機構，上述控制機構將不同大小之輸入訊號輸入至上述輸出電路與預備輸出電路，並且輸出與上述不同大小之輸入訊號相對應之來自上述比較機構之比較結果的預期值，上述判定機構於上述比較結果與上述預期值不同之情形，判定上述輸出電路為不良。
  6. 如請求項1至4中任一項之驅動電路，其中更包含旗標儲存機構，該旗標儲存機構儲存表示上述判定機構之判定結果之旗標，上述連接切換機構於上述旗標之值表示上述輸出電路為不良時，代替上述輸出電路而使上述預備輸出電路連接於上述輸出端子。
  7. 如請求項1至4中任一項之驅動電路，其中於未對上述顯示面板所顯示之圖像造成影響之期間，上述比較機構對來自上述輸出電路之輸出訊號與來 自上述預備輸出電路之輸出訊號進行比較，上述判定機構根據上述比較機構之比較結果，判定上述輸出電路是否不良，上述連接切換機構將對於上述輸出端子之連接，自藉由上述判定機構判定為不良之輸出電路之輸出切換為上述預備輸出電路之輸出，於上述連接切換機構連接至上述輸出端子與上述預備輸出電路之輸出之後，上述預備輸出電路將輸出訊號輸出至上述輸出端子。
  8. 如請求項1至4中任一項之驅動電路，其中更包含：檢測機構，其檢測供給至上述驅動電路之電源電流之值；正常電流值記憶機構，其預先記憶上述驅動電路正常動作時之上述電源電流之值；電流值比較機構，其對來自上述檢測機構之電源電流之值、與來自上述正常電流值記憶機構之電源電流之值進行比較；及驅動電路判定機構，其根據上述電流值比較機構之比較結果，判定上述驅動電路是否不良；且當上述驅動電路判定機構之判定結果為不良之情形；上述比較機構對來自上述輸出電路之輸出訊號與來自上述預備輸出電路之輸出訊號進行比較；上述判定機構根據上述比較機構之比較結果，判定上述輸出電路是否不良； 上述連接切換機構將對於上述輸出端子之連接，自藉由上述判定機構判定為不良之輸出電路之輸出切換為上述預備輸出電路之輸出。
  9. 如請求項1至4中任一項之驅動電路，其中於接通上述顯示面板之電源後，上述比較機構立即對來自上述輸出電路之輸出訊號與來自上述預備輸出電路之輸出訊號進行比較，上述判定機構立即根據上述比較機構之比較結果，判定上述輸出電路是否不良，上述連接切換機構立即將對於上述輸出端子之連接，自藉由上述判定機構判定為不良之輸出電路之輸出切換為上述預備輸出電路之輸出。
  10. 如請求項1至4中任一項之驅動電路，其中於上述顯示面板之垂直返馳期間，上述比較機構對來自上述輸出電路之輸出訊號與來自上述預備輸出電路之輸出訊號進行比較，上述判定機構根據上述比較機構之比較結果，判定上述輸出電路是否不良，上述連接切換機構將對於上述輸出端子之連接，自藉由上述判定機構判定為不良之輸出電路之輸出切換為上述預備輸出電路之輸出。
  11. 如請求項1至4中任一項之驅動電路，其中更包含阻斷機構，該阻斷機構阻斷自上述輸出端子至上述顯示面板之訊號傳送路徑， 於上述阻斷機構阻斷自上述輸出端子至上述顯示面板之訊號傳送路徑之後，上述比較機構對來自上述輸出電路之輸出訊號與來自上述預備輸出電路之輸出訊號進行比較，上述判定機構根據上述比較機構之比較結果，判定上述輸出電路是否不良，上述連接切換機構將對於上述輸出端子之連接，自藉由上述判定機構判定為不良之輸出電路之輸出切換為上述預備輸出電路之輸出。
  12. 一種顯示裝置，其特徵在於包含：請求項1至11中任一項之驅動電路。
  13. 一種電視系統，其特徵在於包含請求項12之顯示裝置。
TW097119814A 2007-05-29 2008-05-28 驅動電路、顯示裝置及電視系統 TWI391901B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2007142625 2007-05-29
JP2007260378 2007-10-03
JP2008130848A JP4277055B2 (ja) 2007-05-29 2008-05-19 駆動回路、表示装置、およびテレビジョンシステム

Publications (2)

Publication Number Publication Date
TW200917222A TW200917222A (en) 2009-04-16
TWI391901B true TWI391901B (zh) 2013-04-01

Family

ID=40705803

Family Applications (1)

Application Number Title Priority Date Filing Date
TW097119814A TWI391901B (zh) 2007-05-29 2008-05-28 驅動電路、顯示裝置及電視系統

Country Status (5)

Country Link
US (1) US8416171B2 (zh)
JP (1) JP4277055B2 (zh)
KR (1) KR101200734B1 (zh)
CN (1) CN101681604B (zh)
TW (1) TWI391901B (zh)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4277055B2 (ja) 2007-05-29 2009-06-10 シャープ株式会社 駆動回路、表示装置、およびテレビジョンシステム
US8587573B2 (en) 2008-02-28 2013-11-19 Sharp Kabushiki Kaisha Drive circuit and display device
JP2010078869A (ja) * 2008-09-25 2010-04-08 Sharp Corp 表示装置、およびテレビジョンシステム
JP2010081255A (ja) * 2008-09-25 2010-04-08 Sharp Corp 表示装置、およびテレビジョンシステム
JP2010078870A (ja) * 2008-09-25 2010-04-08 Sharp Corp 表示装置、およびテレビジョンシステム
JP2010081254A (ja) * 2008-09-25 2010-04-08 Sharp Corp 表示装置、およびテレビジョンシステム
JP5154386B2 (ja) * 2008-11-28 2013-02-27 シャープ株式会社 駆動回路および表示装置
JP5375375B2 (ja) 2009-07-02 2013-12-25 ソニー株式会社 半導体集積回路および液晶駆動回路
WO2012137886A1 (ja) * 2011-04-08 2012-10-11 シャープ株式会社 表示装置、および表示装置の駆動方法
JP6118043B2 (ja) * 2012-07-18 2017-04-19 矢崎総業株式会社 表示装置
DE102013211708B3 (de) 2013-06-20 2014-10-09 Continental Automotive Gmbh Testverfahren für einen Bildschirm in einem Fahrzeug
JP6903398B2 (ja) * 2016-01-27 2021-07-14 三菱電機株式会社 駆動装置および液晶表示装置
US10083668B2 (en) * 2016-03-09 2018-09-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, display device, and electronic device
JP6706954B2 (ja) * 2016-04-01 2020-06-10 三菱電機株式会社 ドライバｉｃおよび液晶表示装置
EP3472827B1 (en) * 2016-10-27 2021-12-01 Dualitas Ltd. Method of operating a display driver
CN110782818B (zh) * 2018-07-25 2023-09-19 夏普株式会社 显示装置及显示装置的检查方法
CN113658556B (zh) * 2021-08-18 2023-01-20 福州京东方光电科技有限公司 一种电压控制电路、控制方法及显示装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050024971A1 (en) * 1999-11-23 2005-02-03 Nicholaas Lambert Self diagnostic and repair in matrix display panel
TW200519825A (en) * 2003-11-20 2005-06-16 Samsung Electronics Co Ltd Source line repair circuit, source driver circuit, liquid crystal display device with source line repair function, and method of repairing source line
TWI248327B (en) * 2000-07-14 2006-01-21 Ce Medical Systems Global Tech Apparatus and method for detecting defects in a multi-channel scan driver

Family Cites Families (47)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2624750B2 (ja) 1988-03-07 1997-06-25 株式会社日立製作所 液晶表示装置
JPH087338B2 (ja) 1990-04-17 1996-01-29 パイオニア株式会社 画像表示装置
GB9219836D0 (en) 1992-09-18 1992-10-28 Philips Electronics Uk Ltd Electronic drive circuits for active matrix devices,and a method of self-tasting and programming such circuits
JPH06324651A (ja) 1992-10-19 1994-11-25 Fujitsu Ltd 液晶表示装置の駆動回路
US5859627A (en) 1992-10-19 1999-01-12 Fujitsu Limited Driving circuit for liquid-crystal display device
US5956008A (en) 1994-09-06 1999-09-21 Semiconductor Energy Laboratory Co., Driver circuit for active matrix display and method of operating same
JP3821862B2 (ja) 1994-09-06 2006-09-13 株式会社半導体エネルギー研究所 アクティブマトリクス型表示装置の駆動回路の動作方法
TW280898B (en) * 1994-12-28 1996-07-11 Sharp Kk The matrix type image display apparatus
JPH08184804A (ja) * 1994-12-28 1996-07-16 Sharp Corp マトリックス型画像表示装置用駆動回路
JP3224001B2 (ja) * 1995-06-26 2001-10-29 シャープ株式会社 データ信号線駆動回路および走査信号線駆動回路並びに画像表示装置
JP3136066B2 (ja) * 1994-12-28 2001-02-19 シャープ株式会社 液晶表示装置
JPH08202320A (ja) 1995-01-25 1996-08-09 Nec Home Electron Ltd ディスプレイ装置のモード切り替え方法及びディスプ レイ装置
JPH08278771A (ja) 1995-04-10 1996-10-22 Matsushita Electric Ind Co Ltd 垂直方向液晶駆動装置
JP3296714B2 (ja) 1996-03-25 2002-07-02 三洋電機株式会社 サンプリングレート変換装置
JP3417514B2 (ja) 1996-04-09 2003-06-16 株式会社日立製作所 液晶表示装置
JPH09312569A (ja) * 1996-05-22 1997-12-02 Advantest Corp Ｄａコンバータ試験装置及びこの装置を用いた半導体試験装置
GB9705436D0 (en) 1997-03-15 1997-04-30 Sharp Kk Fault tolerant circuit arrangements
JP3305283B2 (ja) * 1998-05-01 2002-07-22 キヤノン株式会社 画像表示装置及び前記装置の制御方法
JP2007316675A (ja) 1998-05-01 2007-12-06 Canon Inc 画像表示装置
US6816143B1 (en) 1999-11-23 2004-11-09 Koninklijke Philips Electronics N.V. Self diagnostic and repair in matrix display panel
JP2002032048A (ja) 2000-05-09 2002-01-31 Sharp Corp 画像表示装置およびそれを用いた電子機器
TWI267049B (en) * 2000-05-09 2006-11-21 Sharp Kk Image display device, and electronic apparatus using the same
JP4659180B2 (ja) * 2000-07-12 2011-03-30 シャープ株式会社 表示装置
JP2002043943A (ja) 2000-07-21 2002-02-08 Toshiba Corp アナログ出力装置
JP3892650B2 (ja) * 2000-07-25 2007-03-14 株式会社日立製作所 液晶表示装置
JP4564146B2 (ja) * 2000-08-31 2010-10-20 シャープ株式会社 液晶駆動回路及びそれを用いた液晶表示装置
JP3797174B2 (ja) * 2000-09-29 2006-07-12 セイコーエプソン株式会社 電気光学装置及びその駆動方法、並びに電子機器
US7280090B2 (en) * 2000-12-22 2007-10-09 Electronics For Imaging, Inc. Methods and apparatus for repairing inoperative pixels in a display
JP4011320B2 (ja) * 2001-10-01 2007-11-21 株式会社半導体エネルギー研究所 表示装置及びそれを用いた電子機器
JP2004165948A (ja) * 2002-11-13 2004-06-10 Sony Corp Ｄ／ａ変換器とその製造方法
JP4068040B2 (ja) 2003-10-10 2008-03-26 富士通株式会社 オペアンプ、ラインドライバおよび液晶表示装置
TWI278647B (en) * 2003-11-07 2007-04-11 Renesas Tech Corp Semiconductor device and testing method thereof
JP2005157321A (ja) * 2003-11-07 2005-06-16 Renesas Technology Corp 半導体装置および半導体装置の試験方法
JP2005351959A (ja) 2004-06-08 2005-12-22 Sony Corp 画像投射装置、および、そのフォーカス調整方法
JP2006119225A (ja) 2004-10-19 2006-05-11 Rohm Co Ltd 電圧制御装置および表示装置
JP2008139861A (ja) 2006-11-10 2008-06-19 Toshiba Matsushita Display Technology Co Ltd 有機発光素子を用いたアクティブマトリクス型表示装置、および有機発光素子を用いたアクティブマトリクス型表示装置の駆動方法
JP5179775B2 (ja) 2007-04-19 2013-04-10 ラピスセミコンダクタ株式会社 オフセットキャンセル装置、ｉｃチップ、及び駆動ｉｃ
JP4277055B2 (ja) 2007-05-29 2009-06-10 シャープ株式会社 駆動回路、表示装置、およびテレビジョンシステム
JP5520437B2 (ja) 2007-06-28 2014-06-11 株式会社半導体エネルギー研究所 表示装置
JP2009128532A (ja) 2007-11-21 2009-06-11 Sharp Corp 表示装置
JP5015041B2 (ja) 2008-03-04 2012-08-29 シャープ株式会社 駆動回路および駆動回路を備えた表示装置
JP5015037B2 (ja) 2008-02-28 2012-08-29 シャープ株式会社 駆動回路および該駆動回路を備えた表示装置
JP5015038B2 (ja) 2008-02-28 2012-08-29 シャープ株式会社 駆動回路および該駆動回路を備えた表示装置
JP2010081254A (ja) 2008-09-25 2010-04-08 Sharp Corp 表示装置、およびテレビジョンシステム
JP2010081255A (ja) 2008-09-25 2010-04-08 Sharp Corp 表示装置、およびテレビジョンシステム
JP2010078870A (ja) 2008-09-25 2010-04-08 Sharp Corp 表示装置、およびテレビジョンシステム
JP2010078869A (ja) 2008-09-25 2010-04-08 Sharp Corp 表示装置、およびテレビジョンシステム

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050024971A1 (en) * 1999-11-23 2005-02-03 Nicholaas Lambert Self diagnostic and repair in matrix display panel
TWI248327B (en) * 2000-07-14 2006-01-21 Ce Medical Systems Global Tech Apparatus and method for detecting defects in a multi-channel scan driver
TW200519825A (en) * 2003-11-20 2005-06-16 Samsung Electronics Co Ltd Source line repair circuit, source driver circuit, liquid crystal display device with source line repair function, and method of repairing source line

Also Published As

Publication number Publication date
JP4277055B2 (ja) 2009-06-10
KR101200734B1 (ko) 2012-11-13
TW200917222A (en) 2009-04-16
US20100225635A1 (en) 2010-09-09
CN101681604B (zh) 2012-06-27
CN101681604A (zh) 2010-03-24
US8416171B2 (en) 2013-04-09
JP2009104106A (ja) 2009-05-14
KR20100009603A (ko) 2010-01-27

Similar Documents

Publication Publication Date Title
TWI391901B (zh) 驅動電路、顯示裝置及電視系統
TWI424402B (zh) 驅動電路、顯示裝置及驅動電路之自我檢測及自我修復方法
WO2010035797A1 (ja) 表示装置、およびテレビジョンシステム
WO2009107469A1 (ja) 駆動回路および表示装置
JP6653593B2 (ja) 表示装置及び表示装置の検査方法
JP2008102344A (ja) 表示装置の駆動回路およびそのテスト方法
JP2006047315A (ja) Ｌｃｄ駆動用ｉｃ内のデジタル／アナログ変換器のテスト装置
JP2011133888A (ja) 駆動回路及びこれを有する表示装置
WO2010058836A1 (ja) 表示装置、およびテレビジョンシステム
WO2010035785A1 (ja) 表示装置、およびテレビジョンシステム
WO2010035792A1 (ja) 表示装置、およびテレビジョンシステム
JP2003302949A (ja) 表示装置駆動回路および表示装置の駆動方法
JP2006153927A (ja) 表示装置
JP5015037B2 (ja) 駆動回路および該駆動回路を備えた表示装置
JP5015038B2 (ja) 駆動回路および該駆動回路を備えた表示装置
JP5015041B2 (ja) 駆動回路および駆動回路を備えた表示装置
WO2010035801A1 (ja) 表示装置、およびテレビジョンシステム
JPH11326422A (ja) 表示装置用駆動回路
JP2022154047A (ja) 表示装置、表示ドライバ、及び故障検査方法
KR20190065212A (ko) 표시 장치
JP2003241156A (ja) 検査装置およびその検査方法
JP2006003770A (ja) 半導体装置