KR20190065212A - 표시 장치 - Google Patents

표시 장치 Download PDF

Info

Publication number
KR20190065212A
KR20190065212A KR1020190063411A KR20190063411A KR20190065212A KR 20190065212 A KR20190065212 A KR 20190065212A KR 1020190063411 A KR1020190063411 A KR 1020190063411A KR 20190063411 A KR20190063411 A KR 20190063411A KR 20190065212 A KR20190065212 A KR 20190065212A
Authority
KR
South Korea
Prior art keywords
test
control signal
display panel
signal
driving
Prior art date
Application number
KR1020190063411A
Other languages
English (en)
Other versions
KR102097438B1 (ko
Inventor
허경열
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020190063411A priority Critical patent/KR102097438B1/ko
Publication of KR20190065212A publication Critical patent/KR20190065212A/ko
Application granted granted Critical
Publication of KR102097438B1 publication Critical patent/KR102097438B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/006—Electronic inspection or testing of displays and display drivers, e.g. of LED or LCD displays
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0828—Several active elements per pixel in active matrix panels forming a digital to analog [D/A] conversion circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/12—Test circuits or failure detection circuits included in a display system, as permanent part thereof

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

배선 불량을 용이하게 검출할 수 있는 표시 장치가 제공된다. 표시 장치는 표시 패널 및 상기 표시 패널을 구동하기 위한 구동 신호를 생성하는 구동부를 포함하되, 상기 표시 패널은 상기 구동 신호를 수신하고, 상기 구동 신호를 테스트 구동 신호로서 출력하며, 상기 구동부는, 상기 테스트 구동 신호가 입력되는 아날로그-디지털 컨버터 및 상기 아날로그-디지털 컨버터가 검출한 신호 레벨이 저장되는 레지스터를 포함한다.

Description

표시 장치{DISPLAY DEVICE}
본 발명은 표시 장치에 관한 것으로서 보다 상세하게는 배선 불량을 용이하게 점검할 수 있는 표시 장치에 관한 것이다.
표시 장치는 화상을 표시하기 위한 표시 패널, 표시 패널을 구동하기 위한 구동부, 표시 패널를 보호하기 위한 윈도우 및 상기 구성들을 수납하기 위한 수납 부재를 포함할 수 있다. 표시 장치에 불량이 발생한 경우 불량 원인 분석 또는 불량의 수리를 위하여 표시 장치의 구성들을 분해할 필요가 있다. 표시 장치의 구성들을 분해하는 경우 표시 패널을 비롯한 표시 장치의 구성들이 손상될 수 있다. 표시 장치의 구성들이 손상되면, 추가적인 불량이 발생하여 원래의 불량 원인 파악이 어려울 수 있으며, 불량을 수리한 후 제품을 출하하지 못하고, 제품을 폐기해야 하는 경우가 발생할 수 있다.
표시 장치의 불량에 대한 용이한 분석 및 수리를 위하여 표시 장치를 분해하지 않고 불량을 점검할 수 있는 표시 장치가 요구된다.
이에 본 발명이 해결하고자 하는 과제는, 표시 장치의 분해 없이 불량을 점검할 수 있는 표시 장치를 제공하고자 하는 것이다.
본 발명이 해결하고자 하는 다른 과제는, 표시 장치의 분해 시 발생할 수 있는 불량을 방지할 수 있는 표시 장치를 제공하고자 하는 것이다.
본 발명의 과제들은 이상에서 언급한 기술적 과제로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
상기 과제를 해결하기 위한 본 발명의 일 실시예에 따른 표시 장치는 표시 패널 및 상기 표시 패널을 구동하기 위한 구동 신호를 생성하는 구동부를 포함하되, 상기 표시 패널은 상기 구동 신호를 수신하고, 상기 구동 신호를 테스트 구동 신호로서 출력하며, 상기 구동부는, 상기 테스트 구동 신호가 입력되는 아날로그-디지털 컨버터 및 상기 아날로그-디지털 컨버터가 검출한 신호 레벨이 저장되는 레지스터를 포함한다.
상기 과제를 해결하기 위한 본 발명의 다른 실시예에 따른 표시 장치는 표시 패널 및 상기 표시 패널을 제어하기 위한 제어 신호를 생성하는 구동부를 포함하되, 상기 표시 패널은 상기 제어 신호를 수신하고, 상기 제어 신호를 테스트 제어 신호로서 출력하며, 상기 구동부는, 상기 테스트 제어 신호가 입력되는 아날로그-디지털 컨버터 및 상기 아날로그-디지털 컨버터가 검출한 신호 레벨이 저장되는 레지스터를 포함한다.
상기 과제를 해결하기 위한 본 발명의 또 다른 실시예에 따른 표시 장치는 표시 패널 및 상기 표시 패널을 구동하기 위한 구동 전원 전압을 생성하는 구동부를 포함하되, 상기 표시 패널은 상기 제어 신호를 수신하고, 상기 구동 전원 전압을 테스트 구동 전원 전압으로서 출력하며, 상기 구동부는, 상기 상기 테스트 구동 전원 전압이 입력되는 읽는 아날로그-디지털 컨버터 및 상기 아날로그-디지털 컨버터가 검출한 신호 레벨이 저장되는 레지스터를 포함한다.
기타 실시예의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.
본 발명의 실시예들에 의하면 적어도 다음과 같은 효과 있다.
즉, 표시 장치의 배선 불량을 표시 장치를 분해하지 않고 검출할 수 있다.
또, 표시 장치의 배선 불량을 표시 장치를 분해하지 않고 검출하여, 분해에 따른 불량 발생을 방지할 수 있다.
본 발명에 따른 효과는 이상에서 예시된 내용에 의해 제한되지 않으며, 더욱 다양한 효과들이 본 명세서 내에 포함되어 있다.
도 1은 본 발명의 일 실시예에 따른 표시 장치의 블록도이다.
도 2는 본 발명의 일 실시예에 따른 화소의 회로도이다.
도 3은 본 발명의 다른 실시예에 따른 표시 장치의 블록도이다.
도 4는 본 발명의 또 다른 실시예에 따른 표시 장치의 블록도이다.
도 5는 본 발명의 또 다른 실시예에 따른 표시 장치의 블록도이다.
도 6은 본 발명의 또 다른 실시예에 따른 표시 장치의 블록도이다.
도 7은 본 발명의 또 다른 실시예에 따른 표시 장치의 블록도이다.
도 8은 본 발명의 또 다른 실시예에 따른 표시 장치의 블록도이다.
도 9는 본 발명의 또 다른 실시예에 따른 표시 장치의 블록도이다.
도 10은 본 발명의 또 다른 실시예에 따른 표시 장치의 블록도이다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다.
비록 제1, 제2 등이 다양한 구성요소들을 서술하기 위해서 사용되나, 이들 구성요소들은 이들 용어에 의해 제한되지 않음은 물론이다. 이들 용어들은 단지 하나의 구성요소를 다른 구성요소와 구별하기 위하여 사용하는 것이다. 따라서, 이하에서 언급되는 제1 구성요소는 본 발명의 기술적 사상 내에서 제2 구성요소일 수도 있음은 물론이다.
이하, 첨부된 도면을 참고로 하여 본 발명의 실시예들에 대해 설명한다.
도 1은 본 발명의 일 실시예에 따른 표시 장치의 블록도이다.
도 1을 참조하면, 표시 장치(1000)는 표시 패널(100) 및 구동부(200)를 포함한다.
표시 패널(100)은 구동부(200)에서 제공되는 구동 신호에 대응하여 화상을 표시할 수 있다. 구동 신호는 구동 전원 전압(Vdd) 및 제어 신호를 포함할 수 있다. 제어 신호는 제1 내지 제n 게이트 신호(G1, G2, ..., Gn) 및 제1 내지 제m 데이터 신호(D1, D2, ..., Dm)를 포함할 수 있다. 제어 신호는 제1 내지 제n 게이트 신호(G1, G2, ..., Gn) 및 제1 내지 제m 데이터 신호(D1, D2, ..., Dm) 외에도 다양한 종류의 신호들을 포함할 수 있으며, 제어 신호들의 종류는 표시 패널(100)의 종류에 따라 달라질 수 있다. 예를 들어, 표시 패널(100)이 유기 전계 표시 패널인 경우 제어 신호는 제어 신호는 제1 내지 제n 게이트 신호(G1, G2, ..., Gn) 및 제1 내지 제m 데이터 신호(D1, D2, ..., Dm) 외에 초기화 신호 및 발광 제어 신호 등을 포함할 수도 있다. 제어 신호는 표시 패널(100)에 제공되어 표시 패널(100)이 표시하는 화상을 제어할 수 있는 모든 신호를 포함할 수 있으며, 상기 언급된 신호들에 한정되지 않는다.
표시 패널(100)은 제1 내지 제n 게이트선(GL1, GL2, ..., GLn), 제1 내지 제n 데이터선(DL1, DL2, ..., DLm) 및 복수의 화소를 포함할 수 있다. 제1 내지 제n 게이트선(GL1, GL2, ..., GLn)에는 각각 제1 내지 제n 게이트 신호(G1, G2, ..., Gn)가 인가될 수 있다. 제1 내지 제m 데이터선(DL1, DL2, ..., DLm)은 제1 내지 제n 게이트선(GL1, GL2, ..., GLn)과 교차하도록 배치될 수 있다. 제1 내지 제m 데이터선(DL1, DL2, ..., DLm)에는 제1 내지 제m 데이터 신호(D1, D2, ..., Dm)가 인가될 수 있다. 복수의 화소(PX)는 제1 내지 제n 게이트선(GL1, GL2, ..., GLn)과 제1 내지 제m 데이터선(DL1, DL2, ..., DLm)이 교차하는 영역에 의하여 정의될 수 있다. 복수의 화소(PX)는 구동부(200)에서 제공되는 제어 신호에 대응하여 발광할 수 있다. 이에 관하여 보다 상세하게 설명하면, 복수의 화소(PX)는 제1 내지 제n 게이트 신호(G1, G2, ..., Gn)에 대응하여 제1 내지 제m 데이터 신호(D1, D2, ..., Dm)를 수신할지 여부를 결정할 수 있으며, 수신된 제1 내지 제m 데이터 신호(D1, D2, ..., Dm)에 대응되는 계조로 발광할 수 있다. 이하 도 2를 참조하여, 화소(PX)에 대하여 보다 상세히 설명하도록 한다.
도 2는 본 발명의 일 실시예에 따른 화소의 회로도이다. 도 2는 표시 패널(100)이 액정 표시 패널인 것을 가정한 경우의 화소의 회로도로서, 화소의 회로도는 표시 패널의 종류에 따라 달라질 수 있다. 도 2를 참조하면, 화소(PX)는 트랜지스터(TR), 액정 캐패시터(Clc) 및 스토리지 캐패시터(Cst)를 포함할 수 있다.
트랜지스터(TR)의 게이트는 제i 게이트 라인(GLi)에 연결되고, 소스는 제j 데이터 라인(DLj)에 연결되고, 드레인은 액정 캐패시터(Clc)의 일단 및 스토리지 캐패시터(Cst)의 일단에 연결될 수 있다. 단, i 는 1 이상 n 이하의 자연수이고, j는 1 이상 m 이하의 자연수이다. 트랜지스터(TR)는 제i 게이트 라인(GLi)에 인가되는 제i 게이트 신호(Gi)의 전압 레벨이 문턱 전압 이상인 경우 턴온되어, 제j 데이터 라인(DLj)에 인가되는 제j 데이터 신호(Dj)를 액정 캐패시터(Clc) 및 스토리지 캐패시터(Cst)에 전달할 수 있다.
액정 캐패시터(Clc)의 일단은 트랜지스터(TR)의 드레인에 연결되고, 타단에는 구동 전원 전압(Vdd)이 인가될 수 있다. 액정 캐패시터(Clc)는 표시 패널(100)에 포함된 액정층(미도시)이 갖는 캐패시터의 용량을 나타낼 수 있다. 액정층은 복수의 액정 입자를 포함할 수 있으며, 액정 입자는 액정 캐패시터(Clc)에 인가되는 전압에 따라 배치가 변화되어, 표시 패널(100)의 광투과율을 변화시킬 수 있다.
스토리지 캐패시터(Cst)의 일단은 트랜지스터(TR)의 드레인에 연결되고, 타단에는 구동 전원 전압(Vdd)이 인가될 수 있다. 스토리지 캐패시터(Cst)는 액정 캐패시터(Clc)와 병렬로 연결되어 화소 내의 총 캐패시터 용량을 증가시켜, 트랜지스터(TR)가 턴오프된 경우 액정 캐패시터(Clc)에 인가된 전압이 유지되는 시간을 증가시킬 수 있다. 몇몇 실시예들에 의하면, 스토리지 캐패시터(Cst)는 생략될 수도 있다.
다시 도 1을 참조하면, 표시 패널(100)은 테스트 제어 신호를 출력할 수 있다. 테스트 제어 신호는 표시 패널(100)이 입력된 제어 신호를 표시 패널(100)의 내부를 거쳐 다시 출력하는 신호일 수 있다. 테스트 제어 신호는 표시 패널(100)에 의하여 제어 신호가 그대로 출력되거나, 소정의 회로를 거쳐 출력될 수도 있다. 테스트 제어 신호는 제1 내지 제n 게이트 신호(G1, G2, ..., Gn)로부터 생성된 제1 내지 제n 테스트 게이트 신호(TG1, TG2, ..., TGn) 및 제1 내지 제m 데이터 신호(D1, D2, ..., Dm)로부터 생성된 제1 내지 제m 테스트 데이터 신호(TD1, TD2, ..., TDm)를 포함할 수 잇다. 테스트 제어 신호는 제어 신호가 제1 내지 제n 게이트 신호(G1, G2, ..., Gn) 및 제1 내지 제m 데이터 신호(D1, D2, ..., Dm) 외에 다른 신호를 포함하는 경우 그에 대응하는 표시 패널(100)의 출력 신호를 포함할 수 있다. 도 1에서는 표시 패널(100)이 테스트 제어 신호로서 제1 내지 제n 테스트 게이트 신호(TG1, TG2, ..., TGn) 및 제1 내지 제m 테스트 데이터 신호(TD1, TD2, ..., TDm)를 출력하는 것을 도시하고 있으나, 몇몇 실시예에 의하면, 표시 패널(100)이 테스트 제어 신호로서 제1 내지 제n 테스트 게이트 신호(TG1, TG2, ..., TGn) 또는 제1 내지 제m 테스트 데이터 신호(TD1, TD2, ..., TDm)를 출력할 수 있으며, 또 다른 몇몇 실시예에 의하면 표시 패널(100)은 테스트 제어 신호로서 제1 내지 제n 테스트 게이트 신호(TG1, TG2, ..., TGn) 및 제1 내지 제m 테스트 데이터 신호(TD1, TD2, ..., TDm) 중 일부만을 테스트 제어 신호로서 출력할 수도 있다.
구동부(200)는 화상 데이터(R, G, B)를 수신하고, 그에 대응하는 화상을 표시 패널(100)이 표시하도록 표시 패널(100)을 구동하기 위하여, 구동 신호를 생성하여 표시 패널(100)에 제공할 수 있다. 구동 신호는 구동 전원 전압(Vdd) 및 제어 신호를 포함할 수 있다. 구동부(200)는 테스트 제어 신호를 수신하여 테스트 제어 신호의 전압 레벨을 검출할 수 있다. 구동부(200)는 테스트 제어 신호의 전압 레벨을 검출하여, 테스트 제어 신호의 전압 레벨의 이상 유무를 판별함으로써, 표시 장치(1000)를 분해하지 않고도 표시 장치(1000)의 배선의 불량여부를 판단할 수 있다. 구동부(200)는 단일의 IC 칩(Integrated Circuit chip)으로 형성될 수 있으나, 반드시 이에 한정되는 것은 아니다.
구동부(200)는 아날로그-디지털 변환기(250) 및 레지스터(260)을 포함한다. 아날로그-디지털 변환기(250)는 테스트 제어 신호를 입력 받아, 테스트 제어 신호의 전압 레벨을 검출하여 디지털 값으로 변환하여 레지스터(260)에 저장할 수 있다. 레지스터(260)는 테스트 제어 신호의 전압 레벨에 대응되는 값을 저장할 수 있으며, 표시 장치(1000)의 외부로부터 레지스터(260)의 값을 읽어 테스트 제어 신호의 전압 레벨을 검출할 수 있다. 따라서, 표시 장치(1000)는 아날로그-디지털 변환기(250) 및 레지스터(260)을 포함하여, 표시 장치(1000)의 분해 없이도 테스트 제어 신호의 전압 레벨을 아날로그-디지털 변환기(250) 및 레지스터(260)를 통하여 외부에서 읽어 테스트 제어 신호의 전압 레벨의 이상 유무에 따라, 배선의 불량 여부를 판단할 수 있다. 표시 장치(1000)는 분해 없이 배선 불량 여부를 판단할 수 있어, 간편하게 불량 여부를 확인할 수 있으며, 분해 과정에서 발생할 수 있는 불량을 방지할 수 있다.
구동부(200)는 타이밍 제어부(210), 데이터 구동부(220), 게이트 구동부(230) 및 전원 공급부(240)를 더 포함할 수 있다. 타이밍 제어부(210)는 화상 데이터(R, G, B)를 수신하여 그에 대응되도록 게이트 구동부(230)를 제어하기 위한 게이트 구동부 제어 신호(GCS) 및 데이터 구동부(220)를 제어하기 위한 데이터 구동부 제어 신호(DCS)를 생성할 수 있다.
게이트 구동부(230)은 게이트 구동부 제어 신호(GCS)를 수신하여 그에 대응되는 제1 내지 제n 게이트 신호(G1, G2, ..., Gn)를 생성한다. 게이트 구동부(230)은 전원 공급부(240)로부터 게이트 하이 전압(VGH) 및 게이트 로우 전압(VGL)을 수신할 수 있으며, 제1 내지 제n 게이트 신호(G1, G2, ..., Gn)는 게이트 하이 전압(VGH)의 전압 레벨 또는 게이트 로우 전압(VGL)의 전압 레벨을 가질 수 있다. 게이트 구동부(230)는 배선의 이상 유무 판단을 용이하게 하기 위하여, 게이트 하이 전압(VGH)의 전압 레벨이 계속되는 제1 내지 제n 게이트 신호(G1, G2, ..., Gn)를 출력하거나 또는 게이트 로우 전압(VGL)의 전압 레벨이 계속되는 제1 내지 제n 게이트 신호(G1, G2, ..., Gn)를 출력 수 있다.
데이터 구동부(200)는 데이터 구동부 제어 신호(DCS)를 수신하고, 그에 대응하여 제1 내지 제m 데이터 신호(D1, D2, ..., Dm)를 생성할 수 있다. 데이터 구동부(200)는 배선의 이상 유무 판단을 용이하게 하기 위하여 특정한 계조에 대응되는 전압 레벨이 연속적으로 출력되는 제1 내지 제m 데이터 신호(D1, D2, ..., Dm)를 생성할 수 있다. 몇몇 실시예에 의하면, 데이터 구동부(200)는 배선의 이상 유무 판단을 용이하게 하기 위하여 최대 계조에 대응되는 전압 레벨이 연속적으로 출력되는 제1 내지 제m 데이터 신호(D1, D2, ..., Dm)를 생성할 수 있다.
전원 공급부(240)는 구동 전원 전압(Vdd)를 생성하여 표시 패널(100)에 제공할 수 있으며, 게이트 하이 전압(VGH) 및 게이트 로우 전압(VGL)을 생성하여 게이트 구동부(230)에 제공할 수 있다.
이하 도 3을 참조하여 본 발명의 다른 실시예에 대하여 설명하도록 한다. 도 3은 본 발명의 다른 실시예에 따른 표시 장치의 블록도이다.
도 3을 참조하면, 표시 장치(1000a)는 표시 패널(100a) 및 구동부(200)를 포함한다.
표시 패널(100a)은 복수의 화소(PX) 중 표시 패널(100a)의 외곽에 인접하여 배치된 화소(PX)에 인가되는 제어 신호만을 테스트 제어 신호로서 출력할 수 있다. 예를 들어, 테스트 제어 신호는 제1 내지 제n 게이트 라인(GL1, GL2, ..., GLn) 중 표시 패널의 가장 외측에 배치된 제1 게이트 라인(GL1)과 제n 게이트 라인(GLn)에 각각 인가되는 제1 게이트 신호(G1) 및 제n 게이트 신호(Gn)에 대응되는 제1 테스트 게이트 신호(TG1) 및 제n 테스트 게이트 신호(TGn)를 포함할 수 있다. 몇몇 실시예에 의하면, 테스트 제어 신호는 제1 테스트 게이트 신호(TG1) 및 제n 테스트 게이트 신호(TGn) 중 어느 하나만을 포함할 수도 있다. 테스트 제어 신호는 제1 내지 제m 데이터 라인(DL1, DL2, ..., DLm) 중 표시 패널의 가장 외측에 배치된 제1 데이터 라인(DL1)과 제m 데이터 라인(DLm)에 각각 인가되는 제1 데이터 신호(D1) 및 제m 게이트 신호(Dm)에 대응되는 제1 테스트 데이터 신호(TD1) 및 제m 테스트 데이터 신호(TDm)를 포함할 수 있다. 몇몇 실시예에 의하면, 테스트 제어 신호는 제1 테스트 데이터 신호(TD1) 및 제m 테스트 데이터 신호(TDm) 중 어느 하나만을 포함할 수도 있다. 표시 패널(100a)이 제1 내지 제n 게이트 신호(G1, G2, ..., Gn) 및 제1 내지 제m 데이터 신호(D1, D2, ..., Dm) 외에 다른 제어 신호를 수신하는 경우, 다른 제어 신호도 제1 내지 제n 게이트 신호(G1, G2, ..., Gn) 및 제1 내지 제m 데이터 신호(D1, D2, ..., Dm)와 마찬가지로, 표시 패널(100a)은 표시 패널(100a)의 외곽에 인접하여 배치된 화소(PX)에 인가되는 다른 제어 신호만을 테스트 제어 신호로서 출력할 수 있다. 표시 패널(100a)의 외곽에 인접하여 배치된 화소(PX)는 내측에 배치된 화소(PX)보다 표시 패널(100a)의 박리 또는 외부의 충격에 의한 배선 불량이 일어날 가능성이 높다. 따라서, 표시 패널(100a)의 외곽에 인접하여 배치된 화소(PX)에 인가되는 제어 신호만을 테스트 제어 신호로서 출력하더라도, 표시 장치(1000a)의 배선 불량 검출 확률을 높게 유지할 수 있다. 표시 패널(100a)의 외곽에 인접하여 배치된 화소(PX)에 인가되는 제어 신호만을 테스트 제어 신호로서 출력하면, 아날로그-디지털 변환기(250)에 입력되는 테스트 제어 신호의 수를 줄일 수 있어, 아날로그-디지털 변환기(250)의 입력 단자의 수를 줄일 수 있다. 구동부(200)가 단일의 IC 칩으로 형성된 경우, 표시 패널(100a)의 외곽에 인접하여 배치된 화소(PX)에 인가되는 제어 신호만을 테스트 제어 신호로서 출력하면, 구동부(200)의 입력 단자를 줄일 수 있다.
그 밖의 구성은 동일한 식별 부호를 갖는 도 1의 구성과 실질적으로 동일하므로 설명을 생략하도록 한다.
이하 도 4를 참조하여 본 발명의 또 다른 실시예에 대하여 설명하도록 한다. 도 4는 본 발명의 또 다른 실시예에 따른 표시 장치의 블록도이다.
도 4를 참조하면, 표시 장치(1000b)는 표시 패널(100a) 및 구동부(200a)를 포함한다. 구동부(200a)는 타이밍 제어부(210), 데이터 구동부(220), 게이트 구동부(230), 전원 공급부(240) 아날로그-디지털 변환기(250), 레지스터(260) 및 선택부(270)를 포함할 수 있다.
선택부(270)는 복수의 테스트 제어 신호를 수신하고, 그 중 하나를 선택하여 아날로그-디지털 변환기(250)에 제공할 수 있다. 예를 들어, 도 4에서, 선택부(270)는 제1 테스트 데이터 신호(TD1), 제m 테스트 데이터 신호(TDm), 제1 테스트 게이트 신호(TG1) 및 제n 테스트 게이트 신호(TGn)를 테스트 제어 신호로 수신하고, 그 중 하나를 선택하여 아날로그-디지털 변환기(250)에 제공할 수 있다. 표시 장치(1000b)는 복수의 테스트 제어 신호를 수신하고, 그 중 하나를 선택하여 아날로그-디지털 변환기(250)에 제공하는 선택부(270)를 포함하여, 아날로그-디지털 변환기(250)의 입력 단자의 개수를 줄일 수 있다.
선택부(270)는 선택 제어 신호(MC)를 수신할 수 있으며, 선택부(270)는 선택 제어 신호(MC)에 대응되도록 복수의 테스트 제어 신호 중 하나를 선택할 수 있다. 선택 제어 신호(MC)는 타이밍 제어부(210)로부터 생성되거나, 구동부 외부의 마이컴(미도시)으로부터 생성되거나, 혹은, 표시 장치(1000b)의 외부로부터 입력될 수도 있다. 선택부(270)는 멀티플렉서(multiplexer)로 형성될 수 있다.
그 밖의 구성은 동일한 식별 부호를 갖는 도 3의 구성과 실질적으로 동일하므로 설명을 생략하도록 한다.
이하 도 5를 참조하여 본 발명의 또 다른 실시예에 대하여 설명하도록 한다. 도 5는 본 발명의 또 다른 실시예에 따른 표시 장치의 블록도이다.
도 5를 참조하면, 표시 장치(1000c)는 표시 패널(100a), 구동부(200) 및 선택부(300)를 포함할 수 있다. 선택부(300)는 구동부(200)에 포함되지 않는 별도의 구성일 수 있다. 선택부(300)가 구동부(200)에 포함되지 않는 별도의 구성이면, 구동부(200)가 단일의 IC 칩으로 형성된 경우 구동부(200)의 입력 단자의 개수를 줄일 수 있다. 그 밖의 선택부(300)에 대한 설명은 도 4에서의 선택부(270)에 대한 설명과 실질적으로 동일하므로 생략하도록 한다. 그 밖의 표시 장치(1000c)의 구성에 대한 설명은 동일한 식별부호를 갖는 도 3의 구성에 대한 설명과 실질적으로 동일하므로 생략하도록 한다.
이하 도 6을 참조하여 본 발명의 또 다른 실시예에 대하여 설명하도록 한다. 도 6은 본 발명의 또 다른 실시예에 따른 표시 장치의 블록도이다.
도 6을 참조하면, 표시 장치(1000d)는 표시 패널(100b) 및 구동부(200)를 포함한다. 표시 패널(100b)은 테스트 구동 전원 전압(TVdd)를 출력하여 구동부(200)에 제공할 수 있다. 테스트 구동 전원 전압(TVdd)은 구동 전원 전압(TVdd)이 표시 패널(100b)의 내부를 거쳐 외부로 출력된 신호일 수 있다. 구동부(200)는 테스트 구동 전원 전압(TVdd)를 수신하여 전압 레벨를 검출하여, 구동 전원 전압(Vdd)이 전달되는 배선에 이상이 있는지 여부를 확인할 수 있다. 보다 구체적으로 설명하면, 구동부(200)에 포함된 아날로그-디지털 변환기(250)은 테스트 구동 전원 전압(TVdd)을 수신하여 테스트 구동 전원 전압(TVdd)의 전압 레벨을 디지털 값으로 변환하여 레지스터(260)에 저장할 수 있으며, 레지스터(260)에 저장된 값을 읽어 테스트 구동 전원 전압(TVdd)의 전압 레벨이 정상인지 여부를 판단한 결과에 따라, 구동 전원 전압(Vdd)이 전달되는 배선에 이상이 있는지 여부를 판단할 수 있다.
그 밖의 다른 구성들에 대한 설명은 동일한 식별부호를 갖는 도 1에서의 구성에 대한 설명과 실질적으로 동일하므로 생략하도록 한다.
이하 도 7을 참조하여 본 발명의 또 다른 실시예에 대하여 설명하도록 한다. 도 7은 본 발명의 또 다른 실시예에 따른 표시 장치의 블록도이다.
도 7을 참조하면, 표시 장치(1000e)는 표시 패널(100c) 및 구동부(200)를 포함한다.
표시 패널(100c)는 구동 신호를 수신하여 테스트 구동 신호를 출력할 수 있다. 구동 신호는 구동 전원 전압(Vdd) 및 제어 신호를 포함할 수 있다. 테스트 구동 신호는 테스트 구동 전원 전압(TVdd) 및 테스트 제어 신호를 포함할 수 있다. 제어 신호는 제1 내지 제n 테스트 게이트 신호(TG1, TG2, ..., TGn) 및 제1 내지 제m 테스트 데이터 신호(TD1, TD2, ..., TDm)를 포함할 수 있으며, 그 외에도 표시 패널(100c)의 동작을 제어하기 위한 제어 신호로부터 생성되는 신호들을 포함할 수 있다.
구동부(200)는 테스트 구동 신호를 수신하고, 전압 레벨을 검출하여, 구동 전원 전압(Vdd) 및 제어 신호가 전달되는 배선에 이상이 있는지 여부를 검출할 수 있다. 이에 관하여 보다 상세히 설명하면, 구동부(200)에 포함된 아날로그-디지털 변환기는 테스트 구동 전원 전압(TVdd) 및 테스트 제어 신호를 수신하여 테스트 구동 전원 전압(TVdd) 및 테스트 제어 신호의 전압 레벨을 디지털 값으로 변환하여 레지스터(260)에 저장할 수 있으며, 레지스터(260)에 저장된 값을 읽어 테스트 구동 전원 전압(TVdd) 및 테스트 제어 신호의 전압 레벨이 정상인지 여부를 판단한 결과에 따라, 구동 전원 전압(Vdd) 및 제어 신호가 전달되는 배선에 이상이 있는지 여부를 판단할 수 있다.
그 밖의 다른 구성들에 대한 설명은 동일한 식별부호를 갖는 도 1에서의 구성에 대한 설명과 실질적으로 동일하므로 생략하도록 한다.
이하 도 8을 참조하여, 본 발명의 또 다른 실시예에 대하여 설명하도록 한다. 도 8은 본 발명의 또 다른 실시예에 따른 표시 장치의 블록도이다.
도 8을 참조하면, 표시 장치(1000f)는 표시 패널(100d) 및 구동부(200)를 포함한다.
표시 패널(100d)는 구동 신호를 수신하여 테스트 구동 신호를 출력할 수 있다. 구동 신호는 구동 전원 전압(Vdd) 및 제어 신호를 포함할 수 있다. 테스트 구동 신호는 테스트 구동 전원 전압(TVdd) 및 테스트 제어 신호를 포함할 수 있다. 테스트 제어 신호는 복수의 화소(PX) 중 표시 패널(100d)의 외곽에 인접하여 배치된 화소(PX)에 인가되는 제어 신호로부터 생성된 신호일 수 있으며, 표시 패널(100d)의 내측에 배치된 화소(PX)에 인가되는 제어신호로부터는 테스트 제어 신호가 생성되지 않을 수 있다. 표시 패널(100d)의 외곽에 인접하여 배치된 화소(PX)는 내측에 배치된 화소(PX)보다 표시 패널(100d)의 박리 또는 외부의 충격에 의한 배선 불량이 일어날 가능성이 높으므로, 표시 장치(1000f)는 구동부(200)의 테스트 구동 신호의 입력을 위한 단자의 개수를 줄이면서도, 배선 불량 검출 확률을 높게 유지할 수 있다.
그 밖의 다른 구성에 대한 설명은 동일한 식별부호를 갖는 도 3의 구성과 실질적으로 동일하므로 설명을 생략하도록 한다.
이하 도 9를 참조하여 본 발명의 또 다른 실시예에 대하여 설명하도록 한다. 도 9는 본 발명의 또 다른 실시예에 따른 표시 장치의 블록도이다.
도 9를 참조하면, 표시 장치(1000g)는 표시 패널(100d) 및 구동부(200b)를 포함한다. 구동부(200a)는 타이밍 제어부(210), 데이터 구동부(220), 게이트 구동부(230), 전원 공급부(240) 아날로그-디지털 변환기(250), 레지스터(260) 및 선택부(270a)를 포함할 수 있다.
선택부(270a)는 복수의 테스트 구동 신호를 수신하고, 그 중 하나를 선택하여 아날로그-디지털 변환기(250)에 제공할 수 있다. 예를 들어, 도 9에서, 선택부(270a)는 제1 테스트 데이터 신호(TD1), 제m 테스트 데이터 신호(TDm), 제1 테스트 게이트 신호(TG1), 제n 테스트 게이트 신호(TGn) 및 테스트 전원 전압(TVdd)을 테스트 구동 신호로 수신하고, 그 중 하나를 선택하여 아날로그-디지털 변환기(250)에 제공할 수 있다. 표시 장치(1000g)는 복수의 테스트 구동 신호를 수신하고, 그 중 하나를 선택하여 아날로그-디지털 변환기(250)에 제공하는 선택부(270a)를 포함하여, 아날로그-디지털 변환기(250)의 입력 단자의 개수를 줄일 수 있다.
그 밖의 다른 구성에 대한 설명은 동일한 식별부호를 갖는 도 8의 구성과 실질적으로 동일하므로 설명을 생략하도록 한다.
이하 도 10을 참조하여 본 발명의 또 다른 실시예에 대하여 설명하도록 한다. 도 10은 본 발명의 또 다른 실시예에 따른 표시 장치의 블록도이다.
도 10을 참조하면, 표시 장치(1000h)는 표시 패널(100d), 구동부(200) 및 선택부(300a)를 포함할 수 있다. 선택부(300a)는 구동부(200)에 포함되지 않는 별도의 구성일 수 있다. 선택부(300a)가 구동부(200)에 포함되지 않는 별도의 구성이면, 구동부(200)가 단일의 IC 칩으로 형성된 경우 구동부(200)의 입력 단자의 개수를 줄일 수 있다. 그 밖의 선택부(300a)에 대한 설명은 도 9에서의 선택부(270a)에 대한 설명과 실질적으로 동일하므로 생략하도록 한다. 그 밖의 표시 장치(1000h)의 구성에 대한 설명은 동일한 식별부호를 갖는 도 9의 구성에 대한 설명과 실질적으로 동일하므로 생략하도록 한다.
이상 첨부된 도면을 참조하여 본 발명의 실시예을 설명하였지만, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명의 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.
100, 100a, 100b, 100c, 100d: 표시 패널
200, 200a: 구동부 210: 타이밍 제어부
220: 데이터 구동부 230: 게이트 구동부
240: 전원 공급부 250: 아날로그-디지털 변환기
260: 레지스터 270a, 300, 300a: 선택부
1000, 1000a, 1000b, 1000c, 1000d, 1000e, 1000f, 1000h: 표시 장치
R, G, B: 화상 데이터 GCS: 게이트 구동부 제어 신호
DCS: 데이터 구동부 제어 신호 VGH: 게이트 하이 전압
VGL: 게이트 로우 전압 Vdd: 구동 전원 전압
G1, G2, ..., Gn: 제1 내지 제n 게이트 전압
D1, D2, ..., Dm: 제1 내지 제m 데이터 전압
TG1, TG2, ..., TGn: 제1 내지 제n 테스트 게이트 전압
TD1, TD2, ..., TDm: 제1 내지 제m 테스트 데이터 전압
GL1, GL2, ..., GLn: 제1 내지 제n 게이트 라인
DL1, DL2, ..., DLm: 제1 내지 제m 데이터 라인
PX: 화소 MC: 선택 제어 신호

Claims (8)

  1. 화상을 표시하기 위한 복수의 화소를 포함하는 표시 패널; 및
    상기 복수의 화소를 구동하기 위한 구동 신호를 생성하여, 상기 복수의 화소에 연결된 복수의 구동 라인에 공급하는 구동부를 포함하되, 상기 구동 신호는 상기 복수의 화소에 제공되는 구동 전원 전압을 포함하고,
    상기 복수의 화소는 상기 복수의 구동 라인으로부터 상기 구동 신호를 수신하고, 상기 구동 신호를 상기 복수의 구동 라인 중 상기 표시 패널의 가장 외측에 배치된 상기 구동 라인으로만 테스트 구동 신호로서 출력하되, 상기 테스트 구동 신호는 상기 구동 전원 전압으로부터 생성되며, 상기 복수의 화소에서 출력되는 테스트 구동 전원 전압을 포함하고
    상기 구동부는,
    상기 표시 패널의 가장 외측에 배치된 상기 구동 라인으로부터 상기 테스트 구동 신호가 입력되는 아날로그-디지털 컨버터; 및
    상기 아날로그-디지털 컨버터가 검출한 신호 레벨이 저장되는 레지스터를 포함하는 표시 장치.
  2. 제1 항에 있어서,
    상기 구동 신호는 상기 복수의 화소를 제어하기 위한 제어 신호를 포함하고,
    상기 테스트 구동 신호는 상기 제어 신호로부터 생성되는 테스트 제어 신호를 포함하는 표시 장치.
  3. 제2 항에 있어서,
    상기 표시 패널은 순차적으로 배치된 복수의 게이트 라인을 포함하며,
    상기 복수의 게이트 라인은 상기 복수의 구동 라인에 포함되고,
    상기 제어 신호는 상기 복수의 게이트 라인에 각각 인가되는 복수의 게이트 신호를 포함하고,
    상기 테스트 제어 신호는 상기 복수의 게이트 라인 중 상기 표시 패널의 가장 외측에 배치된 상기 게이트 라인에서만 생성되는 테스트 게이트 신호를 포함하는 표시 장치.
  4. 제2 항에 있어서,
    상기 표시 패널은 순차적으로 배치된 복수의 데이터 라인을 포함하고,
    상기 복수의 데이터 라인은 상기 복수의 구동 라인에 포함되고,
    상기 제어 신호는 상기 복수의 데이터 라인에 각각 인가되는 복수의 데이터 신호를 포함하고,
    상기 테스트 제어 신호는 상기 복수의 데이터 라인 중 상기 표시 패널의 가장 외측에 배치된 상기 데이터 라인에서만 생성되는 테스트 데이터 신호를 포함하는 표시 장치.
  5. 제1 항에 있어서,
    상기 테스트 구동 신호를 수신하고, 상기 테스트 구동 신호가 포함하는 복수의 신호 중 하나를 상기 아날로그-디지털 컨버터에 제공하는 선택부를 더 포함하는 표시 장치.
  6. 제5 항에 있어서,
    상기 구동 신호는 상기 복수의 화소를 제어하기 위한 제어 신호를 포함하고,
    상기 테스트 구동 신호는 상기 제어 신호로부터 생성되는 테스트 제어 신호를 포함하는 표시 장치.
  7. 제6 항에 있어서,
    상기 표시 패널은 순차적으로 배치된 복수의 게이트 라인을 포함하며,
    상기 복수의 게이트 라인은 상기 복수의 구동 라인에 포함되고,
    상기 제어 신호는 상기 복수의 게이트 라인에 각각 인가되는 복수의 게이트 신호를 포함하고,
    상기 테스트 제어 신호는 상기 복수의 게이트 라인 중 상기 표시 패널의 가장 외측에 배치된 상기 게이트 라인에서만 생성되는 테스트 게이트 신호를 포함하는 표시 장치.
  8. 제6 항에 있어서,
    상기 표시 패널은 순차적으로 배치된 복수의 데이터 라인을 포함하며,
    상기 복수의 데이터 라인은 상기 복수의 구동 라인에 포함되고,
    상기 제어 신호는 상기 복수의 데이터 라인에 각각 인가되는 복수의 데이터 신호를 포함하고,
    상기 테스트 제어 신호는 상기 복수의 데이터 라인 중 상기 표시 패널의 가장 외측에 배치된 상기 데이터 라인에서만 생성되는 테스트 데이터 신호를 포함하는 표시 장치.

KR1020190063411A 2019-05-29 2019-05-29 표시 장치 KR102097438B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020190063411A KR102097438B1 (ko) 2019-05-29 2019-05-29 표시 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020190063411A KR102097438B1 (ko) 2019-05-29 2019-05-29 표시 장치

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020120109314A Division KR20140042484A (ko) 2012-09-28 2012-09-28 표시 장치

Publications (2)

Publication Number Publication Date
KR20190065212A true KR20190065212A (ko) 2019-06-11
KR102097438B1 KR102097438B1 (ko) 2020-04-06

Family

ID=66846869

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190063411A KR102097438B1 (ko) 2019-05-29 2019-05-29 표시 장치

Country Status (1)

Country Link
KR (1) KR102097438B1 (ko)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19980020263A (ko) * 1996-09-06 1998-06-25 김광호 게이트 라인 결함 감지 수단을 구비한 액정 표시 장치
KR20050004080A (ko) * 2003-07-01 2005-01-12 샤프 가부시키가이샤 기판 및 이를 결합한 디스플레이 디바이스
JP2006047962A (ja) * 2004-07-30 2006-02-16 Sunplus Technology Co Ltd テスト回路をビルトインした薄膜トランジスタ液晶ディスプレイのソースドライバ
KR20060037365A (ko) * 2003-07-22 2006-05-03 소니 가부시끼 가이샤 검사 방법, 반도체 장치, 및 표시 장치
KR20070079908A (ko) * 2006-02-03 2007-08-08 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시장치 및 그 표시장치를 구비한 전자기기

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19980020263A (ko) * 1996-09-06 1998-06-25 김광호 게이트 라인 결함 감지 수단을 구비한 액정 표시 장치
KR20050004080A (ko) * 2003-07-01 2005-01-12 샤프 가부시키가이샤 기판 및 이를 결합한 디스플레이 디바이스
KR20060037365A (ko) * 2003-07-22 2006-05-03 소니 가부시끼 가이샤 검사 방법, 반도체 장치, 및 표시 장치
JP2006047962A (ja) * 2004-07-30 2006-02-16 Sunplus Technology Co Ltd テスト回路をビルトインした薄膜トランジスタ液晶ディスプレイのソースドライバ
KR20070079908A (ko) * 2006-02-03 2007-08-08 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시장치 및 그 표시장치를 구비한 전자기기

Also Published As

Publication number Publication date
KR102097438B1 (ko) 2020-04-06

Similar Documents

Publication Publication Date Title
US6191770B1 (en) Apparatus and method for testing driving circuit in liquid crystal display
US20100066383A1 (en) Array substrate and defect-detecting method thereof
JP4277055B2 (ja) 駆動回路、表示装置、およびテレビジョンシステム
JP4812361B2 (ja) Ｌｃｄ駆動用ｉｃ内のデジタル／アナログ変換器のテスト装置
CN111009201A (zh) 裂纹检测器和具有其的显示装置
US20090096770A1 (en) Detecting defects in display panel pixels
US10121412B2 (en) Display device and timing controller
KR20070080720A (ko) 신호 처리 장치, 액정 표시 장치 및 액정 표시 장치의테스트 시스템
KR20040030876A (ko) 여분의 열 구동 회로를 갖는 액정 디스플레이
US9224360B2 (en) Display device
KR20070076053A (ko) 발광 다이오드 도트 매트릭스 모듈의 고장 감지 장치 및 그방법
US8599188B2 (en) Data driver and display apparatus having the same
KR102097438B1 (ko) 표시 장치
KR101066495B1 (ko) 액정표시장치 및 이의 검사방법
US11622447B2 (en) Display device and driving method thereof
KR100976556B1 (ko) 타이밍 콘트롤러의 검사장치 및 이를 이용한 타이밍콘트롤러의 검사방법
KR101906441B1 (ko) Ｂｉｓｔ 회로를 구비한 메모리 및 이를 포함하는 ｂｉｓｔ 회로를 구비한 메모리 및 이를 포함하는 액정표시장치
KR101765864B1 (ko) 타이밍 컨트롤러 및 이를 이용한 액정표시장치
JP5015041B2 (ja) 駆動回路および駆動回路を備えた表示装置
JP2022154047A (ja) 表示装置、表示ドライバ、及び故障検査方法
KR101580092B1 (ko) 액정 표시장치의 검사방법 및 이를 위한 검사장치
JP2009205001A (ja) 駆動回路および該駆動回路を備えた表示装置
KR100430096B1 (ko) 구동회로검사방법및그장치
US12020633B2 (en) Display driving device and method for determining error of source amplifier in display driving device
JPH0460689A (ja) 情報表示装置

Legal Events

Date Code Title Description
A107 Divisional application of patent
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant