JP2011133888A - 駆動回路及びこれを有する表示装置 - Google Patents

Abstract

【課題】駆動回路及びこれを有する表示装置を提供する。
【解決手段】駆動回路は、タイミングコントローラと、第１ガンマ基準電圧発生回路と、データドライバとを含む。タイミングコントローラは、外部から信号が入力されて毎フレームごとに映像信号と制御信号とを出力する。第１ガンマ基準電圧発生回路は、第１ガンマ基準電圧と第２ガンマ基準電圧と予め設定された基準電圧に対して第１及び第２ガンマ基準電圧と異なる極性を有する第３ガンマ基準電圧及び第４ガンマ基準電圧を出力する。データドライバは、第１乃至第４ガンマ基準電圧と映像信号と制御信号とを受信してデータ電圧を生成する。
【選択図】図３

Description

本発明は、駆動回路及びこれを有する表示装置に関する。

液晶表示装置は、一般的に映像を表示する液晶パネルと液晶パネルを駆動する駆動回路とを備える。

液晶パネルは、画素領域ごとに形成された液晶セルとゲートライン及びデータラインと液晶セルとの間に接続された薄膜トランジスタとを備える。

駆動回路は、ゲートラインを駆動するゲートドライバと、データラインを駆動するデータドライバとを備える。ゲートドライバは、ゲートラインに順にスキャン信号を供給する。

データドライバは、階調別で異なるレベルを有する多数のガンマ電圧を利用してデジタルデータ信号をアナログ信号に変換する。言い換えれば、データドライバはデジタルデータ信号の階調値に対応するガンマ電圧を選択してデータラインに供給する。

この時、データドライバに制御信号とガンマ電圧とを供給するために、多数の信号ラインが必要であり、これにより製品の小型化が難しい。

韓国特許公開１０−２００５−００７９１４１

本発明の目的は、信号伝送ラインの数を減らす駆動回路を提供することにある。

本発明の他の目的は、前記駆動回路を含む表示装置を提供することにある。

本発明に係る駆動回路は、タイミングコントローラと、第１ガンマ基準電圧発生回路と、データドライバとを含む。前記タイミングコントローラは、外部から信号が入力されて毎フレームごとに映像信号と制御信号とを出力する。前記第１ガンマ基準電圧発生回路は、第１ガンマ基準電圧と第２ガンマ基準電圧と予め設定された基準電圧に対して前記第１及び第２ガンマ基準電圧と異なる極性を有する第３ガンマ基準電圧及び第４ガンマ基準電圧を出力する。前記データドライバは、前記第１乃至第４ガンマ基準電圧と前記映像信号と前記制御信号とを受信してデータ電圧を生成する。

前記データドライバは、第２ガンマ基準電圧発生回路と、Ｄ／Ａコンバータと、選択部とを含む。前記第２ガンマ基準電圧発生回路は、前記制御信号に基づいて前記第１及び第２ガンマ基準電圧の間の電圧レベルを有する少なくとも１つの第５ガンマ基準電圧を出力し、前記制御信号に基づいて前記第３及び第４ガンマ基準電圧の間の電圧レベルを有する少なくとも１つの第６ガンマ基準電圧を出力する。前記Ｄ／Ａコンバータは、前記第１、第２及び第５ガンマ基準電圧に基づいて前記映像信号を第１データ電圧に変換し、前記第３、第４及び第６ガンマ基準電圧に基づいて前記映像信号を第２データ電圧に変換する。前記選択部は、前記第１及び第２データ電圧を受けて１つのデータ電圧を出力する。

前記制御信号は、データ制御信号とガンマ制御信号とを含み、前記第２ガンマ基準電圧発生回路は、前記ガンマ制御信号に基づいて前記少なくとも１つの第５ガンマ基準電圧と前記少なくとも１つの第６ガンマ基準電圧とを出力する。

前記駆動回路は、前記タイミングコントローラと前記データドライバとを連結し、ブランク区間では、前記データ制御信号と前記ガンマ制御信号とを前記データドライバに伝達し、データ伝送区間では、前記映像信号を前記データドライバに伝達する伝送ラインをさらに含む。

本発明に係る表示装置は、タイミングコントローラと、表示パネルと、第１ガンマ基準電圧発生回路と、データドライバとを含む。前記タイミングコントローラは、外部から信号が入力されて毎フレームごとに映像信号及び制御信号を出力する。前記表示パネルは、映像信号に応答して映像を表示する。前記第１ガンマ基準電圧発生回路は、第１ガンマ基準電圧と第２ガンマ基準電圧と予め設定された基準電圧に対して前記第１及び第２ガンマ基準電圧と異なる極性を有する第３ガンマ基準電圧及び第４ガンマ基準電圧を出力する。前記データドライバは、前記第１乃至第４ガンマ基準電圧と前記映像信号と前記制御信号とを受信してデータ電圧を生成する。

このような駆動回路及びこれを有する表示装置によると、データ制御信号及びガンマ制御信号は、映像信号が伝送される前のブランク区間で伝送される。したがって、データ制御信号及びガンマ制御信号を伝送するラインの数を減少させることができる。また、ガンマ基準電圧は、第１ガンマ基準電圧発生回路とデータドライバ内部に備えられた第２ガンマ基準電圧発生回路とを利用して発生するので、第１ガンマ基準電圧発生回路とデータドライバとの間に連結された信号伝送ラインも減少させることができる。したがって、液晶表示装置の全体信号伝送ラインの数を減少させることができる。

本発明の一実施形態に係る液晶表示装置のブロック図である。 図１に示したデータドライバのブロック図である。 図２に示した第２ガンマ基準電圧発生回路及びＤ／Ａコンバータを示す回路図である。 本発明の他の実施形態に係るデータドライバの第２ガンマ基準電圧発生回路及びＤ／Ａコンバータを示す回路図である。 図１に示したタイミングコントローラとデータドライバとの間に備えられた信号伝送ラインを通じて印加される信号のタイミング図である。 ６個、８個、及び１２個のガンマ基準電圧でガンマ曲線をシミュレーションしたガンマ曲線グラフである。

以下、添付の図面を参照して本発明の望ましい実施形態をより詳細に説明する。

図１は、本発明の一実施形態に係る液晶表示装置のブロック図である。

図１を参照すると、液晶表示装置１００は、液晶表示パネル１１０と、タイミングコントローラ１２０と、ゲートドライバ１３０と、データドライバ１４０と、第１ガンマ基準電圧発生回路１５０とを含む。

前記液晶表示パネル１１０は、複数のゲートラインＧＬ１〜ＧＬｎと、前記ゲートラインＧＬ１〜ＧＬｎに交差する複数のデータラインＤＬ１〜ＤＬｍと、画素とを含む。前記画素は、同一の構成及び機能を有するので、説明の便宜上、図１には、１つの画素を例として示す。各画素は、対応するゲートラインと対応するデータラインに各々ゲート電極及びソース電極が連結される薄膜トランジスタＴｒと、前記薄膜トランジスタＴｒのドレイン電極に連結される液晶キャパシタＣ_ＬＣと、ストレージキャパシタＣ_ＳＴとを含む。

前記タイミングコントローラ１２０は、外部装置（図示しない）から信号Ｅｘ＿Ｓｉｇが入力される。前記タイミングコントローラ１２０は、前記データドライバ１４０とのインターフェース仕様に適するように前記外部装置から提供される信号Ｅｘ＿Ｓｉｇのデータフォーマットを変換し、変換された映像信号ＲＧＢと制御信号ＣＳとを前記データドライバ１４０に出力する。また、前記タイミングコントローラ１２０は、ゲート制御信号ＧＣＳをゲートドライバ１３０に出力する。

前記ゲートドライバ１３０は、前記タイミングコントローラ１２０から提供される前記ゲート制御信号ＧＣＳに応答して前記液晶表示パネル１１０の前記ゲートラインＧＬ１〜ＧＬｎに順にゲート信号Ｇ１〜Ｇｎを印加して前記ゲートラインＧＬ１〜ＧＬｎを順にスキャニングする。

前記第１ガンマ基準電圧発生回路１５０は、外部からアナログ駆動電圧ＡＶＤＤを受け、前記データドライバ１４０に多数のガンマ基準電圧ＶＧＲを提供する。

前記データドライバ１４０は、前記第１ガンマ基準電圧発生回路１５０から提供された多数のガンマ基準電圧ＶＧＲを利用して多数の階調電圧を生成する。前記データドライバ１４０は、前記タイミングコントローラ１２０から提供される前記映像信号ＲＧＢに応答して前記生成された多数の階調電圧のうち前記映像信号ＲＧＢに対応するデータ電圧を選択し、選択されたデータ電圧をデータ信号Ｄ１〜Ｄｎとして前記液晶表示パネル１１０の前記データラインＤＬ１〜ＤＬｍに印加する。

前記ゲートラインＧＬ１−ＧＬｎに前記ゲート信号Ｇ１〜Ｇｍが順に印加されれば、これに同期して前記データラインＤＬ１〜ＤＬｍに前記データ信号Ｄ１〜Ｄｍが印加される。このうち選択されたゲートラインに該当のゲート信号が印加されれば、前記選択されたゲートラインに連結された薄膜トランジスタＴｒは、前記該当のゲート信号に応答してターンオンされる。前記ターンオンされた薄膜トランジスタＴｒが連結されたデータラインにデータ信号が印加されれば、印加されたデータ信号は、前記ターンオンされた薄膜トランジスタＴｒを通って前記液晶キャパシタＣ_ＬＣと前記ストレージキャパシタＣ_ＳＴに充電される。

前記液晶キャパシタＣ_ＬＣは、充電された電圧によって前記液晶表示パネル１１０内にある液晶（図示しない）の光透過率を調節する。前記ストレージキャパシタＣ_ＳＴは、前記薄膜トランジスタＴｒのターンオン時、該当のデータラインを通じて提供されたデータ信号を蓄積し、前記薄膜トランジスタＴｒのターンオフ時、蓄積されたデータ信号を前記液晶キャパシタＣ_ＬＣに印加して前記液晶キャパシタＣ_ＬＣの充電を維持させる。このような方式を通じて前記液晶表示パネル１１０は、映像を表示することができる。

図示しないが、前記液晶表示装置１００は、前記液晶表示パネル１１０の側面、または後面に配置され、前記液晶表示パネル１１０に光を供給するバックライトユニット（図示しない）をさらに含むことができる。

図２は、図１に示した前記データドライバ１４０のブロック図である。

前記データドライバ１４０は、シフトレジスタ２４０と、ラッチ部２４５と、Ｄ／Ａコンバータ２５０と、第２ガンマ基準電圧発生回路２１０と、出力回路２５５とを含む。

前記シフトレジスタ２４０は、クロック信号ＣＫＨを受け、前記ラッチ部２４５に制御信号ＬＣＳを出力する。前記ラッチ部２４５は、前記シフトレジスタ２４０からの制御信号ＬＣＳに応答してデータを１ライン分ずつ貯蔵し、貯蔵された１ライン分の複数のデータＤＳを同時に出力する。

前記第２ガンマ基準電圧発生回路２１０は、前記第１ガンマ基準電圧発生回路１５０から４個のガンマ基準電圧ＶＧＲ１乃至ＶＧＲ４と前記タイミングコントローラ１２０からガンマ制御信号ＶＣＳとを受信し、８個のガンマ基準電圧ＶＧＲ１乃至ＶＧＲ８を出力する。他の実施形態において、前記第２ガンマ基準電圧発生回路２１０は、前記第１ガンマ基準電圧発生回路１５０から４個のガンマ基準電圧ＶＧＲ１乃至ＶＧＲ４と前記タイミングコントローラ１２０からガンマ制御信号ＶＣＳとを受信し、４個のガンマ基準電圧ＶＧＲ５乃至ＶＧＲ８のみを生成して前記Ｄ／Ａコンバータ２５０に入力し、前記第１ガンマ基準電圧発生回路１５０からの４個のガンマ基準電圧ＶＧＲ１乃至ＶＧＲ４が直接前記Ｄ／Ａコンバータ２５０に入力されることもできる。

前記Ｄ／Ａコンバータ２５０は、前記第２ガンマ基準電圧発生回路２１０から、及び／または前記第１ガンマ基準電圧発生回路１５０から前記８個のガンマ基準電圧ＶＧＲ１−ＶＧＲ８を受信し、前記ラッチ部２４５から受信された複数の前記データＤＳそれぞれに対応するアナログデータ電圧を選択する。前記Ｄ／Ａコンバータ２５０は、選択された各データ電圧ＤＡを前記出力回路２５５に送り、前記出力回路２５５は、各データラインＤＬ１−ＤＬｍに対応する各データ電圧ＤＡを印加する。

図３は、図２に示した第２ガンマ基準電圧発生回路２１０及びＤ／Ａコンバータ２５０を示す回路図である。

前記第１ガンマ基準電圧発生回路１５０は、外部からアナログ駆動電圧ＡＶＤＤを受け、第１ガンマ基準電圧ＶＧＲ１と、第２ガンマ基準電圧ＶＧＲ２と、第３ガンマ基準電圧ＶＧＲ３と、第４ガンマ基準電圧ＶＧＲ４とを前記データドライバ１４０に出力する。この時、前記第１ガンマ基準電圧ＶＧＲ１は、前記第４ガンマ基準電圧ＶＧＲ４と予め設定された基準電圧に対して互いに異なる極性を有し、前記第２ガンマ基準電圧ＶＧＲ２は、前記第３ガンマ基準電圧ＶＧＲ３と前記予め設定された基準電圧に対して互いに異なる極性を有する。

前記第２ガンマ基準電圧発生回路２１０は、前記第１ガンマ基準電圧発生回路１５０から前記第１乃至第４ガンマ基準電圧ＶＧＲ１乃至ＶＧＲ４を受信する。前記第２ガンマ基準電圧発生回路２１０は、第１抵抗ストリング２２１と、第２抵抗ストリング２２２と、第１デコーダ２３１と、第２デコーダ２３２と、第３デコーダ２３３と、第４デコーダ２３４とを含む。

前記第１抵抗ストリング２２１は、多数の第１抵抗Ｒ_１１−Ｒ_１Ｋ（ｋは自然数）を含み、前記多数の第１抵抗は、前記第１及び第２ガンマ基準電圧ＶＧＲ１、ＶＧＲ２の間で直列に連結される。前記第２抵抗ストリング２２２は、多数の第２抵抗Ｒ_２１−Ｒ_２１（ｌは自然数）を含み、前記多数の第２抵抗Ｒ_２１−Ｒ_２ｌは、前記第３及び第４ガンマ基準電圧ＶＧＲ３、ＶＧＲ４の間で直列連結される。

前記タイミングコントローラ１２０から出力される前記制御信号ＣＳは、データ制御信号ＤＣＳとガンマ制御信号ＶＣＳとを含む。前記タイミングコントローラ１２０は、前記ガンマ制御信号ＶＣＳを前記第１乃至第４デコーダ２３１、２３２、２３３、２３４に送る。

前記第１及び第２デコーダ ２３１、２３２は、前記ガンマ制御信号ＶＣＳに応答して前記多数の第１抵抗Ｒ_１１−Ｒ_１ｋが連結されたノードのうち、互いに異なる２つのノードの電圧を第５ガンマ基準電圧ＶＧＲ５及び第６ガンマ基準電圧ＶＧＲ６として各々出力する。具体的に、前記第１及び第２デコーダ２３１、２３２は各々前記第５ガンマ基準電圧 ＶＧＲ５及び前記第６ガンマ基準電圧 ＶＧＲ６に出力する基本電圧を受信するため、前記第１抵抗ストリング２２１の複数のノードに連結され得る。また、前記第１及び第２デコーダ２３１，２３２は、各々前記基本電圧から前記第５ガンマ基準電圧ＶＧＲ５及び前記第６ガンマ基準電圧ＶＧＲ６を出力するための複数のスイッチを含むことができる。例えば、本願発明が８個のガンマ基準電圧、即ち、０、８、４８、６３グレーレベルに該当する基準電圧を使用するように構成される場合、前記第１デコーダ２３１は前記ガンマ制御信号ＶＣＳにより４８グレーレベルに対応する電圧を前記第５ガンマ基準電圧ＶＧＲ５に出力し、前記第２デコーダ２３２は前記ガンマ制御信号ＶＣＳにより８グレーレベルに対応する電圧を前記第６ガンマ基準電圧ＶＧＲ６に出力することができる。ただ、前記第１及び第２デコーダ２３１、２３２が連結されるノードは、使用する抵抗ストリングの種類及び適応されるガンマ曲線等により、異なり得る。

前記第３及び第４デコーダ２３３、２３４は、前記ガンマ制御信号ＶＣＳに応答して前記多数の第２抵抗Ｒ_２１−Ｒ_２ｌが連結されたノードのうち互いに異なる２つのノードの電圧を第７ガンマ基準電圧ＶＧＲ７及び第８ガンマ基準電圧ＶＧＲ８として各々出力する。具体的に、前記第３及び第４デコーダ２３３、２３４は各々前記第７ガンマ基準電圧ＶＧＲ７及び前記第８ガンマ基準電圧ＶＧＲ８に出力する基本電圧を受信するため、前記第２抵抗ストリング２２２の複数のノードに連結され得る。また、前記第３及び第４デコーダ２３３，２３４は各々前記基本電圧から前記第６ガンマ基準電圧ＶＧＲ６及び前記第７ガンマ基準電圧ＶＧＲ７を出力するための複数のスイッチを含むことができる。例えば、本願発明が８個のガンマ基準電圧、即ち、０、８、４８、６３グレーレベルに該当する基準電圧を使用するように構成させる場合に、前記第３デコーダ２３３は前記ガンマ制御信号ＶＣＳにより８グレーレベルに対応する電圧を前記第７ガンマ基準電圧ＶＧＲ７に出力し、前記第４デコーダ２３４は前記ガンマ制御信号ＶＣＳにより４８グレーレベルに対応する電圧を前記第８ガンマ基準電圧ＶＧＲ８に出力することができる。

前記第５及び第８ガンマ基準電圧ＶＧＲ５、ＶＧＲ８はレベルが同一の互いに異なる極性の電圧を有し、前記第６及び第７ガンマ基準電圧ＶＧＲ６、ＶＧＲ７はレベルが同一の互いに異なる極性の電圧を有する。

前記Ｄ／Ａコンバータ２５０は、第３抵抗ストリング２６１と、第４抵抗ストリング２６２と、第１スイッチ部２７１と、第２スイッチ部２７２とを含む。

前記第３抵抗ストリング２６１は、多数の第３抵抗Ｒ_３１−Ｒ_３ｍ（ｍは自然数）を含み、前記多数の第３抵抗Ｒ_３１−Ｒ_３ｍは、前記第１及び第２ガンマ基準電圧ＶＧＲ１、ＶＧＲ２の間で直列連結される。前記第１及び第２デコーダ２３１、２３２は、前記多数の第３抵抗_Ｒ３１−Ｒ_３ｍが連結されたノードのうち互いに異なる２つのノードに各々連結され、前記第５及び第６ガンマ基準電圧ＶＧＲ５、ＶＧＲ６を各々出力する。前記第３抵抗ストリング２６１は、前記第１、第２、第５、及び第６ガンマ基準電圧ＶＧＲ１、ＶＧＲ２、ＶＧＲ５、ＶＧＲ６を受信し、前記多数の第３抵抗Ｒ_３１−Ｒ_３ｍが連結された各ノードは、多数の第１階調電圧を出力する。

前記第４抵抗ストリング２６２は、多数の第４抵抗Ｒ_４１−Ｒ_４ｎ（ｎは自然数）を含み、前記多数の第４抵抗Ｒ_４１−Ｒ_４ｎは、前記第３及び第４ガンマ基準電圧ＶＧＲ３、ＶＧＲ４の間で直列連結される。前記第３及び第４デコーダ２３３、２３４は、前記多数の第４抵抗Ｒ_４１−Ｒ_４ｎが連結されたノードのうち互いに異なる２つのノードに各々連結され、前記第７及び第８ガンマ基準電圧ＶＧＲ７、ＶＧＲ８を各々出力する。前記第４抵抗ストリング２６２は、前記第３、第４、第７、及び第８ガンマ基準電圧ＶＧＲ３、ＶＧＲ４、ＶＧＲ７、ＶＧＲ８を受信し、前記多数の第４抵抗Ｒ_４１−Ｒ_４ｎが連結された各ノードは、多数の第２階調電圧を出力する。

前記第１スイッチ部２７１は、多数のスイッチを含み、前記多数の第３抵抗Ｒ_３１−Ｒ_３ｍが連結されたノードに連結されて前記多数の第１階調電圧を受信する。前記複数のスイッチ各々はＮ−ＭＯＳトランジスタ、またはＰ ＭＯＳトランジスタであり、前記トランジスタのゲート端子に入力される前記データ（ＤＳ）に応答して前記トランジスタはタンーオン、またはタンーオフされる。前記第１スイッチ部２７１は前記トランジスタの動作により、前記多数の第３抵抗Ｒ_ｓ１−Ｒ_ｓｍから出力される前記多数の第１階調電圧の中で何れか１つを選択し、前記第１データ電圧ＤＶ１に出力する。 第１スイッチ部２７１は、例えば図３に示すように、第３抵抗Ｒ_３１、第３抵抗Ｒ_３２・・・なお各抵抗端に接続されている１段目の複数のスイッチと、１段目の隣接するスイッチ同士の端部と接続されている２段目の複数のスイッチと、２段目の隣接するスイッチ同士の端部と接続されている３段目の複数のスイッチと、このように順次的に連結された複数段のスイッチを含む。 １つの例として、本発明の表示装置が２５６個のグレーレベルを表現する場合に２⁸である２５６個の互いに異なる電圧を出力するため、前記第１スイッチ部２７１は８段からなるスイッチを含むことができる。

前記第２スイッチ部２７２は、多数のスイッチを含み、前記多数の第４抵抗Ｒ_４１−Ｒ_４ｎが連結されたノードに連結されて前記多数の第２階調電圧を受信する。第２スイッチ部２７２は、第１スイッチ部２７１と同様の構成である。

前記第１スイッチ部２７１の最終段のスイッチと前記第２スイッチ部２７２の最終段のスイッチは各々選択部２９０に連結される。

前記第１スイッチ部２７１は、前記ラッチ部２４５から各データＤＳを受けて前記多数の第１階調電圧のうちのいずれか１つを第１データ電圧ＤＶ１として出力し、前記第２スイッチ部２７２は、前記ラッチ部２４５から各データＤＳを受けて前記多数の第２階調電圧のうちのいずれか１つを第２データ電圧ＤＶ２として出力する。

前記データドライバ１４０は、選択部２９０をさらに含むことができる。

前記タイミングコントローラ１２０から出力される前記制御信号ＣＳは、極性制御信号Ｐｏｌをさらに含むことができる。前記選択部２９０は、前記第１データ電圧ＤＶ１と前記第２データ電圧ＤＶ２とを受信し、前記極性制御信号Ｐｏｌによって前記第１及び第２データ電圧ＤＶ１、ＤＶ２のうちのいずれか１つをデータ電圧ＤＶとして出力する。前記選択部２９０は、前記極性制御信号Ｐｏｌに応答して前記第１及び第２データ電圧ＤＶ１、ＤＶ２のうちのいずれか１つを選択するマルチプレクサ（Ｍｕｌｔｉｐｌｅｘｅｒ）であり得るが、それに限定されるのではない。

図４は、本発明の他の実施形態に係る前記データドライバ１４０の第２ガンマ基準電圧発生回路３１０及びＤ／Ａコンバータ３５０を示す回路図である。

前記第１ガンマ基準電圧発生回路１５０は、外部からアナログ駆動電圧ＡＶＤＤを受け、第１ガンマ基準電圧ＶＧＲ１と第２ガンマ基準電圧ＶＧＲ２とをデータドライバ１４０に出力する。前記第２ガンマ基準電圧発生回路３１０は、第１抵抗ストリング３２０と、第１デコーダ３３１と、第２デコーダ３３２とを含み、前記第１ガンマ基準電圧発生回路１５０から前記第１ガンマ基準電圧ＶＧＲ１と、前記第２ガンマ基準電圧ＶＧＲ２とを受信する。

前記第１抵抗ストリング３２０は、多数の第１抵抗Ｒ_１１−Ｒ_１ｉ（ｉは自然数）を含み、前記多数の第１抵抗Ｒ_１１−Ｒ_１ｉは、前記第１及び第２ガンマ基準電圧ＶＧＲ１、ＶＧＲ２の間で直列連結される。

前記タイミングコントローラ１２０から出力される前記制御信号ＣＳはデータ制御信号ＤＣＳとガンマ制御信号ＶＣＳとを含む。前記タイミングコントローラ１２０は、前記ガンマ制御信号ＶＣＳを前記第１及び第２デコーダ３３１、３３２に送り、前記映像信号ＲＧＢを前記Ｄ／Ａコンバータ３５０に送る。

前記第１及び第２デコーダ３３１、３３２は、前記ガンマ制御信号ＶＣＳに応答して前記多数の第１抵抗Ｒ_１１−Ｒ_１ｉが連結されたノードのうち互いに異なる２つのノードの電圧を第３ガンマ基準電圧ＶＧＲ３及び第４ガンマ基準電圧ＶＧＲ４として各々出力する。

前記Ｄ／Ａコンバータ３５０は、第２抵抗ストリング３６１とスイッチ部３７１とを含む。

前記第２抵抗ストリング３６１は、多数の第２抵抗Ｒ_２１−Ｒ_２ｊ（ｊは自然数）を含み、前記多数の第２抵抗Ｒ_２１−Ｒ_２ｊは、前記第１及び第２ガンマ基準電圧ＶＧＲ１、ＶＧＲ２の間で直列連結される。前記第１及び第２デコーダ３３１、３３２は、前記多数の第２抵抗Ｒ_２１−Ｒ_２ｊが連結されたノードのうち互いに異なる２つのノードに各々連結されて前記第３及び第４ガンマ基準電圧ＶＧＲ３、ＶＧＲ４を各々出力する。前記第２抵抗ストリング３６１は、前記第１乃至第４ガンマ基準電圧ＶＧＲ１、ＶＧＲ２、ＶＧＲ３、ＶＧＲ４を受信し、多数の第２抵抗Ｒ_２１−Ｒ_２ｊが連結された各ノードは多数の階調電圧を出力する。

前記スイッチ部３７１は、多数のスイッチを含み、前記多数の第２抵抗Ｒ_２１−Ｒ_２ｊが連結されたノードに連結されて前記多数の階調電圧を受信する。前記スイッチ部３７１は、前記ラッチ部２４５から前記データＤＳを受けて前記多数の階調電圧のうちのいずれか１つをデータ電圧ＤＶとして出力する。

図５は、図１に示した前記タイミングコントローラ１２０とデータドライバ１４０との間に備えられた信号伝送ラインを通じて印加される信号のタイミング図である。図５において、第１クロック信号ＣＬＫ１が印加される第１クロックラインＣＬＫＬ１と、第２クロック信号ＣＬＫ２が印加される第２クロックラインＣＬＫＬ２と、第１データ伝送ラインＬＶ０と、第２データ伝送ラインＬＶ１と、第３データ伝送ラインＬＶ２とを例として示すが、ここに限定されるのではない。

前記タイミングコントローラ１２０は、毎フレームごとに繰り返して前記データドライバ１４０に映像信号ＲＧＢを送る。前記データ伝送ラインＬＶ０、ＬＶ１、ＬＶ２で互いに隣接する２つのフレームの間には、ブランク区間ＢＬＫが存在する。前記ブランク区間ＢＬＫで前記第２クロック信号ＣＬＫ２ハイ状態に転換され、所定の時間（例えば、前記第１クロック信号の１クロックに対応する時間）が経過すれば、前記第１データ伝送ラインＬＶ０には、リセット信号ＲＳＴが印加される。前記リセット信号ＲＳＴは、前記第１クロック信号ＣＬＫ１の３クロック時間の間ハイ状態を維持した後ロー状態に転換される。次に、前記リセット信号ＲＳＴがロー状態に転換され、前記第１クロック信号ＣＬＫ１の７．５クロック時間だけ経過された以後から映像信号ＲＧＢが前記第１乃至第３データ伝送ラインＬＶ０、ＬＶ１、ＬＶ２を通じて送られ始める。本発明の一例として、前記映像信号ＲＧＢが送られる区間をデータ伝送区間ＤＴＰといい、前記リセット信号ＲＳＴがロー状態に転換された時点から前記データ伝送区間ＤＴＰが始まる時点までを制御信号伝送区間ＣＳＴという。

図５に示すように、前記制御信号伝送区間ＣＳＴの間前記第１乃至第３データ伝送ラインＬＶ０、ＬＶ１、ＬＶ２は、前記制御信号（例えば、データ制御信号ＤＣＳとガンマ制御信号ＶＣＳ）を前記データドライバ１４０に送る。

例えば、前記タイミングコントローラ１２０は前記リセット信号ＲＳＴがロー状態に転換された時点から前記第１クロック信号ＣＬＫ１の１．５クロック時間以後に前記第１クロック信号ＣＬＫ１の２クロック時間の間前記データ制御信号ＤＣＳを送る。以後、前記第１クロック信号ＣＬＫ１の３クロックに対応する時間の間前記タイミングコントローラは、前記ガンマ制御信号ＶＣＳを送る。前記タイミングコントローラ１２０は、前記第１クロック信号ＣＬＫ１のライジング時点とフォーリング時点で前記映像信号ＲＧＢ、または前記制御信号ＣＳを送ることができる。

前記制御信号ＣＳは、前記データ制御信号ＤＣＳと前記ガンマ制御信号ＶＣＳが正常に送られるか否かを確認するためのエラー検出信号ＥＤＳをさらに含むことができる。前記エラー検出信号ＥＤＳは、送られた信号のチェック−サム（ｃｈｅｃｋＳｕｍ）値やパリティビット（ｐａｒｉｔｙｂｉｔ）値であり得る。また前記データドライバは、送られた制御信号の特定値とエラー検出信号値とを比較して信号伝送にエラーがあるか否かを判断することができる。もし前記データドライバが前記エラー検出信号ＥＤＳによって前記データ制御信号ＤＣＳ及び前記ガンマ制御信号ＶＣＳの伝送が正常ではないと判断すれば、前記データドライバは、以前フレームのデータ電圧を再び出力することができる。

前記タイミングコントローラ１２０は、前記ガンマ制御信号ＶＣＳの伝送後１クロックの間前記エラー検出信号ＥＤＳを送る。前記データ制御信号ＤＣＳ、前記ガンマ制御信号ＶＣＳ、及び前記エラー検出信号ＥＤＳが送られるクロック数や伝送順序は、変更されることができる。望ましくは、前記エラー検出信号ＥＤＳは、前記データ制御信号ＤＣＳ及び前記ガンマ制御信号ＶＣＳ後に送られる。前記エラー検出信号ＥＤＳ後に前記第１乃至第３データ伝送信号ＬＶ０、ＬＶ１、及びＬＶ２は、前記映像信号ＲＧＢを送るようになる。

前記データ伝送区間ＤＴＰ前の前記ブランク区間ＢＬＫに伝送可能な制御信号では、映像信号と係わる制御信号とデータ電圧と係わる制御信号があり、極性制御信号も含まれることができる。また、前記ブランク区間ＢＬＫで伝送可能な制御信号は、前記ブランク区間ＢＬＫの長さによって変わることができる。

この時、前記タイミングコントローラ１２０は、エンコーダ（図示しない）を含むことができる。前記タイミングコントローラ１２０は、前記ブランク区間ＢＬＫから送られる前記映像信号ＲＧＢ及び前記制御信号ＣＳの全部、または一部をコーディングして送ることができる。前記データドライバ１４０は、コーディングされた前記映像信号、または制御信号をデコーディングするためのデコーダ（図示しない）を含むことができる。

以上のような駆動回路及びこれを有する表示装置によると、データ制御信号ＤＣＳ及びガンマ制御信号ＶＣＳは、映像信号ＲＧＢが伝送される前のブランク区間ＢＬＫに、データ伝送ライン（例えば前述の第１乃至第３データ伝送ラインＬＶ０、ＬＶ１、ＬＶ２）を用いて伝送される。つまり、データ制御信号ＤＣＳ及びガンマ制御信号ＶＣＳは、映像信号ＲＧＢを伝送するためのデータ伝送ラインを共用して伝送されており、データ制御信号ＤＣＳ及びガンマ制御信号ＶＣＳのみを専用に伝送するための信号ラインを設ける必要がなく、ラインの数を減少させることができる。なお、データ制御信号ＤＣＳ及びガンマ制御信号ＶＣＳは、映像信号ＲＧＢとの競合を防ぐために映像信号ＲＧＢを伝送するためのデータ伝送区間ＤＴＰとは異なるブランク区間ＢＬＫを用いて伝送される。

また、ガンマ基準電圧は、第１ガンマ基準電圧発生回路とデータドライバ内部に備えられた第２ガンマ基準電圧発生回路とを利用して発生するので、第１ガンマ基準電圧発生回路とデータドライバとの間に連結された信号伝送ラインも減少させることができる。したがって、液晶表示装置の全体信号伝送ラインの数を減少させることができる。

図６は、本発明の装置を用いて、６個、８個及び１２個のガンマ基準電圧でガンマ曲線をシミュレーションした結果を示すグラフである。横軸は、グレイレベルを表示し、縦軸は、透過率を表示する。第１グラフＧ１は、１２個のガンマ基準電圧でガンマ曲線を実現したことであり、第２グラフＧ２は、８個のガンマ基準電圧でガンマ曲線を実現したことであり、第３グラフＧ３は、６個のガンマ基準電圧でガンマ曲線を実現したことである。

前記第１グラフＧ１は、１２個のガンマ基準電圧を使用し、０、８、１６、３２、４８、６３グレイレベルに該当する基準電圧を使用した。前記第２グラフＧ２は、８個のガンマ基準電圧を使用し、０、８、４８、６３グレイレベルに該当する基準電圧を使用した。前記第３グラフＧ３は、６個のガンマ基準電圧を使用し、０、８、６３グレイレベルに該当する基準電圧を使用した。前記第２及び第３グラフＧ２、Ｇ３を前記第１グラフＧ１と比較する時、示すガンマ曲線が略類似に示すことが分かる。したがって、１２個のガンマ基準電圧を使用する時と比較して、６個、または８個の基準電圧を使用しても十分に所望するガンマ曲線を得ることができることが分かる。つまり、図６は、ガンマ基準電圧の数が違ってもガンマ曲線にはあまり差異がないことを示している。よって、本発明の装置を用いれば、第１ガンマ基準電圧発生回路１５０において発生させて、さらに、第２ガンマ基準電圧発生回路２１０（図３）、３１０（図４）に入力するガンマ基準電圧の数が少なくても、所望のガンマ曲線を得ることができる。

以上の説明によると、本発明の駆動回路は、信号伝送ラインの数を減少させる。信号伝送ラインが減少すれば、前記タイミングコントローラは、前記データドライバに連結する印刷回路基板の面積も減らすことができる。また信号伝送ラインが減少することによって、１つのドライバＩＣに連結される信号伝送ライン間の間隔を広げることができるようになる。これによって、製品の組み立て時にドライバＩＣの各ピンに信号ラインを連結する時に発生するアラインメント（ａｌｉｇｎｍｅｔ）不良の問題も解決することができる。

以上、実施形態を参照して説明したが、該当の技術分野の熟練された当業者であれば、下記の特許請求の範囲に記載した本発明の思想及び領域から逸脱しない範囲内で本発明を多様に修正及び変更することができることを理解することができる。

１００ 液晶表示装置
１１０ 表示パネル
１２０ タイミングコントローラ
１３０ ゲートドライバ
１４０ データドライバ
１５０ 第１ガンマ基準電圧発生回路
２１０ 第２ガンマ基準電圧発生回路
２２１ 第１抵抗ストリング
２２２ 第２抵抗ストリング
２３１ 第１デコーダ
２３２ 第２デコーダ
２３３ 第３デコーダ
２３４ 第４デコーダ
２４０ シフトレジスタ
２４５ ラッチ部
２５０ Ｄ／Ａコンバータ
２５５ 出力回路
２６１ 第３抵抗ストリング
２６２ 第４抵抗ストリング
２７１ 第１スイッチ部
２７２ 第２スイッチ部

Claims (16)

1. 外部から信号が入力されて毎フレームごとに映像信号と制御信号とを出力するタイミングコントローラと、
   第１ガンマ基準電圧と第２ガンマ基準電圧と予め設定された基準電圧に対して前記第１及び第２ガンマ基準電圧と異なる極性を有する第３ガンマ基準電圧及び第４ガンマ基準電圧を出力する第１ガンマ基準電圧発生回路と、
   前記第１乃至第４ガンマ基準電圧と前記映像信号と前記制御信号とを受信してデータ電圧を生成するデータドライバとを含み、
   前記データドライバは、
   前記制御信号に基づいて前記第１及び第２ガンマ基準電圧、またはその間の電圧レベルを有する少なくとも１つの第５ガンマ基準電圧を出力し、前記制御信号に基づいて前記第３及び第４ガンマ基準電圧またはその間の電圧レベルを有する少なくとも１つの第６ガンマ基準電圧を出力する第２ガンマ基準電圧発生回路と、
   前記第１、第２及び第５ガンマ基準電圧に基づいて前記映像信号を第１データ電圧に変換し、前記第３、第４及び第６ガンマ基準電圧に基づいて前記映像信号を第２データ電圧に変換するＤ／Ａコンバータと、
   前記第１及び第２データ電圧を受けて１つのデータ電圧を出力する選択部とを含むことを特徴とする駆動回路。
2. 前記制御信号は、データ制御信号とガンマ制御信号とを含み、前記第２ガンマ基準電圧発生回路は、前記ガンマ制御信号に基づいて前記少なくとも１つの第５ガンマ基準電圧及び前記少なくとも１つの第６ガンマ基準電圧を出力することを特徴とする請求項１に記載の駆動回路。
3. 前記タイミングコントローラと前記データドライバとを連結し、ブランク区間では、前記データ制御信号と前記ガンマ制御信号とを前記データドライバに伝達し、データ伝送区間では前記映像信号を前記データドライバに伝達する伝送ラインをさらに含むことを特徴とする請求項２に記載の駆動回路。
4. 前記タイミングコントローラは、前記データ制御信号と前記ガンマ制御信号の出力後に前記データ制御信号と前記ガンマ制御信号にエラーがあるか否かを判断するエラー検出信号をさらに出力することを特徴とする請求項３に記載の駆動回路。
5. 前記データドライバが前記データ制御信号、前記ガンマ制御信号及び前記エラー検出信号に基づいてエラーを感知した場合、前記データドライバは、以前フレームのデータ電圧を再び出力することを特徴とする請求項４に記載の駆動回路。
6. 前記第２ガンマ基準電圧発生回路は、
   前記第１及び第２ガンマ基準電圧の間で直列連結された多数の第１抵抗を含む第１抵抗ストリングと前記第３及び第４ガンマ基準電圧の間で直列連結された多数の第２抵抗を含む第２抵抗ストリングと、
   前記ガンマ制御信号に応答して前記多数の第１抵抗が連結されたノードのうちのいずれか１つのノードの電位を少なくとも１つの第５ガンマ基準電圧に出力する少なくとも１つの第１デコーダと、前記ガンマ制御信号に応答して前記多数の第２抵抗が連結されたノードのうちのいずれか１つのノードの電位を少なくとも１つの第６ガンマ基準電圧に出力する少なくとも１つの第２デコーダとを含むことを特徴とする請求項３に記載の駆動回路。
7. 前記Ｄ／Ａコンバータは、
   前記第１及び第２ガンマ基準電圧の間で直列連結された多数の第３抵抗を含み、前記第１及び第２ガンマ基準電圧と前記少なくとも１つの第５ガンマ基準電圧に基づいて多数の第１階調電圧を生成する第３抵抗ストリングと前記第３及び第４ガンマ基準電圧の間で直列連結された多数の第４抵抗とを含み、前記第３及び第４ガンマ基準電圧と前記少なくとも１つの第６ガンマ基準電圧に基づいて多数の第２階調電圧を生成する第４抵抗ストリングと、
   前記第３抵抗ストリングから前記多数の階調電圧を受信し、前記多数の第１階調電圧のうち前記映像信号に対応する電圧を選択して前記第１データ電圧に出力する第１スイッチ部と、前記第４抵抗ストリングから前記多数の第２階調電圧を受信し、前記多数の第２階調電圧のうち前記映像信号に対応する電圧を選択して前記第２データ電圧に出力する第２スイッチ部とを含むことを特徴とする請求項３に記載の駆動回路。
8. 前記制御信号は極性制御信号をさらに含み、前記選択部は、前記極性制御信号に応答して前記第１及び第２データ電圧のうちのいずれか１つを選択するマルチプレクサであることを特徴とする請求項２に記載の駆動回路。
9. 請求項１〜８のいずれか一項に記載の駆動回路と、
   前記映像信号に応答して映像を表示する表示パネルと、
   を含むことを特徴とする表示装置。
10. 外部から信号が入力されて毎フレームごとに映像信号及び制御信号を出力するタイミングコントローラと、
    第１ガンマ基準電圧と第２ガンマ基準電圧とを出力する第１ガンマ基準電圧発生回路と、
    前記第１及び第２ガンマ基準電圧と前記映像信号と前記制御信号とを受信してデータ電圧を生成するデータドライバとを含み、
    前記データドライバは、
    前記制御信号に基づいて前記第１及び第２ガンマ基準電圧、またはその間の電圧レベルを有する少なくとも１つの第３ガンマ基準電圧を出力する第２ガンマ基準電圧発生回路と、
    前記第１乃至第３ガンマ基準電圧に基づいて前記映像信号を前記データ電圧に変換するＤ／Ａコンバータとを含むことを特徴とする駆動回路。
11. 前記制御信号は、データ制御信号とガンマ制御信号とを含み、前記第２ガンマ基準電圧発生回路は、前記ガンマ制御信号に基づいて前記少なくとも１つの第３ガンマ基準電圧を出力することを特徴とする請求項１０に記載の駆動回路。
12. 前記タイミングコントローラと前記データドライバとを連結し、ブランク区間では、前記データ制御信号と前記ガンマ制御信号とを前記データドライバに伝達し、データ伝送区間では、前記映像信号を前記データドライバに伝達する伝送ラインをさらに含むことを特徴とする請求項１１に記載の駆動回路。
13. 前記タイミングコントローラは、前記データ制御信号と前記ガンマ制御信号の出力後に前記データ制御信号と前記ガンマ制御信号にエラーがあるか否かを判断するエラー検出信号をさらに出力することを特徴とする請求項１２に記載の駆動回路。
14. 前記データドライバが前記データ制御信号、前記ガンマ制御信号及び前記エラー検出信号に基づいてエラーを感知した場合、前記データドライバは、以前フレームのデータ電圧を再び出力することを特徴とする請求項１３に記載の駆動回路。
15. 前記第２ガンマ基準電圧発生回路は、
    前記第１及び第２ガンマ基準電圧の間で直列連結された多数の第１抵抗を含む第１抵抗ストリングと、
    前記制御信号に応答して前記多数の第１抵抗が連結されたノードのうちのいずれか１つのノードの電位を第３ガンマ基準電圧に出力する少なくとも１つのデコーダとを含むことを特徴とする請求項１２に記載の駆動回路。
16. 前記Ｄ／Ａコンバータは、
    前記第１及び第２ガンマ基準電圧の間で直列連結された多数の第２抵抗を含み、前記第１乃至第３ガンマ基準電圧に基づいて多数の階調電圧を生成する第２抵抗ストリングと、
    前記第２抵抗ストリングから前記多数の階調電圧を受信し、前記多数の階調電圧のうち前記映像信号に対応する電圧を選択して前記データ電圧に出力するスイッチ部とを含むことを特徴とする請求項１２に記載の駆動回路。

Images