JP2002041004A - 液晶駆動回路及び液晶表示装置 - Google Patents
液晶駆動回路及び液晶表示装置Info
- Publication number
- JP2002041004A JP2002041004A JP2000231392A JP2000231392A JP2002041004A JP 2002041004 A JP2002041004 A JP 2002041004A JP 2000231392 A JP2000231392 A JP 2000231392A JP 2000231392 A JP2000231392 A JP 2000231392A JP 2002041004 A JP2002041004 A JP 2002041004A
- Authority
- JP
- Japan
- Prior art keywords
- liquid crystal
- gradation
- voltage
- crystal display
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/2007—Display of intermediate tones
- G09G3/2011—Display of intermediate tones by amplitude modulation
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3685—Details of drivers for data electrodes
- G09G3/3688—Details of drivers for data electrodes suitable for active matrices only
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3696—Generation of voltages supplied to electrode drivers
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0264—Details of driving circuits
- G09G2310/027—Details of drivers for data electrodes, the drivers handling digital grey scale data, e.g. use of D/A converters
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2320/00—Control of display operating conditions
- G09G2320/02—Improving the quality of display appearance
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2320/00—Control of display operating conditions
- G09G2320/02—Improving the quality of display appearance
- G09G2320/0271—Adjustment of the gradation levels within the range of the gradation scale, e.g. by redistribution or clipping
- G09G2320/0276—Adjustment of the gradation levels within the range of the gradation scale, e.g. by redistribution or clipping for the purpose of adaptation to the characteristics of a display device, i.e. gamma correction
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/2007—Display of intermediate tones
- G09G3/2018—Display of intermediate tones by time modulation using two or more time intervals
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3614—Control of polarity reversal in general
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Liquid Crystal Display Device Control (AREA)
- Liquid Crystal (AREA)
Abstract
(57)【要約】
【課題】データドライバに、データバスを用いて液晶コ
ントローラが設定可能な階調制御レジスタを設け、階調
電圧生成回路を制御可能とすることで、画像データに対
して最適な階調制御を実現する液晶表示装置を提供する
ことにある。 【解決手段】データドライバに階調制御レジスタを設
け、入力した基準電圧から基準電圧をデータドライバ内
部で生成して、階調制御レジスタの設定に従って基準電
圧を選択することで、階調電圧を制御する。また、前記
階調制御レジスタは、液晶コントローラから表示データ
を転送するデータバスを用いて設定可能とし、画像デー
タに対応して液晶コントローラから階調制御を行う。
ントローラが設定可能な階調制御レジスタを設け、階調
電圧生成回路を制御可能とすることで、画像データに対
して最適な階調制御を実現する液晶表示装置を提供する
ことにある。 【解決手段】データドライバに階調制御レジスタを設
け、入力した基準電圧から基準電圧をデータドライバ内
部で生成して、階調制御レジスタの設定に従って基準電
圧を選択することで、階調電圧を制御する。また、前記
階調制御レジスタは、液晶コントローラから表示データ
を転送するデータバスを用いて設定可能とし、画像デー
タに対応して液晶コントローラから階調制御を行う。
Description
【０００１】
【発明の属する技術分野】本発明は、液晶表示装置に係
り、特に動画に対応した階調特性にて、液晶パネルに駆
動電圧を印加する液晶ドライバ回路を含む液晶表示装置
に関する。
り、特に動画に対応した階調特性にて、液晶パネルに駆
動電圧を印加する液晶ドライバ回路を含む液晶表示装置
に関する。
【０００２】
【従来の技術】一般的なブラウン管を用いたＣＲＴ表示
装置は、テレビ放送やＤＶＤ等の動画や自然画を表示す
る場合、表示画面の白表示（輝度の高い表示）の割合に
よって白ピーク輝度が異なっている。表示画面の白表示
の割合が多い場合と少ない場合では、同じ白表示でも、
白表示の割合が少ない方が多い場合に比べて、輝度がよ
り高くなっている。このように、表示画面に対応して階
調特性を制御することで、コントラストを向上して表示
の見栄えを良くしている。
装置は、テレビ放送やＤＶＤ等の動画や自然画を表示す
る場合、表示画面の白表示（輝度の高い表示）の割合に
よって白ピーク輝度が異なっている。表示画面の白表示
の割合が多い場合と少ない場合では、同じ白表示でも、
白表示の割合が少ない方が多い場合に比べて、輝度がよ
り高くなっている。このように、表示画面に対応して階
調特性を制御することで、コントラストを向上して表示
の見栄えを良くしている。
【０００３】液晶表示装置では、１９９５年ＳＩＤ Ｄ
ＩＧＥＳＴ（ｐ２５７−２６０）「A 6-bit Digital Da
ta Driver for Color TFT-LCDs」に記載されているよう
に、データドライバは、入力される基準電圧からＤＡＣ
回路で階調電圧を生成し、表示データに対応した液晶印
加電圧を選択して出力アンプ回路でバッファして出力し
ていた。つまり、データドライバは表示データに対して
交流極性の正極性、負極性それぞれ１つの階調電圧を出
力しており、階調特性はどの表示画面に対しても一様で
あった。
ＩＧＥＳＴ（ｐ２５７−２６０）「A 6-bit Digital Da
ta Driver for Color TFT-LCDs」に記載されているよう
に、データドライバは、入力される基準電圧からＤＡＣ
回路で階調電圧を生成し、表示データに対応した液晶印
加電圧を選択して出力アンプ回路でバッファして出力し
ていた。つまり、データドライバは表示データに対して
交流極性の正極性、負極性それぞれ１つの階調電圧を出
力しており、階調特性はどの表示画面に対しても一様で
あった。
【０００４】このように、従来のデータドライバでは、
動画表示や自然画表示に対応して、表示画面に対応して
階調特性を制御する点に関しては考慮されていなかっ
た。
動画表示や自然画表示に対応して、表示画面に対応して
階調特性を制御する点に関しては考慮されていなかっ
た。
【０００５】一方、テレビ放送やＤＶＤ等の動画や自然
画を表示するため、液晶表示装置として階調制御を行う
場合は、液晶コントローラ等で表示データを変換して階
調特性を変化させている。図３０、図３１は、表示デー
タの変換による階調特性の制御を示している。データド
ライバは図３０に示すように、入力されたドライバデー
タｎからｎ＋７に対してＶＧｎからＶＧｎ＋７の階調電
圧を出力するため、階調特性を変更する場合は、表示デ
ータに対してドライバデータを変換する必要がある。図
３１の場合では、表示データｎからｎ＋７をドライバデ
ータｎからｎ＋５に変換している。つまり、ｎからｎ＋
７の８階調のデータをｎからｎ＋５の６階調のデータに
変換して、階調特性を制御している。
画を表示するため、液晶表示装置として階調制御を行う
場合は、液晶コントローラ等で表示データを変換して階
調特性を変化させている。図３０、図３１は、表示デー
タの変換による階調特性の制御を示している。データド
ライバは図３０に示すように、入力されたドライバデー
タｎからｎ＋７に対してＶＧｎからＶＧｎ＋７の階調電
圧を出力するため、階調特性を変更する場合は、表示デ
ータに対してドライバデータを変換する必要がある。図
３１の場合では、表示データｎからｎ＋７をドライバデ
ータｎからｎ＋５に変換している。つまり、ｎからｎ＋
７の８階調のデータをｎからｎ＋５の６階調のデータに
変換して、階調特性を制御している。
【０００６】また、特開平１１−３３７９０９号公報に
記載されている液晶表示装置では、階調電圧発生回路に
予め複数の階調特性が設定されており、ユーザ操作可能
なスイッチや液晶表示装置をディスプレイモニタとして
使用するコンピュータからの選択信号等の応じて、使用
する階調特性が選択される。
記載されている液晶表示装置では、階調電圧発生回路に
予め複数の階調特性が設定されており、ユーザ操作可能
なスイッチや液晶表示装置をディスプレイモニタとして
使用するコンピュータからの選択信号等の応じて、使用
する階調特性が選択される。
【０００７】
【発明が解決しようとする課題】上記テレビ放送やＤＶ
Ｄ等の動画や自然画を表示するため、液晶表示装置とし
て階調制御を行う場合は、液晶コントローラ等で表示デ
ータを変換して階調特性を変化させるものでは、階調特
性が一様データドライバへの表示データを変換して階調
特性を変更するため、図３１に示したように、８階調の
データが６階調に変換されることになり階調がつぶれる
ことになる。
Ｄ等の動画や自然画を表示するため、液晶表示装置とし
て階調制御を行う場合は、液晶コントローラ等で表示デ
ータを変換して階調特性を変化させるものでは、階調特
性が一様データドライバへの表示データを変換して階調
特性を変更するため、図３１に示したように、８階調の
データが６階調に変換されることになり階調がつぶれる
ことになる。
【０００８】また、特開平１１−３３７９０９号公報に
示されている液晶表示装置では、動画に対応して、フレ
ーム毎や映像シーン毎に階調特性を制御することができ
なかった。
示されている液晶表示装置では、動画に対応して、フレ
ーム毎や映像シーン毎に階調特性を制御することができ
なかった。
【０００９】本発明の目的は、階調のつぶれを無くし、
高画質表示を実現する液晶表示装置を提供することにあ
る。
高画質表示を実現する液晶表示装置を提供することにあ
る。
【００１０】本発明の他の目的は、フレーム毎や映像シ
ーン毎に階調特性を制御し、高画質表示を実現する液晶
表示装置を提供することにある。
ーン毎に階調特性を制御し、高画質表示を実現する液晶
表示装置を提供することにある。
【００１１】本発明の他の目的は、入力される映像信号
がテレビ放送やDVD等の動画表示、OA用とのテキスト表
示のそれぞれに対応した階調特性を実現する液晶表示装
置を提供することにある。
がテレビ放送やDVD等の動画表示、OA用とのテキスト表
示のそれぞれに対応した階調特性を実現する液晶表示装
置を提供することにある。
【００１２】本発明の他の目的は、端子の数を増加する
ことなく、階調のつぶれを無くし、フレーム毎や映像シ
ーン毎に階調特性を制御を行うための階調特性の設定を
行う液晶表示装置を提供することにある。
ことなく、階調のつぶれを無くし、フレーム毎や映像シ
ーン毎に階調特性を制御を行うための階調特性の設定を
行う液晶表示装置を提供することにある。
【００１３】
【課題を解決するための手段】上記問題を解決するた
め、本発明の液晶表示装置においては、複数のマトリッ
クス状に配列された画素部を有する液晶パネルと、液晶
パネルに液晶階調電圧を出力するデータドライバ回路
と、システム装置から供給される表示制御信号及び２Ｎ
（Ｎは正の整数）階調を表す表示データを該データドラ
イバ回路と該走査ドライバ回路を駆動するための液晶制
御信号及び液晶表示データに変換する液晶制御回路と、
データドライバに複数のレベルの基準電圧を供給する電
源回路とを有しており、上記データドライバ回路は、液
晶表示データと液晶階調電圧との対応関係を保持する階
調制御レジスタ回路と、電源回路から供給される複数の
基準電圧から２Ｎレベルの電圧を生成し、階調制御レジ
スタ回路に保持された前記液晶表示データと前記液晶階
調電圧との対応関係に基づき、生成された２Ｎレベルの
電圧から階調生成基準電圧を選択する。
め、本発明の液晶表示装置においては、複数のマトリッ
クス状に配列された画素部を有する液晶パネルと、液晶
パネルに液晶階調電圧を出力するデータドライバ回路
と、システム装置から供給される表示制御信号及び２Ｎ
（Ｎは正の整数）階調を表す表示データを該データドラ
イバ回路と該走査ドライバ回路を駆動するための液晶制
御信号及び液晶表示データに変換する液晶制御回路と、
データドライバに複数のレベルの基準電圧を供給する電
源回路とを有しており、上記データドライバ回路は、液
晶表示データと液晶階調電圧との対応関係を保持する階
調制御レジスタ回路と、電源回路から供給される複数の
基準電圧から２Ｎレベルの電圧を生成し、階調制御レジ
スタ回路に保持された前記液晶表示データと前記液晶階
調電圧との対応関係に基づき、生成された２Ｎレベルの
電圧から階調生成基準電圧を選択する。
【００１４】つまり、外部から入力される表示データの
輝度分布等を液晶表示データと液晶階調電圧との対応関
係として、これに基づき、データドライバが階調電圧を
生成するための基準となる階調生成基準電圧を決定し、
これに基づき階調電圧を生成する。
輝度分布等を液晶表示データと液晶階調電圧との対応関
係として、これに基づき、データドライバが階調電圧を
生成するための基準となる階調生成基準電圧を決定し、
これに基づき階調電圧を生成する。
【００１５】また、外部から入力される表示データの輝
度分布等の液晶表示データと液晶階調電圧との対応関係
は、各フレーム毎に変化するため、各フレーム毎にこの
対応関係を更新し、輝度分布の元となる表示データを、
これによって決定された階調生成基準電圧に基づいて、
階調電圧に変換して、液晶パネルに印加する構成とし
た。
度分布等の液晶表示データと液晶階調電圧との対応関係
は、各フレーム毎に変化するため、各フレーム毎にこの
対応関係を更新し、輝度分布の元となる表示データを、
これによって決定された階調生成基準電圧に基づいて、
階調電圧に変換して、液晶パネルに印加する構成とし
た。
【００１６】また、前記階調制御レジスタは、液晶コン
トローラから表示データを転送するデータバスを用いて
設定可能とし、画像データに対応して液晶コントローラ
から階調制御を行う。
トローラから表示データを転送するデータバスを用いて
設定可能とし、画像データに対応して液晶コントローラ
から階調制御を行う。
【００１７】
【発明の実施の形態】次に、本発明の第1の実施例につ
いて図１から図２０を用いて説明する。
いて図１から図２０を用いて説明する。
【００１８】図１は本発明を適用した液晶パネル駆動回
路の構成図であり、１２８０×ＲＧＢ×１０２４の液晶
パネルをＲＧＢ各２５６階調、１６３８４００色表示を
行う場合の液晶ディスプレイの構成を示す。１００はシ
ステム装置から転送されてきた表示信号郡、１は表示信
号群１００を液晶ドライバの同期信号、表示データに変
換する液晶コントローラ、２はデータ同期クロック、３
は有効データスタート信号、４はデータ水平同期信号、
５は表示データ、６は、走査ドライバ制御信号群、７−
１から７−８は２５６階調、出力数４８０本のデータド
ライバで、７−１から７−８の８個で液晶パネルを駆動
する。８は電源回路で液晶を駆動する階調電圧の正極性
基準電圧１７、負極性基準電圧１８を生成し、９は液晶
を走査する走査ドライバ、１０は解像度１２８０×ＲＧ
Ｂ×１０２４の液晶パネルである。
路の構成図であり、１２８０×ＲＧＢ×１０２４の液晶
パネルをＲＧＢ各２５６階調、１６３８４００色表示を
行う場合の液晶ディスプレイの構成を示す。１００はシ
ステム装置から転送されてきた表示信号郡、１は表示信
号群１００を液晶ドライバの同期信号、表示データに変
換する液晶コントローラ、２はデータ同期クロック、３
は有効データスタート信号、４はデータ水平同期信号、
５は表示データ、６は、走査ドライバ制御信号群、７−
１から７−８は２５６階調、出力数４８０本のデータド
ライバで、７−１から７−８の８個で液晶パネルを駆動
する。８は電源回路で液晶を駆動する階調電圧の正極性
基準電圧１７、負極性基準電圧１８を生成し、９は液晶
を走査する走査ドライバ、１０は解像度１２８０×ＲＧ
Ｂ×１０２４の液晶パネルである。
【００１９】また、１１はレジスタ制御回路、１２はレ
ジスタ１３を制御するレジスタ制御信号郡、１４はレジ
スタ出力信号で階調電圧生成回路１５を制御する。な
お、レジスタ１３は液晶表示データと液晶階調電圧との
対応関係を保持する。対応関係については、図１３等を
用いて後述する。１６は階調電圧生成回路１５で生成し
た正極性、負極性それぞれ２５６階調の階調電圧信号
郡、１９は交流の極性を制御する交流化信号である。ま
た、２０はシフトレジスタ、２２はシフトレジスタ２０
で生成したシフトクロック２１により表示データ５を順
次ラッチするデータラッチ回路、２４はデータラッチ回
路２２の出力データ２３をデータ水平同期信号４で全出
力を同時にラッチするデータラッチ回路、２６はデータ
ラッチ回路２４の出力データ２５と交流化信号１９に基
づいて階調電圧信号郡１６から階調電圧を選択する階調
電圧選択回路、２８は階調電圧選択回路２６で選択した
選択階調電圧２７をバッファ回路でバッファして出力す
る出力バッファ回路であり、２９−１から２９−８は１
２８０×ＲＧＢ×１０２４の液晶パネル１０を駆動する
階調駆動電圧、３０は走査電圧である。
ジスタ１３を制御するレジスタ制御信号郡、１４はレジ
スタ出力信号で階調電圧生成回路１５を制御する。な
お、レジスタ１３は液晶表示データと液晶階調電圧との
対応関係を保持する。対応関係については、図１３等を
用いて後述する。１６は階調電圧生成回路１５で生成し
た正極性、負極性それぞれ２５６階調の階調電圧信号
郡、１９は交流の極性を制御する交流化信号である。ま
た、２０はシフトレジスタ、２２はシフトレジスタ２０
で生成したシフトクロック２１により表示データ５を順
次ラッチするデータラッチ回路、２４はデータラッチ回
路２２の出力データ２３をデータ水平同期信号４で全出
力を同時にラッチするデータラッチ回路、２６はデータ
ラッチ回路２４の出力データ２５と交流化信号１９に基
づいて階調電圧信号郡１６から階調電圧を選択する階調
電圧選択回路、２８は階調電圧選択回路２６で選択した
選択階調電圧２７をバッファ回路でバッファして出力す
る出力バッファ回路であり、２９−１から２９−８は１
２８０×ＲＧＢ×１０２４の液晶パネル１０を駆動する
階調駆動電圧、３０は走査電圧である。
【００２０】図２、図３は、ドット反転駆動の液晶パネ
ルの交流極性を示す図、図４は液晶ディスプレイの駆動
タイミングを示す図、図５は階調電圧生成回路の構成
図、図６、図７、図８は階調電圧生成回路の選択回路の
構成図である。図９は階調制御レジスタの仕様を示す
図、図１０はデータバスの構成を示す図、図１１はレジ
スタ制御回路、階調制御レジスタの構成図、図１２は、
階調制御レジスタの書込みタイミングを示す図、、図１
３から図１８は階調制御の内容を示す図、図１９、図２
０は液晶コントローラの構成図である。
ルの交流極性を示す図、図４は液晶ディスプレイの駆動
タイミングを示す図、図５は階調電圧生成回路の構成
図、図６、図７、図８は階調電圧生成回路の選択回路の
構成図である。図９は階調制御レジスタの仕様を示す
図、図１０はデータバスの構成を示す図、図１１はレジ
スタ制御回路、階調制御レジスタの構成図、図１２は、
階調制御レジスタの書込みタイミングを示す図、、図１
３から図１８は階調制御の内容を示す図、図１９、図２
０は液晶コントローラの構成図である。
【００２１】図２に示すように、本実施例は、隣接する
画素が互いに交流極性が逆となるドット反転駆動を行う
ため、図３に示すように隣接するデータドライバの出力
端子は、互いに逆となる。
画素が互いに交流極性が逆となるドット反転駆動を行う
ため、図３に示すように隣接するデータドライバの出力
端子は、互いに逆となる。
【００２２】次に、これらの表示動作について説明す
る。図１において、液晶コントローラ１は図示しないパ
ーソナルコンピュータ等のシステム装置から表示信号群
１００を受け取り、液晶を駆動するデータドライバ７−
１から７−８、走査ドライバ９のタイミングに信号を変
換する。液晶コントローラ１では、２Ｎ階調（Ｎは正の
整数）（ＲＧＢ２５６階調）表示を行うため、ＲＧＢ各
Ｎビット（８ビット）を２画素パラレルにしてシリアル
に４８ビットのデータバスを用いて表示データを転送
し、データドライバ７−１から７−８では、データ取り
込みクロック２で順次ＲＧＢ２画素づつ表示データを取
り込む。このデータ取り込みのタイミングを図１、図４
を用いて説明する。データ取り込みクロック２に同期し
て転送される表示データ５は、表示データが有効となる
タイミングで液晶コントローラ１が有効データスタート
信号３を出力し、１段目のデータドライバ７−１が表示
データの取り込みを開始する。データドライバ７−１は
ＲＧＢ２画素づつ表示データを取り込み、８０クロック
で４８０出力分の表示データを取り込みを完了する。デ
ータドライバ７−１は、自段の表示データの取り込みが
終わると、次段のデータドライバ７−２に対して有効デ
ータスタート信号３１−１を出力し、データドライバ７
−２が表示データ取り込みを開始する。以降のデータド
ライバ７−３から７−８も同様な動作を繰り返すこと
で、１ラインの表示データをデータラッチ回路Ａ２２に
取り込む。
る。図１において、液晶コントローラ１は図示しないパ
ーソナルコンピュータ等のシステム装置から表示信号群
１００を受け取り、液晶を駆動するデータドライバ７−
１から７−８、走査ドライバ９のタイミングに信号を変
換する。液晶コントローラ１では、２Ｎ階調（Ｎは正の
整数）（ＲＧＢ２５６階調）表示を行うため、ＲＧＢ各
Ｎビット（８ビット）を２画素パラレルにしてシリアル
に４８ビットのデータバスを用いて表示データを転送
し、データドライバ７−１から７−８では、データ取り
込みクロック２で順次ＲＧＢ２画素づつ表示データを取
り込む。このデータ取り込みのタイミングを図１、図４
を用いて説明する。データ取り込みクロック２に同期し
て転送される表示データ５は、表示データが有効となる
タイミングで液晶コントローラ１が有効データスタート
信号３を出力し、１段目のデータドライバ７−１が表示
データの取り込みを開始する。データドライバ７−１は
ＲＧＢ２画素づつ表示データを取り込み、８０クロック
で４８０出力分の表示データを取り込みを完了する。デ
ータドライバ７−１は、自段の表示データの取り込みが
終わると、次段のデータドライバ７−２に対して有効デ
ータスタート信号３１−１を出力し、データドライバ７
−２が表示データ取り込みを開始する。以降のデータド
ライバ７−３から７−８も同様な動作を繰り返すこと
で、１ラインの表示データをデータラッチ回路Ａ２２に
取り込む。
【００２３】次に、データラッチ回路Ａ２２の１ライン
の表示データを全て同時にデータ水平同期信号４でデー
タラッチ回路Ｂ２４にラッチし、各出力の表示データ、
交流化信号１９に対応した階調電圧１６を階調電圧選択
回路２６で選択して、出力バッファ回路２８でバッファ
して階調駆動電圧２９−１から２９−８を１ライン同時
に出力する。
の表示データを全て同時にデータ水平同期信号４でデー
タラッチ回路Ｂ２４にラッチし、各出力の表示データ、
交流化信号１９に対応した階調電圧１６を階調電圧選択
回路２６で選択して、出力バッファ回路２８でバッファ
して階調駆動電圧２９−１から２９−８を１ライン同時
に出力する。
【００２４】一方、走査ドライバ９は、液晶コントロー
ラ１で生成されたフレーム同期信号ＦＬＭのタイミング
で走査水平同期信号ＣＬ３に同期して１ライン目のゲー
ト線を選択し、走査水平同期信号ＣＬ３に同期して、順
次２ライン目、３ライン目のゲート線を選択する。走査
水平同期信号ＣＬ３の１０２４クロックで順次１０２４
ラインを選択し、次のフレーム同期信号ＦＬＭが有効に
なると、１ライン目のゲート線を選択する。このように
フレーム周期で１０２４ラインを選択する動作を繰り返
すことで線順次選択動作を行い、データドライバ７−１
から７−８によって液晶パネル１０のデータ線に階調駆
動電圧２９−１から２９−８が出力され、表示データに
対応した表示を実現する。
ラ１で生成されたフレーム同期信号ＦＬＭのタイミング
で走査水平同期信号ＣＬ３に同期して１ライン目のゲー
ト線を選択し、走査水平同期信号ＣＬ３に同期して、順
次２ライン目、３ライン目のゲート線を選択する。走査
水平同期信号ＣＬ３の１０２４クロックで順次１０２４
ラインを選択し、次のフレーム同期信号ＦＬＭが有効に
なると、１ライン目のゲート線を選択する。このように
フレーム周期で１０２４ラインを選択する動作を繰り返
すことで線順次選択動作を行い、データドライバ７−１
から７−８によって液晶パネル１０のデータ線に階調駆
動電圧２９−１から２９−８が出力され、表示データに
対応した表示を実現する。
【００２５】次に、階調制御の動作について説明する。
階調電圧１６は、電源回路８で生成された正極性階調基
準電圧１７のＶ０からＶ８の９レベル、負極性階調基準
電圧１８のＶ９からＶ１７の９レベルから階調電圧生成
回路１５で正極性階調電圧２Ｎ（２５６）レベル、負極
性階調２Ｎ（２５６）レベルが生成される。図５、図
６、図７、図８は階調電圧生成回路１５の内部構成図
で、２０１−１、２０１−２は正極性と負極性の基準電
圧生成回路、２０２−１、２０２−２は正極性、負極性
の基準電圧１７、１８から生成した選択基準電圧で、正
極性、負極性それぞれ基準電圧ＶＳ０からＶＳ２５５の
２５６レベルの電圧となる。２０３−１、２０３−２は
基準電圧２０２−１、２０２−２からそれぞれ基準電圧
を選択する回路で、２０４−１、２０４−２は階調生成
基準電圧で、２０５−１、２０５−２は階調生成基準電
圧２０４−１、２０４―２から液晶パネルを駆動するそ
れぞれ２５６階調（ＶＧ０からＶＧ２５５）の階調電圧
１６を生成する階調電圧生成回路である。
階調電圧１６は、電源回路８で生成された正極性階調基
準電圧１７のＶ０からＶ８の９レベル、負極性階調基準
電圧１８のＶ９からＶ１７の９レベルから階調電圧生成
回路１５で正極性階調電圧２Ｎ（２５６）レベル、負極
性階調２Ｎ（２５６）レベルが生成される。図５、図
６、図７、図８は階調電圧生成回路１５の内部構成図
で、２０１−１、２０１−２は正極性と負極性の基準電
圧生成回路、２０２−１、２０２−２は正極性、負極性
の基準電圧１７、１８から生成した選択基準電圧で、正
極性、負極性それぞれ基準電圧ＶＳ０からＶＳ２５５の
２５６レベルの電圧となる。２０３−１、２０３−２は
基準電圧２０２−１、２０２−２からそれぞれ基準電圧
を選択する回路で、２０４−１、２０４−２は階調生成
基準電圧で、２０５−１、２０５−２は階調生成基準電
圧２０４−１、２０４―２から液晶パネルを駆動するそ
れぞれ２５６階調（ＶＧ０からＶＧ２５５）の階調電圧
１６を生成する階調電圧生成回路である。
【００２６】次に、階調電圧生成動作について、各回路
の動作を説明する。基準電圧生成回路２０１−１、２０
１―２は、入力基準電圧が正極性１７、負極性１８と異
なるが同様な回路であり、図６に示すように、Ｖ０とＶ
１の間を３２分圧してＶＳ０からＶＳ３１までの３２レ
ベルの選択基準電圧を生成し、Ｖ１とＶ２の間も同様に
して３２分圧してＶＳ３２からＶＳ６３までの３２レベ
ルの選択基準電圧を生成する。Ｖ２からＶ８の基準電圧
の間を同様に選択基準電圧を生成することで、ＶＳ０か
らＶＳ２５５の２５６レベルの選択基準電圧２０２−１
を生成する。負極性の基準電圧１８（Ｖ９からＶ１７）
に対しても同様に基準電圧生成回路２０１―２で２５６
レベルの選択基準電圧２０２−２を生成する。選択回路
２０３―１、２０３―２では、階調電圧生成回路２０５
―１、２０５―２で階調電圧を生成するための基準電圧
を選択基準電圧２０２−１、２０２―２の中から選択す
る動作を行う。
の動作を説明する。基準電圧生成回路２０１−１、２０
１―２は、入力基準電圧が正極性１７、負極性１８と異
なるが同様な回路であり、図６に示すように、Ｖ０とＶ
１の間を３２分圧してＶＳ０からＶＳ３１までの３２レ
ベルの選択基準電圧を生成し、Ｖ１とＶ２の間も同様に
して３２分圧してＶＳ３２からＶＳ６３までの３２レベ
ルの選択基準電圧を生成する。Ｖ２からＶ８の基準電圧
の間を同様に選択基準電圧を生成することで、ＶＳ０か
らＶＳ２５５の２５６レベルの選択基準電圧２０２−１
を生成する。負極性の基準電圧１８（Ｖ９からＶ１７）
に対しても同様に基準電圧生成回路２０１―２で２５６
レベルの選択基準電圧２０２−２を生成する。選択回路
２０３―１、２０３―２では、階調電圧生成回路２０５
―１、２０５―２で階調電圧を生成するための基準電圧
を選択基準電圧２０２−１、２０２―２の中から選択す
る動作を行う。
【００２７】図６において、階調電圧生成回路２０５は
基準電圧Ｖ１ＢからＶ７Ｂの間を分圧して階調電圧を生
成する。階調電圧ＶＧ０からＶＧ３１の３２レベルは、
基準電圧Ｖ０と選択回路２０３で選択した階調生成基準
電圧Ｖ１Ｂの間を３２分圧して生成する。階調電圧ＶＧ
３２からＶＧ６３の３２レベルは、選択回路２０３で選
択した階調生成基準電圧Ｖ１ＢとＶ２Ｂの間を３２分圧
して生成する。同様にして、Ｖ２ＢからＶ７Ｂの間を分
圧することでＶＧ６４からＶＧ２２３の階調電圧を生成
する。階調電圧ＶＧ２２４からＶＧ２５５の３２レベル
は、選択回路２０３で選択した階調生成基準電圧Ｖ１Ｂ
と基準電圧Ｖ８との間を３２分圧して生成する。階調電
圧生成回路２０５―２でも同様にして負極性の階調電圧
ＶＧ０からＶＧ２５５を生成する。従って、選択回路２
０３―１、２０３―２で、階調制御信号１４によって階
調生成基準電圧２０４―１、２０４―２の電圧選択を制
御することで階調電圧を制御することができる。
基準電圧Ｖ１ＢからＶ７Ｂの間を分圧して階調電圧を生
成する。階調電圧ＶＧ０からＶＧ３１の３２レベルは、
基準電圧Ｖ０と選択回路２０３で選択した階調生成基準
電圧Ｖ１Ｂの間を３２分圧して生成する。階調電圧ＶＧ
３２からＶＧ６３の３２レベルは、選択回路２０３で選
択した階調生成基準電圧Ｖ１ＢとＶ２Ｂの間を３２分圧
して生成する。同様にして、Ｖ２ＢからＶ７Ｂの間を分
圧することでＶＧ６４からＶＧ２２３の階調電圧を生成
する。階調電圧ＶＧ２２４からＶＧ２５５の３２レベル
は、選択回路２０３で選択した階調生成基準電圧Ｖ１Ｂ
と基準電圧Ｖ８との間を３２分圧して生成する。階調電
圧生成回路２０５―２でも同様にして負極性の階調電圧
ＶＧ０からＶＧ２５５を生成する。従って、選択回路２
０３―１、２０３―２で、階調制御信号１４によって階
調生成基準電圧２０４―１、２０４―２の電圧選択を制
御することで階調電圧を制御することができる。
【００２８】図６において、バッファアンプ２０６は選
択電圧をバッファして、階調生成基準電圧Ｖ１ＢからＶ
７Ｂを階調電圧生成回路２０５に接続する。例えば、階
調生成基準電圧Ｖ１Ｂは、選択基準電圧ＶＳ０、ＶＳ１
からＶＧ６３までの６４レベルから１レベルを選択する
ことで生成される。また、階調生成基準電圧Ｖ２Ｂは、
選択基準電圧ＶＳ０、ＶＳ２からＶＧ１２６までの６４
レベルから１レベルを選択することで生成される。同様
に、階調生成基準電圧Ｖ３Ｂは、選択基準電圧ＶＳ３
２、ＶＳ３４からＶＧ１５８までの６４レベルから１レ
ベルを選択することで生成され、階調生成基準電圧Ｖ４
Ｂは、選択基準電圧ＶＳ６４、ＶＳ６６からＶＧ１９０
までの６４レベルから１レベルを選択することで生成さ
れ、階調生成基準電圧Ｖ５Ｂは、選択基準電圧ＶＳ９
８、ＶＳ１００からＶＧ２２４までの６４レベルから１
レベルを選択することで生成され、階調生成基準電圧Ｖ
６Ｂは、選択基準電圧ＶＳ１２９、ＶＳ１３１からＶＧ
２５５までの６４レベルから１レベルを選択することで
生成され、階調生成基準電圧Ｖ７Ｂは、選択基準電圧Ｖ
Ｓ１９２、ＶＳ１９３からＶＧ２５５までの６４レベル
から１レベルを選択することで生成される。
択電圧をバッファして、階調生成基準電圧Ｖ１ＢからＶ
７Ｂを階調電圧生成回路２０５に接続する。例えば、階
調生成基準電圧Ｖ１Ｂは、選択基準電圧ＶＳ０、ＶＳ１
からＶＧ６３までの６４レベルから１レベルを選択する
ことで生成される。また、階調生成基準電圧Ｖ２Ｂは、
選択基準電圧ＶＳ０、ＶＳ２からＶＧ１２６までの６４
レベルから１レベルを選択することで生成される。同様
に、階調生成基準電圧Ｖ３Ｂは、選択基準電圧ＶＳ３
２、ＶＳ３４からＶＧ１５８までの６４レベルから１レ
ベルを選択することで生成され、階調生成基準電圧Ｖ４
Ｂは、選択基準電圧ＶＳ６４、ＶＳ６６からＶＧ１９０
までの６４レベルから１レベルを選択することで生成さ
れ、階調生成基準電圧Ｖ５Ｂは、選択基準電圧ＶＳ９
８、ＶＳ１００からＶＧ２２４までの６４レベルから１
レベルを選択することで生成され、階調生成基準電圧Ｖ
６Ｂは、選択基準電圧ＶＳ１２９、ＶＳ１３１からＶＧ
２５５までの６４レベルから１レベルを選択することで
生成され、階調生成基準電圧Ｖ７Ｂは、選択基準電圧Ｖ
Ｓ１９２、ＶＳ１９３からＶＧ２５５までの６４レベル
から１レベルを選択することで生成される。
【００２９】また、図６の２０７、２０８は選択回路
で、基準電圧Ｖ０、Ｖ８をそれぞれ選択する回路で、図
７、図８に内部構成図を示す。図７において、階調電圧
生成回路２０５の階調電圧ＶＧ８、ＶＧ１６、ＶＧ２
４、ＶＧ４０、ＶＧ４８、ＶＧ５６にＢ１からＢ６が接
続されており、選択信号１４によって選択スイッチが有
効になった分圧ポイントに基準電圧Ｖ０が接続される。
図８も同様に階調電圧生成回路２０５の階調電圧ＶＧ２
００、ＶＧ２０８、ＶＧ２１６、ＶＧ２３２、ＶＧ２４
０、ＶＧ４８にＷ６からＷ１が接続されており、選択信
号１４によって選択スイッチが有効になった分圧ポイン
トに基準電圧Ｖ８が接続される。この選択回路２０７、
２０８によって、階調電圧生成回路２０５は低階調領域
が基準電圧Ｖ０の電圧レベル、高階調領域が基準電圧Ｖ
８の電圧レベルに固定されることになる。
で、基準電圧Ｖ０、Ｖ８をそれぞれ選択する回路で、図
７、図８に内部構成図を示す。図７において、階調電圧
生成回路２０５の階調電圧ＶＧ８、ＶＧ１６、ＶＧ２
４、ＶＧ４０、ＶＧ４８、ＶＧ５６にＢ１からＢ６が接
続されており、選択信号１４によって選択スイッチが有
効になった分圧ポイントに基準電圧Ｖ０が接続される。
図８も同様に階調電圧生成回路２０５の階調電圧ＶＧ２
００、ＶＧ２０８、ＶＧ２１６、ＶＧ２３２、ＶＧ２４
０、ＶＧ４８にＷ６からＷ１が接続されており、選択信
号１４によって選択スイッチが有効になった分圧ポイン
トに基準電圧Ｖ８が接続される。この選択回路２０７、
２０８によって、階調電圧生成回路２０５は低階調領域
が基準電圧Ｖ０の電圧レベル、高階調領域が基準電圧Ｖ
８の電圧レベルに固定されることになる。
【００３０】次に、階調制御レジスタの構成及び動作に
ついて説明する。階調制御レジスタ１３は、４８ビット
のデータバスの内３６ビットを用いて液晶コントローラ
１から設定データの書込みを行う。図９は階調制御レジ
スタのビット構成、図１０はデータバスのビット構成を
示す。図９に示すように、階調制御レジスタは６ビット
レジスタ１０個で構成し、ＮＯ．１からＮＯ．９のＢ１
からＢ６、Ｗ１からＷ６の設定、Ｖ１ＢからＶ７Ｂの設
定を行うレジスタとＮＯ．１０の制御レジスタで構成さ
れている。図１０に示すように、データバスのＲＧＢ各
８ビット２画素のＲＯ［７：０］、ＲＥ［７：０］、Ｇ
Ｏ［７：０］、ＧＥ［７：０］、ＢＯ［７：０］、ＢＥ
［７：０］の４８ビットの内、ＲＯ［５：０］、ＲＥ
［５：０］、ＧＯ［５：０］、ＧＥ［５：０］、ＢＯ
［５：０］、ＢＥ［５：０］の３６ビットをポート０か
らポート５に割り当てる。制御レジスタはポート５に割
り当て、他のレジスタを図９に示すポート０からポート
４に割り当て、制御レジスタのＰ０からＰ４ビットで各
階調制御レジスタの書込みが有効か無効かを設定し、Ｒ
Ｓビットで同一ポートに割り当てられた階調制御レジス
タの選択を行う。このようなレジスタ構成により、２回
の書込みで全ての階調制御レジスタを設定することがで
きる。
ついて説明する。階調制御レジスタ１３は、４８ビット
のデータバスの内３６ビットを用いて液晶コントローラ
１から設定データの書込みを行う。図９は階調制御レジ
スタのビット構成、図１０はデータバスのビット構成を
示す。図９に示すように、階調制御レジスタは６ビット
レジスタ１０個で構成し、ＮＯ．１からＮＯ．９のＢ１
からＢ６、Ｗ１からＷ６の設定、Ｖ１ＢからＶ７Ｂの設
定を行うレジスタとＮＯ．１０の制御レジスタで構成さ
れている。図１０に示すように、データバスのＲＧＢ各
８ビット２画素のＲＯ［７：０］、ＲＥ［７：０］、Ｇ
Ｏ［７：０］、ＧＥ［７：０］、ＢＯ［７：０］、ＢＥ
［７：０］の４８ビットの内、ＲＯ［５：０］、ＲＥ
［５：０］、ＧＯ［５：０］、ＧＥ［５：０］、ＢＯ
［５：０］、ＢＥ［５：０］の３６ビットをポート０か
らポート５に割り当てる。制御レジスタはポート５に割
り当て、他のレジスタを図９に示すポート０からポート
４に割り当て、制御レジスタのＰ０からＰ４ビットで各
階調制御レジスタの書込みが有効か無効かを設定し、Ｒ
Ｓビットで同一ポートに割り当てられた階調制御レジス
タの選択を行う。このようなレジスタ構成により、２回
の書込みで全ての階調制御レジスタを設定することがで
きる。
【００３１】次に、階調制御レジスタの書込み動作及び
回路構成について説明する。図１１は階調制御レジスタ
の回路構成図、図１２は書込みタイミングを示す図であ
る。データバスは表示データの転送を行うことから、表
示データの転送が有効でない水平帰線期間のデータ水平
同期信号４の立ち上がりエッジでデータを取り込みを行
うことで、データバスの共有ができ、データドライバの
入力端子数が増加しないで、階調制御レジスタの設定を
実現する。また、図１１に示すように、ポート０からポ
ート４に割り当てられたデータバス３０ビットを各９個
の階調制御レジスタに接続し、ポート５の制御レジスタ
のＰ０からＰ４ビットとＲＳビットの条件により有効に
することで階調制御レジスタの書込みを実現できる。
回路構成について説明する。図１１は階調制御レジスタ
の回路構成図、図１２は書込みタイミングを示す図であ
る。データバスは表示データの転送を行うことから、表
示データの転送が有効でない水平帰線期間のデータ水平
同期信号４の立ち上がりエッジでデータを取り込みを行
うことで、データバスの共有ができ、データドライバの
入力端子数が増加しないで、階調制御レジスタの設定を
実現する。また、図１１に示すように、ポート０からポ
ート４に割り当てられたデータバス３０ビットを各９個
の階調制御レジスタに接続し、ポート５の制御レジスタ
のＰ０からＰ４ビットとＲＳビットの条件により有効に
することで階調制御レジスタの書込みを実現できる。
【００３２】以上のように、階調制御レジスタに設定デ
ータを書込むことで、階調電圧生成回路の階調生成基準
電圧を設定することで、データ変換制御のように階調つ
ぶれのない階調制御を実現できる。
ータを書込むことで、階調電圧生成回路の階調生成基準
電圧を設定することで、データ変換制御のように階調つ
ぶれのない階調制御を実現できる。
【００３３】次に、本発明により実現する階調制御につ
いて、図１３から図１８を用いて説明する。
いて、図１３から図１８を用いて説明する。
【００３４】図１３はヒストグラム伸長制御を行った場
合の階調制御を示している。３２階調毎の表示画面の０
から２５５階調レベルの輝度分布を調べ、０から３１階
調の画素が少ないと判定される場合、０から３１階調の
コントラストを低下させ、３２から２５５階調のコント
ラストを高くすることで、画面全体のコントラストが向
上する。
合の階調制御を示している。３２階調毎の表示画面の０
から２５５階調レベルの輝度分布を調べ、０から３１階
調の画素が少ないと判定される場合、０から３１階調の
コントラストを低下させ、３２から２５５階調のコント
ラストを高くすることで、画面全体のコントラストが向
上する。
【００３５】また、図１４では、３２階調毎の表示画面
の０から２５５階調レベルの輝度分布を調べ、２２４か
ら２５５階調の画素が少ないと判定される場合、２２４
から２５５階調のコントラストを低下させ、０から２２
３階調のコントラストを高くすることで、画面全体のコ
ントラストが向上する。
の０から２５５階調レベルの輝度分布を調べ、２２４か
ら２５５階調の画素が少ないと判定される場合、２２４
から２５５階調のコントラストを低下させ、０から２２
３階調のコントラストを高くすることで、画面全体のコ
ントラストが向上する。
【００３６】また、図１５では、３２階調毎の表示画面
の０から２５５階調レベルの輝度分布を調べ、０から３
１階調と２２４から２５５階調の画素が少ないと判定さ
れる場合、０から３１階調と２２４から２５５階調のコ
ントラストを低下させ、３２から２２３階調のコントラ
ストを高くすることで、画面全体のコントラストが向上
する。
の０から２５５階調レベルの輝度分布を調べ、０から３
１階調と２２４から２５５階調の画素が少ないと判定さ
れる場合、０から３１階調と２２４から２５５階調のコ
ントラストを低下させ、３２から２２３階調のコントラ
ストを高くすることで、画面全体のコントラストが向上
する。
【００３７】このように、ヒストグラム伸長制御は、表
示画面の画素の輝度分布を調べ、低階調又は高階調領域
の画素が少ない場合は、画素が少ない領域のコントラス
トを低下させ、画素が多数有る領域のコントラストを高
くすることで、画面全体のコントラスト向上を実現す
る。
示画面の画素の輝度分布を調べ、低階調又は高階調領域
の画素が少ない場合は、画素が少ない領域のコントラス
トを低下させ、画素が多数有る領域のコントラストを高
くすることで、画面全体のコントラスト向上を実現す
る。
【００３８】本実施例では、画面全体のコントラストを
向上させるため、表示データ自身の階調レベルを変換す
るのではなく、階調電圧を生成するための階調生成基準
電圧を変換し、これに基づいて階調電圧を生成してい
る。
向上させるため、表示データ自身の階調レベルを変換す
るのではなく、階調電圧を生成するための階調生成基準
電圧を変換し、これに基づいて階調電圧を生成してい
る。
【００３９】つまり、ヒストグラム伸長制御を行うた
め、１フレーム毎のヒストグラムを液晶表示データと液
晶階調電圧との対応関係としてレジスタ１３に設定す
る。そして、階調電圧生成回路１６においては、電源回
路８から供給される基準電圧１７，１８から２５６レベ
ルの基準電圧を生成し、レジスタ１３に記憶された対応
関係に基づいて、電源回路８から供給される基準電圧１
７、１８に変わる階調生成基準電圧を決定する。具体的
には、図１３の場合には階調３２から２５５までをリニ
アに変化させるべく、階調生成基準電圧Ｖ１ＢからＶ７
Ｂを設定することになる。例えば、階調０−３１までは
階調電圧を０とする必要があるため、階調生成基準電圧
Ｖ１ＢとＶ２Ｂはいずれも０とし、残るＶ３ＢからＶ７
Ｂにより、階調０から２５５までリニアに変化するよう
に、Ｖ３ＢからＶ７Ｂでは均等に電圧あげるように設定
するように階調生成基準電圧を決定する必要がある。同
様に図１４においても、階調生成電圧の決定を２２３階
調から２５５階調間は、２５５階調に対応する階調電圧
が得られ、その他の階調はリニアに変化するように階調
生成基準電圧を決定する。図１５においても、階調生成
基準電圧の決定は、図１５に示されたグラフのように階
調電圧が得られるように決定される。
め、１フレーム毎のヒストグラムを液晶表示データと液
晶階調電圧との対応関係としてレジスタ１３に設定す
る。そして、階調電圧生成回路１６においては、電源回
路８から供給される基準電圧１７，１８から２５６レベ
ルの基準電圧を生成し、レジスタ１３に記憶された対応
関係に基づいて、電源回路８から供給される基準電圧１
７、１８に変わる階調生成基準電圧を決定する。具体的
には、図１３の場合には階調３２から２５５までをリニ
アに変化させるべく、階調生成基準電圧Ｖ１ＢからＶ７
Ｂを設定することになる。例えば、階調０−３１までは
階調電圧を０とする必要があるため、階調生成基準電圧
Ｖ１ＢとＶ２Ｂはいずれも０とし、残るＶ３ＢからＶ７
Ｂにより、階調０から２５５までリニアに変化するよう
に、Ｖ３ＢからＶ７Ｂでは均等に電圧あげるように設定
するように階調生成基準電圧を決定する必要がある。同
様に図１４においても、階調生成電圧の決定を２２３階
調から２５５階調間は、２５５階調に対応する階調電圧
が得られ、その他の階調はリニアに変化するように階調
生成基準電圧を決定する。図１５においても、階調生成
基準電圧の決定は、図１５に示されたグラフのように階
調電圧が得られるように決定される。
【００４０】図１３から図１５の例では、３２階調毎の
輝度分布を調べているが、１６階調毎や８階調毎の輝度
分布を調べることで、より細かくヒストグラム伸長制御
が可能となり、高画質化を実現できる。
輝度分布を調べているが、１６階調毎や８階調毎の輝度
分布を調べることで、より細かくヒストグラム伸長制御
が可能となり、高画質化を実現できる。
【００４１】また、ヒストグラム伸長制御は、本実施例
では、液晶コントローラ１で輝度分布を調べ、その結果
を基に階調制御レジスタＮＯ．１、ＮＯ．２のＢ１から
Ｂ６、Ｗ１からＷ６を設定することで８階調毎に低階調
領域または高階調領域の電圧をＶ０（ＶＧ０）、Ｖ８
（ＶＧ２５５）に固定することができ、容易に実現でき
る。
では、液晶コントローラ１で輝度分布を調べ、その結果
を基に階調制御レジスタＮＯ．１、ＮＯ．２のＢ１から
Ｂ６、Ｗ１からＷ６を設定することで８階調毎に低階調
領域または高階調領域の電圧をＶ０（ＶＧ０）、Ｖ８
（ＶＧ２５５）に固定することができ、容易に実現でき
る。
【００４２】次に、図１６、図１７を用いてはガンマ曲
線制御を行った場合の階調制御について説明する。図１
６はガンマ曲線がγ＝１．８の曲線をγ＝２．２に制御
する階調制御を示している。一般にガンマ曲線のガンマ
係数が大きくなると高階調領域のコントラストが高くな
り、ガンマ係数が小さくなると低階調領域のコントラス
トが高くなる。図１３、図１４、図１５で示した輝度分
布に基づいて、高階調領域の画素分布が多い場合はガン
マ係数を大きくし、逆に、低階調領域の画素分布が多い
場合はガンマ係数を小さくなるように、階調制御レジス
タを設定する。また、ガンマ変換がなされてない表示デ
ータに対して逆ガンマ変換を行うことで高画質表示を実
現する。図１６は、ガンマ係数γ＝１．８の階調曲線を
ガンマ係数γ＝２．２に変換する階調制御の例を示して
いる。また図１７はガンマ係数γ＝２．４の階調曲線を
ガンマ係数γ＝２．２に変換する階調制御の例を示して
いる。
線制御を行った場合の階調制御について説明する。図１
６はガンマ曲線がγ＝１．８の曲線をγ＝２．２に制御
する階調制御を示している。一般にガンマ曲線のガンマ
係数が大きくなると高階調領域のコントラストが高くな
り、ガンマ係数が小さくなると低階調領域のコントラス
トが高くなる。図１３、図１４、図１５で示した輝度分
布に基づいて、高階調領域の画素分布が多い場合はガン
マ係数を大きくし、逆に、低階調領域の画素分布が多い
場合はガンマ係数を小さくなるように、階調制御レジス
タを設定する。また、ガンマ変換がなされてない表示デ
ータに対して逆ガンマ変換を行うことで高画質表示を実
現する。図１６は、ガンマ係数γ＝１．８の階調曲線を
ガンマ係数γ＝２．２に変換する階調制御の例を示して
いる。また図１７はガンマ係数γ＝２．４の階調曲線を
ガンマ係数γ＝２．２に変換する階調制御の例を示して
いる。
【００４３】このように、ガンマ曲線制御は、テレビ放
送やＤＶＤ等の動画表示の場合とＯＡ用途のテキストや
ドキュメントの表示の場合で最適なガンマ曲線が異なる
場合に、ガンマ曲線を制御することで画面全体のコント
ラスト、見栄えの向上を実現する。
送やＤＶＤ等の動画表示の場合とＯＡ用途のテキストや
ドキュメントの表示の場合で最適なガンマ曲線が異なる
場合に、ガンマ曲線を制御することで画面全体のコント
ラスト、見栄えの向上を実現する。
【００４４】また、ガンマ曲線制御は、本実施例では、
液晶コントローラ１で入力される映像信号がテレビ放送
やＤＶＤ等の動画表示か、ＯＡ用途のテキストやドキュ
メントの表示かを判定し、その結果を基に階調制御レジ
スタＮＯ．３からＮＯ．９の階調制御レジスタを設定し
て、階調生成基準電圧Ｖ１ＢからＶ７Ｂを設定すること
でガンマ曲線の階調制御を行い任意のガンマ曲線の設定
を容易に実現できる。
液晶コントローラ１で入力される映像信号がテレビ放送
やＤＶＤ等の動画表示か、ＯＡ用途のテキストやドキュ
メントの表示かを判定し、その結果を基に階調制御レジ
スタＮＯ．３からＮＯ．９の階調制御レジスタを設定し
て、階調生成基準電圧Ｖ１ＢからＶ７Ｂを設定すること
でガンマ曲線の階調制御を行い任意のガンマ曲線の設定
を容易に実現できる。
【００４５】次に、図１８を用いいて、イコライズ伸長
制御について説明する。
制御について説明する。
【００４６】図１８はイコライズ伸長制御を行った場合
の階調制御を示しており、３２階調毎の表示画面の０か
ら２５５階調レベルの輝度分布を調べ、平均の画素分布
数より多い階調領域のコントラストを高くすることで、
画面全体のコントラストが向上する。階調領域３２から
６３の画素数は平均画素数よりも多いため、階調領域３
２から６３のコントラストを高くし、逆に階調領域１２
８から１５９の画素数は平均画素数よりも少ないため、
階調領域１２８から１５９はコントラストを低くする。
このように、各階調領域の画素分布に従ってコントラス
トを高くまた低くすることで、画面全体のコントラス
ト、見栄えの向上を実現する。
の階調制御を示しており、３２階調毎の表示画面の０か
ら２５５階調レベルの輝度分布を調べ、平均の画素分布
数より多い階調領域のコントラストを高くすることで、
画面全体のコントラストが向上する。階調領域３２から
６３の画素数は平均画素数よりも多いため、階調領域３
２から６３のコントラストを高くし、逆に階調領域１２
８から１５９の画素数は平均画素数よりも少ないため、
階調領域１２８から１５９はコントラストを低くする。
このように、各階調領域の画素分布に従ってコントラス
トを高くまた低くすることで、画面全体のコントラス
ト、見栄えの向上を実現する。
【００４７】このように、イコライズ伸長制御は、表示
画面の画素の輝度分布を調べ、画素が少ない領域のコン
トラストを低下させ、画素が多い領域のコントラストを
高くすることで、画面全体のコントラスト向上を実現す
る。
画面の画素の輝度分布を調べ、画素が少ない領域のコン
トラストを低下させ、画素が多い領域のコントラストを
高くすることで、画面全体のコントラスト向上を実現す
る。
【００４８】また、イコライズ伸長制御は、本実施例で
は、液晶コントローラ１で輝度分布を調べ、その結果を
基に階調制御レジスタＮＯ．３からＮＯ．９の階調制御
レジスタを設定して、階調生成基準電圧Ｖ１ＢからＶ７
Ｂを設定することでイコライズ伸長制御の階調制御を行
い階調領域毎のコントラスト制御の設定を容易に実現で
きる。
は、液晶コントローラ１で輝度分布を調べ、その結果を
基に階調制御レジスタＮＯ．３からＮＯ．９の階調制御
レジスタを設定して、階調生成基準電圧Ｖ１ＢからＶ７
Ｂを設定することでイコライズ伸長制御の階調制御を行
い階調領域毎のコントラスト制御の設定を容易に実現で
きる。
【００４９】次に、上記階調制御を行う液晶コントロー
ラの構成について、図１９、図２０を用いて説明する。
図１９に示す３０１は液晶駆動制御回路で、表示信号群
１００から液晶パネル駆動用のデータ同期クロック２、
有効データスタート信号３、データ水平同期信号４、交
流化信号１９を生成する。３０２は映像解析回路で、表
示信号群１００の表示データの輝度分布（ヒストグラ
ム）、平均輝度、ガンマ曲線等の映像情報を解析し、解
析データを階調制御判定回路３０３に出力する。階調制
御判定回路３０３では、映像の解析データに基づいて、
階調制御を決定し、設定データ生成回路３０４でデータ
ドライバ７―１から７―８の階調制御レジスタに設定す
る設定データ３０６を生成する。設定データ３０６と表
示データ３０５は、図１２に示したタイミングで選択信
号３０８によって選択回路３０７で切換えることで、デ
ータバスを共有することができる。
ラの構成について、図１９、図２０を用いて説明する。
図１９に示す３０１は液晶駆動制御回路で、表示信号群
１００から液晶パネル駆動用のデータ同期クロック２、
有効データスタート信号３、データ水平同期信号４、交
流化信号１９を生成する。３０２は映像解析回路で、表
示信号群１００の表示データの輝度分布（ヒストグラ
ム）、平均輝度、ガンマ曲線等の映像情報を解析し、解
析データを階調制御判定回路３０３に出力する。階調制
御判定回路３０３では、映像の解析データに基づいて、
階調制御を決定し、設定データ生成回路３０４でデータ
ドライバ７―１から７―８の階調制御レジスタに設定す
る設定データ３０６を生成する。設定データ３０６と表
示データ３０５は、図１２に示したタイミングで選択信
号３０８によって選択回路３０７で切換えることで、デ
ータバスを共有することができる。
【００５０】本実施例では、画面全体のコントラストを
向上させるため、表示データ自身の階調レベルを変換す
るのではなく、階調電圧を生成するための階調生成基準
電圧を変換し、これに基づいて階調電圧を生成してい
る。
向上させるため、表示データ自身の階調レベルを変換す
るのではなく、階調電圧を生成するための階調生成基準
電圧を変換し、これに基づいて階調電圧を生成してい
る。
【００５１】つまり、イコライズ伸長制御を行うため、
１フレーム毎の表示データを複数の輝度領域毎に画素数
をカウントしてヒストグラムを作成し、複数の輝度領域
毎にカウントされる画素分布数の平均値と、カウントさ
れる各輝度領域の画素分布数との差分を液晶表示データ
と液晶階調電圧との対応関係としてレジスタ１３に設定
する。そして、階調電圧生成回路１６においては、電源
回路８から供給される基準電圧１７，１８から２５６レ
ベルの基準電圧を生成し、レジスタ１３に記憶された対
応関係に基づいて、電源回路８から供給される基準電圧
１７、１８に変わる階調生成基準電圧を決定するこのよ
うに、液晶コントローラで映像を解析して、データドラ
イバの階調制御レジスタの設定を変更することで、動画
のフレーム毎や映像シーン毎に階調制御を行うことがで
きる。
１フレーム毎の表示データを複数の輝度領域毎に画素数
をカウントしてヒストグラムを作成し、複数の輝度領域
毎にカウントされる画素分布数の平均値と、カウントさ
れる各輝度領域の画素分布数との差分を液晶表示データ
と液晶階調電圧との対応関係としてレジスタ１３に設定
する。そして、階調電圧生成回路１６においては、電源
回路８から供給される基準電圧１７，１８から２５６レ
ベルの基準電圧を生成し、レジスタ１３に記憶された対
応関係に基づいて、電源回路８から供給される基準電圧
１７、１８に変わる階調生成基準電圧を決定するこのよ
うに、液晶コントローラで映像を解析して、データドラ
イバの階調制御レジスタの設定を変更することで、動画
のフレーム毎や映像シーン毎に階調制御を行うことがで
きる。
【００５２】図２０は、液晶コントローラ以外のシステ
ム装置で映像の解析を行い階調制御信号を液晶コントロ
ーラに転送して、液晶コントローラで階調制御レジスタ
の設定データ生成を行う場合の構成を示している。図２
０に示す４０１は液晶駆動制御回路で、表示信号群１０
０から液晶パネル駆動用のデータ同期クロック２、有効
データスタート信号３、データ水平同期信号４、交流化
信号１９を生成する。４００はパーソナルコンピュータ
等のシステム装置で、表示する映像の輝度分布（ヒスト
グラム）、平均輝度、ガンマ曲線等の解析結果やユーザ
設定情報に基づいて階調制御の指示を行う階調制御信号
４０２を液晶コントローラ１に転送する。液晶コントロ
ーラ１は、階調制御判定回路４０３でシステム装置４０
０からの階調制御信号４０２の指示にしたがって、階調
制御を決定し、設定データ生成回路４０４でデータドラ
イバ７―１から７―８の階調制御レジスタに設定する設
定データ４０６を生成する。設定データ４０６と表示デ
ータ４０５は、図１２に示したタイミングで選択信号４
０８によって選択回路４０７で切換えることで、データ
バスを共有することができる。このように、システム装
置で映像を解析して、液晶コントローラでデータドライ
バの階調制御レジスタの設定を変更することで、動画の
フレーム毎や映像シーン毎に階調制御を行うことができ
る。
ム装置で映像の解析を行い階調制御信号を液晶コントロ
ーラに転送して、液晶コントローラで階調制御レジスタ
の設定データ生成を行う場合の構成を示している。図２
０に示す４０１は液晶駆動制御回路で、表示信号群１０
０から液晶パネル駆動用のデータ同期クロック２、有効
データスタート信号３、データ水平同期信号４、交流化
信号１９を生成する。４００はパーソナルコンピュータ
等のシステム装置で、表示する映像の輝度分布（ヒスト
グラム）、平均輝度、ガンマ曲線等の解析結果やユーザ
設定情報に基づいて階調制御の指示を行う階調制御信号
４０２を液晶コントローラ１に転送する。液晶コントロ
ーラ１は、階調制御判定回路４０３でシステム装置４０
０からの階調制御信号４０２の指示にしたがって、階調
制御を決定し、設定データ生成回路４０４でデータドラ
イバ７―１から７―８の階調制御レジスタに設定する設
定データ４０６を生成する。設定データ４０６と表示デ
ータ４０５は、図１２に示したタイミングで選択信号４
０８によって選択回路４０７で切換えることで、データ
バスを共有することができる。このように、システム装
置で映像を解析して、液晶コントローラでデータドライ
バの階調制御レジスタの設定を変更することで、動画の
フレーム毎や映像シーン毎に階調制御を行うことができ
る。
【００５３】尚、本実施例では、２５６階調表示に対応
して、基準電圧を正極性、負極性それぞれ９本に設定し
たが、これに限ったものではなく、正極性、負極性それ
ぞれ５本に設定した場合も、同様に階調制御が実現でき
る。また、階調生成基準電圧Ｖ１ＢからＶ７Ｂを３２階
調毎に設定したが、これに限ったものではなく、１６階
調毎に設定した場合でも同様に階調制御が実現できる。
して、基準電圧を正極性、負極性それぞれ９本に設定し
たが、これに限ったものではなく、正極性、負極性それ
ぞれ５本に設定した場合も、同様に階調制御が実現でき
る。また、階調生成基準電圧Ｖ１ＢからＶ７Ｂを３２階
調毎に設定したが、これに限ったものではなく、１６階
調毎に設定した場合でも同様に階調制御が実現できる。
【００５４】次に、本発明の第２の実施例について図９
から図１８、図２１から図２９を用いて説明する。
から図１８、図２１から図２９を用いて説明する。
【００５５】第２の実施例は、コモン反転駆動を行い、
６４階調のデータドライバを用いてＦＲＣ制御によって
２Ｎ（２５６）階調表示実現するところが、第１の実施
例と異なる。
６４階調のデータドライバを用いてＦＲＣ制御によって
２Ｎ（２５６）階調表示実現するところが、第１の実施
例と異なる。
【００５６】図２１は本発明を適用した液晶パネル駆動
回路の構成図であり、１２８０×ＲＧＢ×１０２４の液
晶パネルをＦＲＣ制御によりＲＧＢ各２５６階調、１６
３８４００色表示を行う場合の液晶ディスプレイの構成
を示す。１００はシステム装置から転送されてきた表示
信号郡、１０１は表示信号群１００を液晶ドライバの同
期信号、表示データに変換する液晶コントローラ、１０
２はデータ同期クロック、１０３は有効データスタート
信号、１０４はデータ水平同期信号、１０５は表示デー
タ、１０６は、走査ドライバ制御信号群、１０７−１か
ら１０７−８は６４階調、出力数４８０本のデータドラ
イバで、１０７−１から１０７−８の８個で液晶パネル
を駆動する。１０８は電源回路で液晶を駆動する階調電
圧の正極性基準電圧１３１、負極性基準電圧１３２、正
極性コモン電圧１４１、負極性コモン電圧１４２を生成
し、１０９は液晶を走査する走査ドライバ、１１０は解
像度１２８０×ＲＧＢ×１０２４の液晶パネルである。
また、１１１はレジスタ制御回路、１１２はレジスタ１
１３を制御するレジスタ制御信号郡、１１４はレジスタ
出力信号で階調電圧生成回路１１５を制御する。１１６
は階調電圧生成回路１５で生成した正極性または負極性
それぞれ６４階調の階調電圧信号郡、１１９は交流の極
性を制御する交流化信号である。１３３は正極性基準電
圧１３１、負極性基準電圧１３２を交流化信号１１９で
切換える切換え回路、１４３は正極性コモン電圧１４
１、負極性コモン電圧１４２を交流化信号１１９で切換
える切換え回路である。また、１２０はシフトレジス
タ、１２２はシフトレジスタ１２０で生成したシフトク
ロック１２１により表示データ１０５を順次ラッチする
データラッチ回路、１２４はデータラッチ回路１２２の
出力データ１２３をデータ水平同期信号１０４で全出力
を同時にラッチするデータラッチ回路、１２６はデータ
ラッチ回路１２４の出力データ１２５に基づいて階調電
圧信号郡１１６から階調電圧を選択する階調電圧選択回
路、１２８は階調電圧選択回路１２６で選択した選択階
調電圧１２７をバッファ回路でバッファして出力する出
力バッファ回路であり、１２９−１から１２９−８は１
２８０×ＲＧＢ×１０２４の液晶パネル１１０を駆動す
る階調駆動電圧、１３０は走査電圧である。
回路の構成図であり、１２８０×ＲＧＢ×１０２４の液
晶パネルをＦＲＣ制御によりＲＧＢ各２５６階調、１６
３８４００色表示を行う場合の液晶ディスプレイの構成
を示す。１００はシステム装置から転送されてきた表示
信号郡、１０１は表示信号群１００を液晶ドライバの同
期信号、表示データに変換する液晶コントローラ、１０
２はデータ同期クロック、１０３は有効データスタート
信号、１０４はデータ水平同期信号、１０５は表示デー
タ、１０６は、走査ドライバ制御信号群、１０７−１か
ら１０７−８は６４階調、出力数４８０本のデータドラ
イバで、１０７−１から１０７−８の８個で液晶パネル
を駆動する。１０８は電源回路で液晶を駆動する階調電
圧の正極性基準電圧１３１、負極性基準電圧１３２、正
極性コモン電圧１４１、負極性コモン電圧１４２を生成
し、１０９は液晶を走査する走査ドライバ、１１０は解
像度１２８０×ＲＧＢ×１０２４の液晶パネルである。
また、１１１はレジスタ制御回路、１１２はレジスタ１
１３を制御するレジスタ制御信号郡、１１４はレジスタ
出力信号で階調電圧生成回路１１５を制御する。１１６
は階調電圧生成回路１５で生成した正極性または負極性
それぞれ６４階調の階調電圧信号郡、１１９は交流の極
性を制御する交流化信号である。１３３は正極性基準電
圧１３１、負極性基準電圧１３２を交流化信号１１９で
切換える切換え回路、１４３は正極性コモン電圧１４
１、負極性コモン電圧１４２を交流化信号１１９で切換
える切換え回路である。また、１２０はシフトレジス
タ、１２２はシフトレジスタ１２０で生成したシフトク
ロック１２１により表示データ１０５を順次ラッチする
データラッチ回路、１２４はデータラッチ回路１２２の
出力データ１２３をデータ水平同期信号１０４で全出力
を同時にラッチするデータラッチ回路、１２６はデータ
ラッチ回路１２４の出力データ１２５に基づいて階調電
圧信号郡１１６から階調電圧を選択する階調電圧選択回
路、１２８は階調電圧選択回路１２６で選択した選択階
調電圧１２７をバッファ回路でバッファして出力する出
力バッファ回路であり、１２９−１から１２９−８は１
２８０×ＲＧＢ×１０２４の液晶パネル１１０を駆動す
る階調駆動電圧、１３０は走査電圧である。
【００５７】図２２、図２３は、コモン反転駆動の液晶
パネルの交流極性を示す図、図２４は液晶ディスプレイ
の駆動タイミングを示す図、図２５は階調電圧生成回路
の構成図、図２６、図２７、図２８は階調電圧生成回路
の選択回路の構成図である。図２９は液晶コントローラ
の構成図である。
パネルの交流極性を示す図、図２４は液晶ディスプレイ
の駆動タイミングを示す図、図２５は階調電圧生成回路
の構成図、図２６、図２７、図２８は階調電圧生成回路
の選択回路の構成図である。図２９は液晶コントローラ
の構成図である。
【００５８】図２２に示すように、本実施例は、同一ラ
インの画素は交流極性が同じで、隣接するラインンの画
素が互いに交流極性が逆となるコモン反転駆動を行うた
め、図２３に示すように隣接するラインの交流極性は逆
となり、これに同期して液晶の対抗電極の電圧であるコ
モン電圧（Ｖｃｏｍ）を反転することで交流駆動を行
う。
インの画素は交流極性が同じで、隣接するラインンの画
素が互いに交流極性が逆となるコモン反転駆動を行うた
め、図２３に示すように隣接するラインの交流極性は逆
となり、これに同期して液晶の対抗電極の電圧であるコ
モン電圧（Ｖｃｏｍ）を反転することで交流駆動を行
う。
【００５９】次に、これらの表示動作について説明す
る。図２１において、液晶コントローラ１０１は図示し
ないパーソナルコンピュータ等のシステム装置からＲＧ
Ｂ各８ビット２５６階調、１６３８４００色表示の表示
信号群１００を受け取り、液晶を駆動するデータドライ
バ１０７−１から１０７−８、走査ドライバ１０９のタ
イミングに信号を変換する。液晶コントローラ１０１で
は、データドライバ７―１から７―８が６４階調の電圧
を生成することから、ＲＧＢ各８ビットをＦＲＣ制御し
た６ビットの表示データに変換して２５６階調表示を行
う。ＦＲＣ制御は異なる階調電圧をフレーム毎に印加す
ることで、その中間の階調を表示する方式である。従っ
て、液晶コントローラ１０１は、電圧による電圧階調０
から６３の間に３階調づつ、電圧階調６２と６３の間は
ＦＲＣ制御によるＦＲＣ階調を６階調として、２５６階
調表示を行う。
る。図２１において、液晶コントローラ１０１は図示し
ないパーソナルコンピュータ等のシステム装置からＲＧ
Ｂ各８ビット２５６階調、１６３８４００色表示の表示
信号群１００を受け取り、液晶を駆動するデータドライ
バ１０７−１から１０７−８、走査ドライバ１０９のタ
イミングに信号を変換する。液晶コントローラ１０１で
は、データドライバ７―１から７―８が６４階調の電圧
を生成することから、ＲＧＢ各８ビットをＦＲＣ制御し
た６ビットの表示データに変換して２５６階調表示を行
う。ＦＲＣ制御は異なる階調電圧をフレーム毎に印加す
ることで、その中間の階調を表示する方式である。従っ
て、液晶コントローラ１０１は、電圧による電圧階調０
から６３の間に３階調づつ、電圧階調６２と６３の間は
ＦＲＣ制御によるＦＲＣ階調を６階調として、２５６階
調表示を行う。
【００６０】そして、液晶コントローラ１０１では、Ｒ
ＧＢ各６ビットを２画素パラレルにしてシリアルに３６
ビットのデータバスを用いて表示データを転送し、デー
タドライバ１０７−１から１０７−８では、データ取り
込みクロック１０２で順次ＲＧＢ２画素づつ表示データ
を取り込む。
ＧＢ各６ビットを２画素パラレルにしてシリアルに３６
ビットのデータバスを用いて表示データを転送し、デー
タドライバ１０７−１から１０７−８では、データ取り
込みクロック１０２で順次ＲＧＢ２画素づつ表示データ
を取り込む。
【００６１】このデータ取り込みのタイミングを図２
１、図２４を用いて説明する。データ取り込みクロック
１０２に同期して転送される表示データ１０５は、表示
データが有効となるタイミングで液晶コントローラ１０
１が有効データスタート信号１０３を出力し、１段目の
データドライバ１０７−１が表示データの取り込みを開
始する。データドライバ１０７−１はＲＧＢ２画素づつ
表示データを取り込み、８０クロックで４８０出力分の
表示データを取り込みを完了する。データドライバ１０
７−１は、自段の表示データの取り込みが終わると、次
段のデータドライバ１０７−２に対して有効データスタ
ート信号１３４−１を出力し、データドライバ１０７−
２が表示データ取り込みを開始する。以降のデータドラ
イバ１０７−３から１０７−８も同様な動作を繰り返す
ことで、１ラインの表示データをデータラッチ回路Ａ１
２２に取り込む。
１、図２４を用いて説明する。データ取り込みクロック
１０２に同期して転送される表示データ１０５は、表示
データが有効となるタイミングで液晶コントローラ１０
１が有効データスタート信号１０３を出力し、１段目の
データドライバ１０７−１が表示データの取り込みを開
始する。データドライバ１０７−１はＲＧＢ２画素づつ
表示データを取り込み、８０クロックで４８０出力分の
表示データを取り込みを完了する。データドライバ１０
７−１は、自段の表示データの取り込みが終わると、次
段のデータドライバ１０７−２に対して有効データスタ
ート信号１３４−１を出力し、データドライバ１０７−
２が表示データ取り込みを開始する。以降のデータドラ
イバ１０７−３から１０７−８も同様な動作を繰り返す
ことで、１ラインの表示データをデータラッチ回路Ａ１
２２に取り込む。
【００６２】次に、データラッチ回路Ａ１２２の１ライ
ンの表示データを全て同時にデータ水平同期信号１０４
でデータラッチ回路Ｂ１２４にラッチし、各出力の表示
データ１２５に対応した階調電圧１１６を階調電圧選択
回路１２６で選択して、出力バッファ回路１２８でバッ
ファして階調駆動電圧１２９−１から１２９−８を１ラ
イン同時に出力する。
ンの表示データを全て同時にデータ水平同期信号１０４
でデータラッチ回路Ｂ１２４にラッチし、各出力の表示
データ１２５に対応した階調電圧１１６を階調電圧選択
回路１２６で選択して、出力バッファ回路１２８でバッ
ファして階調駆動電圧１２９−１から１２９−８を１ラ
イン同時に出力する。
【００６３】一方、走査ドライバ１０９は、液晶コント
ローラ１０１で生成されたフレーム同期信号ＦＬＭのタ
イミングで走査水平同期信号ＣＬ３に同期して１ライン
目のゲート線を選択し、走査水平同期信号ＣＬ３に同期
して、順次２ライン目、３ライン目のゲート線を選択す
る。走査水平同期信号ＣＬ３の１０２４クロックで順次
１０２４ラインを選択し、次のフレーム同期信号ＦＬＭ
が有効になると、１ライン目のゲート線を選択する。こ
のようにフレーム周期で１０２４ラインを選択する動作
を繰り返すことで線順次選択動作を行い、データドライ
バ１０７−１から１０７−８によって液晶パネル１１０
のデータ線に階調駆動電圧１２９−１から１２９−８が
出力され、表示データに対応した表示を実現する。
ローラ１０１で生成されたフレーム同期信号ＦＬＭのタ
イミングで走査水平同期信号ＣＬ３に同期して１ライン
目のゲート線を選択し、走査水平同期信号ＣＬ３に同期
して、順次２ライン目、３ライン目のゲート線を選択す
る。走査水平同期信号ＣＬ３の１０２４クロックで順次
１０２４ラインを選択し、次のフレーム同期信号ＦＬＭ
が有効になると、１ライン目のゲート線を選択する。こ
のようにフレーム周期で１０２４ラインを選択する動作
を繰り返すことで線順次選択動作を行い、データドライ
バ１０７−１から１０７−８によって液晶パネル１１０
のデータ線に階調駆動電圧１２９−１から１２９−８が
出力され、表示データに対応した表示を実現する。
【００６４】次に、階調制御の動作について説明する。
階調電圧１１６は、電源回路１０８で生成した正極性基
準電圧１３１と負極性基準電圧１３２を切換え回路１３
３で交流化信号１１９で切換え、基準電圧１１７として
Ｖ０からＶ８の９レベルを階調電圧生成回路１１５に入
力する。
階調電圧１１６は、電源回路１０８で生成した正極性基
準電圧１３１と負極性基準電圧１３２を切換え回路１３
３で交流化信号１１９で切換え、基準電圧１１７として
Ｖ０からＶ８の９レベルを階調電圧生成回路１１５に入
力する。
【００６５】この時、切換え回路１４３では、図２３に
示すように、正極性の階調電圧が印加される場合と負極
性の階調電圧が印可される場合に対応して、交流化信号
１１９でコモン電圧を切換え、液晶パネル１１０のコモ
ン電極を駆動する。階調電圧生成回路１１５では、基準
電圧１１７のＶ０からＶ８の９レベルから６４レベルの
階調電圧１６を生成するが、基準電圧１１７が正極性の
場合は正極性の階調電圧、負極性の場合は負極性の階調
電圧のどちらかが生成される。
示すように、正極性の階調電圧が印加される場合と負極
性の階調電圧が印可される場合に対応して、交流化信号
１１９でコモン電圧を切換え、液晶パネル１１０のコモ
ン電極を駆動する。階調電圧生成回路１１５では、基準
電圧１１７のＶ０からＶ８の９レベルから６４レベルの
階調電圧１６を生成するが、基準電圧１１７が正極性の
場合は正極性の階調電圧、負極性の場合は負極性の階調
電圧のどちらかが生成される。
【００６６】図２５、図２６、図２７、図２８は階調電
圧生成回路１１５の内部構成図で、５０１は基準電圧生
成回路、５０２は選択基準電圧で基準電圧ＶＳ０からＶ
Ｓ６３の６４レベルの電圧となる。５０３は選択基準電
圧５０２から基準電圧を選択する回路で、５０４は階調
生成基準電圧で、５０５は階調生成基準電圧５０４から
液晶パネルを駆動する６４階調（ＶＧ０からＶＧ６３）
の階調電圧１１６を生成する階調電圧生成回路である。
圧生成回路１１５の内部構成図で、５０１は基準電圧生
成回路、５０２は選択基準電圧で基準電圧ＶＳ０からＶ
Ｓ６３の６４レベルの電圧となる。５０３は選択基準電
圧５０２から基準電圧を選択する回路で、５０４は階調
生成基準電圧で、５０５は階調生成基準電圧５０４から
液晶パネルを駆動する６４階調（ＶＧ０からＶＧ６３）
の階調電圧１１６を生成する階調電圧生成回路である。
【００６７】次に、階調電圧生成動作について、各回路
の動作を説明する。基準電圧生成回路５０１は、図２６
に示すように、Ｖ０とＶ１の間を８分圧してＶＳ０から
ＶＳ７までの８レベルの選択基準電圧５０２を生成し、
Ｖ１とＶ２の間も同様にして８分圧してＶＳ８からＶＳ
１５までの８レベルの選択基準電圧を生成する。Ｖ２か
らＶ８の基準電圧の間を同様に選択基準電圧を生成する
ことで、ＶＳ０からＶＳ６３の６４レベルの選択基準電
圧５０２を生成する。選択回路５０３では、階調電圧生
成回路５０５で階調電圧を生成するための基準電圧を選
択基準電圧５０２の中から選択する動作を行う。
の動作を説明する。基準電圧生成回路５０１は、図２６
に示すように、Ｖ０とＶ１の間を８分圧してＶＳ０から
ＶＳ７までの８レベルの選択基準電圧５０２を生成し、
Ｖ１とＶ２の間も同様にして８分圧してＶＳ８からＶＳ
１５までの８レベルの選択基準電圧を生成する。Ｖ２か
らＶ８の基準電圧の間を同様に選択基準電圧を生成する
ことで、ＶＳ０からＶＳ６３の６４レベルの選択基準電
圧５０２を生成する。選択回路５０３では、階調電圧生
成回路５０５で階調電圧を生成するための基準電圧を選
択基準電圧５０２の中から選択する動作を行う。
【００６８】図２６において、階調電圧生成回路５０５
は基準電圧Ｖ１ＢからＶ７Ｂの間を分圧して階調電圧を
生成する。階調電圧ＶＧ０からＶＧ７の８レベルは、基
準電圧Ｖ０と選択回路５０３で選択した階調生成基準電
圧Ｖ１Ｂの間を８分圧して生成する。階調電圧ＶＧ８か
らＶＧ１５の８レベルは、選択回路５０３で選択した階
調生成基準電圧Ｖ１ＢとＶ２Ｂの間を８分圧して生成す
る。同様にして、Ｖ２ＢからＶ７Ｂの間を分圧すること
でＶＧ１６からＶＧ５５の階調電圧を生成する。階調電
圧ＶＧ５６からＶＧ６３の８レベルは、選択回路５０３
で選択した階調生成基準電圧Ｖ１Ｂと基準電圧Ｖ８との
間を８分圧して生成する。従って、選択回路５０３で、
階調制御信号１１４によって階調生成基準電圧５０４の
電圧選択を制御することで階調電圧を制御することがで
きる。図２６において、バッファアンプ５０６は選択電
圧をバッファして、階調生成基準電圧Ｖ１ＢからＶ７Ｂ
を階調電圧生成回路５０５に接続する。例えば、階調生
成基準電圧Ｖ１Ｂは、選択基準電圧ＶＳ０、ＶＳ１から
ＶＧ３１までの３２レベルから１レベルを選択すること
で生成される。また、階調生成基準電圧Ｖ２Ｂは、選択
基準電圧ＶＳ０、ＶＳ１からＶＧ３１までの３２レベル
から１レベルを選択することで生成する。同様に、階調
生成基準電圧Ｖ３Ｂは、選択基準電圧ＶＳ８、ＶＳ９か
らＶＧ３９までの３２レベルから１レベルを選択するこ
とで生成し、階調生成基準電圧Ｖ４Ｂは、選択基準電圧
ＶＳ１６、ＶＳ１７からＶＧ４７までの３２レベルから
１レベルを選択することで生成し、階調生成基準電圧Ｖ
５Ｂは、選択基準電圧ＶＳ２５、ＶＳ２６からＶＧ５６
までの３２レベルから１レベルを選択することで生成
し、階調生成基準電圧Ｖ６Ｂは、選択基準電圧ＶＳ３
２、ＶＳ３３からＶＧ６３までの３２レベルから１レベ
ルを選択することで生成し、階調生成基準電圧Ｖ７Ｂ
は、選択基準電圧ＶＳ３２、ＶＳ３３からＶＧ６３まで
の３２レベルから１レベルを選択することで生成する。
は基準電圧Ｖ１ＢからＶ７Ｂの間を分圧して階調電圧を
生成する。階調電圧ＶＧ０からＶＧ７の８レベルは、基
準電圧Ｖ０と選択回路５０３で選択した階調生成基準電
圧Ｖ１Ｂの間を８分圧して生成する。階調電圧ＶＧ８か
らＶＧ１５の８レベルは、選択回路５０３で選択した階
調生成基準電圧Ｖ１ＢとＶ２Ｂの間を８分圧して生成す
る。同様にして、Ｖ２ＢからＶ７Ｂの間を分圧すること
でＶＧ１６からＶＧ５５の階調電圧を生成する。階調電
圧ＶＧ５６からＶＧ６３の８レベルは、選択回路５０３
で選択した階調生成基準電圧Ｖ１Ｂと基準電圧Ｖ８との
間を８分圧して生成する。従って、選択回路５０３で、
階調制御信号１１４によって階調生成基準電圧５０４の
電圧選択を制御することで階調電圧を制御することがで
きる。図２６において、バッファアンプ５０６は選択電
圧をバッファして、階調生成基準電圧Ｖ１ＢからＶ７Ｂ
を階調電圧生成回路５０５に接続する。例えば、階調生
成基準電圧Ｖ１Ｂは、選択基準電圧ＶＳ０、ＶＳ１から
ＶＧ３１までの３２レベルから１レベルを選択すること
で生成される。また、階調生成基準電圧Ｖ２Ｂは、選択
基準電圧ＶＳ０、ＶＳ１からＶＧ３１までの３２レベル
から１レベルを選択することで生成する。同様に、階調
生成基準電圧Ｖ３Ｂは、選択基準電圧ＶＳ８、ＶＳ９か
らＶＧ３９までの３２レベルから１レベルを選択するこ
とで生成し、階調生成基準電圧Ｖ４Ｂは、選択基準電圧
ＶＳ１６、ＶＳ１７からＶＧ４７までの３２レベルから
１レベルを選択することで生成し、階調生成基準電圧Ｖ
５Ｂは、選択基準電圧ＶＳ２５、ＶＳ２６からＶＧ５６
までの３２レベルから１レベルを選択することで生成
し、階調生成基準電圧Ｖ６Ｂは、選択基準電圧ＶＳ３
２、ＶＳ３３からＶＧ６３までの３２レベルから１レベ
ルを選択することで生成し、階調生成基準電圧Ｖ７Ｂ
は、選択基準電圧ＶＳ３２、ＶＳ３３からＶＧ６３まで
の３２レベルから１レベルを選択することで生成する。
【００６９】また、図２６の５０７、５０８は選択回路
で、基準電圧Ｖ０、Ｖ８をそれぞれ選択する回路で、図
２７、図２８に内部構成図を示す。図２７において、階
調電圧生成回路５０５の階調電圧ＶＧ２、ＶＧ４、ＶＧ
６、ＶＧ１０、ＶＧ１２、ＶＧ１４にＢ１からＢ６が接
続されており、選択信号１１４によって選択スイッチが
有効になった分圧ポイントに基準電圧Ｖ０が接続され
る。図２８も同様に階調電圧生成回路５０５の階調電圧
ＶＧ５０、ＶＧ５２、ＶＧ５４、ＶＧ５８、ＶＧ６０、
ＶＧ６２にＷ６からＷ１が接続されており、選択信号１
１４によって選択スイッチが有効になった分圧ポイント
に基準電圧Ｖ８が接続される。この選択回路５０７、５
０８によって、階調電圧生成回路５０５は低階調領域が
基準電圧Ｖ０の電圧レベル、高階調領域が基準電圧Ｖ８
の電圧レベルに固定されることになる。
で、基準電圧Ｖ０、Ｖ８をそれぞれ選択する回路で、図
２７、図２８に内部構成図を示す。図２７において、階
調電圧生成回路５０５の階調電圧ＶＧ２、ＶＧ４、ＶＧ
６、ＶＧ１０、ＶＧ１２、ＶＧ１４にＢ１からＢ６が接
続されており、選択信号１１４によって選択スイッチが
有効になった分圧ポイントに基準電圧Ｖ０が接続され
る。図２８も同様に階調電圧生成回路５０５の階調電圧
ＶＧ５０、ＶＧ５２、ＶＧ５４、ＶＧ５８、ＶＧ６０、
ＶＧ６２にＷ６からＷ１が接続されており、選択信号１
１４によって選択スイッチが有効になった分圧ポイント
に基準電圧Ｖ８が接続される。この選択回路５０７、５
０８によって、階調電圧生成回路５０５は低階調領域が
基準電圧Ｖ０の電圧レベル、高階調領域が基準電圧Ｖ８
の電圧レベルに固定されることになる。
【００７０】次に、階調制御レジスタの構成及び動作に
ついて説明する。第２の実施例では、階調制御レジスタ
は第1の実施例と同様な構成となるため、再び図９から
図１２を用いて説明する。階調制御レジスタ１１３は、
３６ビットのデータバスを用いて液晶コントローラ１０
１から設定データの書込みを行う。図９は階調制御レジ
スタのビット構成、図１０はデータバスのビット構成を
示す。図９に示すように、階調制御レジスタは６ビット
レジスタ１０個で構成し、ＮＯ．１からＮＯ．９のＢ１
からＢ６、Ｗ１からＷ６の設定、Ｖ１ＢからＶ７Ｂの設
定を行うレジスタとＮＯ．１０の制御レジスタで構成さ
れている。
ついて説明する。第２の実施例では、階調制御レジスタ
は第1の実施例と同様な構成となるため、再び図９から
図１２を用いて説明する。階調制御レジスタ１１３は、
３６ビットのデータバスを用いて液晶コントローラ１０
１から設定データの書込みを行う。図９は階調制御レジ
スタのビット構成、図１０はデータバスのビット構成を
示す。図９に示すように、階調制御レジスタは６ビット
レジスタ１０個で構成し、ＮＯ．１からＮＯ．９のＢ１
からＢ６、Ｗ１からＷ６の設定、Ｖ１ＢからＶ７Ｂの設
定を行うレジスタとＮＯ．１０の制御レジスタで構成さ
れている。
【００７１】図１０に示すように、データバスのＲＧＢ
各８ビット２画素のＲＯ［７：０］、ＲＥ［７：０］、
ＧＯ［７：０］、ＧＥ［７：０］、ＢＯ［７：０］、Ｂ
Ｅ［７：０］の４８ビットの内、ＲＯ［５：０］、ＲＥ
［５：０］、ＧＯ［５：０］、ＧＥ［５：０］、ＢＯ
［５：０］、ＢＥ［５：０］の３６ビットをポート０か
らポート５に割り当てる。但し、第２の実施例では、Ｎ
Ｏ．３からＮＯ．９のＶ１ＢからＶ７Ｂの設定レジスタ
は、３２レベルの選択回路となるため、Ｄ４からＤ０の
５ビットが有効となり、Ｄ５ビットは無効となる。制御
レジスタはポート５に割り当て、他のレジスタを図９に
示すポート０からポート４に割り当て、制御レジスタの
Ｐ０からＰ４ビットで各階調制御レジスタの書込みが有
効か無効かを設定し、ＲＳビットで同一ポートに割り当
てられた階調制御レジスタの選択を行う。このようなレ
ジスタ構成により、２回の書込みで全ての階調制御レジ
スタを設定することができる。
各８ビット２画素のＲＯ［７：０］、ＲＥ［７：０］、
ＧＯ［７：０］、ＧＥ［７：０］、ＢＯ［７：０］、Ｂ
Ｅ［７：０］の４８ビットの内、ＲＯ［５：０］、ＲＥ
［５：０］、ＧＯ［５：０］、ＧＥ［５：０］、ＢＯ
［５：０］、ＢＥ［５：０］の３６ビットをポート０か
らポート５に割り当てる。但し、第２の実施例では、Ｎ
Ｏ．３からＮＯ．９のＶ１ＢからＶ７Ｂの設定レジスタ
は、３２レベルの選択回路となるため、Ｄ４からＤ０の
５ビットが有効となり、Ｄ５ビットは無効となる。制御
レジスタはポート５に割り当て、他のレジスタを図９に
示すポート０からポート４に割り当て、制御レジスタの
Ｐ０からＰ４ビットで各階調制御レジスタの書込みが有
効か無効かを設定し、ＲＳビットで同一ポートに割り当
てられた階調制御レジスタの選択を行う。このようなレ
ジスタ構成により、２回の書込みで全ての階調制御レジ
スタを設定することができる。
【００７２】また、第２の実施例の階調制御レジスタの
書込み動作及び回路構成についても図１１、図１２に示
すように第１の実施例と同様である。
書込み動作及び回路構成についても図１１、図１２に示
すように第１の実施例と同様である。
【００７３】以上のように、階調制御レジスタに設定デ
ータを書込むことで、階調電圧生成回路の階調生成基準
電圧を設定することで、データ変換制御のように階調つ
ぶれのない階調制御を実現できる。
ータを書込むことで、階調電圧生成回路の階調生成基準
電圧を設定することで、データ変換制御のように階調つ
ぶれのない階調制御を実現できる。
【００７４】次に、本発明により実現する階調制御につ
いて、図１３から図１８を用いて説明する。第２の実施
例では、第１の実施例と同様に階調制御を行うことがで
きる。
いて、図１３から図１８を用いて説明する。第２の実施
例では、第１の実施例と同様に階調制御を行うことがで
きる。
【００７５】図１３、図１４，図１５のヒストグラム伸
長制御は、本実施例でも第１の実施例と同様に、表示画
面の画素の輝度分布を調べ、低階調又は高階調領域の画
素が少ない場合は、画素が少ない領域のコントラストを
低下させ、画素が多数有る領域のコントラストを高くす
ることで、画面全体のコントラスト向上を実現する。
長制御は、本実施例でも第１の実施例と同様に、表示画
面の画素の輝度分布を調べ、低階調又は高階調領域の画
素が少ない場合は、画素が少ない領域のコントラストを
低下させ、画素が多数有る領域のコントラストを高くす
ることで、画面全体のコントラスト向上を実現する。
【００７６】また、ヒストグラム伸長制御は、本実施例
では、液晶コントローラ１０１で輝度分布を調べ、その
結果を基に階調制御レジスタＮＯ．１、ＮＯ．２のＢ１
からＢ６、Ｗ１からＷ６を設定することで８階調毎に低
階調領域または高階調領域の電圧をＶ０（ＶＧ０）、Ｖ
８（ＶＧ６３）に固定することができ、容易に実現でき
る。
では、液晶コントローラ１０１で輝度分布を調べ、その
結果を基に階調制御レジスタＮＯ．１、ＮＯ．２のＢ１
からＢ６、Ｗ１からＷ６を設定することで８階調毎に低
階調領域または高階調領域の電圧をＶ０（ＶＧ０）、Ｖ
８（ＶＧ６３）に固定することができ、容易に実現でき
る。
【００７７】また、図１６、図１７に示したガンマ曲線
制御についても、第１の実施例同様に階調制御を行うこ
とができる。本実施例では、液晶コントローラ１０１で
入力される映像信号がテレビ放送やＤＶＤ等の動画表示
か、ＯＡ用途のテキストやドキュメントの表示かを判定
し、その結果を基に階調制御レジスタＮＯ．３からＮ
Ｏ．９の階調制御レジスタを設定して、階調生成基準電
圧Ｖ１ＢからＶ７Ｂを設定することでガンマ曲線の階調
制御を行い任意のガンマ曲線の設定を容易に実現でき
る。
制御についても、第１の実施例同様に階調制御を行うこ
とができる。本実施例では、液晶コントローラ１０１で
入力される映像信号がテレビ放送やＤＶＤ等の動画表示
か、ＯＡ用途のテキストやドキュメントの表示かを判定
し、その結果を基に階調制御レジスタＮＯ．３からＮ
Ｏ．９の階調制御レジスタを設定して、階調生成基準電
圧Ｖ１ＢからＶ７Ｂを設定することでガンマ曲線の階調
制御を行い任意のガンマ曲線の設定を容易に実現でき
る。
【００７８】また、図１８に示したイコライズ伸長制御
についても、第１の実施例同様に階調制御を行うことが
できる。本実施例では、液晶コントローラ１０１で輝度
分布を調べ、その結果を基に階調制御レジスタＮＯ．３
からＮＯ．９の階調制御レジスタを設定して、階調生成
基準電圧Ｖ１ＢからＶ７Ｂを設定することでイコライズ
伸長制御の階調制御を行い階調領域毎のコントラスト制
御の設定を容易に実現できる。
についても、第１の実施例同様に階調制御を行うことが
できる。本実施例では、液晶コントローラ１０１で輝度
分布を調べ、その結果を基に階調制御レジスタＮＯ．３
からＮＯ．９の階調制御レジスタを設定して、階調生成
基準電圧Ｖ１ＢからＶ７Ｂを設定することでイコライズ
伸長制御の階調制御を行い階調領域毎のコントラスト制
御の設定を容易に実現できる。
【００７９】次に、上記階調制御を行う液晶コントロー
ラの構成について、図２９を用いて説明する。図２９
は、液晶ディスプレイのユーザ設定回路により階調制御
を指示する階調制御信号と液晶コントローラで映像デー
タの解析を行った結果に基づいて、階調制御を行う場合
の構成を示している。図２９において、６０１は液晶駆
動制御回路で、表示信号群１００から液晶パネル駆動用
のデータ同期クロック１０２、有効データスタート信号
１０３、データ水平同期信号１０４、交流化信号１１９
を生成する。また、液晶駆動制御回路６０１ではＲＧＢ
８ビットデータをＦＲＣ制御を行いＲＧＢ６ビットの表
示データに変換する。６０２は映像解析回路で、表示信
号群１００の表示データの輝度分布（ヒストグラム）、
平均輝度、ガンマ曲線等の映像情報を解析し、解析デー
タを階調制御判定回路６０３に出力する。さらに、６０
０は液晶ディスプレイに設けたユーザが設定可能なスイ
ッチ等のユーザ設定回路で、ユーザが階調設定を指示す
ることができる。階調制御判定回路６０３では、映像解
析回路６０２からの映像の解析データと、ユーザ設定回
路６００から階調設定を指示する階調制御信号６０９に
基づいて、階調制御を決定し、設定データ生成回路６０
４でデータドライバ１０７―１から１０７―８の階調制
御レジスタに設定する設定データ６０６を生成する。設
定データ６０６と表示データ６０５は、図１２に示した
タイミングで選択信号６０８によって選択回路６０７で
切換えることで、データバスを共有することができる。
このように、液晶コントローラで映像を解析して、デー
タドライバの階調制御レジスタの設定を変更すること
で、動画のフレーム毎や映像シーン毎に、またはユーザ
の好みに対応して階調制御を行うことができる。
ラの構成について、図２９を用いて説明する。図２９
は、液晶ディスプレイのユーザ設定回路により階調制御
を指示する階調制御信号と液晶コントローラで映像デー
タの解析を行った結果に基づいて、階調制御を行う場合
の構成を示している。図２９において、６０１は液晶駆
動制御回路で、表示信号群１００から液晶パネル駆動用
のデータ同期クロック１０２、有効データスタート信号
１０３、データ水平同期信号１０４、交流化信号１１９
を生成する。また、液晶駆動制御回路６０１ではＲＧＢ
８ビットデータをＦＲＣ制御を行いＲＧＢ６ビットの表
示データに変換する。６０２は映像解析回路で、表示信
号群１００の表示データの輝度分布（ヒストグラム）、
平均輝度、ガンマ曲線等の映像情報を解析し、解析デー
タを階調制御判定回路６０３に出力する。さらに、６０
０は液晶ディスプレイに設けたユーザが設定可能なスイ
ッチ等のユーザ設定回路で、ユーザが階調設定を指示す
ることができる。階調制御判定回路６０３では、映像解
析回路６０２からの映像の解析データと、ユーザ設定回
路６００から階調設定を指示する階調制御信号６０９に
基づいて、階調制御を決定し、設定データ生成回路６０
４でデータドライバ１０７―１から１０７―８の階調制
御レジスタに設定する設定データ６０６を生成する。設
定データ６０６と表示データ６０５は、図１２に示した
タイミングで選択信号６０８によって選択回路６０７で
切換えることで、データバスを共有することができる。
このように、液晶コントローラで映像を解析して、デー
タドライバの階調制御レジスタの設定を変更すること
で、動画のフレーム毎や映像シーン毎に、またはユーザ
の好みに対応して階調制御を行うことができる。
【００８０】尚、本実施例では、６４階調表示（ＦＲＣ
制御により２５６階調表示）に対応して、基準電圧を９
本に設定したが、これに限ったものではなく、正極性、
負極性それぞれ５本に設定した場合も、同様に階調制御
が実現できる。また、階調生成基準電圧Ｖ１ＢからＶ７
Ｂを３２階調毎に設定したが、これに限ったものではな
く、１６階調毎に設定した場合でも同様に階調制御が実
現できる。
制御により２５６階調表示）に対応して、基準電圧を９
本に設定したが、これに限ったものではなく、正極性、
負極性それぞれ５本に設定した場合も、同様に階調制御
が実現できる。また、階調生成基準電圧Ｖ１ＢからＶ７
Ｂを３２階調毎に設定したが、これに限ったものではな
く、１６階調毎に設定した場合でも同様に階調制御が実
現できる。
【００８１】次に、本発明の第３の実施例について図９
から図１８、図３２から図３８を用いて説明する。第３
の実施例は、コモン反転駆動を行い、表示メモリを内蔵
した６４階調のデータドライバを用いて階調表示実現す
るところが、第１、第２の実施例と異なる。
から図１８、図３２から図３８を用いて説明する。第３
の実施例は、コモン反転駆動を行い、表示メモリを内蔵
した６４階調のデータドライバを用いて階調表示実現す
るところが、第１、第２の実施例と異なる。
【００８２】図３２は本発明を適用した液晶パネル駆動
回路の構成図であり、１６０×ＲＧＢ×２４０の液晶パ
ネルをＲＧＢ各６４階調、２６２１４４色表示を行う場
合の液晶ディスプレイの構成を示す。７０１はシステム
装置のＣＰＵ、７０２は制御信号、データを含んだシス
テムバス、７０３はメモリ、７０４は表示メモリを内蔵
したデータドライバで、１６０×ＲＧＢ＝４８０出力を
有し、２４０ライン分の表示メモリを内蔵する。７０５
は液晶駆動の階調基準電圧７３１、液晶パネルのコモン
電極のコモン電圧７３２、７３３を生成する電源回路、
７０６は液晶パネル７０７を走査する走査ドライバであ
る。７０８、７０９はシステムバス７０２からデータド
ライバ７０４への制御信号郡、データバス、７５５はＣ
ＰＵ７０１からのコマンドを受け表示メモリ７４４や階
調制御レジスタ７３６の制御を行うコマンド制御回路、
７１０は表示メモリのアドレスやデータを保持するメモ
リ制御レジスタ、７１１はメモリ制御レジスタ７１０に
対応して表示メモリのデータアドレス７１２、ワードア
ドレス７１４、メモリバス７１３を制御するメモリ制御
回路である。
回路の構成図であり、１６０×ＲＧＢ×２４０の液晶パ
ネルをＲＧＢ各６４階調、２６２１４４色表示を行う場
合の液晶ディスプレイの構成を示す。７０１はシステム
装置のＣＰＵ、７０２は制御信号、データを含んだシス
テムバス、７０３はメモリ、７０４は表示メモリを内蔵
したデータドライバで、１６０×ＲＧＢ＝４８０出力を
有し、２４０ライン分の表示メモリを内蔵する。７０５
は液晶駆動の階調基準電圧７３１、液晶パネルのコモン
電極のコモン電圧７３２、７３３を生成する電源回路、
７０６は液晶パネル７０７を走査する走査ドライバであ
る。７０８、７０９はシステムバス７０２からデータド
ライバ７０４への制御信号郡、データバス、７５５はＣ
ＰＵ７０１からのコマンドを受け表示メモリ７４４や階
調制御レジスタ７３６の制御を行うコマンド制御回路、
７１０は表示メモリのアドレスやデータを保持するメモ
リ制御レジスタ、７１１はメモリ制御レジスタ７１０に
対応して表示メモリのデータアドレス７１２、ワードア
ドレス７１４、メモリバス７１３を制御するメモリ制御
回路である。
【００８３】また、７１６は表示タイミングの基準クロ
ック７１７を生成する発振回路、７１８は表示タイミン
グを制御する表示制御回路、７１９はデータ水平同期信
号７２０に従って動作する走査カウンタ、７２３はコマ
ンド制御回路７５５で生成するメモリアクセス信号７２
５と表示制御回路７１８で生成する表示アクセス信号７
２１に基づいて、表示メモリ７４４をメモリアクセスま
たは表示アクセスにするかを調停するアービタ回路、７
１５はワードアドレス７１４と表示アドレス７２６を表
示切換え信号７２７で選択するワードアドレス選択回
路、７２８選択したワードアドレスである。７２９は交
流のタイミングを示す交流化信号、７３０は走査ドライ
バ７０６への走査制御信号である。７３６は階調制御を
行う階調制御レジスタ、７３８は階調制御信号７３７に
基づいて階調電圧を生成する階調電圧生成回路、７３９
は階調電圧信号郡である。また、７４０は表示メモリ７
４４のデータアドレスをデコードするデータ線デコー
ダ、７４１はデータ線を選択するデータ線選択信号、７
４２は表示メモリ７４４のリード／ライト制御を行うＩ
／Ｏセレクタ、７４５はワードアドレスをデコードする
ワード線デコーダ、７４６はワード線選択信号、７４７
は表示メモリ７４４から読み出した表示データ線、７４
８は表示データを１ライン同時にラッチするデータラッ
チ回路、７４９はラッチ表示データ、７５０は階調電圧
信号郡７３９からラッチ表示データ７４９に対応する階
調電圧を選択する階調電圧選択回路、７５２は階調電圧
選択回路７５０で選択した選択階調電圧７５１をバッフ
ァ回路でバッファして出力する出力バッファ回路であ
り、７５３は１６０×ＲＧＢ×２４０の液晶パネ７０７
を駆動する階調駆動電圧である。
ック７１７を生成する発振回路、７１８は表示タイミン
グを制御する表示制御回路、７１９はデータ水平同期信
号７２０に従って動作する走査カウンタ、７２３はコマ
ンド制御回路７５５で生成するメモリアクセス信号７２
５と表示制御回路７１８で生成する表示アクセス信号７
２１に基づいて、表示メモリ７４４をメモリアクセスま
たは表示アクセスにするかを調停するアービタ回路、７
１５はワードアドレス７１４と表示アドレス７２６を表
示切換え信号７２７で選択するワードアドレス選択回
路、７２８選択したワードアドレスである。７２９は交
流のタイミングを示す交流化信号、７３０は走査ドライ
バ７０６への走査制御信号である。７３６は階調制御を
行う階調制御レジスタ、７３８は階調制御信号７３７に
基づいて階調電圧を生成する階調電圧生成回路、７３９
は階調電圧信号郡である。また、７４０は表示メモリ７
４４のデータアドレスをデコードするデータ線デコー
ダ、７４１はデータ線を選択するデータ線選択信号、７
４２は表示メモリ７４４のリード／ライト制御を行うＩ
／Ｏセレクタ、７４５はワードアドレスをデコードする
ワード線デコーダ、７４６はワード線選択信号、７４７
は表示メモリ７４４から読み出した表示データ線、７４
８は表示データを１ライン同時にラッチするデータラッ
チ回路、７４９はラッチ表示データ、７５０は階調電圧
信号郡７３９からラッチ表示データ７４９に対応する階
調電圧を選択する階調電圧選択回路、７５２は階調電圧
選択回路７５０で選択した選択階調電圧７５１をバッフ
ァ回路でバッファして出力する出力バッファ回路であ
り、７５３は１６０×ＲＧＢ×２４０の液晶パネ７０７
を駆動する階調駆動電圧である。
【００８４】図３３、図３４は、ＣＰＵのデータドライ
バのライトアクセス、リードアクセスのタイミングを示
す図、図３５は階調電圧生成回路の構成図、図３６、図
３７は階調電圧生成回路の選択回路の構成図である。図
３８は階調制御レジスタの内容を示す図である。
バのライトアクセス、リードアクセスのタイミングを示
す図、図３５は階調電圧生成回路の構成図、図３６、図
３７は階調電圧生成回路の選択回路の構成図である。図
３８は階調制御レジスタの内容を示す図である。
【００８５】第２の実施例と同様に本実施例では、図２
２に示すように、同一ラインの画素は交流極性が同じ
で、隣接するラインンの画素が互いに交流極性が逆とな
るコモン反転駆動を行うため、図２３に示すように隣接
するラインの交流極性は逆となり、これに同期して液晶
の対抗電極の電圧であるコモン電圧（Ｖｃｏｍ）を反転
することで交流駆動を行う。次に、これらの表示動作に
ついて説明する。図３２において、ＣＰＵ７０１は表示
データをデータドライバ７０４に内臓する表示メモリ７
４４に書き込みを行う。ＣＰＵ７０１はシステムバス７
０２を通じて制御信号郡７０８、データ７０９を転送
し、図３３、図３４に示すように、チップセレクト信号
ＣＳ、ライト信号ＷＲ、リード信号ＲＤ、１６ビットの
データＤ１５からＤ０によって、データドライバ７０４
にコマンドを転送して、表示メモリのライト制御、リー
ド制御や階調制御レジスタの制御を行う。例えば、表示
メモリ７４４に表示データをライトする場合、ＣＰＵ７
０１はデータドライバ７０４に表示メモリアドレスの書
き込みコマンドを転送してアドレスを転送し、次に表示
データの書き込みコマンドを転送して、表示データを転
送する。データドライバ７０４では、表示メモリアドレ
スの書き込みコマンドに対応してメモリ制御レジスタ７
１０に表示メモリのアドレスを保持し、表示データの書
き込みコマンドに対応してメモリ制御回路７１１がデー
タ線デコーダ７４０、ワード線デコーダ７４５に書き込
みを行うアドレスを設定して、表示メモリ７４４に表示
データの書き込みを行う。この動作を表示メモリの各ア
ドレスに行うことで、１画面のデータを表示メモリ７４
４に書き込むことができる。表示メモリ７４４の表示デ
ータは、発振回路７１６で生成する表示基準クロック７
１７から表示制御回路７１８で生成するデータ水平同期
信号７２０によって、走査カウンタ７１９は表示ライン
の表示ワードアドレス７２６を生成し、ワードアドレス
選択回路７１５は表示期間では表示ワードアドレス７２
６を選択し、ワード線デコーダ７４５によって、表示す
るラインのワード線が選択される。そして、表示メモリ
７４４の表示データ７４７をデータ水平同期信号７２０
で４８０出力分同時にデータラッチ回路７４８にラッチ
し、各出力の表示データ７４９に対応した階調電圧信号
郡７３９を階調電圧選択回路７５０で選択して、出力バ
ッファ回路７５２でバッファして階調駆動電圧７５３を
１ライン同時に出力する。
２に示すように、同一ラインの画素は交流極性が同じ
で、隣接するラインンの画素が互いに交流極性が逆とな
るコモン反転駆動を行うため、図２３に示すように隣接
するラインの交流極性は逆となり、これに同期して液晶
の対抗電極の電圧であるコモン電圧（Ｖｃｏｍ）を反転
することで交流駆動を行う。次に、これらの表示動作に
ついて説明する。図３２において、ＣＰＵ７０１は表示
データをデータドライバ７０４に内臓する表示メモリ７
４４に書き込みを行う。ＣＰＵ７０１はシステムバス７
０２を通じて制御信号郡７０８、データ７０９を転送
し、図３３、図３４に示すように、チップセレクト信号
ＣＳ、ライト信号ＷＲ、リード信号ＲＤ、１６ビットの
データＤ１５からＤ０によって、データドライバ７０４
にコマンドを転送して、表示メモリのライト制御、リー
ド制御や階調制御レジスタの制御を行う。例えば、表示
メモリ７４４に表示データをライトする場合、ＣＰＵ７
０１はデータドライバ７０４に表示メモリアドレスの書
き込みコマンドを転送してアドレスを転送し、次に表示
データの書き込みコマンドを転送して、表示データを転
送する。データドライバ７０４では、表示メモリアドレ
スの書き込みコマンドに対応してメモリ制御レジスタ７
１０に表示メモリのアドレスを保持し、表示データの書
き込みコマンドに対応してメモリ制御回路７１１がデー
タ線デコーダ７４０、ワード線デコーダ７４５に書き込
みを行うアドレスを設定して、表示メモリ７４４に表示
データの書き込みを行う。この動作を表示メモリの各ア
ドレスに行うことで、１画面のデータを表示メモリ７４
４に書き込むことができる。表示メモリ７４４の表示デ
ータは、発振回路７１６で生成する表示基準クロック７
１７から表示制御回路７１８で生成するデータ水平同期
信号７２０によって、走査カウンタ７１９は表示ライン
の表示ワードアドレス７２６を生成し、ワードアドレス
選択回路７１５は表示期間では表示ワードアドレス７２
６を選択し、ワード線デコーダ７４５によって、表示す
るラインのワード線が選択される。そして、表示メモリ
７４４の表示データ７４７をデータ水平同期信号７２０
で４８０出力分同時にデータラッチ回路７４８にラッチ
し、各出力の表示データ７４９に対応した階調電圧信号
郡７３９を階調電圧選択回路７５０で選択して、出力バ
ッファ回路７５２でバッファして階調駆動電圧７５３を
１ライン同時に出力する。
【００８６】一方、走査ドライバ７０６は、データドラ
イバ７０４で生成されたフレーム同期信号ＦＬＭのタイ
ミングで走査水平同期信号ＣＬ３に同期して１ライン目
のゲート線を選択し、走査水平同期信号ＣＬ３に同期し
て、順次２ライン目、３ライン目のゲート線を選択す
る。走査水平同期信号ＣＬ３の１０２４クロックで順次
１０２４ラインを選択し、次のフレーム同期信号ＦＬＭ
が有効になると、１ライン目のゲート線を選択する。こ
のようにフレーム周期で２４０ラインを選択する動作を
繰り返すことで線順次選択動作を行い、データドライバ
７０４によって液晶パネル７０７のデータ線に階調駆動
電圧７５３が出力され、表示データに対応した表示を実
現する。
イバ７０４で生成されたフレーム同期信号ＦＬＭのタイ
ミングで走査水平同期信号ＣＬ３に同期して１ライン目
のゲート線を選択し、走査水平同期信号ＣＬ３に同期し
て、順次２ライン目、３ライン目のゲート線を選択す
る。走査水平同期信号ＣＬ３の１０２４クロックで順次
１０２４ラインを選択し、次のフレーム同期信号ＦＬＭ
が有効になると、１ライン目のゲート線を選択する。こ
のようにフレーム周期で２４０ラインを選択する動作を
繰り返すことで線順次選択動作を行い、データドライバ
７０４によって液晶パネル７０７のデータ線に階調駆動
電圧７５３が出力され、表示データに対応した表示を実
現する。
【００８７】次に、階調制御の動作について説明する。
階調電圧信号郡７３９は、電源回路７０５で生成した正
極性Ｖ０からＶ４、負極性Ｖ５からＶ９の１０レベルの
基準電圧７３１を階調電圧生成回路７３８に入力する。
図３５、図３６、図３７は階調電圧生成回路７３８の内
部構成図で、８０１は基準電圧選択回路、８０２は基準
電圧、８０３は基準電圧生成回路、８０４は選択基準電
圧で基準電圧ＶＳ０からＶＳ６３の６４レベルの電圧と
なる。８０５は選択基準電圧８０４から基準電圧を選択
する回路で、８０６は階調生成基準電圧で、８０７は階
調生成基準電圧８０６から液晶パネルを駆動する６４階
調（ＶＧ０からＶＧ６３）の階調電圧７３９生成する階
調電圧生成回路である。
階調電圧信号郡７３９は、電源回路７０５で生成した正
極性Ｖ０からＶ４、負極性Ｖ５からＶ９の１０レベルの
基準電圧７３１を階調電圧生成回路７３８に入力する。
図３５、図３６、図３７は階調電圧生成回路７３８の内
部構成図で、８０１は基準電圧選択回路、８０２は基準
電圧、８０３は基準電圧生成回路、８０４は選択基準電
圧で基準電圧ＶＳ０からＶＳ６３の６４レベルの電圧と
なる。８０５は選択基準電圧８０４から基準電圧を選択
する回路で、８０６は階調生成基準電圧で、８０７は階
調生成基準電圧８０６から液晶パネルを駆動する６４階
調（ＶＧ０からＶＧ６３）の階調電圧７３９生成する階
調電圧生成回路である。
【００８８】次に、階調電圧生成動作について、各回路
の動作を説明する。基準電圧選択回路８０１は、交流化
信号７２９に対応して、正極性Ｖ０からＶ４と負極性Ｖ
５からＶ９を選択する。従って、階調電圧生成回路７３
８では、基準電圧７３１のＶ０からＶ９の１０レベルか
ら６４レベルの階調電圧７３９を生成するが、交流化信
号７２９が正極性の場合は正極性の階調電圧、負極性の
場合は負極性の階調電圧のどちらかが生成される。この
時、切換え回路７３４では、図２３に示すように、正極
性の階調電圧が印加される場合と負極性の階調電圧が印
可される場合に対応して、交流化信号７２９で正極性コ
モン電圧７３２と負極性コモン電圧７３３を切換え、液
晶パネル７０７のコモン電極を駆動する。
の動作を説明する。基準電圧選択回路８０１は、交流化
信号７２９に対応して、正極性Ｖ０からＶ４と負極性Ｖ
５からＶ９を選択する。従って、階調電圧生成回路７３
８では、基準電圧７３１のＶ０からＶ９の１０レベルか
ら６４レベルの階調電圧７３９を生成するが、交流化信
号７２９が正極性の場合は正極性の階調電圧、負極性の
場合は負極性の階調電圧のどちらかが生成される。この
時、切換え回路７３４では、図２３に示すように、正極
性の階調電圧が印加される場合と負極性の階調電圧が印
可される場合に対応して、交流化信号７２９で正極性コ
モン電圧７３２と負極性コモン電圧７３３を切換え、液
晶パネル７０７のコモン電極を駆動する。
【００８９】基準電圧生成回路８０３は、図３７に示す
ように、Ｖ０ＳとＶ１Ｓの間を１６分圧してＶＳ０から
ＶＳ１５までの１６レベルの選択基準電圧８０４を生成
し、Ｖ１ＳとＶ２Ｓの間も同様にして１６分圧してＶＳ
１６からＶＳ３１までの１６レベルの選択基準電圧を生
成する。Ｖ２ＳからＶ４Ｓの基準電圧の間を同様に選択
基準電圧を生成することで、ＶＳ０からＶＳ６３の６４
レベルの選択基準電圧８０４を生成する。選択回路８０
５では、階調電圧生成回路８０７で階調電圧を生成する
ための基準電圧を選択基準電圧８０４の中から選択する
動作を行う。図３７において、階調電圧生成回路８０７
は基準電圧Ｖ１ＢからＶ７Ｂの間を分圧して階調電圧を
生成する。階調電圧ＶＧ０からＶＧ７の８レベルは、基
準電圧Ｖ０Ｓと選択回路８０５で選択した階調生成基準
電圧Ｖ１Ｂの間を８分圧して生成する。階調電圧ＶＧ８
からＶＧ１５の８レベルは、選択回路８０５で選択した
階調生成基準電圧Ｖ１ＢとＶ２Ｂの間を８分圧して生成
する。同様にして、Ｖ２ＢからＶ７Ｂの間を分圧するこ
とでＶＧ１６からＶＧ５５の階調電圧を生成する。階調
電圧ＶＧ５６からＶＧ６３の８レベルは、選択回路８０
５で選択した階調生成基準電圧Ｖ７Ｂと基準電圧Ｖ４Ｓ
との間を８分圧して生成する。従って、選択回路８０５
で、階調制御信号７３７によって階調生成基準電圧８０
６の電圧選択を制御することで階調電圧を制御すること
ができる。図３７において、バッファアンプ８０８は選
択電圧をバッファして、階調生成基準電圧Ｖ１ＢからＶ
７Ｂを階調電圧生成回路８０７に接続する。例えば、階
調生成基準電圧Ｖ１Ｂは選択基準電圧ＶＳ０、ＶＳ１か
らＶＧ３１までの３２レベルから１レベルを選択して、
階調生成基準電圧Ｖ１Ｂを生成する。また、階調生成基
準電圧Ｖ２Ｂは選択基準電圧ＶＳ０、ＶＳ１からＶＧ３
１までの３２レベルから１レベルを選択して、階調生成
基準電圧Ｖ２Ｂを生成する。同様に、階調生成基準電圧
Ｖ３Ｂは選択基準電圧ＶＳ８、ＶＳ９からＶＧ３９まで
の３２レベルから１レベルを選択して、階調生成基準電
圧Ｖ３Ｂを生成し、階調生成基準電圧Ｖ４Ｂは選択基準
電圧ＶＳ１６、ＶＳ１７からＶＧ４７までの３２レベル
から１レベルを選択して、階調生成基準電圧Ｖ４Ｂを生
成し、階調生成基準電圧Ｖ５Ｂは選択基準電圧ＶＳ２
５、ＶＳ２６からＶＧ５６までの３２レベルから１レベ
ルを選択して、階調生成基準電圧Ｖ５Ｂを生成し、階調
生成基準電圧Ｖ６Ｂは選択基準電圧ＶＳ３２、ＶＳ３３
からＶＧ６３までの３２レベルから１レベルを選択し
て、階調生成基準電圧Ｖ６Ｂを生成し、階調生成基準電
圧Ｖ７Ｂは選択基準電圧ＶＳ３２、ＶＳ３３からＶＧ６
３までの３２レベルから１レベルを選択して、階調生成
基準電圧Ｖ７Ｂを生成する。
ように、Ｖ０ＳとＶ１Ｓの間を１６分圧してＶＳ０から
ＶＳ１５までの１６レベルの選択基準電圧８０４を生成
し、Ｖ１ＳとＶ２Ｓの間も同様にして１６分圧してＶＳ
１６からＶＳ３１までの１６レベルの選択基準電圧を生
成する。Ｖ２ＳからＶ４Ｓの基準電圧の間を同様に選択
基準電圧を生成することで、ＶＳ０からＶＳ６３の６４
レベルの選択基準電圧８０４を生成する。選択回路８０
５では、階調電圧生成回路８０７で階調電圧を生成する
ための基準電圧を選択基準電圧８０４の中から選択する
動作を行う。図３７において、階調電圧生成回路８０７
は基準電圧Ｖ１ＢからＶ７Ｂの間を分圧して階調電圧を
生成する。階調電圧ＶＧ０からＶＧ７の８レベルは、基
準電圧Ｖ０Ｓと選択回路８０５で選択した階調生成基準
電圧Ｖ１Ｂの間を８分圧して生成する。階調電圧ＶＧ８
からＶＧ１５の８レベルは、選択回路８０５で選択した
階調生成基準電圧Ｖ１ＢとＶ２Ｂの間を８分圧して生成
する。同様にして、Ｖ２ＢからＶ７Ｂの間を分圧するこ
とでＶＧ１６からＶＧ５５の階調電圧を生成する。階調
電圧ＶＧ５６からＶＧ６３の８レベルは、選択回路８０
５で選択した階調生成基準電圧Ｖ７Ｂと基準電圧Ｖ４Ｓ
との間を８分圧して生成する。従って、選択回路８０５
で、階調制御信号７３７によって階調生成基準電圧８０
６の電圧選択を制御することで階調電圧を制御すること
ができる。図３７において、バッファアンプ８０８は選
択電圧をバッファして、階調生成基準電圧Ｖ１ＢからＶ
７Ｂを階調電圧生成回路８０７に接続する。例えば、階
調生成基準電圧Ｖ１Ｂは選択基準電圧ＶＳ０、ＶＳ１か
らＶＧ３１までの３２レベルから１レベルを選択して、
階調生成基準電圧Ｖ１Ｂを生成する。また、階調生成基
準電圧Ｖ２Ｂは選択基準電圧ＶＳ０、ＶＳ１からＶＧ３
１までの３２レベルから１レベルを選択して、階調生成
基準電圧Ｖ２Ｂを生成する。同様に、階調生成基準電圧
Ｖ３Ｂは選択基準電圧ＶＳ８、ＶＳ９からＶＧ３９まで
の３２レベルから１レベルを選択して、階調生成基準電
圧Ｖ３Ｂを生成し、階調生成基準電圧Ｖ４Ｂは選択基準
電圧ＶＳ１６、ＶＳ１７からＶＧ４７までの３２レベル
から１レベルを選択して、階調生成基準電圧Ｖ４Ｂを生
成し、階調生成基準電圧Ｖ５Ｂは選択基準電圧ＶＳ２
５、ＶＳ２６からＶＧ５６までの３２レベルから１レベ
ルを選択して、階調生成基準電圧Ｖ５Ｂを生成し、階調
生成基準電圧Ｖ６Ｂは選択基準電圧ＶＳ３２、ＶＳ３３
からＶＧ６３までの３２レベルから１レベルを選択し
て、階調生成基準電圧Ｖ６Ｂを生成し、階調生成基準電
圧Ｖ７Ｂは選択基準電圧ＶＳ３２、ＶＳ３３からＶＧ６
３までの３２レベルから１レベルを選択して、階調生成
基準電圧Ｖ７Ｂを生成する。
【００９０】また、図３７の８０９、８１０は選択回路
で、基準電圧Ｖ０Ｓ、Ｖ４Ｓをそれぞれ選択する回路
で、第２の実施例のＶ０、Ｖ８を選択する図２７、図２
８に内部構成図と同様である。図２７と同様に階調電圧
生成回路８０９でも、階調電圧生成回路８０７の階調電
圧ＶＧ２、ＶＧ４、ＶＧ６、ＶＧ１０、ＶＧ１２、ＶＧ
１４にＢ１からＢ６が接続されており、選択信号７３７
によって選択スイッチが有効になった分圧ポイントに基
準電圧Ｖ０Ｓが接続される。図２８でも同様に階調電圧
生成回路８１０でも、階調電圧生成回路８０７の階調電
圧ＶＧ５０、ＶＧ５２、ＶＧ５４、ＶＧ５８、ＶＧ６
０、ＶＧ６２にＷ６からＷ１が接続されており、選択信
号７３７によって選択スイッチが有効になった分圧ポイ
ントに基準電圧Ｖ４Ｓが接続される。この選択回路８０
９、８１０によって、階調電圧生成回路８０７は低階調
領域が基準電圧Ｖ０Ｓの電圧レベル、高階調領域が基準
電圧Ｖ４Ｓの電圧レベルに固定されることになる。
で、基準電圧Ｖ０Ｓ、Ｖ４Ｓをそれぞれ選択する回路
で、第２の実施例のＶ０、Ｖ８を選択する図２７、図２
８に内部構成図と同様である。図２７と同様に階調電圧
生成回路８０９でも、階調電圧生成回路８０７の階調電
圧ＶＧ２、ＶＧ４、ＶＧ６、ＶＧ１０、ＶＧ１２、ＶＧ
１４にＢ１からＢ６が接続されており、選択信号７３７
によって選択スイッチが有効になった分圧ポイントに基
準電圧Ｖ０Ｓが接続される。図２８でも同様に階調電圧
生成回路８１０でも、階調電圧生成回路８０７の階調電
圧ＶＧ５０、ＶＧ５２、ＶＧ５４、ＶＧ５８、ＶＧ６
０、ＶＧ６２にＷ６からＷ１が接続されており、選択信
号７３７によって選択スイッチが有効になった分圧ポイ
ントに基準電圧Ｖ４Ｓが接続される。この選択回路８０
９、８１０によって、階調電圧生成回路８０７は低階調
領域が基準電圧Ｖ０Ｓの電圧レベル、高階調領域が基準
電圧Ｖ４Ｓの電圧レベルに固定されることになる。
【００９１】次に、階調制御レジスタ７３６の構成及び
動作について説明する。第３の実施例では、図３８に示
すように、階調制御レジスタは９個で構成し、ＮＯ．１
からＮＯ．９のＢ１からＢ６、Ｗ１からＷ６の設定、Ｖ
１ＢからＶ７Ｂの設定を行うレジスタで構成されてい
る。階調制御レジスタ７３６への書き込みは、表示メモ
リ７４４への書き込みと同様に図３３に示すタイミング
で行われる。ＣＰＵ７０１は階調制御データをデータド
ライバ７０４に内臓する階調制御レジスタ７３６に書き
込みを行う。ＣＰＵ７０１はシステムバス７０２を通じ
て制御信号郡７０８、データ７０９を転送し、図３３に
示すように、チップセレクト信号ＣＳ、ライト信号Ｗ
Ｒ、リード信号ＲＤ、１６ビットのデータＤ１５からＤ
０によって、データドライバ７０４にコマンドを転送し
て、階調制御レジスタの制御を行う。例えば、階調制御
レジスタ７３６に階調制御データをライトする場合、Ｃ
ＰＵ７０１はデータドライバ７０４に階調制御レジスタ
の書き込みコマンドを転送してアドレス（Ｎｏ．）を転
送し、次に階調制御データの書き込みコマンドを転送し
て、階調制御データを転送する。データドライバ７０４
では、階調制御レジスタのアドレスの書き込みコマンド
に対応して階調制御レジスタが指定され、階調制御デー
タの書き込みコマンドに対応して指定された階調制御レ
ジスタ７３６に階調制御データの書き込みを行う。
動作について説明する。第３の実施例では、図３８に示
すように、階調制御レジスタは９個で構成し、ＮＯ．１
からＮＯ．９のＢ１からＢ６、Ｗ１からＷ６の設定、Ｖ
１ＢからＶ７Ｂの設定を行うレジスタで構成されてい
る。階調制御レジスタ７３６への書き込みは、表示メモ
リ７４４への書き込みと同様に図３３に示すタイミング
で行われる。ＣＰＵ７０１は階調制御データをデータド
ライバ７０４に内臓する階調制御レジスタ７３６に書き
込みを行う。ＣＰＵ７０１はシステムバス７０２を通じ
て制御信号郡７０８、データ７０９を転送し、図３３に
示すように、チップセレクト信号ＣＳ、ライト信号Ｗ
Ｒ、リード信号ＲＤ、１６ビットのデータＤ１５からＤ
０によって、データドライバ７０４にコマンドを転送し
て、階調制御レジスタの制御を行う。例えば、階調制御
レジスタ７３６に階調制御データをライトする場合、Ｃ
ＰＵ７０１はデータドライバ７０４に階調制御レジスタ
の書き込みコマンドを転送してアドレス（Ｎｏ．）を転
送し、次に階調制御データの書き込みコマンドを転送し
て、階調制御データを転送する。データドライバ７０４
では、階調制御レジスタのアドレスの書き込みコマンド
に対応して階調制御レジスタが指定され、階調制御デー
タの書き込みコマンドに対応して指定された階調制御レ
ジスタ７３６に階調制御データの書き込みを行う。
【００９２】以上のように、階調制御レジスタに設定デ
ータを書込むことで、階調電圧生成回路の階調生成基準
電圧を設定することで、データ変換制御のように階調つ
ぶれのない階調制御を実現できる。
ータを書込むことで、階調電圧生成回路の階調生成基準
電圧を設定することで、データ変換制御のように階調つ
ぶれのない階調制御を実現できる。
【００９３】次に、本発明により実現する階調制御につ
いて、図１３から図１８を用いて説明する。第３の実施
例では、第１の実施例と同様に階調制御を行うことがで
きる。
いて、図１３から図１８を用いて説明する。第３の実施
例では、第１の実施例と同様に階調制御を行うことがで
きる。
【００９４】図１３、図１４，図１５のヒストグラム伸
長制御は、本実施例でも第１の実施例と同様に、表示画
面の画素の輝度分布を調べ、低階調又は高階調領域の画
素が少ない場合は、画素が少ない領域のコントラストを
低下させ、画素が多数有る領域のコントラストを高くす
ることで、画面全体のコントラスト向上を実現する。こ
のヒストグラムは液晶表示データと液晶階調電圧との対
応関係として階調制御レジスタに保持され、それぞれの
フレームによって生成されるヒストグラムに応じて階調
生成基準電圧が決定される。
長制御は、本実施例でも第１の実施例と同様に、表示画
面の画素の輝度分布を調べ、低階調又は高階調領域の画
素が少ない場合は、画素が少ない領域のコントラストを
低下させ、画素が多数有る領域のコントラストを高くす
ることで、画面全体のコントラスト向上を実現する。こ
のヒストグラムは液晶表示データと液晶階調電圧との対
応関係として階調制御レジスタに保持され、それぞれの
フレームによって生成されるヒストグラムに応じて階調
生成基準電圧が決定される。
【００９５】また、ヒストグラム伸長制御は、本実施例
では、ＣＰＵ７０１で輝度分布を調べ、その結果を基に
階調制御レジスタＮＯ．１、ＮＯ．２のＢ１からＢ６、
Ｗ１からＷ６を設定することで８階調毎に低階調領域ま
たは高階調領域の電圧をＶ０Ｓ（ＶＧ０）、Ｖ４Ｓ（Ｖ
Ｇ６３）に固定することができ、容易に実現できる。
では、ＣＰＵ７０１で輝度分布を調べ、その結果を基に
階調制御レジスタＮＯ．１、ＮＯ．２のＢ１からＢ６、
Ｗ１からＷ６を設定することで８階調毎に低階調領域ま
たは高階調領域の電圧をＶ０Ｓ（ＶＧ０）、Ｖ４Ｓ（Ｖ
Ｇ６３）に固定することができ、容易に実現できる。
【００９６】また、図１６、図１７に示したガンマ曲線
制御についても、第１の実施例同様に階調制御を行うこ
とができる。本実施例では、ＣＰＵ７０１で入力される
映像信号がテレビ放送やＤＶＤ等の動画表示か、ＯＡ用
途のテキストやドキュメントの表示かを判定し、その結
果を基に階調制御レジスタＮＯ．３からＮＯ．９の階調
制御レジスタを設定して、階調生成基準電圧Ｖ１Ｂから
Ｖ７Ｂを設定することでガンマ曲線の階調制御を行い任
意のガンマ曲線の設定を容易に実現できる。
制御についても、第１の実施例同様に階調制御を行うこ
とができる。本実施例では、ＣＰＵ７０１で入力される
映像信号がテレビ放送やＤＶＤ等の動画表示か、ＯＡ用
途のテキストやドキュメントの表示かを判定し、その結
果を基に階調制御レジスタＮＯ．３からＮＯ．９の階調
制御レジスタを設定して、階調生成基準電圧Ｖ１Ｂから
Ｖ７Ｂを設定することでガンマ曲線の階調制御を行い任
意のガンマ曲線の設定を容易に実現できる。
【００９７】また、図１８に示したイコライズ伸長制御
についても、第１の実施例同様に階調制御を行うことが
できる。本実施例では、ＣＰＵ７０１で輝度分布を調
べ、その結果を基に階調制御レジスタＮＯ．３からＮ
Ｏ．９の階調制御レジスタを設定して、階調生成基準電
圧Ｖ１ＢからＶ７Ｂを設定することでイコライズ伸長制
御の階調制御を行い階調領域毎のコントラスト制御の設
定を容易に実現できる。
についても、第１の実施例同様に階調制御を行うことが
できる。本実施例では、ＣＰＵ７０１で輝度分布を調
べ、その結果を基に階調制御レジスタＮＯ．３からＮ
Ｏ．９の階調制御レジスタを設定して、階調生成基準電
圧Ｖ１ＢからＶ７Ｂを設定することでイコライズ伸長制
御の階調制御を行い階調領域毎のコントラスト制御の設
定を容易に実現できる。
【００９８】以上のように、本実施例では、表示メモリ
を内蔵するデータドライバで階調制御を行うことで、画
面が変化した場合のみＣＰＵから表示メモリに表示デー
タを転送することで、液晶表示システムの低消費電力化
が実現できる。
を内蔵するデータドライバで階調制御を行うことで、画
面が変化した場合のみＣＰＵから表示メモリに表示デー
タを転送することで、液晶表示システムの低消費電力化
が実現できる。
【００９９】尚、本実施例では、走査ドライバをデータ
ドライバと別のチップ構成として、説明したがデータド
ライバと走査ドライバが同一チップの構成でも同様な階
調制御が実現できる。
ドライバと別のチップ構成として、説明したがデータド
ライバと走査ドライバが同一チップの構成でも同様な階
調制御が実現できる。
【０１００】また、６４階調表示に対応して、基準電圧
を正極性、負極性それぞれ５本に設定したが、これに限
ったものではなく、正極性、負極性それぞれ９本に設定
した場合も、同様に階調制御が実現できる。また、階調
生成基準電圧Ｖ１ＢからＶ７Ｂを３２階調毎に設定した
が、これに限ったものではなく、１６階調毎に設定した
場合でも同様に階調制御が実現できる。
を正極性、負極性それぞれ５本に設定したが、これに限
ったものではなく、正極性、負極性それぞれ９本に設定
した場合も、同様に階調制御が実現できる。また、階調
生成基準電圧Ｖ１ＢからＶ７Ｂを３２階調毎に設定した
が、これに限ったものではなく、１６階調毎に設定した
場合でも同様に階調制御が実現できる。
【０１０１】
【発明の効果】本発明によれば、階調電圧生成回路の階
調生成基準電圧を設定することで階調電圧を制御するこ
とで、データ変換制御のように階調つぶれのない階調制
御を実現できる。
調生成基準電圧を設定することで階調電圧を制御するこ
とで、データ変換制御のように階調つぶれのない階調制
御を実現できる。
【０１０２】また、液晶コントローラで映像を解析し
て、データドライバの階調制御レジスタの設定を変更す
ることで、動画のフレーム毎や映像シーン毎に、最適な
階調制御を行うことが可能となる。
て、データドライバの階調制御レジスタの設定を変更す
ることで、動画のフレーム毎や映像シーン毎に、最適な
階調制御を行うことが可能となる。
【０１０３】また、入力される映像信号がテレビ放送や
ＤＶＤ等の動画表示、ＯＡ用途のテキス表示のそれぞれ
に対応して階調制御レジスタを設定することで、任意の
ガンマ曲線の設定を容易に実現できる。
ＤＶＤ等の動画表示、ＯＡ用途のテキス表示のそれぞれ
に対応して階調制御レジスタを設定することで、任意の
ガンマ曲線の設定を容易に実現できる。
【０１０４】また、データドライバの階調設定レジスタ
の設定は、表示データを転送するデータバスを用いて行
うことで、液晶コントローラ、データドライバの端子数
が増加しない。
の設定は、表示データを転送するデータバスを用いて行
うことで、液晶コントローラ、データドライバの端子数
が増加しない。
【図１】本発明を適用した液晶表示装置の一実施例のブ
ロック図。
ロック図。
【図２】ドット反転駆動を示す図。
【図３】ドット反転駆動のタイミング図。
【図４】液晶ディスプレイの駆動タイミングを示す図。
【図５】階調電圧生成回路の構成図。
【図６】階調電圧生成回路の構成図。
【図７】階調電圧生成回路の構成図。
【図８】階調電圧生成回路の構成図。
【図９】階調制御レジスタの仕様を示す図。
【図１０】データバスのビット割付を示す図。
【図１１】階調制御レジスタの構成図。
【図１２】階調制御レジスタの設定のタイミング図。
【図１３】ヒストグラム伸長制御を示す図。
【図１４】ヒストグラム伸長制御を示す図。
【図１５】ヒストグラム伸長制御を示す図。
【図１６】ガンマ曲線制御を示す図。
【図１７】ガンマ曲線制御を示す図。
【図１８】イコライズ制御を示す図。
【図１９】液晶コントローラの構成図。
【図２０】液晶コントローラの構成図。
【図２１】本発明を適用した液晶表示装置の一実施例の
ブロック図。
ブロック図。
【図２２】ドット反転駆動を示す図。
【図２３】ドット反転駆動のタイミング図。
【図２４】液晶ディスプレイの駆動タイミングを示す
図。
図。
【図２５】階調電圧生成回路の構成図。
【図２６】階調電圧生成回路の構成図。
【図２７】階調電圧生成回路の構成図。
【図２８】階調電圧生成回路の構成図。
【図２９】液晶コントローラの構成図。
【図３０】従来のデータ変換による階調制御を示す図。
【図３１】従来のデータ変換による階調制御を示す図。
【図３２】本発明を適用した液晶表示装置の一実施例の
ブロック図。
ブロック図。
【図３３】データドライバのライトアクセスタイミング
を示す図。
を示す図。
【図３４】データドライバのリードアクセスタイミング
を示す図。
を示す図。
【図３５】階調電圧生成回路の構成図。
【図３６】階調電圧生成回路の構成図。
【図３７】階調電圧生成回路の構成図。
【図３８】階調制御レジスタの仕様を示す図。
１００は表示信号群、１は液晶コントローラ、２はデー
タ取込みクロック、３は有効データスタート信号、４は
データ水平同期信号、５は表示データ、６は走査ドライ
バ制御信号群、７−１から７−８はデータドライバ、８
は電源回路、１７は正極性基準電圧、１８は負極性基準
電圧、９は液晶を走査する走査ドライバ、１０は解像度
１２８０×ＲＧＢ×１０２４の液晶パネルである。ま
た、１１はレジスタ制御回路、１２はレジスタ制御信号
郡、１４はレジスタ出力信号、１５は階調電圧生成回
路、１６は階調電圧、１７は正極性基準電圧、１８は負
極性基準電圧である。
タ取込みクロック、３は有効データスタート信号、４は
データ水平同期信号、５は表示データ、６は走査ドライ
バ制御信号群、７−１から７−８はデータドライバ、８
は電源回路、１７は正極性基準電圧、１８は負極性基準
電圧、９は液晶を走査する走査ドライバ、１０は解像度
１２８０×ＲＧＢ×１０２４の液晶パネルである。ま
た、１１はレジスタ制御回路、１２はレジスタ制御信号
郡、１４はレジスタ出力信号、１５は階調電圧生成回
路、１６は階調電圧、１７は正極性基準電圧、１８は負
極性基準電圧である。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 木村 誠 東京都小平市上水本町五丁目20番１号 株 式会社日立製作所半導体グループ内 (72)発明者 輿 博文 千葉県茂原市早野3300番地 株式会社日立 製作所ディスプレイグループ内 (72)発明者 前田 武 神奈川県横浜市戸塚区吉田町292番地 株 式会社日立画像情報システム内 Ｆターム(参考） 2H093 NA31 NA41 NA51 NC01 NC22 NC26 NC41 NC50 ND04 5C006 AA01 AA16 AA22 AC27 AF13 AF42 AF44 AF45 AF51 AF53 BB11 BC12 BF03 BF04 BF06 BF24 BF25 BF43 FA21 FA56 5C080 AA10 BB05 CC03 DD03 EE19 EE29 FF09 GG07 GG08 JJ02 JJ03 JJ04 JJ05
Claims (12)
- 【請求項１】複数のマトリックス状に配列された画素部
を有する液晶パネルと、 前記液晶パネルに液晶階調電圧を出力するデータドライ
バ回路と、 システム装置から供給される表示制御信号及び２Ｎ（Ｎ
は正の整数）階調を表す表示データを該データドライバ
回路と該走査ドライバ回路を駆動するための液晶制御信
号及び液晶表示データに変換する液晶制御回路と、 前記データドライバに複数のレベルの基準電圧を供給す
る電源回路とを有し、 前記データドライバ回路は、 前記液晶表示データと前記液晶階調電圧との対応関係を
保持する階調制御レジスタ回路と、 前記電源回路から供給される複数の基準電圧から２Ｎレ
ベルの電圧を生成し、前記階調制御レジスタ回路に保持
された前記液晶表示データと前記液晶階調電圧との対応
関係に基づき、前記生成された２Ｎレベルの電圧から階
調生成基準電圧を選択することを特徴とする液晶表示装
置。 - 【請求項２】請求項１記載の液晶表示装置において、前
記液晶制御回路が前記階調制御レジスタ回路に保持され
る、前記液晶表示データと前記液晶階調電圧との対応関
係を設定することを特徴とする液晶表示装置。 - 【請求項３】請求項１の液晶表示装置において、 前記データドライバ回路は、 前記電源回路で生成した複数の基準電圧を入力し、前記
複数の基準電圧の間を分圧して２Ｎレベルの選択基準電
圧を生成する選択基準電圧生成回路と、 前記選択基準電圧生成回路により生成された前記２Ｎレ
ベルの選択基準電圧から 選択基準電圧を前記階調制御
レジスタ回路に保持されている対応関係に基づき、複数
の階調生成基準電圧を選択する基準電圧選択回路と、 前記基準電圧選択回路により選択した階調電圧生成基準
電圧を分圧して液晶階調電圧を生成する液晶階調電圧生
成回路とを有することを特徴とする液晶表示装置。 - 【請求項４】請求項２の液晶表示装置において、 前記階調制御レジスタ回路への前記液晶表示データと前
記液晶階調電圧との対応関係の設定は、前記液晶制御回
路が前記データドライバ回路に液晶表示データを転送す
るデータバスによって行われることを特徴とする液晶表
示装置。 - 【請求項５】請求項１の液晶表示装置において、 前記階調制御レジスタ回路に保持される前記液晶表示デ
ータと前記液晶階調電圧との対応関係は、入力される一
画面の輝度分布に基づいて決定されることを特徴とする
液晶表示装置。 - 【請求項６】請求項１の液晶表示装置において、 前記階調制御レジスタ回路に保持される前記液晶表示デ
ータと前記液晶階調電圧との対応関係は、入力される一
画面の表示データを複数の輝度領域毎に画素数をカウン
トし、前記複数の輝度領域毎にカウントされる画素分布
数の平均値と、前記カウントされる各輝度領域の画素分
布数との差分に基づいて決定されていることを特徴とす
る液晶表示装置。 - 【請求項７】請求項１、５または６の液晶表示装置にお
いて、 前記階調制御レジスタに保持される前記液晶表示データ
と前記液晶階調電圧との対応関係は、フレーム毎に更新
されることを特徴とする液晶表示装置。 - 【請求項８】複数のマトリックス状に配列された画素部
を有する液晶パネルと、 前記液晶パネルに対し、２Ｎ（Ｎは正の整数）階調を表
す液晶表示データに対応した液晶階調電圧を出力するデ
ータドライバ回路と、 前記データドライバ回路は、 前記液晶表示データを保持する液晶表示データ保持手段
と、 前記液晶表示データと前記液晶階調電圧との対応関係を
保持する階調制御レジスタ回路と、 前記データドライバに複数のレベルの基準電圧を供給す
る電源回路とを有し、 前記データドライバ回路は、 前記電源回路から供給される複数の基準電圧から２Ｎレ
ベルの電圧を生成し、階調制御レジスタ回路に保持され
ている前記液晶表示データと前記液晶階調電圧との対応
関係に従って、前記生成された２Ｎレベルの電圧から複
数の階調生成基準電圧を選択する階調電圧生成回路と、 前記階調電圧生成回路により選択された複数の階調生成
基準電圧に基づいて、前記液晶表示データ保持手段に保
持された液晶表示データを階調電圧に変更する階調電圧
選択回路とを有することを特徴とする液晶表示装置。 - 【請求項９】請求項８の液晶表示装置において、 前記データドライバ回路は、 前記電源回路で生成した複数の基準電圧を入力し、前記
複数の基準電圧の間を分圧して２Ｎレベルの選択基準電
圧を生成する選択基準電圧生成回路と、 前記選択基準電圧生成回路により生成された前記２Ｎレ
ベルの選択基準電圧から、選択基準電圧を前記階調制御
レジスタ回路に保持されている対応関係に基づき、複数
の階調生成基準電圧を選択する基準電圧選択回路と、 前記基準電圧選択回路により選択した階調電圧生成基準
電圧を分圧して液晶階調電圧を生成する液晶階調電圧生
成回路とを有することを特徴とする液晶表示装置。 - 【請求項１０】請求項８の液晶表示装置において、 前記階調制御レジスタ回路に保持される前記液晶表示デ
ータと前記液晶階調電圧との対応関係は、入力される一
画面の輝度分布に基づいて決定されることを特徴とする
液晶表示装置。 - 【請求項１１】請求項８の液晶表示装置において、 前記階調制御レジスタ回路に保持される前記液晶表示デ
ータと前記液晶階調電圧との対応関係は、入力される一
画面の表示データを複数の輝度領域毎に画素数をカウン
トし、前記複数の輝度領域毎にカウントされる画素分布
数の平均値と、前記カウントされる各輝度領域の画素分
布数との差分に基づいて決定されていることを特徴とす
る液晶表示装置。 - 【請求項１２】請求８、１０または１１の液晶表示装置
において、 前記階調制御レジスタに保持される前記液晶表示データ
と前記液晶階調電圧との対応関係は、フレーム毎に更新
されることを特徴とする液晶表示装置。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000231392A JP3651371B2 (ja) | 2000-07-27 | 2000-07-27 | 液晶駆動回路及び液晶表示装置 |
| US09/911,716 US6801178B2 (en) | 2000-07-27 | 2001-07-25 | Liquid crystal driving device for controlling a liquid crystal panel and liquid crystal display apparatus |
| KR10-2001-0045113A KR100432290B1 (ko) | 2000-07-27 | 2001-07-26 | 표시 구동 디바이스 및 표시 장치 |
| TW090118476A TW559770B (en) | 2000-07-27 | 2001-07-27 | Liquid crystal driving device and liquid crystal display apparatus |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000231392A JP3651371B2 (ja) | 2000-07-27 | 2000-07-27 | 液晶駆動回路及び液晶表示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002041004A true JP2002041004A (ja) | 2002-02-08 |
| JP3651371B2 JP3651371B2 (ja) | 2005-05-25 |
Family
ID=18724237
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000231392A Expired - Fee Related JP3651371B2 (ja) | 2000-07-27 | 2000-07-27 | 液晶駆動回路及び液晶表示装置 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US6801178B2 (ja) |
| JP (1) | JP3651371B2 (ja) |
| KR (1) | KR100432290B1 (ja) |
| TW (1) | TW559770B (ja) |
Cited By (29)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004226981A (ja) * | 2003-01-17 | 2004-08-12 | Samsung Electronics Co Ltd | 階調分布に基づいてデジタル階調データを生成する液晶表示装置の駆動装置及びその方法 |
| JP2005222063A (ja) * | 2004-02-04 | 2005-08-18 | Lg Electron Inc | エレクトロ−ルミネセンス表示装置 |
| JP2005242359A (ja) * | 2004-02-25 | 2005-09-08 | Samsung Electronics Co Ltd | 液晶表示装置 |
| WO2005093701A1 (ja) * | 2004-03-29 | 2005-10-06 | Sony Corporation | 表示パネル、表示装置、半導体集積回路及び電子機器 |
| JP2005316188A (ja) * | 2004-04-28 | 2005-11-10 | Sony Corp | フラットディスプレイ装置の駆動回路及びフラットディスプレイ装置 |
| JP2006048040A (ja) * | 2004-07-29 | 2006-02-16 | Thomson Licensing | 表示装置での出力レベル制御及び／又はコントラスト制御のための方法及び装置 |
| JP2006507515A (ja) * | 2002-04-19 | 2006-03-02 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | ディスプレイを有する装置 |
| US7034797B2 (en) | 2002-06-10 | 2006-04-25 | Seiko Epson Corporation | Drive circuit, electro-optical device and driving method thereof |
| JP2006227272A (ja) * | 2005-02-17 | 2006-08-31 | Seiko Epson Corp | 基準電圧発生回路、表示ドライバ、電気光学装置及び電子機器 |
| JP2006227271A (ja) * | 2005-02-17 | 2006-08-31 | Seiko Epson Corp | 基準電圧選択回路、基準電圧発生回路、表示ドライバ、電気光学装置及び電子機器 |
| JP2006243232A (ja) * | 2005-03-02 | 2006-09-14 | Seiko Epson Corp | 基準電圧発生回路、表示ドライバ、電気光学装置及び電子機器 |
| JP2006243233A (ja) * | 2005-03-02 | 2006-09-14 | Seiko Epson Corp | 基準電圧発生回路、表示ドライバ、電気光学装置及び電子機器 |
| JP2006243231A (ja) * | 2005-03-02 | 2006-09-14 | Seiko Epson Corp | 基準電圧発生回路、表示ドライバ、電気光学装置及び電子機器 |
| JP2006293347A (ja) * | 2005-04-13 | 2006-10-26 | Samsung Sdi Co Ltd | 有機発光表示装置 |
| JP2006293363A (ja) * | 2005-04-13 | 2006-10-26 | Samsung Sdi Co Ltd | 有機発光表示装置 |
| JP2007171997A (ja) * | 2007-03-19 | 2007-07-05 | Seiko Epson Corp | 基準電圧発生回路、表示ドライバ、電気光学装置及び電子機器 |
| JP2007183670A (ja) * | 2007-03-19 | 2007-07-19 | Seiko Epson Corp | 基準電圧発生回路、表示ドライバ、電気光学装置及び電子機器 |
| US7248254B2 (en) | 2002-09-19 | 2007-07-24 | Nec Electronics Corporation | Gamma correcting circuit and panel drive apparatus equipped with gamma correcting circuit |
| JP2008015518A (ja) * | 2006-06-30 | 2008-01-24 | Thomson Licensing | 可変基準駆動信号を備えたディスプレイ装置を駆動する方法及び装置 |
| JP2009069199A (ja) * | 2007-09-10 | 2009-04-02 | Oki Semiconductor Co Ltd | Ｌｃｄパネル駆動回路 |
| US7639222B2 (en) | 2005-10-04 | 2009-12-29 | Chunghwa Picture Tubes, Ltd. | Flat panel display, image correction circuit and method of the same |
| US7696967B2 (en) | 2005-12-27 | 2010-04-13 | Samsung Electronics Co., Ltd. | Gamma control circuit and method thereof |
| US7911541B2 (en) | 2005-06-28 | 2011-03-22 | Hitachi Displays, Ltd. | Liquid crystal display device |
| WO2011080963A1 (ja) * | 2009-12-28 | 2011-07-07 | シャープ株式会社 | 表示装置 |
| JP2011133888A (ja) * | 2009-12-22 | 2011-07-07 | Samsung Electronics Co Ltd | 駆動回路及びこれを有する表示装置 |
| JP2011227324A (ja) * | 2010-04-21 | 2011-11-10 | Panasonic Corp | 映像表示装置 |
| JP2012181330A (ja) * | 2011-03-01 | 2012-09-20 | Funai Electric Co Ltd | 液晶表示装置 |
| JP2016133670A (ja) * | 2015-01-20 | 2016-07-25 | 株式会社ジャパンディスプレイ | 液晶表示装置 |
| JP2018531425A (ja) * | 2015-10-13 | 2018-10-25 | 深▲セン▼市華星光電技術有限公司 | Ｏｌｅｄ表示パネルのコントラスト比向上方法及びそのシステム |
Families Citing this family (48)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7403181B2 (en) * | 2001-06-02 | 2008-07-22 | Samsung Electronics Co., Ltd. | Liquid crystal display with an adjusting function of a gamma curve |
| JP2003316334A (ja) * | 2002-04-26 | 2003-11-07 | Hitachi Ltd | 表示装置及び表示用駆動回路 |
| US6631269B1 (en) | 2002-05-23 | 2003-10-07 | Interdigital Technology Corporation | Signaling connection admission control in a wireless network |
| KR100927012B1 (ko) * | 2002-11-01 | 2009-11-16 | 엘지디스플레이 주식회사 | 액정표시장치 및 그 구동방법 |
| JP2004157288A (ja) * | 2002-11-06 | 2004-06-03 | Sharp Corp | 表示装置 |
| JP2005010276A (ja) * | 2003-06-17 | 2005-01-13 | Seiko Epson Corp | ガンマ補正回路、液晶駆動回路、表示装置、電源回路 |
| JP2005043829A (ja) * | 2003-07-25 | 2005-02-17 | Nec Electronics Corp | フラットディスプレイ用ドライバー及び画面表示方法 |
| TWI302279B (en) | 2003-11-04 | 2008-10-21 | Novatek Microelectronics Corp | Driver circuit for display and flat panel display |
| KR100592385B1 (ko) * | 2003-11-17 | 2006-06-22 | 엘지.필립스 엘시디 주식회사 | 액정표시장치의 구동방법 및 구동장치 |
| JP2005292804A (ja) * | 2004-03-10 | 2005-10-20 | Canon Inc | 制御装置及び画像表示装置 |
| JP4044536B2 (ja) * | 2004-04-07 | 2008-02-06 | シャープ株式会社 | 表示制御用回路 |
| WO2006038253A1 (ja) * | 2004-09-30 | 2006-04-13 | Fujitsu Limited | 液晶表示装置 |
| KR101103889B1 (ko) * | 2004-12-29 | 2012-01-12 | 엘지디스플레이 주식회사 | 액정표시장치와 그 구동방법 |
| JP4813802B2 (ja) * | 2005-01-13 | 2011-11-09 | ルネサスエレクトロニクス株式会社 | 液晶駆動装置、液晶表示装置及び液晶駆動方法 |
| KR100687041B1 (ko) * | 2005-01-18 | 2007-02-27 | 삼성전자주식회사 | 소스 구동 장치, 이를 포함한 디스플레이 장치 및 소스구동 방법 |
| KR20060086021A (ko) * | 2005-01-25 | 2006-07-31 | 삼성전자주식회사 | 표시 장치 및 표시 장치용 구동 장치 |
| US7728807B2 (en) * | 2005-02-25 | 2010-06-01 | Chor Yin Chia | Reference voltage generator for use in display applications |
| US7193551B2 (en) * | 2005-02-25 | 2007-03-20 | Intersil Americas Inc. | Reference voltage generator for use in display applications |
| JP4574676B2 (ja) | 2005-03-31 | 2010-11-04 | シャープ株式会社 | 液晶表示装置の駆動方法 |
| WO2006112108A1 (ja) * | 2005-03-31 | 2006-10-26 | Sharp Kabushiki Kaisha | 液晶表示装置の駆動方法 |
| CN100573647C (zh) * | 2005-05-16 | 2009-12-23 | 统宝香港控股有限公司 | 矩阵驱动方法及电路，及使用其的显示装置 |
| JP4694890B2 (ja) * | 2005-05-25 | 2011-06-08 | シャープ株式会社 | 液晶表示装置及び液晶表示パネル駆動方法 |
| US7683869B2 (en) * | 2005-06-20 | 2010-03-23 | Vastview Technology, Inc. | Drive method for display of grid array pixels |
| KR101157251B1 (ko) * | 2005-06-28 | 2012-06-15 | 엘지디스플레이 주식회사 | 액정표시장치와 그 구동방법 |
| KR101201127B1 (ko) * | 2005-06-28 | 2012-11-13 | 엘지디스플레이 주식회사 | 액정표시장치와 그 구동방법 |
| TWI352333B (en) * | 2006-05-02 | 2011-11-11 | Chimei Innolux Corp | Gray scale circuit and the method thereof |
| EP1895496A3 (en) * | 2006-06-30 | 2009-03-04 | Thomson Licensing | Method and apparatus for driving a display device with variable reference driving signals |
| US8115755B2 (en) * | 2006-09-28 | 2012-02-14 | Intersil Americas Inc. | Reducing power consumption associated with high bias currents in systems that drive or otherwise control displays |
| TWI376661B (en) * | 2007-03-30 | 2012-11-11 | Novatek Microelectronics Corp | Contrast control apparatus and contrast control method and image display |
| US8035401B2 (en) | 2007-04-18 | 2011-10-11 | Cypress Semiconductor Corporation | Self-calibrating driver for charging a capacitive load to a desired voltage |
| KR100944595B1 (ko) * | 2007-04-24 | 2010-02-25 | 가부시끼가이샤 르네사스 테크놀로지 | 표시 장치, 표시 장치 구동 회로, 화상 표시 방법, 전자기기 및 화상 표시 장치 구동 회로 |
| CN101295472B (zh) * | 2007-04-24 | 2010-10-06 | 北京京东方光电科技有限公司 | 液晶显示装置高动态对比度的处理装置和处理方法 |
| DE102007042104A1 (de) * | 2007-09-05 | 2009-03-12 | Osram Opto Semiconductors Gmbh | Display-Anordnung sowie Verfahren zur Ansteuerung einer Displayeinheit einer Displayanordnung |
| CN101393727B (zh) * | 2007-09-21 | 2011-07-20 | 北京京东方光电科技有限公司 | 液晶显示装置高动态对比度的处理装置和处理方法 |
| KR101492530B1 (ko) * | 2008-04-17 | 2015-02-12 | 삼성디스플레이 주식회사 | 액정 표시 장치 및 그 구동 방법 |
| KR101318755B1 (ko) * | 2008-12-18 | 2013-10-16 | 엘지디스플레이 주식회사 | 액정표시장치 |
| US8854294B2 (en) | 2009-03-06 | 2014-10-07 | Apple Inc. | Circuitry for independent gamma adjustment points |
| CN102013246B (zh) * | 2009-09-07 | 2013-09-18 | 群康科技(深圳)有限公司 | 显示装置的伽马对应表的建立方法 |
| US9218770B2 (en) * | 2010-06-21 | 2015-12-22 | Fergason Licensing Llc | Apparatus, method and system to enhance legibility of images shown on a passive display in a bright environment by increasing or maintaining a range of grey levels and decreasing a number of grey levels in that range |
| FR2970570A1 (fr) | 2011-01-14 | 2012-07-20 | France Telecom | Guidage par focalisation radio |
| CN102254530B (zh) * | 2011-07-12 | 2013-04-10 | 深圳市华星光电技术有限公司 | 伽马缓冲器输出补偿电路、驱动电路及其阻值设置方法 |
| CN102682715B (zh) * | 2012-04-26 | 2014-07-09 | 京东方科技集团股份有限公司 | 灰阶电压产生电路和方法、源极驱动芯片、液晶显示装置 |
| CN105047157B (zh) * | 2015-08-19 | 2017-10-24 | 深圳市华星光电技术有限公司 | 一种源极驱动电路 |
| CN106375553B (zh) * | 2016-08-24 | 2019-09-17 | 武汉华星光电技术有限公司 | 显示屏组合及具有该显示屏组合的移动终端 |
| CN106303487A (zh) * | 2016-10-20 | 2017-01-04 | 青岛海信电器股份有限公司 | 伽马Gamma校正方法、Gamma校正装置及电视 |
| KR102435875B1 (ko) * | 2017-07-21 | 2022-08-25 | 삼성디스플레이 주식회사 | 하이 다이내믹 레인지 영상 신호 처리를 위한 구동 회로 및 그것을 포함하는 표시 장치 |
| CN110662112B (zh) * | 2019-09-23 | 2021-10-29 | 四川长虹电器股份有限公司 | 基于对比度识别动漫图像的观影限制方法 |
| CN114627801B (zh) * | 2022-02-17 | 2023-09-26 | Tcl华星光电技术有限公司 | 像素电路及显示面板 |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5489918A (en) * | 1991-06-14 | 1996-02-06 | Rockwell International Corporation | Method and apparatus for dynamically and adjustably generating active matrix liquid crystal display gray level voltages |
| JPH05303348A (ja) * | 1992-04-24 | 1993-11-16 | Nec Eng Ltd | Ｌｃｄビデオ信号インタフェース装置 |
| JP3426723B2 (ja) * | 1994-08-30 | 2003-07-14 | 富士通ディスプレイテクノロジーズ株式会社 | 液晶表示装置及びその駆動方式 |
| JP3922736B2 (ja) * | 1995-10-18 | 2007-05-30 | 富士通株式会社 | 液晶表示装置 |
| JP3302254B2 (ja) * | 1996-03-21 | 2002-07-15 | シャープ株式会社 | 表示装置の駆動回路 |
| KR19990015673A (ko) * | 1997-08-08 | 1999-03-05 | 윤종용 | 오차 보상 기능을 갖는 계조전압 발생회로 및 이를 이용한액정 표시 장치 |
| JP3464599B2 (ja) * | 1997-10-06 | 2003-11-10 | 株式会社 日立ディスプレイズ | 液晶表示装置 |
| JP2000148102A (ja) * | 1998-11-10 | 2000-05-26 | Nec Shizuoka Ltd | 階調表示装置および階調表示方法 |
| JP3556138B2 (ja) * | 1998-12-24 | 2004-08-18 | 富士通株式会社 | 表示装置 |
-
2000
- 2000-07-27 JP JP2000231392A patent/JP3651371B2/ja not_active Expired - Fee Related
-
2001
- 2001-07-25 US US09/911,716 patent/US6801178B2/en not_active Expired - Fee Related
- 2001-07-26 KR KR10-2001-0045113A patent/KR100432290B1/ko not_active IP Right Cessation
- 2001-07-27 TW TW090118476A patent/TW559770B/zh not_active IP Right Cessation
Cited By (33)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006507515A (ja) * | 2002-04-19 | 2006-03-02 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | ディスプレイを有する装置 |
| US7034797B2 (en) | 2002-06-10 | 2006-04-25 | Seiko Epson Corporation | Drive circuit, electro-optical device and driving method thereof |
| US7248254B2 (en) | 2002-09-19 | 2007-07-24 | Nec Electronics Corporation | Gamma correcting circuit and panel drive apparatus equipped with gamma correcting circuit |
| JP2004226981A (ja) * | 2003-01-17 | 2004-08-12 | Samsung Electronics Co Ltd | 階調分布に基づいてデジタル階調データを生成する液晶表示装置の駆動装置及びその方法 |
| US7978157B2 (en) | 2004-02-04 | 2011-07-12 | Lg Display Co., Ltd. | Electro-luminescence display |
| JP2005222063A (ja) * | 2004-02-04 | 2005-08-18 | Lg Electron Inc | エレクトロ−ルミネセンス表示装置 |
| JP2005242359A (ja) * | 2004-02-25 | 2005-09-08 | Samsung Electronics Co Ltd | 液晶表示装置 |
| WO2005093701A1 (ja) * | 2004-03-29 | 2005-10-06 | Sony Corporation | 表示パネル、表示装置、半導体集積回路及び電子機器 |
| JP2005316188A (ja) * | 2004-04-28 | 2005-11-10 | Sony Corp | フラットディスプレイ装置の駆動回路及びフラットディスプレイ装置 |
| JP2006048040A (ja) * | 2004-07-29 | 2006-02-16 | Thomson Licensing | 表示装置での出力レベル制御及び／又はコントラスト制御のための方法及び装置 |
| JP2006227272A (ja) * | 2005-02-17 | 2006-08-31 | Seiko Epson Corp | 基準電圧発生回路、表示ドライバ、電気光学装置及び電子機器 |
| JP2006227271A (ja) * | 2005-02-17 | 2006-08-31 | Seiko Epson Corp | 基準電圧選択回路、基準電圧発生回路、表示ドライバ、電気光学装置及び電子機器 |
| JP2006243231A (ja) * | 2005-03-02 | 2006-09-14 | Seiko Epson Corp | 基準電圧発生回路、表示ドライバ、電気光学装置及び電子機器 |
| JP2006243233A (ja) * | 2005-03-02 | 2006-09-14 | Seiko Epson Corp | 基準電圧発生回路、表示ドライバ、電気光学装置及び電子機器 |
| JP2006243232A (ja) * | 2005-03-02 | 2006-09-14 | Seiko Epson Corp | 基準電圧発生回路、表示ドライバ、電気光学装置及び電子機器 |
| US7663586B2 (en) | 2005-03-02 | 2010-02-16 | Seiko Epson Corporation | Reference voltage generation circuit, display driver, electro-optical device, and electronic instrument |
| JP2006293347A (ja) * | 2005-04-13 | 2006-10-26 | Samsung Sdi Co Ltd | 有機発光表示装置 |
| JP2006293363A (ja) * | 2005-04-13 | 2006-10-26 | Samsung Sdi Co Ltd | 有機発光表示装置 |
| US7911541B2 (en) | 2005-06-28 | 2011-03-22 | Hitachi Displays, Ltd. | Liquid crystal display device |
| US7639222B2 (en) | 2005-10-04 | 2009-12-29 | Chunghwa Picture Tubes, Ltd. | Flat panel display, image correction circuit and method of the same |
| US8330690B2 (en) | 2005-12-27 | 2012-12-11 | Samsung Electronics Co., Ltd. | Gamma control circuit and method thereof |
| US7696967B2 (en) | 2005-12-27 | 2010-04-13 | Samsung Electronics Co., Ltd. | Gamma control circuit and method thereof |
| JP2014132366A (ja) * | 2006-06-30 | 2014-07-17 | Thomson Licensing | 可変基準駆動信号を備えたディスプレイ装置を駆動する方法及び装置 |
| JP2008015518A (ja) * | 2006-06-30 | 2008-01-24 | Thomson Licensing | 可変基準駆動信号を備えたディスプレイ装置を駆動する方法及び装置 |
| JP2007183670A (ja) * | 2007-03-19 | 2007-07-19 | Seiko Epson Corp | 基準電圧発生回路、表示ドライバ、電気光学装置及び電子機器 |
| JP2007171997A (ja) * | 2007-03-19 | 2007-07-05 | Seiko Epson Corp | 基準電圧発生回路、表示ドライバ、電気光学装置及び電子機器 |
| JP2009069199A (ja) * | 2007-09-10 | 2009-04-02 | Oki Semiconductor Co Ltd | Ｌｃｄパネル駆動回路 |
| JP2011133888A (ja) * | 2009-12-22 | 2011-07-07 | Samsung Electronics Co Ltd | 駆動回路及びこれを有する表示装置 |
| WO2011080963A1 (ja) * | 2009-12-28 | 2011-07-07 | シャープ株式会社 | 表示装置 |
| JP2011227324A (ja) * | 2010-04-21 | 2011-11-10 | Panasonic Corp | 映像表示装置 |
| JP2012181330A (ja) * | 2011-03-01 | 2012-09-20 | Funai Electric Co Ltd | 液晶表示装置 |
| JP2016133670A (ja) * | 2015-01-20 | 2016-07-25 | 株式会社ジャパンディスプレイ | 液晶表示装置 |
| JP2018531425A (ja) * | 2015-10-13 | 2018-10-25 | 深▲セン▼市華星光電技術有限公司 | Ｏｌｅｄ表示パネルのコントラスト比向上方法及びそのシステム |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20020013714A (ko) | 2002-02-21 |
| JP3651371B2 (ja) | 2005-05-25 |
| TW559770B (en) | 2003-11-01 |
| US20020011979A1 (en) | 2002-01-31 |
| KR100432290B1 (ko) | 2004-05-22 |
| US6801178B2 (en) | 2004-10-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3651371B2 (ja) | 液晶駆動回路及び液晶表示装置 | |
| JP4986334B2 (ja) | 液晶表示装置及びその駆動方法 | |
| JP3718607B2 (ja) | 液晶表示装置及び映像信号線駆動装置 | |
| KR100965571B1 (ko) | 액정표시장치와 그 구동방법 | |
| JP4719429B2 (ja) | 表示装置の駆動方法及び表示装置 | |
| KR100584056B1 (ko) | 표시 장치 및 표시용 구동 회로 | |
| US8031154B2 (en) | Display device | |
| JP3335560B2 (ja) | 液晶表示装置および液晶表示装置の駆動方法 | |
| JP2010181904A (ja) | 液晶駆動回路及び液晶表示装置 | |
| JP4390469B2 (ja) | 画像表示装置、該画像表示装置に用いられる信号線駆動回路及び駆動方法 | |
| JP2003066918A (ja) | 表示装置 | |
| KR101147121B1 (ko) | 데이터 전송장치 및 전송방법과 이를 이용한 화상표시장치의 구동장치 및 구동방법 | |
| KR100229616B1 (ko) | 다계조처리장치 | |
| JP4910499B2 (ja) | 表示ドライバ、電気光学装置、電子機器及び駆動方法 | |
| WO1998002773A1 (fr) | Dispositif d'affichage | |
| KR101363652B1 (ko) | 액정표시장치 및 그의 고속구동 방법 | |
| JP2003295843A (ja) | 液晶表示装置及びその駆動方法 | |
| JPH04304495A (ja) | 液晶ディスプレイ駆動回路 | |
| JP2003005695A (ja) | 表示装置および多階調表示方法 | |
| JPH09106267A (ja) | 液晶表示装置及びその駆動方法 | |
| JP2001272655A (ja) | 液晶表示装置の駆動方法および駆動装置 | |
| JPH08114784A (ja) | 液晶表示装置 | |
| JP2000305534A (ja) | 液晶駆動回路及び液晶表示装置 | |
| JPH06161391A (ja) | 液晶駆動回路 | |
| KR100870495B1 (ko) | 액정 표시 장치 및 그 구동 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040805 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20041102 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050104 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050201 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050214 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080304 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090304 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100304 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110304 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110304 Year of fee payment: 6 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110304 Year of fee payment: 6 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110304 Year of fee payment: 6 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110304 Year of fee payment: 6 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110304 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120304 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130304 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130304 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140304 Year of fee payment: 9 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |