JP2009069199A - Ｌｃｄパネル駆動回路 - Google Patents

Ｌｃｄパネル駆動回路 Download PDF

Info

Publication number
JP2009069199A
JP2009069199A JP2007234412A JP2007234412A JP2009069199A JP 2009069199 A JP2009069199 A JP 2009069199A JP 2007234412 A JP2007234412 A JP 2007234412A JP 2007234412 A JP2007234412 A JP 2007234412A JP 2009069199 A JP2009069199 A JP 2009069199A
Authority
JP
Japan
Prior art keywords
amplifier
lcd panel
gradation
group
gradation voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2007234412A
Other languages
English (en)
Other versions
JP5086010B2 (ja
Inventor
Kenichi Miyamoto
健一 宮本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Lapis Semiconductor Co Ltd
Oki Micro Design Co Ltd
Original Assignee
Oki Semiconductor Co Ltd
Oki Micro Design Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Semiconductor Co Ltd, Oki Micro Design Co Ltd filed Critical Oki Semiconductor Co Ltd
Priority to JP2007234412A priority Critical patent/JP5086010B2/ja
Priority to US12/173,539 priority patent/US20090066732A1/en
Publication of JP2009069199A publication Critical patent/JP2009069199A/ja
Application granted granted Critical
Publication of JP5086010B2 publication Critical patent/JP5086010B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3685—Details of drivers for data electrodes
    • G09G3/3688—Details of drivers for data electrodes suitable for active matrices only
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0297—Special arrangements with multiplexing or demultiplexing of display data in the drivers for data electrodes, in a pre-processing circuitry delivering display data to said drivers or in the matrix panel, e.g. multiplexing plural data signals to one D/A converter or demultiplexing the D/A converter output to multiple columns
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0233—Improving the luminance or brightness uniformity across the screen
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal (AREA)

Abstract

【課題】集中アンプ方式でも階調ムラを抑えることができるＬＣＤパネル駆動回路を提供することができるＬＣＤパネル駆動回路を提供する。
【解決手段】ソースドライバ１６は、ソース端子ｓ１〜ｓ９６０を備えており、これらｓ１〜ｓ３２０、ｓ３２１〜ｓ６４０、ｓ６４１〜ｓ９６０の３つのソース端子群ｓｃ１〜ｓｃ３に区分する。この３つのソース端子群ｓｃ１〜ｓｃ３の各々にデコーダ群ｄｅｃ１〜ｄｅｃ３、バス配線ｂｕｓ１〜ｂｕｓ３、アンプ群ａｍｐ１〜ａｍｐ３を一つずつ割り当て、区分毎に集中アンプ方式によりＬＣＤパネルを駆動する。
【選択図】図２

Description

本発明は、ＬＣＤパネル駆動回路に関するものである。
従来、複数レベルの階調電圧によりＬＣＤパネル（液晶パネル）を駆動する回路が種々提案されている（例えば特許文献１参照）。
ＬＣＤパネル駆動回路（ソースドライバ）には、例えば分散アンプ方式と集中アンプ方式とがあり、図１０に分散アンプ方式のＬＣＤパネル駆動回路１００Ａを、図１１に集中アンプ方式のＬＣＤパネル駆動回路１００Ｂを示した。なお、何れも一例としてＱＶＧＡ（解像度：３２０×２４０）サイズのＬＣＤパネルを６４階調の階調電圧で駆動するＬＣＤパネル駆動回路である。
図１０に示すように、分散アンプ方式のＬＣＤパネル駆動回路１００Ａは、３２０×３（横方向の画素数×ＲＧＢ３色）＝９６０個のソース端子ｓ１〜ｓ９６０の各々に対して設けられたアンプａ１〜ａ９６０と、各アンプに対応して設けられた９６０個のデコーダを含むデコーダ群ｄｅｃと、を備えた構成である。各デコーダは、図示は省略したが階調数分の６４個のスイッチで構成され、図示しない階調電位出力回路から出力された１〜６４階調レベルの階調電圧が各スイッチに入力される。そして、各デコーダは、画像データに応じて何れかのスイッチをオンし、対応するアンプに階調電圧を出力する構成である。各ソース端子は、図示は省略したがＴＦＴ（薄膜トランジスタ）のソースに接続され、図示しないゲートドライバによりＴＦＴのゲートがオンされると、ソース端子ｓ１に出力された階調電圧によりその画素の液晶容量が充電される。
また、図１１に示すように、集中アンプ方式のＬＣＤパネル駆動回路１００Ｂは、６４階調分のアンプａ１〜ａ６４と、図１０と同様のデコーダ群ｄｅｃとを備えた構成である。各アンプａ１〜ａ６４には、図示しない階調電圧出力回路からｔａｐ１〜ｔａｐ６４の階調電圧が入力される。デコーダの動作は図１０の場合と同様である。各デコーダは６４個のスイッチで構成され、各スイッチは配線Ｌ１〜Ｌ６４が接続される。配線Ｌ１〜Ｌ６４には、アンプａ１〜ａ６４の出力端子ｋ１〜ｋ６４が接続される。従って、例えば画像に応じてソース端子ｓ１に対応するデコーダのスイッチの何れかが選択されてオンされると、アンプの出力端子ｋ１〜ｋ６４の何れかがソース端子ｓ１と接続され、オンされたスイッチに対応する階調電圧がソース端子に出力される。
図１２は、ＬＣＤパネル駆動回路１００Ａ、１００Ｂにおける各アンプの具体的な構成を示しており、レールツーレール差動入力段１０２と、ｐチャンネルのＭＯＳ−ＦＥＴ１０４ｐ及びｎチャンネルのＭＯＳ−ＦＥＴ１０４ｎから成るＣＭＯＳ１０４と、により構成されている。なお、集中アンプ方式の場合、一つのアンプで全チャンネル（９６０個）を駆動する場合があり得るため、分散アンプ方式よりもドライブ能力の高いアンプを用いる必要がある。
分散アンプ方式の場合、各アンプが１画素の液晶容量を駆動するため、高速化が可能となるがソース端子の数だけアンプが必要となり消費電流が大きくなって電源回路の負担が重くなる。
一方、集中アンプ方式では、表示する画像によってはアンプの負荷が無負荷から全チャンネル駆動の最大負荷まで変動するため、これに対する安定したアンプ性能と全チャンネル駆動を１サイクル内で行うために高スルーレートであることが要求される。
集中アンプ方式では、アンプ数が少ないためレイアウト面積を小さくすることができると共に消費電流を小さくすることができるため携帯電話やデジタルカメラ等の主に小型液晶パネルを用いた装置に使用される。
特開２００３−１２２３２５号公報
しかしながら、集中アンプ方式では、図１３に示すように、アンプの回路ブロック１０６の他に電源回路等の他回路ブロック１０８が配置された場合、各アンプと各ソース端子との間の配線の長さがソース端子の位置によって大きく差があり、これが配線抵抗１１０の差となって階調ムラの原因となる。例えば図１３に示すようにアンプに近いソース端子ｓ１と最遠のソース端子ｓ９６０とでは、同じ階調電圧を出力する場合でもソース端子ｓ１の方は画像書き込みの１サイクル内に所望の電圧に達するが、ソース端子ｓ９６０の方は１サイクル内に所望の電圧に達しない場合があり、これが階調ムラとなって現れる。
例えば図１４には、ソース端子ｓ１とｓ９６０に最も高い階調電圧ｔａｐ１が印加されたときにおけるソース端子ｓ１、ｓ９６０の出力電圧波形ｖ１、ｖ９６０、アンプａ１のＭＯＳ−ＦＥＴ１０４ｐのゲート電圧ｐ１、アンプａ１の出力端子ｋ１の出力電圧波形ｖｋ１を示した。同図に示すように、出力電圧波形ｖ１とｖ９６０を比較すると、１サイクル終了時点においてｖ１よりもｖ９６０の方が電圧が低くなっており、これが階調ムラの原因となる。
また、集中アンプ方式を使用した場合、前述したようにアンプの負荷が画像によって大きく変わるため最大負荷に対してアンプのスルーレートが不足するが、これを補うためにアンプのドライブ能力を上げすぎると無負荷の場合に発振する等安定性が行われる場合がある。このため、一般的にはＱＶＧＡ以上のサイズに用いるアモルファスシリコンＴＦＴや低温ポリシリコンＴＦＴでは、分散アンプ方式を使用する場合がほとんどであるが、前述したように分散アンプ方式では消費電流が増大する等の問題がある。
本発明は、上述した課題を解決するために提案されたものであり、集中アンプ方式でも階調ムラを抑えることができるＬＣＤパネル駆動回路を提供することを目的とする。
上記目的を達成するために、請求項１記載の発明は、互いに異なる階調電圧を出力する、所定階調数分のアンプから成るアンプ群と、画像に応じた階調電圧をＱＶＧＡサイズ以上の所定サイズのＬＣＤパネルの液晶画素に印加する、前記所定階調数より多く且つ前記所定サイズに対応した数分の階調電圧出力端子から成る階調電圧出力端子群と、前記アンプ群から出力された互いに異なる階調電圧の中から画像に応じた階調電圧を選択して、対応する階調電圧出力端子に出力するデコーダから成るデコーダ群と、を備えたＬＣＤパネル駆動回路であって、前記階調電圧出力端子群及び前記デコーダ群を複数に区分し、当該区分毎に前記アンプ群を備えたことを特徴とする。
また、請求項２記載の発明は、互いに異なる階調電圧を出力する、所定階調数分のアンプから成るアンプ群と、画像に応じた階調電圧を所定サイズのＬＣＤパネルの液晶画素に印加する、前記所定階調数より多く且つ前記所定サイズに対応した数分の階調電圧出力端子から成る階調電圧出力端子群と、前記アンプ群から出力された互いに異なる階調電圧の中から画像に応じた階調電圧を選択して、対応する階調電圧出力端子に出力するデコーダから成るデコーダ群と、を備えたＬＣＤパネル駆動回路であって、前記階調電圧出力端子群及び前記デコーダ群を複数に区分し、当該区分毎に前記アンプ群を備えたことを特徴とする。
請求項１及び請求項２記載の発明によれば、階調電圧出力端子群及びデコーダ群を複数に区分し、当該区分毎にアンプ群を備えた構成とし、区分毎に集中アンプ方式によりＬＣＤパネルを駆動する。これにより、従来の集中アンプ方式と比較して消費電流は増えるものの、アンプ１個当たりの負荷は１／区分数になるため、階調ムラを抑えることができると共にスルーレートを向上させることができる。
なお、請求項３に記載したように、複数の前記アンプ群の、同一階調の階調電圧を出力するアンプの出力の各々を互いに接続した構成としてもよい。これにより、区分間における階調ムラを抑えることができる。
また、請求項４に記載したように、各アンプ群のアンプが、所定順序に従って同じ並びで配置されている構成としてもよい。
請求項５記載の発明は、互いに異なる階調電圧を出力する、所定階調数分のアンプから成るアンプ群と、画像に応じた階調電圧をＱＶＧＡサイズ以上の所定サイズのＬＣＤパネルの液晶画素に印加する、前記所定階調数より多く且つ前記所定サイズに対応した数分の階調電圧出力端子から成る階調電圧出力端子群と、前記アンプ群から出力された互いに異なる階調電圧の中から画像に応じた階調電圧を選択して、対応する階調電圧出力端子に出力するデコーダから成るデコーダ群と、を備えたＬＣＤパネル駆動回路であって、前記アンプ毎に設けられ、前記アンプの負荷が所定の大きさになった場合に前記アンプの出力を補助するサブアンプを備えたことを特徴とする。
請求項６記載の発明は、互いに異なる階調電圧を出力する、所定階調数分のアンプから成るアンプ群と、画像に応じた階調電圧を所定サイズのＬＣＤパネルの液晶画素に印加する、前記所定階調数より多く且つ前記所定サイズに対応した数分の階調電圧出力端子から成る階調電圧出力端子群と、前記アンプ群から出力された互いに異なる階調電圧の中から画像に応じた階調電圧を選択して、対応する階調電圧出力端子に出力するデコーダから成るデコーダ群と、を備えたＬＣＤパネル駆動回路であって、前記アンプ毎に設けられ、前記アンプの負荷が所定の大きさになった場合に前記アンプの出力を補助するサブアンプを備えたことを特徴とする。
請求項５及び請求項６記載の発明によれば、各アンプにその出力を補助するサブアンプを備えた構成とし、サブアンプはアンプの負荷が所定の大きさになった場合にのみアンプの出力を補助するため、階調ムラを抑えることができると共に無駄な消費電流を抑えることができる。
なお、請求項７に記載したように、前記サブアンプは、第１のｐチャンネルＭＯＳ−ＦＥＴ及び第１の電流源を含む第１の増幅段と、第１のｎチャンネルＭＯＳ−ＦＥＴ及び第２の電流源を含む第２の増幅段と、第１のｐチャンネルＭＯＳ−ＦＥＴと接続された第２のＰチャンネルＭＯＳ−ＦＥＴ及び前記第１のｎチャンネルＭＯＳ−ＦＥＴと接続された第２のｎチャンネルＭＯＳ−ＦＥＴから成るＣＭＯＳ回路と、を含む構成としてもよい。
また、請求項８に記載したように、各アンプが、対応する複数の前記サブアンプに挟まれて各々配置された構成としてもよい。これにより、階調電圧出力端子に均一に電圧供給することができる。
また、請求項９に記載したように、前記所定階調数が、前記ＬＣＤパネルで表示可能な階調数と同一である構成としてもよい。
また、請求項１０に記載したように、前記ＬＣＤパネルは、単一の前記ＬＣＤパネル駆動回路により駆動される構成としてもよい。
また、請求項１１に記載したように、前記デコーダ群は、前記階調電圧出力端子と同数のデコーダから成る構成としてもよい。
また、請求項１２に記載したように、前記階調電圧出力端子群は、９６０個以上の前記階調電圧出力端子から成る構成としてもよい。
以上説明したように本発明によれば、集中アンプ方式でも階調ムラを抑えることができる、という効果を奏する。
以下、本発明の好ましい実施の形態について図面を参照しながら詳細に説明する。
（第１実施形態）
図１は、本発明の第１実施形態に係るＬＣＤ装置１０を示す回路構成図である。このＬＣＤ装置１０は、ＬＣＤ（液晶）パネル１２、ゲートドライバ１４、及びソースドライバ１６を含んで構成されている。
ＬＣＤパネル１２は、ｎ本のゲートラインＧ１〜Ｇｎを駆動するゲートドライバ１４、ｍ本のソースラインＳ１〜Ｓｍを駆動するソースドライバ１６によって駆動される。なお、ゲートドライバ１４及びソースドライバ１６は、各々単一の回路、例えば同一基板上に形成された回路で構成されている。すなわち、ＬＣＤパネル１２は、単一のゲートドライバ１４及びソースドライバ１６により駆動される。
ＬＣＤパネル１２は、スイッチトランジスタＴＲ１１〜ＴＲｎｍ、液晶容量（液晶画素）ＣＸ１１〜ＣＸｎｍ、及び電圧レベルＶｃｏｍを印加する共通電極（図示省略）により構成された液晶画素がマトリクス状に配置された構成である。スイッチトランジスタは、本実施形態ではＴＦＴ（Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ）により構成されるが、これに限られるものではない。
ソースドライバ１６は、各ソースラインＳ１〜Ｓｍに対して、画像に応じて所定階調数分の階調電圧を出力する。なお、本実施形態では、所定階調数は、一例としてＬＣＤパネル１２で表示可能な階調数と同一である６４とする。すなわち、ソースドライバ１６は、６４レベルの階調電圧を各ソースラインＳ１〜Ｓｍに出力することができる。
所望の画像をＬＣＤパネル１２に画像表示する際、ゲートドライバ１４は、ゲートラインＧ１からゲートラインＧｎまで順次ハイレベルにする。ソースドライバ１６は、これに同期して、ハイレベルになっているゲートラインに相当する行の画像に応じた階調電圧を各ソースラインＳ１〜Ｓｍに順次出力することにより、各行の液晶容量が順次充電され、画像がＬＣＤパネル１２に表示される。
なお、本実施形態では、一例としてＬＣＤパネル１２はＱＶＧＡサイズ、すなわち解像度が３２０×２４０サイズのカラーＬＣＤであるものとして説明する。従って、ｎ＝２４０、ｍ＝９６０（３２０×３色）であるものとして説明する。
図２には、ソースドライバ１６の具体的な構成を示した。ソースドライバ１６は、ソースラインＳ１〜Ｓ９６０に設けられるソース端子（階調電圧出力端子）ｓ１〜ｓ９６０を備えている。
本実施形態では、ソース端子ｓ１〜ｓ９６０を一例としてｓ１〜ｓ３２０、ｓ３２１〜ｓ６４０、ｓ６４１〜ｓ９６０の３つのソース端子群ｓｃ１〜ｓｃ３に区分しており、ソース端子群ｓｃ１〜ｓｃ３の各々にはデコーダ群ｄｅｃ１〜ｄｅｃ３、バス配線ｂｕｓ１〜ｂｕｓ３、アンプ群ａｍｐ１〜ａｍｐ３が一つずつ割り当てられている。
アンプ群ａｍｐ１は、階調数分、すなわち６４個のアンプａ１〜ａ６４で構成されており、アンプａ１〜ａ６４の各々には、図示しない階調信号出力回路から出力された６４レベルの階調信号ｔａｐ１〜ｔａｐ６４のうち一つの階調信号が入力される。なお、各アンプの具体的な構成は、図１２に示したのと同様であるので説明は省略する。
デコーダ群ｄｅｃ１は、図３に示すように、ソース端子群ｓｃ１のソース端子の数と同数の３２０個のデコーダｄ１〜ｄ３２０で構成されている。同様に、デコーダ群ｄｅｃ２はデコーダｄ３２１〜ｄ６４０で構成され、デコーダ群ｄｅｃ３はデコーダｄ６４１〜ｄ９６０で構成されている。
各デコーダは、スイッチｓｗ１〜ｓｗ６４で構成されており、バス配線ｂｕｓ１は６４本の配線Ｌ１〜Ｌ６４で構成されている。各デコーダのスイッチｓｗ１〜ｓｗ６４は、配線Ｌ１〜Ｌ６４に各々接続されている。また、アンプａ１〜ａ６４の出力端子ｋ１〜ｋ６４も配線Ｌ１〜Ｌ６４に接続されている。
従って、例えば図示しない制御部により画像に応じてデコーダｄ１のスイッチｓｗ１〜ｓｗ６４の何れかが選択されてオンされると、アンプの出力端子ｋ１〜ｋ６４の何れかがソース端子ｓ１と接続され、オンされたスイッチに対応する階調電圧がソース端子に出力される。
なお、アンプ群ａｍｐ２、ａｍｐ３、バス配線ｂｕｓ２、ｂｕｓ３、デコーダ群ｄｅｃ２、ｄｅｃ３もアンプ群ａｍｐ１、バス配線ｂｕｓ１、デコーダ群ｄｅｃ１と同様であるので詳細な説明は省略する。また、図２に示すように、各アンプ群のアンプは、所定順序に従って同じ並び、すなわちｔａｐ１〜ｔａｐ６４までの階調信号の大きさの順序に従って同じ並びで各々配置されている。
このように、本実施形態では、ソース端子ｓ１〜ｓ９６０、デコーダｄ１〜ｄ９６０を各々３つに区分し、その区分毎にアンプ群を設けた分散型集中アンプ方式とも言うべき構成としている。このため、従来の分散アンプ方式と比較してアンプの数を１／３にすることができ、消費電流を大幅に低減することができる。
また、従来の集中アンプ方式と比較して消費電流は増えるものの、アンプ１個当たりの負荷は１／３になるため、スルーレートを向上させることができると共に、高負荷のＬＣＤパネルへの画像の書き込みも可能となる。
図４には、本実施形態に係るソースドライバ１６によりソース端子ｓ１〜ｓ９６０全てに最も高い階調電圧ｔａｐ１が印加されたときにおけるソース端子ｓ１、ｓ３２１、ｓ６４１の出力電圧波形ｖ１、アンプａ１のＭＯＳ−ＦＥＴ１０４ｐのゲート電圧ｐ１、同条件における図１１に示す従来回路におけるソース端子ｓ１の出力電圧波形ｖ２、アンプａ１のｐチャンネルＭＯＳ−ＦＥＴ１０４ｐのゲート電圧ｐ２を示した。同図に示すように、出力電圧波形ｖ１とｖ２を比較すると、ｖ１の方が階調電圧ｔａｐ１に到達するのが早く、スルーレートが向上しているのが判る。
ところで、図２の構成では、デコーダ群、バス配線、及びアンプ群のセットを３組設けた構成としているが、このような構成の場合、アンプの製造誤差等があった場合、各組で同一階調を出力しても、各組の間で階調ムラが発生する場合がある。例えば異なるセットに属するソース端子ｓ１〜ｓ３２０、ｓ３２１〜６４０、ｓ６４１〜ｓ９６０にアンプａ１、ａ６５、ａ１２９から階調電圧ｔａｐ１を各々出力させた場合に、各セット間で出力電圧波形にばらつきが生じ、階調ムラとなる場合がある。
そこで、図５に示すように、同一階調の階調電圧を出力するアンプの出力端子の各々を互いに接続し、バス配線を分割せずに６４本の配線Ｌ１〜Ｌ６４で構成された単一のバス配線ｂｕｓとする構成としてもよい。すなわち、例えば同一階調の階調電圧を出力するアンプａ１、ａ６５、ａ１２９の出力端子ｋ１、ｋ６５、ｋ１２９を配線Ｌ１によって接続する。その他のアンプについても同様に接続する。
これにより、各セット間における階調ムラを抑制することができる。また、各ソース端子には３つのアンプから階調電圧が出力されることになるため、スルーレートを向上させることができ高速に画像を書き込むことが可能となる。
なお、本実施形態では、ソース端子を３つに区分した場合について説明したが、これに限らず、区分数を２としてもよいし、４以上としてもよい。区分数は、多いほど階調ムラをより抑えることができるが、あまり多すぎるとアンプの数が多くなり消費電流をあまり抑えることができなくなる。従って、従来と比較して階調ムラを抑えつつ消費電流も抑えることができる程度の数にすることが好ましい。
（第２実施形態）
次に、本発明の第２実施形態について説明する。なお、第１実施形態と同一部分については同一符号を付し、その詳細な説明は省略する。
図６には、本発明の第２実施形態に係るＬＣＤ装置１０Ａを示した。同図に示すように、ＬＣＤ装置１０Ａは、図１１に示したのと同様の９６０個のデコーダから成るデコーダ群ｄｅｃ、図５に示したのと同様のバス配線ｂｕｓ、図５に示したのと同様のアンプ群ａｍｐ１、アンプと同数の６４個のサブアンプｓａ１〜ｓａ６４から成るサブアンプ群ｓａｍｐ１、サブアンプｓａ６５〜ｓａ１２８から成るサブアンプ群ｓａｍｐ２により構成されている。
アンプａ１には、その出力を補助するために、サブアンプ群ｓａｍｐ１のサブアンプｓａ１、サブアンプ群ｓａｍｐ２のサブアンプｓａ６５が割り当てられており、その出力端子ｋｓ１、ｋｓ６５はメインのアンプａ１の出力端子ｋ１と同様に配線Ｌ１に接続されている。アンプａ２〜ａ６４についても同様であり、各アンプに２つのサブアンプが割り当てられている。
図７には、各サブアンプの具体的構成を示した。各サブアンプは同一構成であり、同図に示すように、２つの増幅段ｓｕｂｐ（第１の増幅段）、ｓｕｂｎ（第２の増幅段）、ｐチャンネルのＭＯＳ−ＦＥＴ１１２ｐ（第２のｐチャンネルＭＯＳ−ＦＥＴ）及びｎチャンネルのＭＯＳ−ＦＥＴ１１２ｎ（第２のｎチャンネルＭＯＳ−ＦＥＴ）から成るＣＭＯＳ回路１１２により構成されている。
増幅段ｓｕｂｐは、ｐチャンネルのＭＯＳ−ＦＥＴ１１４（第１のｐチャンネルＭＯＳ−ＦＥＴ）、電流源１１６、及び抵抗１１８を含んで構成されており、増幅段ｓｕｂｎは、ｎチャンネルのＭＯＳ−ＦＥＴ１２０（第１のｎチャンネルＭＯＳ−ＦＥＴ）、電流源１２２、及び抵抗１２４を含んで構成されている。
そして、ＭＯＳ−ＦＥＴ１１４のゲートは、担当するメインアンプのＭＯＳ−ＦＥＴ１０４ｐのゲートと、ＭＯＳ−ＦＥＴ１２０のゲートは、担当するメインアンプのＭＯＳ−ＦＥＴ１０４ｎのゲートと各々接続される。
各メインアンプのＭＯＳ−ＦＥＴ１０４ｐのゲート電圧は、そのメインアンプの負荷が大きくなるに従って低くなる。すなわち、メインアンプの負荷の大きさは、ＭＯＳ−ＦＥＴ１０４ｐのゲート電圧と関連がある。ここで、負荷が大きくなる場合としては、例えば全てのソース端子にそのメインアンプからの階調電圧が出力されるような場合がある。
メインアンプを補助する２つのサブアンプは、メインアンプの負荷が所定の大きさ以上になりＭＯＳ−ＦＥＴ１０４ｐのゲート電圧が所定値以下になった場合に動作するように、また、ＭＯＳ−ＦＥＴ１０４ｐのゲート電圧が所定値未満の場合には、サブアンプの出力がハイインピーダンスとなるように、サブアンプを構成する各素子の定数等が定められる。ここで、所定値は、ＭＯＳ−ＦＥＴ１０４ｐのゲート電圧がその値以下の場合に各サブアンプが動作すれば、ソース端子に出力される階調電圧の低下を抑えることができる、すなわち階調ムラを抑えることができる値に設定される。
これにより、メインアンプの負荷が所定の大きさ以上になりＭＯＳ−ＦＥＴ１０４ｐのゲート電圧が所定値以下となると、各サブアンプが動作してメインアンプの出力を補助するため、ソース端子に出力される階調電圧の低下が抑えられ、階調ムラを抑えることができる。また、メインアンプの負荷が所定の大きさ未満になりＭＯＳ−ＦＥＴ１０４ｐのゲート電圧が所定値を越えると、各サブアンプは動作せずその出力はハイインピーダンスとなる。
このように、本実施形態では、メインアンプの負荷が重い場合にのみサブアンプを動作させる構成としたので、スルーレートを向上させることができると共に無駄な消費電流を抑えることができる。また、本実施形態では、各アンプが、対応する２つのサブアンプで挟まれるように配置されているので、階調電圧出力端子に均一に電圧供給することができる。
図８には、本実施形態に係るソースドライバ１６によりソース端子ｓ１〜ｓ９６０全てに最も高い階調電圧ｔａｐ１が印加されたときにおけるソース端子ｓ１の出力電圧波形ｖ１、アンプａ１のＭＯＳ−ＦＥＴ１０４ｐのゲート電圧ｐ１、サブアンプｓａ１のｐチャンネルＭＯＳ−ＦＥＴ１１２ｐのゲート電圧ｓｐ１、同条件における図１１に示す従来回路におけるソース端子ｓ１の出力電圧波形ｖ２を示した。同図に示すように、メインアンプのＭＯＳ−ＦＥＴ１０４ｐのゲート電圧ｐ１が大きく低下して所定値以下になると、これに伴ってサブアンプのＭＯＳ−ＦＥＴ１１２ｐのゲート電圧ｓｐ１も低下してサブアンプが動作し、メインアンプと２つのサブアンプによりソース端子ｓ１に階調電圧が出力される。このため、出力電圧波形ｖ１とｖ２とを比較すれば判るように、ｖ１の方が階調電圧ｔａｐ１に到達するのが早く、スルーレートを向上させることができる。
また、図９には、本実施形態に係るソースドライバ１６によりソース端子ｓ１にのみ階調電圧ｔａｐ１が印加されたときにおけるソース端子ｓ１の出力電圧波形ｖ１、アンプａ１のｐチャンネルＭＯＳ−ＦＥＴ１０４ｐのゲート電圧ｐ１、サブアンプｓａ１のｐチャンネルＭＯＳ−ＦＥＴ１１２ｐのゲート電圧ｓｐ１、同条件における図１１に示す従来回路におけるソース端子ｓ１の出力電圧波形ｖ２を示した。同図に示すように、１チャンネルのみの駆動であるため、メインアンプのＭＯＳ−ＦＥＴ１０４ｐのゲート電圧ｐ１の低下が小さく所定値以下にならないため、サブアンプのＭＯＳ−ＦＥＴ１１２ｐのゲート電圧ｓｐ１もほぼ一定のままとなってサブアンプは動作せず、メインアンプのみによりソース端子ｓ１に階調電圧が出力される。このため、出力電圧波形ｖ１とｖ２とを比較すれば判るように、ｖ１の方が階調電圧ｔａｐ１に到達するのが早く、スルーレートを向上させることができると共に、サブアンプを動作させないので無駄な消費電流を抑えることができる。
なお、本実施形態では、２つのサブアンプ群によりメインアンプを補助する場合について説明したが、これに限らず、サブアンプ群を一つとしてもよい。
また、上記各実施形態では、ＱＶＧＡサイズのＬＣＤパネルに本発明を適用した場合について説明したが、これに限らず、ＷＱＶＧＡ（４００×２４０）サイズ、ＶＧＡ（６４０×４８０）等、ＱＶＧＡサイズ以上のＬＣＤパネルにも本発明を適用可能である。
また、本発明は、ソース端子の数が多くなるＱＶＧＡサイズ以上（ソース端子の数が９６０以上）のＬＣＤパネルの駆動回路に適用することで特に効果が顕著であるが、ＱＶＧＡサイズ未満のＬＣＤパネルにも本発明を適用可能であることはいうまでもない。
第１実施形態に係るＬＣＤ装置の構成図である。 第１実施形態に係るソースドライバの構成図である。 デコーダ及ぶバス配線の構成図である。 ソース端子に出力される電圧波形等の線図である。 第１実施形態に係るソースドライバの変形例の構成図である。 第２実施形態に係るソースドライバの構成図である。 サブアンプの構成図である。 重負荷時におけるソース端子に出力される電圧波形等の線図である。 軽負荷時におけるソース端子に出力される電圧波形等の線図である。 従来における分散アンプ方式におけるソースドライバの構成図である。 従来における集中アンプ方式におけるソースドライバの構成図である。 アンプの構成図である。 従来における集中アンプ方式におけるソースドライバの構成図である。 従来の集中アンプ方式のソースドライバによりソース端子に出力される電圧波形等の線図である。
符号の説明
１０、１０Ａ ＬＣＤ装置
１２ ＬＣＤパネル
１４ ゲートドライバ
１６ ソースドライバ
ａ１〜ａ６４ アンプ
ａｍｐ１、ａｍｐ２ アンプ群
ｂｕｓ、ｂｕｓ１、ｂｕｓ２ バス配線
ＣＸ１１〜ＣＸｎｍ 液晶容量
ｄ１〜ｄ９６０ デコーダ
ｄｅｃ１、ｄｅｃ２、ｄｅｃ３ デコーダ群
Ｇ１〜Ｇ１ｎ ゲートライン
ｋ１〜ｋ６４ 出力端子
ｋｓ１ 出力端子
Ｌ１〜Ｌ６４ 配線
Ｓ１〜Ｓｍ ソースライン
ｓ１〜ｓ９６０ ソース端子
ｓａ１〜ｓａ１２８ サブアンプ
ｓａｍｐ１、ｓａｍｐ２ サブアンプ群
ｓｃ１〜ｓｃ３ ソース端子群
ｓｗ１〜ｓｗ６４ スイッチ
ＴＲ１１〜ＴＲｎｍ スイッチトランジスタ

Claims (12)

  1. 互いに異なる階調電圧を出力する、所定階調数分のアンプから成るアンプ群と、
    画像に応じた階調電圧をＱＶＧＡサイズ以上の所定サイズのＬＣＤパネルの液晶画素に印加する、前記所定階調数より多く且つ前記所定サイズに対応した数分の階調電圧出力端子から成る階調電圧出力端子群と、
    前記アンプ群から出力された互いに異なる階調電圧の中から画像に応じた階調電圧を選択して、対応する階調電圧出力端子に出力するデコーダから成るデコーダ群と、
    を備えたＬＣＤパネル駆動回路であって、
    前記階調電圧出力端子群及び前記デコーダ群を複数に区分し、当該区分毎に前記アンプ群を備えたことを特徴とするＬＣＤパネル駆動回路。
  2. 互いに異なる階調電圧を出力する、所定階調数分のアンプから成るアンプ群と、
    画像に応じた階調電圧を所定サイズのＬＣＤパネルの液晶画素に印加する、前記所定階調数より多く且つ前記所定サイズに対応した数分の階調電圧出力端子から成る階調電圧出力端子群と、
    前記アンプ群から出力された互いに異なる階調電圧の中から画像に応じた階調電圧を選択して、対応する階調電圧出力端子に出力するデコーダから成るデコーダ群と、
    を備えたＬＣＤパネル駆動回路であって、
    前記階調電圧出力端子群及び前記デコーダ群を複数に区分し、当該区分毎に前記アンプ群を備えたことを特徴とするＬＣＤパネル駆動回路。
  3. 複数の前記アンプ群の、同一階調の階調電圧を出力するアンプの出力の各々を互いに接続したことを特徴とする請求項１又は請求項２記載のＬＣＤパネル駆動回路。
  4. 各アンプ群のアンプが、所定順序に従って同じ並びで配置されていることを特徴とする請求項１〜３の何れか１項に記載のＬＣＤパネル駆動回路。
  5. 互いに異なる階調電圧を出力する、所定階調数分のアンプから成るアンプ群と、
    画像に応じた階調電圧をＱＶＧＡサイズ以上の所定サイズのＬＣＤパネルの液晶画素に印加する、前記所定階調数より多く且つ前記所定サイズに対応した数分の階調電圧出力端子から成る階調電圧出力端子群と、
    前記アンプ群から出力された互いに異なる階調電圧の中から画像に応じた階調電圧を選択して、対応する階調電圧出力端子に出力するデコーダから成るデコーダ群と、
    を備えたＬＣＤパネル駆動回路であって、
    前記アンプ毎に設けられ、前記アンプの負荷が所定の大きさになった場合に前記アンプの出力を補助するサブアンプを備えたことを特徴とするＬＣＤパネル駆動回路。
  6. 互いに異なる階調電圧を出力する、所定階調数分のアンプから成るアンプ群と、
    画像に応じた階調電圧を所定サイズのＬＣＤパネルの液晶画素に印加する、前記所定階調数より多く且つ前記所定サイズに対応した数分の階調電圧出力端子から成る階調電圧出力端子群と、
    前記アンプ群から出力された互いに異なる階調電圧の中から画像に応じた階調電圧を選択して、対応する階調電圧出力端子に出力するデコーダから成るデコーダ群と、
    を備えたＬＣＤパネル駆動回路であって、
    前記アンプ毎に設けられ、前記アンプの負荷が所定の大きさになった場合に前記アンプの出力を補助するサブアンプを備えたことを特徴とするＬＣＤパネル駆動回路。
  7. 前記サブアンプは、
    第１のｐチャンネルＭＯＳ−ＦＥＴ及び第１の電流源を含む第１の増幅段と、
    第１のｎチャンネルＭＯＳ−ＦＥＴ及び第２の電流源を含む第２の増幅段と、
    第１のｐチャンネルＭＯＳ−ＦＥＴと接続された第２のＰチャンネルＭＯＳ−ＦＥＴ及び前記第１のｎチャンネルＭＯＳ−ＦＥＴと接続された第２のｎチャンネルＭＯＳ−ＦＥＴから成るＣＭＯＳ回路と、
    を含むことを特徴とする請求項５又は請求項６記載のＬＣＤパネル駆動回路。
  8. 各アンプが、対応する複数の前記サブアンプに挟まれて各々配置されたことを特徴とする請求項５〜７の何れか１項に記載のＬＣＤパネル駆動回路。
  9. 前記所定階調数が、前記ＬＣＤパネルで表示可能な階調数と同一であることを特徴とする請求項１〜８の何れか１項に記載のＬＣＤパネル駆動回路。
  10. 前記ＬＣＤパネルは、単一の前記ＬＣＤパネル駆動回路により駆動されることを特徴とする請求項１〜９の何れか１項に記載のＬＣＤパネル駆動回路。
  11. 前記デコーダ群は、前記階調電圧出力端子と同数のデコーダから成ることを特徴とする請求項１〜１０の何れか１項に記載のＬＣＤパネル駆動回路。
  12. 前記階調電圧出力端子群は、９６０個以上の前記階調電圧出力端子から成ることを特徴とする請求項１〜１１の何れか１項に記載のＬＣＤパネル駆動回路。
JP2007234412A 2007-09-10 2007-09-10 Ｌｃｄパネル駆動回路 Active JP5086010B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2007234412A JP5086010B2 (ja) 2007-09-10 2007-09-10 Ｌｃｄパネル駆動回路
US12/173,539 US20090066732A1 (en) 2007-09-10 2008-07-15 Lcd panel driving circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007234412A JP5086010B2 (ja) 2007-09-10 2007-09-10 Ｌｃｄパネル駆動回路

Publications (2)

Publication Number Publication Date
JP2009069199A true JP2009069199A (ja) 2009-04-02
JP5086010B2 JP5086010B2 (ja) 2012-11-28

Family

ID=40431395

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007234412A Active JP5086010B2 (ja) 2007-09-10 2007-09-10 Ｌｃｄパネル駆動回路

Country Status (2)

Country Link
US (1) US20090066732A1 (ja)
JP (1) JP5086010B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110181577A1 (en) * 2010-01-25 2011-07-28 Renesas Electronics Corporation Drive circuit and drive method

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015090414A (ja) * 2013-11-06 2015-05-11 シナプティクス・ディスプレイ・デバイス株式会社 表示駆動回路および表示装置
JP6782614B2 (ja) * 2016-11-21 2020-11-11 ラピスセミコンダクタ株式会社 出力回路及び液晶表示装置のデータドライバ

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07325555A (ja) * 1994-05-31 1995-12-12 Sharp Corp 信号増幅器および画像表示装置
JPH10333648A (ja) * 1997-06-03 1998-12-18 Mitsubishi Electric Corp 液晶表示装置
JP2002041004A (ja) * 2000-07-27 2002-02-08 Hitachi Ltd 液晶駆動回路及び液晶表示装置
JP2002215102A (ja) * 2001-01-15 2002-07-31 Hitachi Ltd 画像表示装置およびその駆動方法
JP2003167556A (ja) * 2001-11-29 2003-06-13 Hitachi Ltd マトリックス型表示装置、その駆動制御装置及び駆動制御方法
JP2004271930A (ja) * 2003-03-10 2004-09-30 Nec Electronics Corp 表示装置の駆動回路
JP2006235357A (ja) * 2005-02-25 2006-09-07 Koninkl Philips Electronics Nv 列電極駆動回路及びこれを用いた表示装置
JP2007219200A (ja) * 2006-02-17 2007-08-30 Nec Electronics Corp 表示装置、データドライバ、及び表示パネル駆動方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4766760B2 (ja) * 2001-03-06 2011-09-07 ルネサスエレクトロニクス株式会社 液晶駆動装置
JP2003271108A (ja) * 2002-03-18 2003-09-25 Hitachi Ltd 液晶表示装置
JP2004279482A (ja) * 2003-03-12 2004-10-07 Sharp Corp 表示装置
JP4328596B2 (ja) * 2003-10-27 2009-09-09 日本電気株式会社 差動増幅器
JP4179194B2 (ja) * 2004-03-08 2008-11-12 セイコーエプソン株式会社 データドライバ、表示装置及びデータドライバの制御方法
JP4915841B2 (ja) * 2006-04-20 2012-04-11 ルネサスエレクトロニクス株式会社 階調電圧発生回路、ドライバｉｃ、及び液晶表示装置
JP5137321B2 (ja) * 2006-04-20 2013-02-06 ルネサスエレクトロニクス株式会社 表示装置、ｌｃｄドライバ及び駆動方法
JP4878249B2 (ja) * 2006-09-08 2012-02-15 ルネサスエレクトロニクス株式会社 デコーダ回路並びにそれを用いた表示装置用駆動回路及び表示装置

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07325555A (ja) * 1994-05-31 1995-12-12 Sharp Corp 信号増幅器および画像表示装置
JPH10333648A (ja) * 1997-06-03 1998-12-18 Mitsubishi Electric Corp 液晶表示装置
JP2002041004A (ja) * 2000-07-27 2002-02-08 Hitachi Ltd 液晶駆動回路及び液晶表示装置
JP2002215102A (ja) * 2001-01-15 2002-07-31 Hitachi Ltd 画像表示装置およびその駆動方法
JP2003167556A (ja) * 2001-11-29 2003-06-13 Hitachi Ltd マトリックス型表示装置、その駆動制御装置及び駆動制御方法
JP2004271930A (ja) * 2003-03-10 2004-09-30 Nec Electronics Corp 表示装置の駆動回路
JP2006235357A (ja) * 2005-02-25 2006-09-07 Koninkl Philips Electronics Nv 列電極駆動回路及びこれを用いた表示装置
JP2007219200A (ja) * 2006-02-17 2007-08-30 Nec Electronics Corp 表示装置、データドライバ、及び表示パネル駆動方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110181577A1 (en) * 2010-01-25 2011-07-28 Renesas Electronics Corporation Drive circuit and drive method

Also Published As

Publication number Publication date
US20090066732A1 (en) 2009-03-12
JP5086010B2 (ja) 2012-11-28

Similar Documents

Publication Publication Date Title
JP4367509B2 (ja) 電気光学装置、駆動回路および電子機器
JP5137321B2 (ja) 表示装置、ｌｃｄドライバ及び駆動方法
US7907136B2 (en) Voltage generation circuit
CN101174397B (zh) 数据驱动器及显示装置
JP4847702B2 (ja) 表示装置の駆動回路
US7495512B2 (en) Differential amplifier, data driver and display device
US8390609B2 (en) Differential amplifier and drive circuit of display device using the same
KR100967745B1 (ko) 표시장치용 구동회로 및 표시장치
US6753731B2 (en) Operation amplifier circuit, drive circuit and method of controlling operation amplifier circuit
US8009134B2 (en) Display device
CN107452354B (zh) 一种灰阶控制电路、显示驱动电路及显示装置
US20070290979A1 (en) Source drive amplifier for flat panel display
US7683897B2 (en) Data driver capable of an offset compensation and display apparatus having the same
JP2008139860A (ja) 表示品質の改善された液晶表示システム及び関連駆動方法
KR20090072952A (ko) 신호선구동 회로 및 표시장치 및 전자기기
US20090096816A1 (en) Data driver, integrated circuit device, and electronic instrument
US8558852B2 (en) Source driver, electro-optical device, and electronic instrument
KR20170015749A (ko) 데이터 드라이버 및 이를 포함하는 표시 장치
US20070229431A1 (en) Display panel and method of driving display panel using inversion driving method
JP2007208694A (ja) 差動増幅器及びデジタルアナログ変換器
US7420537B2 (en) Liquid crystal display and dummy loading device thereof
JP5086010B2 (ja) Ｌｃｄパネル駆動回路
KR20080078772A (ko) 액정표시장치의 구동회로
JP5365098B2 (ja) 表示装置及びその表示駆動方法
JP2007527138A (ja) 一定のオフセットを有する演算増幅器およびそのような演算増幅器を備える装置

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20081224

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20090210

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100830

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20111220

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120529

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120626

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120816

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120904

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120906

R150 Certificate of patent or registration of utility model

Ref document number: 5086010

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150914

Year of fee payment: 3

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350