KR100967745B1 - 표시장치용 구동회로 및 표시장치 - Google Patents

표시장치용 구동회로 및 표시장치 Download PDF

Info

Publication number
KR100967745B1
KR100967745B1 KR1020030060084A KR20030060084A KR100967745B1 KR 100967745 B1 KR100967745 B1 KR 100967745B1 KR 1020030060084 A KR1020030060084 A KR 1020030060084A KR 20030060084 A KR20030060084 A KR 20030060084A KR 100967745 B1 KR100967745 B1 KR 100967745B1
Authority
KR
South Korea
Prior art keywords
signal line
voltage supply
supply wiring
circuit
short
Prior art date
Application number
KR1020030060084A
Other languages
English (en)
Other versions
KR20040020020A (ko
Inventor
나카가와히로후미
사라이오사무
다네무라후미노리
후지노미키
Original Assignee
파나소닉 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 파나소닉 주식회사 filed Critical 파나소닉 주식회사
Publication of KR20040020020A publication Critical patent/KR20040020020A/ko
Application granted granted Critical
Publication of KR100967745B1 publication Critical patent/KR100967745B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3607—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals for displaying colours or for displaying grey scales with a specific pixel layout, e.g. using sub-pixels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3614—Control of polarity reversal in general
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3685—Details of drivers for data electrodes
    • G09G3/3688—Details of drivers for data electrodes suitable for active matrices only
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0243—Details of the generation of driving signals
    • G09G2310/0248—Precharge or discharge of column electrodes before or after applying exact column voltages
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving
    • G09G2330/023—Power management, e.g. power saving using energy recovery or conservation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Liquid Crystal (AREA)

Abstract

본 발명은, 새로운 저전력화를 도모한 표시장치와, 이 표시장치를 실현하기 위한 표시장치용 구동회로를 제공하기 위한 것이다.
신호선 구동회로는, 표시부 서브픽셀에 적색용, 녹색용, 청색용 중 어느 한 화상형성용 신호를 공급하기 위한 출력부(outN(N은 자연수))와, 출력부(outN)에 접속된 전압공급배선(SN)과, 소정 기간 동일 색용 출력부끼리를 전기적으로 단락시키기 위한 단락용 배선을 갖는 단락수단(25)을 구비한다. 동일색용 출력부끼리를 단락시킴으로써, 패널 쪽 부하에 충전된 전하를 별도의 패널 쪽 부하에 효과적으로 재분배할 수 있으므로, 전력절감을 도모할 수 있다.
신호선 구동회로, 출력부, 전압공급배선, 단락수단, 연산증폭기

Description

표시장치용 구동회로 및 표시장치{DRIVING CIRCUIT FOR DISPLAY DEVICE AND DISPLAY DEVICE}
도 1은 본 발명의 제 1 실시예에 관한 액정표시장치를 나타내는 회로도.
도 2는 본 발명의 신호선 구동회로 구성의 일례를 개략적으로 나타내는 블록도.
도 3은 제 1 실시예에 관한 신호선 구동회로 중, 출력회로의 구성을 나타내는 회로도.
도 4는 제 1 실시예에 관한 신호선 구동회로 중, 출력회로의 각 부에서 전압변화 및 단락용 배선을 흐르는 전류변화를 나타내는 타이밍도.
도 5는 본 발명의 제 2 실시예에 관한 신호선 구동회로 중, 출력회로의 구성을 나타내는 회로도.
도 6은 본 발명의 제 3 실시예에 관한 신호선 구동회로 중, 출력회로의 구성을 나타내는 회로도.
도 7은 제 3 실시예에 관한 신호선 구동회로 중, 출력회로의 각 부에서 전압변화 및 단락용 배선을 흐르는 전류변화를 나타내는 타이밍도.
도 8은 본 발명의 제 4 실시예에 관한 신호선 구동회로 중, 출력회로의 구성을 나타내는 회로도.
도 9는 본 발명의 제 5 실시예에 관한 신호선 구동회로 중, 출력회로의 구성을 나타내는 회로도.
도 10은 제 5 실시예에 관한 신호선 구동회로 중, 출력회로의 각 부에서 전압변화 및 단락용 배선을 흐르는 전류변화를 나타내는 타이밍도.
도 11은 단락용 트랜지스터 대신 다이오드를 이용할 경우의 제 5 실시예에 관한 신호선 구동회로를 나타내는 회로도.
도 12의 (a)는 본 발명의 신호선 구동회로 회로배치의 일례를 나타내는 블록도이며, (b)는 접속수단 배치의 예를 나타내는 도이고, (c)는 본 발명의 제 6 실시예에 관한 신호선 구동회로 출력부에서의 배선구조를 나타내는 도.
도 13은 본 발명의 제 7 실시예에 관한 신호선 구동회로의 회로배치를 나타내는 블록도.
도 14는 종래의 풀컬러 액정표시장치를 나타내는 회로도.
도 15는 종래의 신호선 구동회로 중 출력회로를 나타내는 도.
도 16은 종래의 출력회로 각부에서의 전압변화를 나타내는 타이밍도.
도 17은 종래의 신호선 구동회로 중, 출력회로의 마스크 구성배치를 모식적으로 나타내는 블록도.
* 도면의 주요 부분에 대한 부호의 설명 *
1, 21 : 제 1 제어트랜지스터 2, 30, 40 : 접속수단
3, 23 : 제 2 제어트랜지스터 5, 25 : 단락용 트랜지스터
18 : 신호선 구동회로 19 : 주사선 구동회로
34 : 제 3 제어트랜지스터 41 : 제 1 단락용 트랜지스터
43 : 제 2 단락용 트랜지스터 50 : 제 1 다이오드
51 : 제 2 다이오드 61 : 주사선
62 : 신호선 63 : 서브픽셀
64 : TFT 65 : 액정 셀
66 : 유지용량 71 : 쌍방향 시프트레지스터
72 : 데이터 레지스터 73 : D/A변환기
74 : 출력회로 S1, S2 : 전압공급배선
out1, out2 : 출력부 Amp1, Amp2 : 연산증폭기
본 발명은 표시장치용 구동회로에 관하며, 구체적으로는 도트반전구동을 실행하는 액정표시장치용 구동회로에 관한 것이다.
액정디스플레이(LCD; Liquid Crystal Display)는, 브라운관 등에 비해 소비전력이 작고 면적도 작게 차지하는 점에서, 현재 주요 화상표시장치의 하나가 되었다. 그 중에서도 TFT(Thin Film Transistor)를 이용한 액티브매트릭스 방식의 액정디스플레이는 고 정밀, 대 화면화가 가능하여 퍼스널 컴퓨터용 디스플레이나 TV화면 등에 이용된다.
도 14는 종래의 풀컬러 액정표시장치를 나타내는 회로도이다.
도 14에 나타내는 바와 같이 종래의 액정표시장치는, 신호선 구동회로(110)와, 주사선 구동회로(112)와, 표시부(액정패널)를 구비한다.
그리고 표시부는, 신호선(소스) 구동회로(110)로부터 열 방향(도면 중 세로방향)으로 연장되는 복수의 신호선(152a, 152b, 152c, ...)(이하 신호선(152)으로 총칭)과, 주사선(게이트선) 구동회로(112)로부터 행 방향(도면 중 가로방향)으로 연장되는 복수의 주사선(게이트선)(151a, 151b, 151c, ...)(이하 주사선(151)으로 총칭)과, 신호선(152)과 주사선(151)의 복수의 교점 부근에 매트릭스형으로 배치된 서브픽셀(153)을 구비한다. 또 각 서브픽셀(153)은, 액정 셀(155)과 유지용량(156)과 TFT(154)를 구비한다. 액정 셀(155) 중의 액정은, 화소전극과 대향전극 사이에 개재한다. 여기서 「서브픽셀」이란 화소(픽셀)의 구성요소이며, 적색(R), 녹색(G), 청색(B) 중 어느 한 색을 표시하는 것이다.
신호선 구동회로(110)는, 통상 다출력을 갖는 집적회로이며 TFT(154)의 소스전극에 출력전압(Vout1, Vout2, Vout3, …)을 공급한다. 또 도 14에서는 전송게이트(TG101a, TG101b, …)가, 인접하는 신호선 구동회로(110)의 외부에 배치된 것처럼 보이지만, 실제로는 신호선 구동회로(110) 내에 배치된다. 단 전송게이트(TG101a, TG101b, …)는, 패널 쪽에 배치돼도 된다. 이 전송게이트(101)는 신호선 구동회로(110)의 출력부끼리를 전기적으로 접속하기 위한 것이며, 이에 대해서는 후술하기로 한다.
또한, 주사선 구동회로(112)도 일반적으로는 다출력을 갖는 집적회로이며, TFT(154)의 게이트전극에 출력전압을 공급한다.
이 액정표시장치에서는 주사선 구동회로(112)가 각 서브픽셀(153)을 행 단위로 선택하고, 신호선 구동회로(110)가 화상형성용 신호를 전압의 형태로 공급함으로써 화상이 표시된다. 또 풀컬러 표시를 실행하는 경우에는 신호선(152)은 R(적), G(녹), B(청) 각색용으로 분리된다.
상술한 바와 같은 액정표시장치에서는, 장시간에 걸쳐 직류전압이 인가되면 「장기잔상(image persistence)」이라고 하는 잔상현상을 일으키므로, 소정 주기로 액정에 인가되는 전압을 반전시킬 필요가 있다. 이와 같은 구동법을 프레임 반전구동이라 부른다.
프레임 반전구동에는 라인 반전구동이나 도트 반전구동 등이 있다.
도트 반전구동이란, 인접하는 서브픽셀 사이에 인가되는 전압의 극성을 역극성으로 하는 구동법으로, 플리커(flicker)라 불리는 화면의 깜빡거림을 라인 반전구동에 비해 억제할 수 있다.
도 15는 도트 반전구동을 이용할 경우의 종래 신호선 구동회로의 일부를 나타내는 도이다. 도 15에서는 신호선 구동회로 중 특히 출력회로를 나타낸다.
화상신호처리회로나 계조전압 발생회로(도시 생략)로부터 보내진 화상형성용 신호, 계조신호는 신호선 구동회로에 입력된다. 그리고 신호선 구동회로의 출력회로로부터는 계조신호에 대응한 출력전압(Vout1, Vout2, …)이 출력된다.
도 15에 나타낸 바와 같이 종래의 신호선 구동회로는, 그 출력회로에 연산증폭기(Amp101, Amp102)와, 출력부(out1, out2)와, 연산증폭기(Amp101)의 출력부와 출력부(out1)를 연결하는 전압공급배선(S1)과, 연산증폭기(Amp102)의 출력부와 출 력부(out2)를 연결하는 전압공급배선(S2)과, 전압공급배선(S1) 상에 배치된 스위치(SW1)와, 전압공급배선(S2) 상에 배치된 스위치(SW2)와, 전압공급배선(S1)과 전압공급배선(S2) 사이에 배치되어 출력부(out1)와 출력부(out2)를 단락시키기 위한 전송게이트(TG101)를 구비한다. 여기서는 인접하는 2 개의 출력부만 표시하지만, 실제 출력회로에서는 다수 개의 전압공급배선에 접속된 다수의 출력부가 배열된다.
다음에 종래의 신호선 구동회로의 동작 및 기능을 설명한다.
도 16은 종래의 출력회로 각부에서 전압변화를 나타내는 타이밍도이다.
도 16에 나타내는 바와 같이 도트 반전구동에서, 서로 인접하는 출력부(out1, out2)의 전압(Vout1, Vout2)은, 공통전압(Vcom)을 기준으로 하여 서로 음양 역극성 전압이다. 그리고 각 출력부의 극성은, 수평주사기간(H)별로 공통전압(Vcom)을 기준으로 음과 양이 바뀌어 인가된다.
액정표시장치를 구동시킬 때는, 도 14에 나타내는 신호선(152)의 기생용량, 유지용량(156)의 용량 및 액정 셀(155)의 액정용량 등이 부하용량으로서 발생한다. 이 부하용량을 구동시키는 전류도 액정표시장치 전체 소비전력의 일부가 되므로, 종래의 신호선 구동회로에서는 스위치(SW1, SW2)와, 인접하는 출력부(out1, out2)간을 단락시키기 위한 전송게이트(TG101)가 배치되어 소비전력의 저감이 도모되었다. 이 소비전력의 저감효과에 대하여 회로동작과 함께 설명한다.
도 16에 나타낸 바와 같이, 도트 반전구동의 종래 신호선 구동회로에서는, 수평주사기간(H)은 기간(B)과 기간(A)으로 나뉜다.
우선 수평주사기간(H1)에 있어서, 연산증폭기(Amp1, Amp2)의 각 출력전압(Vo1, Vo2) 극성이 각각 (+), (-)로부터 (-), (+)로 변화할 때, 기간(B) 동안 스위치(SW1, SW2)는 모두 오프가 된다. 이 기간(B)에는 전송게이트(TG101)가 온이 되어, 출력부(out1)와 출력부(out2)는 서로 전기적으로 단락된다. 또 기간(B) 동안 연산증폭기(Amp1)의 출력전압(Vo1) 극성은 (-)로, 연산증폭기(Amp2)의 출력전압(Vo2) 극성은 (+)로 각각 변화한다.
여기서 패널 쪽에는, 출력부(out1, out2)에 각각 접속된 부하용량이 존재한다. 그리고 출력전압이 기간(B) 직전까지 (+)였던 출력부(out1)에 접속된 부하는, 출력부(out2)에 접속되는 부하보다 충전량이 커진다. 때문에 전송게이트(TG101)가 온인 것으로써, 기간(B)에는 출력부(out1)에 접속된 부하로부터 출력부(out2)에 접속될 부하로 전류(I)가 흘러든다. 그 동안 스위치(SW1, SW2)는 오프 상태이므로, 전력을 소비하지 않고 출력부(out1) 전위를 출력부(out2) 전위에 가깝게 할 수 있다.
다음으로, 기간(A)에는 스위치(SW1, SW2)는 모두 온이 되고, 전송게이트(TG101)는 오프가 된다. 그러면 도 15에 나타낸 바와 같이 연산증폭기(Amp101, Amp102)의 각 출력부가 각각 출력부(out1, out2)에 접속된다. 이 때 출력부(out1)에 접속된 부하는 출력부(out1)로부터 연산증폭기(Amp1)로 흐르는 전류를 방전함과 동시에, 출력부(out2)에 접속된 부하는 연산증폭기(Amp2)로부터 출력부(out2)로 흐르는 전류에 의해 충전된다. 이로써 기간(A) 개시로부터 약간 늦게 Vout1이 (-)로, Vout2가 (+) 상태로 된다.
기간(A)에는 연산증폭기(Amp101, Amp102)로 전류가 흐르기 때문에 전력을 소비하지만, 기간(B)에서 액정표시장치의, 인접하는 부하 사이에서 전하가 분배되는 만큼 소비전력을 작게 할 수 있다.
이 효과는 이어지는 수평주사기간(H2)에도 마찬가지이다. 즉 기간(B)에는 스위치(SW1, SW2)가 오프, 전송게이트(TG101)가 온이 되므로, 전송게이트(TG101)에는 수평주사기간(H1) 때와는 역 방향으로 전류(I)가 흘러, 출력부(out2)에 접속된 부하로부터 출력부(out1)에 접속될 부하로 전하가 분배된다.
이어서 수평주사기간(H2)의 기간(A)에는 스위치(SW1, SW2)가 온, 전송게이트(TG101)가 오프가 된다. 이로써 연산증폭기(Amp1)로부터 출력되는 전류에 의해 출력부(out1)에 접속된 부하가 충전됨과 동시에, 출력부(out2)에 접속된 부하는 출력부(out2)로부터 연산증폭기(Amp2)로 흐르는 전류를 방전한다.
종래의 신호선 구동회로에서는 이상과 같은 동작이 반복된다.
이상과 같이, 종래의 신호선 구동회로에서는 도트 반전구동을 실행할 때의 저전력화가 도모되었다. 이와 같은 신호선 구동회로의 출력끼리를 단락시키는 구성은, 예를 들어 일특개평 11-95729호 공보나 일특개 2000-39870호 공보에 기재되어있다.
여기서 도 17은 종래의 신호선 구동회로 중, 출력회로의 마스크 구성배치를 모식적으로 나타낸 블록도이다.
이상에서 설명한 종래의 신호선 구동회로는, 예를 들어 384 출력 정도가 1 개의 칩에 집적화된 형태로 공급된다.
이 회로배치는 도 17에 나타낸 바와 같이 n출력(n은 자연수)의 경우, n개의 연산증폭기가 열 상태로 배치되고, 인접하는 연산증폭기에 접속된 출력부는 연산증폭기와 같은 순서로 열 상태로 배치된다. 출력부를 단락시키기 위한 전송게이트는, 1 쌍의 연산증폭기에 대해 1 개 배치되며, 연산증폭기, 출력부와 같은 순서로 배치된다.
또 액정표시장치가 풀컬러의 경우, R-G-B-R-G-B …등으로, 3색을 1조로 한 순서로 배치된다. 때문에 종래의 신호선 구동회로에서는, 예를 들어 R(적)과 G(녹), B(청)와 R 등, 다른 색용의 출력부끼리가 단락되었다.
도 16에 나타낸 바와 같이 종래의 신호선 구동회로에서는, Vout1, Vout2의 양쪽 전압이 평형상태에 달할 때까지의 시간이 기간(B)보다 충분히 짧을 경우, 부하가 갖는 전하를 효과적으로 분배할 수 있다.
그러나 대화면 액정표시장치 등에서는, 신호선의 부하용량도 커져서 충전에 시간이 걸린다. 이러한 경우, Vout1, Vout2가 평형상태에 달하기 전에 기간(B)이 종료되므로, 부하가 갖는 전하는 충분히 재분배되지 못한다. 때문에 신호선 구동회로로부터 충전할 전하량이 커지게 되어, 소비전력의 저감효과는 작아진다.
이상과 같은 경우에, 신호선 구동회로로부터 충전할 전하량이 커지게 되면, 신호선 구동회로의 IC칩 내에서의 발열이 커져 회로동작이 열 때문에 저해받을 우려도 생긴다.
또 종래의 신호선 구동회로에서는 다른 색용의 출력부끼리를 단락시켰기 때 문에, 화면표시에 따라서는 전력삭감 효과가 충분하지 않은 경우가 있다.
예를 들어 R계조용과 G계조용 출력부가 단락됐을 경우, R과 G의 휘도 편차가 없는 완전 백색표시나 완전 흑색표시에서는 소비전력이 삭감되지만, 완전 적색표시에서는 전력이 충분히 삭감되지 않는다.
이상과 같이 종래의 신호선 구동회로에는, 더욱 소비전력을 삭감할 여지가 있으며, 특히 패널 쪽 부하용량이 클 경우에는 소비전력의 삭감효과가 충분하다고는 할 수 없었다.
본 발명의 목적은 새로운 저전력화가 도모된 표시장치와, 이 표시장치를 실현하기 위한 표시장치용 구동회로를 제공하는 데 있다.
본 발명의 제 1 표시장치용 구동회로는, 매트릭스형으로 배치된 서브픽셀과, 상기 서브픽셀에 화상형성용 신호를 공급하기 위한 복수 열의 신호선을 포함하는 표시부를 구비하는 표시장치에 이용되는 표시장치용 구동회로이며, 상기 복수열의 신호선에 상기 화상형성용 신호를 전달하기 위한 전압공급배선과, 상기 화상형성용 신호의 상기 전압공급배선으로의 전달을 온 또는 오프로 하기 위한 스위치와, 상기 복수 열의 신호선 중 기수열 신호선에 접속하기 위한 전압공급배선과, 상기 복수열의 신호선 중 우수열의 신호선에 접속하기 위한 전압공급배선을 상기 스위치가 오프인 기간을 포함하는 소정 기간 전기적으로 단락시키며, 또 상기 기수열의 신호선에 접속하기 위한 전압공급배선의 전위와, 상기 우수열의 신호선에 접속하기 위한 전압공급배선의 전위와의 극성이 절환될 때 자율적으로 오프상태로 되는 것이 가능한 단락수단을 구비하고, 상기 단락수단은, 상기 기수열 신호선에 접속하기 위한 전압공급배선과 상기 우수열 신호선에 접속하기 위한 전압공급배선을 상기 소정 기간 전기적으로 접속하는 단락용 배선과, 상기 단락용 배선 상에 배치되며, 제어부를 갖는 스위칭소자와, 적어도 상기 소정 기간 중에, 상기 기수열의 신호선에 접속하기 위한 전압공급배선의 전위 또는 상기 우수열 신호선에 접속하기 위한 전압공급배선 전위의 어느 한쪽이 상기 제어부에 인가되도록 제어하는 제어용 소자를 구비한다.
이 구성에 의해, 기수열 신호선에 접속하기 위한 전압공급배선의 전위와, 우수열 신호선에 접속하기 위한 전압공급배선의 전위 극성이 절환될 때에 자율적으로 오프상태로 되도록 구동회로가 제어 가능하므로, 기수열 신호선을 포함하는 표시부 쪽 부하와 우수열 신호선을 포함하는 표시부 쪽 부하 사이에서 전하의 분배가 완료될 때까지 접속수단은 도통상태로 할 수 있다. 그 결과, 표시장치용 구동회로 쪽으로부터 표시부로 흐르는 전류를 저감할 수 있다. 또, 상기 단락수단에 의해 기수열 신호선에 접속하기 위한 전압공급배선의 전위와 우수열 신호선에 접속하기 위한 전압공급배선의 전위 극성 절환에 대응하여 접속수단의 오프가 가능해진다.
상기 기수열 신호선 및 상기 우수열 신호선은, 서로 인접하는 신호선임으로써, 도트 반전구동의 표시장치에 이용할 경우, 극성이 다른 화상형성용 신호를 받는 신호선끼리를 단락시킬 수 있으므로, 표시부 쪽 부하 사이에서 전하의 재분배를 효율적으로 행할 수 있다.
상기 소정 기간 중은 인접하는 상기 전압공급배선 모두가 서로 전기적으로 단락됨으로써, 전압공급배선의 전위가 전체 전압공급배선의 평균값에 가까워지므로, 표시부 쪽 부하 사이에서의 전하의 재분배를 효율적으로 행할 수 있다.
상기 서브픽셀은 표시할 색별로 분리되며, 상기 기수열 신호선에 접속하기 위한 전압공급배선과, 상기 우수열 신호선에 접속하기 위한 전압공급배선은, 서로 동일 색의 상기 서브픽셀을 구동하기 위한 상기 화상형성용 신호를 공급함으로써 동일 색용 서브픽셀 사이를 단락시키게 되므로, 단순히 인접하는 신호선끼리를 단락시키는 경우보다 더욱 효과적으로 표시부 쪽 부하간 전하의 재분배를 실행할 수 있다.
상기 신호선은 적색용, 녹색용, 청색용의 3 종류로 나뉘며, K를 임의의 자연수로 하면, 상기 복수열의 신호선 중 제 K열 신호선과 제 (K+3)열 신호선이 상기 단락수단에 의해 서로 전기적으로 단락됨으로써, 표시장치가 R, G, B 풀컬러 표시일 경우에 효과적으로 표시부 쪽 부하간 전하의 재분배를 실행할 수 있다.
상기 소정 기간에는, 상기 서브픽셀 중 동색용 서브픽셀에 상기 화상형성용 신호를 공급하기 위한 모든 전압공급배선이 전기적으로 단락됨으로써, 단락되는 전압공급배선의 전위가 보다 평균화되므로, 표시부 쪽 부하간 전하의 재분배를 효율적으로 실행할 수 있다.
삭제
상기 스위칭소자는 상기 제어부가 게이트전극인 제 1 도전형의 제 1 MISFET이며, 상기 제어용소자는, 상기 기수열 신호선에 접속하기 위한 전압공급배선과 상기 스위칭소자의 게이트전극과의 사이에 개설된 제 2 도전형의 제 2 MISFET와, 상기 우수열 신호선에 접속하기 위한 전압공급배선과 상기 스위칭소자의 게이트전극 사이에 개설된 제 2 도전형의 제 3 MISFET를 구비함으로써, 예를 들어 표시장치용 구동회로 중의 스위치가 오프 기간 중만이 아닌, 스위치가 온일 때에도 표시부 쪽 부하간의 전하를 낭비 없이 재분배할 수 있으므로, 표시부 쪽 부하가 클 경우에도 표시장치의 저전력화를 도모할 수 있다. 또 접속수단이 MISFET로 구성되므로 회로면적을 작게 할 수 있어, 나아가서는 칩 크기를 작게 할 수 있다.
상기 화상형성용 신호는 수평주사 기간별로 극성이 반전되며, 상기 스위칭소자의 제어부에는, 상기 수평주사 기간을 통해 상기 기수열 신호선에 접속하기 위한 전압공급배선의 전위 또는 상기 우수열 신호선에 접속하기 위한 전압공급배선 전위 중 어느 한쪽이 인가됨으로써, 상술한 바와 같이 표시부 쪽 부하가 클 경우에도 표시장치의 저전력화를 도모할 수 있다.
상기 제어용소자는, 접지와 상기 제 1 MISFET의 게이트전극 사이에 개설되며, 상기 소정 기간 이외에는 상기 스위칭소자를 오프시키기 위한 제 1 도전형의 제 4 MISFET를 추가로 구비하고, 상기 제 4 MISFET와 상기 제 1 MISFET의 게이트전극을 접속하는 배선은, 상기 제 2 MISFET 및 상기 제 3 MISFET에 접속됨으로써, 예를 들어 전압공급배선에 입력되는 화상형성용 신호의 상승 또는 하강이 신호선의 전위변화에 비해 늦을 경우에도, 제 4 MISFET가 스위칭소자를 오프시키고, 제 2 및 제 3 MISFET가 모두 오프됨으로써 표시부 쪽 부하가 유지할 전하가 스위치 방향으로 인출되지 않도록 제어할 수 있다. 또 종래의 표시장치용 구동회로와 동일 타이밍의 화상형성용 신호로 구동시킬 수 있으므로, 제어기 등의 주변장치를 종래와 다름없이 해도 소비전력 저감을 도모할 수 있다.
본 발명의 제 2 표시장치용 구동회로는, 매트릭스형으로 배치된 서브픽셀과, 상기 서브픽셀에 화상형성용 신호를 공급하기 위한 복수 열의 신호선을 포함하는 표시부를 구비하는 표시장치에 이용되는 표시장치용 구동회로이며, 상기 복수열의 신호선에 상기 화상형성용 신호를 전달하기 위한 전압공급배선과, 상기 화상형성용 신호의 상기 전압공급배선으로의 전달을 온 또는 오프로 하기 위한 스위치와, 상기 복수 열의 신호선 중 기수열 신호선에 접속하기 위한 전압공급배선과, 상기 복수열의 신호선 중 우수열의 신호선에 접속하기 위한 전압공급배선을 상기 스위치가 오프인 기간을 포함하는 소정 기간 전기적으로 단락시키며, 또 상기 기수열의 신호선에 접속하기 위한 전압공급배선의 전위와, 상기 우수열의 신호선에 접속하기 위한 전압공급배선 전위와의 극성이 절환될 때 자율적으로 오프상태로 하는 것이 가능한 단락수단을 구비하고, 상기 단락수단은, 상기 기수열 신호선에 접속하기 위한 전압공급배선과 상기 우수열 신호선에 접속하기 위한 전압공급배선을 상기 소정 기간 전기적으로 접속하는 제 1 단락용 배선 및 제 2 단락용 배선과, 상기 제 1 단락용 배선 상에 배치되며, 상기 기수열 신호선에 접속하기 위한 전압공급배선의 전위가 상기 우수열 신호선에 접속하기 위한 전압공급배선의 전위 이상일 경우에만 온하고, 상기 우수열 신호선에 접속하기 위한 전압공급배선의 전위를 밑돌 경우에는 자율적으로 오프되는 제 1 스위칭소자와, 상기 제 2 단락용 배선 상에 배치되며, 상기 우수열 신호선에 접속하기 위한 전압공급배선의 전위가 상기 기수열 신호선에 접속하기 위한 전압공급배선의 전위 이상일 경우에만 온하고, 상기 기수열 신호선에 접속하기 위한 전압공급배선의 전위를 밑돌 경우에는 자율적으로 오프되는 제 2 스위칭소자를 구비함으로써, 표시부 쪽 부하 사이에서 전하를 재분배시키고 싶은 기간은 접속수단을 온으로 하고, 기수열 신호선에 접속하기 위한 전압공급배선의 전위와 우수열 신호선에 접속하기 위한 전압공급배선 전위와의 극성 절환에 대응하여 접속수단을 오프하는 것이 가능해진다. 이로써 표시부 쪽 부하에 유지된 전하를 효율적으로 재분배할 수 있어 소비전력의 저감을 도모할 수 있다.
상기 제 1 스위칭소자는, 게이트전극이 상기 제 1 단락용 배선에 접속된 제 1 도전형 MISFET와 제 1 전송게이트를 구비하며, 상기 제 2 스위칭소자는, 게이트전극이 상기 제 2 단락용 배선에 접속된 제 1 도전형 MISFET와 제 2 전송게이트를 구비함으로써, 제 1 전송게이트 및 제 2 전송게이트를 일정기간 오프시켜 전압공급배선의 전위와 상관없이 접속수단을 오프시킬 수도 있으며, 제 1 전송게이트 또는 제 2 전송게이트를 온 시켜 기수열 및 우수열 신호선에 접속될 전압공급배선 전위의 극성이 바뀔 때까지 제 1 단락용 배선 또는 제 2 단락용 배선을 도통시키도록 할 수도 있다. 그 결과, 회로설계를 용이하게 할 수 있다.
또 상기 제 1 스위칭소자는, 제 1 다이오드와 제 3 전송게이트를 구비하며, 상기 제 2 스위칭소자는, 상기 제 1 출력부 및 상기 제 2 출력부에 대해 상기 제 1 다이오드와 역방향으로 배치된 제 2 다이오드와 제 4 전송게이트를 구비함으로써도 마찬가지 효과가 얻어진다.
삭제
삭제
삭제
삭제
삭제
삭제
본 발명의 표시장치는, 매트릭스형으로 배치된 서브픽셀과, 상기 서브픽셀에 화상형성용 신호를 공급하기 위한 복수열의 신호선과, 상기 복수열의 신호선 중, 기수열의 제 1 신호선과 우수열의 제 2 신호선을 소정 기간 전기적으로 단락시키고, 또 상기 기수열 신호선에 접속하기 위한 전압공급배선의 전위와, 상기 우수열 신호선에 접속하기 위한 전압공급배선 전위의 극성이 절환될 때 자율적으로 오프상태로 하기가 가능한 단락수단을 갖는 표시부와, 상기 표시부의 외연부에 배치되며, 상기 제 1 신호선에 접속된 제 1 전압공급배선과 상기 제 2 신호선에 접속된 제 2 전압공급배선을 갖는 표시장치용 구동회로를 구비하며, 상기 단락수단은, 상기 기수열 신호선에 접속하기 위한 전압공급배선과 상기 우수열 신호선에 접속하기 위한 전압공급배선을 상기 소정 기간 전기적으로 접속하는 단락용 배선과, 상기 단락용 배선 상에 배치되며, 제어부를 갖는 스위칭소자와, 적어도 상기 소정 기간 중에, 상기 기수열의 신호선에 접속하기 위한 전압공급배선의 전위 또는 상기 우수열 신호선에 접속하기 위한 전압공급배선 전위의 어느 한쪽이 상기 제어부에 인가되도록 제어하는 제어용 소자를 구비한다.
이 구성에 의하여 기수열 신호선의 전위와, 우수열 신호선 전위의 극성이 절환될 때에 자율적으로 오프상태로 되도록 제어 가능하므로, 기수열 신호선을 포함하는 표시부 쪽 부하와 우수열 신호선을 포함하는 표시부 쪽 부하 사이에서 전하의 분배가 완료될 때까지 접속수단을 도통상태로 할 수 있다. 그 결과, 표시장치용 구동회로 쪽으로부터 표시부로 흐르는 전류를 저감할 수 있다.
상기 서브픽셀은 표시할 색별로 분리되며, 상기 제 1 신호선 및 제 2 신호선은, 서로 동색용의 상기 서브픽셀에 상기 화상형성용 신호를 공급하기 위한 신호선임으로써, 비교적 계조레벨에 편차가 없는 동일 색용 서브픽셀간을 단락시키게 되므로, 단순히 인접하는 신호선끼리를 단락시키는 경우보다 더욱 소비전력을 저감할 수 있다.
상기 서브픽셀 중 동색용 서브픽셀에 상기 화상형성용 신호를 공급하기 위한 모든 신호선이 전기적으로 단락됨으로써 보다 효과적으로 소비전력의 저감을 도모할 수 있다.
삭제
본 발명의 표시장치는, 매트릭스형으로 배치된 서브픽셀과, 상기 서브픽셀에 화상형성용 신호를 공급하기 위한 복수열의 신호선과, 상기 복수열의 신호선 중, 기수열의 제 1 신호선과 우수열의 제 2 신호선을 소정 기간 전기적으로 단락시키고, 또 상기 기수열 신호선에 접속하기 위한 전압공급배선의 전위와, 상기 우수열 신호선에 접속하기 위한 전압공급배선 전위의 극성이 절환될 때 자율적으로 오프상태로 하기가 가능한 단락수단을 갖는 표시부와, 상기 표시부의 외연부에 배치되며, 상기 제 1 신호선에 접속된 제 1 전압공급배선과 상기 제 2 신호선에 접속된 제 2 전압공급배선을 갖는 표시장치용 구동회로를 구비하며, 상기 단락수단은, 상기 기수열 신호선과 상기 우수열 신호선을 상기 소정 기간 전기적으로 접속하는 제 1 단락용 배선과 제 2 단락용 배선과, 상기 제 1 단락용 배선 상에 배치되며, 상기 기수열 신호선에 접속하기 위한 전압공급배선의 전위가 상기 우수열 신호선에 접속하기 위한 전압공급배선의 전위 이상일 경우에만 온하고, 상기 우수열 신호선에 접속하기 위한 전압공급배선의 전위를 밑돌 경우에는 자율적으로 오프되는 제 1 스위칭소자와, 상기 제 2 단락용 배선 상에 배치되며, 상기 우수열 신호선에 접속하기 위한 전압공급배선의 전위가 상기 기수열 신호선에 접속하기 위한 전압공급배선의 전위 이상일 경우에만 온하고, 상기 기수열 신호선에 접속하기 위한 전압공급배선의 전위를 밑돌 경우에는 자율적으로 오프되는 제 2 스위칭소자를 구비함으로써, 표시부 쪽 부하간에서 전하를 재분배시키고 싶은 기간은 접속수단을 온으로 하고, 기수열 신호선에 접속하기 위한 전압공급배선 전위와 우수열 신호선에 접속하기 위한 전압공급배선 전위의 극성 절환에 대응하여 접속수단을 오프시킬 수 있게된다. 이로써 표시부 쪽 부하에 유지된 전하를 효율적으로 재분배할 수 있어 소비전력의 저감을 도모할 수 있다.
상술한 목적 및 기타의 목적과 본 발명의 특징 및 이점은 첨부 도면과 관련한 다음의 상세한 설명을 통해 보다 분명해 질 것이다.
(실시예)
(제 1 실시예)
본 발명의 제 1 실시예에 관한 액정표시장치는, 신호선 구동회로(표시장치용 구동회로)의 출력부 사이를 단락시키는 수단에 특징을 갖는다.
도 1은 본 발명의 제 1 실시예에 관한 도트반전 구동방식의 액정표시장치를 나타내는 회로도이다.
도 1에 나타내는 바와 같이 본 실시예의 액정표시장치는, 프레임부 중 상변부 또는 하변부에 배치된 신호선 구동회로(18)와, 프레임부 중 좌변부 또는 우변부에 배치된 주사선 구동회로(19)와, 표시부(액정패널)를 구비한다.
표시부 구성은 종래와 마찬가지이며, 신호선(소스) 구동회로(18)로부터 열방향(도면 중 세로방향)으로 연장되는 복수의 신호선(62a, 62b, 62c, …)(이하 신호선(62)으로 총칭)과, 주사선(게이트선) 구동회로(19)로부터 행방향(도면 중 가로방향)으로 연장되는 복수의 주사선(게이트선)(61a, 61b, 61c, …)(이하 주사선(61)으로 총칭)과, 신호선(62)과 주사선(61)과의 복수 교점 부근에 매트릭스 상태로 배치된 서브픽셀(63)을 구비한다. 또 각 서브픽셀(63)은, 액정 셀(65)과 유지용량(66)과 TFT(64)를 구비한다. 액정 셀(65) 중의 액정은 화소전극과 대향전극 사이에 개재한다.
신호선 구동회로(18)는 통상 다출력을 갖는 집적회로이며, TFT(64)의 소스전극에 출력전압(Vout1, Vout2, Vout3, …)을 공급한다. 여기서 출력전압(Vout1, Vout2, Vout3, …)은 각각 R용, G용, B용, …의 서브픽셀을 구동시킨다. 도 1에서 이 신호선 구동회로(18)는 액정표시장치의 프레임부 중 상변부 또는 하변부에만 배치되지만, 프레임의 상하 2변으로 나누어 배치되어도 된다. 또 이 경우 상변부에 배치된 신호선 구동회로(18)에서는, 임의의 우수열 신호선(62)에 신호를 공급하기 위한 출력부와, 임의의 기수열 신호선(62)에 신호를 공급하기 위한 출력부가 서로 인접하도록 구성된다. 마찬가지로 하변부에 배치된 신호선 구동회로(18)에서도, 임의의 우수열 신호선(62)에 신호를 공급하기 위한 출력부와, 임의의 기수열 신호선(62)에 신호를 공급하기 위한 출력부가 서로 인접하도록 구성된다.
또 주사선 구동회로(19)도 일반적으로는 다출력을 갖는 집적회로이며, TFT(64)의 게이트전극에 출력전압을 공급한다.
그리고 도 1에서, 제 1 제어트랜지스터(1), 제 2 제어트랜지스터(3) 및 단락용 트랜지스터(5)로 구성되는 단락수단은 신호선 구동회로(18)의 외부에 배치된 것처럼 보이지만, 실제로는 신호선 구동회로(18) 내에 배치된다. 이 단락수단은, 신호선 구동회로(18)의 인접하는 출력부끼리를 전기적으로 단락시키기 위한 것이며, 본 실시예에서는 예를 들어 R계조용 출력부와 G계조용 출력부, B계조용 출력부와 R계조용 출력부가 단락된다. 여기서 동색 계조용 출력부끼리를 단락시켜도 되지만, 이에 대해서는 뒤의 실시예에서 상술하기로 한다.
다음으로, 본 실시예의 특징부분인 신호선 구동회로(18)(이하 「본 실시예의 신호선 구동회로」로 칭함)에 대하여 설명한다.
도 2는 본 실시예의 신호선 구동회로 구성의 일례를 개략적으로 나타내는 블록도이다.
도 2에 나타낸 바와 같이 본 실시예의 신호선 구동회로는, 차례로 접속된 양방향 시프트레지스터(71)와, 데이터 레지스터(72)와, D/A변환기(73)와, 출력회로(74)를 구비한다. 그리고 도시하지는 않지만, 데이터 레지스터(72)는 제 1 단 래치와 제 2 단 래치로 구성된다.
이 신호선 구동회로에 있어서, 양방향 시프트레지스터(71)는 시작펄스(HSTR(또는 HSTL))를 받아 순차 데이터를 전송하기 위한 시프트 펄스를 수평클록(HCK)에 동기하여 발생시킨다. 데이터 레지스터(72) 중 제 1 단 래치는 이 시프트 펄스를 받아 각 서브픽셀에 대응한 신호전압을 출력하기 위한 디지털 데이터(DA1-6, DB1-6, DC1-6)를 래칭한다. 이어서 데이터 레지스터(72)가 데이터 로드신호(LOAD)를 수신하면, 디지털 데이터(DA1-6, DB1-6, DC1-6)는 제 2 단 래치로 전송되고, 그와 동시에 D/A변환기(73)로 출력된다. D/A변환기(73)는 데이터 레지스터(72)에서 유지된 디지털신호를 아날로그신호로 변환한다. 그리고 아날로그신호로 변환된 화상형성용 신호는 출력회로(74)로부터 출력된다.
여기서 본 실시예의 신호선 구동회로는, 출력회로(74) 내부에 특징이 있어, 도 2에 나타내는 것 이외의 구성을 취해도 상관없다.
도 3은 본 실시예의 신호선 구동회로 중, 출력회로의 구성을 나타내는 회로도이다.
도 3에 나타낸 바와 같이, 본 실시예의 신호선 구동회로는, 출력이 입력으로 귀환된 연산증폭기(Amp1, Amp2)와, 액정패널에 출력전압(Vout1, Vout2)을 각각 공급하기 위한 출력부(out1, out2)와, 연산증폭기(Amp1)의 출력부와 출력부(out1)를 접속하는 전압공급배선(S1)과, 연산증폭기(Amp2)의 출력부와 출력부(out2)를 접속하는 전압공급배선(S2)과, 전압공급배선(S1) 상에 배치된 스위치(SW1)와, 전압공급배선(S2) 상에 배치된 스위치(SW2)와, 전압공급배선(S1)과 전압공급배선(S2) 사이 에 개설되어, 출력부(out1, out2)를 단락시키기 위한 단락수단(2)을 구비한다. 여기서 출력부란 전압공급배선 중 표시부의 신호선(62)과의 접속부분을 가리킨다.
이 단락수단(2)은, 전압공급배선(S1) 중 스위치(SW1)-출력부(out1) 사이의 부분과, 전압공급배선(S2) 중 스위치(SW2)-출력부(out2) 사이의 부분과의 사이에 배치되며, 종래의 단락수단과는 다른 구성을 갖는다.
즉 단락수단(2)은, 전압공급배선(S1)과 전압공급배선(S2)을 연결하는 배선 상에 배치된 제 1 제어트랜지스터(1) 및 제 2 제어트랜지스터(3)와, 전압공급배선(S1)과 전압공급배선(S2)을 연결하는 단락용 배선 상에 배치되고, 게이트전극이 제 1 제어트랜지스터(1)와 제 2 제어트랜지스터(3) 사이에 접속된 단락용 트랜지스터(5)로 구성된다. 여기서 제 1 제어트랜지스터(1), 제 2 제어트랜지스터(3)는 각각 제어신호(Vb, Va)에 의해 제어되는 P채널형 MISFET이며, 단락용 트랜지스터(5)는 N채널형 MISFET이다. 또 단락용 트랜지스터(5)가 배치되는 단락용 배선에는, 후술하는 바와 같이 출력부간 단락 시에 전류가 흐른다.
다음에 출력회로의 동작에 대하여 설명한다.
도 4는 본 실시예의 신호선 구동회로 중, 출력회로 각부의 전압변화 및 단락용 배선을 흐르는 전류변화를 나타내는 타이밍도이다. 또 연산증폭기(Amp1, Amp2)의 출력파형은 이 연산증폭기로의 입력파형과 동일하다.
본 실시예의 신호선 구동회로는 도트반전 구동용이므로, 수평주사기간별로, 연산증폭기(Amp1, Amp2)로의 입력전압 극성이 반전된다. 또 서로 인접하는 출력부(out1, out2)의 전압(Vout1, Vout2)은 공통전압(Vcom)(도시 생략)을 기준으 로 하여 서로 역극성 전압이다.
우선 도 4에 나타내는 바와 같이, 수평주사기간(H1) 중, 기간(B)(연산증폭기(Amp1, Amp2)의 고 임피던스 기간)에서는, 연산증폭기(Amp1, Amp2)로의 각 입력전압(Vin1, Vin2)의 극성이 각각 (+), (-)로부터 (-), (+)로 변화한다. 이 기간(B)에는 스위치(SW1, SW2)가 모두 오프가 된다.
그리고 제어전압(Vb)은 저전압(L), 제어전압(Va)은 고전압(H)으로 된다. 이로써 기간(B)에 있어서 제 1 제어트랜지스터(1)는 온, 제 2 제어트랜지스터(3)는 오프가 된다.
여기서 기간(B) 개시 시에는 Vout1의 극성은 (+), Vout2의 극성은 (-)로 되므로, 고전압의 Vout1이 단락용 트랜지스터(5)의 게이트전극으로 입력되어, 단락용 트랜지스터(5)는 온이 된다. 이로써 출력부(out1)에 접속된 패널 쪽 부하로부터 출력부(out2)에 접속된 패널 쪽 부하로, 단락용 트랜지스터(5)를 통해 전류(I)가 흘러든다.
또 본 실시예의 신호선 구동회로에서, Vout1＞Vout2일 때 Vth＜(Vout1-Vout2), Vout1＜Vout2일 때 Vth＜(Vout2-Vout1)을 만족시키는 기간에 단락용 트랜지스터(5)는 온이 된다. 여기서 Vth는 단락용 트랜지스터(5)의 기판기준 임계값이다.
이와 같이, 적어도 부하에 충전된 전하의 분배가 완료될 때까지 단락용 트랜지스터(5)가 오프되는 일은 없다.
이상의 동작으로써, 전력을 소비하지 않고 출력부(out1) 전위를 출력부(out2) 전위에 가깝게 할 수 있다. 이때, 전압공급배선(S1)의 전위는 출력부(out1) 전위와 같아지며, 전압공급배선(S2)의 전위는 출력부(out2) 전위와 같아지는 것으로 간주한다.
다음에, 수평주사기간(H1) 중 기간(A)에서는, 스위치(Sw1, SW2)가 모두 온되어 연산증폭기(Amp1, Amp2)의 출력이 각각 출력부(out1, out2)로 전달된다. 이때, 출력부(out1)에 접속된 부하는 출력부(out1)로부터 연산증폭기(Amp1)를 향해 흐르는 전류를 방전함과 동시에, 출력부(out2)에 접속된 부하는 연산증폭기(Amp2)로부터 출력부(out2)를 향해 흐르는 전류에 의해 충전된다.
또 기간(A)에서는, 기간(B)과 같이 제어전압(Vb)이 저전압, 제어전압(Va)이 고전압으로 되므로, 계속해서 단락용 트랜지스터(5)의 게이트전극은 출력부(out1)에 접속된다. 이로써 도 4에 나타낸 바와 같이 기간(A)의 개시 직후에 Vout1과 Vout2의 전압 차가 Vth보다 낮아지면, 단락용 트랜지스터(5)는 자율적으로 오프된다.
다음, 수평주사기간(H1)에 이어서 수평주사기간(H2)에는 Vout1, Vout2의 극성이나 Vin1, Vin2의 극성 등이 수평주사기간(H1)과는 역으로 된다.
기간(B)에 있어서, 스위치(SW1, SW2)는 모두 오프되며, 단락용 트랜지스터(5)는 게이트전극이 출력부(out2)에 접속되므로 온 상태로 된다. 그리고 전류(I)는 단락용 트랜지스터(5)를 통해, 출력부(out2)에서 출력부(out1)로 흐른다.
그리고 기간(A)에는 스위치(SW1, SW2)가 온 되고, 단락용 트랜지스터(5)는 Vout1, Vout2의 전위차가 Vth보다 낮아지면 오프된다.
이후, 수평주사기간(H1, H2)이 반복된다.
이상과 같이 본 실시예의 신호선 구동회로에 의하면, 패널 쪽 부하에 충전된 전하를, 인접하는 부하로 낭비 없이 분배할 수 있으므로 소비전력이 저감된다.
특히 본 실시예의 신호선 구동회로의 절전기능이 발휘되는 것은, 패널 쪽 부하용량이 클 경우이다.
패널 쪽 부하용량이 클 경우에는, 예를 들어 수평주사기간(H1)의 기간(B) 내에서는 부하간 전하의 분배가 완료되지 않을 우려가 있다. 이 경우 본 실시예의 신호선 구동회로에서는 기간(A)이라도 Vout1과 Vout2의 극성이 절환될 때까지 단락용 트랜지스터(5)가 온 상태이므로, 부하간 전하의 분배는 계속 이루어진다. 때문에 연산증폭기(Amp2)의 출력에 의한 충전량이 적게 든다.
이에 반해, 종래의 신호선 구동회로에서는, 기간(B) 종료와 동시에 단락용 전송게이트가 오프된다. 1 수평주사기간은 일반적으로 10μsec 정도이며, 이중 기간(B)은 40~50nsec 정도로 매우 짧으므로 패널 쪽 부하에 축적된 전하의 재분배를 완료하기는 어렵다.
이상과 같은 소비전력의 저감효과는, 수평주사기간(H2)에서도 마찬가지이다.
이와 같이 본 실시예의 신호선 구동회로에 의하면, 종래에 비해 패널 용량이 클 경우에도, 소비전력을 효과적으로 저감할 수 있다. 즉 본 실시예의 신호선 구동회로를 이용하면, 소비전력이 억제된 대화면 액정표시장치를 실현할 수 있다.
또 연산증폭기(Amp1, Amp2)를 흐르는 전류량을 저감할 수 있으므로, 신호선 구동회로에서의 발열을 억제할 수 있어, 열에 의한 동작불량이 쉬이 일어나지 않는다.
또한 본 실시예의 신호선 구동회로에 있어서, 절전화를 위해서는 단락용 트랜지스터(5)의 온 저항만을 작게 하면 되므로, 제 1 제어트랜지스터(1) 및 제 2 제어트랜지스터(3)는 최소크기로 할 수 있다. 이로써 종래의 신호선 구동회로에 비해 소 면적화를 도모할 수도 있다.
그리고 본 실시예의 신호선 구동회로에 있어서, 패널 쪽 부하의 전하를 낭비 없이 재분배하기 위해, 연산증폭기(Amp1, Amp2)의 응답속도는 충분히 높은 것이 바람직하다.
또 도 3을 참조하여, 제 1 제어트랜지스터(1)에 접속되는 배선의 전압공급배선(S1)으로부터의 분기점, 및 제 2 제어트랜지스터(3)에 접속되는 배선의 전압공급배선(S2)으로부터의 분기점은, 각각 단락용 트랜지스터(5)에 접속되는 배선의 전압공급배선(S1, S2)으로부터의 분기점보다 출력부 쪽으로 배치되어도 된다.
또한 본 실시예의 신호선 구동회로의 설명에서는, 제 1 제어트랜지스터(1) 및 제 2 제어트랜지스터(3)가 P채널형 MISFET이고 단락용 트랜지스터(5)가 N채널형 MISFET인 예를 나타냈지만, 양 제어트랜지스터가 모두 N채널형 MISFET이고, 단락용 트랜지스터(5)가 P채널형 MISFET라도 마찬가지 효과를 얻을 수 있다.
또 제 1 제어트랜지스터(1), 제 2 제어트랜지스터(3) 및 단락용 트랜지스터(5)는 바이폴라 트랜지스터라도 된다.
또한 본 실시예의 신호선 구동회로에 있어서, 단락수단(2)은 인접하는 모든 전압공급배선 사이에 배치되어도 되며, 특정 전압공급배선 사이에만 배치돼도 된다.
또 본 실시예의 신호선 구동회로는, 액정표시장치 이외에도 EL(Electro Luminescence) 등, 패널 쪽 부하에 전하가 유지되는 표시장치에 사용할 수 있다. 이는 이후의 실시예에 대해서도 마찬가지이다.
여기서 본 실시예에서는, 출력부간 단락수단이 신호선 구동회로 내에 배치되는 예를 설명했지만, 액정패널 내에 배치돼도 된다. 이 경우, 단락수단을 구성하는 트랜지스터는 서브픽셀 중 TFT와 동일 기판 상에 배치되며, 폴리실리콘 또는 비정질 실리콘으로 배치돼도 된다. 이 점도 이하의 실시예에서 마찬가지이다.
또 신호선 구동회로는 반도체칩의 형태로 사용자에게 제공돼도 되며, TCP나 COF(Chip on film) 형태로 제공돼도 된다.
그리고 본 발명의 신호선 구동회로에서 이용되는 MISFET는, 제조의 용이성 등에서 실제로는 MOSFET인 것이 가장 바람직하다.
(제 2 실시예)
본 발명의 제 2 실시예로서, 제 1 실시예와 동일 구성의 단락수단을 구비하며, 이 단락수단이 동일 색 계조용 출력부끼리를 단락시키는 신호선 구동회로에 대하여 설명한다.
여기서 신호선 구동회로의 출력회로 이외의 구성, 및 신호선 구동회로에 의해 구동되는 액정패널의 구성은 제 1 실시예와 마찬가지이다.
도 5는 본 실시예의 신호선 구동회로 중, 출력회로의 구성을 나타내는 회로 도이다.
도 5에 나타낸 바와 같이 본 실시예의 신호선 구동회로는, 출력이 입력으로 귀환된 연산증폭기(Amp1, Amp2, …, AmpN)(N은 1 칩의 신호선 구동회로 당 출력수)와, 액정패널에 출력전압(Vout1, Vout2, …VoutN)을 각각 공급하기 위한 출력부(out1, out2, …outN)와, K번째(1 ≤K+3 ≤N; K는 자연수) 연산증폭기(AmpK)의 출력부와 출력부(outK)를 접속하는 전압공급배선(SK)과, 전압공급배선(SK) 상에 배치된 스위치(SWK)와, 전압공급배선(SK)과 전압공급배선(SK+3) 사이에 개설되어, 출력부(outK)와 출력부(outK+3)를 단락시키기 위한 단락수단(2a, 2b, …)(이하 단락수단(2)으로 총칭)을 구비한다. 1 칩 상에 배치된 신호선 구동회로 당 출력수(N)는 예를 들어 384, 혹은 480 출력이다.
또 본 실시예의 신호선 구동회로는 풀컬러 액정표시장치이므로, N 개의 전압공급배선에 접속된 N 개의 출력부는, 회로 상에서는 예를 들어 R-G-B-R-G-B 식의 일정한 색순으로 배치된다. 그리고 본 실시예의 신호선 구동회로에 있어서, 단락수단이 온일 경우에는, 전압공급배선 S1과 S4, S7과 S10이 전기적으로 단락된다. 단 S4와 S7을 다시 단락시키는 구성이라도 되며, 동일 색 계조용 출력부에 접속하는 전압공급배선이 모두 단락되는 구성이라도 된다. 또 몇 개의 전압공급배선을 1 세트로 하여 단락시킬 수도 있다.
이 단락수단(2)의 각각은, 제 1 실시예에서 설명한 단락수단(2)과 동일한 소 자구성을 갖는다.
즉 단락수단(2)은, K번째 전압공급배선(SK)과 (K+3)번째 전압공급배선(SK+3)을 연결하는 배선 상에 배치된 제 1 제어트랜지스터(1) 및 제 2 제어트랜지스터(3)와, 전압공급배선(SK)과 전압공급배선(SK+3)을 연결하는 단락용 배선 상에 배치되고, 게이트전극이 제 1 제어트랜지스터(1)와 제 2 제어트랜지스터(3) 사이에 접속된 단락용 트랜지스터(5)로 구성된다. 여기서 제 1 제어트랜지스터(1), 제 2 제어트랜지스터(3)는 각각 제어신호(Vb, Va)에 의해 제어되는 P채널형 MISFET이며, 단락용 트랜지스터(5)는 N채널형 MISFET이다.
또 제 1 제어트랜지스터(1)는, 각각 도 5에 나타내는 제 1 제어트랜지스터(1a, 1b, …) 중 1 개를 나타내며, 제 2 제어트랜지스터(3)도 제 2 제어트랜지스터(3a, 3b, …) 중 1 개를 나타낸다. 단락용 트랜지스터(5)도 복수의 단락용 트랜지스터 중 어느 1 개를 나타낸다.
또한 본 실시예에 있어서, 각 제 1 제어트랜지스터(1)의 게이트전극에는 동일 제어신호(Vb)가 입력되며, 각 제 2 제어트랜지스터(3)의 게이트전극에는 동일 제어신호(Va)가 입력된다.
여기서 본 실시예의 신호선 구동회로에서의 출력회로 동작은, 기본적으로 도 4에 나타내는 제 1 실시예에 관한 신호선 구동회로와 동일하다.
단 본 실시예의 신호선 구동회로에서는 동일 색용 출력부끼리를 단락시키므로, 도 4에서 Vin1을 K번째 전압공급배선으로의 입력신호(VinK)로, Vin2를 VinK+3으 로, Vout1을 VoutK로, Vout2를 VoutK+3으로 각각 바꾸면 된다.
이상과 같이 본 실시예의 신호선 구동회로에서는, 동일 색 계조용의 모든 출력부를 소정 타이밍으로 단락시키므로, 패널 쪽 부하에 충전된 전하의 분배를 제 1 실시예에 비해 보다 효율적으로 실행할 수 있다.
이는 액정패널에 있어서, 색이 다른 서브픽셀의 계조보다 동색의 서브픽셀의 계조 쪽이 더 가까운 경우가 많기 때문이다.
예를 들어 64 계조의 액정표시장치의 경우, 완전 적색표시를 실행할 경우에는 R의 계조레벨은 64, G와 B의 계조레벨은 모두 0이 된다. 이와 같은 경우에는 제 1 실시예와 같이 R 계조용과 G 계조용 출력부를 단락시켜도, R의 부하에 충전되는 전하량은 G의 부하에 충전되는 전하량보다 커지므로, 패널 쪽 부하를 효과적으로 재분배할 수 없다.
이에 반해 본 실시예의 신호선 구동회로에 의하면, R 계조용 출력부끼리, G 계조용 출력부끼리, B 계조용 출력부끼리가 단락되므로, 동일 계조레벨의 부하간에 전하의 수수가 이루어져, 효율적으로 전하의 재분배를 실행할 수 있다. 이로써 본 실시예의 신호선 구동회로에 의하면, 종래보다 소비전력이 작은 액정표시장치를 실현할 수 있는 것이다. 덧붙여, 여기서는 완전 적색표시의 예를 들었지만, 일반적으로 근방에 위치하는 동일 색 서브픽셀의 계조레벨은 비교적 같으므로, 통상 표시상태에서도 마찬가지의 절전효과를 얻을 수 있다.
또 도 5에 나타내는 예에서는, 가장 가까운 동일 색용 출력부 사이를 단락시키지만, 2 개 이상 임의의 수의 동일 색용 출력부 사이를 전기적으로 단락시켜도 되며, 모든 동색용 출력부끼리를 동시에 단락시켜도 된다. 동일 색용 전 출력부가 전기적으로 단락되면, 출력부 전위는 더욱 평균화되어 중간전위(공통전압)에 가까워지므로, 보다 확실하게 전하의 재분배 실행이 가능해진다.
또 본 실시예의 단락수단은 집적화가 용이한 MISFET로 구성되며, 제 1 실시예와 마찬가지로 제 1 제어트랜지스터(1) 및 제 2 제어트랜지스터(3)는 최소 크기로 할 수 있으므로, 종래의 신호선 구동회로에 비해 소 면적화를 도모할 수 있다.
또한 제 1 제어트랜지스터(1), 제 2 제어트랜지스터(3)가 모두 N채널형 MISFET이고, 단락용 트랜지스터(5)가 P채널형 MISFET라도 마찬가지 효과를 얻을 수 있다.
또 제 1 제어트랜지스터(1), 제 2 제어트랜지스터(3) 및 단락용 트랜지스터(5)가 바이폴라 트랜지스터라도 된다.
그리고 본 실시예에서 이용된 동일 색 계조용 출력부끼리를 단락하는 구성은, 그 자체로 절전효과를 발휘하므로, 종래와 같이 단락수단이 전송게이트만인 경우에 이용해도 유효하다.
또 도 5에 나타내는 회로구조를 실현하기 위한 실제 회로배치에 대해서는 후술하는 실시예에서 설명한다. 본 실시예에서, 회로 상에서는 근방에 위치하는 한 쌍의 동일 색용 출력부간에 다른 색용 출력부가 배치되는 것처럼 보이지만, 실제의 회로배치에서는 동일 색용 출력부끼리 인접하여 배치되는 경우도 있다. 단 패널 쪽 신호선은, 통상 R-G-B-R …과 같이 색순으로 배치된다.
(제 3 실시예)
본 발명의 제 3 실시예에 관한 신호선 구동회로는 제 1 실시예에서 이용된 단락수단 구성에 일부 변경을 가한 것이다.
도 6은 본 실시예의 신호선 구동회로 중, 출력회로의 구성을 나타내는 회로도이다.
도 6에 나타낸 바와 같이 본 실시예의 신호선 구동회로는, 출력이 입력으로 귀환된 연산증폭기(Amp1, Amp2)와, 액정패널로 출력전압(Vout1, Vout2)을 각각 공급하기 위한 출력부(out1, out2)와, 연산증폭기(Amp1)의 출력부와 출력부(out1)를 접속하는 전압공급배선(S1)과, 연산증폭기(Amp2)의 출력부와 출력부(out2)를 접속하는 전압공급배선(S2)과, 전압공급배선(S1) 상에 배치된 스위치(SW1)와, 전압공급배선(S2) 상에 배치된 스위치(SW2)와, 전압공급배선(S1)과 전압공급배선(S2) 사이에 배치되어 출력부(out1)와 출력부(out2)를 단락시키기 위한 단락수단(30)을 구비한다. 이 단락수단(30)은 전압공급배선(S1) 중 스위치(SW1)-출력부(out1)간의 부분과, 전압공급배선(S2) 중 스위치(SW2)-출력부(out2)간의 부분 사이에 배치된다.
그리고 단락수단(30)은, 전압공급배선(S1)과 전압공급배선(S2)을 연결하는 배선 상에 배치된 제 1 제어트랜지스터(21) 및 제 2 제어트랜지스터(23)와, 전압공급배선(S1)과 전압공급배선(S2)을 연결하는 배선 상에 배치되며, 게이트전극이 제 1 제어트랜지스터(21)-제 2 제어트랜지스터(23)간을 연결하는 배선에 접속된 단락용 트랜지스터(25)와, 제어신호(Vc)로 제어되며 접지와 단락용 트랜지스터(25)의 게이트전극 사이에 배치된 제 3 제어트랜지스터(34)로 구성된다. 여기서 제 1 제어트랜지스터(21), 제 2 제어트랜지스터(23)는 각각 제어신호(Vb, Va)로 제어되는 P 채널형 MISFET이며, 단락용 트랜지스터(25)는 N채널형 MISFET이다. 또 제 3 제어트랜지스터(34)는 N채널형 MISFET이며, 제 3 제어트랜지스터(34)와 단락용 트랜지스터(25)의 게이트전극을 접속하는 배선은, 제 1 제어트랜지스터(21)와 제 2 제어트랜지스터(23)를 연결하는 배선에 접속된다.
여기서, 도 6에서는 2 개의 전압공급배선(S1, S2) 및 2 개의 출력부만을 나타내지만, 실제로는 1 개의 신호선 구동회로가 다수 개(예를 들어 512 개)의 전압공급배선과 다수 개의 출력부를 갖는다. 그리고 회로도 상에서, 출력부는 R-G-B-R-G-B...와 같이 일정한 순서로 배치된다. 실제 배선 및 출력부의 배치에 대해서는 뒤의 실시예에서 설명한다.
이상과 같이 본 실시예의 신호선 구동회로가 제 1 실시예와 다른 점은, 단락용 트랜지스터(25)를 제어하기 위한 제 3 제어트랜지스터(34)를 추가로 배치하는 점이다.
다음으로, 출력회로의 동작을 통해 제 3 제어트랜지스터(34)를 배치하는 효과에 대하여 설명한다.
도 7은 본 실시예의 신호선 구동회로 중, 출력회로 각 부에서의 전압변화 및 단락용 배선을 흐르는 전류변화를 나타내는 타이밍도이다.
우선 도 7에 나타내는 바와 같이 수평주사기간(H1) 중, 기간(B)에서는 연산증폭기(Amp1, Amp2)로의 각 입력전압(Vin1, Vin2) 극성이 각각 (+), (-)로부터 (-), (+)로 변화한다. 기간(B)에서는 스위치(SW1, SW2)는 모두 오프된다.
그리고 제어전압(Vb)은 L, 제어전압(Va)은 H, 제어전압(Vc)은 L이 된다. 이 로써 기간(B)에서 제 1 제어트랜지스터(21)는 온, 제 2 제어트랜지스터(23)는 오프, 제 3 제어트랜지스터(34)는 오프된다.
여기서 기간(B)의 개시 시에는 고전압의 Vout1이 단락용 트랜지스터(25)의 게이트전극으로 입력되어 단락용 트랜지스터(25)는 온된다. 때문에 출력부(out1)에 접속된 패널쪽 부하로부터 출력부(out2)에 접속된 패널쪽 부하로, 단락용 트랜지스터(25)를 통해 전류(I)가 흘러든다.
또 본 실시예의 신호선 구동회로에 있어서도, 단락용 트랜지스터(25)의 임계값전압(Vth)이, Vout1과 Vout2의 차보다 작을 때는 단락용 트랜지스터(25)는 온된다. 이로써 기간(B)에서는, 부하에 충전된 전하의 재분배가 완료될 때까지 단락용 트랜지스터(25)는 오프되지 않는다. 여기까지는 제 1 실시예와 마찬가지 동작이다.
다음으로, 수평주사기간(H1) 중 기간(A)에서는, 스위치(SW1, SW2)가 모두 온되며, 연산증폭기(Amp1, Amp2)의 출력이 각각 출력부(out1, out2)로 전달된다. 이 때 출력부(out1)에 접속된 부하는 출력부(out1)로부터 연산증폭기(Amp1)로 흐르는 전류를 방전함과 동시에, 출력부(out2)에 접속된 부하는 연산증폭기(Amp2)로부터 출력부(out2)로 흐르는 전류에 의해 충전된다.
또 기간(A)에서는 제어전압(Vb, Vc)이 H로 변화하고, 제어전압(Va)은 H인 채로 된다. 때문에 제 1 제어트랜지스터(21) 및 제 2 제어트랜지스터(23)는 오프, 제 3 제어트랜지스터(34)는 온되며, 단락용 트랜지스터(25)의 게이트전극은 접지된다. 그 결과 단락용 트랜지스터(25)는 빠르게 오프상태로 된다.
그리고 다음의 수평주사기간에서는 출력부(out1, out2) 전압의 극성이 수평 주사기간(H1)과 절환된 상태에서 마찬가지 동작이 반복된다.
이상과 같이 본 실시예의 신호선 구동회로의 동작 상 특징은, 도 7에 나타내는 기간(A)에서 단락용 트랜지스터(25)가 신속하게 오프되는 데 있다.
연산증폭기(Amp1, Amp2)의 동작이 느린 경우나, 출력부하가 특정된 조건일 경우는, 단락용 트랜지스터(25)를 통해 패널쪽 부하에 재분배시킨 전하를 연산증폭기(Amp1, Amp2)가 인출할 경우가 있다. 예를 들어 연산증폭기(Amp1, Amp2)로부터의 각 출력 전압변화가 출력부의 전압(Vout1, Vout2) 변화보다 느리고, 수평주사기간(H1)의 기간(A) 개시 시에 연산증폭기(Amp2)의 출력전압이 Vout2보다 낮은 채로인 경우, 단락용 트랜지스터(25)가 그대로 온 상태이면 전류(I)가 연산증폭기(Amp2)에 의해 인출되어버린다. 또 출력부하는 출력회로를 구성하는 연산증폭기의 저항이나 배선저항 등에 의해 결정되며, k의 설계에 따라서는 단락수단을 통과하는 전류가 연산증폭기로 흘러 가버린다.
그러나 본 실시예의 신호선 구동회로에서는, 기간(A)에서 단락용 트랜지스터(25)가 신속하게 오프되므로, 패널 쪽 부하 전하의 재분배를, 전하를 낭비하는 일없이 확실하게 실행할 수 있게된다.
이와 같이 본 실시예의 신호선 구동회로에 의하면, 출력부하의 최적화를 시킬 필요가 없으므로 회로설계가 용이해진다. 또 연산증폭기의 응답속도에 의해 소비전력의 저감효과가 좌우되기 어려워지게 된다.
이와 더불어 집적화가 용이한 MISFET만으로 단락수단(30)이 구성되므로, 회로면적도 비교적 작게 할 수 있다.
또한 본 실시예의 신호선 구동회로는, 종래의 액정표시장치에서 사용되던 제어기(신호의 주기를 생성하는 장치)에 대응 가능하므로, 외부 회로를 변경하는 일없이 소비전력의 저감을 도모할 수 있다.
(제 4 실시예)
본 발명의 제 4 실시예로서, 제 3 실시예와 동일구성의 단락수단을 구비하며, 이 단락수단이 동일 색 계조용 출력부끼리를 단락시키는 신호선 구동회로에 대하여 설명하기로 한다.
여기서 신호선 구동회로의 출력회로 이외의 구성, 및 신호선 구동회로에 의해 구동되는 액정패널의 구성은 제 1~제 3 실시예와 마찬가지이다.
도 8은 본 실시예의 신호선 구동회로 중, 출력회로 구성을 나타내는 회로도이다.
도 8에 나타내는 바와 같이 본 실시예의 신호선 구동회로는, 출력이 입력으로 귀환된 연산증폭기(Amp1, Amp2, ..., AmpN(N은 1 칩의 신호선 구동회로당 출력 수))와, 액정패널에 출력전압(Vout1, Vout2, ...VoutN)을 각각 공급하기 위한 출력부(out1, out2, ...outN)와, K번째(1≤K+3≤N; K는 자연수)의 연산증폭기(AmpK) 출력부와 출력부(outK)를 접속하는 전압공급배선(SK)과, 전압공급배선(SK) 상에 배치된 스위치(SWK)와, 전압공급배선(SK)과 전압공급배선(SK+3) 사이에 배치되며 출력부(outK)와 출력부(outK+3)를 단락시키기 위한 단락수단(30a, 30b, ...(이하 단 락수단(30)으로 총칭))을 구비한다. 1 칩 상에 배치된 신호선 구동회로 당 출력 수(N)는 예를 들어 384 또는 480 출력이다.
또 본 실시예의 신호선 구동회로는 풀컬러 액정표시장치용이므로, N개의 전압공급배선에 접속된 N개의 출력부는 회로 상에 있어서, 예를 들어 R-G-B-R-G-B 식으로, 일정 색 순서로 배치된다. 또 본 실시예의 신호선 구동회로에 있어서 단락수단이 온일 경우에는, 전압공급배선 S1과 S4, S7과 S10이 전기적으로 단락된다. 단 S4와 S7이 다시 단락되는 구성이라도 되며, 동일 색 계조용 출력부에 접속되는 전압공급배선이 모두 전기적으로 단락되는 구성이라도 된다. 또 동시에 단락되는 출력부의 수는, 2 개 이상이라면 임의로 할 수 있다.
그리고 이 단락수단(30)은, K 번째 전압공급배선(SK)과 (K+3) 번째 전압공급배선(SK+3)을 연결하는 제 1 배선 상에 배치된 제 1 제어 트랜지스터(21) 및 제 2 트랜지스터(23)와, 전압공급배선(SK)과 전압공급배선(SK+3)을 연결하는 단락용 배선 상에 배치되며 게이트전극이 제 1 제어 트랜지스터(21) 및 제 2 트랜지스터(23) 사이에 접속된 단락용 트랜지스터(25)와, 제 1 제어 트랜지스터(21)-제 2 트랜지스터(23) 사이의 배선에 접속되고 또 단락용 트랜지스터(25)의 게이트전극과 접지 사이에 배치된 제 3 트랜지스터(34)로 구성된다. 여기서 제 1 제어 트랜지스터(21), 제 2 트랜지스터(23)는 각각 제어신호(Vb, Va)로 제어되는 P채널형 MISFET이며, 제 3 트랜지스터(34)는 제어신호(Vc)로 제어되는 N채널형 MISFET이다. 또 단락용 트랜지스터(25)는 N채널형 MISFET이다.
그리고 본 실시예의 신호선 구동회로에서의 출력회로 동작은, 기본적으로 도 7에 나타내는 제 1 실시예에 관한 신호선 구동회로와 마찬가지이다.
단, 본 실시예의 신호선 구동회로에서는 동일 색용 출력부끼리를 단락시키므로, 도 7에서 Vin1을 K 번째 전압공급배선으로의 입력신호(VinK)로, Vin2를 VinK+3으로, Vout1을 VoutK로, Vout2를 VoutK+3으로 각각 바꾸어 읽으면 된다.
이상과 같이 본 실시예의 신호선 구동회로에서는, 동일 색 계조용의 모든 출력부를 소정 시점에서 단락시키므로, 패널 쪽 부하에 축적된 전하의 분배를 제 3 실시예에 관한 신호선 구동회로보다 더욱 효율적으로 실시할 수 있다.
이와 같이 본 실시예의 신호선 구동회로를 이용하면, 소비전력이 작은 대화면 액정TV나 퍼스널컴퓨터용 액정디스플레이 등이 실현된다.
(제 5 실시예)
본 발명의 제 5 실시예에 관한 신호선 구동회로는, 출력부끼리를 단락시킬 경우에, 전류가 흐르는 단락용 배선이 2 개 배치되는 점을 특징으로 한다.
도 9는 본 실시예의 신호선 구동회로 중, 출력회로의 구성을 나타내는 회로도이다.
도 9에 나타내는 바와 같이 본 실시예의 신호선 구동회로에 있어서, 단락수단(40) 이외의 구성은 제 1, 제 3 실시예와 동일하므로, 이하 단락수단(40)의 설명만을 하기로 한다.
단락수단(40)은, 전압공급배선(S1)과 전압공급배선(S2)을 접속하며, 출력부(out1)와 출력부(out2)가 단락될 때에 전류통로가 되는 제 1 단락용 배선 및 제 2 단락용 배선과, 두 단락용 배선 상에 배치된 소자를 구비한다.
제 1 단락용 배선 상에는 S1에 가까운 쪽으로부터 제 1 단락용 트랜지스터(41), CMOS구성의 제 1 전송게이트(TG1)가 각각 배치되며, 제 2 단락용 배선 상에는 S1에 가까운 쪽으로부터 CMOS구성의 제 2 전송게이트(TG2), 제 2 단락용 트랜지스터(43)가 각각 배치된다.
또 제 1 단락용 트랜지스터(41) 및 제 2 단락용 트랜지스터(43)는 모두 N채널형 MISFET이다. 그리고 제 1 단락용 트랜지스터(41)의 게이트전극은, 제 1 단락용배선 중 제 1 단락용 트랜지스터(41)와 전압공급배선(S1) 사이의 부분에 접속되며, 제 2 단락용 트랜지스터(43)의 게이트전극은, 제 2 단락용 배선 중 제 2 단락용 트랜지스터(43)와 전압공급배선(S2) 사이의 부분에 접속된다.
그리고 제 1 전송게이트(TG1) 중의 P채널형 MISFET는 제어신호(Vb)로 제어되며, N채널형 MISFET는 Vb의 역상신호로 제어된다. 또한 제 2 전송게이트(TG2) 중의 P채널형 MISFET는 제어신호(Va)로 제어되며, N채널형 MISFET는 Va의 역상신호로 제어된다.
여기서 도 9에서는 2 개의 전압공급배선(S1, S2) 및 2 개의 출력부만을 나타내지만, 실제로는 1 개의 신호선 구동회로가 다수 개(예를 들어 512 개)의 전압공급배선과 다수 개의 출력부를 갖는다. 그리고 회로도 상에서, 전압공급배선 및 출력부는 R-G-B-R-G-B...식으로 일정한 순서로 배치된다. 실제의 배선 및 출력부 배치에 대해서는 뒤의 실시예에서 설명하기로 한다.
이상과 같이 본 실시예의 신호선 구동회로가 제 1 및 제 3 실시예와 다른 점은, 단락용 배선을 전류가 흐르는 방향에 따라 2 개로 나눈 점이다.
다음으로, 출력회로의 동작을 통해 단락용 배선을 2 개로 나눈 효과에 대하여 설명한다.
도 10은 본 실시예의 신호선 구동회로 중 출력회로 각 부에서의 전압변화 및 각 단락용 배선을 흐르는 전류변화를 나타내는 타이밍도이다.
우선, 도 7에 나타내는 바와 같이 수평주사기간(H1) 중 기간(B)에서는, 연산증폭기(Amp1, Amp2)로의 각 입력전압(Vin1, Vin2) 극성이 각각 (+), (-)에서 (-), (+)로 변화한다. 기간(B)에서는 스위치(SW1, SW2)는 모두 오프된다.
이 때 제어전압(Vb)은 L, 제어전압(Va)은 H이다. 이로써 기간(B)에서 제 1 전송게이트(TG1)는 온 되고, 제 2 전송게이트(TG2)는 오프된다.
이로써 제 1 단락용 트랜지스터(41)의 각 불순물 확산영역(소스 또는 드레인)은 각각 출력부(out1, out2)와 전기적으로 접속된다. 따라서 기간(B)에서, 제 1 단락용 트랜지스터(41)는 출력부(out1)의 전압(Vout1)으로 제어되게 되어 온 상태가 된다. 그리고 출력부(out1)에 접속된 패널 쪽 부하로부터 출력부(out2)로 접속된 패널 쪽 부하로, 제 1 단락용 트랜지스터(41)를 통해 전류(I)가 흘러든다.
한편, 제 2 단락용 트랜지스터(43)의 게이트전극 및 한쪽 불순물 확산영역은 출력부(out2)와 전기적으로 접속되지만, 다른 쪽 불순물 확산영역은 출력부(out1)와 전기적으로 접속되지 않는다. 때문에 기간(B)에서, 제 2 단락용 트랜지스터(43)는 오프 상태로 된다.
다음에, 수평주사기간(H1) 중 기간(A)에서는, 스위치(SW1, SW2)가 모두 온 되어, 연산증폭기(Amp1, Amp2)의 출력이 각각 출력부(out1, out2)로 전달된다. 이 때 출력부(out1)에 접속된 패널 쪽 부하는 출력부(out1)로부터 연산증폭기(Amp1)로 흐르는 전류를 방전함과 동시에, 출력부(out2)에 접속된 패널 쪽 부하는 연산증폭기(Amp2)로부터의 출력에 의해 충전된다.
또 기간(A)에서는 제어전압(Vb)이 H로 변화되며, 제어전압(Va)은 H 그대로 된다. 때문에 제 1 전송게이트(TG1), 제 2 전송게이트(TG2)는 모두 오프 된다. 따라서 제 1 단락용 배선으로도 제 2 단락용 배선으로도 전류는 흐르지 않는다.
이로써 연산증폭기(Amp1)의 응답속도가 느린 경우 등이라도, 제 1 단락용 배선을 흐르는 전류(I)가 연산증폭기(Amp1) 쪽으로 흐르는 것을 방지할 수 있다. 즉 패널 쪽 부하에 축적된 전하를 낭비하는 일없이 재분배할 수 있다.
다음으로, 수평주사기간(H2)에서는, 수평주사기간(H1)과는 Vin1, Vin2, Vou1 및 Vout2의 각 극성이 역으로 되며, 회로동작도 역으로 된다.
즉 기간(B)에서는 제 1 전송게이트(TG1) 및 제 1 단락용 트랜지스터(41)가 모두 오프되며, 제 2 전송게이트(TG2) 및 제 2 단락용 트랜지스터(43)가 모두 온 된다. 그 결과 제 2 단락용 배선에는 전류(I2)가 흐르고, 출력부(out2)에 접속된 패널 쪽 부하로부터 출력부(out1)에 접속된 패널 쪽 부하로 전류가 흘러든다.
이어서 기간(A)에서는, 연산증폭기(Amp1)의 출력에 의해 출력부(out1)에 접속된 패널 쪽 부하가 충전됨과 동시에, 출력부(out2)에 접속된 패널 쪽 부하로부터 연산증폭기(Amp2) 방향으로 전류가 흐른다.
이 때 제 1 전송게이트(TG1) 및 제 1 단락용 트랜지스터(41)가 모두 오프되며, 제 2 전송게이트(TG2) 및 제 2 단락용 트랜지스터(43)도 모두 오프 된다.
이상과 같이 본 실시예의 신호선 구동회로에 의하면, 기간(B)에서는 인접하는 패널 쪽 부하 사이의 재분배가 가능하다. 또 연산증폭기(Amp1, Amp2)의 응답속도나 회로의 출력부하에 상관없이 전하의 재분배를 효율적으로 실행할 수 있으므로, 회로설계를 용이하게 할 수 있다.
또 연산증폭기(Amp1, Amp2)의 응답속도가 충분히 빠른 경우나 회로의 출력부하가 적당한 경우에는, 수평주사기간(H1)의 기간(A)에서 제어신호(Vb)를 L인 채로 하고, 수평주사기간(H2)의 기간(A)에서는 제어신호(Va)를 L인 채로 하여 패널 쪽 부하로부터 전하 회수를 계속해도 된다. 이 경우, 예를 들어 수평주사기간(H1)에서는 제 1 단락용 트랜지스터(41)는 출력부(out1)와 출력부(out2) 전위가 역전되면 자동적으로 오프 상태로 되므로, 패널 쪽 부하에 충전된 전하를 낭비하는 일없이 이용할 수 있다. 이는 수평주사기간(H2)에서도 마찬가지이다. 따라서 신호선 구동회로로부터 보충시킬 전류를 저감할 수 있다.
본 실시예의 신호선 구동회로에 의하면, 상기와 같은 구동방법을 취함에 따라 액정표시장치의 부하용량이 클 경우 등에도 소비전력 삭감을 도모할 수 있다.
또 본 실시예의 신호선 구동회로에서는 2 개의 단락용 배선을 전압공급배선(S1, S2) 사이에 배치하지만, 3 개 이상 배치해도 된다.
또한 도 9에 나타내는 신호선 구동회로의 예에서는, 제 1 단락용 트랜지스터(41)의 게이트전극이 전압공급배선(S1) 쪽에 접속되지만, 제 1 전송게이 트(TG1) 쪽에 접속되어도 마찬가지 기능을 수행한다. 마찬가지로 제 2 단락용 트랜지스터(43)의 게이트전극은 제 2 단락용 배선의 제 2 전송게이트(TG2) 쪽에 접속돼도 된다.
또 제 1 단락용 배선 상에 배치된 제 1 전송게이트(TG1)와 제 1 단락용 트랜지스터(41)와의 배치를 바꾸어도 효과는 변하지 않는다. 마찬가지로 제 2 단락용 트랜지스터(43)와 제 2 전송게이트(TG2)의 배치를 바꾸어도 된다.
또한 본 실시예의 신호선 구동회로에서 이용된 제 1 단락용 트랜지스터(41) 및 제 2 단락용 트랜지스터(43)를, 다이오드 특성을 갖는 디바이스로 바꾸어 배치하는 것도 가능하다.
도 11은, 단락용 트랜지스터 대신에 다이오드를 이용한 경우의 본 실시예의 신호선 구동회로를 나타내는 회로도이다. 도 11에 나타내는 바와 같이 제 1 단락용 트랜지스터(41) 대신, 출력부가 제 1 전송게이트(TG1)에 접속되는 다이오드(제 1 다이오드(50))를 이용하며, 제 2 단락용 트랜지스터(43) 대신, 출력부가 제 2 전송게이트(TG2)에 접속되는 다이오드(제 2 다이오드(51))를 이용해도, MISFET를 이용하는 경우와 마찬가지 절전효과를 발휘할 수 있다. 이 때 제 1 다이오드(50)와 제 2 다이오드(51)는 출력부(out1, out2)에 대해 서로 역방향으로 배치된다.
또 제 1 단락용 트랜지스터(41) 및 제 2 단락용 트랜지스터(43)를 바이폴라트랜지스터로 바꾸는 것도 가능하다.
여기서 본 실시예에서는 단락수단이 R-G나 B-R 등, 인접하는 다른 색 계조용 출력부를 접속하는 예를 나타냈지만, 제 2 및 제 4 실시예와 같이 동일 색 계조용 의 2 개 이상 출력부끼리를 접속함으로써, 보다 효과적으로 소비전력을 저감할 수 있다. 이 경우 실제의 회로 및 배선의 배치는 뒤의 실시예에서 설명하기로 한다.
(제 6 실시예)
본 발명의 제 6 실시예로서, 제 1~제 5 실시예에 관한 신호선 구동회로의 출력회로 배선구조의 예에 대하여 설명한다.
도 12의 (a)는 본 발명의 신호선 구동회로의 회로배치 일례를 나타내는 블록도이며, (b)는 접속수단의 배치 예를 나타내는 도이고, (c)는 본 발명의 신호선 구동회로 출력부에서의 배선구조를 나타내는 도이다.
우선 도 12의 (a)에 나타내는 바와 같이 본 발명의 신호선 구동회로 출력부에서는, 예를 들어 R용, G용, B용 화상형성용 신호를 출력하는 연산증폭기(Amp1, Amp2, ...)가 일렬로 배치된다. 그리고 2 개의 전압공급배선간을 접속하는 접속수단을 개재하고, 차례로 R용, G용, B용 출력부가 순서대로 배치된다. 여기서 도 12의 (b)에 나타내는 바와 같이 실제 배치에서는 접속수단끼리 비껴서 배치되지는 않으며 분할된 상태로 일렬 배치된다.
본 실시예의 신호선 구동회로의 특징은, 전압공급배선이 2 층으로 분할된 알루미늄 배선이며, 또 인접하는 배선간의 전위 차가 커지도록 배치되는 점이다.
도 12의 (c)에 나타내는 예에서, 제 1 층에는 왼쪽으로부터 차례로 출력부(out2), 출력부(out3), 출력부(out6)가 배치되고, 제 2 층에는 왼쪽으로부터 차례로 출력부(out1), 출력부(out4), 출력부(out5)가 배치된다. 바꾸어 말하면, 인접하는 패널 쪽 신호선(또는 서브픽셀)에 접속되는 출력부끼리, 또는 동일 색용 패 널 쪽 신호선(또는 서브픽셀)에 접속되는 출력부끼리가 인접하도록 배치된다.
도트반전 구동방식에서는 인접하는 패널 쪽 신호선에는 서로 극성이 다른 신호가 인가된다.
때문에 본 실시예의 신호선 구동회로 출력부에서는, 인접하는 배선간의 전위 차가 커진다. 더불어 제 1 층 내와 제 2 층 내의 서로 중첩되는 배선간 전위 차도 커진다. 그 결과 제품검사 시에, 인접하는 배선간의 전위 차가 작은 경우에 비해 불량품 검출이 용이해진다.
그리고 본 실시예의 배선 배치방법은, 제 1, 제 3 실시예에 관한 신호선 구동회로나, 종래의 신호선 구동회로에 적용해도 마찬가지 효과를 얻을 수 있다.
또 배선층이 3 층 이상의 경우에도, 기수 번째 출력부끼리, 우수 번째 출력부끼리를 인접하도록 배치함으로써, 제품검사를 용이하게 할 수 있다.
이상과 같이 본 실시예의 신호선 구동회로에 의하면, 제품검사가 용이해지므로, 규격에 합격하는 제품을 보다 확실하게 사용자에게 공급하기가 가능해진다.
(제 7 실시예)
본 발명의 제 7 실시예로서, 회로배치를 개량한 신호선 구동회로에 대하여 설명하기로 한다.
도 13은 본 실시예의 신호선 구동회로의 회로배치를 나타내는 블록도이다.
도 13에 나타내는 회로배치는 제 2, 제 4 실시예 등, K 번째(1≤K+3≤N; K는 자연수)와 (K+3) 번째 출력부끼리, 바꾸어 말하면 동일 색용 출력부끼리를 단락시킬 경우에 유효하다.
도 13에 나타내는 바와 같이, 본 실시예의 신호선 구동회로 중 출력회로에서는, 동일 색용 연산증폭기(Amp1)와 연산증폭기(Amp4)가 서로 인접하도록 배치된다. 마찬가지로 연산증폭기(Amp2)와 연산증폭기(Amp5), 연산증폭기(Amp3)와 연산증폭기(Amp6)가 각각 인접하여 배치된다.
그리고 제 2 실시예의 회로구성을 예로 하면, 연산증폭기(Amp1)와 연산증폭기(Amp4)에 접속된 접속수단(2a), 연산증폭기(Amp2)와 연산증폭기(Amp5)에 접속된 접속수단(2b), 연산증폭기(Amp3)와 연산증폭기(Amp6)에 접속된 접속수단(2c)이 차례로 배치된다.
그리고 각 접속수단(2)에 접속된 출력부(out, out2, ...)는 패널의 신호선 순서로 배치된다. 여기서 접속수단(2)과 출력부(out, out2, ...) 사이에서는, 2 개의 배선층 내에 배치된 전압공급배선이 교차함으로써 출력부 배치를 패널 신호선에 맞춘다.
또 도 13에서는 6 출력분만 나타내지만, 화소가 R, G, B일 경우, 이와 같은 6 출력씩의 배치가 반복되어 다출력 신호선 구동회로가 구성된다.
본 실시예에 나타내는 회로배치에 의하면, 연산증폭기-접속수단간의 배선 교차가 적어도 되므로 접속수단의 배치를 용이하게 할 수 있다.
또 이 배치에 의하면, 접속수단과 출력부를 접속하는 배선을 교차시킬 필요가 있지만, 접속수단의 배치가 용이해진다는 이점이 더 크다.
또한 본 실시예에 나타내는 회로배치에 의하면, 도 12의 (a)에 나타내는 회로배치에 비해 배선량 등이 삭감되므로, 면적의 축소가 가능해진다.
그리고 본 실시예의 신호선 구동용 회로의 출력부에도 제 6 실시예에서 설명한 배선방법을 적용할 수 있다.
본 발명의 신호선 구동회로에 의하면, 2 개의 출력부를 단락시키기 위한 단락수단을 배치하며, 이 단락수단이 2 개 출력부의 어느 한쪽에 의해 온 또는 오프로 제어되므로, 패널 쪽 부하에 충전된 전하를 인접하는 패널 쪽 부하로 낭비없이 분배시킬 수 있다. 이로써 저소비전력화가 도모된 대화면 표시장치의 제공이 가능해진다.

Claims (26)

  1. 매트릭스형으로 배치된 서브픽셀과, 상기 서브픽셀에 화상형성용 신호를 공급하기 위한 복수 열의 신호선을 포함하는 표시부를 구비하는 표시장치에 이용되는 표시장치용 구동회로이며,
    상기 복수열의 신호선에 상기 화상형성용 신호를 전달하기 위한 전압공급배선과,
    상기 화상형성용 신호의 상기 전압공급배선으로의 전달을 온 또는 오프로 하기 위한 스위치와,
    상기 복수 열의 신호선 중 기수열 신호선에 접속하기 위한 전압공급배선과, 상기 복수열의 신호선 중 우수열의 신호선에 접속하기 위한 전압공급배선을 상기 스위치가 오프인 기간을 포함하는 소정 기간 전기적으로 단락시키며, 또 상기 기수열의 신호선에 접속하기 위한 전압공급배선의 전위와, 상기 우수열의 신호선에 접속하기 위한 전압공급배선 전위와의 극성이 절환될 때 자율적으로 오프상태로 하는 것이 가능한 단락수단을 구비하고,
    상기 단락수단은,
    상기 기수열 신호선에 접속하기 위한 전압공급배선과 상기 우수열 신호선에 접속하기 위한 전압공급배선을 상기 소정 기간 전기적으로 접속하는 단락용 배선과,
    상기 단락용 배선 상에 배치되며, 제어부를 갖는 스위칭소자와,
    적어도 상기 소정 기간 중에, 상기 기수열의 신호선에 접속하기 위한 전압공급배선의 전위 또는 상기 우수열 신호선에 접속하기 위한 전압공급배선 전위의 어느 한쪽이 상기 제어부에 인가되도록 제어하는 제어용 소자를 구비하는 표시장치용 구동회로.
  2. 제 1 항에 있어서,
    상기 기수열 신호선 및 상기 우수열 신호선은, 서로 인접하는 신호선인 것을 특징으로 하는 표시장치용 구동회로.
  3. 제 1 항에 있어서,
    상기 소정 기간 중은 인접하는 상기 전압공급배선 모두가 서로 전기적으로 단락되는 것을 특징으로 하는 표시장치용 구동회로.
  4. 제 1 항에 있어서,
    상기 서브픽셀은 표시할 색별로 분리되며,
    상기 기수열 신호선에 접속하기 위한 전압공급배선과, 상기 우수열 신호선에 접속하기 위한 전압공급배선은, 서로 동일 색의 상기 서브픽셀을 구동하기 위한 상기 화상형성용 신호를 공급하는 것을 특징으로 하는 표시장치용 구동회로.
  5. 제 4 항에 있어서,
    상기 신호선은 적색용, 녹색용, 청색용의 3 종류로 나뉘며,
    K를 임의의 자연수로 하면, 상기 복수열의 신호선 중 제 K열 신호선과 제 (K+3)열 신호선이 상기 단락수단에 의해 서로 전기적으로 단락되는 것을 특징으로 하는 표시장치용 구동회로.
  6. 제 4 항에 있어서,
    상기 소정 기간에는, 상기 서브픽셀 중 동일 색용 서브픽셀에 상기 화상형성용 신호를 공급하기 위한 모든 전압공급배선이 전기적으로 단락되는 것을 특징으로 하는 표시장치용 구동회로.
  7. 삭제
  8. 제 1 항에 있어서,
    상기 스위칭소자는 상기 제어부가 게이트전극인 제 1 도전형의 제 1 MISFET이며,
    상기 제어용소자는,
    상기 기수열 신호선에 접속하기 위한 전압공급배선과 상기 스위칭소자의 게이트전극과의 사이에 개설된 제 2 도전형의 제 2 MISFET와,
    상기 우수열 신호선에 접속하기 위한 전압공급배선과 상기 스위칭소자의 게이트전극 사이에 개설된 제 2 도전형의 제 3 MISFET를 구비하는 것을 특징으로 하는 표시장치용 구동회로.
  9. 제 1 항에 있어서,
    상기 화상형성용 신호는 수평주사 기간별로 극성이 반전되며,
    상기 스위칭소자의 제어부에는, 상기 수평주사 기간을 통해 상기 기수열 신호선에 접속하기 위한 전압공급배선의 전위 또는 상기 우수열 신호선에 접속하기 위한 전압공급배선 전위 중 어느 한쪽이 인가되는 것을 특징으로 하는 표시장치용 구동회로.
  10. 제 8 항에 있어서,
    상기 제어용소자는, 접지와 상기 제 1 MISFET의 게이트전극 사이에 개설되며, 상기 소정 기간 이외에는 상기 스위칭소자를 오프시키기 위한 제 1 도전형의 제 4 MISFET를 추가로 구비하고,
    상기 제 4 MISFET와 상기 제 1 MISFET의 게이트전극을 접속하는 배선은, 상기 제 2 MISFET 및 상기 제 3 MISFET에 접속되는 것을 특징으로 하는 표시장치용 구동회로.
  11. 매트릭스형으로 배치된 서브픽셀과, 상기 서브픽셀에 화상형성용 신호를 공급하기 위한 복수 열의 신호선을 포함하는 표시부를 구비하는 표시장치에 이용되는 표시장치용 구동회로이며,
    상기 복수열의 신호선에 상기 화상형성용 신호를 전달하기 위한 전압공급배선과,
    상기 화상형성용 신호의 상기 전압공급배선으로의 전달을 온 또는 오프로 하기 위한 스위치와,
    상기 복수 열의 신호선 중 기수열 신호선에 접속하기 위한 전압공급배선과, 상기 복수열의 신호선 중 우수열의 신호선에 접속하기 위한 전압공급배선을 상기 스위치가 오프인 기간을 포함하는 소정 기간 전기적으로 단락시키며, 또 상기 기수열의 신호선에 접속하기 위한 전압공급배선의 전위와, 상기 우수열의 신호선에 접속하기 위한 전압공급배선 전위와의 극성이 절환될 때 자율적으로 오프상태로 하는 것이 가능한 단락수단을 구비하고,
    상기 단락수단은,
    상기 기수열 신호선에 접속하기 위한 전압공급배선과 상기 우수열 신호선에 접속하기 위한 전압공급배선을 상기 소정 기간 전기적으로 접속하는 제 1 단락용 배선 및 제 2 단락용 배선과,
    상기 제 1 단락용 배선 상에 배치되며, 상기 기수열 신호선에 접속하기 위한 전압공급배선의 전위가 상기 우수열 신호선에 접속하기 위한 전압공급배선의 전위 이상일 경우에만 온하고, 상기 우수열 신호선에 접속하기 위한 전압공급배선의 전위를 밑돌 경우에는 자율적으로 오프되는 제 1 스위칭소자와,
    상기 제 2 단락용 배선 상에 배치되며, 상기 우수열 신호선에 접속하기 위한 전압공급배선의 전위가 상기 기수열 신호선에 접속하기 위한 전압공급배선의 전위 이상일 경우에만 온하고, 상기 기수열 신호선에 접속하기 위한 전압공급배선의 전위를 밑돌 경우에는 자율적으로 오프되는 제 2 스위칭소자를 구비하는 것을 특징으로 하는 표시장치용 구동회로.
  12. 제 11 항에 있어서,
    상기 제 1 스위칭소자는, 게이트전극이 상기 제 1 단락용 배선에 접속된 제 1 도전형 MISFET와 제 1 전송게이트를 구비하며,
    상기 제 2 스위칭소자는, 게이트전극이 상기 제 2 단락용 배선에 접속된 제 1 도전형 MISFET와 제 2 전송게이트를 구비하는 것을 특징으로 하는 표시장치용 구동회로.
  13. 제 11 항에 있어서,
    상기 제 1 스위칭소자는, 제 1 다이오드와 제 3 전송게이트를 구비하며,
    상기 제 2 스위칭소자는, 상기 제 1 출력부 및 상기 제 2 출력부에 대해 상기 제 1 다이오드와 역방향으로 배치된 제 2 다이오드와 제 4 전송게이트를 구비하는 것을 특징으로 하는 표시장치용 구동회로.
  14. 삭제
  15. 삭제
  16. 삭제
  17. 삭제
  18. 삭제
  19. 삭제
  20. 매트릭스형으로 배치된 서브픽셀과, 상기 서브픽셀에 화상형성용 신호를 공급하기 위한 복수열의 신호선과, 상기 복수열의 신호선 중, 기수열의 제 1 신호선과 우수열의 제 2 신호선을 소정 기간 전기적으로 단락시키고, 또 상기 기수열 신호선에 접속하기 위한 전압공급배선의 전위와, 상기 우수열 신호선에 접속하기 위한 전압공급배선 전위의 극성이 절환될 때 자율적으로 오프상태로 하기가 가능한 단락수단을 갖는 표시부와,
    상기 표시부의 외연부에 배치되며, 상기 제 1 신호선에 접속된 제 1 전압공급배선과 상기 제 2 신호선에 접속된 제 2 전압공급배선을 갖는 표시장치용 구동회로를 구비하며,
    상기 단락수단은,
    상기 기수열 신호선에 접속하기 위한 전압공급배선과 상기 우수열 신호선에 접속하기 위한 전압공급배선을 상기 소정 기간 전기적으로 접속하는 단락용 배선과,
    상기 단락용 배선 상에 배치되며, 제어부를 갖는 스위칭소자와,
    적어도 상기 소정 기간 중에, 상기 기수열의 신호선에 접속하기 위한 전압공급배선의 전위 또는 상기 우수열 신호선에 접속하기 위한 전압공급배선 전위의 어느 한쪽이 상기 제어부에 인가되도록 제어하는 제어용 소자를 구비하는 것을 특징으로 하는 표시장치.
  21. 제 20 항에 있어서,
    상기 서브픽셀은 표시할 색별로 분리되며,
    상기 제 1 신호선 및 제 2 신호선은, 서로 동일 색용의 상기 서브픽셀에 상기 화상형성용 신호를 공급하기 위한 신호선인 것을 특징으로 하는 표시장치.
  22. 제 21 항에 있어서,
    상기 서브픽셀 중 동일 색용 서브픽셀에 상기 화상형성용 신호를 공급하기 위한 모든 신호선이 전기적으로 단락되는 것을 특징으로 하는 표시장치.
  23. 삭제
  24. 매트릭스형으로 배치된 서브픽셀과, 상기 서브픽셀에 화상형성용 신호를 공급하기 위한 복수열의 신호선과, 상기 복수열의 신호선 중, 기수열의 제 1 신호선과 우수열의 제 2 신호선을 소정 기간 전기적으로 단락시키고, 또 상기 기수열 신호선에 접속하기 위한 전압공급배선의 전위와, 상기 우수열 신호선에 접속하기 위한 전압공급배선 전위의 극성이 절환될 때 자율적으로 오프상태로 하기가 가능한 단락수단을 갖는 표시부와,
    상기 표시부의 외연부에 배치되며, 상기 제 1 신호선에 접속된 제 1 전압공급배선과 상기 제 2 신호선에 접속된 제 2 전압공급배선을 갖는 표시장치용 구동회로를 구비하며,
    상기 단락수단은,
    상기 기수열 신호선과 상기 우수열 신호선을 상기 소정 기간 전기적으로 접속하는 제 1 단락용 배선 및 제 2 단락용배선과,
    상기 제 1 단락용 배선 상에 배치되며, 상기 기수열 신호선에 접속하기 위한 전압공급배선의 전위가 상기 우수열 신호선에 접속하기 위한 전압공급배선의 전위 이상일 경우에만 온하고, 상기 우수열 신호선에 접속하기 위한 전압공급배선의 전위를 밑돌 경우에는 자율적으로 오프되는 제 1 스위칭소자와,
    상기 제 2 단락용 배선 상에 배치되며, 상기 우수열 신호선에 접속하기 위한 전압공급배선의 전위가 상기 기수열 신호선에 접속하기 위한 전압공급배선의 전위 이상일 경우에만 온하고, 상기 기수열 신호선에 접속하기 위한 전압공급배선의 전위를 밑돌 경우에는 자율적으로 오프되는 제 2 스위칭소자를 구비하는 것을 특징으로 하는 표시장치.
  25. 제 24 항에 있어서,
    상기 서브픽셀은 표시할 색별로 분리되며,
    상기 제 1 신호선 및 제 2 신호선은, 서로 동일 색용의 상기 서브픽셀에 상기 화상형성용 신호를 공급하기 위한 신호선인 것을 특징으로 하는 표시장치.
  26. 제 25항에 있어서,
    상기 서브픽셀 중, 동일 색용 서브픽셀에 상기 화상형성용 신호를 공급하기 위한 모든 신호선이 전기적으로 단락되는 것을 특징으로 하는 표시장치.
KR1020030060084A 2002-08-29 2003-08-29 표시장치용 구동회로 및 표시장치 KR100967745B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2002251876A JP4015908B2 (ja) 2002-08-29 2002-08-29 表示装置用駆動回路及び表示装置
JPJP-P-2002-00251876 2002-08-29

Publications (2)

Publication Number Publication Date
KR20040020020A KR20040020020A (ko) 2004-03-06
KR100967745B1 true KR100967745B1 (ko) 2010-07-05

Family

ID=31972709

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030060084A KR100967745B1 (ko) 2002-08-29 2003-08-29 표시장치용 구동회로 및 표시장치

Country Status (6)

Country Link
US (1) US7079125B2 (ko)
JP (1) JP4015908B2 (ko)
KR (1) KR100967745B1 (ko)
CN (1) CN100342419C (ko)
NL (1) NL1023910C2 (ko)
TW (1) TW200405256A (ko)

Families Citing this family (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8412853B2 (en) 2004-10-25 2013-04-02 Texas Instruments Incorporated Two pin serial bus communication interface
JP2005208551A (ja) * 2003-12-25 2005-08-04 Sharp Corp 表示装置および駆動装置
KR100698983B1 (ko) 2004-03-30 2007-03-26 샤프 가부시키가이샤 표시 장치 및 구동 장치
KR100581800B1 (ko) * 2004-06-07 2006-05-23 삼성에스디아이 주식회사 유기 전계발광 표시 장치 및 역다중화부
KR20060046241A (ko) * 2004-06-29 2006-05-17 엘지.필립스 엘시디 주식회사 액정표시소자
KR100738237B1 (ko) * 2005-04-08 2007-07-12 엘지전자 주식회사 평판표시장치의 화상 처리장치 및 방법
JP4717582B2 (ja) * 2005-10-07 2011-07-06 シャープ株式会社 表示素子駆動回路およびこれを備える液晶表示装置、表示素子駆動方法
KR100790977B1 (ko) * 2006-01-13 2008-01-03 삼성전자주식회사 출력편차가 개선된 출력버퍼 및 이를 구비한평판표시장치용 소오스 드라이버
KR101385448B1 (ko) * 2007-02-27 2014-04-15 삼성디스플레이 주식회사 소스 구동 회로 및 이를 구비한 표시 장치
KR101435527B1 (ko) * 2007-07-25 2014-08-29 삼성디스플레이 주식회사 표시 장치
CN101387770B (zh) * 2007-09-14 2010-10-06 群康科技(深圳)有限公司 液晶显示装置的驱动方法
JP5319100B2 (ja) * 2007-10-31 2013-10-16 ローム株式会社 ソースドライバおよびそれを用いた液晶ディスプレイ装置
CN103258512B (zh) 2007-11-29 2017-03-01 株式会社半导体能源研究所 液晶显示器件和电子器件
JP2009192923A (ja) * 2008-02-15 2009-08-27 Nec Electronics Corp データ線駆動回路、表示装置及びデータ線駆動方法
JP2009258288A (ja) * 2008-04-15 2009-11-05 Rohm Co Ltd ソースドライバおよびそれを用いた液晶ディスプレイ装置
KR20100078337A (ko) * 2008-12-30 2010-07-08 주식회사 동부하이텍 라인 리페어 엠프 구동 회로 및 이의 구동 방법
JP2010164844A (ja) * 2009-01-16 2010-07-29 Nec Lcd Technologies Ltd 液晶表示装置、該液晶表示装置に用いられる駆動方法及び集積回路
WO2010095348A1 (ja) * 2009-02-23 2010-08-26 シャープ株式会社 表示装置及び駆動装置
KR101102358B1 (ko) * 2009-11-30 2012-01-05 주식회사 실리콘웍스 디스플레이 패널 구동 회로 및 그의 구동 방법
JP2011150256A (ja) * 2010-01-25 2011-08-04 Renesas Electronics Corp 駆動回路及び駆動方法
CN102237868A (zh) * 2010-04-22 2011-11-09 鸿富锦精密工业（深圳）有限公司 电压顺序输出电路
KR20120056017A (ko) * 2010-11-24 2012-06-01 삼성전자주식회사 다채널 반도체 장치 및 이를 구비한 디스플레이 장치
CN102081917B (zh) * 2011-03-04 2012-11-14 敦泰科技(深圳)有限公司 一种tft液晶显示屏的驱动方法
JP6022805B2 (ja) 2012-04-23 2016-11-09 株式会社ジャパンディスプレイ 表示装置
CN202710889U (zh) * 2012-07-26 2013-01-30 京东方科技集团股份有限公司 阵列基板单元、阵列基板、液晶显示面板及液晶显示装置
US9306557B2 (en) * 2014-05-12 2016-04-05 Shenzhen China Star Optoelectronics Technology Co., Ltd Circuit arrangement of gate side fan out area
CN105592157A (zh) * 2015-12-28 2016-05-18 上海博泰悦臻网络技术服务有限公司 车联网络的信号接入装置和方法、车载通信终端及车辆
CN109416569B (zh) * 2016-07-13 2021-10-29 三菱电机株式会社 无电压输出以及有电压输出的切换电路
US10762856B2 (en) * 2017-06-30 2020-09-01 Apple Inc. Current protection systems and methods for electronic device displays
KR102508898B1 (ko) * 2018-08-10 2023-03-10 매그나칩 반도체 유한회사 디스플레이 구동 장치 및 이를 포함하는 디스플레이 장치
TWI781344B (zh) * 2019-09-03 2022-10-21 韓商美格納半導體有限公司 用於驅動顯示面板的顯示驅動裝置和包括其的顯示裝置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09243899A (ja) * 1996-03-08 1997-09-19 Canon Inc 撮影レンズ及びそれを用いた光学機器
JPH1130975A (ja) 1997-05-13 1999-02-02 Oki Electric Ind Co Ltd 液晶表示装置の駆動回路及びその駆動方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3577719B2 (ja) * 1995-05-17 2004-10-13 セイコーエプソン株式会社 液晶表示装置及びその駆動方法並びにそれに用いる駆動回路
JPH09243998A (ja) * 1996-03-13 1997-09-19 Toshiba Corp 表示装置
JPH1195729A (ja) 1997-09-24 1999-04-09 Texas Instr Japan Ltd 液晶ディスプレイ用信号線駆動回路
JPH11133926A (ja) * 1997-10-30 1999-05-21 Hitachi Ltd 半導体集積回路装置および液晶表示装置
US6304241B1 (en) * 1998-06-03 2001-10-16 Fujitsu Limited Driver for a liquid-crystal display panel
JP2000039870A (ja) 1998-07-23 2000-02-08 Sony Corp 液晶表示装置
JP2000098976A (ja) 1998-09-18 2000-04-07 Sony Corp 信号線駆動回路およびそれを用いた液晶駆動回路
JP2001134245A (ja) * 1999-11-10 2001-05-18 Sony Corp 液晶表示装置
JP2002014658A (ja) * 2000-06-29 2002-01-18 Nec Kansai Ltd 液晶駆動用集積回路素子
JP4472155B2 (ja) 2000-10-31 2010-06-02 富士通マイクロエレクトロニクス株式会社 液晶表示装置用データドライバ
CN2503559Y (zh) * 2001-11-09 2002-07-31 张朝樑 间隙工作的液晶显示偏压驱动电路

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09243899A (ja) * 1996-03-08 1997-09-19 Canon Inc 撮影レンズ及びそれを用いた光学機器
JPH1130975A (ja) 1997-05-13 1999-02-02 Oki Electric Ind Co Ltd 液晶表示装置の駆動回路及びその駆動方法

Also Published As

Publication number Publication date
US7079125B2 (en) 2006-07-18
KR20040020020A (ko) 2004-03-06
JP2004093691A (ja) 2004-03-25
NL1023910C2 (nl) 2005-11-28
NL1023910A1 (nl) 2004-03-02
CN100342419C (zh) 2007-10-10
JP4015908B2 (ja) 2007-11-28
TW200405256A (en) 2004-04-01
CN1487492A (zh) 2004-04-07
US20040041826A1 (en) 2004-03-04

Similar Documents

Publication Publication Date Title
KR100967745B1 (ko) 표시장치용 구동회로 및 표시장치
JP5253434B2 (ja) 表示装置の駆動装置
JP4401090B2 (ja) 表示装置およびその駆動方法
US6977635B2 (en) Image display device
US7030869B2 (en) Signal drive circuit, display device, electro-optical device, and signal drive method
US8922603B2 (en) Multi-primary color display device
EP0275140B1 (en) Method and circuit for scanning capacitive loads
US20040145551A1 (en) Liquid crystal display apparatus having pixels with low leakage current
US6963325B2 (en) Display driving apparatus with compensating current and liquid crystal display apparatus using the same
WO2020244342A1 (zh) 显示面板、其驱动方法及显示装置
KR20030026900A (ko) 액티브매트릭스 표시패널, 및 그를 구비한 화상표시장치
KR20060107359A (ko) 액정표시 구동용 반도체집적회로
US6756959B2 (en) Display driving apparatus and display apparatus module
KR20050039017A (ko) 액정표시장치 및 그 구동방법
JP2001134245A (ja) 液晶表示装置
JP4757388B2 (ja) 画像表示装置およびその駆動方法
CN113870762B (zh) 一种显示面板及其驱动方法、显示装置
JPH08137443A (ja) 画像表示装置
US10896650B2 (en) Video signal line drive circuit, display device including same, and drive method for video signal line
JP4189427B2 (ja) 表示装置用駆動回路及び表示装置
JP3968925B2 (ja) 表示駆動装置
JP2010256917A (ja) 液晶表示装置
KR100667184B1 (ko) 액정표시장치의 소스 구동장치
KR100612103B1 (ko) 고속 저전력 액정소자 구동장치
CN117765858A (zh) 显示面板驱动省电电路和方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee