WO2010095348A1 - 表示装置及び駆動装置 - Google Patents

表示装置及び駆動装置 Download PDF

Info

Publication number
WO2010095348A1
WO2010095348A1 PCT/JP2010/000237 JP2010000237W WO2010095348A1 WO 2010095348 A1 WO2010095348 A1 WO 2010095348A1 JP 2010000237 W JP2010000237 W JP 2010000237W WO 2010095348 A1 WO2010095348 A1 WO 2010095348A1
Authority
WO
WIPO (PCT)
Prior art keywords
bus line
source bus
switch
source
bias
Prior art date
Application number
PCT/JP2010/000237
Other languages
English (en)
French (fr)
Inventor
水巻秀隆
Original Assignee
シャープ株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by シャープ株式会社 filed Critical シャープ株式会社
Priority to US13/202,229 priority Critical patent/US20120038614A1/en
Publication of WO2010095348A1 publication Critical patent/WO2010095348A1/ja

Links

Images

Classifications

    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611Control of matrices with row and column drivers
    • G09G3/3685Details of drivers for data electrodes
    • G09G3/3688Details of drivers for data electrodes suitable for active matrices only
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611Control of matrices with row and column drivers
    • G09G3/3614Control of polarity reversal in general
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00Command of the display device
    • G09G2310/02Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264Details of driving circuits
    • G09G2310/027Details of drivers for data electrodes, the drivers handling digital grey scale data, e.g. use of D/A converters
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02Details of power systems and of start or stop of display operation
    • G09G2330/021Power management, e.g. power saving
    • G09G2330/023Power management, e.g. power saving using energy recovery or conservation
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02Details of power systems and of start or stop of display operation
    • G09G2330/025Reduction of instantaneous peaks of current
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/06Handling electromagnetic interferences [EMI], covering emitted as well as received electromagnetic radiation

Definitions

  • the present invention relates to a drive device for a display device such as a liquid crystal display device, and a display device including the drive device. More specifically, the present invention reduces an inrush current generated at the time of polarity reversal in an active matrix liquid crystal display device.
  • the present invention relates to a drive device and a liquid crystal display device that can be operated.
  • FIG. 12 is a block configuration of a TFT (Thin Film Transistor) type liquid crystal display device which is a typical example of an active matrix type disclosed in Patent Document 1.
  • TFT Thin Film Transistor
  • the liquid crystal display device 900 includes a liquid crystal display unit and a liquid crystal driving device that drives the liquid crystal display unit.
  • the liquid crystal display unit is a TFT liquid crystal panel 901 provided with a liquid crystal display element (not shown) and a counter electrode (common electrode) 906.
  • the liquid crystal driving device includes a source driver 902 and a gate driver 903, each composed of an IC (Integrated Circuit), a controller 904, and a liquid crystal driving power source 905 that supplies a liquid crystal panel display voltage to the source driver 902 and the gate driver 903. It has.
  • the controller 904 outputs the digitized display data D (for example, RGB signals corresponding to red, green, and blue) and various control signals to the source driver 902, and outputs various control signals to the gate driver 903. is doing.
  • the main control signals to the source driver 902 include a horizontal synchronization signal, a start pulse signal, a source driver clock signal, and the like, which are indicated by S1 in the drawing.
  • main control signals to the gate driver 903 include a vertical synchronization signal and a gate driver clock signal, which are indicated by S2 in the drawing.
  • a power source for driving each IC is omitted.
  • the source driver 902 latches the digital display data D input through the controller 904 in a time-sharing manner, and then synchronizes with a horizontal synchronization signal (also referred to as a latch signal LS) input from the controller 904. Perform digital-to-analog conversion. Then, the source driver 902 drives the liquid crystal drive from the liquid crystal drive voltage output terminal via the source bus line (not shown) from the analog voltage for gray scale display (gray scale display voltage) obtained by DA conversion. The voltage is output to a liquid crystal display element (not shown) in the liquid crystal panel 901 corresponding to the voltage output terminal.
  • a horizontal synchronization signal also referred to as a latch signal LS
  • the output stage of the source driver 902 includes an output circuit 828, a pulse width adjustment circuit 829, a switch circuit 830, and a 1 / n frequency dividing circuit 831 as shown in FIG.
  • the switch circuit 830 has an analog switch as shown in FIG. 13, and R between the output terminals is set based on the hold signal LSA output from the pulse width adjustment circuit 829 before outputting the liquid crystal applied voltage. , G and B for each color, and a switch 830a for short-circuiting, and an output terminal for separating the output terminal from the output circuit 828 and forcing the output terminal to a floating state. It is configured to enable charge sharing operation. Note that charge sharing is a type of pre-charging, in which the source bus line is pre-charged in a subsequent horizontal period using charges accumulated in the source bus line in a certain horizontal period.
  • Pre-charging means pre-charging in which a voltage is applied to the source bus line in advance before setting the potential of the source bus line to the source signal potential in the horizontal period, and by applying the voltage, The object is to reach a desired source signal potential at an earlier time.
  • Japanese Patent Publication Japanese Patent Laid-Open No. 2005-208551 (published on August 4, 2005)”
  • noise is generated in the AM band at the inversion timing in dot inversion driving.
  • the noise is regarded as a problem as unnecessary radiation because it is a horizontal synchronization frequency component.
  • FIG. 14 compares the waveforms of the latch signal LS, the polarity inversion signal REV, and the source bus line current Is in the configuration of Patent Document 1.
  • FIG. 14 shows that an inrush current flows at the inversion timing. Specifically, it was found that inrush current flows at the rising timing and falling edge timing of the latch period (charge share period). Analyzing these two inrush currents, one inrush current is that the switch 830a shown in FIG.
  • the present invention has been made in view of the above problems, and a main object of the present invention is a driving device capable of reducing noise generated at the inversion timing in dot inversion driving even in the case of an in-vehicle module. And a display device including the driving device.
  • a first driving device is a driving device that drives a display unit by applying a voltage to a picture element of a display unit of the display device in order to solve the above-described problem.
  • the output circuit for applying a voltage to the picture element every horizontal period at the source signal potential, which is the potential applied to the source bus line, and the connection between the output circuit and the source bus line are disconnected.
  • a first source bus line that is a source bus line having a positive source signal potential and a second source bus line that is a source bus line having a negative source signal potential are connected to each other.
  • a switch circuit having a switch wherein the switch circuit connects the first source bus line and the second source bus line to each other by the switch.
  • the drive device includes the switch circuit provided with the current suppression element for suppressing the current generated due to the potential difference between the source bus lines connected to each other. Therefore, it is possible to suppress the inrush current generated in the source bus line at the inversion timing in the dot inversion driving, that is, at the time of charge transfer between the source bus line and the source bus line of the same color pixel of the adjacent pixel. It becomes. Therefore, by mounting the drive device according to the present invention on a display device, it is possible to provide a display device in which noise caused by inrush current is reduced.
  • the source bus lines of the same color picture elements of adjacent pixels are in a reverse polarity relationship, and by providing a switch circuit, the respective lines are charged before the polarity inversion. It is configured to cancel out the charged charges.
  • this switch circuit can only cancel the charges charged in each other before polarity inversion, the source bus line of the same color pixel of the adjacent pixel is turned on by the switch. At this time, an inrush current corresponding to the potential difference between the two lines is generated, and the above-described problem occurs.
  • the drive device when the current suppression element having the above-described configuration is provided in the switch circuit, the source bus line of the same color pixel of the adjacent pixel is turned on by the switch. It is possible to limit the current flowing between both lines by the current suppressing element, and the generation of this inrush current can be suppressed.
  • “equal” includes not only the case where they are completely equal, but also the case where the potentials of the two lines are substantially equal to the extent that a problem caused by the inrush current does not occur.
  • a second driving device is a driving device that drives a display unit by applying a voltage to a picture element of a display unit of the display device in order to solve the above problem.
  • the output circuit for applying a voltage to the picture element every horizontal period at the source signal potential, which is the potential applied to the source bus line, and the connection between the output circuit and the source bus line are disconnected.
  • a first source bus line that is a source bus line having a positive source signal potential and a second source bus line that is a source bus line having a negative source signal potential are connected to each other.
  • a switch circuit having a switch further comprising bias control means for suppressing a bias current of the output circuit, wherein the bias control means includes the bias control.
  • Stage is characterized by having a bias current control terminal which is an external connection terminal to be adjustable from outside the bias control signal to be supplied to the output circuit.
  • the driving device according to the present invention since the driving device according to the present invention includes the bias current control terminal, at the time of inversion in the dot inversion driving, that is, the source of the same color pixel of the pixel adjacent to the source bus line. It is possible to suppress an inrush current generated in the source bus line at the time of charge transfer with the bus line. Therefore, even when the drive device according to the present invention is mounted on a display device, it is possible to provide a display device in which noise caused by inrush current is significantly reduced.
  • the source bus lines of the same color picture elements of adjacent pixels are in a reverse polarity relationship, and by providing a switch circuit, the respective lines are charged before the polarity inversion. It is configured to cancel out the charged charges.
  • this switch circuit can cancel the charges charged in each other line before polarity inversion, while when the source bus line of the same color picture element of the adjacent pixel is turned on by the switch, An inrush current corresponding to the potential difference is generated, and the above-described problem occurs. Therefore, the drive device according to the present invention can suppress the occurrence of the inrush current by providing the bias control means for suppressing the bias current of the output circuit.
  • the bias control means by providing the bias control means, the current supplied from the bias control means to the output circuit is reduced, and the bias current of the output circuit is adjusted to be small. As a result, the output slew rate of the output circuit can be reduced, and the occurrence of inrush current can be suppressed even when the source bus line of the same color picture element of the adjacent pixel is turned on by the switch.
  • the bias control means has a bias current control terminal which is an external connection terminal that allows adjustment of a bias control signal given to the output circuit by the bias control means.
  • EMI unnecessary radiation
  • a display device driven by a driving device having the above-described configuration is also included in the scope of the present invention.
  • the first driving device is a driving device that drives the display unit by applying a voltage to the picture element of the display unit of the display device, and the source is based on the display data signal.
  • the output circuit for applying a voltage to the picture element every horizontal period at a source signal potential that is a potential applied to the bus line is disconnected from the output circuit and the source bus line, and the source circuit is connected during the same horizontal period.
  • a switch circuit having a switch for connecting a first source bus line, which is a source bus line having a positive signal potential, and a second source bus line, which is a source bus line having a negative source signal potential, to each other
  • the switch circuit includes the switch when the first source bus line and the second source bus line are connected to each other by the switch.
  • Current suppressing element for suppressing a current flowing through the switch is, is characterized in that it is connected in series with the switch.
  • the second drive device is a drive device that drives the display unit by applying a voltage to the picture element of the display unit of the display device, as described above, based on the display data signal.
  • the output circuit for applying a voltage to the picture element every horizontal period at a source signal potential that is a potential applied to the source bus line is disconnected from the output circuit and the source bus line, and in the same horizontal period
  • a bias control unit that suppresses a bias current of the output circuit, and the bias control unit is configured so that the bias control unit includes the output of the output circuit. It is characterized by having a bias current control terminal which is an external connection terminal that allows adjusting the bias control signal to be applied to road externally.
  • the inrush current described above can be suppressed, and noise can be reduced.
  • FIG. 4 is a circuit diagram of a switch circuit provided in the source driver shown in FIG. 3.
  • FIG. 5 is a diagram showing timing of the switch circuit shown in FIG. 4. It is a figure which shows the characteristic of the source driver shown in FIG. It is the figure which showed another form of the source driver with which the liquid crystal display device carrying the drive device concerning this invention is equipped. It is a figure which shows the characteristic of the source driver shown in FIG.
  • FIGS. 1 An embodiment of a drive device according to the present invention will be described below with reference to FIGS.
  • a liquid crystal display device will be described as an example of a display device
  • a liquid crystal driving device will be described as an example of a driving device.
  • the configuration of a liquid crystal display device equipped with a driving device according to the present invention will be described with reference to FIG.
  • FIG. 1 shows a block configuration of an active matrix type liquid crystal display device in the present embodiment.
  • Reference numeral 1 denotes a TFT liquid crystal panel (display unit)
  • 2 denotes a plurality of source drivers
  • 3 denotes a plurality of gate drivers
  • 4 denotes a control circuit
  • 5 denotes a liquid crystal driving power source.
  • the source driver 2, the gate driver 3, the control circuit 4, and the liquid crystal driving power source 5 constitute a liquid crystal driving device (driving device).
  • the control circuit 4 sends a horizontal synchronization signal to the source driver 2 and the gate driver 3.
  • Display data input from outside (here, display data separated into R, G, and B) is input to the source driver 2 as a digital signal via the control circuit 4.
  • the source driver 2 latches the input display data inside in a time-sharing manner, and then performs digital / analog conversion in synchronization with the horizontal synchronizing signal from the control circuit 4 and performs gradation display from the liquid crystal drive output terminal. An analog voltage is output.
  • the control circuit 4 may be configured to send a vertical synchronization signal to the gate driver 3.
  • FIG. 2 shows the configuration of the liquid crystal panel 1.
  • the liquid crystal panel 1 includes a picture element electrode 11, a liquid crystal capacitor 12, an auxiliary capacitor Cs, a TFT 13 as an element for turning on / off voltage application to the picture element, a source bus line 14, a gate bus line 15, and a counter electrode of the liquid crystal panel. 16 (corresponding to the counter electrode in FIG. 1) is provided.
  • a region indicated by A is a liquid crystal display element for one picture element.
  • the source bus line 14 is supplied with a gradation display voltage from the source driver 2 according to the brightness of the picture element to be displayed.
  • the gate bus line 15 is supplied with a scanning signal from the gate driver 3 so that the TFTs 13 arranged in the vertical direction are sequentially turned on.
  • the voltage of the source bus line 14 is applied to the pixel electrode 11 connected to the drain of the TFT 13 through the TFT 13 in the on state, charges are accumulated in the liquid crystal capacitor 12 between the pixel electrode 11 and the counter electrode 16. As a result, the light transmittance of the liquid crystal changes and display is performed.
  • the source driver 2 and the gate driver 3 provided in the liquid crystal driving device are in the form of COG (Tip On Glass), and are mounted on the ITO (Indium Tin Oxide) terminal of the liquid crystal panel. It is connected.
  • the present invention is not limited to this, and the source driver 2 and the gate driver 3 may be in the form of a TCP (Tape Carrier Package) in which the previous IC chip is mounted on a film with wiring.
  • TCP Transmission Carrier Package
  • FIG. 3 shows a block configuration of the source driver 2. Only the relevant source driver will be described here. Since a known gate driver is used, description thereof is omitted here.
  • the source driver includes a shift register 21, an input latch circuit 22, a sampling memory 23, a hold memory 24, a level shifter 25, a DA conversion circuit 26, a reference voltage generation circuit 27, an output circuit 28, and a bias control unit 29. (Bias control means) and a switch circuit 30 are provided.
  • the shift register 21 shifts the input start pulse SP in synchronization with the input clock signal CK. Control signals are output to the sampling memory 23 from each stage of the shift register 21.
  • the start pulse SP is a signal synchronized with the horizontal synchronizing signal LS of the data signal D (display data DR / DG / DB).
  • the start pulse SP shifted in the shift register 21 is input as the start pulse SP to the shift register 21 in the adjacent source driver, and is similarly shifted. Then, the data is transferred to the shift register in the source driver farthest from the control circuit 4.
  • the input latch circuit 22 temporarily latches each 6-bit display data DR, DG, DB, for example, which is serially input to the input terminals corresponding to the respective colors, and sends them to the sampling memory 23.
  • the sampling memory 23 uses display signals DR, DG, DB (R, G, B, 6 bits each) sent from the input latch circuit 22 in a time-sharing manner using output signals from each stage of the shift register 21. In this case, a total of 18 bits) is sampled, and the display data DR, DG, and DB are stored until the display data DR, DG, and DB for one horizontal synchronization period are obtained.
  • the hold memory 24 latches the input display data DR / DG / DB based on the latch signal LS.
  • the display data DR, DG, and DB are held until the next horizontal synchronization signal LS is input, and output to the level shifter 25.
  • the level shifter 25 is a circuit for converting the signal level of the display data DR / DG / DB by boosting or the like in order to adapt to the DA conversion circuit 26 of the next stage that processes the voltage level applied to the liquid crystal panel 1.
  • Display data D′ R, D′ G, and D′ B are output from the level shifter 25.
  • the reference voltage generation circuit 27 generates an analog voltage of 64 levels used for gradation display based on the reference voltage VR from the liquid crystal drive power supply 5 (see FIG. 1), and outputs the analog voltage to the DA conversion circuit 26.
  • the DA conversion circuit 26 selects one of 64 levels of voltage in accordance with 6-bit display data D′ R, D′ G, and D′ B (digital) for each of RGB input from the level shifter 25. The analog voltage is converted and output to the output circuit 28. The DA conversion circuit 26 selects one of the 64-level voltages input from the reference voltage generation circuit 27 by selecting switches corresponding to the 6-bit display data D′ R, D′ G, and D′ B, respectively. One will be selected.
  • the output circuit 28 is configured to change the analog signal selected by the DA conversion circuit 26 into a low impedance signal and output the signal to the switch circuit 30 and is configured by a circuit called a buffer or a voltage follower.
  • the bias control unit 29 corresponds to a control unit that determines the current output capability of the output circuit 28, and outputs a bias control signal to the output circuit 28.
  • the bias control unit 29 includes NPN transistors Tr1, Tr2, and Tr3.
  • the base of the transistor Tr1 is connected to the power supply Vcc
  • the collector of the Tr1 is connected to the power supply Vcc
  • the emitter of the transistor Tr1 is connected to the bases of the transistors Tr2 and Tr3.
  • the collector of the transistor Tr2 is connected to the power supply Vcc, and the emitter of Tr2 is grounded.
  • the collector of the transistor Tr3 is connected to the power supply Vcc, and the emitter of Tr3 is grounded.
  • the output terminal 29b of the bias controller 29 is provided between the collector of the transistor Tr3 and the power supply Vcc.
  • FIG. 4 is a circuit diagram of the switch circuit 30 and includes the configuration around the switch circuit 30 for convenience of explanation.
  • FIG. 4 shows only a circuit for two output terminals.
  • the switch circuit 30 has an analog switch, and before outputting the liquid crystal application voltage, based on the latch signal LS, between the (two) source bus lines of the same color picture elements of adjacent pixels.
  • a connection switch 31a connected to each other, and a disconnect switch 31b that disconnects the output terminal from the output circuit 28 and puts the output terminal into a floating state, and charges (two) source bus lines of the same color picture elements of adjacent pixels
  • a resistor (current suppressing element) 32 connected in series with the connection switch 31a is provided.
  • a source bus line having a positive source signal potential and a source bus line having a negative source signal potential exist (that is, basically dot inversion driving).
  • Such source bus lines are connected to each other. Accordingly, the precharging operation can be assisted by positive and negative charges existing on the data line of the liquid crystal panel. That is, the liquid crystal driving power can be reduced by utilizing the residual charges in the liquid crystal panel.
  • FIG. 5 is a timing chart for explaining the timing of the switch circuit 30.
  • a period between t1 and t3 is a high period of the latch signal LS.
  • the source bus line A and the source bus line B in FIG. 5 are arbitrary source bus lines in which the directions of the electric fields applied to the liquid crystal are opposite to each other in the dot inversion driving, and correspond to the latch signal LS. The source signal potentials of these source bus lines are shown.
  • time t1 is the start time of one horizontal period.
  • the latch signal LS is at a low level, the disconnect switch 31b is in a closed state (on), and the connection switch 31a is in an open state (off).
  • the horizontal period start time t1 is set to coincide with the rising edge of the latch signal LS.
  • the latch signal LS is switched to the high level “H”, the disconnect switch 31b is turned off, and the connection switch 31a is turned on.
  • the disconnect switch 31b is turned off, the output circuit 28 and the output terminal are electrically disconnected, and when the connection switch 31a is turned on, the source bus lines are electrically connected. At this time, the charge is transferred between the source bus lines.
  • time t2 the time passes (time t2).
  • the source bus line A and the source bus line B have the same potential.
  • the time from time t1 to time t2 is a charge / discharge time determined by the load capacity, and is determined by the size of the load capacity.
  • the source driver since the charge moves between the source bus lines between t1 and t2, the source driver does not consume power.
  • the latch signal LS is switched to the low level “L”, the disconnection switch 31b is turned on, and the connection switch 31a is turned off.
  • the circuit 28 charges and discharges the charge of the load capacity of the source bus line, and power is consumed.
  • time t4 the signal potentials of the source bus line A and the source bus line B are set to desired potentials (source signal potentials).
  • the time from time t3 to time t4 is a charge / discharge time determined by the load capacity, and is determined by the size of the load capacity.
  • FIG. 6 shows the waveforms of the latch signal LS, the polarity inversion signal REV, and the source bus line current Is in comparison.
  • FIG. 6 also shows the source bus line current Is of the source driver having the conventional configuration shown in FIG.
  • the occurrence of the inrush current is suppressed at the rising timing of the latch period (charge share period) in which the inrush current has occurred in the conventional configuration. This is because the current at the moment when the source bus line of the same color pixel of the adjacent pixel is turned on by the switch can be suppressed to the value of (potential difference between both lines) / (resistance value of the resistor) by the resistor 32. It is because.
  • the liquid crystal display device 10 (FIG. 1) of the present embodiment can reduce noise generated in the AM band at the inversion timing in the dot inversion driving.
  • the present invention is not limited to this, and an electric field that is known as a MOS resistor or the like, in which the voltage applied to the gate is adjusted. It may be an effect transistor. Thereby, the resistance between the source and drain (here, channel resistance) of the field effect transistor can be adjusted, and the same effect as the above-described resistor 32 can be obtained.
  • FIG. 7 shows a circuit diagram of the bias control unit 29, and for the sake of convenience of explanation, the configuration around the bias control unit 29 is also shown.
  • the resistor 32 is connected in series with the connection switch 31a of the switch circuit 30.
  • the source driver 2 of the liquid crystal driving device of the present embodiment does not have the resistor 32 provided in the switch circuit 30 of the first embodiment as shown in FIG.
  • a bias control resistor 33 is connected to the bias control terminal 29 a of the unit 29. Further, the bias control resistor 33 is exposed to the outside of the bias control unit 29, and specifically, is located on the control circuit 4.
  • the bias controller 29 includes NPN transistors Tr1, Tr2, Tr3.
  • the base of the transistor Tr1 is connected to the power supply Vcc via the bias control resistor 33, the collector of Tr1 is connected to the power supply Vcc, and the emitter of the transistor Tr1 is connected to the bases of the transistors Tr2 and Tr3.
  • the collector of the transistor Tr2 is connected to the power supply Vcc via the bias control resistor 33, and the emitter of Tr2 is grounded.
  • the collector of the transistor Tr3 is connected to the power supply Vcc, and the emitter of Tr3 is grounded.
  • the output terminal 29b of the bias controller 29 is provided between the collector of the transistor Tr3 and the power supply Vcc.
  • bias control resistor 33 By adding a resistor (bias control resistor 33) to the bias control terminal 29a of the bias control unit 29, in order to determine the bias current of the output circuit 28, specifically, the output slew rate in the output circuit 28.
  • the current on the output side of the transistor provided to function as a current source of the differential pair can be controlled.
  • FIG. 8 shows the effect of the bias control resistor 33.
  • FIG. 8 shows the waveforms of the latch signal LS, the polarity inversion signal REV, and the source bus line current Is in comparison. 8 also shows the source bus line current Is of the source driver of the conventional configuration shown in FIG. 14 for comparison, as in FIG. 6 of the first embodiment.
  • the source bus line current Is in the present embodiment is inverted in polarity when the separation switch 830b (FIG. 13) is turned on at the falling timing of the latch period (charge share period) in the conventional configuration. Generation of an inrush current flowing due to the supply of the source signal is suppressed.
  • the bias control resistor 33 shown in FIG. 7 the current supplied from the output terminal 29 b of the bias control unit 29 to the output circuit 28 is reduced, and the bias current of the output circuit 28 is adjusted to be small. This is because the slew rate of the output of the output circuit 28 can be reduced.
  • the size of the resistor (bias control resistor 33) can be varied to increase the bias current of the output circuit 28. Can be adjusted.
  • the liquid crystal display device According to the configuration of the present embodiment, it is possible to effectively suppress the inrush current that occurs at the falling timing of the latch period (charge share period) in the conventional configuration. Thereby, the liquid crystal display device according to the present embodiment can reduce noise generated in the AM band at the inversion timing in the dot inversion driving.
  • FIG. 9 shows a circuit diagram of the bias control unit 29 and the switch circuit 30, and for the sake of convenience of description, the peripheral configuration is also included.
  • the resistor 32 is connected in series with the connection switch 31a of the switch circuit 30.
  • the source driver 2 of the liquid crystal driving device of the present embodiment has a bias applied to the bias control terminal 29a of the bias control unit 29 in addition to the resistor 32 provided in the switch circuit 30, as shown in FIG. A control resistor 33 is connected. Further, the bias control resistor 33 is exposed to the outside of the bias control unit 29, and specifically, is located on the control circuit 4.
  • bias control resistor 33 By connecting a resistor (bias control resistor 33) to the bias control terminal 29a of the bias control unit 29, the bias current of the output circuit 28, specifically, the current on the output side of the transistor provided in the output circuit 28 is obtained. Can be controlled. Since the specific configuration of the bias control unit 29 is the same as that of the second embodiment, description thereof is omitted here.
  • FIG. 10 shows the effect produced by the provision of the resistor 32 of the switch circuit 30 and the bias control resistor 33 of the bias controller 29.
  • FIG. 10 shows the waveforms of the latch signal LS, the polarity inversion signal REV, and the source bus line current Is in comparison. 10 also shows the source bus line current Is of the source driver having the conventional configuration shown in FIG. 14 for comparison, as in FIG. 6 of the first embodiment.
  • the source bus line current Is in this embodiment is suppressed from occurring at the rise and fall timings of the latch period (charge share period) in which the inrush current occurs in the conventional configuration. Yes.
  • the generation of the inrush current at the rise timing of the latch period can be suppressed because the current at the moment when the source bus line of the same color pixel of the adjacent pixel is turned on by the switch is set by the resistor 32 (the potential difference between the two lines). ) / (Resistance value of the resistor).
  • the generation of the inrush current at the falling timing of the latch period can be suppressed by supplying the bias control resistor 33 to the output circuit 28 from the output terminal 29b of the bias control unit 29. This is because the slew rate of the output of the output circuit 28 can be reduced by adjusting the bias current of the output circuit 28 to be small.
  • bias control resistor 33 is arranged on the control circuit 4, even after the driver is mounted, the magnitude of the resistor (bias control resistor 33) can be varied, and the bias current of the output circuit 28 can be changed. It is advantageous in that the size of can be adjusted.
  • the liquid crystal display device according to the present embodiment performs AM at the inversion timing in dot inversion driving. Noise generated in the band can be further reduced.
  • FIG. 11 is a circuit diagram of the switch circuit 30 and includes the peripheral configuration for the convenience of explanation.
  • connection switch 31a and the resistor 32 are arranged between the source bus lines of the same color picture elements of adjacent pixels.
  • the source driver 2 of the liquid crystal driving device of the present embodiment has two sets of connection switches 31a and resistors 32 (suppressors) in parallel between the source bus lines of the same color picture elements of adjacent pixels.
  • the resistors 32a and 32b of each set have different resistances.
  • a selection element 34 having an OR (logical sum) gate is provided in the source driver so that at least one of these sets can be selected. Note that LS1 and LS2 in FIG. 11 do not indicate different signals, but are described to distinguish input terminals for inputting LS signals.
  • the switch circuit 30 of the present embodiment includes two connection switches 31a-1 and 31a-2 connected in parallel between the source bus lines of the same color picture elements of adjacent pixels.
  • One connection switch 31a-1 is provided with a resistor 32a of 20 k ⁇ , for example, connected in series with the connection switch 31a-1.
  • the other connection switch 31a-2 is provided with a resistor 32b of 10 k ⁇ , for example, connected in series with the connection switch 31a-2.
  • the selection element 34 includes an input terminal 34a-1 for inputting LS1 which is a control signal for the connection switch 31a-1, an input terminal 34a-2 for inputting LS2 which is a control signal for the connection switch 31a-2, and a disconnecting switch 31b. And an output terminal 34b for outputting a signal for controlling.
  • the selection element 34 controls the separation switch 31b using LS1 and / or LS2 input from the input terminals 34a-1 and 34a-2.
  • the selection element 34 is configured to output High when at least one of a plurality of inputs is inputted, and to output Low when there is no High.
  • two types of resistors are inserted between the source bus lines AB.
  • the present invention is not limited to this, and three or more types of resistors are inserted in the same manner as described above. It is also possible to cope with any source bus resistance.
  • the first drive device is a drive device that drives the display unit by applying a voltage to the picture element of the display unit of the display device in order to solve the above-described problem.
  • An output circuit for applying a voltage to the picture element every horizontal period at a source signal potential that is a potential applied to the source bus line based on the display data signal, and a connection between the output circuit and the source bus line.
  • a first source bus line that is a source bus line having a positive source signal potential and a second source bus line that is a source bus line having a negative source signal potential are connected to each other in the same horizontal period.
  • a switch circuit having a switch for switching between the first source bus line and the second source bus line by the switch.
  • the current suppressing element for suppressing the current flowing through the switch when connected to the switch is connected in series to the switch, and in this configuration, the current suppressing element can be a resistor. .
  • the current at the moment when the source bus line of the same color pixel of the adjacent pixel is turned on by the switch is suppressed to the value of (potential difference between both lines) / (resistance value of resistance) by the resistance. be able to. Thereby, it is possible to suppress the occurrence of an inrush current at the rising timing of the latch period (charge share period).
  • the current suppression element may be a field effect transistor, and the current flowing through the switch may be suppressed by the channel resistance of the field effect transistor.
  • the first drive device further includes bias current control means for controlling the bias current of the output circuit, and the bias current control means includes the bias control means. It is preferable to have a bias current control terminal which is an external connection terminal that enables adjustment of a bias control signal applied to the output circuit from the outside.
  • the drive device includes the bias current control terminal in addition to the current suppression element, and thus more effectively suppress the inrush current generated in the source bus line. Is possible.
  • a resistor or a power source is connected to the terminal, and the bias control means outputs the output circuit.
  • the bias current of the output circuit can be reduced by reducing the current supplied to the output circuit, and the slew rate of the output of the output circuit can be reduced. Thereby, it is possible to suppress the occurrence of an inrush current at the falling timing of the latch period.
  • inrush current is generated at the rise of the latch period (charge share period) in which the inrush current occurs in the conventional configuration and at the timing of starting the output of the source signal from the source driver. Can be suppressed.
  • this bias current control terminal is arranged outside the driving device, it is possible to observe unnecessary radiation while viewing the display section after mounting a flexible substrate (FPC: Flexible Printed Circuit), a source driver, a gate driver, etc. ( It is possible to make adjustments while examining EMI).
  • FPC Flexible Printed Circuit
  • the first drive device includes a control board in addition to the above-described configuration, and the bias current control terminal is provided in the control board.
  • the bias current control terminal is mounted on the control board, it is possible to easily control the bias current even after the driver is mounted.
  • the first driving device includes a plurality of series circuits of the switch and the current suppressing element, the first source bus line and the second source bus line. Are provided in parallel with each other, and the current suppressing elements have different magnitudes for suppressing the current flowing through the switches connected in series, and the switches are controlled independently of each other. It is preferable that it is comprised so that.
  • a plurality of types of resistors can be realized between the source bus lines of the same color picture element of the adjacent pixel, and the source bus line of the same color picture element of the adjacent pixel is selected by the switch using the desired resistance.
  • the current at the moment of conduction can be suppressed.
  • a second driving device is a driving device that drives a display unit by applying a voltage to a picture element of a display unit of the display device in order to solve the above problem.
  • the output circuit for applying a voltage to the picture element every horizontal period at the source signal potential, which is the potential applied to the source bus line, and the connection between the output circuit and the source bus line are disconnected.
  • a first source bus line that is a source bus line having a positive source signal potential and a second source bus line that is a source bus line having a negative source signal potential are connected to each other.
  • a switch circuit having a switch further comprising bias control means for suppressing a bias current of the output circuit, wherein the bias control means includes the bias control.
  • the stage has a bias current control terminal which is an external connection terminal that allows adjustment of a bias control signal applied to the output circuit from the outside, and a resistor is connected to the bias current control terminal be able to.
  • a direct current directly inputted to the bias control means may be connected to the bias current control terminal.
  • the second drive device includes the control device including a control board, and the bias current control terminal is provided in the control board. preferable.
  • the drive device according to the present invention can be widely used as a drive device for a display device such as a liquid crystal display device, and can be suitably used for, for example, a vehicle-mounted module.

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

 本発明に係る液晶駆動装置は、出力回路(28)、当該出力回路(28)のバイアス電流を抑制するバイアス制御部(29)、及び、隣接する画素の同色絵素のソースバスライン同士を互いに接続するスイッチ回路(30)を備え、<1>ソースバスライン同士をスイッチによって互いに接続したときに当該スイッチに流れる電流を抑制するための抵抗を、スイッチ回路(30)のスイッチに直列に接続させる構成、及び、<2>バイアス制御部(29)が出力回路(28)に与えるバイアス制御信号を外部から調節可能とするバイアス電流制御端子を設けた構成、の少なくとも何れかを採用する。これにより、AM帯域に発生するノイズを低減させることができる、表示装置用の駆動装置を提供する。

Description

表示装置及び駆動装置
 本発明は、液晶表示装置等の表示装置の駆動装置、及び、当該駆動装置を備えた表示装置に関し、より詳細には、アクティブマトリクス型の液晶表示装置において、極性反転時に発生する突入電流を低減させることが可能な駆動装置及び液晶表示装置に関する。
 図12は、特許文献1に開示されているアクティブマトリクス型の代表例であるTFT(薄膜トランジスタ)方式の液晶表示装置のブロック構成である。
 この液晶表示装置900は、液晶表示部と、それを駆動する液晶駆動装置とで構成されている。上記液晶表示部は、図示しない液晶表示素子と、対向電極(共通電極)906とが設けられたTFT方式の液晶パネル901である。一方、上記液晶駆動装置は、それぞれIC(Integrated Circuit)からなるソースドライバ902およびゲートドライバ903と、コントローラ904と、ソースドライバ902およびゲートドライバ903へ液晶パネル表示用電圧を供給する液晶駆動電源905とを備えている。
 コントローラ904は、デジタル化された表示データD(例えば、赤、緑、青に対応するRGBの各信号)および各種制御信号をソースドライバ902に出力すると共に、各種制御信号をゲートドライバへ903に出力している。ソースドライバ902ヘの主な制御信号は、水平同期信号、スタートパルス信号およびソースドライバ用クロック信号等があり、図中ではS1で示されている。一方、ゲートドライバ903ヘの主な制御信号は、垂直同期信号やゲートドライバ用クロック信号等があり、図中ではS2で示されている。尚、図中、各ICを駆動するための電源は省略している。
 ソースドライバ902は、コントローラ904を介して入力されたデジタル表示データDを時分割で内部にラッチし、その後、コントローラ904から入力される水平同期信号(ラッチ信号LSとも言う)に同期してDA(デジタル-アナログ)変換を行う。そして、ソースドライバ902は、DA変換によって得られた階調表示用のアナログ電圧(階調表示電圧)を、液晶駆動電圧出力端子から、ソースバスライン(図示せず)を介して、その液晶駆動電圧出力端子に対応した、液晶パネル901内の液晶表示素子(図示せず)へそれぞれ出力する。
 上記ソースドライバ902の出力段には、図13に示すように、出力回路828、パルス幅調整回路829、スイッチ回路830および1/n分周回路831を備えている。
 このうち上記スイッチ回路830は、図13に示すように、アナログスイッチを有し、液晶印加電圧を出力する前に上記パルス幅調整回路829から出力されるホールド信号LSAに基づき、出力端子間をR、G、B同色毎にそれぞれ短絡するスイッチ830aと、出力端子を出力回路828から切り離して出力端子を浮遊状態にする切り離しスイッチ830bとを備え、出力端子間をR、G、B同色毎にそれぞれチャージシェア動作が可能となるよう構成されている。なお、チャージシェアとは、予備充電の一種であり、ある水平期間にソースバスラインに貯まった電荷を利用して、その後の水平期間においてソースバスラインを予備充電することである。予備充電とは、ソースバスラインの電位をその水平期間のソース信号電位にする前に、予めソースバスラインに電圧を印加する予備充電を行うものであり、その電圧を印加しておくことで、より早い時期に所望のソース信号電位にまで到達させることを目的とするものである。
 図13に示すスイッチ回路830においては、同一の水平期間において、ソース信号電位が正のソースバスラインと、ソース信号電位が負のソースバスラインとが存在する様態(すなわち、基本的にはドット反転駆動)であり、そのようなソースバスライン同士を短絡させている。これにより、液晶パネルのデータ線上に存在する正極性、負極性の電荷で予備充電動作を補助することができる。つまり、液晶パネル内の残留電荷を利用することで液晶駆動電力を低減することが可能となっている。
日本国公開特許公報「特開2005-208551号公報(2005年8月4日公開)」
 ところで、例えば車載用のモジュールの場合において、ドット反転駆動における反転タイミング時にAM帯域にノイズが発生することが知られている。当該ノイズは、水平同期の周波数成分であることから不要輻射として問題視されている。
 本願発明者は、上述した特許文献1の構成において、ドット反転駆動における反転タイミング時に、すなわち、ソースバスラインと隣接する画素の同色絵素のソースバスラインとの電荷の受け渡し時にソースバスラインに突入電流が流れることに着目した。図14は、特許文献1の構成における、ラッチ信号LSと、極性反転信号REVと、ソースバスライン電流Isとの波形を対比させたものである。図14をみると、反転タイミングで、突入電流が流れていることがわかる。具体的には、ラッチ期間(チャージシェア期間)の立ち上がりのタイミングと、立ち下がりエッジのタイミングとにおいて、突入電流が流れていることがわかった。これら2回の突入電流を分析すると、一方の突入電流は、ラッチ期間(チャージシェア期間)の立ち上がり時に、図13に示すスイッチ830aがオンになり(切り離しスイッチ830bはオフ)、ソースバスライン同士が短絡することによって流れることがわかった。また、他方の突入電流は、ラッチ期間(チャージシェア期間)の立ち下がり時に、切り離しスイッチ830bがオンになり(スイッチ830aはオフ)、極性の反転したソース信号が供給されることによって流れることがわかった。そして本願発明者は、これらの突入電流が、上記ノイズの原因であることを突き止めた。
 しかしながら、これまで、ラッチ期間(チャージシェア期間)の立ち上がりのタイミングで生じる突入電流の有用な除去(低減)手段、及び、立ち下がりエッジのタイミングで生じる突入電流の有用な除去(低減)手段のいずれも知られていない。
 本発明は、上記の問題に鑑みてなされたものであり、その主たる目的は、車載用のモジュールの場合であっても、ドット反転駆動における反転タイミング時に発生するノイズを低減させることができる駆動装置、及び当該駆動装置を備えた表示装置を提供することである。
 すなわち、本発明に係る第1の駆動装置は、上記の課題を解決するために、表示装置の表示部の絵素に電圧を印加して当該表示部を駆動する駆動装置であって、表示データ信号に基づいて、ソースバスラインに印加される電位であるソース信号電位にて水平期間ごとに上記絵素に電圧を印加する出力回路と、上記出力回路とソースバスラインとの接続を切り離し、同一の水平期間においてはソース信号電位が正となるソースバスラインである第1のソースバスラインと、ソース信号電位が負となるソースバスラインである第2のソースバスラインとを互いに接続するためのスイッチを有したスイッチ回路とを備えており、上記スイッチ回路には、上記第1のソースバスラインと上記第2のソースバスラインとを上記スイッチによって互いに接続したときに、当該スイッチに流れる電流を抑制するための電流抑制素子が、当該スイッチに直列に接続されていることを特徴としている。
 上記の構成によれば、本発明に係る駆動装置は、互いに接続しているソースバスライン同士の電位差に因って生じる電流を抑制するための電流抑制素子が設けられているスイッチ回路を具備していることから、ドット反転駆動における反転タイミング時に、すなわち、ソースバスラインと隣接する画素の同色絵素のソースバスラインとの電荷の受け渡し時に、ソースバスラインに生じる突入電流を抑制することが可能となる。そのため、本発明に係る駆動装置を表示装置に搭載することにより、突入電流に起因するノイズを低減させた表示装置を提供することができる。
 具体的には、本発明に係る駆動装置は、隣接する画素の同色絵素のソースバスラインが反転極性の関係にあり、スイッチ回路を設けることによって、極性反転前に、互いのラインに充電された電荷を相殺することができるように構成されている。ここで仮に、このスイッチ回路が、極性反転前に、互いのラインに充電された電荷を相殺することができるだけのものであると、隣接する画素の同色絵素のソースバスラインがスイッチによって導通した際、両ライン間の電位差に応じた突入電流が生じて、上述した問題が起こる。これに対して、本発明に係る駆動装置は、スイッチ回路に上記した構成を有する電流抑制素子が配設されていることにより、隣接する画素の同色絵素のソースバスラインがスイッチによって導通した際、電流抑制素子によって両ライン間に流れる電流を制限することが可能となり、この突入電流の発生を抑制することができる。尚、ここで「等しい」とは、完全に等しい場合のほか、突入電流に因る問題が生じない程度に当該両ラインの電位が実質的に等しい場合も含まれる。
 また、本発明に係る第2の駆動装置は、上記の課題を解決するために、表示装置の表示部の絵素に電圧を印加して当該表示部を駆動する駆動装置であって、表示データ信号に基づいて、ソースバスラインに印加される電位であるソース信号電位にて水平期間ごとに上記絵素に電圧を印加する出力回路と、上記出力回路とソースバスラインとの接続を切り離し、同一の水平期間においてはソース信号電位が正となるソースバスラインである第1のソースバスラインと、ソース信号電位が負となるソースバスラインである第2のソースバスラインとを互いに接続するためのスイッチを有したスイッチ回路とを備えており、上記出力回路のバイアス電流を抑制するバイアス制御手段を更に備えており、上記バイアス制御手段は、当該バイアス制御手段が上記出力回路に与えるバイアス制御信号を外部から調節可能とする外部接続端子であるバイアス電流制御端子を有していることを特徴としている。
 上記の構成によれば、本発明に係る駆動装置は、バイアス電流制御端子を具備していることから、ドット反転駆動における反転タイミング時に、すなわち、ソースバスラインと隣接する画素の同色絵素のソースバスラインとの電荷の受け渡し時に、ソースバスラインに生じる突入電流を抑制することが可能となる。そのため、本発明に係る駆動装置を表示装置に搭載した場合であっても、突入電流に起因するノイズを著しく低減させた表示装置を提供することができる。
 具体的には、本発明に係る駆動装置は、隣接する画素の同色絵素のソースバスラインが反転極性の関係にあり、スイッチ回路を設けることによって、極性反転前に、互いのラインに充電された電荷を相殺することができるように構成されている。しかし、このスイッチ回路によって、極性反転前に、互いのラインに充電された電荷を相殺することができる一方、隣接する画素の同色絵素のソースバスラインがスイッチによって導通した際、両ライン間の電位差に応じた突入電流が生じることになり、上述した問題が起こる。そこで、本発明に係る駆動装置は、上記出力回路のバイアス電流を抑制するバイアス制御手段が配設されていることにより、この突入電流の発生を抑制することができる。具体的には、上記バイアス制御手段が配設されていることにより、バイアス制御手段から出力回路に供給される電流が減少し、出力回路のバイアス電流が小さくなるように調整される。これにより、出力回路の出力のスルーレートを小さくすることができ、隣接する画素の同色絵素のソースバスラインがスイッチによって導通した際にも、突入電流の発生を抑制することが可能となる。
 また、上記バイアス制御手段が、当該バイアス制御手段が上記出力回路に与えるバイアス制御信号を外部から調節可能とする外部接続端子であるバイアス電流制御端子を有している。これにより、フレキシブル基板(FPC:Flexible Printed Circuit)やソースドライバ、ゲートドライバ等の実装後に表示部を見ながら、あるいは不要輻射(EMI)の検討を行ないながら、その調整を行なうことが可能となる。
 また上記の構成を具備する駆動装置によって駆動される表示装置も本発明の範疇に含まれる。
 本発明の他の目的、特徴、および優れた点は、以下に示す記載によって十分分かるであろう。また、本発明の利点は、添付図面を参照した次の説明で明白になるであろう。
 本発明に係る第1の駆動装置は、以上のように、表示装置の表示部の絵素に電圧を印加して当該表示部を駆動する駆動装置であって、表示データ信号に基づいて、ソースバスラインに印加される電位であるソース信号電位にて水平期間ごとに上記絵素に電圧を印加する出力回路と、上記出力回路とソースバスラインとの接続を切り離し、同一の水平期間においてはソース信号電位が正となるソースバスラインである第1のソースバスラインと、ソース信号電位が負となるソースバスラインである第2のソースバスラインとを互いに接続するためのスイッチを有したスイッチ回路とを備えており、上記スイッチ回路には、上記第1のソースバスラインと上記第2のソースバスラインとを上記スイッチによって互いに接続したときに、当該スイッチに流れる電流を抑制するための電流抑制素子が、当該スイッチに直列に接続されていることを特徴としている。
 また、本発明に係る第2の駆動装置は、以上のように、表示装置の表示部の絵素に電圧を印加して当該表示部を駆動する駆動装置であって、表示データ信号に基づいて、ソースバスラインに印加される電位であるソース信号電位にて水平期間ごとに上記絵素に電圧を印加する出力回路と、上記出力回路とソースバスラインとの接続を切り離し、同一の水平期間においてはソース信号電位が正となるソースバスラインである第1のソースバスラインと、ソース信号電位が負となるソースバスラインである第2のソースバスラインとを互いに接続するためのスイッチを有したスイッチ回路とを備えており、上記出力回路のバイアス電流を抑制するバイアス制御手段を更に備えており、上記バイアス制御手段は、当該バイアス制御手段が上記出力回路に与えるバイアス制御信号を外部から調節可能とする外部接続端子であるバイアス電流制御端子を有していることを特徴としている。
 これにより、上述の突入電流を抑制することができ、ノイズを低減させることができるという効果を奏する。
本発明に係る駆動装置を搭載した液晶表示装置の一実施形態の構成を示した図である。 図1に示す液晶表示装置に具備される液晶パネルの構成を示した図である。 図1に示す液晶表示装置に具備されるソースドライバのブロック構成を示している。 図3に示すソースドライバに設けられたスイッチ回路の回路図を示している。 図4に示すスイッチ回路のタイミングを示す図である。 図3に示すソースドライバの特性を示す図である。 本発明に係る駆動装置を搭載した液晶表示装置に具備されるソースドライバの別の形態を示した図である。 図7に示すソースドライバの特性を示す図である。 本発明に係る駆動装置を搭載した液晶表示装置に具備されるソースドライバの更に別の形態を示した図である。 図9に示すソースドライバの特性を示す図である。 本発明に係る駆動装置を搭載した液晶表示装置に具備されるソースドライバの更に別の形態を示した図である。 従来技術を示す図である。 従来技術を示す図である。 従来技術を示す図である。
 〔実施の形態1〕
 本発明に係る駆動装置の一実施形態について、図1~図6を参照しつつ以下に説明する。本実施形態では、表示装置として液晶表示装置を例にとり、また、駆動装置として液晶駆動装置を例にとって説明する。まず、本発明に係る駆動装置を搭載した液晶表示装置の構成について、図1を参照して説明する。
 図1に、本実施形態における、アクティブマトリックス方式の液晶表示装置のブロック構成を示す。1はTFT方式の液晶パネル(表示部)を示し、2は複数のソースドライバを示し、3は複数のゲートドライバを示し、4はコントロール回路を示し、5は液晶駆動電源を示す。ソースドライバ2、ゲートドライバ3、コントロール回路4、及び、液晶駆動電源5が、液晶駆動装置(駆動装置)を構成している。
 上記コントロール回路4は、ソースドライバ2及びゲートドライバ3へ水平同期信号を送る。外部から入力された表示データ(ここでは、R、G、Bに分離された各表示データ)は、コントロール回路4を介してデジタル信号でソースドライバ2へ入力される。ソースドライバ2は、入力された表示データを時分割で内部にラッチし、その後、コントロール回路4からの水平同期信号に同期してデジタル/アナログ変換を行ない、液晶駆動出力端子から階調表示用のアナログ電圧を出力するようになっている。尚、コントロール回路4は、ゲートドライバ3へ垂直同期信号を送るように構成されていてもよい。
 <液晶パネル>
 図2は、液晶パネル1の構成を示している。液晶パネル1には、絵素電極11、液晶容量12、補助容量Cs、絵素への電圧印加をオン/オフする素子としてのTFT13、ソースバスライン14、ゲートバスライン15、液晶パネルの対向電極16(図1の対向電極に相当)が設けられている。図中、Aで示す領域が1絵素分の液晶表示素子である。
 ソースバスライン14には、ソースドライバ2から、表示対象の絵素の明るさに応じた階調表示電圧が与えられる。ゲートバスライン15には、ゲートドライバ3から、縦方向に並んだTFT13が順次オンするように走査信号が与えられる。オン状態のTFT13を通して、該TFT13のドレインに接続された絵素電極11にソースバスライン14の電圧が印加されると、絵素電極11と対向電極16との間の液晶容量12に電荷が蓄積され、液晶の光透過率が変化し、表示が行われる。
 <液晶駆動装置>
 液晶駆動装置に設けられているソースドライバ2及びゲートドライバ3は、COG(Tip On Glass)の形態をなしており、液晶パネルのITO(Indium Tin Oxide;インジウムすず酸化膜)端子上に実装して接続されている。しかしながら、本発明はこれに限定されるものではなく、ソースドライバ2やゲートドライバ3は、配線のあるフィルム上に先のICチップを搭載したTCP(Tape Carrier Package)の形態をなしていてもよい。あるいは、COG(Tip On Glass)の形態において、先のICチップをACF(Anisotropic Conductive Film;異方性導電膜)を介して直接、液晶パネルのITO端子に熱圧着して実装し、接続する方法で構成されていてもよい。
 図3は、上記ソースドライバ2のブロック構成を示している。ここでは関連するソースドライバのみを説明する。ゲートドライバは公知のものを使用するので、ここでは説明を省略する。ソースドライバは、図3に示すように、シフトレジスタ21、入力ラッチ回路22、サンプリングメモリ23、ホールドメモリ24、レベルシフタ25、DA変換回路26、基準電圧発生回路27、出力回路28、バイアス制御部29(バイアス制御手段)、及び、スイッチ回路30を備えている。
 シフトレジスタ21は、入力されるスタートパルスSPを、入力されるクロック信号CKにて同期をとってシフトさせる。シフトレジスタ21の各段からは、制御信号がサンプリングメモリ23に出力される。尚、スタートパルスSPは、データ信号D(表示データDR・DG・DB)の水平同期信号LSと同期がとられた信号である。また、シフトレジスタ21においてシフトされたスタートパルスSPは、隣のソースドライバにおけるシフトレジスタ21にスタートパルスSPとして入力され、同様にシフトされる。そして、最もコントロール回路4から遠いソースドライバにおけるシフトレジスタまで転送される。
 入力ラッチ回路22は、各色に対応した入力端子にそれぞれシリアルに入力される例えば各6ビットの表示データDR・DG・DBを一時的にラッチし、サンプリングメモリ23に送る。
 サンプリングメモリ23は、シフトレジスタ21の各段からの出力信号を用いて、入力ラッチ回路22から時分割して送られてくる表示データDR・DG・DB(R・G・B各6ビットである場合は合計18ビット)をサンプリングし、1水平同期期間分の表示データDR・DG・DBが揃うまで、各表示データDR・DG・DBを記憶している。
 ホールドメモリ24は、ラッチ信号LSに基づき、入力された表示データDR・DG・DBをラッチする。そして、表示データDR・DG・DBを、次の水平同期信号LSが入力されるまでの間、保持し、レベルシフタ25に出力する。
 レベルシフタ25は、液晶パネル1への印加電圧レベルを処理する次段のDA変換回路26に適合させるため、表示データDR・DG・DBの信号レベルを昇圧等により変換する回路である。レベルシフタ25からは、表示データD´R・D´G・D´Bが出力される。
 基準電圧発生回路27は、液晶駆動電源5(図1参照)からの参照電圧VRに基づき、階調表示に用いる64レベルのアナログ電圧を発生させ、DA変換回路26に出力する。
 DA変換回路26は、レベルシフタ25より入力されるRGBそれぞれ6ビットの表示データD´R・D´G・D´B(デジタル)に応じて64レベルの電圧の内の1つを選択することでアナログ電圧に変換して出力回路28に出力する。DA変換回路26は、6ビットの表示データD´R・D´G・D´Bに応じたスイッチをそれぞれ選択することにより、基準電圧発生回路27から入力された64レベルの電圧の内の1つを選択することとなる。
 出力回路28は、DA変換回路26により選択されたアナログ信号を低インピーダンス信号に変えて、スイッチ回路30に出力するように構成されており、いわゆるバッファとかボルテージフォロワと呼ばれる回路によって構成されている。
 バイアス制御部29は、出力回路28の電流出力能力を決定する制御部に相当し、バイアス制御信号を出力回路28に出力する。バイアス制御部29は、NPN型のトランジスタTr1、Tr2、Tr3を備えている。トランジスタTr1のベースは電源Vccに接続され、Tr1のコレクタは電源Vccに接続され、トランジスタTr1のエミッタは、トランジスタTr2、Tr3のベースに接続されている。トランジスタTr2のコレクタは電源Vccに接続され、Tr2のエミッタは接地されている。トランジスタTr3のコレクタは電源Vccに接続され、Tr3のエミッタは接地されている。バイアス制御部29の出力端子29bは、トランジスタTr3のコレクタと電源Vccとの間に設けられている。
 次に、スイッチ回路30について、図4に基づいて説明する。図4は、スイッチ回路30の回路図であり、説明の便宜上、当該スイッチ回路30の周辺の構成も含めて示している。尚、図4では、2出力端子分の回路のみを示している。
 スイッチ回路30は、図4に示すように、アナログスイッチを有し、液晶印加電圧を出力する前に、ラッチ信号LSに基づき、隣接する画素の同色絵素の(2つの)ソースバスライン間を互いに接続する接続スイッチ31aと、当該出力端子を出力回路28から切り離して出力端子を浮遊状態にする切り離しスイッチ31bとを備えて互いに隣接する画素の同色絵素の(2つの)ソースバスラインにチャージシェア動作が可能となるよう構成されているのに加えて、接続スイッチ31aと直列に接続される抵抗(電流抑制素子)32を備えている。
 ここでは、上述の通り、同一の水平期間において、ソース信号電位が正のソースバスラインとソース信号電位が負のソースバスラインとが存在する様態(すなわち、基本的にはドット反転駆動)であり、そのようなソースバスライン同士を互いに接続させる。これにより、液晶パネルのデータ線上に存在する正極性、負極性の電荷で予備充電動作を補助することができる。つまり、液晶パネル内の残留電荷を利用することで液晶駆動電力を低減することができる。
 スイッチ回路30の接続スイッチ31a及び切り離しスイッチ31bの動作の詳細を図5に基づいて説明すれば、次の通りである。図5は、スイッチ回路30のタイミングを説明するためのタイミング図であり、t1~t3の間がラッチ信号LSのハイ期間である。図5のソースバスラインA及びソースバスラインBは、ドット反転駆動における、液晶に印加される電界の方向が互いに逆方向になっている任意のソースバスラインであり、ラッチ信号LSと対応させて、これらソースバスラインのソース信号電位を示している。
 図5中の時刻t1が1水平期間の開始時期である。時刻t1までは、ラッチ信号LSがローレベルで、切り離しスイッチ31bは閉状態(オン)、接続スイッチ31aは開状態(オフ)である。そして、まず、水平期間の開始時期t1と、ラッチ信号LSの立ち上がりとを一致させるように設定する。その結果、時刻t1のタイミングで、ラッチ信号LSがハイレベル"H"に切り換わり、切り離しスイッチ31bはオフし、接続スイッチ31aはオンする。切り離しスイッチ31bがオフすることにより、出力回路28と出力端子とが電気的に切り離され、接続スイッチ31aがオンすることにより、ソースバスライン間が電気的に接続される。このとき、ソースバスライン間において電荷の移動が起こるが、接続スイッチ31aと直列に抵抗32が接続されていることにより、接続スイッチ31aを流れる電流が抑制されて、ある時間が経つと(時刻t2とする)でソースバスラインA及びソースバスラインBの電位が同電位となる。時刻t1から時刻t2までの時間は、負荷容量で決定される充放電時間であり、負荷容量の大きさによって決まる。
 ここで、t1~t2間はソースバスライン間で電荷が移動するため、ソースドライバは電力消費しない。
 次に、時刻t3のタイミングで、ラッチ信号LSがローレベル"L"に切り換わり、切り離しスイッチ31bはオンし、接続スイッチ31aはオフすることにより、時刻t1までの回路状態と同じになり、出力回路28がソースバスラインの負荷容量の電荷を充放電し、電力が消費され、ある時刻(時刻t4とする)でソースバスラインA及びソースバスラインBの信号電位は所望の電位(ソース信号電位)となる。時刻t3から時刻t4までの時間は、負荷容量で決定される充放電時間であり、負荷容量の大きさによって決まる。
 このようにして、
(a):1水平期間の開始時期に、ソースバスラインとソースドライバとの切り離し
(b):(a)と同時に、ソースバスライン同士の接続
(c):(b)の後、ソースバスライン同士の接続解除
(d):(c)と同時に、ソースバスラインとソースドライバとの再接続
という処理が行われる。
 抵抗32の効果について、図6を用いて説明する。図6は、ラッチ信号LSと、極性反転信号REVと、ソースバスライン電流Isとの波形を対比させて示したものである。尚、図6には、比較対照のため、図14に示した従来構成のソースドライバのソースバスライン電流Isも併せて示す。
 図6に示すように、本実施形態におけるソースバスライン電流Isは、従来構成において突入電流が生じていたラッチ期間(チャージシェア期間)の立ち上がりのタイミングにおいて突入電流の発生が抑制されている。これは、隣接する画素の同色絵素のソースバスラインがスイッチによって導通した瞬間の電流を、抵抗32によって、(両ラインの電位差)/(抵抗の抵抗値)の値に抑制することができたことによるものである。
 以上のように、本実施形態の構成によれば、従来構成においてラッチ期間(チャージシェア期間)の立ち上がりのタイミングで生じていた突入電流を効果的に抑制することができる。これにより、本実施形態の液晶表示装置10(図1)は、ドット反転駆動における反転タイミング時にAM帯域に生じていたノイズを低減させることができる。
 尚、本実施形態では、スイッチ回路30に抵抗32を挿入する構成について説明したが、本発明はこれに限定されるものではなく、MOS抵抗などとして知られる、ゲートの印加電圧が調節された電界効果トランジスタであってもよい。これにより、電界効果トランジスタのソース・ドレイン間抵抗(ここではチャネル抵抗)を調節することができ、上述した抵抗32と同様の効果を奏することができる。
 〔実施の形態2〕
 本発明に係る他の実施形態について、図7及び図8に基づいて説明すれば以下の通りである。尚、本実施形態では、上記実施の形態1との相違点について説明するため、説明の便宜上、実施の形態1で説明した部材と同一の機能を有する部材には同一の部材番号を付し、その説明を省略する。
 図7は、バイアス制御部29の回路図を示しており、説明の便宜上、当該バイアス制御部29の周辺の構成も含めて示している。
 上記実施の形態1では、図4に示したように、スイッチ回路30の接続スイッチ31aに直列になるように接続された抵抗32を備えた構成である。これに対して、本実施形態の液晶駆動装置のソースドライバ2は、図7に示すように、実施の形態1のスイッチ回路30に設けられている抵抗32は無く、これに代えて、バイアス制御部29のバイアス制御端子29aにバイアス制御抵抗33が接続されている。更には、このバイアス制御抵抗33が、バイアス制御部29外部に露出しており、具体的には、コントロール回路4上に位置している。
 バイアス制御部29は、NPN型のトランジスタTr1、Tr2、Tr3を備えている。トランジスタTr1のベースは、バイアス制御抵抗33を介して電源Vccに接続され、Tr1のコレクタは、電源Vccに接続され、トランジスタTr1のエミッタは、トランジスタTr2、Tr3のベースに接続されている。トランジスタTr2のコレクタは、バイアス制御抵抗33を介して電源Vccに接続され、Tr2のエミッタは接地されている。トランジスタTr3のコレクタは電源Vccに接続され、Tr3のエミッタは接地されている。バイアス制御部29の出力端子29bは、トランジスタTr3のコレクタと電源Vccとの間に設けられている。
 バイアス制御部29のバイアス制御端子29aに抵抗(バイアス制御抵抗33)を付加することにより、出力回路28のバイアス電流、具体的には、出力回路28内部に、出力のスルーレートを決定するために差動対の電流源として機能するように設けられたトランジスタの出力側の電流を制御することができる。
 図8は、バイアス制御抵抗33の効果を示したものである。図8は、ラッチ信号LSと、極性反転信号REVと、ソースバスライン電流Isとの波形を対比させて示したものである。尚、図8でも、実施の形態1の図6と同様に、比較対照のため、図14に示した従来構成のソースドライバのソースバスライン電流Isも併せて示す。
 図8に示すように、本実施形態におけるソースバスライン電流Isは、従来構成においてラッチ期間(チャージシェア期間)の立ち下がりのタイミングで切り離しスイッチ830b(図13)がオンになって極性の反転したソース信号が供給されることによって流れる突入電流の発生が抑制されている。図7に示すバイアス制御抵抗33が配設されたことによって、バイアス制御部29の出力端子29bから出力回路28に供給される電流が減少し、出力回路28のバイアス電流が小さくなるように調整されたことにより、出力回路28の出力のスルーレートを小さくすることができることによる。
 また、特に、バイアス制御抵抗33をコントロール回路4上に配置することにより、ドライバ実装後であっても、抵抗(バイアス制御抵抗33)の大きさを可変させて、出力回路28のバイアス電流の大きさを調整することができる。
 本実施形態の構成によれば、従来構成においてラッチ期間(チャージシェア期間)の立ち下がりのタイミングで生じていた突入電流を効果的に抑制することができる。これにより、本実施形態の液晶表示装置は、ドット反転駆動における反転タイミング時にAM帯域に生じていたノイズを低減させることができる。
 〔実施の形態3〕
 本発明に係る他の実施形態について、図9及び図10に基づいて説明すれば以下の通りである。尚、本実施形態では、上記実施の形態1との相違点について説明するため、説明の便宜上、実施の形態1で説明した部材と同一の機能を有する部材には同一の部材番号を付し、その説明を省略する。
 図9は、バイアス制御部29及びスイッチ回路30の回路図を示しており、説明の便宜上、これらの周辺の構成も含めて示している。
 上記実施の形態1では、図4に示したように、スイッチ回路30の接続スイッチ31aに直列になるように接続された抵抗32を備えた構成である。これに対して、本実施形態の液晶駆動装置のソースドライバ2は、図9に示すように、スイッチ回路30に設けられている抵抗32に加えて、バイアス制御部29のバイアス制御端子29aにバイアス制御抵抗33が接続されている。また、このバイアス制御抵抗33は、バイアス制御部29外部に露出しており、具体的には、コントロール回路4上に位置している。
 バイアス制御部29のバイアス制御端子29aに抵抗(バイアス制御抵抗33)を接続することにより、出力回路28のバイアス電流、具体的には、出力回路28内部に設けられたトランジスタの出力側の電流を制御することができる。バイアス制御部29の具体的な構成は、上記実施の形態2と同様であるため、ここでは説明を省略する。
 図10は、スイッチ回路30の抵抗32と、バイアス制御部29のバイアス制御抵抗33とが配設されていることにより奏する効果を示したものである。図10は、ラッチ信号LSと、極性反転信号REVと、ソースバスライン電流Isとの波形を対比させて示したものである。尚、図10でも、実施の形態1の図6と同様に、比較対照のため、図14に示した従来構成のソースドライバのソースバスライン電流Isも併せて示す。
 図10に示すように、本実施形態におけるソースバスライン電流Isは、従来構成において突入電流が生じていたラッチ期間(チャージシェア期間)の立ち上がり及び立ち下がりのタイミングにおいて突入電流の発生が抑制されている。ラッチ期間の立ち上がりのタイミングにおいて突入電流の発生を抑制することができるのは、隣接する画素の同色絵素のソースバスラインがスイッチによって導通した瞬間の電流を、抵抗32によって、(両ラインの電位差)/(抵抗の抵抗値)の値に抑制することができるためである。また、ラッチ期間の立ち下がりのタイミングにおいて突入電流の発生を抑制することができるのは、バイアス制御抵抗33が配設されたことによって、バイアス制御部29の出力端子29bから出力回路28に供給される電流が減少し、出力回路28のバイアス電流が小さくなるように調整されたことにより、出力回路28の出力のスルーレートを小さくすることができることによる。
 また、特に、バイアス制御抵抗33がコントロール回路4上に配置されていることにより、ドライバ実装後であっても、抵抗(バイアス制御抵抗33)の大きさを可変させて、出力回路28のバイアス電流の大きさを調整することができる点で有利である。
 本実施形態の構成によれば、抵抗32及びバイアス制御抵抗33を具備することにより、従来構成においてラッチ期間(チャージシェア期間)の立ち上がりのタイミングで生じていた突入電流、及び立ち下がりのタイミングで生じていた突入電流を双方とも抑制することができる。そのため、上述した実施の形態1及び実施の形態2と比較して、突入電流の発生を効果的に抑制することができるため、本実施形態の液晶表示装置は、ドット反転駆動における反転タイミング時にAM帯域に生じていたノイズをよい一層低減させることができる。
 〔実施の形態4〕
 本発明に係る他の実施形態について、図11に基づいて説明すれば以下の通りである。尚、本実施形態では、上記実施の形態1との相違点について説明するため、説明の便宜上、実施の形態1で説明した部材と同一の機能を有する部材には同一の部材番号を付し、その説明を省略する。
 図11は、スイッチ回路30の回路図を示しており、説明の便宜上、周辺の構成も含めて示している。
 上記実施の形態1では、図4に示したように、隣接する画素の同色絵素のソースバスラインの間に、接続スイッチ31aと抵抗32とのセットが1セット配設された構成であったのに対して、本実施形態の液晶駆動装置のソースドライバ2は、隣接する画素の同色絵素のソースバスラインの間に、接続スイッチ31a及び抵抗32(抑制体)のセットが並列に2つ配設されており、各セットの抵抗32a・32b同士は互いに抵抗の大きさが異なった構成となっている。また、本実施形態では、これらのセットのうちの少なくとも一方を選択することができるように、ソースドライバ内に、OR(論理和)ゲートを有する選択素子34が設けられている。尚、図11中のLS1及びLS2は異なる信号を示しているのではなく、LS信号を入力する入力端子を区別するために記載している。
 具体的には、本実施形態のスイッチ回路30には、隣接する画素の同色絵素のソースバスラインの間に、並列に接続された2つの接続スイッチ31a-1、31a-2があり、その一方の接続スイッチ31a-1には、当該接続スイッチ31a-1と直列になるように接続された例えば20kΩの抵抗32aが設けられている。また、他方の接続スイッチ31a-2には、当該接続スイッチ31a-2と直列になるように接続された例えば10kΩの抵抗32bが設けられている。
 選択素子34は、接続スイッチ31a-1の制御信号であるLS1を入力する入力端子34a-1と、接続スイッチ31a-2の制御信号であるLS2を入力する入力端子34a-2と、切り離しスイッチ31bを制御する信号を出力する出力端子34bとを有している。選択素子34は、入力端子34a-1、34a-2から入力したLS1及び/またはLS2を用いて、切り離しスイッチ31bを制御している。具体的には、選択素子34は、複数の入力のうち1つでもHighが入力されればHighを出力し、1つもHighが無ければLowを出力するように構成されている。図11では、LS1がLow(GND)、LS2がHighであるので、出力はHighとなり、その出力が切り離しスイッチ31bに入力される(切り離しスイッチ31bをオフにする信号)。LS1がLowであるので抵抗32aと直列の接続スイッチ31a-1は開状態(オフ)し、LS2がHighであるので抵抗32bと直列の接続スイッチ31a-2は閉状態(オン)となる。抵抗32bと直列の接続スイッチ31a-2を使用する場合には、LS1をHigh、LS2をLow(GND)にする。切り離しスイッチ31bをONにする場合には、LS1・LS2の両方をLowにする。また、LS1・LS2の両方をHighにすることによって、接続スイッチ31a-1、31a-2を双方とも使用することも可能であり、これにより、それぞれ1つずつの抵抗を用いるよりも低い抵抗を実現することもできる。
 尚、本実施形態では、2種類の抵抗をソースバスラインAB間に挿入しているが、本発明はこれに限定されるものではなく、3種類以上の抵抗を上記と同様の形態で挿入することも可能であり、このように構成することにより、あらゆるソースバス抵抗に対応可能となる。
 以上のように、本発明に係る第1の駆動装置は、上記の課題を解決するために、表示装置の表示部の絵素に電圧を印加して当該表示部を駆動する駆動装置であって、表示データ信号に基づいて、ソースバスラインに印加される電位であるソース信号電位にて水平期間ごとに上記絵素に電圧を印加する出力回路と、上記出力回路とソースバスラインとの接続を切り離し、同一の水平期間においてはソース信号電位が正となるソースバスラインである第1のソースバスラインと、ソース信号電位が負となるソースバスラインである第2のソースバスラインとを互いに接続するためのスイッチを有したスイッチ回路とを備えており、上記スイッチ回路には、上記第1のソースバスラインと上記第2のソースバスラインとを上記スイッチによって互いに接続したときに、当該スイッチに流れる電流を抑制するための電流抑制素子が、当該スイッチに直列に接続されていることを特徴としており、この構成において上記電流抑制素子を抵抗とすることができる。
 上記の構成によれば、隣接する画素の同色絵素のソースバスラインがスイッチによって導通した瞬間の電流を、上記抵抗によって、(両ラインの電位差)/(抵抗の抵抗値)の値に抑制することができる。これにより、ラッチ期間(チャージシェア期間)の立ち上がりのタイミングにおいて突入電流の発生を抑制することができる。
 また別の構成としては、上記電流抑制素子が電界効果トランジスタであり、上記電界効果トランジスタのチャネル抵抗によって、上記スイッチに流れる電流を抑制するように構成されていてもよい。
 上記の構成によれば、上記電界効果トランジスタのゲートの印加電圧を調節することによってチャネル抵抗を変えて、隣接する画素の同色絵素のソースバスラインがスイッチによって導通した瞬間の、スイッチに流れる電流を抑制することができる。
 また、本発明に係る第1の駆動装置は、上記の構成に加えて、上記出力回路のバイアス電流を制御するバイアス電流制御手段を更に備えており、上記バイアス電流制御手段は、当該バイアス制御手段が上記出力回路に与えるバイアス制御信号を外部から調節可能とする外部接続端子であるバイアス電流制御端子を有していることが好ましい。
 上記の構成によれば、本発明に係る駆動装置は、電流抑制素子に加えて、バイアス電流制御端子を具備していることから、ソースバスラインに生じる突入電流をより一層効果的に抑制することが可能となる。
 具体的には、上記出力回路に与えるバイアス制御信号を外部から調節可能とするバイアス電流制御端子が配設されていることにより、当該端子に抵抗や電源を接続して、バイアス制御手段から出力回路に供給される電流を減少させて、出力回路のバイアス電流を小さくすることができ、出力回路の出力のスルーレートを小さくすることができる。これにより、ラッチ期間の立ち下がりのタイミングにおいて突入電流の発生を抑制することができる。
 そのため、上記電流抑制素子と併せて備えることにより、従来構成において突入電流が生じていたラッチ期間(チャージシェア期間)の立ち上がり、及び、ソースドライバからのソース信号の出力開始のタイミングにおいて突入電流の発生を抑制することができる。
 また、このバイアス電流制御端子が駆動装置の外部に配設されていることから、フレキシブル基板(FPC:Flexible Printed Circuit)やソースドライバ、ゲートドライバ等の実装後に表示部を見ながら、あるいは不要輻射(EMI)の検討を行ないながら、その調整を行なうことが可能となる。
 具体的には、本発明に係る第1の駆動装置は、上記の構成に加えて、コントロール基板を備えており、上記バイアス電流制御端子は、上記コントロール基板内に設けられていることが好ましい。
 上記の構成によれば、上記バイアス電流制御端子が上記コントロール基板に実装されているため、ドライバ実装後であっても、バイアス電流の制御を容易に行なうことが可能となる。
 また、本発明に係る第1の駆動装置は、上記の構成に加えて、上記スイッチと上記電流抑制素子との直列回路が、複数、上記第1のソースバスラインと上記第2のソースバスラインとの間に互いに並列に設けられており、各上記電流抑制素子は、直列に接続された上記スイッチに流れる電流を抑制する大きさが互いに異なっており、各上記スイッチが互いに独立して制御されるように構成されていることが好ましい。
 これにより、隣接する画素の同色絵素のソースバスライン間に複数種の抵抗を実現することができ、その中から所望の抵抗を用いて隣接する画素の同色絵素のソースバスラインがスイッチによって導通した瞬間の電流を抑制することができる。
 また、本発明に係る第2の駆動装置は、上記の課題を解決するために、表示装置の表示部の絵素に電圧を印加して当該表示部を駆動する駆動装置であって、表示データ信号に基づいて、ソースバスラインに印加される電位であるソース信号電位にて水平期間ごとに上記絵素に電圧を印加する出力回路と、上記出力回路とソースバスラインとの接続を切り離し、同一の水平期間においてはソース信号電位が正となるソースバスラインである第1のソースバスラインと、ソース信号電位が負となるソースバスラインである第2のソースバスラインとを互いに接続するためのスイッチを有したスイッチ回路とを備えており、上記出力回路のバイアス電流を抑制するバイアス制御手段を更に備えており、上記バイアス制御手段は、当該バイアス制御手段が上記出力回路に与えるバイアス制御信号を外部から調節可能とする外部接続端子であるバイアス電流制御端子を有していることを特徴としており、上記バイアス電流制御端子には、抵抗体を接続することができる。
 これにより、バイアス制御手段から出力回路に供給される電流を減少させて、出力回路のバイアス電流を小さくすることが可能となる。
 また、上記抵抗体に代えて、上記バイアス電流制御端子には、上記バイアス制御手段に直接入力される直流電流を接続してもよい。
 これにより、接続された電源の出力電流や出力電圧の設定を変えるだけで、バイアス制御部の出力を調節することができる。
 また、本発明に係る第2の駆動装置は、上記の構成に加えて、上記駆動装置が、コントロール基板を備えており、上記バイアス電流制御端子が、上記コントロール基板内に設けられていることが好ましい。
 これにより、ドライバ実装後であっても、バイアス電流を容易に制御することが可能となる。
 なお、発明の詳細な説明の項においてなされた具体的な実施形態または実施例は、あくまでも、本発明の技術内容を明らかにするものであって、そのような具体例にのみ限定して狭義に解釈されるべきものではなく、本発明の精神と次に記載する請求の範囲内で、いろいろと変更して実施することができるものである。
 本発明に係る駆動装置は、液晶表示装置等の表示装置の駆動装置として幅広く利用することができ、例えば車載用のモジュールに好適に用いることができる。
 1 液晶パネル(表示部)
 2 ソースドライバ
 3 ゲートドライバ
 4 コントロール回路
 5 液晶駆動電源
10 液晶表示装置(駆動装置)
11 絵素電極
12 液晶容量
13 TFT
14 ソースバスライン
15 ゲートバスライン
16 対向電極
21 シフトレジスタ
22 入力ラッチ回路
23 サンプリングメモリ
24 ホールドメモリ
25 レベルシフタ
26 DA変換回路
27 基準電圧発生回路
28 出力回路
29 バイアス制御部(バイアス制御手段)
29a バイアス制御端子
29b 出力端子
30 スイッチ回路
31a 接続スイッチ
31a-1 接続スイッチ
31a-2 接続スイッチ
31b 切り離しスイッチ
32 抵抗(電流抑制素子)
32a 抵抗(電流抑制素子)
32b 抵抗(電流抑制素子)
33 バイアス制御抵抗
34 選択素子
34a-1 入力端子
34a-2 入力端子
34b 出力端子

Claims (11)

  1.  表示装置の表示部の絵素に電圧を印加して当該表示部を駆動する駆動装置であって、
     表示データ信号に基づいて、ソースバスラインに印加される電位であるソース信号電位にて水平期間ごとに上記絵素に電圧を印加する出力回路と、
     上記出力回路とソースバスラインとの接続を切り離し、同一の水平期間においてはソース信号電位が正となるソースバスラインである第1のソースバスラインと、ソース信号電位が負となるソースバスラインである第2のソースバスラインとを互いに接続するためのスイッチを有したスイッチ回路とを備えており、
     上記スイッチ回路には、上記第1のソースバスラインと上記第2のソースバスラインとを上記スイッチによって互いに接続したときに、当該スイッチに流れる電流を抑制するための電流抑制素子が、当該スイッチに直列に接続されていることを特徴とする駆動装置。
  2.  上記電流抑制素子は、抵抗であることを特徴とする請求項1に記載の駆動装置。
  3.  上記電流抑制素子は、電界効果トランジスタであり、
     上記電界効果トランジスタのチャネル抵抗によって、上記スイッチに流れる電流を抑制するように構成されていることを特徴とする請求項1に記載の駆動装置。
  4.  上記駆動装置は、上記出力回路のバイアス電流を制御するバイアス電流制御手段を更に備えており、
     上記バイアス電流制御手段は、当該バイアス制御手段が上記出力回路に与えるバイアス制御信号を外部から調節可能とする外部接続端子であるバイアス電流制御端子を有していることを特徴とする請求項1から3までの何れか1項に記載の駆動装置。
  5.  上記駆動装置は、コントロール基板を備えており、
     上記バイアス電流制御端子は、上記コントロール基板内に設けられていることを特徴とする請求項4に記載の駆動装置。
  6.  上記スイッチと上記電流抑制素子との直列回路が、複数、上記第1のソースバスラインと上記第2のソースバスラインとの間に互いに並列に設けられており、
     各上記電流抑制素子は、直列に接続された上記スイッチに流れる電流を抑制する大きさが互いに異なっており、
     各上記スイッチが互いに独立してON/OFF制御タイミングの設定が可能なように構成されていることを特徴とする請求項1から5までの何れか1項に記載の駆動装置。
  7.  表示装置の表示部の絵素に電圧を印加して当該表示部を駆動する駆動装置であって、
     表示データ信号に基づいて、ソースバスラインに印加される電位であるソース信号電位にて水平期間ごとに上記絵素に電圧を印加する出力回路と、
     上記出力回路とソースバスラインとの接続を切り離し、同一の水平期間においてはソース信号電位が正となるソースバスラインである第1のソースバスラインと、ソース信号電位が負となるソースバスラインである第2のソースバスラインとを互いに接続するためのスイッチを有したスイッチ回路とを備えており、
     上記出力回路のバイアス電流を抑制するバイアス制御手段を更に備えており、
     上記バイアス制御手段は、当該バイアス制御手段が上記出力回路に与えるバイアス制御信号を外部から調節可能とする外部接続端子であるバイアス電流制御端子を有していることを特徴とする駆動装置。
  8.  上記バイアス電流制御端子には、抵抗体が接続されていることを特徴とする請求項7に記載の駆動装置。
  9.  上記バイアス電流制御端子には電源の出力が接続されていることを特徴とする請求項7に記載の駆動装置。
  10.  上記駆動装置は、コントロール基板を備えており、
     上記バイアス電流制御端子は、上記コントロール基板内に設けられていることを特徴とする請求項7から9までの何れか1項に記載の駆動装置。
  11.  請求項1から10までの何れか1項に記載の駆動装置によって駆動される表示装置。
PCT/JP2010/000237 2009-02-23 2010-01-18 表示装置及び駆動装置 WO2010095348A1 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US13/202,229 US20120038614A1 (en) 2009-02-23 2010-01-18 Display device and driving device

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2009-039459 2009-02-23
JP2009039459 2009-02-23

Publications (1)

Publication Number Publication Date
WO2010095348A1 true WO2010095348A1 (ja) 2010-08-26

Family

ID=42633641

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2010/000237 WO2010095348A1 (ja) 2009-02-23 2010-01-18 表示装置及び駆動装置

Country Status (2)

Country Link
US (1) US20120038614A1 (ja)
WO (1) WO2010095348A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10720119B2 (en) 2016-01-27 2020-07-21 Mitsubishi Electric Corporation Drive device and liquid crystal display apparatus

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101730500B1 (ko) * 2010-11-25 2017-04-27 삼성디스플레이 주식회사 액정 표시 장치 및 그 구동 방법
KR102450738B1 (ko) * 2017-11-20 2022-10-05 삼성전자주식회사 소스 구동 회로 및 이를 포함하는 디스플레이 장치
US10817044B2 (en) * 2018-03-28 2020-10-27 Raydium Semiconductor Corporation Power saving control apparatus and power saving control method applied to display driving circuit
KR102527844B1 (ko) * 2018-07-16 2023-05-03 삼성디스플레이 주식회사 전원 전압 생성 회로 및 이를 포함하는 표시 장치
US11217144B2 (en) * 2019-11-06 2022-01-04 Silicon Works Co., Ltd. Driver integrated circuit and display device including the same
US11462142B2 (en) * 2020-12-14 2022-10-04 Beijing Eswin Computing Technology Co., Ltd. Slew rate boosting circuit, source driver chip and display device
KR20240065593A (ko) * 2022-11-03 2024-05-14 주식회사 엘엑스세미콘 디스플레이패널의 화소를 구동하기 위한 데이터구동장치

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07199866A (ja) * 1993-12-28 1995-08-04 Toshiba Corp 液晶表示装置
JPH08179732A (ja) * 1994-12-26 1996-07-12 Sharp Corp 液晶表示装置
JPH10301537A (ja) * 1997-04-25 1998-11-13 Nec Corp マトリクス表示装置
JPH1130975A (ja) * 1997-05-13 1999-02-02 Oki Electric Ind Co Ltd 液晶表示装置の駆動回路及びその駆動方法
JP2000267064A (ja) * 1999-03-19 2000-09-29 Nec Kansai Ltd 半導体集積回路装置
JP2004093691A (ja) * 2002-08-29 2004-03-25 Matsushita Electric Ind Co Ltd 表示装置用駆動回路及び表示装置
JP2006292899A (ja) * 2005-04-07 2006-10-26 Nec Electronics Corp 液晶表示装置、液晶ドライバ、及び液晶表示パネルの駆動方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100502801B1 (ko) * 2000-12-15 2005-07-25 삼성전자주식회사 평판 디스플레이 장치
JP3981539B2 (ja) * 2001-08-28 2007-09-26 Necエレクトロニクス株式会社 半導体集積回路装置
JP4401090B2 (ja) * 2003-03-14 2010-01-20 パナソニック株式会社 表示装置およびその駆動方法
KR100790492B1 (ko) * 2005-07-01 2008-01-02 삼성전자주식회사 슬루 레이트를 제어하는 소스 드라이버 및 그것의 구동방법
KR100964253B1 (ko) * 2008-06-19 2010-06-16 주식회사 실리콘웍스 디스플레이 구동회로 및 구동방법

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07199866A (ja) * 1993-12-28 1995-08-04 Toshiba Corp 液晶表示装置
JPH08179732A (ja) * 1994-12-26 1996-07-12 Sharp Corp 液晶表示装置
JPH10301537A (ja) * 1997-04-25 1998-11-13 Nec Corp マトリクス表示装置
JPH1130975A (ja) * 1997-05-13 1999-02-02 Oki Electric Ind Co Ltd 液晶表示装置の駆動回路及びその駆動方法
JP2000267064A (ja) * 1999-03-19 2000-09-29 Nec Kansai Ltd 半導体集積回路装置
JP2004093691A (ja) * 2002-08-29 2004-03-25 Matsushita Electric Ind Co Ltd 表示装置用駆動回路及び表示装置
JP2006292899A (ja) * 2005-04-07 2006-10-26 Nec Electronics Corp 液晶表示装置、液晶ドライバ、及び液晶表示パネルの駆動方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10720119B2 (en) 2016-01-27 2020-07-21 Mitsubishi Electric Corporation Drive device and liquid crystal display apparatus

Also Published As

Publication number Publication date
US20120038614A1 (en) 2012-02-16

Similar Documents

Publication Publication Date Title
WO2010095348A1 (ja) 表示装置及び駆動装置
KR100910562B1 (ko) 표시 장치의 구동 장치
US7006114B2 (en) Display driving apparatus and display apparatus using same
KR100405876B1 (ko) 액정 구동 장치 및 그것을 포함하는 액정 표시 장치
KR100445123B1 (ko) 화상 표시 장치
US8009134B2 (en) Display device
JP3506235B2 (ja) 液晶表示装置の駆動装置および駆動方法
US20150194115A1 (en) Output circuit, data driver, and display device
US20110242145A1 (en) Display device, differential amplifier, and data line drive method for display device
US20060092121A1 (en) Liquid crystal display device
US20080218500A1 (en) Display driver
US6756959B2 (en) Display driving apparatus and display apparatus module
KR100759967B1 (ko) 플랫 패널 표시 장치
JP3795361B2 (ja) 表示駆動装置およびそれを用いる液晶表示装置
JP2008134496A (ja) 階調電位発生回路、表示装置のデータドライバ、及びその表示装置
JP2007116278A (ja) 空き端子処理方法及びインタフェース装置
JP2009222786A (ja) 液晶表示装置
JP5191509B2 (ja) 表示装置およびその駆動方法、並びに電子機器
US9747857B2 (en) Display device, method of driving the same, and electronic unit
KR20170018173A (ko) 부스팅 전압 발생 회로 및 이를 포함하는 표시 장치
KR20060127504A (ko) 공통 전압 피드백 회로를 포함한 소스 드라이버를 가지는액정 표시 장치
JP2005208551A (ja) 表示装置および駆動装置
KR100667184B1 (ko) 액정표시장치의 소스 구동장치
KR20110051398A (ko) 슬루 레이트를 제어하는 소스 드라이버
KR20080052952A (ko) 표시 장치

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 10743481

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 13202229

Country of ref document: US

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 10743481

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: JP