JP5253434B2 - 表示装置の駆動装置 - Google Patents

表示装置の駆動装置 Download PDF

Info

Publication number
JP5253434B2
JP5253434B2 JP2010035717A JP2010035717A JP5253434B2 JP 5253434 B2 JP5253434 B2 JP 5253434B2 JP 2010035717 A JP2010035717 A JP 2010035717A JP 2010035717 A JP2010035717 A JP 2010035717A JP 5253434 B2 JP5253434 B2 JP 5253434B2
Authority
JP
Japan
Prior art keywords
gate
voltage
output
transistor
shift register
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2010035717A
Other languages
English (en)
Other versions
JP2010164982A (ja
Inventor
勝 煥 文
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Display Co Ltd filed Critical Samsung Display Co Ltd
Publication of JP2010164982A publication Critical patent/JP2010164982A/ja
Application granted granted Critical
Publication of JP5253434B2 publication Critical patent/JP5253434B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3674—Details of drivers for scan electrodes
    • G09G3/3677—Details of drivers for scan electrodes suitable for active matrices only
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
    • G11C19/18—Digital stores in which the information is moved stepwise, e.g. shift registers using capacitors as main elements of the stages
    • G11C19/182—Digital stores in which the information is moved stepwise, e.g. shift registers using capacitors as main elements of the stages in combination with semiconductor elements, e.g. bipolar transistors, diodes
    • G11C19/184—Digital stores in which the information is moved stepwise, e.g. shift registers using capacitors as main elements of the stages in combination with semiconductor elements, e.g. bipolar transistors, diodes with field-effect transistors, e.g. MOS-FET
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0404—Matrix technologies
    • G09G2300/0417—Special arrangements specific to the use of low carrier mobility technology
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0267—Details of drivers for scan electrodes, other than drivers for liquid crystal, plasma or OLED displays
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/08—Fault-tolerant or redundant circuits, or circuits in which repair of defects is prepared
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007—Display of intermediate tones
    • G09G3/2011—Display of intermediate tones by amplitude modulation
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Power Engineering (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Shift Register Type Memory (AREA)
  • Liquid Crystal (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Control Of El Displays (AREA)
  • Electroluminescent Light Sources (AREA)

Description

本発明は表示装置の駆動装置に関する。
液晶表示装置やエレクトロルミネセンス（ＥＬ）表示装置等は、行列状に配列された複数の画素を含む。各画素は画像信号を選択的に受け入れるスイッチング素子を含み、スイッチング素子としてはＭＯＳ型トランジスタなど主に三端子素子が使用される。このような表示装置は、スイッチング素子に連結された複数のゲート線と複数のデータ線を含む。各ゲート線はスイッチング素子を各々ターンオンさせるゲートオン電圧を伝達し、各データ線はターンオンされたスイッチング素子を通じて各画素に画像信号を伝達する。このような表示装置は、ゲート線にゲートオン電圧を印加するゲート駆動部とデータ線に画像信号を印加するデータ駆動部及びこれらを制御する信号制御部を含む。
ゲート駆動部は信号制御部からの垂直同期開始信号によりゲートオン電圧の出力を開始し、一列に配列されたゲート線に順次にゲートオン電圧を印加する。このように順次にゲートオン電圧を出力するために、従来のゲート駆動部はゲート線に各々連結される複数のシフトレジスタを含む。第１のシフトレジスタは垂直同期開始信号とクロック信号に同期してゲートオン電圧の出力を開始し、第２のシフトレジスタからは前段シフトレジスタの出力電圧とクロック信号に同期してゲートオン電圧の出力を開始する。各シフトレジスタのゲートオン電圧出力の終了は後段シフトレジスタの出力開始時点と密接な関係がある。
さらに詳細には、従来のゲート駆動部の各シフトレジスタは入力方向のＳＲラッチと出力方向のＡＮＤゲートを含む。ＳＲラッチは前段ゲート出力、すなわち前段シフトレジスタの出力が入力されるセット入力端子と、後段ゲート出力、すなわち後段シフトレジスタの出力が入力されるリセット入力端子を有する。ＡＮＤゲートはＳＲラッチの出力とクロック信号を二つの入力としてゲート信号を生成して出力する。
セット端子に入力される前段ゲート出力とリセット端子に入力される後段ゲート出力が全てＬｏｗ（“０”）である初期状態では、ＳＲラッチの出力もＬｏｗである。後段ゲート出力がＬｏｗを維持する間、前段ゲート出力がＨｉｇｈ（“１”）に変われば、ＳＲラッチの出力もＨｉｇｈに変わる。後段ゲート出力が継続してＬｏｗを維持する間、前段ゲート出力が再びＬｏｗに変わってもＳＲラッチの出力は変化しない。前段ゲート出力がＬｏｗを維持する間、後段ゲート出力がＨｉｇｈに変われば、ＳＲラッチの出力はＨｉｇｈからＬｏｗに変わる。結局、ＳＲラッチの出力は前段ゲート出力がＬｏｗからＨｉｇｈに変わる時点から後段ゲート出力がＬｏｗからＨｉｇｈに変わる時点までＨｉｇｈを維持し、そのとき以外はＬｏｗとなる。
ＡＮＤゲートは、ＳＲラッチの出力とクロック信号の全てがＨｉｇｈの時のみにＨｉｇｈのゲート出力を生成する。詳しくは、ゲート出力はＳＲラッチの出力がＨｉｇｈの間、クロック信号がＬｏｗからＨｉｇｈに変わる時にＨｉｇｈとなり、クロック信号がＬｏｗになったりＳＲラッチの出力がＬｏｗになれば、Ｌｏｗに変わる。
このような従来のゲート駆動部では言わばラッチアップ現象が生ずる。ＳＲラッチの出力はセット入力とリセット入力が各々（０、０）、（１、０）、（０、１）である時はよく定義されているが、（１、１）である時は定義されていない。例えば、前段ゲート出力と後段ゲート出力が二つともＨｉｇｈの時はシフトレジスタがうまく作動しない問題がある。
特に、表示装置の特性上、表示装置には様々な画像モードが選択的に入力され、この画像モードの画像信号フォーマットが異なれば、画像モードが変更する遷移期間の間にこのような現象が生ずることがある。
例えば、有効データ区間を定義するデータイネーブルＤＥ信号の周期が短くなったり、無効データ区間であるにもかかわらずデータイネーブル信号が有効データ区間であるかのように動作したり、それと逆の動作をする場合がある。前者の場合には、シフトレジスタのリセット時間が不十分だったり、後者の場合には垂直同期開始信号が多数発生することやその幅が長くなることがある。こうなると、二つ以上のシフトレジスタが同時にゲートオン電圧を出力する。その結果、画面異常の発生やクロック信号を開閉するスイッチとゲートオフ電圧を開閉するスイッチが同時にターンオンされて短絡される問題、そしてガラス基板上に形成される信号線または電力線が過負荷で配線が切断される現象が現れる。
本発明が目的とする技術的課題は、このようなラッチアップ現象が防止できる表示装置の駆動装置を提供することである。
このような技術的課題を解決するための本発明の特徴は、各々スイッチング素子を有する複数の画素を含む表示装置を駆動する装置である。本発明による表示装置の駆動装置は、各々スイッチング素子を有する複数の画素を含み、一列に配列された複数のシフトレジスタを有するゲート駆動部を含む。前記各シフトレジスタは蓄電器の充電及び放電により定まる出力を送出し、前記蓄電器の充電が後段シフトレジスタの出力またはこれに同期する信号によって遮断されたり、前記蓄電器の放電が前段シフトレジスタの出力またはこれに同期する信号によって遮断されることが好ましい。
また、前記各シフトレジスタは前記前段シフトレジスタの出力またはこれに同期する信号によって前記蓄電器に印加される第１電圧をスイッチングする第１スイッチング素子と、前記後段シフトレジスタの出力またはこれに同期する信号によって前記蓄電器に印加される第２電圧をスイッチングする第２スイッチング素子、そして前記第１電圧または前記第２電圧のいずれか一つを遮断する電圧遮断部を含むことが好ましい。
前記電圧遮断部は、前記後段シフトレジスタの出力またはこれに同期する信号によって前記第１スイッチング素子の制御端子の入力を前記第２電圧にプルダウンする。この時、前記電圧遮断部は前記前段シフトレジスタの出力と前記第１スイッチング素子との間に連結される抵抗性素子、そして前記抵抗性素子と前記第２電圧との間に連結され、前記後段シフトレジスタの出力またはこれに同期する信号が入力される制御端子を有する第３スイッチング素子を含む。
前記第１電圧はスイッチング素子のしきい電圧より大きく、前記第２電圧はスイッチング素子のしきい電圧より小さいことが好ましい。また、前記シフトレジスタは前記表示装置と同一な基板上に形成されることが好ましい。
本発明によれば、後段ゲート出力または前段ゲート出力を利用してゲートオン電圧をプルダウンしたり、バッファートランジスタまたは放電トランジスタを充分にターンオンさせないことにより、蓄電器で充電と放電が同時に起こる現象を防止できる。
本発明の一実施例による液晶表示装置のブロック図である。 本発明の一実施例による液晶表示装置の１画素の回路図である。 本発明の一実施例によるゲート駆動部のブロック図である。 本発明の一実施例によるゲート駆動部シフトレジスタ回路図である。 本発明の他の実施例によるゲート駆動部シフトレジスタ回路図である。 本発明の他の実施例によるゲート駆動部シフトレジスタ回路図である。 本発明の一実施例によるゲート駆動部シフトレジスタのタイミング図である（１）。 本発明の一実施例によるゲート駆動部シフトレジスタのタイミング図である（２）。 本発明の一実施例によるゲート駆動部の信号波形図である。 従来のゲート駆動部の信号波形図である。
添付した図面を参照して本発明の実施例に対して本発明の属する技術分野における通常の知識を有する者が容易に実施できるように詳細に説明する。まず、本発明の実施例による液晶表示装置に対して図面を参照して詳細に説明する。
図１は本発明の一実施例による液晶表示装置のブロック図で、図２は本発明の一実施例による液晶表示装置の１画素に対する等価回路図である。図１に示すように、本発明の一実施例による液晶表示装置は、液晶表示板組立体３００及びこれに連結されたゲート駆動部４００、データ駆動部５００、データ駆動部５００に連結された階調電圧生成部８００、そしてこれらを制御する信号制御部６００を含む。
液晶表示板組立体３００は等価回路から見て、複数の表示信号線（Ｇ１−Ｇｎ、Ｄ１−Ｄｍ）とこれに連結されて大略行列状に配列された複数の画素を含む。表示信号線（Ｇ１−Ｇｎ、Ｄ１−Ｄｍ）はゲート信号（“走査信号”ともいう。）を伝達する複数のゲート線（Ｇ１−Ｇｎ）とデータ信号を伝達するデータ信号線またはデータ線（Ｄ１−Ｄｍ）を含む。ゲート線（Ｇ１−Ｇｎ）は大略行方向に延びて互いにほぼ平行で、データ線（Ｄ１−Ｄｍ）は大略列方向に延びて互いにほぼ平行である。
各画素は、表示信号線（Ｇ１−Ｇｎ、Ｄ１−Ｄｍ）に連結されたスイッチング素子Ｑと、これに連結された液晶蓄電器Ｃｌｃ及び維持蓄電器Ｃｓｔを含む。維持蓄電器Ｃｓｔは必要によって省略できる。
スイッチング素子Ｑは下部表示板１００に備えられた三端子素子として、その制御端子及び入力端子は各々ゲート線（Ｇ１−Ｇｎ）及びデータ線（Ｄ１−Ｄｍ）に連結され、出力端子は液晶蓄電器Ｃｌｃ及び維持蓄電器Ｃｓｔに連結されている。
液晶蓄電器Ｃｌｃは下部表示板１００の画素電極１９０と上部表示板２００の共通電極２７０を二つの端子として、二つの電極１９０、２７０間の液晶層３は誘電体として機能する。画素電極１９０はスイッチング素子Ｑに連結され、共通電極２７０は上部表示板２００の前面に形成されて共通電圧Ｖｃｏｍの印加を受ける。図２とは異なって、共通電極２７０が下部表示板１００に備えられる場合もあるが、この場合は二つの電極１９０、２７０が全て線形または棒形で形成される。
維持蓄電器Ｃｓｔは下部表示板１００に備えられた別個の信号線（図示せず）と画素電極１９０が重なって構成され、この別個の信号線には共通電圧Ｖｃｏｍ等の定められた電圧が印加される。しかし、維持蓄電器Ｃｓｔは画素電極１９０が絶縁体を媒介としてすぐ上に配置された前段ゲート線と重なって構成されることもできる。
一方、色表示を実現するためには各画素が色相を表出できなければならないが、これは画素電極１９０に対応する領域に赤色、緑色、または青色の色フィルター２３０を備えることにより可能となる。図２で、色フィルター２３０は上部表示板２００の該当領域に形成されているが、下部表示板１００の画素電極１９０上のまたは下に形成されても良い。
液晶分子は、画素電極１９０と共通電極２７０が生成する電場の変化によりその配列を変える。そして、これによって液晶層３を通過する光の偏光が変化する。このような偏光の変化は表示板１００、２００に付着された偏光子（図示せず）によって光の透過率変化として現れる。
階調電圧生成部８００は液晶表示装置の輝度に係わる複数の正極性（＋）、負極性（−）の階調電圧（Ｖ＋、Ｖ−）を生成する。
ゲート駆動部４００は液晶表示板組立体３００のゲート線（Ｇ１−Ｇｎ）に連結され、外部からのゲートオン電圧Ｖｏｎとゲートオフ電圧Ｖｏｆｆの組み合わせからなるゲート信号をゲート線（Ｇ１−Ｇｎ）に印加する。
データ駆動部５００は階調電圧生成部８００からの階調電圧（Ｖ＋、Ｖ−）を選択してデータ信号として画素に印加する。
信号制御部６００はゲート駆動部４００及びデータ駆動部５００などの動作を制御する制御信号を生成し、各該当する制御信号をゲート駆動部４００及びデータ駆動部５００に提供する。
以下、このような液晶表示装置の表示動作についてさらに詳細に説明する。
信号制御部６００は外部のグラフィック制御機（図示せず）からＲＧＢ映像信号Ｒ、Ｇ、Ｂ及びその表示を制御する入力制御信号、例えば垂直同期信号Ｖｓｙｎｃと水平同期信号Ｈｓｙｎｃ、メインクロックＭＣＬＫ、データイネーブル信号ＤＥなどの提供を受ける。信号制御部６００は入力制御信号に基づいて、ゲート制御信号ＣＯＮＴ１及びデータ制御信号ＣＯＮＴ２などを生成し、映像信号Ｒ、Ｇ、Ｂを液晶表示板組立体３００の動作条件に合わせて適合処理した後、ゲート制御信号ＣＯＮＴ１をゲート駆動部４００に送出し、データ制御信号ＣＯＮＴ２及び処理した映像信号Ｒ’、Ｇ’、Ｂ’はデータ駆動部５００に送出する。
ゲート制御信号ＣＯＮＴ１はゲートオンパルス（ゲート信号のＨｉｇｈ区間）の出力開始を指示する垂直同期開始信号ＳＴＶと、ゲートオンパルスの出力時期を制御するゲートクロック信号ＣＰＶ及びゲートオンパルスの幅を限定する出力イネーブル信号ＯＥなどを含む。
データ制御信号ＣＯＮＴ２は映像データＲ’、Ｇ’、Ｂ’の入力開始を指示する水平同期開始信号ＳＴＨとデータ線（Ｄ１−Ｄｍ）に当該データ電圧の印加を指示するロード信号
ＬＯＡＤ、共通電圧Ｖｃｏｍに対するデータ電圧の極性（以下、“共通電圧に対するデータ電圧の極性”を単に“データ電圧の極性”と称する。）を反転させる反転信号ＲＶＳ及びデータクロック信号ＨＣＬＫなどを含む。
階調電圧生成部８００は、液晶表示装置の輝度に係わる複数の階調電圧を生成してデータ駆動部５００に印加する。
データ駆動部５００は、信号制御部６００からのデータ制御信号ＣＯＮＴ２により一つの行の画素に対応する映像データＲ’、Ｇ’、Ｂ’を順次に受信する。そして、階調電圧生成部８００からの階調電圧のうち各映像データＲ’、Ｇ’、Ｂ’に対応する階調電圧を選択することによって映像データＲ’、Ｇ’、Ｂ’を該当データ電圧に変換する。
ゲート駆動部４００は信号制御部６００からのゲート制御信号ＣＯＮＴ１によりゲートオン電圧Ｖｏｎをゲート線（Ｇ１−Ｇｎ）に印加し、このゲート線（Ｇ１−Ｇｎ）に連結されたスイッチング素子Ｑをターンオンさせる。
一つのゲート線（Ｇ１−Ｇｎ）にゲートオン電圧Ｖｏｎが印加され、これに連結された一つの行のスイッチング素子Ｑがターンオンの間（この期間を“１Ｈ”または“１水平周期”といい、水平同期信号Ｈｓｙｎｃ、データイネーブル信号ＤＥ、ゲートクロックＣＰＶの一周期と同一である。）、データ駆動部４００は各データ電圧を当該データ線（Ｄ１−Ｄｍ）に供給する。データ線（Ｄ１−Ｄｍ）に供給されたデータ電圧はターンオンされたスイッチング素子Ｑを通じて該当画素に印加される。
次は、ゲート駆動部の構造と動作について図３乃至図６を参照してさらに詳しく説明する。
図３は本発明の一実施例によるゲート駆動部のブロック図である。図３に示すように、ゲート駆動部４００は一列に配列された複数のシフトレジスタ４１０を含み、シフトレジスタ４１０は画素のスイッチング素子と同一工程により形成され、同一な基板上に集積できる。
各シフトレジスタ４１０は前段ゲート出力Ｇｏｕｔ（Ｎ−１）と後段ゲート出力Ｇｏｕｔ（Ｎ＋１）に基づき、クロック信号ＣＫ１、ＣＫ２に同期してゲート出力Ｇｏｕｔ（Ｎ）を生成する。隣接したシフトレジスタ４１０は互いに異なるクロック信号ＣＫ１、ＣＫ２を受信するが、二つのクロック信号ＣＫ１、ＣＫ２は位相が逆であって２Ｈの周期を有する。各クロック信号ＣＫ１、ＣＫ２は、画素のスイッチング素子Ｑを駆動することができるように、Ｈｉｇｈの場合はゲートオン電圧Ｖｏｎで、Ｌｏｗの場合はゲートオフ電圧Ｖｏｆｆである。スイッチング素子Ｑが非晶質シリコンＴＦＴであれば、ゲートオン電圧Ｖｏｎの大きさは２０Ｖ以上で、ゲートオフ電圧Ｖｏｆｆの大きさは−１０Ｖ以下である。
図４は本発明の一実施例によるゲート駆動部のシフトレジスタの詳細回路図で、図５及び図６は本発明の他の実施例によるゲート駆動部のシフトレジスタの詳細回路図である。
図４乃至図６に示したシフトレジスタ４１０は、Ｎ番目のシフトレジスタで、前段ゲート出力Ｇｏｕｔ（Ｎ−１）、後段ゲート出力Ｇｏｕｔ（Ｎ＋１）、クロック信号ＣＫ１以外にもゲートオン電圧Ｖｏｎ及びゲートオフ電圧Ｖｏｆｆが入力される。図４の場合、ゲートオン電圧Ｖｏｎが抵抗Ｒを通じて入力され、図５の場合には、前段ゲート出力Ｇｏｕｔ（Ｎ−１）が抵抗Ｒを通じて入力され、図６の場合には、後段ゲート出力Ｇｏｕｔ（Ｎ＋１）が抵抗Ｒを通じて入力される。
本実施例によるシフトレジスタ４１０は、複数のＮＭＯＳトランジスタＭ１−Ｍ７、Ｍｘ、抵抗Ｒ及び蓄電器Ｃ１を含む。しかし、ＮＭＯＳトランジスタの代わりにＰＭＯＳトランジスタを使用することもできる。また、蓄電器Ｃ１及び抵抗Ｒは説明を容易にするために等価回路で示したが、実際の蓄電器Ｃ１は、工程の時に形成されるゲートとドレーン／ソースとの間の寄生容量であり得、抵抗Ｒはトランジスタのような能動型抵抗性素子であり得る。
クロック信号ＣＫ１とゲートオフ電圧Ｖｏｆｆとの間には、第１及び第２駆動トランジスタＭ２、Ｍ３が直列に連結されている。蓄電器Ｃ１は、二つの駆動トランジスタＭ２、Ｍ３間の接点と第１駆動トランジスタＭ２のゲートとの間に連結されている。第１駆動トランジスタＭ２のゲートとゲートオン電圧Ｖｏｎとの間にはバッファートランジスタＭ１が連結されており、バッファートランジスタＭ１のゲートは前段ゲート出力Ｇｏｕｔ（Ｎ−１）に連結されている。ゲートオン電圧Ｖｏｎとゲートオフ電圧Ｖｏｆｆとの間には第１及び第２インバータトランジスタＭ５、Ｍ６が直列に連結されている。第１インバータトランジスタＭ５のゲートはソースと連結され、第２インバータトランジスタＭ６のゲートはバッファートランジスタＭ１の出力端に連結されている。第２駆動トランジスタＭ３のゲートは第１インバータトランジスタＭ５と第２インバータトランジスタＭ６との間の接点に連結されている。ゲートオフ電圧ＶｏｆｆとバッファートランジスタＭ１の出力端子との間には、放電トランジスタＭ４及びホールドトランジスタＭ７が並列に連結されており、放電トランジスタＭ４のゲートは後段ゲート出力Ｇｏｕｔ（Ｎ＋１）に、ホールドトランジスタＭ７のゲートは第２駆動トランジスタＭ３のゲートに連結されている。
図４で、ゲートオン電圧Ｖｏｎとゲートオフ電圧Ｖｏｆｆとの間にプルダウントランジスタＭｘが連結され、プルダウントランジスタＭｘのゲートは後段ゲート出力Ｇｏｕｔ（Ｎ＋１）に連結されている。
図５で、前段ゲート出力Ｇｏｕｔ（Ｎ−１）とゲートオフ電圧Ｖｏｆｆとの間にプルダウントランジスタＭｘが連結され、プルダウントランジスタＭｘのゲートは後段ゲート出力Ｇｏｕｔ（Ｎ＋１）に連結されている。その他の構成は、図４と同様である。
図６で、後段ゲート出力Ｇｏｕｔ（Ｎ＋１）とゲートオフ電圧Ｖｏｆｆとの間にプルダウントランジスタＭｘが連結され、プルダウントランジスタＭｘのゲートは前段ゲート出力Ｇｏｕｔ（Ｎ−１）に連結されている。また、前段ゲート出力Ｇｏｕｔ（Ｎ−１）が抵抗Ｒを通じて入力される。その他の構成は、図４と同様である。
このようなゲート駆動部の動作について図７ａ及び図７ｂを参照して詳細に説明する。図７は本発明の一実施例によるゲート駆動部シフトレジスタのタイミング図で、図７ａは正常動作時のタイミング図で、図７ｂは異常動作時のタイミング図である。後段ゲート出力Ｇｏｕｔ（Ｎ＋１）が抵抗Ｒを通じて入力される。その他の構成は、図４と同様である。
まず、第１及び第２インバータトランジスタＭ５、Ｍ６の動作について簡単に説明してから全体動作について説明する。図６に関しては別途説明する。
図４及び図５を参照すれば、プルダウントランジスタＭｘがＯＦＦ状態であれば、第１インバータトランジスタＭ５のゲートには常にゲートオン電圧Ｖｏｎが印加されるのでターンオン状態が維持される。この状態で、第１インバータトランジスタＭ５と第２インバータトランジスタＭ６の接点電圧は、第２インバータトランジスタＭ６がＯＦＦ状態であれば、ゲートオン電圧Ｖｏｎとほぼ同一である。そして、第２インバータトランジスタＭ６がＯＮ状態であれば、二つのトランジスタＭ５、Ｍ６のターンオン時の抵抗状態の抵抗値により分圧された電圧値を有する。つまり、二つのトランジスタＭ５、Ｍ６のターンオン時の抵抗値が同一であれば、ゲートオン電圧Ｖｏｎとゲートオフ電圧Ｖｏｆｆの中間程の電圧値を有する。よって、ホールドトランジスタＭ７と第２駆動トランジスタＭ３は、第２インバータトランジスタＭ６がＯＦＦであればターンオンされ、その反対であればターンオフされる。
前段ゲート出力Ｇｏｕｔ（Ｎ−１）と後段ゲート出力Ｇｏｕｔ（Ｎ＋１）が全てＬｏｗである初期状態では、バッファートランジスタＭ１はターンオフ状態である。また、バッファートランジスタＭ１、プルダウントランジスタＭｘ及び第２インバータトランジスタＭ６はターンオフ状態である。一方、第２駆動トランジスタＭ３とホールドトランジスタＭ７はターンオン状態である。ホールドトランジスタＭ７がターンオンされれば、第１駆動トランジスタＭ２のゲートにゲートオフ電圧Ｖｏｆｆが印加されて、第１駆動トランジスタＭ２はターンオフの状態となる。よって、ゲート出力Ｇｏｕｔ（Ｎ）はＬｏｗ状態となる。
後段ゲート出力Ｇｏｕｔ（Ｎ＋１）はＬｏｗ状態を維持し、前段ゲート出力Ｇｏｕｔ（Ｎ−１）がＨｉｇｈになれば、バッファートランジスタＭ１がターンオンされる。これにより、第１駆動トランジスタＭ２と第２インバータトランジスタＭ６がターンオンされ、第２駆動トランジスタＭ３及びホールドトランジスタＭ７はターンオフされる。従って、クロック信号ＣＫ１が、ゲート出力Ｇｏｕｔ（Ｎ）として出力される。クロック信号ＣＫ１がＬｏｗであればゲート出力Ｇｏｕｔ（Ｎ）もＬｏｗである。よって、蓄電器Ｃ１に大略ゲートオン電圧Ｖｏｎ程の電圧が印加されて、その分の電圧が充電される。このとき、蓄電器Ｃ１は、ゲートオン電圧Ｖｏｎと“Ｌｏｗ”のクロック信号ＣＫ１とが両端に印加されている。
後段ゲート出力Ｇｏｕｔ（Ｎ＋１）はＬｏｗ状態を維持し、前段ゲート出力Ｇｏｕｔ（Ｎ−１）が再びＬｏｗに変われば、蓄電器Ｃ１に充電された電圧のため第１駆動トランジスタＭ２は依然としてターンオン状態を維持する。ところが、クロック信号もＨｉｇｈに変わるためゲート出力Ｇｏｕｔ（Ｎ）はＨｉｇｈ状態となる。そして、蓄電器Ｃ１に充電された電圧を維持するためには、第１駆動トランジスタＭ２のゲートに印加される電圧はさらに高い状態を維持する。例えば、蓄電器Ｃ１にＶｏｎの電圧が充電されている場合、クロック信号ＣＫ１が“Ｈｉｇｈ”に変化することにより、第１駆動トランジスタＭ２のゲートに印加される電圧は、Ｖｏｎ＋Ｈｉｇｈとなる。これは、蓄電器Ｃ１に充電されている電圧Ｖｏｎが維持されることにより、カップリングにより第１駆動トランジスタＭ２のゲートに印加される電圧が上昇するためである。
従って、第２インバータトランジスタＭ６がターンオンされ、これにより第２駆動トランジスタＭ３とホールドトランジスタＭ７はＯＦＦ状態をそのまま維持する。
前段ゲート出力Ｇｏｕｔ（Ｎ−１）はＬｏｗ状態を維持し、後段ゲート出力Ｇｏｕｔ（Ｎ＋１）がＨｉｇｈになれば放電トランジスタＭ４がターンオンされ、これにより第２インバータトランジスタＭ６がターンオフされ、第２駆動トランジスタＭ３とホールドトランジスタＭ７はターンオンされる。これにより、蓄電器Ｃ１の両端全部にゲートオフ電圧Ｖｏｆｆが印加されるため、蓄電器Ｃ１に充電された電圧が放電されると同時に第１駆動トランジスタＭ２がターンオフされ、ゲート出力Ｇｏｕｔ（Ｎ）はＬｏｗとなる。
一方、前述のように、各ゲート出力Ｇｏｕｔ（Ｎ）は該当クロック信号の上昇面に同期してＨｉｇｈとなる。ところが、図７ａのように現在シフトレジスタに入力されるクロック信号がＣＫ１であれば、前段及び後段シフトレジスタに入力されるクロック信号はＣＫ１の反転信号であるＣＫ２であるので、前段及び後段ゲート出力Ｇｏｕｔ（Ｎ−１）、Ｇｏｕｔ（Ｎ＋１）はクロック信号ＣＫ２の上昇面に同期してＨｉｇｈとなる。結局、前段及び後段ゲート出力Ｇｏｕｔ（Ｎ−１）、Ｇｏｕｔ（Ｎ＋１）は、クロック信号ＣＫ１の下降面に同期してＨｉｇｈになるわけである。各ゲート出力のＨｉｇｈ区間は１Ｈであるので、結局前段、現在及び後段ゲート出力Ｇｏｕｔ（Ｎ−１）、Ｇｏｕｔ（Ｎ）、Ｇｏｕｔ（Ｎ＋１）は連続してＨｉｇｈ状態に変わる。
前記の前段及び後段ゲート出力信号Ｇｏｕｔ（Ｎ−１）、Ｇｏｕｔ（Ｎ＋１）の代わりに、これに各々同期する別の信号が入力されても良い。
一方、図７ｂに示すように、ある理由で垂直同期開始信号ＳＴＶまたは前段ゲート出力Ｇｏｕｔ（Ｎ−１）のＨｉｇｈ区間が長くなって２Ｈを越えるとする。よって、Ｇｏｕｔ（Ｎ＋１）がＨｉｇｈになった後、前段ゲート出力Ｇｏｕｔが（Ｎ−１）Ｌｏｗになるとする。後段ゲート出力Ｇｏｕｔ（Ｎ＋１）がＬｏｗを維持する間は、バッファートランジスタＭ１は引続きターンオン状態を維持する。従って、ゲート出力Ｇｏｕｔ（Ｎ）はクロック信号ＣＫ１と同一状態になるので、１Ｈが経過してクロック信号ＣＫ１がＨｉｇｈに変わればゲート出力Ｇｏｕｔ（Ｎ）もＨｉｇｈ状態となる。２Ｈが経過してクロック信号ＣＫ１がＬｏｗになれば蓄電器Ｃ１は再び充電動作を開始する。同時に、後段ゲート出力Ｇｏｕｔ（Ｎ＋１）がＨｉｇｈとなる。後段ゲート出力Ｇｏｕｔ（Ｎ＋１）がＨｉｇｈであるため、プルダウントランジスタＭｘはターンオン状態となる。
図４に示した実施例の場合、前段ゲート出力Ｇｏｕｔ（Ｎ−１）が依然としてＨｉｇｈ状態であるときに、後段ゲート出力Ｇｏｕｔ（Ｎ＋１）がＨｉｇｈになり、クロック信号ＣＫ１がＬｏｗになった時、、バッファートランジスタＭ１はターンオンされた状態を維持する。このとき、プルダウントランジスタＭｘが設けられていないと、Ｎ１ノードはＶｏｎに維持され、第１駆動トランジスタＭ２のゲートにＶｏｎが印加され続ける。よって、蓄電器Ｃ１は、クロック信号ＣＫ１がＬｏｗに変化するにもかかわらず充電動作を継続しようとする。しかし、プルダウントランジスタＭｘのターンオンによりゲートオン電圧Ｖｏｎの入力側の接点Ｎ１にゲートオフ電圧Ｖｏｆｆが印加される。このとき、クロック信号ＣＫ１がＬｏｗであるため、、蓄電器Ｃ１の両端にかかる電圧が同一になり電圧差が無くなる。これにより、蓄電器Ｃ１は充電動作を中止し、ゲート出力Ｇｏｕｔ（Ｎ）はＬｏｗとなる。以上より、クロック信号のＬｏｗへの変化に伴い、充電器Ｃ１の状態も充電から放電へと変化する。つまり、バッファートランジスタＭ１、プルダウントランジスタＭｘ及び放電トランジスタＭ４がＯＮするため、充電器Ｃ１における充電が阻止されて放電がなされる。
図５に示した実施例の場合、プルダウントランジスタＭｘのターンオンによりバッファートランジスタＭ１のゲートにゲートオフ電圧Ｖｏｆｆがかかる。これにより、バッファートランジスタＭ１がターンオフされ、ゲート出力Ｇｏｕｔ（Ｎ）もＬｏｗとなる。
結局、プルダウントランジスタＭｘは、後段ゲート出力Ｇｏｕｔ（Ｎ＋１）がＨｉｇｈになれば、蓄電器Ｃ１に供給されるゲートオン電圧Ｖｏｎを遮断することによってこれ以上の充電を防止する。そして、第２駆動トランジスタＭ２をターンオフさせてクロック信号ＣＫ１の出力を防止すると同時にゲートオフ電圧Ｖｏｆｆを出力させる役割をする。そのため、映像信号の異常発生により前段ゲート出力Ｇｏｕｔ（Ｎ−１）と後段ゲート出力Ｇｏｕｔ（Ｎ＋１）が同時にＨｉｇｈになる場合でも、プルダウントランジスタＭｘを配置して、蓄電器Ｃ１で充電と放電が同時に起こる現象を防止し、ラッチアップを防止することができる。
ここで、蓄電器Ｃ１に供給されるゲートオン電圧Ｖｏｎの遮断は、図４のようにゲートオン電圧Ｖｏｎの代わりにゲートオフ電圧ＶｏｆｆをバッファートランジスタＭ１に供給したり、図５のようにゲートオン電圧Ｖｏｎを伝達するスイッチング素子であるバッファートランジスタＭ１をターンオフさせる方法で実施される。
前記説明では、トランジスタがターンオン状態で抵抗を有しないものと記載したが、印加される電圧に応じてモストランジスタは抵抗としての役割もすることを考慮しなければならない。
プルダウントランジスタＭｘのターンオン時の抵抗Ｒｘを考慮すれば、接点Ｎ１、Ｎ２の電圧は抵抗Ｒと抵抗Ｒｘの比により決定されるため、抵抗Ｒの大きさを抵抗Ｒｘの大きさより極めて大きくして、接点Ｎ１、Ｎ２にかかる電圧がゲートオフ電圧Ｖｏｆｆに近似するようにすることが好ましい。
しかし、抵抗ＲはプルダウントランジスタＭｘがターンオフされている状態では、殆ど電圧降下なしにゲートオン電圧Ｖｏｎを伝達しなければならないので、一般的な抵抗素子でなくトランジスタのような能動素子であることが好ましい。
また、図５に示した実施例の場合、プルダウントランジスタＭｘがターンオンされれば、バッファートランジスタＭ１は完全にターンオフされるのではなく接点Ｎ２の電圧によりプルダウン状態になると言える。この場合、蓄電器Ｃ１にかかる電圧Ｖ（Ｃ１）は、次の式（１）により決定される。
Ｖ（Ｃ１）＝Ｒｏｎ／（Ｒｏｎ＋Ｒｄｏｗｍ）×Ｖｏｎ …（１）
ここで、Ｒｏｎは放電トランジスタＭ４のターンオン時の抵抗値で、ＲｄｏｗｍはバッファートランジスタＭ１のプルダウン時の電圧である。この電圧は、次式（２）に示すようにインバータトランジスタＭ６のしきい電圧Ｖｔｈより小さく、第２駆動トランジスタＭ３がターンオン状態になることによりゲート出力Ｇｏｕｔ（Ｎ）はＬｏｗにならなければならない。つまり、インバータトランジスタＭ６がターンオンされて第２駆動トランジスタＭ３がターンオフされないようにしなければならない。
Ｒｏｎ／（Ｒｏｎ＋Ｒｄｏｗｍ）×Ｖｏｎ＜Ｖｔｈ …（２）
従って、前記式（２）のように抵抗Ｒの大きさを決定する。この場合にも、接点Ｎ２の電位ができるだけゲートオフ電圧Ｖｏｆｆに近似するように、抵抗Ｒ値をプルダウントランジスタＭｘの内部抵抗Ｒｘ値より極めて大きくすることが好ましい。
次に、図６を参照して本発明の他の実施例について説明する。
図示したように、プルダウントランジスタＭｘは後段ゲート出力Ｇｏｕｔ（Ｎ＋１）とゲートオフ電圧Ｖｏｆｆとの間に連結されており、その制御端子は前段ゲート出力Ｇｏｕｔ（Ｎ−１）に連結されている。
図４及び図５に示した実施例では、バッファートランジスタＭ１の入力端子と制御端子に各々連結されるプルダウントランジスタＭｘを連結し、蓄電器Ｃ１に供給されるゲートオン電圧Ｖｏｎを遮断することにより充電を防止する。これとは異なって、図６に示した実施例では、放電トランジスタＭ４の制御端子にプルダウントランジスタＭｘを連結し、蓄電器Ｃ１に供給されるゲートオフ電圧Ｖｏｆｆを遮断することによって蓄電器Ｃ１の放電を防止するものである。
バッファートランジスタＭ１と放電トランジスタＭ４以外のトランジスタに対する動作の説明は前述した内容と同様であるため省略する。
以下、二つのトランジスタの動作を中心に説明する。
前述のように、後段ゲート出力Ｇｏｕｔ（Ｎ＋１）がＨｉｇｈの場合、放電トランジスタＭ４はターンオン状態であるので蓄電器Ｃ１が放電される。この時、前段ゲート出力Ｇｏｕｔ（Ｎ−１）がＨｉｇｈになればプルダウントランジスタＭｘがターンオンされ、これにより放電トランジスタＭ４の入力端子Ｎ３の電圧はゲートオフ電圧Ｖｏｆｆにプルダウンされて、放電トランジスタＭ４がターンオフされる。
これと共に、バッファートランジスタＭ１の制御端子にもＨｉｇｈ電圧が入力されて、バッファートランジスタＭ１がターンオンされる。これにより蓄電器Ｃ１にゲートオン電圧Ｖｏｎが印加され充電を開始する。つまり、バッファートランジスタＭ１がＯＮし、プルダウントランジスタＭｘがＯＮし、放電トランジスタＭ４がＯＦＦするため、充電器Ｃ１における放電が阻止されて充電がなされる。
抵抗Ｒの値は、図４及び図５に示した実施例と同様に、プルダウントランジスタターンオンの時の抵抗Ｒｘを考慮して、接点Ｎ３にかかる電圧がゲートオフ電圧Ｖｏｆｆに近似するように、抵抗Ｒの値を抵抗Ｒｘより極めて大きくすることが好ましい。
図８ａは本発明の一つの実施例によるゲート駆動部の信号波形図で、図８ｂは従来のゲート駆動部の信号波形図である。図８には、垂直同期開始信号のＨｉｇｈ区間が２Ｈより大きい場合における、４種類のゲート出力（Ｖ（ＯＵＴ２）、Ｖ（ＯＵＴ３）、Ｖ（Ｕ７９５：３）、Ｖ（Ｒ３６８：２））の信号波形が示されている。
図８ａ及び８ｂに示すように、垂直同期開始信号のＨｉｇｈ区間が２Ｈより大きい場合、従来のゲート駆動部では信号が重複する等の異常信号が生成されるが、本発明の一実施例によるゲート駆動部においては、前記のような問題がなく正常なゲート出力が生成されることが分かる。
このような方式により、映像信号の異常発生により前段ゲート出力と後段ゲート出力が同時にＨｉｇｈになる場合でも、プルダウントランジスタＭｘを配置して、蓄電器Ｃ１で充電と放電が同時に起こる現象を防止することができる。
以上、本発明の好ましい実施例について詳細に説明したが、本発明の権利範囲はこれに限定されず、請求の範囲で定義している本発明の基本概念を利用した当業者の多様な変形及び改良形態も本発明の権利範囲に属するものである。例えば、能動行列状の駆動方法を採択する場合は、有機電界発光表示装置のような平板表示装置にも適用することができる。
３ 液晶層
１００、２００ 表示板
１９０ 画素電極
２３０ 色フィルター
２７０ 共通電極
３００ 液晶表示板組立体
４００ ゲート駆動部
４１０ シフトレジスタ
５００ データ駆動部
６００ 信号制御部
８００ 階調電圧生成部

Claims (3)

  1. スイッチング素子を各々有する複数の画素を含む表示装置の駆動装置であって、
    一列に配列された複数のシフトレジスタを有するゲート駆動部を含み、
    前記各シフトレジスタは蓄電器の充電及び放電により定まる出力を送出し、
    前記蓄電器の充電が後段シフトレジスタの出力またはこれに同期する信号によって遮断されたり、前記蓄電器の放電が前段シフトレジスタの出力またはこれに同期する信号によって遮断され、
    前記各シフトレジスタは、
    前記前段シフトレジスタの出力またはこれに同期する信号によって前記蓄電器に印加されるゲートオン電圧をスイッチングする第１スイッチング素子と、
    前記後段シフトレジスタの出力またはこれに同期する信号によって前記蓄電器に印加されるゲートオフ電圧をスイッチングする第２スイッチング素子と、
    前記前段シフトレジスタの出力と前記第１スイッチング素子の制御端子との間に連結されている抵抗性素子と、前記抵抗性素子と前記ゲートオフ電圧との間に連結され、前記後段シフトレジスタの出力またはこれに同期する信号が入力される制御端子を有する第３スイッチング素子と、を有する電圧遮断部と、
    を含み、
    前記電圧遮断部は、前記後段シフトレジスタの出力またはこれに同期する信号によって前記第１スイッチング素子の制御端子の入力を前記ゲートオフ電圧にプルダウンする、表示装置の駆動装置。
  2. 前記ゲートオン電圧はスイッチング素子のしきい電圧より大きく、前記ゲートオフ電圧はスイッチング素子のしきい電圧より小さい請求項１に記載の表示装置の駆動装置。
  3. 前記シフトレジスタは前記表示装置と同一な基板上に形成される請求項１に記載の表示装置の駆動装置。
JP2010035717A 2002-12-17 2010-02-22 表示装置の駆動装置 Expired - Fee Related JP5253434B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020020080815A KR100910562B1 (ko) 2002-12-17 2002-12-17 표시 장치의 구동 장치
KR2002-080815 2002-12-17

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2003417594A Division JP4943630B2 (ja) 2002-12-17 2003-12-16 表示装置の駆動装置

Publications (2)

Publication Number Publication Date
JP2010164982A JP2010164982A (ja) 2010-07-29
JP5253434B2 true JP5253434B2 (ja) 2013-07-31

Family

ID=32388332

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2003417594A Expired - Fee Related JP4943630B2 (ja) 2002-12-17 2003-12-16 表示装置の駆動装置
JP2010035717A Expired - Fee Related JP5253434B2 (ja) 2002-12-17 2010-02-22 表示装置の駆動装置

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2003417594A Expired - Fee Related JP4943630B2 (ja) 2002-12-17 2003-12-16 表示装置の駆動装置

Country Status (7)

Country Link
US (1) US7724232B2 (ja)
EP (1) EP1431953B1 (ja)
JP (2) JP4943630B2 (ja)
KR (1) KR100910562B1 (ja)
CN (1) CN100507985C (ja)
DE (1) DE60334675D1 (ja)
TW (1) TWI245255B (ja)

Families Citing this family (48)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100607513B1 (ko) * 2003-11-25 2006-08-02 엘지.필립스 엘시디 주식회사 일렉트로-루미네센스 표시장치 및 그 구동방법
KR101080352B1 (ko) * 2004-07-26 2011-11-04 삼성전자주식회사 표시 장치
KR20060010223A (ko) * 2004-07-27 2006-02-02 삼성전자주식회사 어레이 기판과, 이를 갖는 표시 장치와, 이의 구동 장치및 구동 방법
KR101044920B1 (ko) * 2004-07-28 2011-06-28 엘지디스플레이 주식회사 액정표시장치용 게이트 구동회로 및 이를 이용한액정표시장치
KR101050286B1 (ko) * 2004-08-25 2011-07-19 엘지디스플레이 주식회사 내장형 게이트 드라이버
KR100602363B1 (ko) * 2005-01-10 2006-07-18 삼성에스디아이 주식회사 발광제어구동부 및 그를 이용한 발광 표시장치
US20060187175A1 (en) * 2005-02-23 2006-08-24 Wintek Corporation Method of arranging embedded gate driver circuit for display panel
JP4826213B2 (ja) * 2005-03-02 2011-11-30 ソニー株式会社 レベルシフト回路およびシフトレジスタ並びに表示装置
KR101133768B1 (ko) * 2005-03-07 2012-04-09 삼성전자주식회사 표시 장치
JP4114668B2 (ja) * 2005-03-25 2008-07-09 エプソンイメージングデバイス株式会社 表示装置
JP4650056B2 (ja) * 2005-03-30 2011-03-16 エプソンイメージングデバイス株式会社 表示装置
KR101039983B1 (ko) * 2005-03-31 2011-06-09 엘지디스플레이 주식회사 게이트 드라이버 및 이를 구비한 표시장치
KR20070017600A (ko) * 2005-08-08 2007-02-13 삼성전자주식회사 쉬프트 레지스터 및 이를 갖는 표시장치
CN100397468C (zh) * 2005-08-31 2008-06-25 友达光电股份有限公司 移位寄存电路
KR101197057B1 (ko) * 2005-12-12 2012-11-06 삼성디스플레이 주식회사 표시 장치
KR101219043B1 (ko) * 2006-01-26 2013-01-07 삼성디스플레이 주식회사 표시 장치 및 그 구동 장치
TWI834568B (zh) * 2006-09-29 2024-03-01 日商半導體能源研究所股份有限公司 半導體裝置
JP5116277B2 (ja) 2006-09-29 2013-01-09 株式会社半導体エネルギー研究所 半導体装置、表示装置、液晶表示装置、表示モジュール及び電子機器
US20080165109A1 (en) * 2007-01-06 2008-07-10 Samsung Electronics Co., Ltd Liquid crystal display and method for eliminating afterimage thereof
JP5312758B2 (ja) * 2007-06-13 2013-10-09 株式会社ジャパンディスプレイ 表示装置
CN101145399B (zh) * 2007-11-09 2010-04-14 友达光电股份有限公司 栅极驱动电路及具有倍帧频率的液晶显示器
KR101427587B1 (ko) * 2008-01-25 2014-08-07 삼성디스플레이 주식회사 액정패널유닛, 디스플레이장치 및 그 제조방법
JP2009205706A (ja) * 2008-02-26 2009-09-10 Sony Corp シフトレジスタ回路および表示装置ならびに電子機器
CN101556830B (zh) * 2008-04-10 2011-06-15 北京京东方光电科技有限公司 移位寄存器及其栅极驱动装置
US8174480B2 (en) * 2008-06-12 2012-05-08 Himax Technologies Limited Gate driver and display panel utilizing the same
JP2010026168A (ja) 2008-07-17 2010-02-04 Toshiba Mobile Display Co Ltd 液晶表示装置
KR101573460B1 (ko) * 2009-04-30 2015-12-02 삼성디스플레이 주식회사 게이트 구동회로
WO2010146743A1 (ja) * 2009-06-15 2010-12-23 シャープ株式会社 シフトレジスタおよび表示装置
TWI417861B (zh) * 2009-11-12 2013-12-01 Himax Tech Ltd 閘極驅動器與其驅動方法
KR20230145240A (ko) 2010-02-18 2023-10-17 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
JP4930616B2 (ja) * 2010-03-26 2012-05-16 エプソンイメージングデバイス株式会社 シフトレジスター、走査線駆動回路、データ線駆動回路、電気光学装置及び電子機器
TWI427587B (zh) 2010-05-11 2014-02-21 Innolux Corp 顯示器
CN102568406A (zh) * 2010-12-31 2012-07-11 北京京东方光电科技有限公司 液晶显示器栅线驱动方法和栅线驱动装置
KR102308441B1 (ko) * 2011-05-13 2021-10-01 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
CN102654982B (zh) * 2011-05-16 2013-12-04 京东方科技集团股份有限公司 移位寄存器单元电路、移位寄存器、阵列基板及液晶显示器
CN202905121U (zh) * 2012-09-13 2013-04-24 北京京东方光电科技有限公司 移位寄存器单元电路、移位寄存器、阵列基板及显示设备
JP5683048B2 (ja) * 2012-10-10 2015-03-11 株式会社半導体エネルギー研究所 表示装置、表示モジュール及び電子機器
US9141851B2 (en) * 2013-06-28 2015-09-22 Qualcomm Incorporated Deformable expression detector
CN104424876B (zh) * 2013-08-22 2018-07-20 北京京东方光电科技有限公司 一种goa单元、goa电路及显示装置
CN103500039B (zh) * 2013-09-29 2016-10-05 北京京东方光电科技有限公司 触摸显示屏及其驱动方法
KR20150115105A (ko) 2014-04-02 2015-10-14 삼성디스플레이 주식회사 게이트 구동 회로, 게이트 구동 회로의 구동방법 및 이를 이용한 표시장치
CN104599630B (zh) * 2014-12-16 2017-04-19 上海天马有机发光显示技术有限公司 一种驱动电路及发光控制电路、显示面板、显示装置
US9824658B2 (en) * 2015-09-22 2017-11-21 Shenzhen China Star Optoelectronics Technology Co., Ltd GOA circuit and liquid crystal display device
CN105390086B (zh) * 2015-12-17 2018-03-02 武汉华星光电技术有限公司 栅极驱动电路和使用栅极驱动电路的显示器
US10403224B2 (en) 2016-08-10 2019-09-03 Novatek Microelectronics Corp. Control method and control device for charging time sharing
CN107967907B (zh) * 2018-01-18 2021-03-09 京东方科技集团股份有限公司 反相电路、驱动方法、阵列基板、检测方法及显示装置
JP7316034B2 (ja) * 2018-11-14 2023-07-27 ローム株式会社 ドライバ回路
CN110085160B (zh) * 2019-04-04 2020-09-01 深圳市华星光电半导体显示技术有限公司 Goa电路及显示面板

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4348597A (en) * 1980-05-27 1982-09-07 Weber Harold J Latchup resistant pseudorandom binary sequence generator
EP0487742B1 (en) 1990-06-18 1998-09-02 Seiko Epson Corporation Flat displaying device and device for driving displaying elements
JPH04165709A (ja) * 1990-10-29 1992-06-11 Nec Eng Ltd Ｒｓフリップフロップ回路
US5410583A (en) 1993-10-28 1995-04-25 Rca Thomson Licensing Corporation Shift register useful as a select line scanner for a liquid crystal display
US5434899A (en) 1994-08-12 1995-07-18 Thomson Consumer Electronics, S.A. Phase clocked shift register with cross connecting between stages
US5517542A (en) 1995-03-06 1996-05-14 Thomson Consumer Electronics, S.A. Shift register with a transistor operating in a low duty cycle
JP3272209B2 (ja) * 1995-09-07 2002-04-08 アルプス電気株式会社 Ｌｃｄ駆動回路
US5945970A (en) * 1996-09-06 1999-08-31 Samsung Electronics Co., Ltd. Liquid crystal display devices having improved screen clearing capability and methods of operating same
KR100262403B1 (ko) 1997-06-25 2000-08-01 김영환 액정표시소자의 주사라인 구동회로
KR100242244B1 (ko) 1997-08-09 2000-02-01 구본준 스캐닝 회로
JP4181710B2 (ja) 1998-10-21 2008-11-19 エルジー ディスプレイ カンパニー リミテッド シフトレジスタ
KR20010087004A (ko) 2000-03-06 2001-09-15 구자홍 저전력 스캔 구동 회로를 가지는 표시(ｄｉｓｐｌａｙ) 소자
JP3611518B2 (ja) 2000-11-30 2005-01-19 松下電器産業株式会社 液晶表示パネル走査線ドライバ
KR100752602B1 (ko) * 2001-02-13 2007-08-29 삼성전자주식회사 쉬프트 레지스터와, 이를 이용한 액정 표시 장치
JP4310939B2 (ja) * 2001-06-29 2009-08-12 カシオ計算機株式会社 シフトレジスタ及び電子装置
JP3774678B2 (ja) * 2002-05-10 2006-05-17 アルプス電気株式会社 シフトレジスタ装置および表示装置

Also Published As

Publication number Publication date
JP4943630B2 (ja) 2012-05-30
JP2004199066A (ja) 2004-07-15
KR20040053639A (ko) 2004-06-24
EP1431953A3 (en) 2006-04-26
KR100910562B1 (ko) 2009-08-03
EP1431953A2 (en) 2004-06-23
TW200501025A (en) 2005-01-01
JP2010164982A (ja) 2010-07-29
EP1431953B1 (en) 2010-10-27
CN100507985C (zh) 2009-07-01
CN1523553A (zh) 2004-08-25
US20040189584A1 (en) 2004-09-30
US7724232B2 (en) 2010-05-25
DE60334675D1 (de) 2010-12-09
TWI245255B (en) 2005-12-11

Similar Documents

Publication Publication Date Title
JP5253434B2 (ja) 表示装置の駆動装置
KR101032945B1 (ko) 시프트 레지스터 및 이를 포함하는 표시 장치
KR100967745B1 (ko) 표시장치용 구동회로 및 표시장치
JP4829559B2 (ja) 表示装置
CN104766586B (zh) 移位寄存器单元、其驱动方法、栅极驱动电路及显示装置
US8120598B2 (en) Low-leakage gate lines driving circuit for display device
US7643003B2 (en) Liquid crystal display device having a shift register
US7948467B2 (en) Gate driver structure of TFT-LCD display
US20150310819A1 (en) Gate Driver for Narrow Bezel LCD
JP2008310317A (ja) 液晶表示装置の駆動装置とこれを含む液晶表示装置
US20100067646A1 (en) Shift register with embedded bidirectional scanning function
JP2004233526A (ja) 液晶表示装置
US10770018B2 (en) Scanning signal line drive circuit, display device including the same, and scanning signal line driving method
US10923064B2 (en) Scanning signal line drive circuit and display device equipped with same
JP2006201760A (ja) 表示装置の駆動回路及び駆動方法
KR101297241B1 (ko) 액정표시장치의 구동장치
US20120200549A1 (en) Display Device And Drive Method For Display Device
JP2007242129A (ja) シフトレジスタ回路およびそれを備える画像表示装置
TWI682219B (zh) 液晶顯示控制裝置
KR101385465B1 (ko) 쉬프트 레지스터 및 이를 포함하는 액정 표시 장치, 이의구동 방법
JPWO2014050719A1 (ja) 液晶表示装置
KR102297490B1 (ko) 표시 장치
JP4189427B2 (ja) 表示装置用駆動回路及び表示装置
KR100973821B1 (ko) 표시 장치의 구동 장치
KR20160043176A (ko) 표시장치

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110131

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120717

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120920

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20120920

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20121213

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130322

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130409

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130416

R150 Certificate of patent or registration of utility model

Ref document number: 5253434

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160426

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees