CN101145399B - 栅极驱动电路及具有倍帧频率的液晶显示器 - Google Patents

Abstract

本发明公开一种移位缓存器、双向传输的栅极驱动电路及具有倍帧频率的液晶显示器。该液晶显示器包含一具有c条栅极线的上显示区、一具有d条栅极线的下显示区及一栅极驱动电路。该栅极驱动电路包含一第一移位缓存器，耦接于该上显示区的对应的x条栅极线，用以提供对应的栅极驱动信号；一第二移位缓存器，耦接于该下显示区的对应的y条栅极线，用以提供对应的栅极驱动信号；及一第三移位缓存器，耦接于该上显示区的对应的(c-x)条栅极线与该下显示区的对应的(d-y)条栅极线，用以提供对应的栅极驱动信号，其中c、d、x、y为大于1的正整数，而且1＜x＜c，1＜y＜d。

Description

栅极驱动电路及具有倍帧频率的液晶显示器

技术领域

本发明涉及一种移位缓存器与由该种移位缓存器所构成的栅极驱动电路；更明确地说，本发明涉及一种利用移位缓存器的倍帧频率的液晶显示器。

背景技术

请参照图1。图1为传统倍帧频率(double frame rate，120Hz)液晶显示器的示意图。如图所示，液晶显示器100包含栅极驱动电路110、二个数据驱动电路121、122及显示区130。显示区130包含上显示区131及下显示区132。数据驱动电路121位于显示区130的上端，经由数据线D1、D2...，将对应的数据传送给上显示区131；数据驱动电路122位于显示区130的下端，经由数据线D1’、D2’...，将对应的数据传送给下显示区132。上显示区131与下显示区132皆包含多条栅极线(G1～G1080)、多条数据线及多个像素P。多条栅极线与多条数据线都彼此交错以形成多个像素P。每一像素P包含一个薄膜晶体管SW、一个像素电容CST与相对应的液晶分子CLC。薄膜晶体管SW的栅极耦接于对应的栅极线、其源极耦接于对应的数据线、其漏极耦接于对应的像素电容CST与对应的液晶分子CLC。栅极驱动电路110包含四个栅极驱动器111～114。以显示器100的总栅极线数为1080条为例，对应于上显示区131的栅极驱动器111包含栅极线G1～G270，对应于上显示区131的栅极驱动器112包含栅极线G271～G540；对应于下显示区132的栅极驱动器113包含栅极线G541～G810，对应于下显示区132的栅极驱动器114包含栅极线G811～G1080。栅极驱动电路110用以接收下扫启动信号ID，并由上往下依序发送栅极驱动信号S1、S2...S540以及S541、S542...S1080，或用以接收上扫启动信号IU，并由下往上依序发送栅极驱动信号S540、S539...S1以及S1080、S1079...S541等。

请参考图2。图2为图1所示栅极驱动电路110接收到下扫启动信号ID时的时序示意图。如图所示，当栅极驱动器111接收到下扫启动信号ID时，会依序产生栅极驱动信号S1～S270，之后栅极驱动信号S270会再传送至栅极驱动器112，以使栅极驱动器112依序产生栅极驱动信号S271～S540。于此同时，栅极驱动器113同样接收到下扫启动信号ID，会依序产生栅极驱动信号S541～S810，之后，栅极驱动信号S810会再传送至栅极驱动器114，以使栅极驱动器114依序产生栅极驱动信号S811～S1080。而如此便能完成上显示区131与下显示区132的扫描而完整地显示一画面。

请参考图3。图3为图1所示栅极驱动电路110接收到上扫启动信号IU时的时序示意图。如图所示，当栅极驱动器112接收到上扫启动信号IU时，会依序产生栅极驱动信号S540～S271，之后栅极驱动信号S271会再传送至栅极驱动器111，以使栅极驱动器111依序产生栅极驱动信号S270～S1。于此同时，栅极驱动器114同样接收到上扫启动信号IU，会依序产生栅极驱动信号S1080～S811，之后，栅极驱动信号S811会再传送至栅极驱动器113，以使栅极驱动器113依序产生栅极驱动信号S810～S540。而如此便能完成上显示区131与下显示区132的扫描而完整地显示一画面。

所以，上显示区131及下显示区132等两区可在120赫兹的帧频率内，分别通过两区各自所属的栅极驱动器111、112及113、114，循序(由上至下或由下至上的方向进行扫描)产生栅极驱动信号，以驱动该液晶显示器；但上述架构的缺点在于单边栅极驱动器个数需为2N个(其中N为正整数，而且N为上显示区或下显示区两边各自所属的栅极驱动器数目)，而较多的驱动器总数不仅将减少液晶显示器的良率，也需要较高的成本。

发明内容

本发明所要解决的技术问题在于提供移位缓存器、双向传输的栅极驱动电路及具有倍帧频率的液晶显示器，能有效地减少栅极驱动器的数目与具有双向传输的特性，改善栅极驱动电路的工艺良率与成本。

为实现上述目的，本发明所提供的移位缓存器，其包含一第一传输端，用来接收一下扫启动信号；一第二传输端，用来接收该下扫启动信号或一上扫启动信号；一第三传输端，用来接收该上扫启动信号；一第一开关，包含一第一端，耦接于该第一传输端；一控制端，用以接收一指示接收到该上扫信号或该下扫信号的方向信号；及一第二端，用以根据该第一开关的控制端所接收的信号耦接于该第一开关的第一端；一第一移位暂存组，包含m个移位缓存单元：一第一移位缓存单元，包含一第一输入端，耦接该第一开关的第二端；一第二输入端，用以接收一频率信号；及一输出端，用以根据该第一移位缓存单元的第一输入端与第二输入端上的信号，输出一第一驱动信号；一第p移位缓存单元，包含一第一输入端，耦接一第(p-1)移位缓存单元的输出端；一第二输入端，用以接收该频率信号；及一输出端，用以根据该第p移位缓存单元的第一输入端与第二输入端上的信号，输出一第p驱动信号；及一第m移位缓存单元，包含一第一输入端，耦接该第(m-1)移位缓存单元的输出端；一第二输入端，用以接收该频率信号；及一输出端，用以根据该第m移位缓存单元的第一输入端与第二输入端上的信号，输出一第m驱动信号；一第二开关，包含一第一端，耦接于该第m移位缓存单元的输出端；一控制端，用以接收一选择信号；及一第二端，用来根据该第二开关的控制端上的信号耦接于该第二开关的第一端；一第二移位暂存组，包含n个移位缓存单元：一第二移位缓存单元，包含一第一输入端，耦接该第一开关的第二端；一第二输入端，用以接收该频率信号；及一输出端，用以根据该第二移位缓存单元的第一输入端与第二输入端上的信号，输出一第二驱动信号；一第q移位缓存单元，包含一第一输入端，耦接一第(q-1)移位缓存器的输出端；一第二输入端，用以接收该频率信号；及一输出端，用以根据该第q移位缓存单元的第一输入端与第二输入端上的信号，输出一第q驱动信号；及一第n移位缓存单元，包含一第一输入端，耦接该第(n-1)移位缓存单元的输出端；一第二输入端，用以接收该频率信号；及一输出端，用以根据该第n移位缓存单元的第一输入端与第二输入端上的信号，输出一第n驱动信号；一第三开关，包含一第一端，耦接于该第n移位缓存单元的输出端；一控制端，用以接收该传输方向信号；一第二端，耦接于该移位缓存器的第三传输端，用来根据该第三开关的控制端上的信号耦接于该第三开关的第一端；一第四开关，包含：一第一端，耦接于该第n移位缓存单元的输出端；一控制端，用以接收反向的该传输方向信号；一第二端，耦接于该移位缓存器的第一传输端，用来根据该第四开关的控制端上的信号耦接于该第四开关的第一端；一第五开关，包含一第一端，耦接于移位缓存器的第二传输端；一控制端，用以接收反向的该选择信号；一第二端，耦接于该第二移位缓存单元的第一输入端，用来根据该第五开关的控制端上的信号耦接于该第五开关的第一端；一第六开关，包含一第一端，耦接于该第n个移位缓存单元的输出端；一控制端，用以接收反向的该方向信号；一第二端，耦接于该第一移位缓存单元的第一输入端，用来根据该第六开关的控制端上的信号耦接于该第六开关的第一端。

为实现上述目的，本发明另提供一种可双向传输的栅极驱动电路，其包含一移位缓存器，包含一第一传输端，用来接收一下扫启动信号；一第二传输端，用来接收该下扫启动信号或一上扫启动信号；一第三传输端，用来接收该上扫启动信号；一第一开关，包含一第一端，耦接于该第一传输端；一控制端，用以接收一指示接收到该上扫信号或该下扫信号的方向信号；及一第二端，用以根据该第一开关的控制端所接收的信号耦接于该第一开关的第一端；一第一移位暂存组，包含m个移位缓存单元：一第一移位缓存单元，包含一第一输入端，耦接该第一开关的第二端；一第二输入端，用以接收一频率信号；及一输出端，用以根据该第一移位缓存单元的第一输入端与第二输入端上的信号，输出一第一驱动信号；一第p移位缓存单元，包含一第一输入端，耦接一第(p-1)移位缓存单元的输出端；一第二输入端，用以接收该频率信号；及一输出端，用以根据该第p移位缓存单元的第一输入端与第二输入端上的信号，输出一第p驱动信号；及一第m移位缓存单元，包含一第一输入端，耦接该第(m-1)移位缓存单元的输出端；一第二输入端，用以接收该频率信号；及一输出端，用以根据该第m移位缓存单元的第一输入端与第二输入端上的信号，输出一第m驱动信号；一第二开关，包含一第一端，耦接于该第m移位缓存单元的输出端；一控制端，用以接收一选择信号；及一第二端，用来根据该第二开关的控制端上的信号耦接于该第二开关的第一端；一第二移位暂存组，包含n个移位缓存单元：一第二移位缓存单元，包含一第一输入端，耦接该第一开关的第二端；一第二输入端，用以接收该频率信号；及一输出端，用以根据该第二移位缓存单元的第一输入端与第二输入端上的信号，输出一第二驱动信号；一第q移位缓存单元，包含一第一输入端，耦接一第(q-1)移位缓存器的输出端；一第二输入端，用以接收该频率信号；及一输出端，用以根据该第q移位缓存单元的第一输入端与第二输入端上的信号，输出一第q驱动信号；及一第n移位缓存单元，包含一第一输入端，耦接该第(n-1)移位缓存单元的输出端；一第二输入端，用以接收该频率信号；及一输出端，用以根据该第n移位缓存单元的第一输入端与第二输入端上的信号，输出一第n驱动信号；一第三开关，包含一第一端，耦接于该第n移位缓存单元的输出端；一控制端，用以接收该传输方向信号；一第二端，耦接于该移位缓存器的第三传输端，用来根据该第三开关的控制端上的信号耦接于该第三开关的第一端；一第四开关，包含一第一端，耦接于该第n移位缓存单元的输出端；一控制端，用以接收反向的该传输方向信号；一第二端，耦接于该移位缓存器的第一传输端，用来根据该第四开关的控制端上的信号耦接于该第四开关的第一端；一第五开关，包含一第一端，耦接于移位缓存器的第二传输端；一控制端，用以接收反向的该选择信号；一第二端，耦接于该第二移位缓存单元的第一输入端，用来根据该第五开关的控制端上的信号耦接于该第五开关的第一端；一第六开关，包含一第一端，耦接于该第n个移位缓存单元的输出端；一控制端，用以接收反向的该方向信号；一第二端，耦接于该第一移位缓存单元的第一输入端，用来根据该第六开关的控制端上的信号耦接于该第六开关的第一端；及一数据选择电路，耦接于该移位缓存器，用以根据该移位缓存器所产生的多个驱动信号与该上扫启动信号或该下扫启动信号，选择性地依序产生多个栅极驱动信号。

而且，为实现上述目的，本发明另提供一种具倍帧频率的液晶显示器，其包含一上显示区，包含c条栅极线；一下显示区，包含d条栅极线；一栅极驱动电路，包含一第一移位缓存器，耦接于该上显示区的对应的x条栅极线，用以提供对应的栅极驱动信号；一第二移位缓存器，耦接于该下显示区的对应的y条栅极线，用以提供对应的栅极驱动信号；及一第三移位缓存器，耦接于该上显示区的对应的(c-x)条栅极线与该下显示区的对应的(d-y)条栅极线，用以提供对应的栅极驱动信号，其中c、d、x、y为大于1的正整数，而且1＜x＜c，1＜y＜d。

利用本发明所提供的移位缓存器与其相关的栅极驱动电路，将能有效地减少栅极驱动器的数目与具有双向传输的特性，因而可改善栅极驱动电路的工艺良率与成本并提供使用者更大的便利性。

以下结合附图和具体实施例对本发明进行详细描述，但不作为对本发明的限定。

附图说明

图1为传统倍帧频率液晶显示器的示意图；

图2为栅极驱动电路接收到下扫启动信号时的时序示意图；

图3为栅极驱动电路接收到上扫启动信号时的时序示意图；

图4为本发明的具有倍帧频率的液晶显示器的示意图；

图5为本发明的移位缓存器的示意图；

图6至图8分别为移位缓存器于下扫时的示意图；

图9至图11分别为栅极驱动器于上扫时的示意图；

图12为数据选择电路的示意图；

图13为数据选择电路中的数据选择器的示意图。

其中，附图标记：

100、400：液晶显示器            121、122、421、422：数据驱动电路

130、430：显示区                131、431：上显示区

132、432：下显示区              G1、G2...Gn：栅极线

SE：选择信号                    110：栅极驱动电路

ID：下扫启动信号                IU：上扫启动信号

S1’、S2’...Sn’：驱动信号     X1、X2...Xn：驱动信号

X1’、X2’...Xn’：驱动信号     X1”、X2”...Xn”：驱动信号

440：数据选择电路               410：移位暂存电路

U/D：方向信号                   SH1、SH2...SHn：移位缓存单元

DS1、DS2...DSn：数据选择器      XOR1、XOR2...XORn：互斥或门

AND1、AND2：与门                IN1：反向器

CLK：频率信号

D1、D2...Dn、D1’、D2’...Dn’：数据线

111、112、113、114：栅极驱动器

S1、S2...Sn：栅极驱动信号

411、412、413、500：移位缓存器

SW1、SW2、SW3、SW4、SW5、SW6：开关

(1)、(2)、(3)：传输端

具体实施方式

请参考图4。图4为本发明具有倍帧频率的液晶显示器的示意图。如图所示，液晶显示器400包含移位暂存(shift register)驱动电路410、信号选择电路440、电压位移电路450、数据驱动电路421与422及显示区430。如图所示，移位暂存驱动电路410、信号选择电路440以及电压位移电路450形成双向栅极驱动电路460。显示区430包含上显示区431及下显示区432。数据驱动电路421位于显示区430的上端，经由数据线D1、D2...，用以传送对应的数据给上显示区431；数据驱动电路422位于显示区430的下端，经由数据线D1’、D2’...，用以传送对应的数据给下显示区432。上显示区431与下显示区432都包含多条栅极线、多条数据线及多个像素P。多条栅极线与多条数据线都彼此交错以形成多个像素P。相关结构如同图4所示，故不再赘述。移位暂存驱动电路410包含三个移位缓存器411～413。以显示器400的总栅极线数为1080条为例，移位缓存器411～413各自所具有的驱动信号线都为360条；如图所示，移位缓存器411具有驱动信号X1～X360，移位缓存器412具有驱动信号X361～X720，移位缓存器413具有驱动信号X721～X1080。移位暂存驱动电路410用以接收下扫启动信号ID或上扫启动信号IU、方向信号U/D以及选择信号SE，并根据所接收的信号，传送驱动信号X1～X1080。方向信号U/D用来指出目前所接收的启动信号为上扫启动信号IU或者下扫启动信号ID，以提供相关电路液晶显示器400扫描的方向。信号选择电路440用以接收方向信号U/D以及驱动信号X1～X1080，并根据方向信号U/D所指示，利用所接收的驱动信号X1～X1080，依序传送驱动信号S1’～S540’及S541’～S1080’(下扫)或S1080’～S541’及S540’～S1’(上扫)。电压位移电路450再将所接收到的驱动信号S1’～S1080’的电压准位偏移形成栅极驱动信号S1～S1080传送给显示区430以完成画面的显示。

请参考图5。图5为本发明移位缓存器的示意图。移位缓存器500可当作本发明的移位暂存驱动电路410中的移位缓存器411～413。如图所示，移位缓存器500包含传输端1、2、3、六开关SW1～SW6以及移位缓存单元SH1～SH360。移位缓存单元SH1～SH360中的每个移位缓存单元都包含第一输入端、第二输入端及一个输出端；而每个移位缓存单元的第二输入端都用来接收一频率信号CLK；而每个移位缓存单元都用以接收第一输入端的信号，并根据频率信号CLK，延迟一段时间之后再将第一输入端的信号于其输出端输出为一驱动信号X，以达成信号位移的目的。举例来说，驱动信号X2为驱动信号X1延迟一个频率信号CLK的驱动信号、驱动信号X3为驱动信号X2延迟一个频率信号CLK的驱动信号，余依此类推。开关SW1耦接于传输端1与移位缓存单元SH1的第一输入端之间，其控制端C用以接收方向信号U/D以控制传输端1与移位缓存器SH1的耦接；开关SW2耦接于传输端1与移位缓存单元SH360的输出端之间，其控制端C用以接收反向的方向信号U/D以控制传输端1与移位缓存单元SH360的输出端的耦接；开关SW3一端耦接于移位缓存单元SH181的第一输入端，另一端用以接收上扫启动信号IU或下扫启动信号ID，其控制端C用以接收反向的选择信号SE，以控制上扫启动信号IU或下扫启动信号ID传输至移位缓存单元SH181的第一输入端；开关SW4耦接于移位缓存单元SH180的输出端与移位缓存单元SH181的第一输入端之间，其控制端C用以接收选择信号SE，以控制移位缓存单元SH180的输出端与移位缓存单元SH181的第一输入端的耦接；开关SW5耦接于移位缓存单元SH360的输出端与传输端3之间，其控制端C用以接收方向信号U/D，以控制移位缓存单元SH360的输出端与传输端3之间的耦接；开关SW6耦接于传输端1与传输端3之间，其控制端C用以接收反向的方向信号U/D，以控制传输端1与传输端3之间的耦接。

请同时参考图6、图7及图8，其分别为移位缓存器411、412、413于下扫时的示意图。

请参照图6。于图6中，方向信号U/D设定为“1”(高准位)(下扫)、选择信号SE设定为“1”(高准位)(表示不是跨越上下显示区之间)。如图所示，移位缓存器411的传输端1、2用以接收下扫启动信号ID、传输端3用以传送驱动信号X360至下一级移位缓存器412。开关SW1将传输端1耦接至移位缓存单元SH1的第一输入端，使移位缓存单元SH1接收下扫启动信号ID；开关SW4将移位缓存单元SH180的输出端耦接至移位缓存单元SH181的第一输入端，使驱动信号X180传送至移位缓存单元SH181；开关SW5将移位缓存单元SH360的输出端耦接至传输端3，使驱动信号X360传送至下一级移位缓存器412；而开关SW2将移位缓存单元SH360的输出端与传输端1断开，因此移位缓存单元SH360的输出(驱动信号X360)不会传送至传输端1；开关SW3将传输端2与移位缓存单元SH181的第一输入端断开，因此移位缓存单元SH181的第一输入端不会接收到下扫启动信号ID，而是接收到上一级的移位缓存单元SH180所输出的驱动信号X180；开关SW6将传输端1与传输端3断开，因此移位缓存单元SH360的输出的驱动信号X360不会传送至传输端1而造成误动作。

请看图7。于图7中，方向信号U/D设定为“1”(高准位)(下扫)、选择信号SE设定为“0”(低准位)(表示是跨越上下显示区之间)。如图所示，移位缓存器412的传输端1用以接收上一级的驱动信号X360、传输端2用以接收下扫启动信号ID、传输端3用以传送驱动信号X720至下一级移位缓存器413。开关SW2将传输端1耦接至移位缓存单元SH361的第一输入端，以使驱动信号X360传送至移位缓存单元SH361；开关SW3将移位传输端2与移位缓存单元SH541的第一输入端耦接，因此移位缓存单元SH541的第一输入端会接收到下扫启动信号ID，而不是接收到上一级的移位缓存单元SH540所输出的驱动信号X540；开关SW5将移位缓存单元SH720的输出端耦接至传输端3，使驱动信号X720传送至下一级移位缓存器413；而开关SW1将移位缓存单元SH720的输出端与传输端1断开，因此移位缓存单元SH720的输出(驱动信号X720)不会传送至传输端1；开关SW4将移位缓存单元SH540的输出与移位缓存单元SH541的第一输入端断开，因此移位缓存单元SH541的第一输入端不会接收到驱动信号X540；开关SW6将传输端1与传输端3断开，因此移位缓存单元SH720的输出的驱动信号X720不会传送至传输端1而造成误动作。

请参照图8。于图8中，方向信号U/D设定为“1”(高准位)(下扫)、选择信号SE设定为“1”(高准位)(表示不是跨越上下显示区之间)。如图所示，移位缓存器413的传输端1用以接收上一级的驱动信号X720、传输端2用以接收下扫启动信号ID。开关SW2将传输端1耦接至移位缓存单元SH721的第一输入端，使移位缓存单元SH721接收上一级的驱动信号X720；开关SW4将移位缓存单元SH900的输出端耦接至移位缓存单元SH901的第一输入端，使驱动信号X900传送至移位缓存单元SH901；开关SW5将移位缓存单元SH1080的输出端耦接至传输端3；而开关SW1将移位缓存单元SH1080的输出端与传输端1断开，因此移位缓存单元SH1080的输出(驱动信号X1080)不会传送至传输端1；开关SW3将移位传输端2与移位缓存单元SH901的第一输入端断开，因此移位缓存单元SH901的第一输入端不会接收到下扫启动信号ID，而是接收到上一级的移位缓存单元SH900所输出的驱动信号X900；开关SW6将传输端1与传输端3断开，因此移位缓存单元SH1080的输出的驱动信号X1080不会传送至传输端1而造成误动作。

请同时参考图9、图10及图11，其分别为栅极驱动器411、412、413于上扫时的示意图。

请参照图9。于图9中，方向信号U/D设定为“0”(低准位)(上扫)、选择信号SE设定为“1”(高准位)(表示不是跨越上下显示区之间)。如图所示，移位缓存器411的传输端2用以接收上扫启动信号IU，传输端3用以从下一级移位缓存器412接收驱动信号X720。开关SW2将传输端1与移位缓存单元SH1的第一输入端的耦接断开；开关SW6将移位缓存单元SH1的第一输入端与传输端3耦接，因此下一级移位缓存器412的驱动信号X720可传送至移位缓存单元SH1；开关SW4将移位缓存单元SH180的输出端耦接至移位缓存单元SH181的第一输入端，使驱动信号X180传送至移位缓存单元SH181；开关SW5将移位缓存单元SH360的输出端与传输端3断开；而开关SW1将移位缓存单元SH360的输出端耦接传输端1，因此移位缓存单元SH360的输出(驱动信号X360)会传送至传输端1；开关SW3将移位传输端2与移位缓存单元SH181的第一输入端断开，因此移位缓存单元SH181的第一输入端不会接收到上扫启动信号IU。

请参照图10。于图10中，方向信号U/D设定为“0”(低准位)(上扫)、选择信号SE设定为“0”(低准位)(表示是跨越上下显示区之间)。如图所示，移位缓存器412的传输端2用以接收上扫启动信号IU，传输端3用以从下一级移位缓存器413接收驱动信号X1080。开关SW2将传输端1与移位缓存单元SH361的第一输入端的耦接断开；开关SW6将移位缓存单元SH361的第一输入端与传输端3耦接，因此下一级移位缓存器413的驱动信号X1080可传送至移位缓存单元SH361；开关SW4将移位缓存单元SH540的输出端与移位缓存单元SH541的第一输入端断开，使驱动信号X540不会传送至移位缓存单元SH541；开关SW5将移位缓存单元SH720的输出端与传输端3断开；而开关SW1将移位缓存单元SH720的输出端耦接传输端1，因此移位缓存单元SH720的输出(驱动信号X720)会传送至传输端1；开关SW3将移位传输端2与移位缓存单元SH541的第一输入端耦接，因此移位缓存单元SH541的第一输入端会接收到上扫启动信号IU，而不是接收到上一级的移位缓存单元SH540所输出的驱动信号X540。

请参照图11。于图11中，方向信号U/D设定为“0”(低准位)(上扫)、选择信号SE设定为“1”(高准位)(表示不是跨越上下显示区之间)。如图所示，移位缓存器413的传输端2用以接收上扫启动信号IU，传输端3用以从上扫启动信号IU。开关SW2将传输端1与移位缓存单元SH721的第一输入端的耦接断开；开关SW6将移位缓存单元SH721的第一输入端与传输端3耦接，因此上扫启动信号IU传送至移位缓存单元SH721；开关SW4将移位缓存单元SH900的输出端耦接至移位缓存单元SH901的第一输入端，使驱动信号X900传送至移位缓存单元SH901；开关SW5将移位缓存单元SH1080的输出端与传输端3断开；而开关SW1将移位缓存单元SH1080的输出端耦接传输端1，因此移位缓存单元SH1080的输出(驱动信号X1080)会传送至传输端1；开关SW3将传输端2与移位缓存单元SH901的第一输入端的耦接断开，因此移位缓存单元SH901的第一输入端不会接收到上扫启动信号IU。

请同时参考图12及图13。图12为数据选择电路440的示意图；图13为数据选择电路440中的数据选择器DSn的示意图。如图12所示，数据选择电路440包含1080个数据选择器DS1～DSn以及1080个互斥或门(Exclusive ORgate，XOR)XOR1～XOR1080。数据选择器DS1～DSn用以接收对应的驱动信号与方向信号U/D，并根据方向信号所指示传送输出信号。举例来说，数据选择器DS1接收驱动信号X1与方向信号U/D，然后根据方向信号U/D输出驱动信号X1’或X1”，数据选择器DS2接收驱动信号X2与方向信号U/D，然后根据方向信号U/D输出驱动信号X2’或X2”，数据选择器DSn接收驱动信号Xn与方向信号U/D，然后根据方向信号U/D输出驱动信号Xn’或Xn”，余依此类推。

图13中，数据选择器DSn包含第一输入端、第二输入端、第一输出端、第二输出端、二个与门(AND gate)AND1与AND2及反向器IN1。数据选择器DSn的第一输入端用以接收对应的驱动信号Xn，第二输入端用以接收方向信号U/D，第一输出端用以输出驱动信号Xn’，第二输出端用以输出驱动信号Xn”。与门AND1的一输入端耦接于数据选择器DSn的第一输入端用以接收驱动信号Xn，与门AND1的另一输入端用以接收方向信号U/D，与门AND1的输出端用以根据两输入端计算的结果以输出驱动信号Xn’。反向器IN1耦接于数据选择器DSn的第二输入端与与门AND2的一输入端之间，用以提供与门AND2反向的方向信号U/D。与门AND2的一输入端耦接于数据选择器DSn的第一输入端用以接收驱动信号Xn，与门AND2的另一输入端耦接于反向器IN1的输出端用以接收反向的方向信号U/D，与门AND2的输出端用以根据两输入端计算的结果以输出驱动信号Xn”。当方向信号U/D设定为“0”(上扫)，则由图可看出，数据选择器DSn将接收的驱动信号Xn输出为驱动信号Xn”；反的，当方向信号U/D设定为“1”(下扫)，则由图可看出，数据选择器DSn将接收的驱动信号Xn输出为驱动信号Xn’。

请继续参考图12。数据选择器DS1的第一输出端(用以输出驱动信号X1’)耦接于互斥或门XOR1的一输入端、第二输出端(用以输出驱动信号X1”)耦接于互斥或门XOR1080的一输入端；数据选择器DS2的第一输出端(用以输出驱动信号X2’)耦接于互斥或门XOR2的一输入端、第二输出端(用以输出驱动信号X2”)耦接于互斥或门XOR1079的一输入端；数据选择器DSn的第一输出端(用以输出驱动信号Xn’)耦接于互斥或门XORn的一输入端、第二输出端(用以输出驱动信号Xn”)耦接于互斥或门XOR(1080-n+1)的一输入端；数据选择器DS1080的第一输出端(用以输出驱动信号X1080’)耦接于互斥或门XOR1080的一输入端、第二输出端(用以输出驱动信号X1080”)耦接于互斥或门XOR1的一输入端。如此一来，数据选择电路440便能根据方向信号U/D，顺向或反向地依序传送出驱动信号S1’、S2’...S1080’。

另外，电压位移电路450仅将接收的驱动信号偏移再传送出去以成为栅极驱动信号。举例来说，对所有的驱动信号S1’～S1080’偏移1伏特而成为栅极驱动信号S1～S1080。也就是说，若原本驱动信号S1’为5伏特，则电压位移电路450会将驱动信号S1’偏移为6伏特而成为栅极驱动信号S1。

另外，本发明的栅极驱动电路所设置的方式仅为一示范例，也可于显示器的两侧各设置本发明所设计的栅极驱动电路，以提高栅极驱动信号的驱动力。

因此，利用本发明所提供的移位缓存器与其相关的栅极驱动电路，将能有效地减少栅极驱动器的数目与具有双向传输的特性，因而可改善栅极驱动电路的工艺良率与成本并提供使用者更大的便利性。

当然，本发明还可有其它多种实施例，在不背离本发明精神及其实质的情况下，熟悉本领域的技术人员当可根据本发明作出各种相应的改变和变形，但这些相应的改变和变形都应属于本发明所附的权利要求的保护范围。

Claims (10)

1.一种具倍帧频率的液晶显示器，其特征在于，该液晶显示器包含：

一上显示区，包含c条栅极线；

一下显示区，包含d条栅极线；

一栅极驱动电路，包含：

一第一移位缓存器，耦接于该上显示区的对应的x条栅极线，用以提供对应的栅极驱动信号；

一第二移位缓存器，耦接于该下显示区的对应的y条栅极线，用以提供对应的栅极驱动信号；及

一第三移位缓存器，耦接于该上显示区的对应的(c-x)条栅极线与该下显示区的对应的(d-y)条栅极线，用以提供对应的栅极驱动信号；其中该第三移位缓存器包含：

一第一传输端，用来接收一下扫启动信号；

一第二传输端，用来接收该下扫启动信号或一上扫启动信号；

一第三传输端，用来接收该上扫启动信号；

一第一开关，包含：

一第一端，耦接于该第一传输端；

一控制端，用以接收一指示接收到该上扫信号或该下扫信号的方向信号；及

一第二端，用以根据该第一开关的控制端所接收的信号耦接于该第一开关的第一端；

一第一移位暂存组，包含m个移位缓存单元：

一第一移位缓存单元，包含：

一第一输入端，耦接该第一开关的第二端；

一第二输入端，用以接收一频率信号；及

一输出端，用以根据该第一移位缓存单元的第一输入端与第二输入端上的信号，输出一第一驱动信号；

一第p移位缓存单元，包含：

一第一输入端，耦接一第(p-1)移位缓存单元的输出端；

一第二输入端，用以接收该频率信号；及

一输出端，用以根据该第p移位缓存单元的第一输入端与第二输入端上的信号，输出一第p驱动信号；及

一第m移位缓存单元，包含：

一第一输入端，耦接该第(m-1)移位缓存单元的输出端；

一第二输入端，用以接收该频率信号；及

一输出端，用以根据该第m移位缓存单元的第一输入端与第二输入端上的信号，输出一第m驱动信号；

一第二开关，包含：

一第一端，耦接于该第m移位缓存单元的输出端；

一控制端，用以接收一选择信号；及

一第二端，用来根据该第二开关的控制端上的信号耦接于该第二开关的第一端；

一第二移位暂存组，包含n个移位缓存单元：

一第二移位缓存单元，包含：

一第一输入端，耦接该第一开关的第二端；

一第二输入端，用以接收该频率信号；及

一输出端，用以根据该第二移位缓存单元的第一输入端与第二输入端上的信号，输出一第二驱动信号；

一第q移位缓存单元，包含：

一第一输入端，耦接一第(q-1)移位缓存器的输出端；

一第二输入端，用以接收该频率信号；及

一输出端，用以根据该第q移位缓存单元的第一输入端与第二输入端上的信号，输出一第q驱动信号；及

一第n移位缓存单元，包含：

一第一输入端，耦接该第(n-1)移位缓存单元的输出端；

一第二输入端，用以接收该频率信号；及

一输出端，用以根据该第n移位缓存单元的第一输入端与第二输入端上的信号，输出一第n驱动信号；

一第三开关，包含：

一第一端，耦接于该第n移位缓存单元的输出端；

一控制端，用以接收该传输方向信号；

一第二端，耦接于该移位缓存器的第三传输端，用来根据该第三开关的控制端上的信号耦接于该第三开关的第一端；

一第四开关，包含：

一第一端，耦接于该第n移位缓存单元的输出端；

一控制端，用以接收反向的该传输方向信号；

一第二端，耦接于该移位缓存器的第一传输端，用来根据该第四开关的控制端上的信号耦接于该第四开关的第一端；

一第五开关，包含：

一第一端，耦接于移位缓存器的第二传输端；

一控制端，用以接收反向的该选择信号；

一第二端，耦接于该第二移位缓存单元的第一输入端，用来根据该第五开关的控制端上的信号耦接于该第五开关的第一端；

一第六开关，包含：

一第一端，耦接于该第n个移位缓存单元的输出端；

一控制端，用以接收反向的该方向信号；

一第二端，耦接于该第一移位缓存单元的第一输入端，用来根据该第六开关的控制端上的信号耦接于该第六开关的第一端；

其中m，n，p，q为大于1的正整数，而且1＜p＜m，1＜q＜n。

2.一种可双向传输的栅极驱动电路，其特征在于，包含：

一移位缓存器，包含：

一第一传输端，用来接收一下扫启动信号；

一第二传输端，用来接收该下扫启动信号或一上扫启动信号；

一第三传输端，用来接收该上扫启动信号；

一第一开关，包含：

一第一端，耦接于该第一传输端；

一控制端，用以接收一指示接收到该上扫信号或该下扫信号的方向信号；及

一第二端，用以根据该第一开关的控制端所接收的信号耦接于该第一开关的第一端；

一第一移位暂存组，包含m个移位缓存单元：

一第一移位缓存单元，包含：

一第一输入端，耦接该第一开关的第二端；

一第二输入端，用以接收一频率信号；及

一输出端，用以根据该第一移位缓存单元的第一输入端与第二输入端上的信号，输出一第一驱动信号；

一第p移位缓存单元，包含：

一第一输入端，耦接一第(p-1)移位缓存单元的输出端；

一第二输入端，用以接收该频率信号；及

一输出端，用以根据该第p移位缓存单元的第一输入端与第二输入端上的信号，输出一第p驱动信号；及

一第m移位缓存单元，包含：

一第一输入端，耦接该第(m-1)移位缓存单元的输出端；

一第二输入端，用以接收该频率信号；及

一输出端，用以根据该第m移位缓存单元的第一输入端与第二输入端上的信号，输出一第m驱动信号；

一第二开关，包含：

一第一端，耦接于该第m移位缓存单元的输出端；

一控制端，用以接收一选择信号；及

一第二端，用来根据该第二开关的控制端上的信号耦接于该第二开关的第一端；

一第二移位暂存组，包含n个移位缓存单元：

一第二移位缓存单元，包含：

一第一输入端，耦接该第一开关的第二端；

一第二输入端，用以接收该频率信号；及

一输出端，用以根据该第二移位缓存单元的第一输入端与第二输入端上的信号，输出一第二驱动信号；

一第q移位缓存单元，包含：

一第一输入端，耦接一第(q-1)移位缓存器的输出端；

一第二输入端，用以接收该频率信号；及

一输出端，用以根据该第q移位缓存单元的第一输入端与第二输入端上的信号，输出一第q驱动信号；及

一第n移位缓存单元，包含：

一第一输入端，耦接该第(n-1)移位缓存单元的输出端；

一第二输入端，用以接收该频率信号；及

一输出端，用以根据该第n移位缓存单元的第一输入端与第二输入端上的信号，输出一第n驱动信号；

一第三开关，包含：

一第一端，耦接于该第n移位缓存单元的输出端；

一控制端，用以接收该传输方向信号；

一第二端，耦接于该移位缓存器的第三传输端，用来根据该第三开关的控制端上的信号耦接于该第三开关的第一端；

一第四开关，包含：

一第一端，耦接于该第n移位缓存单元的输出端；

一控制端，用以接收反向的该传输方向信号；

一第二端，耦接于该移位缓存器的第一传输端，用来根据该第四开关的控制端上的信号耦接于该第四开关的第一端；

一第五开关，包含：

一第一端，耦接于移位缓存器的第二传输端；

一控制端，用以接收反向的该选择信号；

一第二端，耦接于该第二移位缓存单元的第一输入端，用来根据该第五开关的控制端上的信号耦接于该第五开关的第一端；

一第六开关，包含：

一第一端，耦接于该第n个移位缓存单元的输出端；

一控制端，用以接收反向的该方向信号；

一第二端，耦接于该第一移位缓存单元的第一输入端，用来根据该第六开关的控制端上的信号耦接于该第六开关的第一端；及

一数据选择电路，耦接于该移位缓存器，用以根据该移位缓存器所产生的多个驱动信号与该上扫启动信号或该下扫启动信号，选择性地依序产生多个栅极驱动信号；

其中m，n，p，q为大于1的正整数，而且1＜p＜m，1＜q＜n。

3.根据权利要求2所述的栅极驱动电路，其特征在于，该数据选择电路包含：

(m+n)个数据选择器，其中第b个数据选择器包含：

一第一或门，包含：

一第一输入端，耦接于对应的移位缓存单元的输出端；

一第二输入端，用以接收该方向信号；及

一输出端，用以输出该第一或门的第一输入端与第二输入端经过或运算的结果；

一反向器，用以接收该方向信号并输出反向的该方向信号；及

一第二或门，包含：

一第一输入端，耦接于对应的移位缓存单元的输出端；

一第二输入端，耦接于该反向器，用以接收反向的该方向信号；及

一输出端，用以输出该第二或门的第一输入端与第二输入端经过或运算的结果；及

(m+n)个互斥或门，其中第k个互斥或门包含：

一第一输入端，耦接于第k个数据选择器的第一或门的输出端；

一第二输入端，耦接于第(m+n-k+1)个数据选择器的第二或门的输出端；及

一输出端，用以输出该第k互斥或门的第一输入端与第二输入端经过互斥或运算的结果以作为对应的栅极驱动信号；

其中m，n，b，k为大于1的正整数，而且1＜b≤m+n，1＜k≤m+n。

4.根据权利要求2所述的栅极驱动电路，其特征在于，另包含一电压位移电路，用以调整数据选择电路所输出的栅极驱动信号的大小。

5.一种具倍帧频率的液晶显示器，其特征在于，该液晶显示器包含：

一上显示区，包含c条栅极线；

一下显示区，包含d条栅极线；

一栅极驱动电路，包含：

一第一移位缓存器，耦接于该上显示区的对应的x条栅极线，用以提供对应的栅极驱动信号；

一第二移位缓存器，耦接于该下显示区的对应的y条栅极线，用以提供对应的栅极驱动信号；及

一第三移位缓存器，耦接于该上显示区的对应的(c-x)条栅极线与该下显示区的对应的(d-y)条栅极线，用以提供对应的栅极驱动信号；

其中c，d，x，y为大于1的正整数，而且1＜x＜c，1＜y＜d；

该第一、第二、第三移位缓存器中，每一移位缓存器包含：

一第一传输端，用来接收一下扫启动信号；

一第二传输端，用来接收该下扫启动信号或一上扫启动信号；

一第三传输端，用来接收该上扫启动信号；

一第一开关，包含：

一第一端，耦接于该第一传输端；

一控制端，用以接收一指示接收到该上扫信号或该下扫信号的方向信号；及

一第二端，用以根据该第一开关的控制端所接收的信号耦接于该第一开关的第一端；

一第一移位暂存组，包含m个移位缓存单元：

一第一移位缓存单元，包含：

一第一输入端，耦接该第一开关的第二端；

一第二输入端，用以接收一频率信号；及

一输出端，用以根据该第一移位缓存单元的第一输入端与第二输入端上的信号，输出一第一驱动信号；

一第p移位缓存单元，包含：

一第一输入端，耦接一第(p-1)移位缓存单元的输出端；

一第二输入端，用以接收该频率信号；及

一输出端，用以根据该第p移位缓存单元的第一输入端与第二输入端上的信号，输出一第p驱动信号；及

一第m移位缓存单元，包含：

一第一输入端，耦接该第(m-1)移位缓存单元的输出端；

一第二输入端，用以接收该频率信号；及

一输出端，用以根据该第m移位缓存单元的第一输入端与第二输入端上的信号，输出一第m驱动信号；

一第二开关，包含：

一第一端，耦接于该第m移位缓存单元的输出端；

一控制端，用以接收一选择信号；及

一第二端，用来根据该第二开关的控制端上的信号耦接于该第二开关的第一端；

一第二移位暂存组，包含n个移位缓存单元：

一第二移位缓存单元，包含：

一第一输入端，耦接该第一开关的第二端；

一第二输入端，用以接收该频率信号；及

一输出端，用以根据该第二移位缓存单元的第一输入端与第二输入端上的信号，输出一第二驱动信号；

一第q移位缓存单元，包含：

一第一输入端，耦接一第(q-1)移位缓存器的输出端；

一第二输入端，用以接收该频率信号；及

一输出端，用以根据该第q移位缓存单元的第一输入端与第二输入端上的信号，输出一第q驱动信号；及

一第n移位缓存单元，包含：

一第一输入端，耦接该第(n-1)移位缓存单元的输出端；

一第二输入端，用以接收该频率信号；及

一输出端，用以根据该第n移位缓存单元的第一输入端与第二输入端上的信号，输出一第n驱动信号；

一第三开关，包含：

一第一端，耦接于该第n移位缓存单元的输出端；

一控制端，用以接收该传输方向信号；

一第二端，耦接于该移位缓存器的第三传输端，用来根据该第三开关的控制端上的信号耦接于该第三开关的第一端；

一第四开关，包含：

一第一端，耦接于该第n移位缓存单元的输出端；

一控制端，用以接收反向的该传输方向信号；

一第二端，耦接于该移位缓存器的第一传输端，用来根据该第四开关的控制端上的信号耦接于该第四开关的第一端；

一第五开关，包含：

一第一端，耦接于移位缓存器的第二传输端；

一控制端，用以接收反向的该选择信号；

一第二端，耦接于该第二移位缓存单元的第一输入端，用来根据该第五开关的控制端上的信号耦接于该第五开关的第一端；

一第六开关，包含：

一第一端，耦接于该第n个移位缓存单元的输出端；

一控制端，用以接收反向的该方向信号；

一第二端，耦接于该第一移位缓存单元的第一输入端，用来根据该第六开关的控制端上的信号耦接于该第六开关的第一端；

其中m，n，p，q为大于1的正整数，而且1＜p＜m，1＜q＜n。

6.根据权利要求5所述的液晶显示器，其特征在于，另包含一数据选择电路，耦接于该第一、第二、第三移位缓存器，用以根据该第一、第二、第三移位缓存器所产生的多个驱动信号与该上扫启动信号或该下扫启动信号，选择性地依序产生多个栅极驱动信号。

7.根据权利要求6所述的液晶显示器，其特征在于，该数据选择电路包含：

(c+d)个数据选择器，其中第b个数据选择器包含：

一第一或门，包含：

一第一输入端，耦接于对应的移位缓存单元的输出端；

一第二输入端，用以接收该方向信号；及

一输出端，用以输出该第一或门的第一输入端与第二输入端经过或运算的结果；

一反向器，用以接收该方向信号并输出反向的该方向信号；及

一第二或门，包含：

一第一输入端，耦接于对应的移位缓存单元的输出端；

一第二输入端，耦接于该反向器，用以接收反向的该方向信号；及

一输出端，用以输出该第二或门的第一输入端与第二输入端经过或运算的结果；及

(c+d)个互斥或门，其中第k个互斥或门包含：

一第一输入端，耦接于第k个数据选择器的第一或门的输出端；

一第二输入端，耦接于第(c+d-k+1)个数据选择器的第二或门的输出端；及

一输出端，用以输出该第k互斥或门的第一输入端与第二输入端经过互斥或运算的结果以作为对应的栅极驱动信号；

其中c，d，b，k为大于1的正整数，而且1＜b≤c+d，1＜k≤c+d。

8.根据权利要求6所述的液晶显示器，其特征在于，另包含一电压位移电路，用以调整数据选择电路所输出的栅极驱动信号的大小。

9.根据权利要求5所述的液晶显示器，其特征在于，另包含一数据驱动电路，耦接于该上显示区，用以输出画面数据给该上显示区。

10.根据权利要求5所述的液晶显示器，其特征在于，另包含一数据驱动电路，耦接于该下显示区，用以输出画面数据给该下显示区。

Images