JP5319100B2 - ソースドライバおよびそれを用いた液晶ディスプレイ装置 - Google Patents

Description

本発明は、液晶パネルの駆動技術に関し、特にデータ線を反転駆動するソースドライバに関する。

液晶パネルは、複数のデータ線と、データ線と直交するように配置される複数の走査線と、データ線および走査線の交点にマトリクス状に配置された複数のＴＦＴ（Thin Film Transistor）を備える。液晶パネルを駆動するために、複数の走査線を順に選択するゲートドライバ回路と、各データ線に輝度に応じた電圧を印加するソースドライバが設けられる。

データ線に直流電圧を連続的に印加すると液晶パネルが劣化するという問題がある。この問題を解決するために、近年では各データ線に対して極性が異なる電圧を交流的に交互に印加する方式（反転駆動方式）が主流となっている。

ソースドライバは、複数のデータ線ごとに設けられたドライバアンプを備える。各ドライバアンプは、輝度に応じた駆動電圧を生成し、各データ線に対して供給する。つまり、データ線とドライバは１対１に対応づけられていた。
特開２００１−０３４２３３号公報

本発明者は、ソースドライバについて考察し、以下の課題を認識するに至った。液晶パネルに表示される画像は、隣接する画素同士が同じ輝度で点灯する場合が多い。たとえばコンピュータのワードプロセッサや表計算ソフトを起動中には、画像はほとんどが白一色となる。輝度が同じであれば、データ線に印加すべき駆動電圧も等しいため、データ線ごとのドライバアンプをすべて動作させるのは無駄な場合がある。また、消費電力以外の観点からも、あるデータ線をどのドライバアンプによって駆動するかを柔軟に設定できれば便宜である。

本発明は係る状況に鑑みてなされたものであり、そのひとつの目的は、液晶パネルのデータ線を柔軟に駆動可能なソースドライバの提供にある。

本発明のある態様は、液晶パネルの複数のデータ線を反転駆動するソースドライバに関する。このソースドライバは、隣接する奇数データ線と偶数データ線をペアリングして駆動する複数の駆動ユニットを備える。各駆動ユニットは、第１極性の駆動電圧を生成するハイサイドアンプと、第１極性と反対の第２極性の駆動電圧を生成するローサイドアンプと、ハイサイドアンプとローサイドアンプにより生成された２つの駆動電圧を、奇数データ線および偶数データ線に切りかえて出力する出力スイッチと、当該駆動ユニットにより駆動される奇数データ線と別の駆動ユニットにより駆動される奇数データ線の間に設けられた奇数同期スイッチと、当該駆動ユニットにより駆動される偶数データ線と別の駆動ユニットにより駆動される偶数データ線の間に設けられた偶数同期スイッチと、を含む。さらに、ソースドライバは、複数の駆動ユニットごとに設けられる奇数同期スイッチおよび偶数同期スイッチの接続状態を制御する制御部を備える。

この態様によると、同じ極性の駆動電圧が印加されるデータ線同士を、奇数同期スイッチと偶数同期スイッチを介して接続し、各データ線に与えるべき駆動電圧に応じて、各同期スイッチの接続状態を切りかえることによって、液晶パネルを柔軟に駆動することができる。

制御部は、同レベルの駆動電圧が印加されるべき複数の奇数データ線の間に設けられた奇数同期スイッチをオンするとともに、同レベルの駆動電圧が印加されるべき複数の偶数データ線の間に設けられた偶数同期スイッチをオンしてもよい。この場合、各データ線に印加される駆動電圧を均一化でき、画質を向上できる。

ソースドライバは、同レベルの駆動電圧を印加すべき複数の奇数データ線に接続される複数の駆動ユニットのうち、一部の駆動ユニットのアンプによって当該複数の奇数データ線を駆動し、その他の駆動ユニットのアンプを停止させてもよい。また、同レベルの駆動電圧を印加すべき複数の偶数データ線に接続される複数の駆動ユニットのうち、一部の駆動ユニットのアンプによって当該複数の偶数データ線を駆動し、その他の駆動ユニットのアンプを停止させてもよい。
この場合、消費電力を低減することができる。

ソースドライバは、その他の駆動ユニットのアンプを、データ線の駆動開始から所定の遷移時間の経過後に停止させてもよい。この場合、遷移時間の間は、多くのアンプを利用してデータ線の電位を高速に遷移させ、その後、一部のアンプを停止することにより、消費電力を低減できる。

駆動開始からの経過時間に応じて、同レベルの駆動電圧を印加すべき複数の奇数データ線を駆動するためのアンプの個数を変化させ、同レベルの駆動電圧を印加すべき複数の偶数データ線を駆動するためのアンプの個数を変化させてもよい。

本発明の別の態様は、液晶ディスプレイ装置である。この装置は、液晶パネルと、液晶パネルのデータ線を駆動する上述のいずれかのソースドライバと、液晶パネルの走査線を駆動するゲートドライバ回路と、を備える。

なお、以上の構成要素の任意の組合せや本発明の構成要素や表現を、方法、装置、システムなどの間で相互に置換したものもまた、本発明の態様として有効である。

本発明によれば、液晶パネルのデータ線を柔軟に駆動することができる。

以下、本発明を好適な実施の形態をもとに図面を参照しながら説明する。各図面に示される同一または同等の構成要素、部材、処理には、同一の符号を付するものとし、適宜重複した説明は省略する。また、実施の形態は、発明を限定するものではなく例示であって、実施の形態に記述されるすべての特徴やその組み合わせは、必ずしも発明の本質的なものであるとは限らない。

本明細書において、「部材Ａが部材Ｂに接続された状態」とは、部材Ａと部材Ｂが物理的に直接的に接続される場合や、部材Ａと部材Ｂが、電気的な接続状態に影響を及ぼさない他の部材を介して間接的に接続される場合も含む。同様に、「部材Ｃが、部材Ａと部材Ｂの間に設けられた状態」とは、部材Ａと部材Ｃ、あるいは部材Ｂと部材Ｃが直接的に接続される場合のほか、電気的な接続状態に影響を及ぼさない他の部材を介して間接的に接続される場合も含む。

図１は、実施の形態に係るソースドライバ１００を備えた液晶ディスプレイ２００の構成を示す回路図である。液晶ディスプレイ２００は、ソースドライバ１００、ゲートドライバ１１０、液晶パネル１２０、タイミングコントローラ１３０を備える。

液晶パネル１２０は、ｍ本のデータ線ＬＤと、ｎ本の走査線ＬＳを備え、データ線ＬＤと走査線ＬＳの交点にはマトリクス状に配置された画素回路が設けられる。図１には画素ごとのＴＦＴのみが示される。ｉ行ｊ列目のＴＦＴｉｊのゲートは、ｊ列目の走査線ＬＳｊに接続され、そのソースは、ｉ行目のデータ線ＬＤｉに接続される。

ゲートドライバ１１０は、タイミングコントローラ１３０からのデータを受け、複数の走査線ＬＳ１〜ＬＳｎに順に電圧を与え、選択していく。ソースドライバ１００は、タイミングコントローラ１３０からの輝度データを受け、複数のデータ線ＬＤ１〜ＬＤｍに、輝度データに応じた駆動電圧を供給する。ソースドライバ１００は、所定の基準電圧より高い第１極性の駆動電圧と、基準電圧より低い第２極性の駆動電圧を、データ線ＬＤに対して交互に印加する反転駆動を行う。

ソースドライバ１００は一つの半導体基板上に一体集積化された機能ＩＣである。ソースドライバ１００の出力端子Ｐ１〜Ｐｍはそれぞれ、データ線ＬＤ１〜ＬＤｍ（以下、データ線ＬＤと総称する）と接続される。また、ソースドライバ１００のデータ入力端子１０２には、画素ごとの輝度データが入力される。

ソースドライバ１００は、隣接する２本のデータ線をペアリングして駆動する。すなわち、データ線ＬＤ１とＬＤ２は第１のペアをなし、データ線ＬＤ３とＬＤ４は第２のペアをなす。一般化すると、データ線ＬＤ（２ｉ−１）とＬＤ（２ｉ）は第ｉ番目のペアをなしている。本明細書において、奇数番目のデータ線を奇数データ線と、偶数番目のデータ線を偶数データ線という。

ソースドライバ１００は、ペアをなす２本のデータ線ごとに、駆動ユニットＤＵを備える。各駆動ユニットＤＵは、ハイサイドアンプＨＡＭＰ、ローサイドアンプＬＡＭＰ、出力スイッチＳＷ、奇数同期スイッチＳＷｏ、偶数同期スイッチＳＷｅを備える。

つまり、データ線ＬＤのｉ番目の駆動ユニットＤＵｉは、ハイサイドアンプＨＡＭＰであるドライバアンプＤＲＶ（２ｉ−１）と、ローサイドアンプＬＡＭＰであるドライバアンプＤＲＶ（２ｉ）と、出力スイッチＳＷｉと、奇数同期スイッチＳＷｏｉ、偶数同期スイッチＳＷｅｉを含む。

ハイサイドアンプＨＡＭＰは、第１極性の駆動電圧Ｖｐを生成する。ローサイドアンプＬＡＭＰは、第１極性と反対の第２極性の駆動電圧Ｖｎを生成する。出力スイッチＳＷｉは、ハイサイドアンプＨＡＭＰにより生成された駆動電圧ＶｐとローサイドアンプＬＡＭＰにより生成された駆動電圧Ｖｎを、奇数データ線ＬＤ（２ｉ−１）と偶数データ線ＬＤ（２ｉ）に交互に切りかえて出力する。

図１の出力スイッチＳＷｉは、２つのスイッチＳＷＡ、ＳＷＢを含む。ストレート接続状態において、スイッチＳＷＡはハイサイドアンプＨＡＭＰの出力電圧Ｖｐを選択し、スイッチＳＷＢはローサイドアンプＬＡＭＰの出力電圧Ｖｎを選択する。クロス接続状態において、スイッチＳＷＡはローサイドアンプＬＡＭＰの出力電圧Ｖｎを選択し、スイッチＳＷＢはハイサイドアンプＨＡＭＰの出力電圧Ｖｐを選択する。

奇数同期スイッチＳＷｏｉは、当該駆動ユニットＤＵｉにより駆動される奇数データ線ＬＤ（２ｉ−１）と、別の駆動ユニットＤＵｊ（ｊ≠ｉ）により駆動される奇数データ線ＬＤ（２ｊ−１）の間に設けられる。また、偶数同期スイッチＳＷｅｉは、当該駆動ユニットＤＵｉにより駆動される偶数データ線ＬＤ（２ｉ）と、別の駆動ユニットＤＵｊ（ｊ≠ｉ）により駆動される偶数データ線ＬＤ（２ｊ）の間に設けられる。

図１では、ｊ＝ｉ＋１である。すなわち、奇数同期スイッチＳＷｏｉは、一端が駆動ユニットＤＵｉにより駆動される奇数データ線ＬＤ（２ｉ−１）に接続され、他端が隣接する駆動ユニットＤＵ（ｉ＋１）により駆動される奇数データ線（２ｉ＋１）に接続される。また、偶数同期スイッチＳＷｅｉは、一端が駆動ユニットＤＵｉにより駆動される偶数データ線ＬＤ（２ｉ）に接続され、他端が隣接する駆動ユニットＤＵ（ｉ＋１）により駆動される偶数データ線ＬＤ（２ｉ＋２）に接続される。

制御部３０は、複数の駆動ユニットＤＵごとに設けられる奇数同期スイッチＳＷｏおよび偶数同期スイッチＳＷｅの接続状態を制御する。

駆動信号生成部１０はデータ入力端子１０２を介して画素ごとの輝度データを受け、各データ線ＬＤに供給すべき信号をデジタル値で生成する。データ線ＬＤごとのデジタル値は、デジタルアナログ変換器ＤＡＣ１〜ＤＡＣｍに出力される。デジタルアナログ変換器ＤＡＣ１〜ＤＡＣｍは、デジタル値をアナログ電圧に変換し、対応するドライバアンプＤＲＶ１〜ＤＲＶｍへと出力する。ドライバアンプＤＲＶは、入力されたアナログ電圧に応じた駆動電圧Ｖｐ、Ｖｎを生成する。

以上がソースドライバ１００の構成である。このソースドライバ１００によれば、以下の制御方式１〜３のいずれかにより、または複数を組み合わせて、液晶パネル１２０を柔軟に駆動することができる。

１． 制御部３０は、印加すべき駆動電圧のレベルが同じである複数の奇数データ線ＬＤの間に設けられた奇数同期スイッチＳＷｏをオンする。同様に、印加すべき駆動電圧のレベルが同じである複数の偶数データ線ＬＤの間に設けられた偶数同期スイッチＳＷｅをオンする。

たとえば、奇数データ線ＬＤ１、ＬＤ３、ＬＤ５の駆動電圧が同レベルの場合、制御部３０は、奇数同期スイッチＳＷｏ１、ＳＷｏ２をオンする。同様に、偶数データ線ＬＤ２、ＬＤ４、ＬＤ６の駆動電圧が同レベルの場合、制御部３０は、偶数同期スイッチＳＷｅ１、ＳＷｅ２をオンする。

一般に、ドライバアンプに使用される演算増幅器はオフセットを有するため、複数のドライバアンプに同じ入力電圧を与えても、それぞれのデータ線に供給される駆動電圧がばらつき、輝度もばらつくという問題がある。これに対して、駆動電圧が同レベルのデータ線同士を接続することにより、データ線に印加される駆動電圧が均一となるため、輝度のばらつきを抑制することができる。
たとえば、データ線を個別のアンプによって独立に駆動した場合、駆動電圧の偏差は１０ｍＶ程度となる。駆動電圧が１０ｍＶばらつくと、映像的には縦縞となって現れるため望ましくない。本実施の形態では、同期スイッチをオンさせて同レベルの駆動信号を印加すべきデータ線同士を接続するため、出力偏差を実質的に０Ｖに低減することができ、画質を改善できる。

２． 同レベルの駆動電圧を印加すべき複数の奇数データ線に接続される複数の駆動ユニットのうち、一部の駆動ユニットのアンプによって当該複数の奇数データ線を駆動し、その他の駆動ユニットのアンプを停止させる。同様に、同レベルの駆動電圧を印加すべき複数の偶数データ線に接続される複数の駆動ユニットのうち、一部の駆動ユニットのアンプによって当該複数の偶数データ線を駆動し、その他の駆動ユニットのアンプを停止させる。このために、ハイサイドアンプＨＡＭＰ、ローサイドアンプＬＡＭＰには、イネーブル端子（不図示）が設けられる。

言い換えれば、ある同期スイッチＳＷｏもしくはＳＷｅがオンする期間、その同期スイッチＳＷｏ、ＳＷｅに接続される複数のデータ線ＬＤを駆動する複数のアンプの一部の動作を停止させることが望ましい。

たとえば、奇数データ線ＬＤ１、ＬＤ３、ＬＤ５の駆動電圧が同レベルであり、これらをハイサイドアンプによって駆動する場合、駆動ユニットＤＵ１、ＤＵ２、ＤＵ３の一部、たとえばＤＵ１のハイサイドアンプＤＲＶ１によって複数の奇数データ線ＬＤ１、ＬＤ３、ＬＤ５を駆動し、残りの駆動ユニットＤＵ２、ＤＵ３のハイサイドアンプＤＲＶ３、ＤＲＶ５を停止する。
たとえば、偶数データ線ＬＤ４、ＬＤ６の駆動電圧が同レベルであり、これらをローサイドアンプによって駆動する場合、駆動ユニットＤＵ２、ＤＵ３の一部、たとえばＤＵ２のローサイドアンプＤＲＶ４によって複数の奇数データ線ＬＤ４、ＬＤ６を駆動し、残りの駆動ユニットＤＵ３のローサイドアンプＤＲＶ６を停止する。

このように、駆動電圧が同レベルの複数のデータ線を同期スイッチで接続し、一部のドライバアンプのみを動作させてその他のドライバアンプを停止することによって、回路の消費電力を低減することができる。

３． 単一のドライバアンプで複数のデータ線を駆動すると、駆動能力によってはデータ線の電位を目標値まで遷移させるのに要する時間が長くなる場合が想定される。そこで、その他の駆動ユニットのアンプを、データ線の駆動開始から所定の遷移時間の経過後に停止させてもよい。所定の遷移時間の間は、データ線をすべての駆動ユニットのアンプによって駆動することにより、データ線の電位を高速に変化させることができる。その後、データ線の電位が目標値に近づいた後は、ドライバアンプの電流能力はそれほど必要とされないため、一部のドライバアンプの残して停止させることにより、消費電力を低減できる。なお、遷移時間の経過後において、複数の奇数データ線を単一の駆動ユニットのアンプによって駆動する場合、消費電力を最も低下させることができる。

つまり、ソースドライバ１００は、駆動開始からの経過時間に応じて、同レベルの駆動電圧を印加すべき複数の奇数データ線を駆動するためのアンプの個数を変化させている。同様に、同レベルの駆動電圧を印加すべき複数の偶数データ線を駆動するためのアンプの個数を変化させている。

図２は、図１の駆動信号生成部１０および制御部３０の構成例を示すブロック図である。駆動信号生成部１０は、Ｉ／Ｏ（入出力）回路１２、第１レジスタＲＥＧ１、第２レジスタＲＥＧ２を含む。第２レジスタＲＥＧ２には、現在駆動中の走査線ＬＳｊに対する輝度データが保持されている。ＤＡＣ１〜ＤＡＣｍは、第２レジスタＲＥＧ２に保持された輝度データをデジタルアナログ変換し、図１のドライバアンプＤＲＶ１〜ＤＲＶｍへと出力する。

ｉ番目の走査線ＬＳｊを駆動中に、Ｉ／０回路１２は、次の走査線ＬＳｊ＋１の輝度データを、タイミングコントローラ１３０からクロック信号と同期してデータ線ＬＤごとに順次受信する。

Ｉ／０回路１２は受信したデータ線ごとの輝度データを順次受け、第１レジスタＲＥＧ１にＲ１、Ｇ１、Ｂ１、Ｒ２、Ｇ２、Ｂ２…の順番で、書き込んでいく。第１レジスタＲＥＧ１に１走査線分の輝度データが書き込まれると、ｊ＋１番目の走査線ＬＳｊ＋１の駆動に先立って第１レジスタＲＥＧ１に格納されたデータが第２レジスタＲＥＧ２に一斉に転送される。レジスタは、ＦＩＦＯ、メモリ、フリップフロップ、ラッチ回路など任意の記憶装置であり、その構成は限定されない。すなわちソースドライバ１００は、現在駆動中の走査線ＬＳｊの輝度データとともに、次に駆動される走査線ＬＳｊ＋１の輝度データを保持している。

制御部３０は、次に駆動される走査線ＬＳｊ＋１の輝度データを保持する第１レジスタＲＥＧ１を参照し、液晶パネル１２０に表示すべき画像データを解析する。解析は、同レベルの駆動電圧が印加されるデータ線が存在するか、すなわち、第１レジスタＲＥＧ１に同じ輝度データの値が書き込まれたアドレスが存在するかを判定する。解析の結果、同レベルの駆動電圧が印加されるデータ線が存在する場合、それらのデータ線の間に設けられた同期スイッチＳＷｏ、ＳＷｅをオンさせる。さらに制御部３０は同期スイッチＳＷｏ、ＳＷｅのオン、オフを制御するタイミングを調節する。

以上のように構成された図１のソースドライバ１００の動作について説明する。以下のでは、奇数データ線ＬＤ１、ＬＤ３、ＬＤ５に着目し、それらに印加すべき駆動電圧Ｖｄ１、Ｖｄ３、Ｖｄ５が、連続する２つの走査線を駆動する間、同レベルとなる状況について説明する。データ線は、１０Ｖを中心として、±１０Ｖの振幅で駆動されるものとし、ｊ番目の走査線ＬＳｊを駆動する間、奇数データ線の電位は２０Ｖに、ｊ＋１番目の走査線ＬＳｊ＋１を駆動する間、奇数データ線の電位は０Ｖになるものとする。こうした状態は、白一色の画面を表示する場合に発生する。

図３は、実施の形態に係るソースドライバ１００の動作状態を示すタイムチャートである。図３において、特に動作と関係ない部分は破線で示される。

時刻ｔ０以前はチャージシェア期間であり、各データ線の間に設けられたチャージシェアスイッチ（不図示）がオンとなり、すべてのデータ線の電位が均一化される。図３では、データ線の電位が基準となる中心電圧の１０Ｖに設定される。このとき、すべての出力スイッチＳＷ１〜ＳＷ３はオフである。

時刻ｔ０に、第２レジスタＲＥＧ２に、データ線に印加すべき駆動電圧を指示する輝度データが書き込まれる。輝度データは、ＤＡＣ１〜ＤＡＣｍによってアナログ電圧に変換され、各ドライバアンプＤＲＶ１〜ＤＲＶｍへと出力される。

制御部３０は、時刻ｔ０以前に第１レジスタＲＥＧ１を参照して、オンすべき奇数同期スイッチＳＷｏおよび偶数同期スイッチＳＷｅを予め決定しておく。図３の例では、奇数データ線ＬＤ１、ＬＤ３、ＬＤ５の間に設けられた奇数同期スイッチＳＷｏ１、ＳＷｏ３がオンに設定される。

時刻ｔ０から所定の遷移時間τ１の間、奇数データ線ＬＤ１、ＬＤ３、ＬＤ５を駆動する駆動ユニットＤＵ１、ＤＵ２、ＤＵ３のすべてのハイサイドアンプＤＲＶ１、ＤＲＶ３、ＤＲＶ５がイネーブル状態（ＯＮ）に設定される。また、駆動ユニットＤＵ１、ＤＵ２、ＤＵ３の出力スイッチＳＷ１、ＳＷ２、ＳＷ３が、ストレート接続状態に設定される。

その結果、奇数同期スイッチＳＷｏ１、ＳＷｏ２により結合された３つの奇数データ線ＬＤ１、ＬＤ３、ＬＤ５が、並列に設けられた３つのハイサイドアンプＤＲＶ１、ＤＲＶ３、ＤＲＶ５によって駆動される。その結果、駆動電圧Ｖｄ１、Ｖｄ３、Ｖｄ５はすべて同レベルの目標電圧２０Ｖへと近づいていく。

時刻ｔ０から遷移時間τ１が経過すると、駆動期間τ２となる。駆動期間τ２の間、ドライバアンプＤＲＶ１、ＤＲＶ３、ＤＲＶ５の一部が、消費電力を低減するためにオフ状態に設定される。図３では、ドライバアンプＤＲＶ３、ＤＲＶ５がオフとなる。また、オフされたドライバアンプＤＲＶ３、ＤＲＶ５に接続される出力スイッチＳＷ２、ＳＷ３もオフとなる。つまり、駆動期間τ２の間、複数のデータ線ＬＤ１、ＬＤ３、ＬＤ５は、単一のドライバアンプＤＲＶ１によって駆動される。

時刻ｔ２に、ｊ番目の走査線ＬＳｊの駆動が完了すると、時刻ｔ３までのチャージシェア期間の間、図示しないチャージシェアスイッチがオン、出力スイッチＳＷ１〜ＳＷ３がオフとなり、データ線ＬＤ１、ＬＤ３、ＬＤ５の駆動電圧Ｖｄ１、Ｖｄ３、Ｖｄ５が基準電圧の１０Ｖにリセットされる。

続くｊ＋１番目の捜査線ＬＳｊ＋１の駆動に際しては、奇数データ線ＬＤ１、ＬＤ３、ＬＤ５は、ローサイドアンプＤＲＶ２、ＤＲＶ４、ＤＲＶ６によって駆動される。時刻ｔ３に、偶数同期スイッチＳＷｅ１、ＳＷｅ２がオン状態に設定され、出力スイッチＳＷ１〜ＳＷ３はクロス接続される。

時刻ｔ３〜ｔ４の遷移時間τ１の間、またすべてのローサイドアンプＤＲＶ２、ＤＲＶ４、ＤＲＶ６がイネーブル状態（オン）となり、駆動電圧Ｖｄ１、Ｖｄ３、Ｖｄ５が、目標値の０Ｖに近づいていく。

時刻ｔ４に、一部のローサイドアンプＤＲＶ４、ＤＲＶ６がオフ状態に設定され、消費電力が低減される。このとき、出力スイッチＳＷ２、ＳＷ３もオフに設定される。つまり、時刻ｔ４〜ｔ５の駆動期間τ２の間、複数のデータ線ＬＤ１、ＬＤ３、ＬＤ５は、単一のドライバアンプＤＲＶ２によって駆動される。

このように、実施の形態に係るソースドライバ１００によれば、同期スイッチを設けることにより、複数のデータ線を単一の、あるいは複数のドライバアンプによって柔軟に駆動することができる。

時刻ｔ１〜ｔ２の駆動期間τ２、あるいは時刻ｔ４〜ｔ５の駆動期間τ２において、同レベルの駆動電圧が印加される複数のデータ線を一部のアンプで駆動し、その他のアンプを停止させることにより、消費電力を低減できる。駆動期間の間は、駆動電圧が一定となるため、単一のアンプでも十分に駆動することができる。
なお変形例として、遷移時間τ１の間は、奇数同期スイッチＳＷｏおよび偶数同期スイッチＳＷｅはオフとしてもよい。

反対に、遷移時間τ１の間は、複数のドライバアンプをすべて動作させることにより、データ線の電位を急峻に遷移させることができる。
なお変形例として、単一のドライバアンプの駆動能力が十分に高い場合や、それほど高速な応答性が要求されない場合、遷移時間τ１の間も、単一のドライバアンプで複数のデータ線を駆動し、その他のドライバアンプを停止してもよい。この場合、回路の消費電力をさらに低減できる。

上記実施の形態は例示であり、それらの各構成要素や各処理プロセスの組合せにいろいろな変形例が可能なこと、またそうした変形例も本発明の範囲にあることは当業者に理解されるところである。

実施の形態では、制御部３０によって、印加すべき駆動電圧のレベルが同じである複数のデータ線の間に設けられる同期スイッチをオンさせた。これを同期モードと呼ぶ。これに対して、複数のデータ線に印加すべき駆動電圧のレベルが同じ場合であっても、それらのデータ線の間の同期スイッチをオンさせない通常モードを設けてもよい。同期モードと通常モードを切りかえ可能に構成することにより、さらに柔軟に液晶パネルを駆動できる。

実施の形態では、各同期スイッチを、隣接する駆動ユニットの間に設ける場合を説明したが、本発明はこれに限定されない。図４は、変形例に係る同期スイッチの配置を示す回路図である。図４では、複数の奇数同期スイッチＳＷｏ２、ＳＷｏ３、…は、一端が基準となる奇数データ線ＬＤ１に接続され、他端が駆動ユニットＤＵ２、ＤＵ３、…の奇数データ線ＬＤ３、ＬＤ５、…にそれぞれ接続される。同様に、複数の偶数同期スイッチＳＷｅ２、ＳＷｅ３、…は、一端が基準となる偶数データ線ＬＤ２に接続され、他端が駆動ユニットＤＵ２、ＤＵ３の偶数データ線ＬＤ４、ＬＤ６、…にそれぞれ接続される。この配置によっても、複数のデータ線を共通に接続することができる。

実施の形態では、同レベルの駆動電圧を印加すべきデータ線に着目して、駆動方法を説明したが、その他の応用も可能である。たとえば、同レベルとは輝度レベルが完全に一致する場合の他、わずかに異なるレベルであってもよい。この場合、駆動時間τ２の間は、同期スイッチをオフに設定して各データ線を個別のアンプで駆動し、遷移時間τ１の間は、同期スイッチをオンに設定してもよい。

以上、実施の形態にもとづき、本発明を説明したが、実施の形態は、本発明の原理、応用を示しているにすぎないことはいうまでもなく、実施の形態には、請求の範囲に規定された本発明の思想を離脱しない範囲において、多くの変形例や配置の変更が可能であることはいうまでもない。

実施の形態に係るソースドライバを備えた液晶ディスプレイの構成を示す回路図である。 図１の駆動信号生成部および制御部の構成例を示すブロック図である。 実施の形態に係るソースドライバの動作状態を示すタイムチャートである。 変形例に係る同期スイッチの配置を示す回路図である。

符号の説明

ＨＡＭＰ…ハイサイドアンプ、ＬＡＭＰ…ローサイドアンプ、ＤＲＶ…ドライバ、１０…駆動信号生成部、１２…Ｉ／０回路、ＲＥＧ１…第１レジスタ、ＲＥＧ２…第２レジスタ、３０…制御部、１００…ソースドライバ、１０２…データ入力端子、１１０…ゲートドライバ、１２０…液晶パネル、１３０…タイミングコントローラ、２００…液晶ディスプレイ。

Claims (7)

1. 液晶パネルの複数のデータ線を反転駆動するソースドライバであって、
   隣接する奇数データ線と偶数データ線をペアリングして駆動する複数の駆動ユニットを備え、各駆動ユニットは、
   第１極性の駆動電圧を生成するハイサイドアンプと、
   前記第１極性と反対の第２極性の駆動電圧を生成するローサイドアンプと、
   前記ハイサイドアンプと前記ローサイドアンプにより生成された２つの駆動電圧を、前記奇数データ線および前記偶数データ線に切りかえて出力する出力スイッチと、
   当該駆動ユニットにより駆動される前記奇数データ線と、別の駆動ユニットにより駆動される前記奇数データ線の間に設けられた奇数同期スイッチと、
   当該駆動ユニットにより駆動される前記偶数データ線と、別の駆動ユニットにより駆動される前記偶数データ線の間に設けられた偶数同期スイッチと、
   を含み、
   さらに、前記複数の駆動ユニットごとに設けられる前記奇数同期スイッチおよび前記偶数同期スイッチの接続状態を制御する制御部を備え、
   前記制御部は、同レベルの駆動電圧を印加すべき複数の前記奇数データ線の間に設けられた前記奇数同期スイッチをオンするとともに、同レベルの駆動電圧を印加すべき複数の前記偶数データ線の間に設けられた前記偶数同期スイッチをオンするよう構成され、
   データ線の駆動開始後の所定の遷移時間の間に、同レベルの駆動電圧を印加すべき複数の奇数データ線に接続される複数の駆動ユニットそれぞれに含まれるアンプによって当該複数の奇数データ線を駆動し、前記遷移時間の経過後に、前記複数の駆動ユニットの一部に含まれるアンプを停止させるとともに、
   データ線の駆動開始後の所定の遷移時間の間に、同レベルの駆動電圧を印加すべき複数の偶数データ線に接続される複数の駆動ユニットそれぞれに含まれるアンプによって当該複数の偶数データ線を駆動し、前記遷移時間の経過後に、前記複数の駆動ユニットの一部に含まれるアンプを停止させることを特徴とするソースドライバ。
2. 前記遷移時間の経過後に、前記複数の奇数データ線および前記複数の偶数データ線を、それぞれに対応づけられる単一の駆動ユニットのアンプによって駆動し、その他の駆動ユニットのアンプを停止させることを特徴とする請求項１に記載のソースドライバ。
3. 前記遷移時間の間、同レベルの駆動電圧を印加すべき複数の奇数データ線に接続されるすべての駆動ユニットのアンプによって、当該複数の奇数データ線を駆動し、
   前記遷移時間の間、同レベルの駆動電圧を印加すべき複数の偶数データ線に接続されるすべての駆動ユニットのアンプによって、当該複数の偶数データ線を駆動することを特徴とする請求項１に記載のソースドライバ。
4. 前記駆動ユニットごとに設けられる前記奇数同期スイッチは、一端が当該駆動ユニットにより駆動される前記奇数データ線に接続され、他端が隣接する駆動ユニットにより駆動される前記奇数データ線に接続され、
   前記駆動ユニットごとに設けられる前記偶数同期スイッチは、一端が当該駆動ユニットにより駆動される前記偶数データ線に接続され、他端が隣接する駆動ユニットにより駆動される前記偶数データ線に接続されることを特徴とする請求項１から３のいずれかに記載のソースドライバ。
5. 前記制御部は、
   同レベルの駆動電圧を印加すべき複数のデータ線の間に設けられる同期スイッチをオンさせる同期モードと、
   同レベルの駆動電圧を印加すべき複数のデータ線の間に設けられる同期スイッチをオンさせない通常モードと、
   が切りかえ可能に構成されることを特徴とする請求項１から３のいずれかに記載のソースドライバ。
6. 液晶パネルと、
   前記液晶パネルのデータ線を駆動する請求項１から５のいずれかに記載のソースドライバと、
   前記液晶パネルの走査線を駆動するゲートドライバ回路と、
   を備えることを特徴とする液晶ディスプレイ装置。
7. 液晶パネルの複数のデータ線を反転駆動するソースドライバであって、
   隣接する奇数データ線と偶数データ線をペアリングして駆動する複数の駆動ユニットを備え、各駆動ユニットは、
   第１極性の駆動電圧を生成するハイサイドアンプと、
   前記第１極性と反対の第２極性の駆動電圧を生成するローサイドアンプと、
   前記ハイサイドアンプと前記ローサイドアンプにより生成された２つの駆動電圧を、前記奇数データ線および前記偶数データ線に切りかえて出力する出力スイッチと、
   を含み、
   複数の奇数データ線に同レベルの駆動電圧を印加する際、当該複数の奇数データ線同士を接続するとともに、データ線の駆動開始後の所定の遷移時間の間に、同レベルの駆動電圧を印加すべき複数の奇数データ線に接続される複数の駆動ユニットそれぞれに含まれるアンプによって当該複数の奇数データ線を駆動し、前記遷移時間の経過後に、前記複数の駆動ユニットの一部に含まれるアンプを停止させるとともに、
   複数の偶数データ線に同レベルの駆動電圧を印加する際、当該複数の偶数データ線同士を接続するとともに、データ線の駆動開始後の所定の遷移時間の間に、同レベルの駆動電圧を印加すべき複数の偶数データ線に接続される複数の駆動ユニットそれぞれに含まれるアンプによって当該複数の偶数データ線を駆動し、前記遷移時間の経過後に、前記複数の駆動ユニットの一部に含まれるアンプを停止させることを特徴とするソースドライバ。

Images