JP6345993B2 - 座標検出装置 - Google Patents
座標検出装置 Download PDFInfo
- Publication number
- JP6345993B2 JP6345993B2 JP2014116428A JP2014116428A JP6345993B2 JP 6345993 B2 JP6345993 B2 JP 6345993B2 JP 2014116428 A JP2014116428 A JP 2014116428A JP 2014116428 A JP2014116428 A JP 2014116428A JP 6345993 B2 JP6345993 B2 JP 6345993B2
- Authority
- JP
- Japan
- Prior art keywords
- source
- gate
- lines
- driver
- coordinate detection
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Liquid Crystal (AREA)
Description
通常のLCDモジュールで座標検出する場合、以下の2方式が一般的である。すなわち、カバーガラス上にセンサ基板を貼り合わせるオンセル方式と、TFT上にセンサ電極を配置した内蔵型のインセル方式がある。カバーガラス上にセンサ基板を貼り合わせるオンセル方式においては、重量が相対的に大きく、また輝度が低下する。一方、TFT上にセンサ電極を配置した内蔵型のインセル方式においては、ガラス配線が難しく、歩留まりが低下する。
実施の形態に係る座標検出装置1の模式的平面パターン構成は、図1に示すように表される。また、実施の形態に係る座標検出装置1に適用可能なソースドライバ10および座標検出器30の模式的回路ブロック構成は、図2に示すように表され、実施の形態に係る座標検出装置1に適用可能なタッチパネル兼用LCDパネル100およびゲートドライバ20の模式的回路ブロック構成は、図3に示すように表される。
また、ソースドライバ10は、複数のローサイドスイッチST8とタッチパネル兼用液晶表示パネル100との間に配置され、複数のLAMP152・154・…を奇数番のソースラインSW1・SW3・…に接続するための第1ローレベル切替スイッチST3を備える。
座標検出器30は、複数のソースラインSW1・SW2・…・SWnに接続される積分器34と、積分器34に接続されるAD変換器32とを備える。
実施の形態に係る座標検出装置1に適用可能なTFTセルC4mの模式的平面パターン構成は、図4に示すように表される。
実施の形態に係る座標検出装置1に適用可能なゲートドライバ20の模式的回路ブロック構成は、図7に示すように表される。
実施の形態に係る座標検出装置の動作説明であって、2×2TFTセル(C11、C12、C21、C22)近傍における模式的回路ブロック構成は、図9に示すように表される。また、図9に示された座標検出装置の比較例の動作説明であって、ハイサイドアンプHAMP141の出力電圧VHAMPの動作波形は、図10(a)に示すように表され、ローサイドアンプLAMP152の出力電圧VLAMPの動作波形は、図10(b)に示すように表される。さらに、図9に示された座標検出装置の比較例の動作説明であって、ソースライン駆動電圧VSW1の動作波形は、図11(a)に示すように表され、ソースライン駆動電圧VSW2の動作波形は、図11(b)に示すように表され、ゲートライン駆動電圧VGW1の動作波形は、図11(c)に示すように表され、ゲートライン駆動電圧VGW2の動作波形は、図11(d)に示すように表される。
(a)まず、時刻t1・t5間の第1ソースドライブ期間TSD1においては、ハイレベル切替スイッチST2・ST5はオン状態、ローレベル切替スイッチST3・ST6はオフ状態、ハイサイドスイッチST7・ローサイドスイッチST8はオン状態にある。このため、時刻t1・t5間において、HAMP141の出力電圧VHAMPは、例えば、約5Vから約10Vまで上昇し、LAMP152の出力電圧VLAMPは、例えば、約5Vから約0Vまで下降する。これに対応して、時刻t1・t5間において、ソースライン駆動電圧VSW1の動作波形は、例えば、約5Vから約10Vまで上昇し、ソースライン駆動電圧VSW2の動作波形は、例えば、約5Vから約0Vまで下降する。時刻t1・t5間の時刻t21・t41間において、ゲートライン駆動電圧VGW1はハイレベルとなる。時刻t41に対応するゲートライン駆動電圧VGW1のエッジ電位EG1において、ソースライン駆動電圧VSW1はハイレベル電位HS1、ソースライン駆動電圧VSW2は、ローレベル電位BS2となり、ソース出力の安定化を待って、LCD画素電極に映像信号が取り込まれる。
(b)次に、時刻t5・t6間のチャージシェア期間TCSにおいては、ハイサイドスイッチST7・ローサイドスイッチST8は共にオフ状態にあり、ハイレベル切替スイッチST2・ST5・ローレベル切替スイッチST3・ST6はすべてオン状態にある。時刻t5・t6間のチャージシェア期間TCSにおいては、HiZで表記された部分に対応する。ここで、HiZの意味はハイインピーダンスを意味しておりHAMP・LAMPがオン中の低インピーダンスに対して、HAMP・LAMP出力が絶たれた高インピーダンス状態にある。この区間はチャージシェアを実行しており、これはHAMP・LAMP出力をHiZで切り離した状態でハイレベル切替スイッチST2・ST5・ローレベル切替スイッチST3・ST6をオンさせることで、選択した画素C11、C21を短絡することができ、両画素C11、C21にたまった電荷を平均化することができる。この例の場合、チャージシェア直前の各々の電圧は、約10Vと約0Vであるため、この約10V・約0Vに対応する電荷についてチャージシェア期間TCSでショートすることで各々が半分の約5Vとなる。これにより、次回のドライブで約10Vから約0Vに変化するところを約10Vから約5V、約5Vから約0Vに変化させることができ、ドライブ振幅を半減できる。このため、ソースドライバの動作の省電力化を図ることができる。
(c)次に、時刻t6・t10間の第2ソースドライブ期間TSD2においては、ハイレベル切替スイッチST2・ST5はオフ状態、ローレベル切替スイッチST3・ST6はオン状態、ハイサイドスイッチST7・ローサイドスイッチST8はオン状態にある。このため、時刻t6・t10間において、HAMP141の出力電圧VHAMPは、例えば、約5Vから約9Vまで上昇し、LAMP152の出力電圧VLAMPは、例えば、約5Vから約1Vまで下降する。これに対応して、時刻t6・t10間において、ソースライン駆動電圧VSW1の動作波形は、例えば、約5Vから約1Vまで下降し、ソースライン駆動電圧VSW2の動作波形は、例えば、約5Vから約9Vまで上昇する。この電圧値は、映像信号に依存している。時刻t6・t10間の時刻t71・t91間において、ゲートライン駆動電圧VGW2はハイレベルとなる。時刻t91に対応するゲートライン駆動電圧VGW1のエッジ電位EG2において、ソースライン駆動電圧VSW1はローレベル電位BS1、ソースライン駆動電圧VSW2は、ハイレベル電位HS2となり、ソース出力の安定化を待って、LCD画素電極に映像信号が取り込まれる。
(d)次に、時刻t10・t11間のチャージシェア期間TCSにおいては、ハイサイドスイッチST7・ローサイドスイッチST8は共にオフ状態にあり、ハイレベル切替スイッチST2・ST5・ローレベル切替スイッチST3・ST6はすべてオン状態にある。時刻t5・t6間のチャージシェア期間TCSにおいては、チャージシェアを実行しており、HAMP・LAMP出力をHiZで切り離した状態でハイレベル切替スイッチST2・ST5・ローレベル切替スイッチST3・ST6をオンさせることで、選択した画素C12、C22を短絡することができ、両画素C12、C22にたまった電荷を平均化することができる。この例の場合、チャージシェア直前の各々の電圧は、約9Vと約1Vであるため、この約9V・約1Vに対応する電荷についてチャージシェア期間TCSでショートすることで各々が半分の約5Vとなり、ドライブ振幅を半減できる。このため、ソースドライバの動作の省電力化を図ることができる。
(e)以下同様に、第3ソースドライブ期間TSD3においては、ハイレベル切替スイッチST2・ST5はオフ状態、ローレベル切替スイッチST3・ST6はオン状態、ハイサイドスイッチST7・ローサイドスイッチST8はオン状態にある。このため、第3ソースドライブ期間TSD3において、HAMP141の出力電圧VHAMPは、例えば、約5Vから約8Vまで上昇し、LAMP152の出力電圧VLAMPは、例えば、約5Vから約2Vまで下降する。
(a)まず、時刻t1・t2間および時刻t3・t4間の第1ソースドライブ期間TSD11・TSD12間においては、検出用スイッチST1・ST4はオフ状態、ハイレベル切替スイッチST2・ST5はオン状態、ローレベル切替スイッチST3・ST6はオフ状態、ハイサイドスイッチST7・ローサイドスイッチST8はオン状態にある。このため、時刻t1・t5間において、HAMP141の出力電圧VHAMPは、例えば、VMからVH1まで上昇し、LAMP152の出力電圧VLAMPは、例えば、VMからVL1まで下降する。これに対応して、時刻t1・t5間において、ソースライン駆動電圧VSW1の動作波形は、VMからVH1まで上昇し、ソースライン駆動電圧VSW2の動作波形は、VMからVL1まで下降する。時刻t1・t5間の時刻t21・t41間において、ゲートライン駆動電圧VGW1はハイレベルとなる。
(b)次に、時刻t5・t6間のチャージシェア期間TCSにおいては、検出用スイッチST1・ST4は共にオフ状態にあり、ハイサイドスイッチST7・ローサイドスイッチST8も共にオフ状態にあり、ハイレベル切替スイッチST2・ST5・ローレベル切替スイッチST3・ST6はすべてオン状態にある。時刻t5・t6間のチャージシェア期間TCSにおいては、ハイインピーダンスHiZ状態にあり、HAMP・LAMPがオン中の低インピーダンスに対して、HAMP・LAMP出力が絶たれた高インピーダンス状態にある。この区間はチャージシェアを実行しており、これはHAMP・LAMP出力をHiZで切り離した状態でハイレベル切替スイッチST2・ST5・ローレベル切替スイッチST3・ST6をオンさせることで、選択した画素C11、C21を短絡することができ、両画素C11、C21にたまった電荷を平均化することができる。この例の場合、チャージシェア直前の各々の電圧は、VH1とVL1であるため、このVH1とVL1に対応する電荷についてチャージシェア期間TCSでショートすることで各々が半分の値(VH1+VL1)/2となり、ドライブ振幅を半減できるため、ソースドライバの動作の省電力化を図ることができる。
(c)次に、時刻t6・t7間および時刻t8・t9間の第2ソースドライブ期間TSD21・TSD22間においては、検出用スイッチST1・ST4はオフ状態、ハイレベル切替スイッチST2・ST5はオフ状態、ローレベル切替スイッチST3・ST6はオン状態、ハイサイドスイッチST7・ローサイドスイッチST8はオン状態にある。このため、時刻t6・t7間において、HAMP141の出力電圧VHAMPは、例えば、VMからVH2まで上昇し、LAMP152の出力電圧VLAMPは、例えば、VMからVL2まで下降する。これに対応して、時刻t6・t7間において、ソースライン駆動電圧VSW1の動作波形は、VMからVH2まで上昇し、ソースライン駆動電圧VSW2の動作波形は、VMからVL2まで下降する。時刻t6・t10間の時刻t71・t91間において、ゲートライン駆動電圧VGW2はハイレベルとなる。
(d)次に、時刻t10・t11間のチャージシェア期間TCSにおいては、検出用スイッチST1・ST4は共にオフ状態にあり、ハイサイドスイッチST7・ローサイドスイッチST8も共にオフ状態にあり、ハイレベル切替スイッチST2・ST5・ローレベル切替スイッチST3・ST6はすべてオン状態にある。時刻t10・t11間のチャージシェア期間TCSにおいては、ハイインピーダンスHiZ状態にあり、HAMP・LAMPがオン中の低インピーダンスに対して、HAMP・LAMP出力が絶たれた高インピーダンス状態にある。この区間はチャージシェアを実行しており、これはHAMP・LAMP出力をHiZで切り離した状態でハイレベル切替スイッチST2・ST5・ローレベル切替スイッチST3・ST6をオンさせることで、選択した画素C12、C22を短絡することができ、両画素C12、C22にたまった電荷を平均化することができる。この例の場合、チャージシェア直前の各々の電圧は、VH2とVL2であるため、このVH2とVLに対応する電荷についてチャージシェア期間TCSでショートすることで各々が半分の値(VH2+VL2)/2となり、ドライブ振幅を半減できるため、ソースドライバの動作の省電力化を図ることができる。
上記のように、実施の形態に係る座標検出装置について記載したが、この開示の一部をなす論述および図面は例示的なものであり、限定するものであると理解すべきではない。この開示から当業者には様々な代替実施の形態、実施例および運用技術が明らかとなろう。
10…ソースドライバ
121、122、123、124…DA変換器(DAC)
141、143…ハイサイドアンプ(HAMP)
152、154…ローサイドアンプ(LAMP)
20…ゲートドライバ
221、222、223、…、22m…ゲートラインドライバ
30…座標検出器
32…AD変換器
34…積分器
40…コントローラ
50…共通電極
60…下面ガラス基板
70…上面ガラス基板(LCDカバーガラス基板)
80…指(若しくはスタイラス)
100…タッチパネル兼用LCDパネル
CC…結合容量
CGS…ゲート・ソース間容量
C11、C12、C1m、…、Cn1、Cn2、Cnm…TFTセル
SW1、SW2、…、SWn…ソースライン
GW1、GW2、…、GWm…ゲートライン
VHAMP…HAMPの出力電圧
VLAMP…LAMPの出力電圧
VSW1、VSW2、…、VSWn…ソースライン駆動電圧
VGW1、VGW2、…、VGWm…ゲートライン駆動電圧
VCOM…共通電位
LPD…センスライン
VPD…位置情報出力電圧
PD…位置情報データ
SD…ソース駆動信号
GD…ゲート駆動信号
ST1、ST7…検出用スイッチ
ST2、ST5…ハイレベル切替スイッチ
ST3、ST6…ローレベル切替スイッチ
ST7…ハイサイドスイッチ
ST8…ローサイドスイッチ
Claims (12)
- 複数のゲートラインと、前記複数のゲートラインに直交する複数のソースラインと、前記複数のゲートラインと前記複数のソースラインとの交差部に配置され、ソースが前記ソースラインに接続され、ゲートが前記ゲートラインに接続された薄膜トランジスタセルとを有するタッチパネル兼用液晶表示パネルと、
前記複数のソースラインを駆動するソースドライバと、
前記複数のゲートラインを駆動するゲートドライバと、
前記ソースドライバに接続され、前記タッチパネル兼用液晶表示パネルへの接触による前記薄膜トランジスタセルのゲート・ソース間結合容量変化を前記ゲートドライバによる前記ゲートラインの駆動の立上り時に検出する座標検出器と、
前記座標検出器に接続され、前記ソースドライバおよび前記ゲートドライバのタイミング制御を行うコントローラと
を備えることを特徴とする座標検出装置。 - 前記座標検出器は、前記ゲート・ソース間結合容量変化を前記ゲートドライバによる前記ゲートラインの駆動の立下り時にも検出することを特徴とする請求項1に記載の座標検出装置。
- 複数のゲートラインと、前記複数のゲートラインに直交する複数のソースラインと、前記複数のゲートラインと前記複数のソースラインとの交差部に配置され、ソースが前記ソースラインに接続され、ゲートが前記ゲートラインに接続された薄膜トランジスタセルとを有するタッチパネル兼用液晶表示パネルと、
前記複数のソースラインを駆動するソースドライバと、
前記複数のゲートラインを駆動するゲートドライバと、
前記ソースドライバに接続され、前記タッチパネル兼用液晶表示パネルへの接触による前記薄膜トランジスタセルのゲート・ソース間結合容量変化を前記ゲートドライバによる前記ゲートラインの駆動の立下り時に検出する座標検出器と、
前記座標検出器に接続され、前記ソースドライバおよび前記ゲートドライバのタイミング制御を行うコントローラと
を備えることを特徴とする座標検出装置。 - 前記薄膜トランジスタセルのドレインは、共通電位に接続されたことを特徴とする請求項1〜3に記載の座標検出装置。
- 前記コントローラは、前記座標検出器において検出された位置情報データを受信し出力することを特徴とする請求項1〜4に記載の座標検出装置。
- 前記ソースドライバは、前記複数のソースラインにソースライン駆動電圧を供給することを特徴とする請求項1〜5のいずれか1項に記載の座標検出装置。
- 前記ゲートドライバは、前記複数のゲートラインにゲートライン駆動電圧を供給することを特徴とする請求項1〜6のいずれか1項に記載の座標検出装置。
- 前記座標検出器は、
前記複数のソースラインに接続される積分器と、
前記積分器に接続されるAD変換器と
を備えることを特徴とする請求項1〜7のいずれか1項に記載の座標検出装置。 - 前記タッチパネル兼用液晶表示パネルは、
下面ガラス基板と、
前記下面ガラス基板上に配置された薄膜トランジスタセルと、
前記下面ガラス基板に対向して配置された共通電極と、
前記共通電極上に配置されたLCDカバーガラス基板と
を備え、
前記座標検出器は、前記LCDカバーガラス基板への接触で増減する前記ゲート・ソース間結合容量変化を検出することで、前記タッチパネル兼用液晶表示パネルの接触箇所の座標検出を可能としたことを特徴とする請求項1〜8のいずれか1項に記載の座標検出装置。 - 前記複数のソースラインと接続される検出用スイッチと、
前記検出用スイッチを介して前記複数のソースラインと共通接続されるセンスラインと
を備え、前記積分器は、前記センスラインに接続されることを特徴とする請求項8に記載の座標検出装置。 - 前記ソースドライバは、
前記複数のソースラインに接続される複数のハイサイドスイッチと、
前記複数のソースラインに接続される複数のローサイドスイッチと、
前記複数のソースラインに前記複数のハイサイドスイッチを介して接続される複数のハイサイドアンプと、
前記複数のソースラインに前記複数のローサイドスイッチを介して接続される複数のローサイドアンプと
を備えることを特徴とする請求項1〜10いずれか1項に記載の座標検出装置。 - 前記ソースドライバは、
前記複数のハイサイドスイッチと前記タッチパネル兼用液晶表示パネルとの間に配置され、前記複数のハイサイドアンプを奇数番のソースラインに接続するための第1ハイレベル切替スイッチおよび偶数番のソースラインに接続するための第2ハイレベル切替スイッチと、
前記複数のローサイドスイッチと前記タッチパネル兼用液晶表示パネルとの間に配置され、前記複数のローサイドアンプを奇数番のソースラインに接続するための第1ローレベル切替スイッチおよび偶数番のソースラインに接続するための第2ローレベル切替スイッチと
を備えることを特徴とする請求項11に記載の座標検出装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014116428A JP6345993B2 (ja) | 2014-06-05 | 2014-06-05 | 座標検出装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014116428A JP6345993B2 (ja) | 2014-06-05 | 2014-06-05 | 座標検出装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2015230583A JP2015230583A (ja) | 2015-12-21 |
JP6345993B2 true JP6345993B2 (ja) | 2018-06-20 |
Family
ID=54887323
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014116428A Expired - Fee Related JP6345993B2 (ja) | 2014-06-05 | 2014-06-05 | 座標検出装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6345993B2 (ja) |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5319100B2 (ja) * | 2007-10-31 | 2013-10-16 | ローム株式会社 | ソースドライバおよびそれを用いた液晶ディスプレイ装置 |
KR100955339B1 (ko) * | 2008-04-22 | 2010-04-29 | 주식회사 애트랩 | 접촉 및 접근을 감지할 수 있는 디스플레이 패널과디스플레이 장치 및 이 패널을 이용하는 접촉 및 접근 감지방법 |
KR101519980B1 (ko) * | 2008-12-24 | 2015-05-14 | 삼성디스플레이 주식회사 | 터치 위치 검출 방법 및 장치와 이를 갖는 터치스크린 표시장치 |
JP2011089937A (ja) * | 2009-10-23 | 2011-05-06 | Seiko Instruments Inc | 静電検出装置及びそれを用いた静電検出方法 |
JP2013152680A (ja) * | 2012-01-26 | 2013-08-08 | Japan Display Central Co Ltd | 表示装置及び表示パネル |
US20130207899A1 (en) * | 2012-02-09 | 2013-08-15 | Po-Hsien Wang | Touch-sensing display device |
JP2014021845A (ja) * | 2012-07-20 | 2014-02-03 | Japan Display Inc | 表示装置 |
JP6263340B2 (ja) * | 2013-07-04 | 2018-01-17 | 京セラディスプレイ株式会社 | 液晶表示装置 |
-
2014
- 2014-06-05 JP JP2014116428A patent/JP6345993B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2015230583A (ja) | 2015-12-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN107656658B (zh) | 显示装置及其驱动方法 | |
US11861089B2 (en) | Driving circuit of a touch display panel for reducing parasitic capacitances | |
US9542026B2 (en) | Display device and driving method thereof | |
US20210223938A1 (en) | Touch Display Device, Data Driving Circuit, and Driving Method | |
US9519385B2 (en) | Semiconductor device and electronic device | |
US20170277931A1 (en) | Sensor and sensor-equipped display device | |
CN108021275B (zh) | 栅极驱动器和使用其的具有内嵌式触摸传感器的显示装置 | |
US11650682B2 (en) | Touch display device, data driving circuit, and touch sensing method for simultaneously performing touch sensing during display driving | |
US11650689B2 (en) | Touch display device, driving circuit, and driving method | |
CN104036736A (zh) | 驱动器ic及显示输入装置 | |
CN103853406A (zh) | 半导体装置以及电子设备 | |
JP2019067395A (ja) | タッチ表示装置、タッチ表示パネル、及び駆動回路 | |
KR20150000586A (ko) | 표시장치 및 그 구동방법 | |
CN110716659A (zh) | 触摸显示面板和触摸显示装置 | |
US11562707B2 (en) | Liquid crystal display device configured for speeding up gate drive of pixel transistors | |
KR102202869B1 (ko) | 표시장치 및 그 구동방법 | |
JP6345993B2 (ja) | 座標検出装置 | |
US11768563B2 (en) | Touch display device | |
KR101859967B1 (ko) | 플렉서블 인쇄회로보드를 포함한 표시장치 | |
CN113035122A (zh) | 驱动面板的集成电路和定时控制器 | |
KR20170080308A (ko) | 터치패널을 구비한 표시장치 | |
JP2023076804A (ja) | タッチ駆動回路及びタッチディスプレイ装置 | |
KR20200126186A (ko) | 터치 회로, 터치 디스플레이 장치 및 그 구동 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20170510 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20180117 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20180123 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20180322 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20180508 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20180524 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6345993 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |