JP5358082B2 - ソースドライバおよびそれを用いた液晶ディスプレイ装置 - Google Patents

Description

本発明は、液晶パネルの駆動技術に関し、特にデータ線を反転駆動するソースドライバに関する。

液晶パネルは、複数のデータ線と、データ線と直交するように配置される複数の走査線と、データ線および走査線の交点にマトリクス状に配置された複数のＴＦＴ（Thin Film Transistor）を備える。液晶パネルを駆動するために、複数の走査線を順に選択するゲートドライバ回路と、各データ線に輝度に応じた電圧を印加するソースドライバが設けられる。

データ線に直流電圧を連続的に印加すると液晶パネルが劣化するという問題がある。この問題を解決するために、近年では各データ線に対して極性が異なる電圧を交流的に交互に印加する方式（反転駆動方式）が主流となっている。
特開平８−３２０６７４号公報

液晶パネルを反転駆動する場合、まず第１極性の駆動電圧をあるデータ線に印加する。このとき、データ線の寄生容量が充電される。第１極性と所定の基準電位と対称なレベルを有する第２極性の駆動電圧をデータ線に印加する。この際に、データ線の寄生容量に蓄えられた電荷は放電される。このときの放電電流は接地に対して捨て電流として流れることになる。つまり、液晶パネルを反転駆動すると、消費電力が増大するという問題がある。さらに、消費電力の増大にともなう発熱も問題となる。

本発明は係る状況に鑑みてなされたものであり、その目的は、消費電力を低減した液晶パネルのソースドライバの提供にある。

本発明のある態様は、液晶パネルの複数のデータ線を反転駆動するソースドライバに関する。このソースドライバは、隣接する２本のデータ線ごとに設けられた、第１極性の駆動電圧を生成するハイサイドアンプと、第１極性と反対の第２極性の駆動電圧を生成するローサイドアンプと、ハイサイドアンプとローサイドアンプにより生成された２つの駆動電圧を、２本のデータ線に切りかえて出力する出力スイッチと、を備える。ハイサイドアンプの低電位側の電源端子およびローサイドアンプの高電位側の電源端子は共通のチャージシェアキャパシタに接続される。
第１極性とは、所定の基準電位よりも高い電圧レベルをいい、第２極性とは、その基準電位よりも低い電圧レベルをいう。

この態様によると、従来捨てられていた電流の一部をチャージシェアキャパシタに転送して再利用することができ、消費電力を低減することができる。

複数のハイサイドアンプおよび複数のローサイドアンプをセグメント化し、同一のセグメントに含まれるハイサイドアンプおよびローサイドアンプに、共通のチャージシェアキャパシタを接続してもよい。セグメントは、隣接するいくつかのハイサイドアンプおよびローサイドアンプを単位としてもよいし、駆動する画素の色を単位としてもよい。

ある態様のソースドライバは、チャージシェアキャパシタの電圧を所定の電位に安定化させるレギュレータをさらに備えてもよい。レギュレータを設けることにより、データ線に供給される駆動電圧が大きく変動した場合であっても、ハイサイドアンプとローサイドアンプの電源電圧を安定化させることができる。

レギュレータは、チャージシェアキャパシタの電圧を、ハイサイドアンプの高電位側の電源電圧と、ローサイドアンプの低電位側の電源電圧との中点電圧を目標値として安定化させてもよい。

ある態様のソースドライバは、各データ線とチャージシェアキャパシタの間に設けられたチャージシェアスイッチをさらに備えてもよい。
この場合、チャージシェアスイッチをオンすることにより、データ線上の電荷を、チャージシェアキャパシタに転送することができる。

ある態様のソースドライバは、ハイサイドアンプによって一方のデータ線を、ローサイドアンプによって他方のデータ線を駆動するように出力スイッチを設定するステップと、出力スイッチをオフ状態とし、チャージシェアスイッチをオンするステップと、ハイサイドアンプによって他方のデータ線を、ローサイドアンプによって一方のデータ線を駆動するように出力スイッチを設定するステップと、出力スイッチをオフ状態とし、チャージシェアスイッチをオンするステップと、を繰り返す。

本発明の別の態様は、液晶ディスプレイ装置である。この装置は、液晶パネルと、液晶パネルのデータ線を駆動する上述のいずれかのソースドライバと、液晶パネルの走査線を駆動するゲートドライバ回路と、を備える。

この態様によると、液晶ディスプレイの消費電力を低減でき、発熱量を低減することができる。

なお、以上の構成要素の任意の組合せや本発明の構成要素や表現を、方法、装置、システムなどの間で相互に置換したものもまた、本発明の態様として有効である。

本発明によれば、ソースドライバの消費電力を低減できる。

以下、本発明を好適な実施の形態をもとに図面を参照しながら説明する。各図面に示される同一または同等の構成要素、部材、処理には、同一の符号を付するものとし、適宜重複した説明は省略する。また、実施の形態は、発明を限定するものではなく例示であって、実施の形態に記述されるすべての特徴やその組み合わせは、必ずしも発明の本質的なものであるとは限らない。

本明細書において、「部材Ａが部材Ｂに接続された状態」とは、部材Ａと部材Ｂが物理的に直接的に接続される場合や、部材Ａと部材Ｂが、電気的な接続状態に影響を及ぼさない他の部材を介して間接的に接続される場合も含む。同様に、「部材Ｃが、部材Ａと部材Ｂの間に設けられた状態」とは、部材Ａと部材Ｃ、あるいは部材Ｂと部材Ｃが直接的に接続される場合のほか、電気的な接続状態に影響を及ぼさない他の部材を介して間接的に接続される場合も含む。

図１は、実施の形態に係るソースドライバ１００を備えた液晶ディスプレイ２００の構成を示す回路図である。

液晶ディスプレイ２００は、ソースドライバ１００、ゲートドライバ１１０、液晶パネル１２０、タイミングコントローラ１３０を備える。

液晶パネル１２０は、ｍ本のデータ線ＬＤと、ｎ本の走査線ＬＳを備え、データ線ＬＤと走査線ＬＳの交点にはマトリクス状に配置された画素回路が設けられる。図１には画素ごとのＴＦＴのみが示される。ｉ行ｊ列目のＴＦＴｉｊのゲートは、ｊ列目の走査線ＬＳｊに接続され、そのソースは、ｉ行目のデータ線ＬＤｉに接続される。

ゲートドライバ１１０は、タイミングコントローラ１３０からのデータを受け、複数の走査線ＬＳ１〜ＬＳｎに順に電圧を与え、選択していく。ソースドライバ１００は、タイミングコントローラ１３０からの輝度データを受け、複数のデータ線ＬＤ１〜ＬＤｍに、輝度データに応じた駆動電圧を供給する。ソースドライバ１００は、所定の基準電圧より高い第１極性の駆動電圧と、基準電圧より低い第２極性の駆動電圧を、データ線ＬＤに対して交互に印加する反転駆動を行う。

ソースドライバ１００は一つの半導体基板上に一体集積化された機能ＩＣである。ソースドライバ１００の出力端子Ｐ１〜Ｐｍはそれぞれ、データ線ＬＤ１〜ＬＤｍ（以下、データ線ＬＤと総称する）と接続される。また、ソースドライバ１００のデータ入力端子１０２には、画素ごとの輝度データが入力される。キャパシタ端子１０４には、後述する電荷保持用のチャージシェアキャパシタＣ１が接続される。

隣り合う２本のデータ線ＬＤはペアを形成する。すなわち、データ線ＬＤ１とＬＤ２は第１のペアをなし、データ線ＬＤ３とＬＤ４は第２のペアをなす。一般化すると、データ線ＬＤ（２ｉ−１）とＬＤ（２ｉ）は第ｉ番目のペアをなしている。

ソースドライバ１００は、ペアをなす２本のデータ線ごとに、ハイサイドアンプＨＡＭＰ、ローサイドアンプＬＡＭＰ、出力スイッチＳＷを備える。
つまり、データ線ＬＤのｉ番目のペアに対しては、ハイサイドアンプＨＡＭＰであるドライバアンプＤＲＶ（２ｉ−１）と、ローサイドアンプＬＡＭＰであるドライバアンプＤＲＶ（２ｉ）と、出力スイッチＳＷが設けられる。ドライバアンプは演算増幅器を利用したボルテージフォロア回路として構成される。

ハイサイドアンプＨＡＭＰは、第１極性の駆動電圧Ｖｐを生成する。ローサイドアンプＬＡＭＰは、第１極性と反対の第２極性の駆動電圧Ｖｎを生成する。出力スイッチＳＷは、ハイサイドアンプＨＡＭＰにより生成された駆動電圧ＶｐとローサイドアンプＬＡＭＰにより生成された駆動電圧Ｖｎを、２本のデータ線ＬＤ（２ｉ−１）とＬＤ（２ｉ）に交互に切りかえて出力する。

図１の出力スイッチＳＷは、２つのスイッチＳＷＡ、ＳＷＢを含む。ストレート接続状態において、スイッチＳＷＡはハイサイドアンプＨＡＭＰの出力電圧Ｖｐを選択し、スイッチＳＷＢはローサイドアンプＬＡＭＰの出力電圧Ｖｎを選択する。クロス接続状態において、スイッチＳＷＡはローサイドアンプＬＡＭＰの出力電圧Ｖｎを選択し、スイッチＳＷＢはハイサイドアンプＨＡＭＰの出力電圧Ｖｐを選択する。

駆動信号生成部１０はデータ入力端子１０２を介して画素ごとの輝度データを受け、各データ線ＬＤに供給すべき信号をデジタル値で生成する。データ線ＬＤごとのデジタル値は、デジタルアナログ変換器ＤＡＣ１〜ＤＡＣｍに出力される。デジタルアナログ変換器ＤＡＣ１〜ＤＡＣｍは、デジタル値をアナログ電圧に変換し、対応するドライバアンプＤＲＶ１〜ＤＲＶｍへと出力する。ドライバアンプＤＲＶは、入力されたアナログ電圧に応じた駆動電圧Ｖｐ、Ｖｎを生成する。

ハイサイドアンプＨＡＭＰの高電位側の電源端子には、第１の固定電圧として電源電圧ＡＶＤＤが供給される。ローサイドアンプＬＡＭＰの低電位側の電源端子には、第２の固定電圧として接地電圧ＧＮＤが印加される。なお、ローサイドアンプＬＡＭＰの低電位側の電源端子には、第２の固定電圧として、接地電圧に替えて負の電源電圧−ＡＶＤＤが供給されてもよい。あるいは、ハイサイドアンプＨＡＭＰの高電位側の電源端子には、第１の固定電圧として、電源電圧ＡＶＤＤに替えて接地電圧ＧＮＤが供給され、ローサイドアンプＬＡＭＰの低電位側の電源端子には、第２の固定電圧として負の電源電圧−ＡＶＤＤが供給されてもよい。つまり、第１の固定電圧と第２の固定電圧は任意である。

ハイサイドアンプＨＡＭＰの低電位側の電源端子と、ローサイドアンプＬＡＭＰの高電位側の電源端子は、キャパシタ端子１０４を介して共通のチャージシェアキャパシタＣ１に接続される。したがって、チャージシェアキャパシタＣ１の一端、つまりキャパシタ端子１０４の電圧（以下、キャパシタ電圧ともいう）Ｖｃが、ハイサイドアンプＨＡＭＰの下側の電源電圧として供給され、ローサイドアンプＬＡＭＰの上側の電源電圧として供給される。

ソースドライバ１００は、チャージシェアキャパシタＣ１の一端の電圧を所定の電位に安定化させるレギュレータ２０をさらに備える。レギュレータ２０は、チャージシェアキャパシタＣ１の電圧を、ハイサイドアンプＨＡＭＰの高電位側の電源電圧ＡＶＤＤと、ローサイドアンプＬＡＭＰの低電位側の電源電圧ＧＮＤとの中点電圧ＡＶＤＤ／２を目標値として安定化させることが望ましい。ただし目標値の電圧は、ＡＶＤＤ／２に限定されず、ハイサイドアンプＨＡＭＰとローサイドアンプＬＡＭＰが、データ線に供給すべき駆動電圧を全範囲にわたり生成できればよい。別の観点からいえば、チャージシェアキャパシタＣ１の目標電圧を、駆動電圧の第１極性と第２極性の境界である基準電圧に一致させることが望ましい。

ソースドライバ１００は、各データ線ＬＤ１〜ＬＤｎとチャージシェアキャパシタＣ１の間に設けられたチャージシェアスイッチＳＷＣ１〜ＳＷＣｍおよびＳＷＣ０をさらに備える。

以上がソースドライバ１００の構成である。続いて、ソースドライバ１００の動作を説明する。図２（ａ）〜（ｄ）は、図１のソースドライバ１００の状態遷移を示す回路図である。図３は、図１のソースドライバ１００の動作波形図である。

図２（ａ）〜（ｄ）は、ペアをなす２つのデータ線ＬＤ１、ＬＤ２を駆動する２つのドライバアンプＤＲＶ１、ＤＲＶ２の周辺の回路のみを示す。ハイサイドアンプＨＡＭＰ、ローサイドアンプＬＡＭＰは、いずれもプッシュプル形式の出力段を備える。ハイサイドアンプＨＡＭＰは、出力段として電源電圧ＡＶＤＤとキャパシタ電圧Ｖｃの間に直列に接続されたＰチャンネルＭＯＳＦＥＴ（以下、第１トランジスタＭ１という）およびＮチャンネルＭＯＳＦＥＴ（以下、第２トランジスタＭ２という）を備える。また、ローサイドアンプＬＡＭＰは、出力段としてキャパシタ電圧Ｖｃと接地電圧ＧＮＤの間に直列に接続されたＰチャンネルＭＯＳＦＥＴ（以下、第３トランジスタＭ３という）およびＮチャンネルＭＯＳＦＥＴ（以下、第４トランジスタＭ４という）を含む。ハイサイドアンプＨＡＭＰおよびローサイドアンプＬＡＭＰの入力差動段や増幅段は省略されている。

ソースドライバ１００は、ゲートドライバ１１０の走査線ＬＳの選択動作と同期して、以下で説明するφ１、φ１２、φ２、φ２１の状態を繰り返す。

φ１． ゲートドライバ１１０がｊ番目の走査線ＬＳｊを選択するとき、ソースドライバ１００は、データ線ＬＤ１を第１極性の駆動電圧Ｖｐで、データ線ＬＤ２を第２極性の駆動電圧Ｖｎで駆動する。この状態を第１状態φ１という。第１状態φ１において、出力スイッチＳＷは、ハイサイドアンプＨＡＭＰによって一方のデータ線ＬＤ１が、ローサイドアンプＬＡＭＰによって他方のデータ線ＬＤ２が駆動されるように設定される。このとき、チャージシェアスイッチＳＷＣ１、ＳＷＣ２、ＳＷＣ０はすべてオフに設定される。図２（ａ）は、第１状態φ１の等価回路を示す。

φ２． ゲートドライバ１１０がｊ＋１番目の走査線ＬＳｊ＋１を選択するとき、ソースドライバ１００は、データ線ＬＤ１を第２極性の駆動電圧Ｖｎで、データ線ＬＤ２を第１極性の駆動電圧Ｖｐで駆動する。この状態を第２状態φ２という。第２状態φ２において、出力スイッチＳＷは、ハイサイドアンプＨＡＭＰによって他方のデータ線ＬＤ２が、ローサイドアンプＬＡＭＰによって一方のデータ線ＬＤ１が駆動されるように設定される。このとき、チャージシェアスイッチＳＷＣ１、ＳＷＣ２、ＳＷＣ０はすべてオフに設定される。図２（ｃ）は、第２状態φ２の等価回路を示す。

ソースドライバ１００は、ゲートドライバ１１０による走査線ＬＳの駆動タイミングと同期して、第１状態φ１、第２状態φ２を交互に繰り返す。第１状態φ１から第２状態φ２の遷移期間および第２状態φ２から第１状態φ１への遷移期間には、以下の状態が設定される。

φ１２． 第１状態φ１から第２状態φ２に遷移するタイミングで、ソースドライバ１００は、第１遷移状態φ１２に設定される。第１遷移状態φ１２において、出力スイッチＳＷはオフ状態となり、ハイサイドアンプＨＡＭＰおよびローサイドアンプＬＡＭＰは、データ線ＬＤ１、ＬＤ２と切り離される。このとき、チャージシェアスイッチＳＷＣ１、ＳＷＣ２、ＳＷＣ０はすべてオンに設定される。図２（ｂ）は、第１遷移状態φ１２の等価回路を示す。

φ２１． 第２状態φ２から第１状態φ１に遷移するタイミングで、ソースドライバ１００は、第２遷移状態φ２１に設定される。第２遷移状態φ２１において、出力スイッチＳＷはオフ状態となり、ハイサイドアンプＨＡＭＰおよびローサイドアンプＬＡＭＰは、データ線ＬＤ１、ＬＤ２と切り離される。このとき、チャージシェアスイッチＳＷＣ１、ＳＷＣ２、ＳＷＣ０はすべてオンに設定される。図２（ｄ）は、第２遷移状態φ２１の等価回路を示す。第１遷移状態φ１２と第２遷移状態φ２１の回路状態は同じである。

その後、第１状態φ１に遷移し、ｊ＋２番目の走査線ＬＳｊ＋２を駆動する。

つまり、ソースドライバ１００は、走査線ＬＳの駆動タイミングと同期して、第１状態φ１、第１遷移状態φ１２、第２状態φ２、第２遷移状態φ２１を順に繰り返す。

図３のタイムチャートを参照する。第１状態φ１において、データ線ＬＤ１の電位Ｖｄ１は、時間とともに上昇し、輝度に応じた第１極性の目標電圧に設定される。また、データ線ＬＤ２の電位Ｖｄ２は、時間とともに低下し、輝度に応じた第２極性の目標電圧に設定される。

続く第１遷移状態φ１２において、チャージシェアスイッチＳＷＣ１、ＳＷＣ２、ＳＷＣ０がオンし、データ線ＬＤ１、ＬＤ２がチャージシェアキャパシタＣ１と接続される。その結果、データ線ＬＤ１、ＬＤ２の電位Ｖｄ１、Ｖｄ２は、キャパシタ電圧Ｖｃと一致する。

続く第２状態φ２において、データ線ＬＤ１の電位Ｖｄ１は、時間とともに低下し、輝度に応じた第２極性の目標電圧に設定される。また、データ線ＬＤ２の電位Ｖｄ２は、時間とともに上昇し、輝度に応じた第１極性の目標電圧に設定される。

続く第２遷移状態φ２１において、チャージシェアスイッチＳＷＣ１、ＳＷＣ２、ＳＷＣ０がオンし、データ線ＬＤ１、ＬＤ２がチャージシェアキャパシタＣ１と接続される。その結果、データ線ＬＤ１、ＬＤ２の電位Ｖｄ１、Ｖｄ２は、キャパシタ電圧Ｖｃと一致する。

実施の形態に係るソースドライバ１００によれば、ハイサイドアンプＨＡＭＰのシンク電流（吸い込み電流）は、第２トランジスタＭ２を介してチャージシェアキャパシタＣ１に流れ込む。また、ローサイドアンプＬＡＭＰのソース電流（吐き出し電流）は、チャージシェアキャパシタＣ１から第３トランジスタＭ３を介してデータ線へと供給される。言い換えれば、ハイサイドアンプＨＡＭＰによってデータ線に供給した電荷を、チャージシェアキャパシタＣ１に回収し、その電荷を、ローサイドアンプＬＡＭＰの電源として利用することができる。

その結果、従来のように、各データ線の駆動電圧の極性を切りかえる度に接地に捨てていた電流を低減することができる。実施の形態に係るソースドライバ１００は、従来に比べて消費電力を５０％近く低減することが可能となる。消費電力の低減にともない、回路の発熱も大幅に削減できる。

また、実施の形態では、ハイサイドアンプＨＡＭＰは電源電圧ＡＶＤＤとキャパシタ電圧Ｖｃを受けて動作し、ローサイドアンプＨＡＭＰはキャパシタ電圧Ｖｃと接地電圧ＧＮＤを受けて動作する。Ｖｃ＝ＡＶＤＤ／２に設定される場合、各アンプの動作電圧範囲は、ＡＶＤＤ／２となる。

これに対して、従来のソースドライバでは、チャージシェアキャパシタＣ１を設けずに、ハイサイドアンプとローサイドアンプの両方を、電源電圧ＡＶＤＤと接地電圧ＧＮＤを与えて動作させていた。つまり、従来において、各アンプの動作電圧範囲はＡＶＤＤであった。つまり、本実施の形態に係るソースドライバ１００によれば、従来のソースドライバに比べて、各アンプに印加される電圧が低減されるため、消費電力を低減することが可能となる。また、低耐圧プロセスを利用することができるため、回路面積を削減することも可能である。

また、キャパシタ電圧Ｖｃを安定化させるレギュレータ２０を設けることにより、ハイサイドアンプＨＡＭＰ、ローサイドアンプＬＡＭＰの動作を安定化させることができる。

さらに、チャージシェアスイッチＳＷＣを設けることにより、データ線ＬＤの電位を輝度に対応する電圧に遷移させる前に、レギュレータ２０の目標値に設定することができる。レギュレータ２０の目標値は、輝度が０に相当する電圧と一致することが望ましい。

上記実施の形態は例示であり、それらの各構成要素や各処理プロセスの組合せにいろいろな変形例が可能なこと、またそうした変形例も本発明の範囲にあることは当業者に理解されるところである。

実施の形態では、すべてのドライバアンプＤＲＶ１〜ＤＲＶｍに対して、共通のチャージシェアキャパシタＣ１を設ける場合を説明したが、ドライバアンプをセグメント化し、セグメントごとにチャージシェアキャパシタＣ１を設けてもよい。セグメント化することにより、チャージシェアキャパシタＣ１ひとつ当たりの容量を減らすことができ、ＣＲ時定数を小さくできるため、回路動作を高速化できる。

セグメントは、隣接するいくつかのドライバアンプを単位としてもよい。隣接する画素の輝度は確率的に近似する場合が多いため、これらをセグメント化することにより、高速動作が期待できる。さらにこの場合、回路のレイアウトの観点から有利である。あるいはセグメントを、画素の色を単位としてもよい。

実施の形態では、チャージシェアキャパシタＣ１をソースドライバ１００の外部に外付けする場合を説明したが、これをソースドライバ１００に内蔵してもよい。

以上、実施の形態にもとづき、本発明を説明したが、実施の形態は、本発明の原理、応用を示しているにすぎないことはいうまでもなく、実施の形態には、請求の範囲に規定された本発明の思想を離脱しない範囲において、多くの変形例や配置の変更が可能であることはいうまでもない。

実施の形態に係るソースドライバを備えた液晶ディスプレイの構成を示す回路図である。 図２（ａ）〜（ｄ）は、図１のソースドライバの状態遷移を示す回路図である。 図１のソースドライバの動作波形図である。

符号の説明

ＨＡＭＰ…ハイサイドアンプ、ＬＡＭＰ…ローサイドアンプ、ＤＲＶ…ドライバ、１０…駆動信号生成部、２０…レギュレータ、Ｃ１…チャージシェアキャパシタ、１００…ソースドライバ、１０２…データ入力端子、１０４…キャパシタ端子、１１０…ゲートドライバ、１２０…液晶パネル、１３０…タイミングコントローラ、ＳＷｃ…チャージシェアスイッチ、２００…液晶ディスプレイ。

Claims (5)

1. 液晶パネルの複数のデータ線を反転駆動するソースドライバであって、
   隣接する２本のデータ線ごとに設けられた、
   第１極性の駆動電圧を生成するハイサイドアンプと、
   前記第１極性と反対の第２極性の駆動電圧を生成するローサイドアンプと、
   前記ハイサイドアンプと前記ローサイドアンプにより生成された２つの駆動電圧を、前記２本のデータ線に切りかえて出力する出力スイッチであって、（i）前記ハイサイドアンプが一方のデータ線に接続され、前記ローサイドアンプが他方のデータ線に接続される第１状態と、（ii）前記ハイサイドアンプが前記他方のデータ線に接続され、前記ローサイドアンプが前記一方のデータ線に接続される第２状態と、（iii）前記ハイサイドアンプおよび前記ローサイドアンプが、前記２本のデータ線から切り離される遷移状態と、が切りかえ可能な出力スイッチと、
   前記ハイサイドアンプの低電位側の電源端子および前記ローサイドアンプの高電位側の電源端子に共通に接続されたチャージシェア用キャパシタと、
   各データ線と前記チャージシェア用キャパシタの間に設けられたチャージシェアスイッチと、
   を備え、
   前記出力スイッチを前記第１状態とし、前記ハイサイドアンプによって一方のデータ線を、前記ローサイドアンプによって他方のデータ線を駆動するステップと、
   前記出力スイッチを前記遷移状態とし、その状態で前記チャージシェアスイッチをオンし、その後オフするステップと、
   前記出力スイッチを前記第２状態とし、前記ハイサイドアンプによって前記他方のデータ線を、前記ローサイドアンプによって前記一方のデータ線を駆動するステップと、
   前記出力スイッチを前記遷移状態とし、その状態で前記チャージシェアスイッチをオンし、その後オフするステップと、
   を繰り返すことにより、
   複数のデータ線に蓄えられた電荷を、前記ハイサイドアンプの出力段のトランジスタおよび前記チャージシェアスイッチを介して、前記チャージシェア用キャパシタに一時的に回収し、その電荷を、前記ローサイドアンプの電源として利用可能に構成されることを特徴とするソースドライバ。
2. 前記チャージシェア用キャパシタの電圧を所定の電位に安定化させるレギュレータをさらに備えることを特徴とする請求項１に記載のソースドライバ。
3. 前記レギュレータは、前記チャージシェア用キャパシタの電圧を、前記ハイサイドアンプの高電位側の電源電圧と、前記ローサイドアンプの低電位側の電源電圧との中点電圧を目標値として安定化させることを特徴とする請求項２に記載のソースドライバ。
4. 複数のハイサイドアンプおよび複数のローサイドアンプをセグメント化し、同一のセグメントに含まれるハイサイドアンプおよびローサイドアンプに、共通のチャージシェア用キャパシタが接続されることを特徴とする請求項１に記載のソースドライバ。
5. 液晶パネルと、
   前記液晶パネルの複数のデータ線を駆動する請求項１から４のいずれかに記載のソースドライバと、
   前記液晶パネルの複数の走査線を駆動するゲートドライバ回路と、
   を備えることを特徴とする液晶ディスプレイ装置。

Images