JP3132470B2 - 液晶表示パネル駆動用電源回路とその消費電力低減方法 - Google Patents
液晶表示パネル駆動用電源回路とその消費電力低減方法Info
- Publication number
- JP3132470B2 JP3132470B2 JP10158917A JP15891798A JP3132470B2 JP 3132470 B2 JP3132470 B2 JP 3132470B2 JP 10158917 A JP10158917 A JP 10158917A JP 15891798 A JP15891798 A JP 15891798A JP 3132470 B2 JP3132470 B2 JP 3132470B2
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- amplifier
- output voltage
- output
- liquid crystal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3696—Generation of voltages supplied to electrode drivers
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
- G09G2330/02—Details of power systems and of start or stop of display operation
- G09G2330/021—Power management, e.g. power saving
- G09G2330/023—Power management, e.g. power saving using energy recovery or conservation
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Liquid Crystal Display Device Control (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Liquid Crystal (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、液晶表示パネル駆
動用電源回路とその消費電力低減方法に関する。
動用電源回路とその消費電力低減方法に関する。
【０００２】
【従来の技術】近年、様々な携帯電子機器における液晶
パネルの普及に伴い、液晶の電源回路として低消費化の
要求と、漢字などの表示によりより大きな表示パネルへ
の対応として、電源の出力インピーダンスの向上が要求
されている。図６は液晶パネル及び周辺駆動回路も含め
たブロック図である。表示パネルＭ４は多数の平行配線
を備えたガラス電極２枚の間に液晶を挟み電極が互いに
直交するように配置している構造となっている。
パネルの普及に伴い、液晶の電源回路として低消費化の
要求と、漢字などの表示によりより大きな表示パネルへ
の対応として、電源の出力インピーダンスの向上が要求
されている。図６は液晶パネル及び周辺駆動回路も含め
たブロック図である。表示パネルＭ４は多数の平行配線
を備えたガラス電極２枚の間に液晶を挟み電極が互いに
直交するように配置している構造となっている。
【０００３】この２つの電極のうち、通常、パネルの横
方向からコモン電極（又は、走査電極、ＣＯＭ電極）と
称される第１の電極が導出されており、一方、セグメン
ト電極（又はデータ電極、ＳＥＧ電極）と称される第２
の電極を縦方向から導出している。液晶を挟んでコモン
電極とセグメント電極とが交差する点は等価的には容量
（以下、画素容量と称す。）を構成し、各コモン電極と
セグメント電極との間に所定の電位差を印加することに
より、この画素容量に前記電位が印加され対応する液晶
が表示する。したがって、コモン電極の走査（選択）に
応じてセグメント電極の電位を表示データに応じて選ぶ
ことによりデータを表示することが可能となる。選択回
路Ｍ２、コモンドライバーＭ３、セグメントドライバー
Ｍ５は基本的にはアナログＭＯＳスイッチから成り、走
査及びデータ表示のタイミングに合わせてレベル電源回
路Ｍ１の所定の電圧レベルを選択して液晶パネルの電極
に電圧を印加している。図７は図６のレベル電源回路Ｍ
１で生成されたＶ１〜Ｖ５、ＶＥＥ（＝ＧＮＤ）をコモ
ンドライバーＭ３、セグメントドライバーＭ５で出力し
た時の出力波形の一例である。コモン出力はＣＯＭ１よ
り選択レベル（Ｖ１又は、ＧＮＤ）をシフトさせて走査
している。このコモン出力の走査に同期してセグメント
はデータ表示の有無に従い、選択レベル（Ｖ１又は、Ｇ
ＮＤ）、非選択レベル（Ｖ３，Ｖ４）を出力している。
液晶にかかる点灯・非点灯時に印加される電圧はＤＣ的
に印加すると液晶の劣化を早めるので一般的には選択レ
ベル、非選択レベルを一定期間毎に変化させることによ
りコモン電極と、セグメント電極の電位差を正・負と変
化させて、ＡＣ的に印加する方法がとられている。図７
はコモンの１スキャン毎に選択、非選択レベルを変化さ
せている例でフレーム反転方式と呼ばれている。このた
め、液晶駆動には多レベル出力電源が必要となる。しか
し、同時に、液晶表示装置の携帯化に伴い一般的に液晶
駆動用電源は低消費であることも必要である。そこで、
従来の電源回路として図９に見られる回路が使用されて
いる。液晶パネル駆動以外の無駄な電流を抑えるため、
分圧回路用抵抗Ｒ１〜Ｒ５は数１０ＫΩ〜数１００ＫΩ
の抵抗にして、流れるアイドリング電流を抑えている。
方向からコモン電極（又は、走査電極、ＣＯＭ電極）と
称される第１の電極が導出されており、一方、セグメン
ト電極（又はデータ電極、ＳＥＧ電極）と称される第２
の電極を縦方向から導出している。液晶を挟んでコモン
電極とセグメント電極とが交差する点は等価的には容量
（以下、画素容量と称す。）を構成し、各コモン電極と
セグメント電極との間に所定の電位差を印加することに
より、この画素容量に前記電位が印加され対応する液晶
が表示する。したがって、コモン電極の走査（選択）に
応じてセグメント電極の電位を表示データに応じて選ぶ
ことによりデータを表示することが可能となる。選択回
路Ｍ２、コモンドライバーＭ３、セグメントドライバー
Ｍ５は基本的にはアナログＭＯＳスイッチから成り、走
査及びデータ表示のタイミングに合わせてレベル電源回
路Ｍ１の所定の電圧レベルを選択して液晶パネルの電極
に電圧を印加している。図７は図６のレベル電源回路Ｍ
１で生成されたＶ１〜Ｖ５、ＶＥＥ（＝ＧＮＤ）をコモ
ンドライバーＭ３、セグメントドライバーＭ５で出力し
た時の出力波形の一例である。コモン出力はＣＯＭ１よ
り選択レベル（Ｖ１又は、ＧＮＤ）をシフトさせて走査
している。このコモン出力の走査に同期してセグメント
はデータ表示の有無に従い、選択レベル（Ｖ１又は、Ｇ
ＮＤ）、非選択レベル（Ｖ３，Ｖ４）を出力している。
液晶にかかる点灯・非点灯時に印加される電圧はＤＣ的
に印加すると液晶の劣化を早めるので一般的には選択レ
ベル、非選択レベルを一定期間毎に変化させることによ
りコモン電極と、セグメント電極の電位差を正・負と変
化させて、ＡＣ的に印加する方法がとられている。図７
はコモンの１スキャン毎に選択、非選択レベルを変化さ
せている例でフレーム反転方式と呼ばれている。このた
め、液晶駆動には多レベル出力電源が必要となる。しか
し、同時に、液晶表示装置の携帯化に伴い一般的に液晶
駆動用電源は低消費であることも必要である。そこで、
従来の電源回路として図９に見られる回路が使用されて
いる。液晶パネル駆動以外の無駄な電流を抑えるため、
分圧回路用抵抗Ｒ１〜Ｒ５は数１０ＫΩ〜数１００ＫΩ
の抵抗にして、流れるアイドリング電流を抑えている。
【０００４】しかし、出力インピーダンスが高いと容量
性負荷である液晶を駆動するのに波形が鈍り表示品位が
低下するので、抵抗分割された電圧をアンプ（Ｂ１〜Ｂ
５）を介して出力することにより、液晶駆動に必要な各
電圧レベルでの容量負荷の充電又は放電する電流駆動能
力を向上させている。但し、アンプ使用による消費電流
増加を抑える為、各アンプは外部よりバイアスによりバ
イアス電流を制限して内部電流及び各レベル出力に不要
な電流駆動能力を抑えている。図１０（ａ）は充電する
能力、（ｂ）は放電する能力のあるアンプであり、従来
例の図９においてアンプＢ１，Ｂ２，Ｂ４は図１０
（ａ）を、図９のアンプＢ３，Ｂ５は図１０（ｂ）の構
成をもつアンプである。電源電圧は回路内の最高位電位
（ＶＬＣＤ）と最低位電位（ＧＮＤ）である。図７
（ｃ）は具体的に点灯・非点灯の繰返し表示しているセ
グメント出力の波形例である。コモンの選択レベルが駆
動最高位電位Ｖ１の時をフレーム１、最低位電位ＧＮＤ
の場合をフレーム２とした場合、フレーム１では、セグ
メントはＶ４とＧＮＤ間を、フレーム２ではセグメント
はＶ１とＶ３のレベル選択する。今、ひとつのセグメン
トに着目すると、このセグメントはｎ本のコモンとの間
にｎ個の交差を持つ、即ち、ｎ個の表示画素（容量）を
各コモンに対して持っている。コモンは１フレーム内に
おいて常に１つのコモンだけが選択レベルを出力してい
るので、前記液晶画素容量のセグメントと異なる端子は
１つだけコモンの選択レベルと短絡してあり、残りｎ−
１個は非選択レベルと短絡しているようにみなせる。図
８（ａ）は図９の電源において図７（ｃ）のフレーム２
の動作時にコモンドライバー、セグメントドライバーが
動作した時の電圧レベルＶ１，Ｖ３を出力している電源
の電流の流れも含めた様子を表わしている。ここで、Ｃ
Ｌ１，ＣＬ２は１画素当たりの容量をＣｐとした場合、
ＣＬ１＝（ｎ−１）×Ｃｐ、ＣＬ２＝Ｃｐとなる。この
時、パネルが大きくなる（ｎが大きくなる）につれて負
荷容量は増加してしまい、各レベルの等価的な容量負荷
が大きくなるので、容量負荷を十分駆動出来るように出
力インピーダンスを低下させる必要がある。しかしなが
ら、近年の液晶表示機器の低消費化において上記アンプ
のバイアス電流も無視出来ない状況となっている。
性負荷である液晶を駆動するのに波形が鈍り表示品位が
低下するので、抵抗分割された電圧をアンプ（Ｂ１〜Ｂ
５）を介して出力することにより、液晶駆動に必要な各
電圧レベルでの容量負荷の充電又は放電する電流駆動能
力を向上させている。但し、アンプ使用による消費電流
増加を抑える為、各アンプは外部よりバイアスによりバ
イアス電流を制限して内部電流及び各レベル出力に不要
な電流駆動能力を抑えている。図１０（ａ）は充電する
能力、（ｂ）は放電する能力のあるアンプであり、従来
例の図９においてアンプＢ１，Ｂ２，Ｂ４は図１０
（ａ）を、図９のアンプＢ３，Ｂ５は図１０（ｂ）の構
成をもつアンプである。電源電圧は回路内の最高位電位
（ＶＬＣＤ）と最低位電位（ＧＮＤ）である。図７
（ｃ）は具体的に点灯・非点灯の繰返し表示しているセ
グメント出力の波形例である。コモンの選択レベルが駆
動最高位電位Ｖ１の時をフレーム１、最低位電位ＧＮＤ
の場合をフレーム２とした場合、フレーム１では、セグ
メントはＶ４とＧＮＤ間を、フレーム２ではセグメント
はＶ１とＶ３のレベル選択する。今、ひとつのセグメン
トに着目すると、このセグメントはｎ本のコモンとの間
にｎ個の交差を持つ、即ち、ｎ個の表示画素（容量）を
各コモンに対して持っている。コモンは１フレーム内に
おいて常に１つのコモンだけが選択レベルを出力してい
るので、前記液晶画素容量のセグメントと異なる端子は
１つだけコモンの選択レベルと短絡してあり、残りｎ−
１個は非選択レベルと短絡しているようにみなせる。図
８（ａ）は図９の電源において図７（ｃ）のフレーム２
の動作時にコモンドライバー、セグメントドライバーが
動作した時の電圧レベルＶ１，Ｖ３を出力している電源
の電流の流れも含めた様子を表わしている。ここで、Ｃ
Ｌ１，ＣＬ２は１画素当たりの容量をＣｐとした場合、
ＣＬ１＝（ｎ−１）×Ｃｐ、ＣＬ２＝Ｃｐとなる。この
時、パネルが大きくなる（ｎが大きくなる）につれて負
荷容量は増加してしまい、各レベルの等価的な容量負荷
が大きくなるので、容量負荷を十分駆動出来るように出
力インピーダンスを低下させる必要がある。しかしなが
ら、近年の液晶表示機器の低消費化において上記アンプ
のバイアス電流も無視出来ない状況となっている。
【０００５】例えば、抵抗Ｒ１〜Ｒ５を５００ＫΩにし
た場合。ＶＩ１＝１０Ｖの時、抵抗に流れるアイドリン
グ電流は １０Ｖ÷（５００ＫΩ×５）＝４μＡ に抑
えることが可能であるが、一方、図１０（ａ），（ｂ）
アンプの差動段、出力段においてバイアス電流を１μＡ
にした場合、電源回路において全アンプのバイアス電流
は（１＋１）×５個＝１０μＡとなる。以上の電流は負
荷を駆動していない状況でも流れる無駄な電流であり、
近年の駆動電源の低消費化において技術的な問題となっ
ている。
た場合。ＶＩ１＝１０Ｖの時、抵抗に流れるアイドリン
グ電流は １０Ｖ÷（５００ＫΩ×５）＝４μＡ に抑
えることが可能であるが、一方、図１０（ａ），（ｂ）
アンプの差動段、出力段においてバイアス電流を１μＡ
にした場合、電源回路において全アンプのバイアス電流
は（１＋１）×５個＝１０μＡとなる。以上の電流は負
荷を駆動していない状況でも流れる無駄な電流であり、
近年の駆動電源の低消費化において技術的な問題となっ
ている。
【０００６】また、この回路方式では、アンプによる液
晶負荷に対する充電・放電は回路内の最高位電位（ＶＬ
ＣＤ）と最低位電位（ＧＮＤ）との間に行われる為、ど
の電圧レベルを充電・放電するにも基本的にはアンプの
出力段のＭＯＳを介して最高位電位（ＶＬＣＤ）又は最
低位電位（ＧＮＤ）に放電しているだけであり、負荷駆
動の電流を全く再利用していないという問題がある。但
し、この問題に関しては別の従来例（特開平５−２５７
１２１号公報）によれば、図１１に見られるように抵抗
分割された各電位をアンプの電源電圧とする回路があ
る。この場合は、アンプで消費した電流は再びブリーダ
ー抵抗に利用されるが、抵抗は分圧用でもあるのでアン
プからの電流がレベルの変動を起こし表示品位の劣化を
招く場合がある。また、アンプの電源が５ＫΩ以上のイ
ンピーダンスをもつ為（従来例ではＲ１は５Ｋ〜１５Ｋ
Ω）、出力のインピーダンスは（電源インピーダンス＋
出力バッファのＯＮ抵抗）は分割抵抗以上になってしま
う点と電源インピーダンスが高いことによりノイズなど
でアンプの動作が不安定になってしまう。また、アンプ
の出力インピーダンスを抑えれば、前記分割抵抗が下が
り、この抵抗に流れる電流が増え、アンプ以上に消費電
流が増加してしまう問題がある。
晶負荷に対する充電・放電は回路内の最高位電位（ＶＬ
ＣＤ）と最低位電位（ＧＮＤ）との間に行われる為、ど
の電圧レベルを充電・放電するにも基本的にはアンプの
出力段のＭＯＳを介して最高位電位（ＶＬＣＤ）又は最
低位電位（ＧＮＤ）に放電しているだけであり、負荷駆
動の電流を全く再利用していないという問題がある。但
し、この問題に関しては別の従来例（特開平５−２５７
１２１号公報）によれば、図１１に見られるように抵抗
分割された各電位をアンプの電源電圧とする回路があ
る。この場合は、アンプで消費した電流は再びブリーダ
ー抵抗に利用されるが、抵抗は分圧用でもあるのでアン
プからの電流がレベルの変動を起こし表示品位の劣化を
招く場合がある。また、アンプの電源が５ＫΩ以上のイ
ンピーダンスをもつ為（従来例ではＲ１は５Ｋ〜１５Ｋ
Ω）、出力のインピーダンスは（電源インピーダンス＋
出力バッファのＯＮ抵抗）は分割抵抗以上になってしま
う点と電源インピーダンスが高いことによりノイズなど
でアンプの動作が不安定になってしまう。また、アンプ
の出力インピーダンスを抑えれば、前記分割抵抗が下が
り、この抵抗に流れる電流が増え、アンプ以上に消費電
流が増加してしまう問題がある。
【０００７】
【発明が解決しようとする課題】本発明の目的は、上記
した従来技術の欠点を改良し、特に、従来の液晶駆動用
電源回路より定常的な消費電流を抑えると共に、負荷駆
動時の充電・放電した電荷を再利用して動作時の消費電
流も抑え、また、その時にアンプの出力レベルを変動さ
せることなく、しかも、出力インピーダンスを下げるよ
うにして表示品位を向上させた新規な液晶表示パネル駆
動用電源回路とその消費電力低減方法を提供することに
ある。
した従来技術の欠点を改良し、特に、従来の液晶駆動用
電源回路より定常的な消費電流を抑えると共に、負荷駆
動時の充電・放電した電荷を再利用して動作時の消費電
流も抑え、また、その時にアンプの出力レベルを変動さ
せることなく、しかも、出力インピーダンスを下げるよ
うにして表示品位を向上させた新規な液晶表示パネル駆
動用電源回路とその消費電力低減方法を提供することに
ある。
【０００８】
【課題を解決するための手段】本発明は上記した目的を
達成するため、基本的には、以下に記載されたような技
術構成を採用するものである。即ち、本発明に係わる液
晶表示パネル駆動用電源回路の第１態様は、液晶表示パ
ネル駆動用の電位の高い高位側電源と、この電源より電
位の低い低位側電源と、前記二つの電源間に直列に設け
た複数の分圧用の抵抗器と、前記抵抗器の接続点の異な
る複数の電圧を液晶表示パネルに導くための複数のボル
テージフォロワ構成の増幅器とからなる液晶表示パネル
駆動用電源回路において、前記増幅器の第１の電源は、
この増幅器の出力電圧より高い出力電圧を出力端子に出
力する増幅器の出力電圧を第１の電源とすると共に、こ
の増幅器の出力電圧より高い出力電圧を出力端子に出力
する増幅器の内で最も低い出力電圧を出力端子に出力す
る増幅器の出力電圧を第１の電源とし、前記増幅器の第
２の電源は、この増幅器の出力電圧より低い出力電圧を
出力端子に出力する増幅器の出力電圧を第２の電源とす
ると共に、この増幅器の出力電圧より低い出力電圧を出
力端子に出力する増幅器の内で最も高い出力電圧を出力
端子に出力する増幅器の出力電圧を第２の電源とするよ
うに構成したことを特徴とするものであり、又、第２態
様は、液晶表示パネル駆動用の電位の高い高位側電源
と、この電源より電位の低い低位側電源と、前記二つの
電源間に直列に設けた複数の分圧用の抵抗器と、前記抵
抗器の接続点の異なる複数の電圧を液晶表示パネルに導
くための複数のボルテージフォロワ構成の増幅器とから
なる液晶表示パネル駆動用電源回路において、 前記増幅
器の第１の電源は、この増幅器の出力電圧より高い出力
電圧を出力端子に出力する増幅器の出力電圧を第１の電
源とすると共に、この増幅器の出力電圧より高い出力電
圧を出力端子に出力する増幅器の内で最も低くない出力
電圧を出力端子に出力する増幅器の出力電圧を第１の電
源とし、前記増幅器の第２の電源は、この増幅器の出力
電圧より低い出力電圧を出力端子に出力する増幅器の出
力電圧を第２の電源とすると共に、この増幅器の出力電
圧より低い出力電圧を出力端子に出力する増幅器の内で
最も高くない出力電圧を出力端子に出力する増幅 器の出
力電圧を第２の電源とするように構成したことを特徴と
するものであり、又、第３態様は、前記各増幅器の出力
端子と前記低位側電源との間にコンデンサを接続したこ
とを特徴とするものであり、又、第４態様は、液晶表示
パネル駆動用の電位の高い高位側電源と、この電源より
電位の低い低位側電源と、前記二つの電源間に直列に設
けた複数の分圧用の抵抗器と、前記抵抗器の接続点の異
なる複数の電圧を液晶表示パネルに導くための複数のボ
ルテージフォロワ構成の増幅器とからなる液晶表示パネ
ル駆動用電源回路において、 前記各増幅器の出力端子と
前記低位側電源との間にコンデンサを接続すると共に、
前記増幅器の第１の電源は、この増幅器の出力電圧より
高い出力電圧を出力端子に出力する増幅器の出力電圧を
第１の電源とすると共に、前記増幅器の第２の電源は、
この増幅器の出力電圧より低い出力電圧を出力端子に出
力する増幅器の出力電圧を第２の電源とし、前記コンデ
ンサに一時的に貯えられた電荷を他の増幅器の電源とし
て再利用するように構成したことを特徴とするものであ
り、又、第５態様は、前記増幅器をＭＯＳトランジスタ
で構成すると共に、このＭＯＳトランジスタを誘電体分
離された基板上に形成したことを特徴とするものであ
り、又、第６態様は、前記増幅器をＭＯＳトランジスタ
で構成すると共に、このＭＯＳトランジスタをＳＯＩ基
板上に形成したことを特徴とするものである。
達成するため、基本的には、以下に記載されたような技
術構成を採用するものである。即ち、本発明に係わる液
晶表示パネル駆動用電源回路の第１態様は、液晶表示パ
ネル駆動用の電位の高い高位側電源と、この電源より電
位の低い低位側電源と、前記二つの電源間に直列に設け
た複数の分圧用の抵抗器と、前記抵抗器の接続点の異な
る複数の電圧を液晶表示パネルに導くための複数のボル
テージフォロワ構成の増幅器とからなる液晶表示パネル
駆動用電源回路において、前記増幅器の第１の電源は、
この増幅器の出力電圧より高い出力電圧を出力端子に出
力する増幅器の出力電圧を第１の電源とすると共に、こ
の増幅器の出力電圧より高い出力電圧を出力端子に出力
する増幅器の内で最も低い出力電圧を出力端子に出力す
る増幅器の出力電圧を第１の電源とし、前記増幅器の第
２の電源は、この増幅器の出力電圧より低い出力電圧を
出力端子に出力する増幅器の出力電圧を第２の電源とす
ると共に、この増幅器の出力電圧より低い出力電圧を出
力端子に出力する増幅器の内で最も高い出力電圧を出力
端子に出力する増幅器の出力電圧を第２の電源とするよ
うに構成したことを特徴とするものであり、又、第２態
様は、液晶表示パネル駆動用の電位の高い高位側電源
と、この電源より電位の低い低位側電源と、前記二つの
電源間に直列に設けた複数の分圧用の抵抗器と、前記抵
抗器の接続点の異なる複数の電圧を液晶表示パネルに導
くための複数のボルテージフォロワ構成の増幅器とから
なる液晶表示パネル駆動用電源回路において、 前記増幅
器の第１の電源は、この増幅器の出力電圧より高い出力
電圧を出力端子に出力する増幅器の出力電圧を第１の電
源とすると共に、この増幅器の出力電圧より高い出力電
圧を出力端子に出力する増幅器の内で最も低くない出力
電圧を出力端子に出力する増幅器の出力電圧を第１の電
源とし、前記増幅器の第２の電源は、この増幅器の出力
電圧より低い出力電圧を出力端子に出力する増幅器の出
力電圧を第２の電源とすると共に、この増幅器の出力電
圧より低い出力電圧を出力端子に出力する増幅器の内で
最も高くない出力電圧を出力端子に出力する増幅 器の出
力電圧を第２の電源とするように構成したことを特徴と
するものであり、又、第３態様は、前記各増幅器の出力
端子と前記低位側電源との間にコンデンサを接続したこ
とを特徴とするものであり、又、第４態様は、液晶表示
パネル駆動用の電位の高い高位側電源と、この電源より
電位の低い低位側電源と、前記二つの電源間に直列に設
けた複数の分圧用の抵抗器と、前記抵抗器の接続点の異
なる複数の電圧を液晶表示パネルに導くための複数のボ
ルテージフォロワ構成の増幅器とからなる液晶表示パネ
ル駆動用電源回路において、 前記各増幅器の出力端子と
前記低位側電源との間にコンデンサを接続すると共に、
前記増幅器の第１の電源は、この増幅器の出力電圧より
高い出力電圧を出力端子に出力する増幅器の出力電圧を
第１の電源とすると共に、前記増幅器の第２の電源は、
この増幅器の出力電圧より低い出力電圧を出力端子に出
力する増幅器の出力電圧を第２の電源とし、前記コンデ
ンサに一時的に貯えられた電荷を他の増幅器の電源とし
て再利用するように構成したことを特徴とするものであ
り、又、第５態様は、前記増幅器をＭＯＳトランジスタ
で構成すると共に、このＭＯＳトランジスタを誘電体分
離された基板上に形成したことを特徴とするものであ
り、又、第６態様は、前記増幅器をＭＯＳトランジスタ
で構成すると共に、このＭＯＳトランジスタをＳＯＩ基
板上に形成したことを特徴とするものである。
【０００９】又、本発明に係る液晶表示パネル駆動用電
源回路の消費電力低減方法の態様は、電位の高い第１の
電源とこの第１の電源より電位の低い第２の第２の電源
と、前記第１の電源と第２の電源との間に直列に設けた
複数の分圧用の抵抗器と、前記抵抗器の接続点の異なる
複数の電圧を液晶表示パネルに導くための複数のボルテ
ージフォロワ構成の増幅器とからなる液晶表示パネル駆
動用電源回路の消費電力低減方法において、前記増幅器
の出力端子と前記第２の電源との間にコンデンサを接続
し、このコンデンサに一時的に貯えられた電荷を前記増
幅器の内の他の増幅器の電源に再利用することで消費電
力を低減することを特徴とするものである。
源回路の消費電力低減方法の態様は、電位の高い第１の
電源とこの第１の電源より電位の低い第２の第２の電源
と、前記第１の電源と第２の電源との間に直列に設けた
複数の分圧用の抵抗器と、前記抵抗器の接続点の異なる
複数の電圧を液晶表示パネルに導くための複数のボルテ
ージフォロワ構成の増幅器とからなる液晶表示パネル駆
動用電源回路の消費電力低減方法において、前記増幅器
の出力端子と前記第２の電源との間にコンデンサを接続
し、このコンデンサに一時的に貯えられた電荷を前記増
幅器の内の他の増幅器の電源に再利用することで消費電
力を低減することを特徴とするものである。
【００１０】
【発明の実施の形態】次に、本発明に係る液晶表示パネ
ル駆動用電源回路の実施の形態について図面を参照して
詳細に説明する。図１を参照すると、本発明の実施の形
態は抵抗分割（Ｒ１〜Ｒ５）で液晶駆動用の最高位電位
（ＶＩ１）と最低電位（ＧＮＤ）の２つの電位間を分圧
し、この分圧されたレベルを入力して液晶駆動能力が十
分な出力インピーダンスのアンプ（アンプバッファ）か
ら成る液晶駆動用の多電圧レベル出力電源回路におい
て、各アンプの出力と回路内電源電位（ＧＮＤ又はＶＬ
ＣＤ）との間にコンデンサー（Ｃ１〜Ｃ５）を挿入する
によりレベルの安定化をさせ、インピーダンスを低下さ
せる。この安定化された増幅器の出力レベルより高い電
圧（以下、高位レベル）を出力するアンプの出力を上位
側電源とし、前記出力より低い電圧（以下、下位レベ
ル）を出力するアンプの出力を下位側電源として構成す
る。
ル駆動用電源回路の実施の形態について図面を参照して
詳細に説明する。図１を参照すると、本発明の実施の形
態は抵抗分割（Ｒ１〜Ｒ５）で液晶駆動用の最高位電位
（ＶＩ１）と最低電位（ＧＮＤ）の２つの電位間を分圧
し、この分圧されたレベルを入力して液晶駆動能力が十
分な出力インピーダンスのアンプ（アンプバッファ）か
ら成る液晶駆動用の多電圧レベル出力電源回路におい
て、各アンプの出力と回路内電源電位（ＧＮＤ又はＶＬ
ＣＤ）との間にコンデンサー（Ｃ１〜Ｃ５）を挿入する
によりレベルの安定化をさせ、インピーダンスを低下さ
せる。この安定化された増幅器の出力レベルより高い電
圧（以下、高位レベル）を出力するアンプの出力を上位
側電源とし、前記出力より低い電圧（以下、下位レベ
ル）を出力するアンプの出力を下位側電源として構成す
る。
【００１１】次に、上記した電源回路の動作について図
１を使って説明する。従来例の回路（図９）においては
アンプの出力電圧レベルがどんなレベルであってもバイ
アス電流は回路内の最高位電位（ＶＬＣＤ）から最低位
電位（ＧＮＤ）に流れる。又、出力段による負荷駆動も
負荷に充電された電荷を最低位電位（ＧＮＤ）に放電す
る、又は最高位電位（ＶＬＣＤ）により充電するだけで
あり、各アンプにおいて独立した電流を消費していた。
本発明では、アンプの電源は当該アンプの出力電圧レベ
ルより上位、または下位の電圧レベルを電源電圧として
いる為、最高位電位（ＶＬＣＤ）とＶ２の電圧レベルを
電源電圧としている最上位アンプＡ１で消費されたバイ
アス電流はＶ２の電圧レベルに流れ込みコンデンサーＣ
２に一時的に蓄えられる。一方、中間位レベルのアンプ
Ａ３はＶ２とＶ４を電源電圧としている為、前記Ｖ２の
電圧レベルに流れ込んだ電流はアンプＡ３のバイアス電
流として再利用され、アンプＡ３に流れたバイアス電流
は再びＶ４レベルのコンデンサーＣ４に一時的に蓄えら
れる。Ｖ４は最低位アンプＡ５の電源であるので、前
記、電荷は再び最低位電位アンプＡ５のバイアス電流と
して利用される。同様に、アンプＡ４はＡ２で消費した
バイアス電流を再利用が可能となっている。
１を使って説明する。従来例の回路（図９）においては
アンプの出力電圧レベルがどんなレベルであってもバイ
アス電流は回路内の最高位電位（ＶＬＣＤ）から最低位
電位（ＧＮＤ）に流れる。又、出力段による負荷駆動も
負荷に充電された電荷を最低位電位（ＧＮＤ）に放電す
る、又は最高位電位（ＶＬＣＤ）により充電するだけで
あり、各アンプにおいて独立した電流を消費していた。
本発明では、アンプの電源は当該アンプの出力電圧レベ
ルより上位、または下位の電圧レベルを電源電圧として
いる為、最高位電位（ＶＬＣＤ）とＶ２の電圧レベルを
電源電圧としている最上位アンプＡ１で消費されたバイ
アス電流はＶ２の電圧レベルに流れ込みコンデンサーＣ
２に一時的に蓄えられる。一方、中間位レベルのアンプ
Ａ３はＶ２とＶ４を電源電圧としている為、前記Ｖ２の
電圧レベルに流れ込んだ電流はアンプＡ３のバイアス電
流として再利用され、アンプＡ３に流れたバイアス電流
は再びＶ４レベルのコンデンサーＣ４に一時的に蓄えら
れる。Ｖ４は最低位アンプＡ５の電源であるので、前
記、電荷は再び最低位電位アンプＡ５のバイアス電流と
して利用される。同様に、アンプＡ４はＡ２で消費した
バイアス電流を再利用が可能となっている。
【００１２】一方、バイアス電流だけでなく、各アンプ
における負荷駆動により消費された電流（電荷）も図９
の従来例のように負荷の充電、放電を最高位電位、最低
位電位を使って行なわず、各レベルの電荷を使うため、
前記バイアス電流と同じく再利用が可能である。また、
各レベルのコンデンサーと負荷容量との電荷分配により
電荷が各レベルのコンデンサーに回収されて、再びアン
プの電流として再利用される。
における負荷駆動により消費された電流（電荷）も図９
の従来例のように負荷の充電、放電を最高位電位、最低
位電位を使って行なわず、各レベルの電荷を使うため、
前記バイアス電流と同じく再利用が可能である。また、
各レベルのコンデンサーと負荷容量との電荷分配により
電荷が各レベルのコンデンサーに回収されて、再びアン
プの電流として再利用される。
【００１３】
【実施例】以下に、本発明に係わる液晶表示パネル駆動
用電源回路とその消費電力低減方法の具体例を図面を参
照しながら詳細に説明する。図１は、本発明に係わる液
晶表示パネル駆動用電源回路の具体例の構造を示す図で
あって、これらの図には、電位の高い第１の電源Ｖｌ１
とこの第１の電源Ｖｌ１より電位の低い第２の第２の電
源ＶＥＥと、前記第１の電源Ｖｌ１と第２の電源ＶＥＥ
との間に直列に設けた複数の分圧用の抵抗器（Ｒ１〜Ｒ
５）と、前記抵抗器（Ｒ１〜Ｒ５）の接続点の異なる複
数の電圧Ｖ１２，Ｖ１３，Ｖ１４，Ｖ１５を液晶表示パ
ネルに導くための複数のボルテージフォロワ構成の増幅
器（Ａ２〜Ａ５）とからなる液晶表示パネル駆動用電源
回路において、前記各増幅器（Ａ２〜Ａ５）の出力端子
と前記第２の電源ＶＥＥとの間にコンデンサ（Ｃ２〜Ｃ
４）を接続した液晶表示パネル駆動用電源回路が示され
ており、更に、前記増幅器Ａ３の第１の電源は、この増
幅器Ａ３の出力電圧Ｖ３より高い出力電圧を出力端子に
出力する増幅器Ａ２の出力電圧Ｖ２を第１の電源とする
と共に、前記増幅器Ａ３の第２の電源は、この増幅器Ａ
３の出力電圧より低い出力電圧を出力端子に出力する増
幅器Ａ４の出力電圧Ｖ４を第２の電源とするように構成
した増幅器Ａ３を含む液晶表示パネル駆動用電源回路が
示されている。
用電源回路とその消費電力低減方法の具体例を図面を参
照しながら詳細に説明する。図１は、本発明に係わる液
晶表示パネル駆動用電源回路の具体例の構造を示す図で
あって、これらの図には、電位の高い第１の電源Ｖｌ１
とこの第１の電源Ｖｌ１より電位の低い第２の第２の電
源ＶＥＥと、前記第１の電源Ｖｌ１と第２の電源ＶＥＥ
との間に直列に設けた複数の分圧用の抵抗器（Ｒ１〜Ｒ
５）と、前記抵抗器（Ｒ１〜Ｒ５）の接続点の異なる複
数の電圧Ｖ１２，Ｖ１３，Ｖ１４，Ｖ１５を液晶表示パ
ネルに導くための複数のボルテージフォロワ構成の増幅
器（Ａ２〜Ａ５）とからなる液晶表示パネル駆動用電源
回路において、前記各増幅器（Ａ２〜Ａ５）の出力端子
と前記第２の電源ＶＥＥとの間にコンデンサ（Ｃ２〜Ｃ
４）を接続した液晶表示パネル駆動用電源回路が示され
ており、更に、前記増幅器Ａ３の第１の電源は、この増
幅器Ａ３の出力電圧Ｖ３より高い出力電圧を出力端子に
出力する増幅器Ａ２の出力電圧Ｖ２を第１の電源とする
と共に、前記増幅器Ａ３の第２の電源は、この増幅器Ａ
３の出力電圧より低い出力電圧を出力端子に出力する増
幅器Ａ４の出力電圧Ｖ４を第２の電源とするように構成
した増幅器Ａ３を含む液晶表示パネル駆動用電源回路が
示されている。
【００１４】次に、本発明の具体例を更に詳細に説明す
る。図１を参照すると、抵抗Ｒ１〜Ｒ５からなる分割回
路により駆動最高電位（Ｖｌ１）を分圧する。一般にＲ
１〜Ｒ５の抵抗値としては無駄なアイドリング電流が流
れないようにするために数１０Ｋ〜数１００ＫΩに設定
する。次に、この各分圧レベルを受けて液晶負荷を駆動
可能とする為にアンプバッファ（Ａ１〜Ａ５）により出
力インピーダンスを低下させる。各電圧レベルのアンプ
（Ａ１〜Ａ５）の出力にはそれぞれコンデンサー（Ｃ１
〜Ｃ５）が付加されており、レベルを安定化させ、又、
インピーダンスを低下させると共に、流れ込んだ電荷を
蓄える役割をもつ。このコンデンサーとしては、各電圧
レベルが前記アンプ（Ａ２〜Ａ５）の電源としても使用
されても問題ないようにパネル負荷（１００×１００ド
ットのパネルで２〜４万ｐＦ）駆動に対して影響しない
ように全パネル容量の数１０〜数１０００倍程度になる
様に設定する（約０．１μＦ〜数１０μＦ）。アンプＡ
１〜Ａ５は図４（ａ），（ｂ）で示されるアンプであ
る。図７のセグメント波形、コモン波形を見るとＶ１，
Ｖ２，Ｖ４レベルはフレーム切り替え時を除けば、主に
液晶負荷を充電する（レベルを持ち上げる）能力が必要
であり、Ｖ３，Ｖ５レベルは放電する（レベルを持ち下
げる）能力が必要なのが分かる。その為、アンプＡ１，
Ａ２，Ａ４のアンプは図４（ａ）で示される様に出力段
がＰｃｈのＭＯＳを駆動する構成のアンプとなる。一
方、アンプＡ３，Ａ５は図４（ｂ）で示される様に出力
段がＮｃｈのＭＯＳを駆動する構成のアンプとなる。各
アンプは必要とされる電流能力以外は一定のバイアス電
流を流し、電流を抑えている。このアンプ（Ａ１〜Ａ
５）はそれぞれの各上位レベルのアンプの出力電圧と下
位レベルのアンプの出力電圧とを電源電圧とするため、
図５（ｂ）で示す完全ウェル分離プロセス（ＳＯＩプロ
セスなど）を用いることによりＭＯＳトランジスターの
バックゲート効果を無くし、中間電位を電源としてもア
ンプが正常動作するように設計する。
る。図１を参照すると、抵抗Ｒ１〜Ｒ５からなる分割回
路により駆動最高電位（Ｖｌ１）を分圧する。一般にＲ
１〜Ｒ５の抵抗値としては無駄なアイドリング電流が流
れないようにするために数１０Ｋ〜数１００ＫΩに設定
する。次に、この各分圧レベルを受けて液晶負荷を駆動
可能とする為にアンプバッファ（Ａ１〜Ａ５）により出
力インピーダンスを低下させる。各電圧レベルのアンプ
（Ａ１〜Ａ５）の出力にはそれぞれコンデンサー（Ｃ１
〜Ｃ５）が付加されており、レベルを安定化させ、又、
インピーダンスを低下させると共に、流れ込んだ電荷を
蓄える役割をもつ。このコンデンサーとしては、各電圧
レベルが前記アンプ（Ａ２〜Ａ５）の電源としても使用
されても問題ないようにパネル負荷（１００×１００ド
ットのパネルで２〜４万ｐＦ）駆動に対して影響しない
ように全パネル容量の数１０〜数１０００倍程度になる
様に設定する（約０．１μＦ〜数１０μＦ）。アンプＡ
１〜Ａ５は図４（ａ），（ｂ）で示されるアンプであ
る。図７のセグメント波形、コモン波形を見るとＶ１，
Ｖ２，Ｖ４レベルはフレーム切り替え時を除けば、主に
液晶負荷を充電する（レベルを持ち上げる）能力が必要
であり、Ｖ３，Ｖ５レベルは放電する（レベルを持ち下
げる）能力が必要なのが分かる。その為、アンプＡ１，
Ａ２，Ａ４のアンプは図４（ａ）で示される様に出力段
がＰｃｈのＭＯＳを駆動する構成のアンプとなる。一
方、アンプＡ３，Ａ５は図４（ｂ）で示される様に出力
段がＮｃｈのＭＯＳを駆動する構成のアンプとなる。各
アンプは必要とされる電流能力以外は一定のバイアス電
流を流し、電流を抑えている。このアンプ（Ａ１〜Ａ
５）はそれぞれの各上位レベルのアンプの出力電圧と下
位レベルのアンプの出力電圧とを電源電圧とするため、
図５（ｂ）で示す完全ウェル分離プロセス（ＳＯＩプロ
セスなど）を用いることによりＭＯＳトランジスターの
バックゲート効果を無くし、中間電位を電源としてもア
ンプが正常動作するように設計する。
【００１５】次に、実際の波形と各アンプの動作につい
て説明する。液晶駆動波形の一例を図７に示す。コモン
出力はＣＯＭ１から順次に選択レベル（フレーム１では
Ｖ１、フレーム２ではＧＮＤ）を出力し、選択レベルを
出力している１コモンを除き他のコモンは非選択レベル
（フレーム１ではＶ５、フレーム２ではＶ２）を出力す
ることにより表示ラインを走査している。一方、セグメ
ントラインは、走査されたコモンラインのドット部の表
示の有無に応じて選択レベル（フレーム１ではＧＮＤ、
フレーム２ではＶ１）と非選択レベル（フレーム１では
Ｖ４、フレーム２ではＶ３）を出力することによりコモ
ンとセグメントの交差する所望の液晶画素を表示してい
る。今、液晶駆動電源が最も電流を消費する表示・非表
示が交互に表示する場合を例にして説明する。この場
合、コモン波形は図７（ａ）であり、セグメント波形は
図７（ｃ）となる。コモンは表示状態にかかわらず１つ
だけ選択レベルで、残りのコモン波形は非選択波形が出
力される。従って、セグメント出力から見るとコモンと
セグメントの交差にできる１画素分の液晶負荷容量をＣ
ｐとすると、１つのセグメント端子にはコモン数分Ｃｐ
×ｎ個の画素容量がついており、一個の容量負荷の一端
はコモンの選択レベル（フレーム１では、ＧＮＤ、フレ
ーム２ではＶ１）と繋がっており、他の（ｎ−１）個の
容量負荷は非選択レベル（フレーム１ではＶ２、フレー
ム２ではＶ５）を出力している状態とみなせる。この時
のパネル負荷及び周辺部のスイッチを含めた回路の等価
的な動作を示しているのが図８（ｂ），（ｃ）である。
図８（ｂ）はフレーム２の時にセグメントが図７（ｃ）
の如く変化している様子を表す。図８（ｂ）左図が非表
示ドットを出力している状態を表し、図８（ｂ）右図は
表示ドットを出力している状態を表している。また、図
８（ｃ）左図はフレーム１の時の表示点に対する状態を
表し、図８（ｃ）右図は非表示時の状態を表す。ＣＬ２
は選択された画素でＣｐに等しい。また、ＣＬ１は残り
非選択コモン出力と１セグメントとの間に生じる画素を
表しているので（ｎ−１）×Ｃｐに等しい。ＩＢ１〜Ｉ
Ｂ４は各レベルのアンプに流しているバイアス電流であ
る。一般的には数μＡ程度を流し、アンプを正常動作さ
せるのに必要である。説明を分かりやすくするため、ア
ンプのバイアス電流ＩＢ１〜ＩＢ４はほぼ同じ値とす
る。（一般的にもアンプのバイアスはカレントミラー回
路などによりほぼ同じ値を取る。また、異なる場合でも
本回路では各バイアス電流の差異分が再利用出来ない可
能性があるだけある。）図８（ｂ）においてアンプＡ１
に流れたバイアス電流ＩＢ１はこのアンプの下位側電源
であるＶ２に流れ込みコンデンサーＣ２に蓄えられる。
一方、アンプＡ３はＶ２を上位側電源としている為、Ｖ
２よりバイアス電流ＩＢ３を消費する。この時、Ｖ２に
繋がっているコンデンサーＣ２には、ＩＢ１の電流が流
れ込み、ＩＢ３の電流が流れ出ることになる。先に定義
した様にＩＢ１＝ＩＢ３の場合、ＩＢ１で消費したアイ
ドリング電流を利用してアンプＡ３が動作するので、従
来では、アンプＢ１，Ｂ３に関して定常状態でＩＢ１＋
ＩＢ３の電流を消費したものがＩＢ１だけになる。ま
た、アンプＡ３で流れたバイアス電流ＩＢ３は下位側電
源Ｖ４及びそのコンデンサーＣ４に流れ込むので、図１
からも分かるように、Ｖ４を電源としているアンプＡ５
で消費するバイアス電流として再利用される。即ち、ア
ンプＡ１で消費されたバイアス電流はアンプＡ３，Ａ５
で再利用される。同様に、アンプＡ２で消費した電流は
アンプＡ４で再利用されるので、従来、アンプのバイア
ス電流を共通にした場合（ＩＢ１＝ＩＢ２＝…＝Ｉ
Ｂ）、５×ＩＢの電流を定常的に消費するのに対して、
本回路ではＩＢ１＋ＩＢ２＝２×ＩＢで済む（約４０％
の消費電流）。また、図８（ｂ）右図よりフレーム２時
には、アンプＡ１による液晶負荷の駆動電流ＩＬ１はア
ンプＡ３の放電駆動電流ＩＬ３によりＶ４レベルのコン
デンサー（Ｃ４）に回収されて、利用することが可能と
なる。実際には、アンプＡ４は図４（ａ）の構成の為、
バイアス電圧で決まるバイアス電流を出力段にも流して
いる。その為、回収した電流はその分だけロスする。Ｉ
Ｌ４はこのロス分を補えば良く、実際に負荷駆動に要す
る電流よりは極めて少ない。従来、１セグメントに対し
てアンプＡ１、アンプＡ３で負荷にチャージした電荷は
Ａ３、又は、ＧＮＤレベルを介してディスチャージして
いたので、（フレーム切替え時を除けば２フレームの間
の）負荷駆動に要する消費電流としてはＩＬ１＋ＩＬ３
であったのが、図１、図８の回路では、ＩＬ１＋（アン
プＡ４の出力段のバイアス電流分）で済む。一般にアイ
ドリング電流よりは負荷駆動の電流の方が大きい（数１
０ｐＦ〜数１０００ｐＦの負荷を駆動するため、電流と
しては数μＡ〜数１００μＡである。）点とパネルのフ
レームによる消費電流の違いは余り無い（極性が変わる
だけ）である点を考慮すると（１セグメントで考えて
も）パネル負荷駆動電流が従来のＩＬ１＋ＩＬ３から約
ＩＬ１となり約半分となっている。以上は、セグメント
の出力レベルに関してだけであるがフレーム切替え時に
おける各レベルでの消費電流については、周波数はセグ
メント波形変化に対して１／ｎ（ｎ：コモン数で数１０
〜１００程度）であるのでパネル負荷駆動の消費電流と
してはセグメント変化によるものに対して消費する電流
より１／ｎとなり少ない。また、各レベルのコンデンサ
ーは各アンプの電源としてのＶ１〜Ｖ５のインピーダン
スを低下させる働きをしているのと、アンプ回路を基板
電位に依存しない構成にすることにより、コンデンサー
により安定化した中間電位をアンプの電源とすることに
より出力インピーダンスの増加を抑えて、従来通りの表
示品位を維持しながら、消費電流が従来比５０％程度の
電源回路を実現している。
て説明する。液晶駆動波形の一例を図７に示す。コモン
出力はＣＯＭ１から順次に選択レベル（フレーム１では
Ｖ１、フレーム２ではＧＮＤ）を出力し、選択レベルを
出力している１コモンを除き他のコモンは非選択レベル
（フレーム１ではＶ５、フレーム２ではＶ２）を出力す
ることにより表示ラインを走査している。一方、セグメ
ントラインは、走査されたコモンラインのドット部の表
示の有無に応じて選択レベル（フレーム１ではＧＮＤ、
フレーム２ではＶ１）と非選択レベル（フレーム１では
Ｖ４、フレーム２ではＶ３）を出力することによりコモ
ンとセグメントの交差する所望の液晶画素を表示してい
る。今、液晶駆動電源が最も電流を消費する表示・非表
示が交互に表示する場合を例にして説明する。この場
合、コモン波形は図７（ａ）であり、セグメント波形は
図７（ｃ）となる。コモンは表示状態にかかわらず１つ
だけ選択レベルで、残りのコモン波形は非選択波形が出
力される。従って、セグメント出力から見るとコモンと
セグメントの交差にできる１画素分の液晶負荷容量をＣ
ｐとすると、１つのセグメント端子にはコモン数分Ｃｐ
×ｎ個の画素容量がついており、一個の容量負荷の一端
はコモンの選択レベル（フレーム１では、ＧＮＤ、フレ
ーム２ではＶ１）と繋がっており、他の（ｎ−１）個の
容量負荷は非選択レベル（フレーム１ではＶ２、フレー
ム２ではＶ５）を出力している状態とみなせる。この時
のパネル負荷及び周辺部のスイッチを含めた回路の等価
的な動作を示しているのが図８（ｂ），（ｃ）である。
図８（ｂ）はフレーム２の時にセグメントが図７（ｃ）
の如く変化している様子を表す。図８（ｂ）左図が非表
示ドットを出力している状態を表し、図８（ｂ）右図は
表示ドットを出力している状態を表している。また、図
８（ｃ）左図はフレーム１の時の表示点に対する状態を
表し、図８（ｃ）右図は非表示時の状態を表す。ＣＬ２
は選択された画素でＣｐに等しい。また、ＣＬ１は残り
非選択コモン出力と１セグメントとの間に生じる画素を
表しているので（ｎ−１）×Ｃｐに等しい。ＩＢ１〜Ｉ
Ｂ４は各レベルのアンプに流しているバイアス電流であ
る。一般的には数μＡ程度を流し、アンプを正常動作さ
せるのに必要である。説明を分かりやすくするため、ア
ンプのバイアス電流ＩＢ１〜ＩＢ４はほぼ同じ値とす
る。（一般的にもアンプのバイアスはカレントミラー回
路などによりほぼ同じ値を取る。また、異なる場合でも
本回路では各バイアス電流の差異分が再利用出来ない可
能性があるだけある。）図８（ｂ）においてアンプＡ１
に流れたバイアス電流ＩＢ１はこのアンプの下位側電源
であるＶ２に流れ込みコンデンサーＣ２に蓄えられる。
一方、アンプＡ３はＶ２を上位側電源としている為、Ｖ
２よりバイアス電流ＩＢ３を消費する。この時、Ｖ２に
繋がっているコンデンサーＣ２には、ＩＢ１の電流が流
れ込み、ＩＢ３の電流が流れ出ることになる。先に定義
した様にＩＢ１＝ＩＢ３の場合、ＩＢ１で消費したアイ
ドリング電流を利用してアンプＡ３が動作するので、従
来では、アンプＢ１，Ｂ３に関して定常状態でＩＢ１＋
ＩＢ３の電流を消費したものがＩＢ１だけになる。ま
た、アンプＡ３で流れたバイアス電流ＩＢ３は下位側電
源Ｖ４及びそのコンデンサーＣ４に流れ込むので、図１
からも分かるように、Ｖ４を電源としているアンプＡ５
で消費するバイアス電流として再利用される。即ち、ア
ンプＡ１で消費されたバイアス電流はアンプＡ３，Ａ５
で再利用される。同様に、アンプＡ２で消費した電流は
アンプＡ４で再利用されるので、従来、アンプのバイア
ス電流を共通にした場合（ＩＢ１＝ＩＢ２＝…＝Ｉ
Ｂ）、５×ＩＢの電流を定常的に消費するのに対して、
本回路ではＩＢ１＋ＩＢ２＝２×ＩＢで済む（約４０％
の消費電流）。また、図８（ｂ）右図よりフレーム２時
には、アンプＡ１による液晶負荷の駆動電流ＩＬ１はア
ンプＡ３の放電駆動電流ＩＬ３によりＶ４レベルのコン
デンサー（Ｃ４）に回収されて、利用することが可能と
なる。実際には、アンプＡ４は図４（ａ）の構成の為、
バイアス電圧で決まるバイアス電流を出力段にも流して
いる。その為、回収した電流はその分だけロスする。Ｉ
Ｌ４はこのロス分を補えば良く、実際に負荷駆動に要す
る電流よりは極めて少ない。従来、１セグメントに対し
てアンプＡ１、アンプＡ３で負荷にチャージした電荷は
Ａ３、又は、ＧＮＤレベルを介してディスチャージして
いたので、（フレーム切替え時を除けば２フレームの間
の）負荷駆動に要する消費電流としてはＩＬ１＋ＩＬ３
であったのが、図１、図８の回路では、ＩＬ１＋（アン
プＡ４の出力段のバイアス電流分）で済む。一般にアイ
ドリング電流よりは負荷駆動の電流の方が大きい（数１
０ｐＦ〜数１０００ｐＦの負荷を駆動するため、電流と
しては数μＡ〜数１００μＡである。）点とパネルのフ
レームによる消費電流の違いは余り無い（極性が変わる
だけ）である点を考慮すると（１セグメントで考えて
も）パネル負荷駆動電流が従来のＩＬ１＋ＩＬ３から約
ＩＬ１となり約半分となっている。以上は、セグメント
の出力レベルに関してだけであるがフレーム切替え時に
おける各レベルでの消費電流については、周波数はセグ
メント波形変化に対して１／ｎ（ｎ：コモン数で数１０
〜１００程度）であるのでパネル負荷駆動の消費電流と
してはセグメント変化によるものに対して消費する電流
より１／ｎとなり少ない。また、各レベルのコンデンサ
ーは各アンプの電源としてのＶ１〜Ｖ５のインピーダン
スを低下させる働きをしているのと、アンプ回路を基板
電位に依存しない構成にすることにより、コンデンサー
により安定化した中間電位をアンプの電源とすることに
より出力インピーダンスの増加を抑えて、従来通りの表
示品位を維持しながら、消費電流が従来比５０％程度の
電源回路を実現している。
【００１６】前記アンプ回路をＭＯＳトランジスターに
て構成した場合、電源電圧として中間レベルを使うた
め、回路内の最高位電位（ＶＬＣＤ）あるいは、最低位
電位電源（ＧＮＤ）であるウェハー基板とＭＯＳトラン
ジスターの電源電位のソース電位との電位差によりＭＯ
Ｓトランジスターの閾値（ＶＴ）変動（バックゲート効
果）が生じて、アンプが動作しなくならないようにウェ
ル電位が自由に選択できるＳＯＩ（Ｓｉｌｏｃｏｎ ｏ
ｎ Ｉｎｓｕｌａｔｏｒ）基板を使ったプロセス（以
下、ＳＯＩプロセスと称する）又はウェルが誘電体分離
されたプロセスを使う。
て構成した場合、電源電圧として中間レベルを使うた
め、回路内の最高位電位（ＶＬＣＤ）あるいは、最低位
電位電源（ＧＮＤ）であるウェハー基板とＭＯＳトラン
ジスターの電源電位のソース電位との電位差によりＭＯ
Ｓトランジスターの閾値（ＶＴ）変動（バックゲート効
果）が生じて、アンプが動作しなくならないようにウェ
ル電位が自由に選択できるＳＯＩ（Ｓｉｌｏｃｏｎ ｏ
ｎ Ｉｎｓｕｌａｔｏｒ）基板を使ったプロセス（以
下、ＳＯＩプロセスと称する）又はウェルが誘電体分離
されたプロセスを使う。
【００１７】この場合、バックゲート（ウェル）電位を
自由に設定可能となり、ソース電位とバックゲート電位
を共通にすることにより、従来の接合プロセスにおいて
サブ電位とＭＯＳのソース電位（ウェル電位）により生
じたバックゲート効果によるＶＴシフトなどによりアン
ブの動作が不安定になることはない。図１の回路は、増
幅器の第１の電源は、この増幅器の出力電圧より高い出
力電圧を出力端子に出力する増幅器の出力電圧を第１の
電源とすると共に、この増幅器の出力電圧より高い出力
電圧を出力端子に出力する増幅器の内で最も低い出力電
圧を出力端子に出力する増幅器の出力電圧を第１の電源
とし、前記増幅器の第２の電源は、この増幅器の出力電
圧より低い出力電圧を出力端子に出力する増幅器の出力
電圧を第２の電源とすると共に、この増幅器の出力電圧
より低い出力電圧を出力端子に出力する増幅器の内で最
も高い出力電圧を出力端子に出力する増幅器の出力電圧
を第２の電源とするように構成したが、図２のように、
増幅器の第１の電源は、この増幅器の出力電圧より高い
出力電圧を出力端子に出力する増幅器の出力電圧を第１
の電源とすると共に、この増幅器の出力電圧より高い出
力電圧を出力端子に出力する増幅器の内で最も低くない
出力電圧を出力端子に出力する増幅器の出力電圧を第１
の電源とし、前記増幅器の第２の電源は、この増幅器の
出力電圧より低い出力電圧を出力端子に出力する増幅器
の出力電圧を第２の電源とすると共に、この増幅器の出
力電圧より低い出力電圧を出力端子に出力する増幅器の
内で最も高くない出力電圧を出力端子に出力する増幅器
の出力電圧を第２の電源とするように構成しても本発明
の目的を達成することができる。
自由に設定可能となり、ソース電位とバックゲート電位
を共通にすることにより、従来の接合プロセスにおいて
サブ電位とＭＯＳのソース電位（ウェル電位）により生
じたバックゲート効果によるＶＴシフトなどによりアン
ブの動作が不安定になることはない。図１の回路は、増
幅器の第１の電源は、この増幅器の出力電圧より高い出
力電圧を出力端子に出力する増幅器の出力電圧を第１の
電源とすると共に、この増幅器の出力電圧より高い出力
電圧を出力端子に出力する増幅器の内で最も低い出力電
圧を出力端子に出力する増幅器の出力電圧を第１の電源
とし、前記増幅器の第２の電源は、この増幅器の出力電
圧より低い出力電圧を出力端子に出力する増幅器の出力
電圧を第２の電源とすると共に、この増幅器の出力電圧
より低い出力電圧を出力端子に出力する増幅器の内で最
も高い出力電圧を出力端子に出力する増幅器の出力電圧
を第２の電源とするように構成したが、図２のように、
増幅器の第１の電源は、この増幅器の出力電圧より高い
出力電圧を出力端子に出力する増幅器の出力電圧を第１
の電源とすると共に、この増幅器の出力電圧より高い出
力電圧を出力端子に出力する増幅器の内で最も低くない
出力電圧を出力端子に出力する増幅器の出力電圧を第１
の電源とし、前記増幅器の第２の電源は、この増幅器の
出力電圧より低い出力電圧を出力端子に出力する増幅器
の出力電圧を第２の電源とすると共に、この増幅器の出
力電圧より低い出力電圧を出力端子に出力する増幅器の
内で最も高くない出力電圧を出力端子に出力する増幅器
の出力電圧を第２の電源とするように構成しても本発明
の目的を達成することができる。
【００１８】
【発明の効果】本発明に係る液晶パネル駆動用電源回路
は上述のように構成したので、以下のような効果を奏す
る。 （１）各レベルアンプで消費したバイアス電流を他のレ
ベルに付加しているコンデンサーに一時的に蓄えてそれ
を下位レベルアンプの電源として再利用する構成である
から、従来の液晶用電源と異なり定常的な電流が少なく
て済む。 （２）各レベルで駆動した電流による電荷を下位レベル
に付加しているコンデンサーに一時的に蓄え、この電荷
を下位レベルがパネル負荷駆動に再利用できるから、従
来の液晶用電源と異なりパネル負荷を駆動する電流も少
ない。
は上述のように構成したので、以下のような効果を奏す
る。 （１）各レベルアンプで消費したバイアス電流を他のレ
ベルに付加しているコンデンサーに一時的に蓄えてそれ
を下位レベルアンプの電源として再利用する構成である
から、従来の液晶用電源と異なり定常的な電流が少なく
て済む。 （２）各レベルで駆動した電流による電荷を下位レベル
に付加しているコンデンサーに一時的に蓄え、この電荷
を下位レベルがパネル負荷駆動に再利用できるから、従
来の液晶用電源と異なりパネル負荷を駆動する電流も少
ない。
【図１】本発明の具体例の液晶駆動用電源回路の回路図
である。
である。
【図２】本発明の他の具体例の回路図である。
【図３】周辺回路も含めた回路図である。
【図４】図１に使用されるアンプの回路図である。
【図５】（ａ）は従来のプロセスでのＭＯＳ構造（接合
分離）の断面図、（ｂ）は本発明で使用するＭＯＳ構造
の断面図である。
分離）の断面図、（ｂ）は本発明で使用するＭＯＳ構造
の断面図である。
【図６】液晶パネルを含めた一般的な液晶パネル駆動用
回路のブロック図である。
回路のブロック図である。
【図７】液晶駆動波形（フレーム反転）を示す図であ
り、（ａ）はコモン出力波形図、（ｂ）はセグメント出
力波形図、（ｃ）は交互に点灯・非点灯する時のセグメ
ント波形図である。
り、（ａ）はコモン出力波形図、（ｂ）はセグメント出
力波形図、（ｃ）は交互に点灯・非点灯する時のセグメ
ント波形図である。
【図８】（ａ）従来の回路での液晶負荷駆動時の等価回
路図（フレーム２時、セグメント選択時）、（ｂ）は本
回路のフレーム２で、セグメント選択時の液晶負荷駆動
時の等価回路図、（ｃ）は本回路のフレーム１で、セグ
メント選択時の液晶負荷駆動時の等価回路図である。
路図（フレーム２時、セグメント選択時）、（ｂ）は本
回路のフレーム２で、セグメント選択時の液晶負荷駆動
時の等価回路図、（ｃ）は本回路のフレーム１で、セグ
メント選択時の液晶負荷駆動時の等価回路図である。
【図９】従来例の回路図である。
【図１０】従来例におけるアンプの構成を示す回路図で
ある。
ある。
【図１１】他の従来例の回路図である。
Ｖ１〜Ｖ５…液晶駆動用レベル Ｃ１〜Ｃ５…レベル安定用コンデンサー Ｒ１〜Ｒ５，Ｒ６…分圧回路用抵抗 Ｃｃ…位相補償用コンデンサー Ｍ１…レベル電源回路 Ｍ２…選択回路 Ｍ３…コモン
ドライバー Ｍ４…液晶表示パネル Ｍ５…セグメントドライバー ＣＯＭｉ…ｉ番目のコモン出力 ＳＥＧｉ…ｉ番目のセ
グメント出力 ＭＰ１〜ＭＰ７…Ｐｃｈ ＭＯＳ ＭＮ１〜ＭＮ７…Ｎ
ｃｈ ＭＯＳ ＶＢｎ，ＶＳｎ，ＶＤｎ，ＶＧｎ…Ｎｃｈ ＭＯＳトラ
ンジスターのバックゲート電位、ソース電位、ドレイン
電位、ゲート電位 ＶＢｐ，ＶＳｐ，ＶＤｐ，ＶＧｐ…Ｐｃｈ ＭＯＳトラ
ンジスターのバックゲート電位、ソース電位、ドレイン
電位、ゲート電位 ＳＷ１〜ＳＷ１２…スイッチ ＩＬ１，ＩＬ３，ＩＬ４，ＩＬ６…パネル負荷駆動電流 ＩＢ１〜ＩＢ４…アンプのバイアス電流 ＣＬ１〜ＣＬ２…等価液晶負荷
ドライバー Ｍ４…液晶表示パネル Ｍ５…セグメントドライバー ＣＯＭｉ…ｉ番目のコモン出力 ＳＥＧｉ…ｉ番目のセ
グメント出力 ＭＰ１〜ＭＰ７…Ｐｃｈ ＭＯＳ ＭＮ１〜ＭＮ７…Ｎ
ｃｈ ＭＯＳ ＶＢｎ，ＶＳｎ，ＶＤｎ，ＶＧｎ…Ｎｃｈ ＭＯＳトラ
ンジスターのバックゲート電位、ソース電位、ドレイン
電位、ゲート電位 ＶＢｐ，ＶＳｐ，ＶＤｐ，ＶＧｐ…Ｐｃｈ ＭＯＳトラ
ンジスターのバックゲート電位、ソース電位、ドレイン
電位、ゲート電位 ＳＷ１〜ＳＷ１２…スイッチ ＩＬ１，ＩＬ３，ＩＬ４，ＩＬ６…パネル負荷駆動電流 ＩＢ１〜ＩＢ４…アンプのバイアス電流 ＣＬ１〜ＣＬ２…等価液晶負荷
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭62−83724（ＪＰ，Ａ) 特開 平２−150819（ＪＰ，Ａ) 特開 平５−313595（ＪＰ，Ａ) 特開 平５−346771（ＪＰ，Ａ) 特開 平９−101828（ＪＰ，Ａ) 特開 平10−11026（ＪＰ，Ａ) 特開 平10−31200（ＪＰ，Ａ) 特開 平10−198446（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) G02F 1/133 520 G09G 3/36
Claims (6)
- 【請求項１】液晶表示パネル駆動用の電位の高い高位側
電源と、この電源より電位の低い低位側電源と、前記二
つの電源間に直列に設けた複数の分圧用の抵抗器と、前
記抵抗器の接続点の異なる複数の電圧を液晶表示パネル
に導くための複数のボルテージフォロワ構成の増幅器と
からなる液晶表示パネル駆動用電源回路において、 前記増幅器の第１の電源は、この増幅器の出力電圧より
高い出力電圧を出力端子に出力する増幅器の出力電圧を
第1の電源とすると共に、この増幅器の出力電圧より高
い出力電圧を出力端子に出力する増幅器の内で最も低い
出力電圧を出力端子に出力する増幅器の出力電圧を第1
の電源とし、前記増幅器の第２の電源は、この増幅器の
出力電圧より低い出力電圧を出力端子に出力する増幅器
の出力電圧を第２の電源とすると共に、この増幅器の出
力電圧より低い出力電圧を出力端子に出力する増幅器の
内で最も高い出力電圧を出力端子に出力する増幅器の出
力電圧を第２の電源とするように構成したことを特徴と
する液晶表示パネル駆動用電源回路。 - 【請求項２】液晶表示パネル駆動用の電位の高い高位側
電源と、この電源より電位の低い低位側電源と、前記二
つの電源間に直列に設けた複数の分圧用の抵抗器と、前
記抵抗器の接続点の異なる複数の電圧を液晶表示パネル
に導くための複数のボルテージフォロワ構成の増幅器と
からなる液晶表示パネル駆動用電源回路において、 前記増幅器の第１の電源は、この増幅器の出力電圧より
高い出力電圧を出力端子に出力する増幅器の出力電圧を
第1の電源とすると共に、この増幅器の出力電圧より高
い出力電圧を出力端子に出力する増幅器の内で最も低く
ない出力電圧を出力端子に出力する増幅器の出力電圧を
第1の電源とし、前記増幅器の第２の電源は、この増幅
器の出力電圧より低い出力電圧を出力端子に出力する増
幅器の出力電圧を第２の電源とすると共に、この増幅器
の出力電圧より低い出力電圧を出力端子に出力する増幅
器の内で最も高くない出力電圧を出力端子に出力する増
幅器の出力電圧を第２の電源とするように構成したこと
を特徴とする液晶表示パネル駆動用電源回路。 - 【請求項３】前記各増幅器の出力端子と前記低位側電源
との間にコンデンサを接続したことを特徴とする請求項
１又は２に記載の液晶表示パネル駆動用電源回路。 - 【請求項４】液晶表示パネル駆動用の電位の高い高位側
電源と、この電源より電位の低い低位側電源と、前記二
つの電源間に直列に設けた複数の分圧用の抵抗器と、前
記抵抗器の接続点の異なる複数の電圧を液晶表示パネル
に導くための複数のボルテージフォロワ構成の増幅器と
からなる液晶表示パネル駆動用電源回路において、 前記各増幅器の出力端子と前記低位側電源との間にコン
デンサを接続すると共に、前記増幅器の第１の電源は、
この増幅器の出力電圧より高い出力電圧を出力端子に出
力する増幅器の出力電圧を第１の電源とすると共に、前
記増幅器の第２の電源はこの増幅器の出力電圧より低い
出力電圧を出力端子に出力する増幅器の出力電圧を第２
の電源とし、前記コンデンサに一時的に貯えられた電荷
を他の増幅器の電源として再利用するように構成したこ
とを特徴とする液晶表示パネル駆動用電源回路。 - 【請求項５】前記増幅器をＭＯＳトランジスタで構成す
ると共に、このＭＯＳトランジスタを誘電体分離された
基板上に形成したことを特徴とする請求項１乃至４の何
れかに記載の液晶表示パネル駆動用電源回路。 - 【請求項６】前記増幅器をＭＯＳトランジスタで構成す
ると共に、このＭＯＳトランジスタをＳＯＩ基板上に形
成したことを特徴とする請求項１乃至４の何れかに記載
の液晶表示パネル駆動用電源回路。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10158917A JP3132470B2 (ja) | 1998-06-08 | 1998-06-08 | 液晶表示パネル駆動用電源回路とその消費電力低減方法 |
| US09/325,377 US6501467B2 (en) | 1998-06-08 | 1999-06-04 | Liquid-crystal display panel drive power supply circuit |
| KR1019990020977A KR100343410B1 (ko) | 1998-06-08 | 1999-06-07 | 액정 표시 패널 구동용 전원 및 그 전력 소비를 감소시키기 위한 방법 |
| TW088109656A TW522362B (en) | 1998-06-08 | 1999-06-08 | Liquid-crystal display panel drive power supply and method for reducing the power consumption of same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10158917A JP3132470B2 (ja) | 1998-06-08 | 1998-06-08 | 液晶表示パネル駆動用電源回路とその消費電力低減方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11352459A JPH11352459A (ja) | 1999-12-24 |
| JP3132470B2 true JP3132470B2 (ja) | 2001-02-05 |
Family
ID=15682175
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10158917A Expired - Fee Related JP3132470B2 (ja) | 1998-06-08 | 1998-06-08 | 液晶表示パネル駆動用電源回路とその消費電力低減方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US6501467B2 (ja) |
| JP (1) | JP3132470B2 (ja) |
| KR (1) | KR100343410B1 (ja) |
| TW (1) | TW522362B (ja) |
Families Citing this family (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4806481B2 (ja) * | 1999-08-19 | 2011-11-02 | 富士通セミコンダクター株式会社 | Ｌｃｄパネル駆動回路 |
| JP4612947B2 (ja) * | 2000-09-29 | 2011-01-12 | 日立プラズマディスプレイ株式会社 | 容量性負荷駆動回路およびそれを用いたプラズマディスプレイ装置 |
| JP4719813B2 (ja) * | 2000-09-29 | 2011-07-06 | 日立プラズマディスプレイ株式会社 | プラズマディスプレイ装置 |
| JP4737825B2 (ja) * | 2000-12-18 | 2011-08-03 | 京セラ株式会社 | 液晶駆動用電圧発生回路および液晶表示装置 |
| JP3813477B2 (ja) * | 2001-09-12 | 2006-08-23 | シャープ株式会社 | 電源装置およびそれを備えた表示装置 |
| EP1324308A1 (en) * | 2001-12-27 | 2003-07-02 | STMicroelectronics S.r.l. | Generation system for driving voltages of the rows and of the columns of a liquid crystal display |
| WO2003064161A1 (fr) * | 2002-01-28 | 2003-08-07 | Sharp Kabushiki Kaisha | Circuit d'attaque a charge capacitive, procede d'attaque a charge capacitive, et appareil associe |
| JP3983124B2 (ja) * | 2002-07-12 | 2007-09-26 | Ｎｅｃエレクトロニクス株式会社 | 電源回路 |
| KR100480621B1 (ko) * | 2002-10-04 | 2005-03-31 | 삼성전자주식회사 | Ｓｔｎ ｌｃｄ 드라이버에 소요되는 구동전압 안정화용커패시터의 개수를 줄이는 회로 및 방법 |
| US6970152B1 (en) * | 2002-11-05 | 2005-11-29 | National Semiconductor Corporation | Stacked amplifier arrangement for graphics displays |
| TWI263441B (en) * | 2004-01-19 | 2006-10-01 | Sunplus Technology Co Ltd | Circuit for generating reference voltage |
| KR100586545B1 (ko) * | 2004-02-04 | 2006-06-07 | 주식회사 하이닉스반도체 | 반도체 메모리 장치의 오실레이터용 전원공급회로 및 이를이용한 전압펌핑장치 |
| US7461922B2 (en) * | 2005-12-05 | 2008-12-09 | Silverbrook Research Pty Ltd | Printing system having power regulating printhead cartridge interface |
| JP5358082B2 (ja) * | 2007-10-31 | 2013-12-04 | ローム株式会社 | ソースドライバおよびそれを用いた液晶ディスプレイ装置 |
| KR20100077369A (ko) * | 2008-12-29 | 2010-07-08 | 주식회사 동부하이텍 | 전류 제한 기능을 갖는 디스플레이 장치 |
| KR101050693B1 (ko) * | 2010-01-19 | 2011-07-20 | 주식회사 실리콘웍스 | 소스 드라이버의 감마전압 출력 회로 |
| JP2012032520A (ja) | 2010-07-29 | 2012-02-16 | On Semiconductor Trading Ltd | 液晶駆動回路 |
| JP2013041029A (ja) * | 2011-08-12 | 2013-02-28 | Semiconductor Components Industries Llc | 液晶駆動回路 |
| KR102316476B1 (ko) * | 2015-06-16 | 2021-10-22 | 삼성디스플레이 주식회사 | 데이터 구동 장치 및 이를 포함하는 유기 발광 표시 장치 |
Family Cites Families (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6283724A (ja) | 1985-10-09 | 1987-04-17 | Hitachi Ltd | 液晶表示装置駆動回路 |
| JPH02150819A (ja) | 1988-12-02 | 1990-06-11 | Seiko Epson Corp | 液晶表示装置 |
| JPH05257121A (ja) | 1992-03-11 | 1993-10-08 | Ricoh Co Ltd | 液晶駆動電源回路及び液晶表示装置 |
| JPH05313595A (ja) | 1992-05-14 | 1993-11-26 | Seiko Epson Corp | 電源回路及び表示装置及び電子機器 |
| JPH05346771A (ja) | 1992-06-12 | 1993-12-27 | Asahi Glass Co Ltd | 液晶表示装置の駆動方法 |
| JP3234043B2 (ja) | 1993-05-10 | 2001-12-04 | 株式会社東芝 | 液晶駆動用電源回路 |
| DE69532466T2 (de) * | 1994-07-14 | 2004-10-21 | Seiko Epson Corp | Stromversorgungsschaltung, flüssigkristallanzeigevorrichtung und elektronisches gerät |
| US5854627A (en) * | 1994-11-11 | 1998-12-29 | Hitachi, Ltd. | TFT liquid crystal display device having a grayscale voltage generation circuit comprising the lowest power consumption resistive strings |
| WO1996021879A1 (fr) * | 1995-01-13 | 1996-07-18 | Seiko Epson Corporation | Circuit d'alimentation, alimentation pour ecran a cristaux liquides et ecran a cristaux liquides |
| JP3613852B2 (ja) | 1995-10-03 | 2005-01-26 | セイコーエプソン株式会社 | 電源回路、液晶表示装置及び電子機器 |
| JPH1011026A (ja) | 1996-06-20 | 1998-01-16 | Asahi Glass Co Ltd | 画像表示装置の駆動回路 |
| JPH1031200A (ja) | 1996-07-17 | 1998-02-03 | Seiko Epson Corp | 液晶駆動用分割電圧発生器 |
| US6144373A (en) * | 1996-11-28 | 2000-11-07 | Asahi Glass Company Ltd. | Picture display device and method of driving picture display device |
| JPH10198446A (ja) | 1997-01-14 | 1998-07-31 | Alps Electric Co Ltd | バイアス回路 |
| JP3411494B2 (ja) * | 1997-02-26 | 2003-06-03 | シャープ株式会社 | マトリクス型表示装置の駆動用電圧生成回路 |
-
1998
- 1998-06-08 JP JP10158917A patent/JP3132470B2/ja not_active Expired - Fee Related
-
1999
- 1999-06-04 US US09/325,377 patent/US6501467B2/en not_active Expired - Fee Related
- 1999-06-07 KR KR1019990020977A patent/KR100343410B1/ko not_active IP Right Cessation
- 1999-06-08 TW TW088109656A patent/TW522362B/zh not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| TW522362B (en) | 2003-03-01 |
| US20020171641A1 (en) | 2002-11-21 |
| KR100343410B1 (ko) | 2002-07-11 |
| JPH11352459A (ja) | 1999-12-24 |
| KR20000005986A (ko) | 2000-01-25 |
| US6501467B2 (en) | 2002-12-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3132470B2 (ja) | 液晶表示パネル駆動用電源回路とその消費電力低減方法 | |
| KR100348644B1 (ko) | 중간 탭을 구비하는 전압 증배기 | |
| US6310616B1 (en) | Voltage generating circuit, and common electrode drive circuit signal line drive circuit and gray-scale voltage generating circuit for display device | |
| US6201522B1 (en) | Power-saving circuit and method for driving liquid crystal display | |
| KR100445123B1 (ko) | 화상 표시 장치 | |
| US7304632B2 (en) | Liquid-crystal display driving circuit and method | |
| US6781605B2 (en) | Display apparatus and driving device for displaying | |
| US6642916B1 (en) | Liquid-crystal display driving circuit and method | |
| KR100312344B1 (ko) | 다단계 전하 재활용을 이용한 ｔｆｔ-ｌｃｄ 및 그 방법 | |
| US8217926B2 (en) | Liquid crystal display having compensation circuit for reducing gate delay | |
| JP2004096702A (ja) | 駆動回路 | |
| KR20070077759A (ko) | 구동장치 및 그 구동방법 | |
| US7385581B2 (en) | Driving voltage control device, display device and driving voltage control method | |
| KR100637060B1 (ko) | 아날로그 버퍼 및 그 구동 방법과, 그를 이용한 액정 표시장치 및 그 구동 방법 | |
| KR100698952B1 (ko) | 샘플홀드회로 및 그것을 사용한 화상표시장치 | |
| JP2002268610A (ja) | 液晶駆動用電源回路 | |
| EP1063558B1 (en) | Liquid-crystal display, electronic device, and power supply circuit for driving liquid-crystal display | |
| KR100332297B1 (ko) | 공통전극의단계적충전및방전을이용한액정표시장치및그구동방법 | |
| JP2006072391A (ja) | ソースライン駆動回路 | |
| JP4308162B2 (ja) | 液晶表示装置の駆動回路及びその駆動方法 | |
| KR20170042460A (ko) | 공통 전극 전압 발생을 위한 회로 | |
| KR100667184B1 (ko) | 액정표시장치의 소스 구동장치 | |
| JP3059050B2 (ja) | 電源回路 | |
| JP3364949B2 (ja) | 液晶表示装置、及び情報処理装置 | |
| JPH09251282A (ja) | 表示装置の駆動装置、液晶表示装置及び液晶表示装置の駆動方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071124 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081124 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081124 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091124 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091124 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101124 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101124 Year of fee payment: 10 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101124 Year of fee payment: 10 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111124 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111124 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121124 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121124 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131124 Year of fee payment: 13 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |