KR20000005986A - 액정표시패널구동용전원및그전력소비를감소시키기위한방법 - Google Patents

액정표시패널구동용전원및그전력소비를감소시키기위한방법 Download PDF

Info

Publication number
KR20000005986A
KR20000005986A KR1019990020977A KR19990020977A KR20000005986A KR 20000005986 A KR20000005986 A KR 20000005986A KR 1019990020977 A KR1019990020977 A KR 1019990020977A KR 19990020977 A KR19990020977 A KR 19990020977A KR 20000005986 A KR20000005986 A KR 20000005986A
Authority
KR
South Korea
Prior art keywords
amplifier
power supply
output voltage
output
voltage
Prior art date
Application number
KR1019990020977A
Other languages
English (en)
Other versions
KR100343410B1 (ko
Inventor
미야자끼기요시
Original Assignee
가네꼬 히사시
닛뽕덴끼 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가네꼬 히사시, 닛뽕덴끼 가부시끼가이샤 filed Critical 가네꼬 히사시
Publication of KR20000005986A publication Critical patent/KR20000005986A/ko
Application granted granted Critical
Publication of KR100343410B1 publication Critical patent/KR100343410B1/ko

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3696—Generation of voltages supplied to electrode drivers
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving
    • G09G2330/023—Power management, e.g. power saving using energy recovery or conservation

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal (AREA)

Abstract

높은 전위의 제 1 전원, 제 1 전원의 전위보다 낮은 전위인 제 2 전원, 상기 제 1 전원 및 제 2 전원 사이에 직렬로 제공된 다수의 분압 저항들, 및 다수의 상기 저항들 사이의 접속점들로부터 액정 표시 패널까지 다수의 차동 전압들을 도입하기 위한, 다수의 전압 폴로워로 구성된 증폭기들을 갖는 액정 표시 패널 구동용 전원 회로에서, 상기 각 증폭기의 출력 단자 및 제 2 전원 사이에 용량부들이 접속된다.

Description

액정 표시 패널 구동용 전원 및 그 전력 소비를 감소시키기 위한 방법 {Liquid-crystal display panel drive power supply and method for reducing the power consumption of same}
본 발명은 액정 표시 패널 구동용 전원 및 이 액정 표시 패널 구동용 전원의 전력 소비를 감소시키기 위한 방법에 관한 것이다.
최근에, 휴대용 전자 장치에서 액정 표시 패널을 광범위하게 이용하게 됨으로써, 액정 표시용 전원의 저전력 소비와, 특수 문자들을 표시하기 위한 대형 액정 패널을 얻기 위해 전원의 출력 임피던스의 개선이 요구되었다. 도 6 은 액정 표시 패널과, 그를 위한 주변 구동 회로 소자를 포함한 블록도를 도시한다. 표시 패널 (M4) 은 다수의 평행 배선들을 갖는 2 개의 유리 전극들 사이에 액정을 개재함으로써 전극 라인들이 서로 직교하도록 형성되어 있다.
이 2 개의 전극들 중에서 제 1 전극들은 공통 (COM) 전극으로, 통상적으로 패널의 수평 방향으로부터 도출되며, 제 2 전극들, 즉 세그먼트 (SEG) 또는 데이터 전극들은 통상적으로 수직 방향으로부터 도출된다.
공통 전극이 세그먼트 전극과, 액정과 교차하는 지점들 사이에서 등가 용량 (이후 화소 용량이라고 약칭) 을 형성하고, 공통 및 세그먼트 전극들 각각의 사이에 소정의 전위차를 인가함으로써, 대응하는 화소 용량에 전위가 인가되어, 그 화소를 표시하게 된다. 따라서, 공통 전극들을 주사 (선택) 하는 동안, 표시 데이터에 따라서 세그먼트 전극들의 전위를 선택함으로써, 데이터를 표시할 수 있게된다. 선택 회로 (M2), 공통 구동기 (M3) 및 세그먼트 구동기 (M5) 는 원래 아날로그 MOS 스위치들에 의해 형성되고, 소정의 레벨의 전원 회로 (M1) 가 주사 및 데이터 표시 타이밍에 따라서 선택되어, 전압을 액정 패널의 전극에 인가하게 된다. 도 7 은, 도 6 의 레벨 전원 회로 (M1) 에 의해 발생된 전압들 (V1 내지 V5) 및 VEE (접지) 가 공통 구동기 (M3) 및 세그먼트 구동기 (M5) 에 의해 출력되는 경우에, 출력 파형의 예를 도시한다. 세그먼트 구동기 (M5) 는 데이터의 존재 유무에 따라서, 선택된 레벨 (V1 또는 접지) 또는 비선택된 레벨 (V3 또는 V4) 로 출력한다. 액정에 인가된 전압들이 DC 방식으로 인가된 경우에 액정의 열화가 가속되기 때문에, 통상적으로 선택 및 비선택된 레벨들은 주어진 주기를 갖고 변하여, AC 레벨로 인가된다. 도 7 은, 선택된 레벨 및 비선택된 레벨이 각각의 공통 주사에 대해서 변경되는 예이며, 이것은 프레임 반전 모드로서 공지되어 있다. 따라서, 액정 구동은 다중 레벨 전원을 사용하는 것이 필요하다. 그러나, 휴대용 장치에서 액정을 이용하려면, 액정 표시 전원이 저전력 소비를 하는 것이 또한 필요하다. 이러한 필요성 때문에, 종래에는 도 9 에서 도시된 회로가 전원 회로로서 이용되었다. 도 9 에서, 액정 구동 이외에 낭비되는 전력 소비를 제한하기 위해서, 분압 저항들 (voltage-dividing resistors) (R1 내지 R5) 이 수 십 ㏀ 내지 수 백 ㏀ 범위의 저항값들로 정해진다. 따라서, 유휴 상태 (idling condition) 에서 흐르는 전류를 제한하게 된다.
그러나, 출력 임피던스가 높으면, 용량성 부하를 나타내는 액정을 구동하는데 파형의 왜곡이 나타나며, 이로 인해 표시 품질의 저하가 나타난다. 이 때문에, 분압된 전압들이 증폭기들 (B1 내지 B5) 을 경유하여 출력되어, 액정 구동에 필요한 전압 레벨에서의 충전 능력 및 방전 능력이 개선된다. 그러나, 증폭기들을 사용함으로써 증가되는 전류 소비를 제한하기 위해서, 외부 바이어스가 각 증폭기와 함께 이용되어 바이어스 전류를 제한하고, 그로 인해 내부 전류 및 불필요한 전류를 제한한다. 도 10(a) 는 충전 능력이 있는 증폭기를 도시하고, 도 10(b) 는 방전 능력이 있는 증폭기를 도시하며, 도 9 의 종래 기술의 예에서 증폭기들 (B1, B2 및 B4) 은 도 10(a) 의 구성을 갖고, 도 9 의 증폭기들 (B3 및 B5) 는 도 10(b) 의 구성을 갖는다. 전원 전압들은 회로 내의 최고 전위 (VLCD) 및 최저 전위 (GND) 이다. 도 7(c) 는 반복되는 표시 및 비표시 세그먼트 출력 파형의 구체예이다. 공통 선택 레벨이 최고 구동 전위 (V1) 인 때가 프레임 1 이고, 공통 선택 레벨이 최저 전위 (GND) 인 때가 프레임 2 인 경우에, 프레임 1 동안 세그먼트는 V4 및 GND 사이에서 선택되고, 프레임 2 동안 세그먼트는 V1 및 V3 사이에서 선택된다. 하나의 세그먼트를 관찰해 보면, 이 세그먼트는 n 개의 공통들 사이에 n 개의 교점들을 갖고, 이것은 공통에 대해 n 개의 표시 화소들 (용량들) 을 갖는다는 것을 의미한다. 단일 공통만이 주어진 프레임 동안 선택 레벨을 출력하기 때문에, 상기 화소 용량 세그먼트와 상이한 하나의 단자만이 공통으로 단락되고, 나머지 n-1 개는 비선택 레벨로 단락된다. 도 8(a) 는 도 9 에서 도시된 전원에서, 도 7(c) 의 프레임 2 동작이 실행될 때에, 공통 및 세그먼트 구동기들이 동작할 시에 전압 레벨들 (V1 및 V3) 을 출력하는 전원 내에 전류가 흐르는 상태를 나타낸다. 여기서, 하나의 화소당 용량들 (CL1 및 CL2) 은 Cp,CL1 = (n-1) × Cp 및 CL2 = Cp 이다. 패널이 대형화함에 따라서 (즉, n 이 증가함에 따라서), 부하 용량이 증가하고, 이것은 각 레벨에서 등가 용량을 증가하게 하기 때문에, 용량 부하를 위해 충분히 구동할 수 있도록 출력 임피던스를 충분히 감소시킬 필요가 있다. 그러나, 최근의 액정 표시를 이용한 장치들의 전력 소비 절감에서는, 바이어스 전류도 무시할 수 없게 된다.
예를 들면, VI1 = 10 V 에 대해 저항들 (R1 내지 R5) 이 500 ㏀ 인 경우에, 이 저항들을 흐르는 유휴 전류는 10 V / (500 ㏀ × 5) = 4 ㎂ 로 제한될 수 있다. 그러나, 도 10(a) 및 도 10(b) 의 증폭기의 차동 및 출력단들에서, 바이어스 전류는 1 ㎂ 이지만, 전원 회로 내의 전체 증폭기 바이어스 전류는 (1+1) × 5 = 10 ㎂ 이다. 부하가 구동되지 않을 때라도 이러한 전류는 흐르며, 따라서 전류가 낭비되고 있으며, 이것은 최근의 구동 전원들의 전력 소비를 감소시키는데 있어 기술상의 문제점으로 되어 있다.
이러한 유형의 회로에서, 액정 부하의 증폭기에 의한 충전 및 방전이 내부 회로 최고 전위 (VLCD) 및 최저 전위 (GND) 사이에서 실행되기 때문에, 충전 및 방전이 실행되는 전압 레벨에 관계없이 기본적으로는 증폭기의 MOS 출력단를 경유하여 최고 전위 (VLCD) 또는 최저 전위 (GND) 에 방전하고 있을 뿐이고, 이러한 회로는 부하 전류를 재이용하지 않는다. 그러나, 일본 특개평 5 - 257121 호에 기재된 종래 기술의 예에 따라서, 도 11 에 도시된 바와 같이, 저항들에 의해서 분할된 전위 각각을 증폭기들의 전원 전압으로 하는 회로가 있다. 이 회로에서, 전류가 증폭기들로부터 분할된 저항들로 흐르고, 이것은 레벨 변화에 따른 표시 품질의 열화를 초래한다. 증폭기 전원이 5 ㏀ 이상의 임피던스를 갖기 때문에 (종래 기술의 예에서, R1 은 5 ㏀ 내지 15 ㏀ 이다), 출력 임피던스 (전원 임피던스 및 출력 버퍼 저항의 합) 가 분압기 저항들보다 더 크게 증가할 뿐만 아니라, 높은 전원 임피던스에 의해, 예를 들어 노이즈 등으로 증폭기 동작을 불안정하게 한다. 증폭기의 출력 임피던스가 제한되는 경우에, 상기 분압기 저항들이 감소되어, 거기에 흐르는 전류가 증가하고, 그 결과 증폭기보다 전류 소비가 더 증가한다는 문제점이 발생한다.
따라서, 본 발명의 목적은 과거의 액정 구동 전원에서보다 전류 소비를 억제하는 신규 액정 구동 전원 회로를 제공하고, 부하가 구동될 때에 충전 및 방전된 전하를 재이용하여 동작시에 전류 소비를 억제하고, 증폭기의 출력 레벨이 변하도록 유발되지 않고, 출력 임피던스가 감소되어 표시의 품질을 개선시키게 함으로써 종래 기술의 상기 결점들을 개선시키는 것이다. 본 발명의 또다른 목적은 상기 액정 구동 전원 회로 내의 전류 소비를 감소시키는 방법을 제공하는 것이다.
도 1 은 본 발명에 따른 액정 표시 구동 전원 회로의 실시예의 회로도.
도 2 는 본 발명에 따른 또다른 실시예의 회로도.
도 3 은 주변 회로 소자를 포함한 회로도.
도 4 는 도 1 에서 사용된 증폭기의 회로도.
도 5(a) 는 종래 기술의 공정에서 MOS 구조의 단면도이고, 도 5(b) 는 본 발명에서 사용된 MOS 구조의 단면도.
도 6 은 액정 패널을 포함한 통상적인 액정 패널 구동 전원 회로를 도시한 블록도.
도 7 은 액정 구동 파형을 도시한 도면이고, (a) 는 공통 출력 파형을 도시하고, (b) 는 세그먼트 출력 파형을 도시하고, (c) 는 표시 및 비표시 사이의 교대를 위한 세그먼트 파형을 도시한다.
도 8(a) 는 종래 기술의 회로를 이용한 액정 부하의 구동 상태에 대한 등가 회로도이고 (프레임 2 에 대해서 선택된 세그먼트), 8(b) 는 이러한 회로를 이용한 액정 부하의 구동 상태에 대한 등가 회로도이고 (프레임 2 에 대해서 선택된 세그먼트), 도 8(c) 는 이러한 회로를 이용한 액정 부하의 구동 상태에 대한 등가 회로도이다 (프레임 1 에 대해서, 선택된 세그먼트).
도 9 는 종래 기술의 회로도.
도 10 은 종래 기술에서 사용된 증폭기의 구성을 도시한 회로도.
도 11 은 종래 기술의 또다른 실시예를 도시한 회로도.
* 도면의 주요 부분에 대한 부호의 설명 *
V1 ∼ V5 : 액정 구동용 레벨 C1 ∼ C5 : 레벨 안정용 용량부
R1 ∼ R6 : 분압 회로용 저항 Cc : 위상 보상용 용량부
M1 : 레벨 전원 회로 M2 : 선택 회로
M3 : 공통 구동기 M4 : 액정 표시 패널
M5 : 세그먼트 구동기 COMi : i 번째 공통 출력
SEGi : i 번째 세그먼트 출력 MP1 ∼ MP7 : P 채널 MOS
MN1 ∼ MN7 : N 채널 MOS
VBn, VSn, VDn, VGn : N 채널 MOS 트랜지스터의 백게이트 전위, 소스 전위, 드레인 전위, 게이트 전위
VBp, VSp, VDp, VGp : P 채널 MOS 트랜지스터의 백게이트 전위, 소스 전위, 드레인 전위, 게이트 전위
SW1 ∼ SW12 : 스위치
IL1, IL3, IL4, IL6 : 패널 부하 구동 전류
IB1 ∼ IB4 : 증폭기의 바이어스 전류
CL1 ∼ CL2 : 등가 액정 부하
상기 목적을 달성하기 위해, 본 발명은 하기의 기본적인 기술적 구성을 채택한다.
특히, 본 발명에 따른 액정 표시 패널 구동용 전원 회로에 대한 제 1 태양은 높은 전위의 제 1 전원, 제 1 전원의 전위보다 낮은 전위의 제 2 전원, 상기 제 1 전원 및 제 2 전원 사이에 직렬로 제공된 다수의 분압 저항들, 및 다수의 상기 저항들 사이의 접속점들로부터 액정 표시 패널까지 다수의 차동 전압들을 도입하기 위해 다수의 전압 폴로워로 구성된 증폭기들을 갖는 액정 표시 패널 구동용 전원 회로에서, 상기 각 증폭기의 출력 단자 및 제 2 전원 사이에 용량부가 접속된다.
본 발명의 제 2 태양에서, 증폭기의 출력 전압보다 높은 출력 전압을 출력 단자에 출력하는 증폭기의 출력 전압을 제 1 전원 수단으로 하고, 증폭기의 출력 전압보다 낮은 출력 전압을 출력 단자에 출력하는 증폭기의 출력 전압을 제 2 전원 수단으로 한다.
본 발명의 제 3 태양에서, 증폭기의 출력 전압보다 높은 출력 전압을 출력 단자에 출력하는 증폭기의 출력 전압을 제 1 전원 수단으로 함과 동시에, 증폭기의 출력 전압보다 높은 전압들을 출력하는 증폭기들 중 가장 낮은 전압을 출력 단자에 출력하는 증폭기의 출력 전압을 제 1 전원 수단으로 하고, 증폭기의 출력 전압보다 낮은 출력 전압을 출력 단자에 출력하는 증폭기의 출력 전압을 제 2 전원 수단으로 함과 동시에, 증폭기의 출력 전압보다 낮은 출력 전압들을 출력하는 증폭기들 중 가장 높은 전압을 출력 단자에 출력하는 증폭기의 출력 전압을 제 2 전원 수단으로 한다.
본 발명의 제 4 태양에서, 증폭기의 출력 전압보다 높은 출력 전압을 출력 단자에 출력하는 증폭기의 출력 전압을 제 1 전원 수단으로 함과 동시에, 증폭기의 출력 전압보다 높은 전압들을 출력하는 증폭기들 중 가장 낮지 않은 전압을 출력 단자에 출력하는 증폭기의 출력 전압을 제 1 전원 수단으로 하고, 증폭기의 출력 전압보다 낮은 출력 전압을 출력 단자로 출력하는 증폭기의 출력 전압을 제 2 전원수단으로 함과 동시에, 증폭기의 출력 전압보다 낮은 전압들을 출력하는 증폭기들 중 가장 높지 않은 전압을 출력 단자에 출력하는 증폭기의 출력 전압을 제 2 전원 수단으로 한다.
본 발명의 제 5 태양에서, 상기 증폭기는 MOS 트랜지스터들에 의해 구성되며, 이 MOS 트랜지스터들은 유전체에 의해 분리된 기판 상에 형성된다.
본 발명의 제 6 태양에서, 상기 증폭기는 MOS 트랜지스터들에 의해 구성되며, 이 MOS 트랜지스터들은 SOI 기판 상에 형성된다.
액정 표시 패널 구동용 전원에서 전류 소비 감소 방법의 한 태양은 높은 전위의 제 1 전원, 제 1 전원의 전위보다 낮은 전위의 제 2 전원, 상기 제 1 전원 및 제 2 전원 사이에 직렬로 설치된 다수의 분압 저항들, 및 상기 저항들 사이의 접속점들로부터 액정 표시 패널까지 다수의 차동 전압들을 도입하기 위해 다수의 전압 폴로워로 구성된 증폭기들을 갖는 액정 표시 패널 구동용 전원 회로에서 전류 소비를 감소시키기 위한 방법에 있어서, 상기 각 증폭기의 출력 단자 및 제 2 전원 사이에 용량부가 접속되어, 일시적으로 이 용량부에 축적된 전하가 이러한 증폭기들 중 또다른 증폭기의 전원으로서 재이용됨으로써 전력 소비를 감소시킨다.
본 발명에 따른 액정 표시 패널 구동용 전원의 실시예들은 첨부 도면들을 참고하여 기술될 수 있다.
도 1 을 참조하면, 본 발명의 실시예에서, 액정을 구동하기 위한 다중 전압 레벨 출력 전원 회로는 R1 내지 R5 에 의해 형성된 저항성 분압기에 의해 분할된 전압들을 입력함으로써 액정을 구동하기에 충분한 출력 임피던스를 갖는 증폭기들에 의해 형성되며, 이러한 저항성 분압기는 액정을 동작시키기 위한 최고 전위 (VI1) 및 최저 전위 (GND) 사이의 전압을 분할하며, 용량부들 (C1 내지 C5) 은 각 증폭기 및 내부 회로 전위 (GND 또는 VLCD) 의 출력 사이에 개재되어, 이러한 레벨을 안정화시키고, 임피던스를 감소시킨다. 이러한 안정화된 증폭기 출력 전압보다 더 높은 전압을 출력하는 증폭기의 출력 (이하 '고전위 레벨' 이라 한다) 을 상위 레벨 전원으로 하고, 상기 출력보다 더 낮은 전압 (이하 '저전위 레벨" 이라 한다) 을 출력하는 증폭기의 출력은 하위 레벨 전원으로 한다.
다음은, 도 1 을 참조하여 상기 전원 회로의 동작이 기술된다.
종래 기술의 회로 (도 9) 에서, 증폭기의 출력 전압 레벨에 관계없이, 바이어스 전류는 회로 내에서 최고 전위 (VLCD) 로부터 최저 전위 (GND) 로 흐른다. 출력단에 의한 부하 구동은 이 부하 내에 축적된 전하를 최저 전위 (GND) 까지 방전시키거나, 이 부하를 최고 전위 (VLCD) 까지 충전시키는 경우 중 하나일 뿐이며, 각 증폭기는 독립적으로 전류를 소비한다. 그러나 본 발명에서, 증폭기 전원은 주어진 증폭기의 출력보다 높게, 낮게 하고 있기 때문에, 최고 전위 (VLCD) 및 V2 전위를 전원 전압으로 하는 최상위 증폭기 (A1) 에서의 바이어스 전류는 V2 전압 레벨로 흐르며, 일시적으로 용량부 (C2) 내로 흐른다. 중간 전위 증폭기 (A3) 에서, 전원 전압들이 V2 및 V4 이기 때문에, 상기 V2 전압 레벨로 흐르는 전류는 다시 V4 레벨 용량부 (C4) 내에 축적된다. V4 가 최저 전위 증폭기 (A5) 의 전원이기 때문에, 이러한 전위는 최저 전위 증폭기 (A5) 의 바이어스 전류용으로 다시 이용될 수 있다. 이와 동시에, 증폭기 (A4) 는 A2 에서 소비된 바이어스 전류를 재이용할 수 있다.
이 바이어스 전류 뿐만 아니라, 부하들을 구동할 때에 각 증폭기들 내에서 소비되는 전류들 (전하들) 은 부하들을 최고 및 최저 전위까지 충전 및 방전시킴으로써 유도되지 않는 도 9 의 종래 기술과는 대조적으로, 각 레벨 전하가 이용되기 때문에, 바이어스 전류에 대해 기술한 바와 같이 재이용될 수 있다. 다양한 레벨의 용량부들 및 부하 용량부들 사이의 전하 분배에 의해, 전하들은 각 레벨 용량부에 의해 회수되어, 증폭기 전류들로서 재이용될 수 있다.
본 발명의 실시예들은 관련된 첨부 도면들을 참조하여 하기에 상세히 기술된다.
도 1 은 본 발명에 따른 액정 표시 패널 구동용 전원 회로의 실시예의 구체적인 구조를 도시한 도면이다. 이 도면은 고전위인 제 1 전원 (VI1), 제 1 전원의 전위 (VI1) 보다 저전위인 제 2 전원 (VEE), 상기 제 1 전원 (VI1) 및 제 2 전원 (VEE) 사이에 직렬로 설치된 다수의 저항들 (R1 내지 R5), 및 상기 저항들 (R1 내지 R5) 사이의 접속점들로부터 얻어진 서로 상이한 다수의 전압들 (VI2, VI3, VI4 및 VI5) 을 액정 표시 패널에 도입하기 위해 다수의 전압 폴로워로 구성된 증폭기들 (A2 내지 A5) 을 갖는 액정 표시 패널 구동용 전원 회로를 갖는 액정 표시 패널 구동용 전원 회로를 도시한다. 이러한 회로에서, 용량부들 (C2 내지 C4) 이 각 증폭기들 (A2 내지 A5) 의 출력 단자들 및 제 2 전원 (VEE) 사이에 개재된다.
이러한 회로에서, 증폭기 (A3) 의 제 1 전원 수단은 증폭기 (A3) 의 출력전압 (V3) 보다 높은 출력 전압을 출력 단자에 출력하는 증폭기의 출력 전압 (V2) 으로 하고, 증폭기 (A3) 의 제 2 전원 수단은 증폭기 (A3) 의 출력 전압보다 낮은 출력 전압을 출력 단자에 출력하는 증폭기 (A4) 의 출력 전압 (V4) 으로 한다.
하기에, 본 발명의 구체예가 더 상세히 기술될 것이다.
도 1 을 참조하면, 저항들 (R1 내지 R5) 에 의해 형성된 분압 회로는 최고 구동 전위 (VI1) 를 분할한다. 통상적으로, 저항들 (R1 내지 R5) 의 값은 수 십 ㏀ 내지 수 백 ㏀ 범위의 저항값들로 정해지며, 따라서 유휴 상태에서 흐르는 전류를 제한하게 된다. 다음에, 이러한 전압 레벨들을 수신하는 버퍼 증폭기들 (A1 내지 A5) 은 출력 임피던스보다 낮은 액정 부하를 구동할 수 있다. 용량부들 (C1 내지 C5) 은 버퍼 증폭기들 (A1 내지 A5) 의 출력에 각각 추가되어, 레벨을 안정화시키고 임피던스를 감소시키며, 또한 흘러들어오는 전하들을 축적한다. 다양한 전압 레벨의 증폭기 (A2 내지 A5) 용으로 사용하는데 문제가 없게 하고, 패널 부하들 (100×100 도트 패널에 대해서 20,000 내지 40,000 pF) 의 구동에 영향을 주지 않기 위해서, 이러한 용량부들은 전체 패널 용량의 수 십 내지 수 천 배의 범위에서 값이 정해지며, 이는 약 0.1 ㎌ 내지 수 십 ㎌ 이다. 증폭기들 (A1 내지 A5) 은 도 4(a) 및 도 4(b) 에서 도시된 증폭기들이다. 도 7 의 공통 파형들 및 세그먼트 파형들로부터, 프레임들 사이의 스위칭시를 제외하면, V1, V2 및 V4 레벨들은 주로 액정 부하를 충전하는 능력이 필요하고 (즉, 전압을 높인다), V3 및 V5 레벨들은 주로 방전하는 능력이 필요하다 (즉 전압을 낮춘다). 이러한 이유 때문에, 증폭기들 (A1, A2 및 A4) 이 도 4(a) 에 도시된 바와 같이 구성되며, 출력단은 p 채널 MOS 를 갖는다. 증폭기들 (A3 및 A5) 이 도 4(b) 에 도시된 바와 같이 구성되어, 출력단들은 n 채널 MOS 를 갖는다. 이러한 증폭기들에 의해 요구되는 전류 능력을 제외하면, 고정된 바이어스 전류가 흐르도록 유도되어 전류를 제한하게 된다. 증폭기들은 각 증폭기들 (A1 내지 A5) 의 상위 레벨 전위 출력 전압들 및 하위 레벨 전위 출력 전압들을 전원 전압으로 이용하기 위해서, 도 5(b) 에서 도시된 완전 웰 분리 공정 (SOI 공정 등과 같음) 을 이용함으로써, 중간 레벨 전위를 전원으로 사용하여도 MOS 트랜지스터의 백게이트 효과 없이 증폭기가 정상 동작하도록 설계된다.
하기에, 각 증폭기의 동작 및 실제 파형이 기술될 것이다.
액정 동작 파형들의 예가 도 7 에 도시된다. 공통 출력은 COM1 으로부터 순차적으로 선택 레벨 (프레임 1 용 V1 및 프레임 2 용 GND) 을 출력하고 , 선택 레벨을 출력하는 하나의 공통을 제외하면, 모든 다른 공통들은 비선택 레벨 (프레임 1 에 대해서 V5 및 프레임 2 에 대해서 V2) 에 있게 되어, 표시 라인을 주사하게 된다. 세그먼트 라인은 주사된 공통 라인의 도트부의 표시 유무에 따라서, 선택 레벨 (프레임 1 에 대해서 GND 및 프레임 2 에 대해서 V1) 또는 비선택 레벨 (프레임 1 에 대해서 V4 및 프레임 2 에 대해서 V3) 을 출력함으로써, 공통 및 세그먼트 라인들의 교점들에서 원하는 화소들을 표시하게 된다. 하기의 설명은 액정 구동 전원에 의해 대부분의 전류가 소비되는 상태에 대한 것이며, 이것은 표시 및 비표시 상태들이 교대하는 상태이다. 이러한 경우에, 공통 파형은 도 7(a) 에 도시된 바와 같으며, 세그먼트 파형은 도 7(c) 에서 도시된 바와 같다. 표시 상태에 관계없이 단지 하나의 공통이 한번에 선택되면, 나머지 공통 파형들이 비선택 파형이 된다. 따라서, 세그먼트 출력으로부터 알 수 있는 바와 같이, 공통 라인 및 세그먼트 라인의 교점에서 형성된 하나의 화소용 액정 부하 용량이 Cp 이면, 각 세그먼트 단자에는 많은 공통 라인들에 대한 화소 용량이 있으며, 이것은 Cp×n 이고, 하나의 용량 부하의 한 단부는 공통 선택 레벨 (프레임 1 에 대해서 GND, 프레임 2 에 대해서 V1) 에 접속되고, 다른 (n-1) 개의 용량 부하들은 비선택 레벨 (프레임 1 에 대해서 V2, 프레임 2 에 대해서 V5) 을 출력한다. 상기 상태에서 주변 회로 소자의 스위치들 및 패널 부하를 포함하는 회로의 등가 동작이 도 8(b) 및 8(c) 에서 도시된다. 도 8(b) 는 프레임 2 일 때 도 7(c) 에서와 같이 세그먼트 변경 상태를 도시한다. 도 8(b) 의 좌측부는 비표시 도트가 출력되는 상태를 도시하고, 도 8(b) 의 우측부는 표시 도트가 출력되는 상태를 도시한다. 도 8(c) 의 좌측부는 프레임 1 일 때 표시 지점에 대한 상태를 도시하고, 도 8(c) 의 우측부가 비표시 상태를 도시한다. CL2 는 선택된 화소에서의 Cp 와 동일하다. CL1 이 나머지 비선택 공통 출력들 및 하나의 세그먼트 사이에서 발생하는 화소들을 나타내고, 이것은 (n-1)×Cp 과 동일하다. IB1 내지 IB4 는 각 레벨 증폭기들 내에 흐르는 바이어스 전류들이다. 통상적으로, 증폭기들의 정상 동작은 수 ㎂ 의 전류량을 요구한다. 설명을 단순화시키기 위해, 증폭기 바이어스 전류 (IB1 내지 IB4) 는 근사적으로 동일한 전류들로 한다. (통상적으로, 바이어스 전류들은, 전류 미러 회로 등의 의해서, 거의 동일한 값들이며, 그들이 상이할 경우에도, 이러한 회로 내에서의 효과는 단지 바이어스 전류들사이의 차이분을 이용할 수 없게 될 수 있다는 것이다) 도 8(b) 에서, 증폭기 (A1) 내로 흐르는 바이어스 전류 (IB1) 는 V2 (증폭기 (A3) 의 전원) 로 흘러 들어와서, 용량부 (C2) 내에 축적된다. 증폭기 (A3) 는 상위 레벨 전위 전원으로 V2 를 이용하기 때문에, 바이어스 전류 (IB3) 는 V2 로부터 소비된다. 이러한 상태에서, 전류 (IB1) 는 V2 에 접속된 용량부 (C2) 내로 흐르고, 전류 (IB3) 는 외부로 흘러나간다. 상기에서 정의된 바와 같이, IB1 = IB3 인 경우에, 종래 기술에서는 정상 상태에서 전류 소비가 IB1+IB3 인 반면, IB1 에 의해 소비된 유휴 전류가 증폭기 (A3) 를 동작시키는데 이용되기 때문에, 그것은 단지 IB1 이다. 증폭기 (A3) 내로 흐르는 바이어스 전류 (IB3) 는 하위 레벨 전위 전원 (V4) 및 용량부 (C4) 로 흐르고, 따라서 도 1 에서 도시된 바와 같이, 이것은 증폭기 (A5) 에 의해 소비되는 바이어스 전류로서 재이용될 수 있다. 즉, 증폭기 (A1) 에 의해 소비된 바이어스 전류는 증폭기들 (A3 및 A5) 에 의해 재이용된다. 이러한 방법으로, 증폭기 (A2) 에 의해 소비된 전류는 증폭기 (A4) 에 의해서 재이용될 수 있고, 따라서 종래 기술과는 대조적으로, 공통 증폭기 바이어스 전류들 (즉, IB1 = IB2 =...= IB) 이 5×IB 인 경우에, 본 발명의 회로를 이용한 정상 상태 전류 소비는 단지 IB1 + IB2 = 2×IB 이다 (전류 소비가 약 40 % 감소). 도 8(b) 의 우측부로부터, 프레임 2 일 때, 증폭기 (A1) 로부터 액정 부하 구동 전류 (IL1) 가 V4 레벨 용량부 (C4) 내에 회수되어, 증폭기 (A3) 방전 구동 전류 (IL3) 에 의해 그 재이용을 가능하게 한다. 실제로, 도 4(a) 에 도시된 바와 같이 증폭기 (A4) 가 구성되기 때문에, 바이어스 전압에 의해 발생되는 바이어스 전류가 출력단으로 또한 흐른다. 이러한 이유로, 회수된 전류는 그만큼의 손실을 나타낸다. IL4 는 이러한 손실을 보충하도록 제조될 수 있으며, 실제의 부하 구동을 위해 필요한 전류에 비해 매우 작다. 종래에는, 한 세그먼트에 대해서 증폭기들 (A1 및 A3) 에 의해 부하에 차지한 전하는 A3 또는 GND 레벨을 경유하여 방전되기 때문에, 부하 구동을 위해 필요한 전류 소비 (스위칭 프레임일 때를 제외한 2 개의 프레임 동안) 는 IL1+IL3 이고, 도 1 및 도 8 의 회로들을 이용하면, 이것은 단지 IL1 + (증폭기 (A4) 출력단의 바이어스 전류) 이다. 통상적으로, 부하 구동 전류가 유휴 전류 (수 십 ㎊ 내지 수 천 ㎊ 의 부하를 위해 전류로서는 수 ㎂ 또는 수 백 ㎂) 보다 크다는 점과, 패널 및 프레임들에 의한 소비 전류의 차이가 없다는 점을 고려하면, 1 세그먼트인 경우에도, 패널 부하 구동 전류가 종래의 IL1 + IL3 으로부터 약 IL1 로 감소되고, 이는 약 전류의 반으로 감소한 것이다. 이상은 세그먼트 출력 레벨에 관해서이지만, 프레임 스위칭 시에 각 레벨에서의 전류 소비들에 대해서는, 주파수는 세그먼트 파형 주파수에 대하여 1/n (n 은 공통 라인들의 개수이고, 이것은 수 십 내지 수 백 개이다) 이기 때문에, 패널 부하를 구동하는데 소비되는 전류로서 세그먼트 변화에 대한 전류 소비는 1/n 전류가 소비되며, 이것은 큰 감소를 나타낸다. 다양한 레벨의 용량부들은 다양한 증폭기들을 위한 전원들로서 V1 내지 V5 의 임피던스를 저하시키는 기능을 하기 때문에, 기판 전위와 무관하게 증폭기 회로들이 구성되기 때문에, 용량부에 의해 얻어진 안정화된 중간 전위를 증폭기 전원으로 이용함으로써, 출력 임피던스의 증가가 억제되고, 종래의 표시 품질을 유지하면서 약 50 % 의 전류 소비를 하는 전원 회로를 이룰 수 있다.
증폭기 회로를 MOS 트랜지스터들로 구성한 경우에, 중간 레벨이 전원으로 사용되기 때문에, 이 MOS 트랜지스터의 전원의 웨이퍼 기판 및 소스 전위 사이의 전위차인 회로 내의 최고 전위 (VLCD) 또는 최저 전위 (GND) 가 MOS 트랜지스터 임계치 (VT) 의 시프트를 유발시키며, 이것은 백게이트 효과로 공지되어 있다. 따라서, 웰 전위를 자유롭게 선택할 수 있게 하여, 증폭기가 동작하지 않는 것을 방지하는, SOI (절연 기판 상의 실리콘) 를 이용한 공정, 또는 웰이 유전체에 의해 분리되는 공정이 이용된다.
상기 경우에, 자유롭게 백게이트 (웰) 전위를 설정할 수 있기 때문에 백게이트 전위와 공통으로 소스 전위를 형성함으로써, 예를 들어 종래의 공정들에서와 같이 서브 전위들 및 MOS 소스 전위들 (웰 전위들) 로부터 비롯된 백게이트 효과에 의해 발생한 임계 전압 시프트에 의해서, 유발된 증폭기 불안정성이 방지될 수 있다.
도 1 의 회로 구성에서 각 증폭기는, 이 증폭기의 출력 전압보다 높은 출력 전압을 출력 단자에 출력하는 증폭기의 출력 전압을 제 1 전원으로 함과 동시에, 이 증폭기의 출력 전압보다 높은 출력 전압을 출력 단자에 출력하는 증폭기들 중에서 가장 낮은 전압을 출력 단자에 출력하는 증폭기의 출력 전압을 제 1 전원으로 하고, 이 증폭기의 출력 전압보다 낮은 출력 전압을 출력 단자에 출력하는 증폭기의 출력 전압을 제 2 전원으로 함과 동시에, 이 증폭기의 출력 전압보다 낮은 출력 전압을 출력 단자에 출력하는 증폭기들 중에서 가장 높은 전압을 출력 단자에 출력하는 증폭기의 출력 전압을 제 2 전원으로 하도록 구성되어 있다.
이와는 달리, 도 2 의 회로 구성에서 각 증폭기는, 이 증폭기의 출력 전압보다 높은 출력 전압을 출력 단자에 출력하는 증폭기의 출력 전압을 제 1 전원으로 함과 동시에, 이 증폭기의 출력 전압보다 높은 출력 전압을 출력 단자에 출력하는 증폭기들 중에서 가장 낮지 않은 전압을 출력 단자에 출력하는 증폭기의 출력 전압을 제 1 전원으로 하고, 이 증폭기의 출력 전압보다 낮은 출력 전압을 출력 단자에 출력하는 증폭기의 출력 전압을 제 2 전원으로 함과 동시에, 이 증폭기의 출력 전압보다 낮은 출력 전압을 출력 단자에 출력하는 증폭기들 중에서 가장 높지 않은 전압을 출력 단자에 출력하는 증폭기의 출력 전압을 제 2 전원으로 하도록 구성되어 있다. 본 발명의 목적은 상기 회로 구성들 중 하나에 의해 달성될 수 있다.
상술한 액정 패널 구동 전원 회로의 구성에 의해 하기 효과들이 달성된다.
(1) 각 레벨 증폭기에서 소비되는 바이어스 전류는 용량부에 일시적으로 축적되고, 이것은 하위 레벨 전위 증폭기의 전원으로서 재이용된다.
(2) 각 레벨에서의 구동 전류에 의한 전하가 일시적으로 용량부에 축적되어, 하위 레벨들용 패널 부하 구동을 실행하기 위해 재이용됨으로써, 종래의 액정 전원들에 비해 정상 상태의 전류 소비를 감소시킨다.

Claims (7)

  1. 높은 전위인 제 1 전원, 상기 제 1 전원의 전위보다 낮은 전위인 제 2 전원, 상기 제 1 전원 및 제 2 전원 사이에 직렬로 제공된 다수의 분압 저항들, 및 다수의 상기 저항들 사이의 접속점들로부터 액정 표시 패널까지 다수의 차동 전압들을 도입하기 위해 다수의 전압 폴로워로 구성된 증폭기들을 갖는 액정 표시 패널 구동용 전원 회로에서, 상기 각 증폭기의 출력 단자 및 상기 제 2 전원 사이에 용량부가 접속되는 것을 특징으로 하는 액정 표시 패널 구동 전원 회로.
  2. 제 1 항에 있어서, 상기 증폭기는 상기 증폭기의 출력 전압보다 높은 출력 전압을 출력 단자에 출력하는 증폭기의 출력 전압을 제 1 전원 수단으로 하고, 상기 증폭기의 출력 전압보다 낮은 출력 전압을 출력 단자에 출력하는 증폭기의출력 전압을 제 2 전원 수단으로 하는 것을 특징으로 하는 액정 표시 패널 구동 전원 회로.
  3. 제 2 항에 있어서, 상기 증폭기는 상기 증폭기의 출력 전압보다 높은 출력 전압을 출력 단자에 출력하는 증폭기의 출력 전압을 제 1 전원 수단으로 함과 동시에, 상기 증폭기의 출력 전압보다 높은 전압들을 출력하는 증폭기들 중 가장 낮은 전압을 출력 단자에 출력하는 증폭기의 출력 전압을 제 1 전원 수단으로 하고, 상기 증폭기의 출력 전압보다 낮은 출력 전압을 출력 단자에 출력하는 증폭기의 출력전압을 제 2 전원 수단으로 함과 동시에, 상기 증폭기의 출력 전압보다 낮은 출력 전압들을 출력하는 증폭기들 중 가장 높은 전압을 출력 단자에 출력하는 증폭기의 출력 전압을 제 2 전원 수단으로 하는 것을 특징으로 하는 액정 표시 패널 구동 전원 회로.
  4. 제 2 항에 있어서, 상기 증폭기는 상기 증폭기의 출력 전압보다 높은 출력 전압을 출력 단자에 출력하는 증폭기의 출력 전압을 제 1 전원 수단으로 함과 동시에, 상기 증폭기의 출력 전압보다 높은 전압들을 출력하는 증폭기들 중 가장 낮지 않은 전압을 출력 단자에 출력하는 증폭기의 출력 전압을 제 1 전원 수단으로 하고, 상기 증폭기의 출력 전압보다 낮은 출력 전압을 출력 단자로 출력하는 증폭기의 출력 전압을 제 2 전원 수단으로 함과 동시에, 상기 증폭기의 출력 전압보다 낮은 전압들을 출력하는 증폭기들 중 가장 높지 않은 전압을 출력 단자에 출력하는 증폭기의 출력 전압을 제 2 전원 수단으로 하는 것을 특징으로 하는 액정 표시 패널 구동 전원 회로.
  5. 제 1 항에 있어서, 상기 증폭기는 MOS 트랜지스터들에 의해 구성되며, 상기 MOS 트랜지스터들은 유전체에 의해 분리된 기판 상에 형성되는 것을 특징으로 하는 액정 표시 패널 구동 전원 회로.
  6. 제 1 항에 있어서, 상기 증폭기는 MOS 트랜지스터들에 의해 구성되며, 상기MOS 트랜지스터들은 SOI 기판 상에 형성되는 것을 특징으로 하는 액정 표시 패널 구동 전원 회로.
  7. 높은 전위의 제 1 전원, 상기 제 1 전원의 전위보다 낮은 전위의 제 2 전원, 상기 제 1 전원 및 제 2 전원 사이에 직렬로 설치된 다수의 분압 저항들, 및 상기 저항들 사이의 접속점들로부터 액정 표시 패널까지 다수의 차동 전압들을 도입하기 위해 다수의 전압 폴로워로 구성된 증폭기들을 갖는 액정 표시 패널 구동용 전원 회로에서 전류 소비를 감소시키기 위한 방법에 있어서, 상기 각 증폭기의 출력 단자 및 제 2 전원 사이에 용량부를 접속하여, 일시적으로 이 용량부에 축적된 전하를 이러한 증폭기들 중 또다른 증폭기의 전원으로 재이용함으로써, 전력 소비를 감소시키는 것을 특징으로 하는 액정 표시 패널 구동용 전원의 전류 소비 감소 방법.
KR1019990020977A 1998-06-08 1999-06-07 액정 표시 패널 구동용 전원 및 그 전력 소비를 감소시키기 위한 방법 KR100343410B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP10158917A JP3132470B2 (ja) 1998-06-08 1998-06-08 液晶表示パネル駆動用電源回路とその消費電力低減方法
JP98-158917 1998-06-08

Publications (2)

Publication Number Publication Date
KR20000005986A true KR20000005986A (ko) 2000-01-25
KR100343410B1 KR100343410B1 (ko) 2002-07-11

Family

ID=15682175

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990020977A KR100343410B1 (ko) 1998-06-08 1999-06-07 액정 표시 패널 구동용 전원 및 그 전력 소비를 감소시키기 위한 방법

Country Status (4)

Country Link
US (1) US6501467B2 (ko)
JP (1) JP3132470B2 (ko)
KR (1) KR100343410B1 (ko)
TW (1) TW522362B (ko)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4806481B2 (ja) * 1999-08-19 2011-11-02 富士通セミコンダクター株式会社 Ｌｃｄパネル駆動回路
JP4719813B2 (ja) * 2000-09-29 2011-07-06 日立プラズマディスプレイ株式会社 プラズマディスプレイ装置
JP4612947B2 (ja) * 2000-09-29 2011-01-12 日立プラズマディスプレイ株式会社 容量性負荷駆動回路およびそれを用いたプラズマディスプレイ装置
JP4737825B2 (ja) * 2000-12-18 2011-08-03 京セラ株式会社 液晶駆動用電圧発生回路および液晶表示装置
JP3813477B2 (ja) * 2001-09-12 2006-08-23 シャープ株式会社 電源装置およびそれを備えた表示装置
EP1324308A1 (en) * 2001-12-27 2003-07-02 STMicroelectronics S.r.l. Generation system for driving voltages of the rows and of the columns of a liquid crystal display
EP1470921A1 (en) * 2002-01-28 2004-10-27 Sharp Kabushiki Kaisha Capacitive load driving circuit, capacitive load driving method, and apparatus using the same
JP3983124B2 (ja) * 2002-07-12 2007-09-26 Ｎｅｃエレクトロニクス株式会社 電源回路
KR100480621B1 (ko) * 2002-10-04 2005-03-31 삼성전자주식회사 Ｓｔｎ ｌｃｄ 드라이버에 소요되는 구동전압 안정화용커패시터의 개수를 줄이는 회로 및 방법
US6970152B1 (en) * 2002-11-05 2005-11-29 National Semiconductor Corporation Stacked amplifier arrangement for graphics displays
TWI263441B (en) * 2004-01-19 2006-10-01 Sunplus Technology Co Ltd Circuit for generating reference voltage
KR100586545B1 (ko) * 2004-02-04 2006-06-07 주식회사 하이닉스반도체 반도체 메모리 장치의 오실레이터용 전원공급회로 및 이를이용한 전압펌핑장치
US7461922B2 (en) * 2005-12-05 2008-12-09 Silverbrook Research Pty Ltd Printing system having power regulating printhead cartridge interface
JP5358082B2 (ja) * 2007-10-31 2013-12-04 ローム株式会社 ソースドライバおよびそれを用いた液晶ディスプレイ装置
KR20100077369A (ko) * 2008-12-29 2010-07-08 주식회사 동부하이텍 전류 제한 기능을 갖는 디스플레이 장치
KR101050693B1 (ko) * 2010-01-19 2011-07-20 주식회사 실리콘웍스 소스 드라이버의 감마전압 출력 회로
JP2012032520A (ja) 2010-07-29 2012-02-16 On Semiconductor Trading Ltd 液晶駆動回路
JP2013041029A (ja) * 2011-08-12 2013-02-28 Semiconductor Components Industries Llc 液晶駆動回路
KR102316476B1 (ko) * 2015-06-16 2021-10-22 삼성디스플레이 주식회사 데이터 구동 장치 및 이를 포함하는 유기 발광 표시 장치

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6283724A (ja) 1985-10-09 1987-04-17 Hitachi Ltd 液晶表示装置駆動回路
JPH02150819A (ja) 1988-12-02 1990-06-11 Seiko Epson Corp 液晶表示装置
JPH05257121A (ja) 1992-03-11 1993-10-08 Ricoh Co Ltd 液晶駆動電源回路及び液晶表示装置
JPH05313595A (ja) 1992-05-14 1993-11-26 Seiko Epson Corp 電源回路及び表示装置及び電子機器
JPH05346771A (ja) 1992-06-12 1993-12-27 Asahi Glass Co Ltd 液晶表示装置の駆動方法
JP3234043B2 (ja) 1993-05-10 2001-12-04 株式会社東芝 液晶駆動用電源回路
WO1996002865A1 (fr) * 1994-07-14 1996-02-01 Seiko Epson Corporation Circuit a sources de courant electrique, dispositif d'affichage a cristaux liquides et dispositif electronique
US5854627A (en) * 1994-11-11 1998-12-29 Hitachi, Ltd. TFT liquid crystal display device having a grayscale voltage generation circuit comprising the lowest power consumption resistive strings
CN1145668A (zh) * 1995-01-13 1997-03-19 精工爱普生株式会社 电源电路、液晶显示体驱动用电源以及液晶显示装置
JP3613852B2 (ja) 1995-10-03 2005-01-26 セイコーエプソン株式会社 電源回路、液晶表示装置及び電子機器
JPH1011026A (ja) 1996-06-20 1998-01-16 Asahi Glass Co Ltd 画像表示装置の駆動回路
JPH1031200A (ja) 1996-07-17 1998-02-03 Seiko Epson Corp 液晶駆動用分割電圧発生器
US6144373A (en) * 1996-11-28 2000-11-07 Asahi Glass Company Ltd. Picture display device and method of driving picture display device
JPH10198446A (ja) 1997-01-14 1998-07-31 Alps Electric Co Ltd バイアス回路
JP3411494B2 (ja) * 1997-02-26 2003-06-03 シャープ株式会社 マトリクス型表示装置の駆動用電圧生成回路

Also Published As

Publication number Publication date
TW522362B (en) 2003-03-01
US20020171641A1 (en) 2002-11-21
JPH11352459A (ja) 1999-12-24
JP3132470B2 (ja) 2001-02-05
US6501467B2 (en) 2002-12-31
KR100343410B1 (ko) 2002-07-11

Similar Documents

Publication Publication Date Title
KR100343410B1 (ko) 액정 표시 패널 구동용 전원 및 그 전력 소비를 감소시키기 위한 방법
KR100338229B1 (ko) 액정표시장치 구동회로 및 구동방법
US7304632B2 (en) Liquid-crystal display driving circuit and method
EP0723695B1 (en) Power-saving circuit and method for driving liquid crystal display
EP0696803B1 (en) A shift register useful as a select line scanner for a liquid crystal display
US7221352B2 (en) Driving method for improving display uniformity in multiplexed pixel
US8217926B2 (en) Liquid crystal display having compensation circuit for reducing gate delay
US7173614B2 (en) Power supply circuit, display driver, and voltage supply method
US7030865B2 (en) Operational amplifier circuit, driving circuit and driving method
KR20070077759A (ko) 구동장치 및 그 구동방법
US20030080934A1 (en) Driving circuit and driving method
CN100409304C (zh) 阻抗变换电路、驱动电路及控制方法
JPH1031202A (ja) トグリングバックプレーンを有するディスプレイマトリックスの選択ラインドライバ
KR20030069868A (ko) 저소비 전류의 구동회로
US7050029B2 (en) LCD driving system with low power requirements
JP4644421B2 (ja) 液晶表示装置及びその駆動方法
US6483494B1 (en) Multistage charging circuit for driving liquid crystal displays
CN100392482C (zh) 驱动电压控制装置、显示装置和驱动电压控制方法
KR100698952B1 (ko) 샘플홀드회로 및 그것을 사용한 화상표시장치
KR0123910B1 (ko) 표시장치의 구동회로
JP2002268610A (ja) 液晶駆動用電源回路
KR20050085141A (ko) Ｌｃ-디스플레이 및 그 구동 방법
KR20040084718A (ko) 오프셋 보상회로
EP1063558B1 (en) Liquid-crystal display, electronic device, and power supply circuit for driving liquid-crystal display
KR100332297B1 (ko) 공통전극의단계적충전및방전을이용한액정표시장치및그구동방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120611

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20130531

Year of fee payment: 12

LAPS Lapse due to unpaid annual fee