KR100338229B1 - 액정표시장치 구동회로 및 구동방법 - Google Patents

액정표시장치 구동회로 및 구동방법 Download PDF

Info

Publication number
KR100338229B1
KR100338229B1 KR1019980017025A KR19980017025A KR100338229B1 KR 100338229 B1 KR100338229 B1 KR 100338229B1 KR 1019980017025 A KR1019980017025 A KR 1019980017025A KR 19980017025 A KR19980017025 A KR 19980017025A KR 100338229 B1 KR100338229 B1 KR 100338229B1
Authority
KR
South Korea
Prior art keywords
signal lines
potential
liquid crystal
driving
signal
Prior art date
Application number
KR1019980017025A
Other languages
English (en)
Other versions
KR19980086975A (ko
Inventor
히데타카 고다마
겐지 고쿠다
히로시 후루야
Original Assignee
오끼 덴끼 고오교 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 오끼 덴끼 고오교 가부시끼가이샤 filed Critical 오끼 덴끼 고오교 가부시끼가이샤
Publication of KR19980086975A publication Critical patent/KR19980086975A/ko
Application granted granted Critical
Publication of KR100338229B1 publication Critical patent/KR100338229B1/ko

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3685—Details of drivers for data electrodes
    • G09G3/3688—Details of drivers for data electrodes suitable for active matrices only
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0243—Details of the generation of driving signals
    • G09G2310/0248—Precharge or discharge of column electrodes before or after applying exact column voltages
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal (AREA)

Abstract

액티브 매트릭스 액정표시장치용 구동회로는 매트릭스의 신호라인 전위의 천이시에 매트릭스형의 적어도 2개의 신호라인을 단락한다. 그것에 의해, 신호라인의 기생용량에 축적된 전하는 하나의 신호라인에서 또 다른 신호라인으로 재순환되어, 구동회로의 전류소비를 감소시킨다. 교류 구동이 이용되면, 신호라인이 중앙전위의 일측에서 다른 측으로 구동되는 빈도수를 줄임으로써 전류소비도 감소시킬 수 있다.

Description

액정표시장치 구동회로 및 구동방법
본 발명은 박막 트랜지스터를 이용하는 액티브 매트릭스 표시장치와 같은 액정표시장치 구동회로 및 구동방법에 관한 것이다.
액티브 매트릭스 액정표시장치 또는 LCD는 예컨대, 휴대용 컴퓨터에 널리 사용되는데, 여기서, 그들은 고속 응답 및 감소된 누화(crosstalk)를 제공한다. 전형적인 액티브 매트릭스 LCD에 있어서, 3개의 주요 칼라의 각각에 대해서, 각 화소 또는 픽셀은 게이트 라인으로부터 수신된 신호에 의해 스위치를 온/오프하는 박막 트랜지스터(TFT: Thin-Film Transistor)와, TFT가 스위치를 온할 때, 소스 라인을 통해서 충전 또는 방전하는 액정 커패시터를 갖는다. 소스라인 및 게이트라인은 게이트 라인이 동시에 한 개씩 활성화되고, 소스 라인이 표시된 화소의 강도를 나타내는 신호를 전송하도록 하는 매트릭스를 형성한다. 통상 액티브 매트릭스 LCD를 이용하는 교류 혹은 AC 구동 시스템에서, 인접한 액정 커패시터는 공통전위 주변에 집중하여 반대방향으로 충전된다. 액티브 매트릭스회로 구성 및 AC 구동방식에 대해서는 다음에 상세히 설명한다.
AC 구동방식에서, 연속적인 게이트라인이 활성화됨에 따라, 각 소스 라인의 전압이 공통전위 이상과 이하를 교대로 스윙(swing)해야 한다. 그것에 의해 소스라인에 대한 전압스윙이 직류구동과 비교하여 2배가 된다. 그 결과, 소스라인의 기생용량을 충전하는데 필요한 시간이 증가되고, 전류 소비가 비슷하게 증가되며, 큰 소스라인 구동회로가 필요하다고 하는 문제가 있다. 또한, 큰 충전 및 방전 전류는 전기적 노이즈를 발생한다.
게이트라인이 AC 방식으로 구동되지 않더라도, 게이트 라인은 충전 및 방전되어야 하는 기생용량을 갖는다. 게이트 라인의 충전 및 방전은 비슷하게 시간이 걸리고, 전류를 소비하며, 노이즈를 발생하고, 큰 구동회로를 필요로 한다.
따라서, 본 발명의 목적은 액정표시장치 내의 신호라인의 기생용량을 충전할 때 소비되는 전류를 감소시키는 데에 있다.
본 발명의 또 다른 목적은 액정표시장치 내의 신호라인의 기생용량을 충전하는데 필요한 시간을 단축하는 데에 있다.
본 발명의 또 다른 목적은 액정표시장치 내의 전기적 노이즈를 감소시키는 데에 있다.
본 발명의 또 다른 목적은 액정표시장치의 구동회로의 크기 및 비용을 감소시키는 데에 있다.
본 발명의 구동회로는 하나의 방향으로 움직이는 제 1 신호라인과, 또 다른 방향으로 움직이는 제 2 신호라인과, 제 1 신호라인에 의해 제어되고, 제 1 및 제 2 신호라인의 교차점에 배치된 스위칭 소자와, 이들 동일한 교차점에 배치되고, 스위칭 소자를 통해서 제 2 신호라인과 접속되는 액정 커패시터를 구비하는 액정표시장치를 구동한다.
구동회로는 제 1 신호라인을 활성 레벨과 비활성 레벨로 순차 구동하여, 스위칭 소자를 온/오프하는 복수의 제 1 드라이버와, 화소 강도를 나타내는 신호로 제 2 신호라인을 구동하는 복수의 제 2 드라이버를 구비한다.
본 발명의 제 1 관점에 따르면, 스위칭회로는 제 2 신호라인에 연결된다. 천이시에, 어떤 제 1 신호라인이 활성 레벨과 비활성 레벨 사이에서 변경될 때, 스위칭회로는 제 2 드라이버와 제 2 신호라인을 비접속하고, 제 2 신호라인을 단락된 상태로 둔다. 제 2 신호라인들은 고정전위로 단락되거나, 혹은 서로 단락될 수도 있다.
본 발명의 제 2 관점에 따르면, 스위칭회로는 제 1 신호라인에 연결된다. 한 쌍의 제 1 신호라인이 활성 레벨과 비활성 레벨 사이에서 변경될 때, 스위칭회로는 대응하는 제 1 드라이버와 상기 한 쌍의 제 1 신호라인을 비접속하고, 상기 한 쌍의 제 1 신호라인을 단락된 상태로 둔다. 단락된 한 쌍의 제 1 신호라인은 고정전위로 단락되거나, 혹은 서로 단락될 수도 있다.
본 발명의 제 1 및 제 2 관점의 스위칭회로는 단락된 신호라인 상에 흐르는 피크전류를 제한하기 위한 레지스터를 구비한다.
본 발명의 제 3 관점에 따르면, 제 2 드라이버는 어떤 중앙전위 이상과 이하에서 교대로 제 2 신호라인의 각각을 구동한다. 각 제 2 신호라인은 복수의 제 1 신호라인이 활성 레벨로 구동되고 있는 동안 중앙전위와 같거나 큰 전위로 머무르고, 또 다른 복수의 제 1 신호라인이 활성 레벨로 구동되고 있는 동안 중앙전위와 같거나 적은 전위로 머무른다.
본 발명의 제 1 및 제 2 관점에 따라, 하나의 신호라인에서 또 다른 신호라인으로 단락을 통해서 전하를 재순환하여, 전류소비를 감소시키고, 전기적 노이즈를 감소시키며, 신호라인이 보다 신속하게 구동되거나, 보다 적은 구동용량과, 보다 작은 크기 및 보다 낮은 비용을 가진 드라이버에 의해 구동될 수 있다.
본 발명의 제 3 관점은 제 2 신호라인이 중앙전위의 일측에서 반대 측으로 구동되는 빈도수를 줄임으로써 비슷한 효과를 제공한다.
도 1은 종래의 액티브 매트릭스 LCD의 회로도,
도 2는 종래의 게이트라인 구동방식을 나타내는 타이밍도,
도 3은 종래의 소스라인 구동방식을 나타내는 타이밍도,
도 4는 본 발명을 적용한 액티브 매트릭스 LCD의 회로도,
도 5는 본 발명을 적용한 또 다른 액티브 매트릭스 LCD의 회로도,
도 6은 본 발명을 적용한 또 다른 액티브 매트릭스 LCD의 회로도,
도 7은 본 발명을 적용한 또 다른 액티브 매트릭스 LCD의 회로도,
도 8은 본 발명을 적용한 또 다른 액티브 매트릭스 LCD의 회로도,
도 9는 본 발명을 적용한 또 다른 액티브 매트릭스 LCD의 회로도,
도 10은 본 발명에 따른 소스라인 구동방식의 타이밍도,
도 11은 본 발명을 적용한 또 다른 액티브 매트릭스 LCD의 회로도,
도 12는 도 11에서의 게이트라인의 구동을 나타내는 파형도,
도 13은 본 발명을 적용한 또 다른 액티브 매트릭스 LCD의 회로도,
도 14는 본 발명을 적용한 또 다른 액티브 매트릭스 LCD의 회로도,
도 15는 본 발명을 적용한 또 다른 액티브 매트릭스 LCD의 회로도,
도 16은 본 발명을 적용한 또 다른 액티브 매트릭스 LCD의 회로도,
도 17은 본 발명을 적용한 또 다른 액티브 매트릭스 LCD의 회로도.
<도면의 주요부분에 대한 부호의 설명>
1 : LCD 패널 3 : 소스라인 구동회로
G1∼Gn: 게이트라인 S1∼Sm: 소스라인
SD1∼SDm: 소스 드라이버 Vcom: 공통전극
첨부된 도면을 참조하면서 본 발명의 실시예를 설명하고, 이들 실시예 및 종래기술과 공통적인 회로소자와 종래의 기술에 사용된 AC 구동방식에 대해서 설명한다.
도 1을 참조하면, 종래의 액티브 매트릭스 LCD는 LCD 패널(1), 게이트 라인 구동회로(2), 소스 라인 구동회로(3)를 구비한다. LCD 패널(1)은 한 쌍의 평평한 투명판 사이의 캡슐에 넣은 액정으로 이루어진다. 도면에서 수평으로 진행하는 게이트 라인(G1-Gn)과, 도면에서 수직으로 진행하는 소스 라인(S1-Sm)은 투명판 중 하나에 형성된다. 박막 트랜지스터(TR11-TRnm)는 게이트 라인과 소스 라인의 교차점에 형성된다. 각 박막 트랜지스터(TRij)는 대응하는 게이트 라인(Gi)에 접속된 게이트 단자와, 대응하는 소스 라인(Sj)에 접속된 소스단자와, 대응하는 액정 커패시터(CXij)의 하나의 전극에 접속된 드레인 전극을 갖는다(여기서, i는 1-n까지의 정수이고, j는 1-m까지의 정수). 그들의 다른 전극으로서, 액정 캐패시터(CX11-CXnm)는 대향하는 투명판 상에 형성된 공통 전극을 공유한다. 공통 전극은 고정 전위(Vcom)로 유지된다(투명한 평판, 액정, 및 공통 전극은 도면에 명확하게 도시되어 있지 않다.).
또, 소스 라인(S1-Sm)은 공통전극을 향하기 때문에, 실질적인 기생용량(CS1-CSm)은 소스라인과 공통전극 사이에 존재한다. 비슷하게, 기생용량(CG1-CGn)은 게이트 라인(G1-Gn)과 공통전극 사이에 존재한다.
게이트 라인 구동회로(2)는 이하 하이레벨이라고 칭하는 활성전위로 대응하는 게이트 라인(G1-Gn)을 구동하여 접속된 박막 트랜지스터의 스위치를 온하고, 이하 로우레벨이라고 칭하는 비활성전위로 대응하는 게이트 라인(G1-Gn)을 구동하여 접속된 박막 트랜지스터의 스위치를 오프하는 게이트 드라이브(GD1-GDn)를 구비한다.
소스라인 구동회로(3)는 일정한 중앙전위와 같거나, 크거나, 혹은 적은 전위로 대응하는 소스 라인(S1-Sm)을 구동하는 소스 드라이버(SD1-SDm)를 구비한다. 중앙전위는 Vcom와 같거나, 거의 비슷하다. 소스 드라이버의 출력전위는 예컨대, 각 측의 소스전위에 대해서 64 단계로 변경될 수 있어, 64개의 강도 레벨이 표시될 수 있다.
또한, 도 1에 나타낸 회로소자는 이후에 기술되는 본 발명의 실시예에도 존재하고, 설명을 반복할 필요없이 동일한 참조문자로 표시될 것이다. 또한, 기생용량(CS1-CSm, CG1-CGn)도 도면에 도시되어 있지 않더라도 존재한다.
도 2는 종래의 게이트라인 구동방식을 나타내는데, 그것의 수평축은 시간을 나타낸다. 이미지의 한 개의 프레임을 표시하기 위해, 게이트 라인은 G1-Gn의 순서로 차례로 하이레벨로 구동되는데, 한 개의 게이트 라인만 동시에 하이로 구동된다. 그 후에, 다음의 프레임을 표시하기 위해 동일한 구동 순서가 반복된다.
도 3은 2개의 인접한 소스 라인(Sk-1-Sk)을 구동하는 종래의 AC를 나타내는데, 그것의 수평축은 도 2와 같은 스케일의 시간을 나타낸다. 제 1 게이트 라인(G1)이 하이인 기간 동안에, 서로 인접한 소스 라인의 각 쌍은 Vcom으로서 도면에 도시된 중앙전위의 반대측의 전위로 구동된다. 예컨대, 소스라인(Sk-1)은 Vcom와 같거나 큰 전위로 구동되고, 소스라인(Sk)은 Vcom과 같거나 작은 전위로 구동된다. 파형 내부에 도트로 표시된 라인은 Vcom이상 및 이하에 복수의 가능한 전위레벨이 있다는 것을 나타낸다.
다음 기간 동안에, 게이트 라인(G2)이 하이로 구동되고, Vcom와 같거나 큰 전위를 이전에 전달한 Sk-1과 같은 소스 라인은 Vcom와 같거나 적은 전위로 구동된다. 비슷하게, Vcom와 같거나 적은 전위를 이전에 전달한 Sk와 같은 소스 라인은 Vcom와 같거나 큰 전위로 구동된다.
다음 기간에서, 게이트 라인(G3)은 하이이고, 소스 라인의 전위는 다시 중앙 전위 Vcom에 대하여 반전된다. 프레임의 끝부분까지, 각 연속적인 게이트 라인이 구동됨에 따라, 소스라인 전위는 Vcom부근에서 계속 반전한다.
각 소스라인의 기생용량은 대략 150피코패러드(150pF)이고, 액정 커패시터 중 하나의 용량, 예컨대, CX11은 대략 8피코패러드(8pF)이다. 따라서, 소스라인 드라이버에 의해 발생된 대부분의 전류는 액정 커패시터를 충전 혹은 방전할 때보다는, 오히려 소스라인의 기생용량을 충전 혹은 방전할 때 소비된다.
도 4는 본 발명의 제 1 실시예를 나타낸다. LCD 패널(1)과 게이트라인 구동회로(2)는 도 1에 나타낸 종래의 소자와 비슷하다.
제 1 실시예에서의 소스라인 구동회로(10)는 스위치(SWA1-SWAm, SWB1-SWBm)를 구비하는 스위칭회로(11)를 갖는다. 스위치(SWAj)는 소스 드라이버(SDj)와 소스라인(Sj)을 연결하고(j=1, ....m), 스위치(SWBj)는 액정 커패시터의 공통 전극의 전위(Vcom)로 유지되는 공통 전극(미도시)과 소스라인(Sj)을 연결한다. 스위치(SWAj, SWBj)는 예컨대 전계효과 트랜지스터를 구비한다. 이 형태의 스위칭회로(11)는 기존의 소스라인 구동회로 설계에 용이하게 부가될 수 있다.
스위치(SWAj, SWBj)는 게이트 드라이버(GD1-GDn)와 동기화하여 제어된다. 정상적으로, 스위치(SWAj)는 모두 폐쇄되고, 스위치(SWBj)는 모두 개방된다. 그러나, 하이레벨과 로우레벨 사이의 게이트라인(G1-Gn)의 천이시에, 짧은 기간 동안에, 스위치(SWAj)가 개방되고, 스위치(SWBj)가 폐쇄되어, 소스 드라이버와 소스라인을 비접속하고, Vcom와 소스라인을 단락한다.
도 2 및 도 3을 다시 참조하면, 대부분의 기간 동안에, 게이트라인(G1)이 하이일 때, 스위치(SWAj)가 폐쇄되고, 스위치(SWBj)가 개방되어, 소스 드라이버(SDj)가 첫 번째 줄의 화소 강도를 나타내는 신호레벨까지 액정 커패시터(CX1j)를 충전할 수 있다. 종래의 기술에서와 같이, 소스라인(Sk-1)을 포함하는 소스라인의 반은 거의 Vcom와 같은 중앙전위와 같거나 큰 전위로 구동되고, 소스라인(Sk)을 포함하는 소스라인의 다른 쪽의 반은 동일한 중앙전위와 같거나 적은 전위로 구동된다.
게이트 드라이버(GD1)가 게이트 라인(G1)을 하이레벨에서 로우레벨로 구동하고, 게이트 드라이버(GD2)가 게이트라인(G2)을 로우레벨에서 하이레벨로 구동하는 순간에, 스위치(SWAj)는 모두 개방되고, 스위치(SWBj)는 모두 폐쇄되어, 모든 소스라인이 Vcom로 쇼트된다. 그것에 의해, Vcom보다 높은 전위에 있는 소스라인(예컨대, Sk-1)에서 Vcom보다 낮은 전위에 있는 소스라인(예컨대, Sk)으로 전하가 순환되어, 소스라인 구동회로(10) 내부로 혹은 외부로 거의 순전류(net current)가 흐르지 않거나 전혀 흐르지 않기 때문에, 모든 소스라인이 신속하게 Vcom전위로 된다.
짧은 기간 이후에, 실질적으로 이러한 전하의 재순환이 완료되었을 때, 그리고, 게이트라인(G2)이 하이레벨로 되었고 게이트라인(G1)이 로우레벨로 되었을 때, 스위치(SWBj)가 개방되고, 스위치(SWAj)가 폐쇄되어, 그들의 소스 드라이버(SDj)와 소스라인(Sj)이 연결된다. 다음에, 소스 드라이버는 다음 줄의 화소 강도를 나타내는 신호레벨로 소스라인과 액정 커패시터(CX2j)를 구동한다.
소스라인 사이의 전하를 재순환함으로써, 제 1 실시예는 소스라인 구동회로(10)의 전류소비를 실질적으로 종래의 값의 반으로 줄인다. 소스 드라이버의 전원 및 접지 라인에 대한 전기적 노이즈가 상응하게 감소된다. 프레임 속도도 증가될 수 있는데, 그 이유는 소스라인을 충전 및 방전하는 작업의 반이 실질적으로 소스 드라이버의 출력 임피던스보다 낮은 내부 임피던스를 갖고 있어 보다 따른 충전 및 방전을 허용하는 스위칭회로(11)에 의해 행해지기 때문이다.
선택적으로, 주어진 프레임 속도에 의해, 구동용량 및 소스 드라이버의 크기가 감소될 수 있다.
제 1 실시예는 도 2 및 도 3에 나타낸 AC 구동방식에 제한되지 않는다. 제 1 실시예는 Vcom와 실질적으로 같은 중앙전위보다 큰 전위로 소스라인의 반을 동시에 구동하고, 대략 소스라인의 반을 중앙 전위보다 작은 전위로 구동하는 어떤 구동방식에서 동일한 효과를 제공하고, 때때로 중앙 전위에 대해서 소스라인의 전위를 반전한다. 소스라인의 전위가 중앙 전위에 대해서 막 반전되려고 할 때는 언제나, 스위칭회로가 소스라인을 Vcom로 단락하도록 동작한다.
도 5는 본 발명의 제 2 실시예를 나타낸다. LCD 패널(1)과 게이트라인 구동회로(2)는 도 1에서의 종래의 소자와 비슷하다.
제 2 실시예에서의 소스라인 구동회로(12)는 스위치(SWC1-SWCm, SWD1-SWDm-1)를 구비하는 스위칭회로(13)를 갖는다. 스위치(SWCj)는 소스 드라이버(SDj)와 소스라인(Sj)을 연결하고(j=1, ...., m), 스위치(SWDj)는 소스라인(Sj+1)과 소스라인(Sj)을 연결한다(j=1, ...., m-1). 스위치(SWCj, SWDj)는 예컨대, 전계효과 트랜지스터를 구비하고, 기존의 소스라인 구동회로 설계에 용이하게 부가될 수 있다.
스위치(SWCj, SWDj)의 제어는 제 1 실시예에서의 스위치(SWAj, SWBj)의 제어와 비슷하다. 통상, 스위치(SWCj)는 모두 폐쇄되고, 스위치(SWDj)는 모두 개방된다. 하이레벨과 로우레벨 사이의 어느 것이든 게이트 라인(G1-Gn)의 각 천이에서, 짧은 기간 동안에, 스위치(SWCj)가 개방되고, 스위치(SWDj)가 폐쇄되어, 소스 드라이버와 소스라인이 비접속되고, 인접한 모든 쌍의 소스라인이 서로 단락된다.
제 2 실시예는 스위치(SWDj)가 폐쇄될 때, 전하가 Vcom전위로 유지된 공통 전극을 통해서 순환되는 대신에 소스라인들 사이에서 직접 순환된다는 점을 제외하고, 제 1 실시예와 같은 방법으로 동작한다. 단락된 소스라인의 결과의 전위는 소스라인이 선행의 게이트라인 구동 기간 동안에 구동되었던 평균전위이다. 이 평균전위는 통상 Vcom에 가까울 것이다.
소스라인이 단락될 수 있는 Vcom전위로 분리전극이 유지될 필요가 없으면, 제 2 실시예는 실질적으로 제 1 실시예와 같은 효과를 제공한다.
도 6은 본 발명의 제 3 실시예를 나타낸다. LCD 패널(1)과 게이트라인 구동회로(2)는 도 1에서의 종래의 소자와 비슷하다.
제 3 실시예에서의 소스라인 구동회로(14)는 스위치(SWC1, SWC2, ..., SWCm와 SWD1, SWD3, ..., SWDm-1)를 구비하는 스위치회로(15)를 갖는다. 스위칭회로(15)는 인접한 소스라인을 단락하는 짝수 스위치(SWD2, SWD4, ..., SWDm-2)를 제거하면 제 2 실시예의 스위칭회로(13)로부터 획득된다.
제 3 실시예는 스위치(SWCj)(j=1, 2, ..., m)가 개방되고, 스위치(SWDj)(j=1, 3, ..., m-1)가 폐쇄될 때, 각 소스라인이 인접한 한 개의 소스라인과만 단락된다는 것을 제외하고, 제 2 실시예와 동일한 방법으로 동작한다. 인접한 소스라인이 Vcom와 거의 같은 중앙전위의 반대측의 전위로 구동되기 때문에, 단락된 각 쌍의 소스라인은 일반적으로 Vcom부근의 전위로 된다.
따라서, 제 3 실시예는 일반적으로 보다 적은 스위치를 필요로 하면서, 제 2 실시예와 동일한 효과를 제공한다.
도 7은 본 발명의 제 4 실시예를 나타낸다. LCD 패널(1)과 게이트라인 구동회로(2)는 도 1에서의 종래의 소자와 비슷하다.
제 4 실시예에서의 소스라인 구동회로(16)는 각 스위치(SWB1-SWBm)와 Vcom전극 사이에 레지스터(R1)를 부가한 것을 제외하고, 제 1 실시예와 동일한 스위치(SWA1-SWAm, SWB1-SWBm)를 갖는 스위칭회로(17)를 구비한다. 이들 레지스터(R1)는 예컨대, 일정한 저항을 제공하도록 구성된 전계효과 트랜지스터를 구비하고, 그러한 레지스터들은 스위칭회로(17) 내에서 용이하게 만들어질 수 있다. 레지스터(R1)는 스위치(SWB1-SWBm)가 폐쇄될 때 소스라인(S1-Sm) 상에 흐르는 피크 전류를 제한한다.
제 1 실시예에 있어서, 소스라인이 직접 Vcom로 단락될 때, 소스라인이 Vcom로 매우 신속하게 방전하면, 소스라인과 게이트라인 사이의 용량성 결합에 의해 LCD 패널(1) 내의 게이트라인 상에 전압 노이즈가 발생하여, 어쩌면 박막 트랜지스터(TRij)가 원하지 않는 횟수로 전환될 수도 있다. 특히, 게이트 드라이버(GDi)로부터 멀리 떨어져서 배치된 트랜지스터는 그러한 노이즈에 영향을 받기 쉽다.
제 4 실시예에 있어서, 스위칭회로(17) 내의 레지스터(R1)는 소스라인의 방전 속도를 제한함으로써 게이트라인 상의 전압 노이즈를 감소시킨다. 레지스터(R1)의 저항은 전하의 흐름을 과도하게 늦출 만큼 크지 않으면서, 전압 노이즈 문제를 방지할 만큼 매우 충분해야 한다. 다음에, 제 4 실시예는 소스라인이 Vcom으로 단락될 때의 기간 동안, 가능한 박막 트랜지스터가 원하지 않는 전환을 하지 않으면, 실질적으로 제 1 실시예와 동일한 효과를 제공한다.
도 8은 본 발명의 제 8 실시예를 나타낸다. LCD 패널(1)과 게이트라인 구동회로(2)는 도 1에서의 종래의 소자와 비슷하다.
제 4 실시예에서의 소스라인 구동회로(18)는 각 스위치(SWDj)와 소스라인(Sj+1)(j=1, ...., m-1) 사이에 레지스터(R2)를 부가한 것을 제외하고, 제 2 실시예와 동일한 스위치(SWC1-SWCm, SWD1,-SWDm-1)를 갖는 스위칭회로(19)를 구비한다. 제 4 실시예에서 처럼, 이들 레지스터(R2)는 일정한 저항을 제공하도록 구성된 전계효과 트랜지스터로서 제조되어, 스위치(SWD1-SWDm-1)가 폐쇄될 때 소스라인(S1-Sm) 상에 흐르는 피크 전류를 제한할 수 있다.
제 5 실시예의 동작은 제 2 및 제 4 실시예의 설명으로부터 이해할 수 있다. 제 5 실시예는 소스라인이 서로 단락되는 기간 동안에, LCD 패널(1) 내의 전압 노이즈를 감소시키면서, 제 2 실시예와 동일한 효과를 실질적으로 제공한다.
제 5 실시예의 변형으로서, 짝수 스위치(SWD2, SWD4, .....)와 그들 대응하는 레지스터(R2)가 제 3 실시예에서 처럼, 제거될 수 있다.
도 9는 본 발명의 제 6 실시예를 나타낸다. LCD 패널(1)과 게이트 라인 구동회로(2)는 도 1에서의 종래의 소자와 비슷하다.
제 6 실시예에서의 소스라인 구동회로(20)는 스위치(SWB1-SWBm)가 액정 커패시터에 인가된 공통 전위(Vcom)와 약간 다른 전압(VSD/2)으로 유지된 공통 전극과 소스라인을 연결하는 것을 제외하고, 제 1 실시예와 동일한 스위치(SWA1-SWAm, SWB1-SWBm)를 갖는 스위칭회로(21)를 구비한다. VSD/2는 소스 드라이버의 구동범위 내의 중앙전위이다.
소스 드라이버의 구동 범위는 다음과 같은 이유 때문에, 정확히 Vcom부근에 집중되지 않는다. 게이트 라인이 하이레벨에서 로우레벨로 구동되어 접속된 박막 트랜지스터의 스위치가 오프되면, 박막 트랜지스터의 게이트와 드레인 사이의 용량성 결합(CGD)으로 인해, 게이트라인 상의 전위 변동은 LCD 패널(1) 내의 박막 트랜지스터의 드레인 전위에서 약간의 시프트 △VGD를 일으킨다. 박막 트랜지스터의 드레인 전위도 액정 커패시터의 접속된 전극의 전위이므로, 액정 커패시터 내에 축적된 전위는 소스 라인이 구동되었던 전위로부터 △VGD만큼 시스프된다.
소스라인이 교대로 Vcom이상 및 이하에서 구동되면, △VGD전위 시프트에 의해, 표시된 강도 레벨에서 약간의 원하지 않는 시스트가 발생하고, 약간의 깜박임이 나타난다. 따라서, 제 6 실시예에서의 소스 드라이버는 공통 전위Vcom로부터 △VGD만큼 상쇄된 중앙 전위(VSD/2)이상 및 이하의 전위로 교대로 소스라인을 구동하도록 구성된다. 소스라인 구동회로(20)가 참조 전위로서 VSD/2를 소스 드라이버에 제공하기 때문에, 스위치(SWB1-SWBm)에 VSD/2를 공급하는 것은 간단한 일이다.
제 6 실시예는 소스라인이 Vcom대신에 참된 중앙전위VSD/2로 단락되기 때문에, 소스라인과 공통 VSD/2전극 사이에 흐르는 평균적인 전체 전류가 어떠한 직류성분도 갖지 않는다는 것을 제외하고, 제 1 실시예와 동일한 방법으로 동작한다. 따라서, 제 1 실시예에서보다 훨씬 더 전류소비가 감소된다.
Vcom대신에 VSD/2로 유지된 공통전극과 레지스터(R1)를 연결함으로써 제 4 실시예와 비슷하게 변경될 수 있다.
본 발명의 제 7 실시예로서, 도 10은 첫 번째의 3개의 게이트라인(G1, G2, G3)이 하이로 구동되는 동안에 소스라인(Sk-1)이 Vcom와 같거나 큰 전위로 구동되고, 그 후에 다음 3개의 게이트라인(G1, G2, G3)이 하이로 구동되는 동안에 소스라인(Sk-1)이 Vcom와 같거나 적은 전위로 구동되며, 구동전위가 종래의 기술에서 처럼 Vcom에 대하여 1/3만 반전되도록 하는 소스라인 구동방법을 나타낸다. Sk-1, Sk과 같은 서로 인접한 소스라인은 도시한 바와 같이 Vcom와 반대 방향으로 여전히 구동된다.
이 구동방법은 도 1에 나타낸 종래의 구동회로에 의해 실행될 수 있다. 인접한 화소는 비슷 강도를 갖는 경향이 있기 때문에, 연속적인 게이트라인이 활성화됨에 따라, 소스라인에 대한 신호레벨이 Vcom에 대하여 때때로 반전하는 것을 제외하고, 매우 많이 변경되지 않는 경향이 있다. 제 7 실시예에 있어서, 게이트라인(G2, G3, G5, ....)이 하이로 구동되고 있을 때의 전류소비는 매우 감소된다. 소스라인 구동회로는 모든 제 3 게이트라인(G1, G4, ...)이 하이로 구동될 때만 다량의 전류를 소비한다.
또, 이 구동방법은 본 발명의 선행의 어느 하나의 실시예와 결합되어, 모든 제 3 게이트라인(G1, G4, ...)이 하이로 구동될 때만 소스라인을 단락할 수 있다. VSD/2는 제 6 실시예에서 처럼, Vcom대신에 사용될 수도 있다.
Vcom(또는 VSD/2)에 대하여 구동전위를 N 게이트라인마다 한 번만 반전함으로써 제 7 실시예의 구동방법을 발생시킬 수 있고, 여기서 N은 2와 같거나 큰 어떤 정수이다.
선행의 실시예는 소스라인 구동회로와 관련되어 있다. 이하의 실시예는 게이트라인 구동회로와 관련되어 있다.
도 11은 본 발명의 제 8 실시예를 나타낸다. LCD 패널(1)과 소스라인 구동회로(3)는 도 1에서의 종래의 소자와 비슷하다.
제 8 실시예에서의 게이트라인 구동회로(22)는 스위치(SWE1-SWEn, SWF1-SWFn)를 구비하는 스위칭회로(23)를 갖는다. 스위치(SWEi)는 게이트 드라이버(GDi)와 게이트라인(Gi)을 연결한다(i=1, ..., n). 스위치(SWFi)는 게이트라인이 구동되는 하이레벨과 로우레벨 사이의 중간 전위 VGD/2로 유지된 공통전극(미도시)과 게이트라인(Gi)을 연결한다. 스위치(SWEi, SWFi)는 예컨대 전계효과 트랜지스터를 구비하고, 기존의 게이트라인 구동회로 설계에 용이하게 부가될 수 있다.
스위치(SWEi, SWFi)는 아래에서 처럼 게이트 드라이버와 동기화하여 제어된다. 정상적으로는, 스위치(SWEi)는 모두 폐쇄되고, 스위치(SWFi)는 모두 개방된다. 게이트 드라이버(GDi-1, GDi)가 하이레벨에서 로우레벨로 게이트라인(Gi-1)을 구동하고, 로우레벨에서 하이레벨로 게이트라인(Gi)을 구동할 때, 짧은 천이 기간 동안, 스위치(SWEi-1, SWEi)는 개방되고, 스위치(SWFi-1, SWFi)는 폐쇄되어, 게이트 드라이버(GDi-1, GDi)와 게이트라인(Gi-1, Gi)의 쌍을 비접속하고, VGD/2전극과 게이트라인의 쌍을 단락한다.
제 8 실시예의 동작은 도 12에서의 파형도와 관련하여 설명한다.
T로 표시된 기간 동안, 제 1 게이트 드라이버(GD1)는 하이레벨을 발생시키고, 다른 게이트 드라이버는 로우레벨을 발생시킨다.
천이시간 △t동안, 제 1 게이트 드라이버(GD1)는 하이에서 로우출력으로 변경되고, 제 2 게이트 드라이버(GD2)는 로우에서 하이 출력으로 변경된다. 스위치(SWE1, SWE2)는 이 천이시간 △t동안 개방되어, 게이트 드라이버(GD1, GD2)와 게이트라인(G1, G2)을 비접속한다. 스위치(SWF1, SWF2)가 천이시간 △t동안 폐쇄되어, 제 1 게이트라인(G1)이 하이레벨에서 중간레벨(VGD/2)로 신속하게 방전하고, 제 2 게이트라인은 로우레벨에서 동일한 중간레렐(VGD/2)로 신속하게 충전한다. 그것에 의해 VGD/2전극을 통해서 제 1 게이트라인(G1)에서 제 2 게이트라인(G2)으로 전하를 재순환시킨다.
천이시간 △t의 끝부분에서는, 스위치(SWF1, SWF2)가 개방되고, 스위치(SWE1, SWE2)가 폐쇄되어, 게이트라인(G1, G2)과 게이트 드라이버(GD1, GD2)가 다시 접속된다. 다음에, 게이트 드라이버(GD1, GD2)는 게이트라인(G1)을 로우로 구동하는 프로세스와, 게이트라인(G2)을 하이로 구동하는 프로세스를 완료한다.
다른 게이트라인이 하이와 로우로 구동될 때 비슷한 절차를 따른다. 그 결과, 실질적으로 각 게이트라인의 기생용량 내에 축적된 1/2전하는 다음 게이트라인으로 순환되고, 게이트라인은 종래기술에서와 같은 전류를 1/2만 공급해야 한다. 그것에 의해 전류소비와 전기적 노이즈가 감소된다.
제 8 실시예에서의 게이트라인 드라이버는 종래기술에서 보다 적은 구동용량을 필요로 하고, 그것에 대응하게 작아질 수 있다. 따라서, 게이트라인 구동회로(22)의 크기 및 비용은 감소될 수 있다. 이들 효과는 소스라인에 사용된 구동방법에 관계없이 얻어진다.
도 13은 본 발명의 제 9 실시예를 나타낸다. LCD 패널(1)과 소스라인 구동회로(3)는 도 1에서의 종래의 소자와 비슷하다.
제 9 실시예에서의 게이트라인 구동회로(24)는 VGD/2대신에 공통전위를 스위치(SWF1-SWFn)에 제공한다는 것을 제외하고, 스위치(SWE1-SWEn, SWF1-SWFn)를 갖는, 제 8 실시예에서의 스위칭회로(23)와 비슷한 스위칭회로(25)를 구비한다.
이 차이점은 별개로 하고, 제 9 실시예는 제 8 실시예와 동일한 방법으로 동작하므로, 상세한 설명은 생략한다. Vcom가 게이트 드라이버에 의해 출력된 하이레벨과 로우레벨 사이의 중간에 있으면, 통상 있는 일이지만, 각 게이트라인이 하이레벨에서 로우레벨로 구동될 때, 각 게이트라인의 기생용량에 축적된 일부 전하가 다음 게이트라인으로 순환되어, 게이트 드라이버의 구동용량과, 게이트라인 구동회로(24)의 크기 및 비용이 감소될 수 있다.
제 8 실시예와 비교하여, 제 9 실시예는 VGD/2전위를 발생하기 위해 여분의 회로소자를 요구하지 않는 이점을 갖는다.
도 14는 본 발명의 제 10 실시예를 나타낸다. LCD 패널(1)과 소스라인 구동회로(3)는 도 1에서의 종래의 소자와 비슷하다.
제 10 실시예에서의 게이트라인 구동회로(26)는 스위치(SWG1-SWGn, SWH1-SWHn-1)를 구비하는 스위칭회로(27)를 구비한다. 스위치(SWGj)는 게이트 드라이버(GDj)와 게이트라인(Gj)을 연결한다(j=1, ..., n). 스위치(SWHj)는 게이트라인(Gj+1)과 게이트라인(Gj)을 연결한다(j=1, ...., n-1). 스위치(SWGj, SWHj)는 예컨대, 전계효과 트랜지스터를 구비하고, 기존의 게이트라인 구동회로 설계에 용이하게 부가될 수 있다.
스위치(SWGj, SWHj)는 다음과 같이 제어된다. 정상적으로는, 스위치(SWGj)가 모두 폐쇄되고, 스위치(SWHj)가 모두 개방된다. 하이레벨과 로우레벨 사이의 어떠한 쌍이든 게이트라인(Gi-1-Gi)의 각 천이시에, 짧은 기간 △t동안, 스위치(SWGi-1, SWGi)가 개방되고, 스위치(SWHi-1)가 폐쇄되어, 게이트 드라이버(GDi-1, GDi)와 게이트라인(Gi-1, Gi)이 비접속되고, 서로 게이트라인(Gi-1, Gi)이 단락된다.
제 10 실시예는 게이트라인(Gi-1)의 기생용량에 축적된 1/2전하를 직접 게이트라인(Gi)으로 재순환시킴으로써 제 8 실시예와 동일한 효과를 제공한다. 그것에 의해, 게이트 드라이버의 필요한 구동용량이 감소되고, 게이트라인 구동회로(26)의 크기 및 비용도 감소된다. 또, 제 10 실시예는 VGD/2전위를 발생시키거나, 게이트라인 구동회로(26)에 공통전위(Vcom)를 공급하기 위한 여분의 회로소자를 필요로 하지 않는 이점을 갖는다.
도 15는 본 발명의 제 11 실시예를 나타낸다. LCD 패널(1)과 소스라인 구동회로(3)는 도 1에서의 종래의 소자와 비슷하다.
제 11 실시예에서의 게이트라인 구동회로(28)는 각 스위치(SWF1-SWFn)와 VGD/2전극 사이에 레지스터(R3)를 부가하는 것을 제외하고, 제 8 실시예와 동일한 스위치(SWE1-SWEn, SWF1-SWFn)를 가진 스위칭회로(29)를 구비한다. 이들 레지스터(R3)는 예컨대, 일정한 저항을 제공하도록 구성된 전계효과 트랜지스터를 구비하여, 스위치(SWF1-SWFm)가 폐쇄될 때 게이트라인(G1-Gn) 상에 흐르는 피크전류를 제한한다.
레지스터(R3)는 게이트라인 구동회로(28)에 중간전위(VGD/2)를 공급하는 신호라인(미도시) 상의 전압 노이즈를 감소시킨다. 소스라인과 게이트라인이 교차하는 점에서 게이트라인과 결합하는 용량성으로 인해 소스라인(S1, Sm) 상의 전압 노이즈도 감소된다.
도 16은 본 발명의 제 12 실시예를 나타낸다. LCD 패널(1)과 소스라인 구동회로(3)는 도 1에서의 종래의 소자와 비슷하다.
제 12 실시예에서의 게이트라인 구동회로(30)는 각 스위치(SWF1-SWFn)와 Vcom전극 사이에 레지스터(R3)를 부가하는 것을 제외하고, 제 19 실시예와 동일한 스위치(SWE1-SWEn, SWF1-SWFn)를 갖는 스위칭회로(31)를 구비한다. 이들 레지스터(R3)는 제 11 실시예에서의 레지스터(R3)와 비슷하여, 스위치(SWF1-SWFm)가 폐쇄될 때 게이트라인(G1-Gn) 상에 흐르는 피크전류를 제한하므로, 게이트라인 구동회로(30)에 공통전위(V)를 공급하는 신호라인(미도시) 상의 전압 노이즈와, 게이트라인과 결합하는 용량성으로 인해 소스라인(S, S) 상의 전압 노이즈를 감소시킬 수 있다.
도 17은 본 발명의 제 13 실시예를 나타낸다. LCD 패널(1)과 소스라인 구동회로(3)는 도 1에서의 종래의 소자와 비슷하다.
제 13 실시예에서의 게이트라인 구동회로(32)는 각 스위치(SWHi)와 게이트라인(Gi+1)(i=1, ..., n-1) 사이에 레지스터(R4)를 부가하는 것을 제외하고, 제 10 실시예와 동일한 스위치(SWG1-SWGn, SWH1-SWHn-1)를 가진 스위칭회로(33)를 구비한다. 이들 레지스터(R4)는 제 11 및 12 실시예에서의 레지스터(R3)와 비슷하여, 스위치(SWHi)가 폐쇄될 때에 게이트라인(G1, Gi+1) 상에 흐르는 피크전류를 제한하므로, 게이트라인과 결합하는 용량성으로 인해 소스라인(S1, Sm) 상의 전압 노이즈를 감소시킬 수 있다.
제 11, 제 12 및 제 13 실시예는 전기적 노이즈를 감소시키는 효과뿐만 아니라, 제 8, 제 9 및 제 10 실시예와 동일한 효과를 제공한다.
제 8 내지 제 13 실시예의 어떤 것이든 제 1 내지 제 7 실시예의 어느 하나와 결합되어, 소스라인 구동회로와 게이트라인 구동회로의 전류소비, 전기적 노이즈, 크기 및 비용을 감소시킨다.
본 발명의 응용예는 휴대용 컴퓨터에 제한되지 않는다. 본 발명은 LCD 평면판 텔레비젼 세트와, 액정 광값을 갖는 투사형 텔레비젼 세트를 포함하는 다양한 종류의 액정 표시장치용 구동회로로 실행될 수 있다.
LCD 패널의 스위칭 소자는 박막 트랜지스터를 필요로 하지 않는다. 본 발명의 구동회로는 박막 다이오드 스위칭 소자, MIM(Metal-Insulator-Metal) 스위칭 소자, 및 다양한 다른 종류의 비선형 스위칭 소자를 사용하는 LCD 패널을 구동하는데 사용될 수 있다. 사용된 스위칭 소자의 종류에 의존하여, 매트릭스의 신호라인은 소스라인과 게이트라인 이외의 명칭을 갖는다.
구동방법은 도면에 도시된 파형에 제한되지 않는다. 게이트 구동신호는 활성화된 하이 대신에 활성화된 로우일 수도 있다. 제 8 내지 제 13 실시예는 활성화되든 아니든, 어떤 종류의 LCD 매트릭스의 게이트라인 혹은 동등한 라인을 구동하는 구동회로의 필요한 구동용량을 감소시킬 수 있다.
본 발명이 속하는 기술분야의 당업자는 이하의 청구범위 내에서 변형이 더 가능하다는 것을 인식할 수 있을 것이다.
본 발명에 따르면, 하나의 신호라인에서 또 다른 신호라인으로 단락을 통해서 전하를 재순환하여, 전류소비를 감소시키고, 전기적 노이즈를 감소시키며, 신호라인이 보다 신속하게 구동되거나, 보다 적은 구동용량과, 보다 작은 크기 및 보다 낮은 비용을 가진 드라이버에 의해 구동될 수 있다고 하는 효과가 있다.

Claims (34)

  1. 하나의 방향으로 정렬된 제 1 신호라인 및 또 다른 방향으로 정렬된 제 2 신호라인의 매트릭스와, 제 1 신호라인에 의해 제어되고, 제 1 신호라인과 제 2 신호라인의 교차점에 배치되는 복수의 스위칭 소자와, 상기 교차점에 배치되고, 상기 스위칭 소자를 통해서 제 2 신호라인과 접속되는 복수의 액정 커패시터를 구비한 액정표시장치 구동회로에 있어서, 활성 및 비활성 레벨로 상기 제 1 신호라인을 순차 구동하여, 일정한 천이시간에 상기 스위칭 소자를 온/오프하는 복수의 제 1 드라이버와, 화소 강도를 나타내는 신호로 상기 제 2 신호라인을 구동하는 복수의 제 2 드라이버와, 상기 제 1 신호라인과 상기 제 2 신호라인의 사이의 복수의 신호라인과 접속되고, 상기 천이시간 동안 상기 제 1 드라이버와 상기 제 2 드라이버의 사이의 각 드라이버와 적어도 2개의 상기 신호라인을 비접속하며, 이와 같이 비접속된 신호라인을 단락된 상태로 두는 스위칭회로를 구비한 것을 특징으로 하는 액정표시장치 구동회로.
  2. 제 1 항에 있어서, 상기 스위칭회로는 상기 모든 천이시간 동안 상기 제 2 드라이버와 상기 제 2 신호라인을 모두 비접속하도록 구성된 것을 특징으로 하는 액정표시장치 구동회로.
  3. 제 2 항에 있어서, 상기 스위칭회로는 상기 제 2 드라이버와 비접속될 때, 상기 제 2 신호라인을 고정전위로 단락하도록 구성된 것을 특징으로 하는 액정표시장치 구동회로.
  4. 제 3 항에 있어서, 상기 고정전위는 상기 액정 커패시터에 인가된 공통전위인 것을 특징으로 하는 액정표시장치 구동회로.
  5. 제 3 항에 있어서, 상기 제 2 드라이버는 상기 고정전위 이상과 이하에서 교대로 상기 제 2 신호라인을 구동하도록 구성된 것을 특징으로 하는 액정표시장치 구동회로.
  6. 제 3 항에 있어서, 상기 스위칭회로는 복수의 레지스터를 구비하고, 상기 레지스터를 통해서 상기 고정전위와 상기 제 2 신호라인을 접속하도록 구성된 것을 특징으로 하는 액정표시장치 구동회로.
  7. 제 2 항에 있어서, 상기 스위칭회로는 상기 제 2 신호라인 중 하나를 인접한 상기 제 2 신호라인 중 하나와 단락하도록 구성된 것을 특징으로 하는 액정표시장치 구동회로.
  8. 제 7 항에 있어서, 상기 제 2 드라이버는 일정한 중앙전위로부터 서로 반대 방향으로 서로 인접한 제 2 신호라인을 구동하도록 구성된 것을 특징으로 하는 액정표시장치 구동회로.
  9. 제 7 항에 있어서, 상기 스위칭회로는 서로 인접한 상기 제 2 신호라인의 쌍을 모두 단락하도록 구성된 것을 특징으로 하는 액정표시장치 구동회로.
  10. 제 7 항에 있어서, 상기 스위칭회로는 복수의 레지스터를 구비하고, 상기 레지스터를 통해서 상기 제 2 신호라인을 서로 단락하도록 구성된 것을 특징으로 하는 액정표시장치 구동회로.
  11. 제 2 항에 있어서, 상기 제 2 드라이버는 제 1 복수의 상기 제 1 신호라인이 액티브 레벨로 구동되고 있는 동안에는 일정한 중앙전위와 같거나 큰 전위로, 제 2 복수의 상기 제 1 신호라인이 액티브 레벨로 구동되고 있는 동안에는 상기 중앙전위와 같거나 적은 전위로, 상기 제 2 신호라인의 각각을 구동하도록 구성된 것을 특징으로 하는 액정표시장치 구동회로.
  12. 제 1 항에 있어서, 상기 스위칭회로는 한 쌍의 상기 제 1 신호라인이 상기 활성 레벨과 비활성 레벨 사이에서 천이될 때, 상기 대응하는 제 1 드라이버와 상기 한 쌍의 제 1 신호라인을 비접속하도록 구성된 것을 특징으로 하는 액정표시장치 구동회로.
  13. 제 12 항에 있어서, 상기 스위칭회로는 상기 활성 레벨과 비활성 레벨 사이의 중간 전위와 상기 한 쌍의 제 1 신호라인을 단락하도록 구성된 것을 특징으로 하는 액정표시장치 구동회로.
  14. 제 12 항에 있어서, 상기 액정 커패시터는 일정한 공통전위가 인가되는 공통전위를 갖고, 상기 스위칭회로는 상기 공통전위와 상기 한 쌍의 제 1 신호라인을 단락하도록 구성된 것을 특징으로 하는 액정표시장치 구동회로.
  15. 제 12 항에 있어서, 상기 스위칭회로는 상기 한 쌍의 제 1 신호라인을 서로 단락하도록 구성된 것을 특징으로 하는 액정표시장치 구동회로.
  16. 제 12 항에 있어서, 상기 스위칭회로는 복수의 레지스터를 구비하고, 상기 레지스터를 통해서 상기 제 1 신호라인을 단락하도록 구성된 것을 특징으로 하는 액정표시장치 구동회로.
  17. 제 1 항에 있어서, 상기 스위칭 소자는 박막 트랜지스터인 것을 특징으로 하는 액정표시장치 구동회로.
  18. 하나의 방향으로 정렬된 제 1 신호라인 및 또 다른 방향으로 정렬된 제 2 신호라인의 매트릭스와, 제 1 신호라인에 의해 제어되고, 제 1 신호라인과 제 2 신호라인의 교차점에 배치된 복수의 스위칭 소자와, 상기 교차점에 배치되고, 상기 스위칭 소자를 통해서 제 2 신호라인과 접속되는 복수의 액정 커패시터를 구비하는 액정표시장치 구동방법에 있어서, 활성 레벨과 비활성 레벨로 상기 제 1 신호라인을 순차 구동하여, 일정한 천이시간에 상기 스위칭 소자를 온/오프하는 단계와, 화소 강도를 나타내는 신호로 상기 제 2 신호라인을 구동하는 단계와, 상기 천이시간에 상기 제 2 신호라인을 모두 단락하는 단계를 구비한 것을 특징으로 하는 액정표시장치 구동방법.
  19. 제 18 항에 있어서, 상기 단락단계는 레지스터를 통해서 상기 제 2 신호라인을 단락하는 것을 특징으로 하는 액정표시장치 구동방법.
  20. 제 18 항에 있어서, 상기 단락단계는 상기 제 2 신호라인을 고정전위로 단락하는 것을 특징으로 하는 액정표시장치 구동방법.
  21. 제 20 항에 있어서, 상기 고정전위는 상기 액정 커패시터에 인가된 공통전위인 것을 특징으로 하는 액정표시장치 구동방법.
  22. 제 20 항에 있어서, 상기 제 2 신호라인을 구동하는 단계는 상기 고정전위 이상과 이하의 전위로 상기 제 2 신호라인을 교대로 구동하는 것을 특징으로 하는 액정표시장치 구동방법.
  23. 제 18 항에 있어서, 상기 단락단계는 인접한 상기 제 2 신호라인 중 하나와 상기 제 2 신호라인 중 하나를 단락하는 것을 특징으로 하는 액정표시장치 구동방법.
  24. 제 23 항에 있어서, 상기 제 2 신호라인을 구동하는 상기 단계는 일정한 중앙전위로부터 서로 반대 방향으로 서로 인접한 제 2 신호라인을 구동하는 것을 특징으로 하는 액정표시장치 구동방법.
  25. 제 23 항에 있어서, 상기 단락단계는 서로 인접한 쌍의 상기 제 2 신호라인을 모두 단락하는 것을 특징으로 하는 액정표시장치 구동방법.
  26. 제 18 항에 있어서, 상기 제 2 신호라인을 구동하는 상기 단계는 제 1 복수의 상기 제 1 신호라인이 활성 레벨로 구동되고 있는 동안에는 일정한 중앙전위와 같거나 큰 전위로, 제 2 복수의 상기 제 1신호라인이 활성 레벨로 구동되고 있는 동안에는 상기 중앙전위와 같거나 적은 전위로, 상기 제 2 신호라인 중 하나를 구동하는 것을 특징으로 하는 액정표시장치 구동방법.
  27. 하나의 방향으로 정렬된 제 1 신호라인 및 또 다른 방향으로 정렬된 제 2 신호라인의 매트릭스와, 제 1 신호라인에 의해 제어되고, 제 1 신호라인과 제 2 신호라인의 교차점에 배치된 복수의 스위칭 소자와, 상기 교차점에 배치되고, 상기 스위칭 소자를 통해서 상기 제 2 신호라인과 접속되는 복수의 액정 커패시터를 구비한 액정표시장치 구동방법에 있어서, 활성 레벨과 비활성 레벨로 상기 제 1 신호라인을 순차 구동하여, 상기 스위칭 소자를 온/오프하는 단계와, 화상 강도를 나타내는 신호로 상기 제 2 신호라인을 구동하는 단계와, 한 쌍의 제 1 신호라인의 양쪽이 상기 활성레벨과 비활성 레벨 사이에서 천이되고 있을 때, 한 쌍의 상기 제 1 신호라인을 단락하는 단계를 구비한 것을 특징으로 하는 액정표시장치 구동방법.
  28. 제 27 항에 있어서, 상기 단락단계는 상기 활성레벨과 상기 비활성 레벨 사이의 중간 전위로 상기 한 쌍의 제 1 신호라인을 단락하는 것을 특징으로 하는 액정표시장치 구동방법.
  29. 제 27 항에 있어서, 상기 액정 커패시터는 일정한 공통 전위가 인가되는 공통전위를 갖고, 상기 단락단계는 상기 공통전위로 상기 한 쌍의 제 1 신호라인을 단락하는 것을 특징으로 하는 액정표시장치 구동방법.
  30. 제 27 항에 있어서, 상기 단락단계는 상기 한 쌍의 제 1 신호라인을 서로 단락하는 것을 특징으로 하는 액정표시장치 구동방법.
  31. 제 27 항에 있어서, 상기 단락단계는 레지스터를 통해서 상기 제 1 신호라인을 단락하는 것을 특징으로 하는 액정표시장치 구동방법.
  32. 하나의 방향으로 정렬된 제 1 신호라인 및 또 다른 방향으로 정렬된 제 2 신호라인의 매트릭스와, 제 1 신호라인에 의해 제어되고, 제 1 신호라인과 제 2 신호라인의 교차점에 배치된 복수의 스위칭 소자와, 상기 교차점에 배치되고, 상기 스위칭 소자를 통해서 상기 제 2 신호라인과 접속되는 복수의 액정 커패시터를 구비한 액정표시장치 구동방법에 있어서, 활성 레벨과 비활성 레벨로 상기 제 1 신호라인을 순차 구동하여, 일정한 천이시간에 상기 스위칭 소자를 온/오프하는 단계와, 제 1 복수의 상기 제 1 신호라인이 활성 레벨로 구동되고 있는 동안에, 화상 강도를 나타내는 신호를 가진 상기 제 2 신호라인 중 하나를 일정한 중앙전위의 일측의 전위로 구동하는 단계와,
    제 2 복수의 상기 제 1 신호라인이 활성 레벨로 구동되고 있는 동안에, 화상 강도를 나타내는 신호를 가진 상기 제 2 신호라인 중 하나를 상기 중앙전위의 반대측의 전위로 구동하는 단계를 구비한 것을 특징으로 하는 액정표시장치 구동방법.
  33. 제 32 항에 있어서, 상기 천이시간 동안 상기 제 2 신호라인을 모두 단락하는 단계를 더 구비한 것을 특징으로 하는 액정표시장치 구동방법.
  34. 제 32 항에 있어서, 한 쌍의 제 1 신호라인의 양쪽이 상기 활성레벨과 상기 비활성 레벨 사이에서 천이될 때, 상기 한 쌍의 상기 제 1 신호라인을 단락하는 단계를 더 구비한 것을 특징으로 하는 액정표시장치 구동방법.
KR1019980017025A 1997-05-13 1998-05-12 액정표시장치 구동회로 및 구동방법 KR100338229B1 (ko)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP12228497 1997-05-13
JP122284 1997-05-13
JP075136 1998-03-24
JP75136 1998-03-24
JP10075136A JPH1130975A (ja) 1997-05-13 1998-03-24 液晶表示装置の駆動回路及びその駆動方法

Publications (2)

Publication Number Publication Date
KR19980086975A KR19980086975A (ko) 1998-12-05
KR100338229B1 true KR100338229B1 (ko) 2002-09-18

Family

ID=26416280

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980017025A KR100338229B1 (ko) 1997-05-13 1998-05-12 액정표시장치 구동회로 및 구동방법

Country Status (3)

Country Link
US (1) US6642916B1 (ko)
JP (1) JPH1130975A (ko)
KR (1) KR100338229B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100667184B1 (ko) * 2004-12-09 2007-01-12 손상희 액정표시장치의 소스 구동장치

Families Citing this family (69)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7304632B2 (en) * 1997-05-13 2007-12-04 Oki Electric Industry Co., Ltd. Liquid-crystal display driving circuit and method
JPH10326090A (ja) * 1997-05-23 1998-12-08 Sony Corp アクティブマトリクス表示装置
JP4576647B2 (ja) * 1999-10-12 2010-11-10 日本テキサス・インスツルメンツ株式会社 ドットマトリクス表示装置
JP2001134245A (ja) * 1999-11-10 2001-05-18 Sony Corp 液晶表示装置
US7129918B2 (en) * 2000-03-10 2006-10-31 Semiconductor Energy Laboratory Co., Ltd. Electronic device and method of driving electronic device
JP2002091387A (ja) * 2000-09-13 2002-03-27 Kawasaki Microelectronics Kk Ｌｃｄドライバ
JP2002215103A (ja) * 2001-01-15 2002-07-31 Matsushita Electric Ind Co Ltd 表示装置
JP2002221939A (ja) * 2001-01-24 2002-08-09 Hitachi Ltd 液晶表示装置
JP2002244622A (ja) * 2001-02-14 2002-08-30 Hitachi Ltd 液晶駆動回路および液晶表示装置
JP3883817B2 (ja) * 2001-04-11 2007-02-21 三洋電機株式会社 表示装置
KR100438784B1 (ko) * 2002-01-30 2004-07-05 삼성전자주식회사 박막 트랜지스터형 액정 표시 장치의 소스 드라이버의출력 회로
JP3613246B2 (ja) * 2002-02-08 2005-01-26 セイコーエプソン株式会社 表示装置、その駆動方法及び電子機器
JP4225777B2 (ja) 2002-02-08 2009-02-18 シャープ株式会社 表示装置ならびにその駆動回路および駆動方法
JP2004046066A (ja) 2002-05-17 2004-02-12 Sharp Corp 信号出力装置および表示装置
JP4015908B2 (ja) 2002-08-29 2007-11-28 松下電器産業株式会社 表示装置用駆動回路及び表示装置
WO2004038688A2 (en) 2002-10-25 2004-05-06 Koninklijke Philips Electronics N.V. Display device with charge sharing
KR100939615B1 (ko) * 2002-12-13 2010-02-01 엘지디스플레이 주식회사 색재현성과 휘도를 증가시킨 반투과형 액정표시장치 및이의 구동방법
US7505019B2 (en) 2003-06-10 2009-03-17 Oki Semiconductor Co., Ltd. Drive circuit
JP4124092B2 (ja) 2003-10-16 2008-07-23 沖電気工業株式会社 液晶表示装置の駆動回路
US8928562B2 (en) 2003-11-25 2015-01-06 E Ink Corporation Electro-optic displays, and methods for driving same
JP2005196133A (ja) * 2003-12-08 2005-07-21 Renesas Technology Corp 表示用駆動回路
US8179345B2 (en) * 2003-12-17 2012-05-15 Samsung Electronics Co., Ltd. Shared buffer display panel drive methods and systems
US8144100B2 (en) 2003-12-17 2012-03-27 Samsung Electronics Co., Ltd. Shared buffer display panel drive methods and systems
JP2005208551A (ja) * 2003-12-25 2005-08-04 Sharp Corp 表示装置および駆動装置
JP2005195810A (ja) 2004-01-06 2005-07-21 Nec Electronics Corp 容量性負荷駆動回路、及び表示パネル駆動回路
JP3942595B2 (ja) 2004-01-13 2007-07-11 沖電気工業株式会社 液晶パネルの駆動回路
JP2005274658A (ja) * 2004-03-23 2005-10-06 Hitachi Displays Ltd 液晶表示装置
KR100698983B1 (ko) 2004-03-30 2007-03-26 샤프 가부시키가이샤 표시 장치 및 구동 장치
KR100699829B1 (ko) 2004-12-09 2007-03-27 삼성전자주식회사 높은 슬루 레이트를 가지는 액정 표시 장치에 포함된 소스드라이버의 출력 버퍼 및 출력 버퍼의 제어 방법
JP2006178356A (ja) * 2004-12-24 2006-07-06 Nec Electronics Corp 表示装置の駆動回路
KR101147104B1 (ko) * 2005-06-27 2012-05-18 엘지디스플레이 주식회사 액정 표시 장치의 데이터 구동 방법 및 장치
JP2007052396A (ja) * 2005-07-21 2007-03-01 Nec Electronics Corp 駆動回路、表示装置及び表示装置の駆動方法
JP4753948B2 (ja) * 2005-08-01 2011-08-24 シャープ株式会社 液晶表示装置およびその駆動方法
KR101237208B1 (ko) * 2005-08-02 2013-02-25 엘지디스플레이 주식회사 데이터 공급 방법, 액정표시장치 및 그 구동 방법
WO2007015348A1 (ja) 2005-08-04 2007-02-08 Sharp Kabushiki Kaisha 液晶表示装置およびその駆動方法
CN101401026B (zh) * 2006-04-19 2013-04-24 夏普株式会社 液晶显示装置及其驱动方法、以及驱动电路
JP4881070B2 (ja) * 2006-05-29 2012-02-22 ルネサスエレクトロニクス株式会社 アクティブマトリクス型液晶表示装置の駆動回路
KR101246830B1 (ko) * 2006-06-09 2013-03-28 삼성디스플레이 주식회사 표시 장치 및 이의 구동 방법
JP4988258B2 (ja) * 2006-06-27 2012-08-01 三菱電機株式会社 液晶表示装置及びその駆動方法
JP4812837B2 (ja) * 2006-07-14 2011-11-09 シャープ株式会社 アクティブマトリクス基板およびそれを備えた表示装置
WO2008015813A1 (fr) 2006-08-02 2008-02-07 Sharp Kabushiki Kaisha Substrat à matrice active et dispositif d'affichage doté de celui-ci
KR101258644B1 (ko) 2006-09-20 2013-04-26 삼성전자주식회사 시분할 구동 방식을 이용한 소스 드라이버, 이를 포함하는 디스플레이 장치, 및 이의 구동 방법
JP5132566B2 (ja) 2006-09-28 2013-01-30 シャープ株式会社 液晶表示装置およびテレビジョン受信機
US8552953B2 (en) 2006-09-29 2013-10-08 Sharp Kabushiki Kaisha Display device
JP2008116917A (ja) * 2006-10-10 2008-05-22 Seiko Epson Corp ゲートドライバ、電気光学装置、電子機器及び駆動方法
EP2053589A4 (en) 2006-11-02 2011-01-12 Sharp Kk ACTIVE MATRIX SUBSTRATE AND DISPLAY DEVICE HAVING THE SUBSTRATE
JP4773928B2 (ja) 2006-11-16 2011-09-14 セイコーエプソン株式会社 ソースドライバ、電気光学装置及び電子機器
JP4997399B2 (ja) * 2006-12-27 2012-08-08 株式会社ジャパンディスプレイセントラル 液晶表示装置
CN101627418A (zh) * 2007-03-09 2010-01-13 夏普株式会社 液晶显示装置及其驱动电路和驱动方法
TWI365437B (en) * 2007-05-09 2012-06-01 Himax Tech Ltd Reset circuit for power-on and power-off
JP2009192745A (ja) * 2008-02-13 2009-08-27 Seiko Epson Corp 電気光学装置、電気光学装置の駆動方法および電子機器
CN101561601B (zh) * 2008-04-14 2012-05-30 北京京东方光电科技有限公司 液晶显示器的驱动方法及驱动装置
JP2010008523A (ja) * 2008-06-25 2010-01-14 Sony Corp 表示装置
JP2010164844A (ja) * 2009-01-16 2010-07-29 Nec Lcd Technologies Ltd 液晶表示装置、該液晶表示装置に用いられる駆動方法及び集積回路
TWI423228B (zh) * 2009-01-23 2014-01-11 Novatek Microelectronics Corp 用於一液晶顯示裝置之驅動方法及其相關裝置
WO2010095348A1 (ja) * 2009-02-23 2010-08-26 シャープ株式会社 表示装置及び駆動装置
JP4947092B2 (ja) * 2009-05-25 2012-06-06 セイコーエプソン株式会社 ソースドライバ、電気光学装置及び電子機器
US8614654B2 (en) * 2009-07-30 2013-12-24 Apple Inc. Crosstalk reduction in LCD panels
WO2011036987A1 (en) 2009-09-24 2011-03-31 Semiconductor Energy Laboratory Co., Ltd. Display device
US20120218248A1 (en) * 2009-11-06 2012-08-30 Sharp Kabushiki Kaisha Liquid crystal display device
JP2012018320A (ja) * 2010-07-08 2012-01-26 Hitachi Displays Ltd 表示装置
WO2012141120A1 (ja) 2011-04-15 2012-10-18 シャープ株式会社 表示装置および表示方法
JP2013068837A (ja) 2011-09-22 2013-04-18 Sony Corp 表示装置およびその駆動方法、ならびに電子機器
WO2013054724A1 (ja) 2011-10-11 2013-04-18 シャープ株式会社 表示装置およびその駆動方法
KR20130045582A (ko) * 2011-10-26 2013-05-06 삼성전자주식회사 디스플레이패널 및 이를 포함하는 장치
JP5397491B2 (ja) * 2012-02-20 2014-01-22 セイコーエプソン株式会社 駆動回路、電気光学装置及び電子機器
KR102276329B1 (ko) * 2014-12-15 2021-07-13 삼성디스플레이 주식회사 액정 표시 장치
WO2017033433A1 (ja) 2015-08-21 2017-03-02 パナソニック液晶ディスプレイ株式会社 駆動回路、表示装置及び駆動方法
CN106201141B (zh) * 2016-07-15 2019-03-12 上海中航光电子有限公司 一种触控面板及触控显示装置

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3654606A (en) * 1969-11-06 1972-04-04 Rca Corp Alternating voltage excitation of liquid crystal display matrix
US4870396A (en) * 1987-08-27 1989-09-26 Hughes Aircraft Company AC activated liquid crystal display cell employing dual switching devices
US5594466A (en) * 1992-10-07 1997-01-14 Sharp Kabushiki Kaisha Driving device for a display panel and a driving method of the same
EP0601869B1 (en) * 1992-12-10 1999-09-15 Sharp Kabushiki Kaisha Flat type display device and assembling method therefor
JPH06337657A (ja) 1993-05-31 1994-12-06 Toshiba Corp 液晶表示装置
TW277129B (ko) * 1993-12-24 1996-06-01 Sharp Kk
JP3322327B2 (ja) * 1995-03-14 2002-09-09 シャープ株式会社 駆動回路
JP3234131B2 (ja) * 1995-06-23 2001-12-04 株式会社東芝 液晶表示装置
JPH09243998A (ja) 1996-03-13 1997-09-19 Toshiba Corp 表示装置
JP3417514B2 (ja) * 1996-04-09 2003-06-16 株式会社日立製作所 液晶表示装置
JPH10153986A (ja) * 1996-09-25 1998-06-09 Toshiba Corp 表示装置
KR100204794B1 (ko) * 1996-12-28 1999-06-15 구본준 박막트랜지스터 액정표시장치
US6243062B1 (en) * 1997-09-23 2001-06-05 Ois Optical Imaging Systems, Inc. Method and system for addressing LCD including thin film diodes

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100667184B1 (ko) * 2004-12-09 2007-01-12 손상희 액정표시장치의 소스 구동장치

Also Published As

Publication number Publication date
KR19980086975A (ko) 1998-12-05
US6642916B1 (en) 2003-11-04
JPH1130975A (ja) 1999-02-02

Similar Documents

Publication Publication Date Title
KR100338229B1 (ko) 액정표시장치 구동회로 및 구동방법
US7304632B2 (en) Liquid-crystal display driving circuit and method
KR100519686B1 (ko) 액티브매트릭스 표시패널, 및 그를 구비한 화상표시장치
US6271816B1 (en) Power saving circuit and method for driving an active matrix display
US6961042B2 (en) Liquid crystal display
US8184086B2 (en) Liquid crystal display device having a shift register
JP3322327B2 (ja) 駆動回路
US5739802A (en) Staged active matrix liquid crystal display with separated backplane conductors and method of using the same
US5936598A (en) Capacitive load drive circuit and method
CN102737586A (zh) 像素电路及其驱动方法
CN101512628A (zh) 有源矩阵基板及具备该有源矩阵基板的显示装置
JP3405579B2 (ja) 液晶表示装置
KR101070125B1 (ko) 디스플레이 장치 및 그 제어 방법
JP3132470B2 (ja) 液晶表示パネル駆動用電源回路とその消費電力低減方法
US6703995B2 (en) Bistable chiral nematic liquid crystal display and method of driving the same
US7499015B2 (en) Display with reduced “block dim” effect
US20020054036A1 (en) Display device
JP2006072391A (ja) ソースライン駆動回路
JP4308162B2 (ja) 液晶表示装置の駆動回路及びその駆動方法
KR100560018B1 (ko) 액정표시장치의 구동회로
US7245296B2 (en) Active matrix display device
CN116758871A (zh) 驱动方法及其驱动电路
JP3364949B2 (ja) 液晶表示装置、及び情報処理装置
JP2962338B2 (ja) 液晶表示装置の駆動方法を実現するデータ出力回路
US20070188437A1 (en) Charge transfer circuit and method for an LCD screen

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee