KR20100094183A - 드라이빙 회로 및 이를 포함하는 디스플레이 장치 - Google Patents

드라이빙 회로 및 이를 포함하는 디스플레이 장치 Download PDF

Info

Publication number
KR20100094183A
KR20100094183A KR1020090013493A KR20090013493A KR20100094183A KR 20100094183 A KR20100094183 A KR 20100094183A KR 1020090013493 A KR1020090013493 A KR 1020090013493A KR 20090013493 A KR20090013493 A KR 20090013493A KR 20100094183 A KR20100094183 A KR 20100094183A
Authority
KR
South Korea
Prior art keywords
amplifier
output
driving circuit
signal
operating region
Prior art date
Application number
KR1020090013493A
Other languages
English (en)
Inventor
송준호
최철호
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020090013493A priority Critical patent/KR20100094183A/ko
Priority to US12/656,729 priority patent/US8427459B2/en
Publication of KR20100094183A publication Critical patent/KR20100094183A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/68—Combinations of amplifiers, e.g. multi-channel amplifiers for stereophonics
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/30—Single-ended push-pull [SEPP] amplifiers; Phase-splitters therefor
    • H03F3/3001—Single-ended push-pull [SEPP] amplifiers; Phase-splitters therefor with field-effect transistors
    • H03F3/3022—CMOS common source output SEPP amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
    • H03F3/45183—Long tailed pairs
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/411—Indexing scheme relating to amplifiers the output amplifying stage of an amplifier comprising two power stages

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Theoretical Computer Science (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

본 발명의 실시예에 따른 드라이빙 회로는 제1 증폭기 쌍과 와 제1 증폭기의 출력 신호들을 증폭하기 위한 제2 증폭기 쌍을 포함한다. 제2 증폭기 쌍으로 입력되는 신호는 제1 증폭기 쌍 중에서 어느 하나의 증폭기의 입력 신호는 상기 제1 증폭기 쌍 중 어느 하나의 증폭기를 경유하여 입력되며, 상기 제2 증폭기 쌍 중에서 나머지 하나의 증폭기의 입력 신호는 상기 제1 증폭기 쌍 중에서 나머지 하나의 증폭기를 경유하여 입력된다.
드라이빙 회로, 오프셋(offset), 증폭기, 동작 영역.

Description

드라이빙 회로 및 이를 포함하는 디스플레이 장치{DRIVING CIRCIUT AND DISPLAY DEVICE INCLUDING THE SAME}
본 발명은 드라이빙 회로에 관한 것으로, 보다 상세하게는 오프셋 전압 특성을 향상시킬 수 있는 드라이빙 회로 및 이를 포함하는 디스플레이 장치에 관한 것이다.
액정 디스플레이 장치에 있어서, 소스 드라이버의 칩 사이즈의 감소 및 동작 온도 특성 개선을 위하여 그 동작 영역이 소스 드라이버의 출력 신호의 동작 영역보다 작고 그 동작 영역이 서로 오버랩(overlap)됨으로써 소스 드라이버의 출력 신호의 동작 영역을 커버하는 증폭기들을 이용하는 방법이 널리 이용되고 있다.
예컨대, 입력 신호의 증폭 동작에는 입력 신호의 범위에 따라서 서로 다른 증폭기가 이용될 수 있으며, 입력 신호의 증폭에 이용되는 증폭기들은 공정 산포에 의한 서로 다른 오프셋 전압을 가질 수 있으며, 입력 신호의 증폭에 이용되는 증폭기들의 서로 다른 오프셋의 차이는 출력 신호의 특성을 열화시킬 수 있다.
일반적으로 입력 신호의 증폭에 이용되는 증폭기는 차동 증폭기로 구현되는데 차동 증폭기의 차동 트랜지스터 쌍의 공정 산포에 의한 미스매치(mismatch)는 증폭기의 오프셋 특성에 영향을 미치는 결정적인 요인이다.
차동 트랜지스터 쌍의 미스매치를 감소시키기 위해서는 차동 트랜지스터 쌍의 크기를 증가시켜야 한다. 그러나 차동 트랜지스터 쌍의 크기를 증가시키는 것은 칩의 소형화, 저전력화를 추구하는 추세에 반한다.
따라서 본 발명이 이루고자 하는 기술적인 과제는 증폭기를 구성하는 트랜지스터의 사이즈를 증가시키기 않고 오프셋 특성을 개선할 수 있는 드라이빙 회로 및 이를 포함하는 디스플레이 장치를 제공하는 것이다.
상기 기술적 과제를 달성하기 위한 드라이빙 회로는 제1 선택 회로, 제1 증폭기 쌍, 제2 선택 회로, 제2 증폭기 쌍, 및 제3 선택 회로를 포함할 수 있다.
상기 제1 선택 회로는 제1 입력 신호 및 제2 입력 신호의 경로를 제어할 수 있다. 제1 증폭기 쌍 각각은 상기 제1 선택 회로의 출력 신호들 중에서 상응하는 출력 신호를 증폭하여 출력할 수 있다. 상기 제2 선택 회로는 상기 제1 증폭기 쌍의 출력 신호들의 경로를 제어할 수 있다.
제2 증폭기 쌍 각각은 상기 제1 증폭기의 동작 영역에 포함되는 동작 영역을 가지며 상기 제2 선택 회로의 출력 신호들 중에서 상응하는 출력 신호를 증폭하여 출력할 수 있다. 상기 제3 선택 회로는 상기 제2 증폭기 쌍의 출력 신호들의 경로를 제어하여 제1 출력 단자 및 제2 출력 단자로 출력할 수 있다.
여기서, 상기 제1 출력 단자로 출력되는 제2 증폭기의 출력 신호는 상기 제1 증폭기 쌍 중에서 어느 하나의 증폭기에 의하여 증폭된 신호이며, 상기 제2 출력 단자로 출력되는 제2 증폭기의 출력 신호는 상기 제1 증폭기 쌍 중에서 나머지 하나의 증폭기에 의하여 증폭된 신호일 수 있다.
상기 드라이빙 회로는 상기 제2 증폭기 쌍의 출력 신호들을 수신하며, 상기 제2 증폭기 쌍 중에서 어느 하나의 증폭기의 출력 신호를 상기 제1 증폭기 쌍 중에서 어느 하나의 증폭기로 출력하며, 상기 제2 증폭기 쌍 중에서 나머지 하나의 증폭기의 출력 신호를 상기 제1 증폭기 쌍 중에서 나머지 하나의 증폭기로 출력하는 제4 선택 회로를 더 포함할 수 있다.
상기 제1 증폭기 쌍 각각의 동작 영역은 상기 드라이빙 회로의 동작 영역에 상응하며, 상기 제2 증폭기 쌍 각각의 동작 영역은 상기 드라이빙 회로의 동작 영역보다 작을 수 있다.
상기 제2 증폭기 쌍 중에서 어느 하나의 증폭기의 동작 영역은 상기 드라이빙 회로의 동작 영역의 상위 영역을 포함하고, 상기 제2 증폭기 쌍 중에서 나머지 하나의 증폭기의 동작 영역은 상기 데이터 동작 영역의 하위 영역을 포함하며, 상기 어느 하나의 제2 증폭기의 동작 영역과 상기 나머지 하나의 제2 증폭기의 동작 영역은 상기 드라이빙 회로의 동작 영역의 중간 영역에서 서로 오버랩될 수 있다.
상술한 드라이빙 회로는 디스플레이 장치는 디스플레이 장치의 소스 드라이버에 이용될 수 있다.
상술한 바와 같이 본 발명의 실시예에 따른 입력 신호의 범위에 따라서 서로 다른 경로를 갖는 드라이빙 회로의 동일한 출력 증폭기로 입력되는 신호는 적어도 하나의 동일한 증폭기를 경유하여 입력된 신호이다. 그러므로 본 발명의 실시예에 따른 드라이빙 회로는 출력 신호의 오프셋 특성을 개선할 수 있는 효과가 있다. 또 한, 본 발명의 실시예에 따른 디스플레이 장치는 선명한 화질을 제공할 수 있는 효과가 있다.
본 발명과 본 발명의 동작상의 이점 및 발명의 실시에 의하여 달성되는 목적을 충분히 이해하기 위해서는 본 발명의 바람직한 실시 예를 예시하는 첨부 도면 및 첨부 도면에 기재된 내용을 참조하여야만 한다.
본 명세서에 있어서는 어느 하나의 구성요소가 다른 구성요소로 데이터 또는 신호를 '전송'하는 경우에는 상기 구성요소는 상기 다른 구성요소로 직접 상기 데이터 또는 신호를 전송할 수 있고, 적어도 하나의 또 다른 구성요소를 통하여 상기 데이터 또는 신호를 상기 다른 구성요소로 전송할 수 있음을 의미한다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 설명함으로써 본 발명을 상세히 설명한다. 각 도면에 제시된 동일한 참조부호는 동일한 부재를 나타낸다.
도 1a 및 도 1b는 본 발명의 실시예에 따른 드라이빙 회로(100)의 블락도이다. 도 1a 및 도 1b를 참조하면, 드라이빙 회로(100)는 제1 증폭기 쌍(120a 및 120b), 제2 증폭기 쌍(140a 및 140b), 제1 선택 회로(110), 제2 선택 회로(130), 제3 선택 회로(150), 및 제4 선택 회로(160)를 포함한다.
제1 선택 회로(110)는 제1 입력 신호(IN1) 및 제2 입력 신호(IN2)의 경로를 제어할 수 있다. 드라이빙 회로(100)는 입력 신호의 범위에 따라서 서로 다른 증폭 경로를 통하여 입력 신호를 증폭할 수 있다. 예컨대, 도 1에서 제1 입력 신호(IN1) 및 제2 입력 신호(IN2)는 LCD(Liquid Crystal Display) 패널의 열화를 방지하기 위하여 프레임 단위로 극성이 서로 반전되는 디스플레이 장치의 영상 신호들일 수 있다.
도 1a 및 도 1b에 도시된 바와 같이, 제1 선택 회로(110)는 제1 입력 신호(IN1) 또는 제2 입력 신호(IN2)를 선택적으로 출력하는 멀티플렉서로 구현될 수 있다. 만약, 상기 제1 입력 신호(IN1) 및 제2 입력 신호(IN2)가 LCD 패널의 열화를 방지하기 위한 영상 신호들이면 제1 선택 회로(110)는 영상 신호의 극성을 제어하기 위한 극성 제어 신호에 응답하여 제1 입력 신호(IN1) 또는 제2 입력 신호(IN2)를 선택적으로 출력할 수 있다.
도 1a 및 도 1b에 도시된 바와 같이, 제1 선택 회로(110)는 제1 구동 단계(phase1)에서는 제1 입력 신호(IN1)를 제1 증폭기 쌍(120a 및 120b) 중에서 상응하는 증폭기(120a)로 출력할 수 있으며, 제2 구동 단계(phase2)에서는 제2 입력 신호(IN2)를 제1 증폭기 쌍(120a 및 120b) 중에서 상응하는 증폭기(120a)로 출력할 수 있다.
제1 입력 신호(IN1)는 LCD 패널에 인가되는 정극성(positive polarity)의 영상 신호일 수 있으며, 제2 입력 신호(IN2)는 LCD 패널에 인가되는 부극성(negative polarity)의 영상 신호일 수 있다. 이하에서 제1 입력 신호(IN1)는 정극성의 영상 신호를 의미하며 제2 입력 신호(IN2)는 부극성의 영상 신호를 의미할 수 있다.
제1 증폭기 쌍(120a 및 120b) 각각은 제1 선택 회로(110)의 출력 신호들 중에서 상응하는 출력 신호를 증폭하여 출력할 수 있다. 도 1a 및 도 1b를 참조하면, 제1 증폭기 쌍(120a 및 120b) 중 어느 하나의 증폭기(120a)는 제1 구동 단계(phase1)에서는 제1 입력 신호(IN1)를 증폭하여 출력하며, 제2 구동 단계(phase2)에서는 제2 입력 신호(IN2)를 증폭하여 출력할 수 있음을 알 수 있다.
제2 선택 회로(130)는 제1 증폭기 쌍(120a 및 120b)의 출력 신호들의 경로를 제어할 수 있다. 제2 선택 회로(130)도 제1 선택 회로(110)와 같이 극성 제어 신호(미도시)에 응답하여 구동되는 멀티플렉서(MUX2)로 구현될 수 있다.
도 1a 및 도 1b에 도시된 바와 같이, 제2 선택 회로(130)는 제1 구동 단계(phase1)에서는 제1 증폭기 쌍(120a 및 120b) 중에서 상응하는 증폭기(120a)의 출력 신호를 제2 증폭기 쌍(140a 및 140b) 중에서 상응하는 증폭기(140a)로 출력할 수 있으며, 제2 구동 단계(phase2)에서는 제1 증폭기쌍(120a 및 120b) 중에서 상응하는 증폭기(120a)의 출력 신호를 제2 증폭기 쌍(140a 및 140b) 중에서 나머지 증폭기(140b)로 출력할 수 있다.
제2 증폭기 쌍(140a 및 140b) 각각은 제2 선택 회로(130)의 출력 신호 중에서 상응하는 출력 신호를 증폭하여 출력할 수 있다. 도 1a 및 도 1b를 참조하면, 제2 선택 회로(130)는 제1 구동 단계(phase1)에서는 제2 증폭기 쌍(140a 및 140b) 중에서 어느 하나의 증폭기(140a)는 제1 증폭기 쌍(120a 및 120b) 중에서 어느 하나의 증폭기(120a)의 출력 신호를 증폭하여 출력하며, 제2 구동 단계(phase2)에서는 제2 증폭기 쌍(140a 및 140b) 중에서 나머지 하나의 증폭기(140b)도 어느 하나의 제1 증폭기(120a)의 출력 신호를 증폭하여 출력할 수 있다.
제2 증폭기 쌍(140a 및 140b) 각각은 제1 증폭기 쌍(120a 및 120b)의 동작 영역에 포함되는 동작 영역을 가질 수 있다. 예컨대, 제1 증폭기 쌍(120a 및 120b) 각각의 동작 영역은 드라이빙 회로(100)의 동작 영역에 상응하며, 제2 증폭기 쌍(140a 및 140b) 각각의 동작 영역은 드라이빙 회로(100)의 동작 영역보다 작을 수 있다.
드라이빙 회로(100)에 포함된 증폭기들(120a, 120b, 140a, 및 140b) 각각의 동작 영역은 증폭기들(120a, 120b, 140a, 및 140b) 각각에 공급되는 전원 전압에 의하여 결정될 수 있다.
제3 선택 회로(150)는 제2 증폭기 쌍(140a 및 140b)의 출력 신호들(VH OUT 및 VL OUT)의 경로를 제어하여 제1 출력 단자(OUT1) 및 제2 출력 단자(OUT2)로 출력할 수 있다. 제1 입력 신호(IN1) 및 제2 입력 신호(IN2)가 서로 극성이 반전된 영상 신호인 경우 제1 출력 단자(OUT1) 및 제2 출력 단자(OUT2)는 LCD 패널의 소스 라인들 중에서 상응하는 소스 라인에 접속될 수 있다. 제3 선택 회로(150)도 제1 선택 회로(110) 및 제2 선택 회로(130)와 같이 극성 제어 신호(미도시)에 응답하여 구동되는 멀티플렉서(MUX3)로 구현될 수 있다.
도 1a 및 도 1b를 참조하면, 제3 선택 회로(150)는 제1 구동 단계(phase1)에서는 제2 증폭기 쌍(140a 및 140b) 중에서 어느 하나의 증폭기(140a)의 출력 신호(VH OUT)를 제1 출력 단자(OUT1)로 출력하며, 제2 구동 단계(phase2)에서는 제2 증폭기 쌍(140a 및 140b) 중에서 나머지 하나의 증폭기(140b)의 출력 신호(VL OUT)를 제1 출력 단자(OUT1)로 출력할 수 있다.
상술한 바와 같이, 제1 구동 단계(phase1) 및 제2 구동 단계(phase2)에서 제 1 출력 단자(OUT1)로 출력되는 제2 증폭기 쌍(140a 및 140b)의 출력 신호들(VH OUT 및 VL OUT)은 모두 제1 증폭기 쌍(120a 및 120b) 중에서 어느 하나의 증폭기(120a)에 의하여 증폭된 신호이다.
도 1a 및 도 1b에 도시되지는 않았으나, 제2 출력 단자(OUT2)로 출력되는 제2 증폭기 쌍(140a 및 140b)의 출력 신호들(VH OUT 및 VL OUT)은 모두 제1 증폭기 쌍(120a 및 120b) 중에서 나머지 하나의 증폭기(120b)에 의하여 증폭된 신호이다.
도 2는 도 1에 도시된 드라이빙 회로(100)에 포함된 증폭기들(120a, 120b, 140a, 및 140b)의 동작 영역을 나타내는 그래프이다. 도 1a 내지 2를 참조하면, 제1 증폭기 쌍(120a 및 120b)의 동작 영역(AMP IN1 및 AMP IN2)은 제1 전원 전압(VDD1)과 접지 전압(VSS) 사이에 형성되는 드라이빙 회로(100)의 동작 영역(OUT)에 상응하는 것을 알 수 있다.
제2 증폭기 쌍(140a 및 140b) 중에서 어느 하나의 증폭기(140a)의 동작 영역(AMP OUT1)은 제1 전원 전압(VDD1)에서 제2 전원 전압(VDD2)에 이르는 드라이빙 회로(100)의 동작 영역(OUT) 상위 영역을 포함한다. 제2 증폭기 쌍(140a 및 140b) 중에서 나머지 하나의 증폭기(140b)의 동작 영역(AMP OUT2)은 제3 전원 전압(VDD3)에서 접지 전압(VSS)에 이르는 드라이빙 회로(100)의 동작 영역(OUT)의 하위 영역을 포함한다.
제2 증폭기 쌍(140a 및 140b) 중에서 어느 하나의 증폭기(140a)의 동작 영역(AMP OUT1)과 제2 증폭기 쌍(140a 및 140b) 중에서 나머지 하나의 증폭기(140b)의 동작 영역(AMP OUT2)은 드라이빙 회로(100)의 동작 영역(OUT) 중에서 제3 전원 전압(VDD3)에서 제2 전원 전압(VDD2)에 이르는 중간 영역에서 서로 오버랩된다. 그러므로 제2 증폭기 쌍(140a 및 140b)에 의하여 드라이빙 회로(100)의 동작 영역(OUT) 전체가 커버될 수 있다.
도 2에 도시된 다수의 증폭기들(120a, 120b, 140a, 및 140b) 각각의 동작 영역은 다수의 증폭기들(120a, 120b, 140a, 및 140b)이 이상적인 증폭기로 가정한 경우의 각 증폭기들의 동작 영역을 나타낸다. 즉, 도 2에서는 각 증폭기에 인가되는 전원 전압에 기초하여 각 증폭기의 동작 영역이 도시되었으며, 실제적인 동작 시에 발생할 수 있는 동작 영역의 감소는 고려되지 않았다.
제1 출력 단자(OUT1)로 출력되는 신호의 경로를 살펴 보면, 제1 구동 단계(phase1)에서는 제1 증폭기 쌍(120a 및 120b) 중에서 어느 하나의 증폭기(120a)를 경유하는 것을 알 수 있다. 그러므로 구동 단계에 따른 드라이빙 회로(100)의 오프셋 전압의 차이는 제1 증폭기 쌍(120a 및 120b)과는 무관하며, 제1 구동 단계(phase1) 및 제2 구동 단계(phase2)에서의 제2 증폭기 쌍(140a 및 140b)의 오프셋 전압의 차이에 의해서만 발생할 수 있다.
또한, 제1 증폭기 쌍(120a 및 120b) 중 나머지 하나의 증폭기(120b)를 경유하여 제2 출력 단자(OUT2)로 출력되는 신호에 대한 드라이빙 회로(100)의 오프셋 전압도 제1 구동 단계(phase1) 및 제2 구동 단계(phase2)에서의 제2 증폭기 쌍(140a 및 140b)의 오프셋 전압의 차이에 의해서만 발생할 수 있다.
수학식 1은 제1 구동 단계(phase1)에서의 드라이빙 회로(100)의 오프셋 전압을 나타낸다.
Vos_phase1 = Vos(ampin1) + Vos(ampout1)
여기서, Vos_phase1은 제1 구동 단계(phase1)에서의 드라이빙 회로(100)의 오프셋 전압을 의미하며, Vos(ampin1)은 제1 증폭기 쌍(120a 및 120b) 중에서 어느 하나의 증폭기(120a)의 오프셋 전압을 의미하며, Vos(ampout1)은 제2 증폭기 쌍(140a 및 140b) 중에서 어느 하나의 증폭기(140a)의 오프셋 전압을 나타낸다.
수학식 1을 참조하면, 제1 구동 단계(phase1)에서 드라이빙 회로(100)의 오프셋 전압은 제1 증폭기(120a)의 오프셋 전압(Vos(ampin1)) 및 제2 증폭기(140a)의 합에 의하여 결정됨을 알 수 있다.
수학식 2는 제2 구동 단계(phase2)에서의 드라이빙 회로(100)의 오프셋 전압을 나타낸다.
Vos_phase2 = Vos(ampin1) + Vos(ampout2)
여기서, Vos_phase2는 제2 구동 단계(phase2)에서의 드라이빙 회로(100)의 오프셋 전압을 의미하며, Vos(ampin1)은 제1 증폭기 쌍(120a 및 120b) 중에서 어느 하나의 증폭기(120a)의 오프셋 전압을 의미하며, Vos(ampout2)은 제2 증폭기 쌍(140a 및 140b) 중에서 어느 하나의 증폭기(140b)의 오프셋 전압을 나타낸다.
수학식 2를 참조하면, 제2 구동 단계(phase2)에서 드라이빙 회로(100)의 오프셋 전압은 제1 증폭기(120a)의 오프셋 전압(Vos(ampin1)) 및 제2 증폭기(140b)의 합에 의하여 결정됨을 알 수 있다.
도 3은 드라이빙 회로(100)의 구동 단계에 따른 오프셋 전압의 차이를 나타낸다.
Vos_phase = Vos_phase1 - Vos_phase2
= (Vos(ampin1) + Vos(ampout1)) - (Vos(ampin1) + Vos(ampout2))
= Vos(ampout1) - Vos(ampout2)
여기서, Vos_phase는 구동 단계에 따른 드라이빙 회로(100)의 오프셋 전압의 차이를 의미한다. 수학식 3을 참조하면, 구동 단계에 따른 드라이빙 회로(100)의 오프셋 전압의 차이는 제1 증폭기 쌍(120a 및 120b)의 오프셋 전압에는 무관하며 제2 증폭기 쌍(140a 및 140b)의 오프셋 전압 차이에 의해서만 결정됨을 알 수 있다.
즉, 드라이빙 회로(100)의 구동 단계에 따른 오프셋 전압의 변동은 제1 증폭기 쌍(120a 및 120b)의 영향을 받지 않고, 제2 증폭기 쌍(140a 및 140b)의 오프셋 전압의 차이에 의해서만 결정되므로 드라이빙 회로(100)의 오프셋 특성이 개선될 수 있다.
제4 선택 회로(160)는 제2 증폭기 쌍(140a 및 140b)의 출력 신호들(VH OUT 및 VL OUT)을 수신하며, 그중 어느 하나의 증폭기의 출력 신호를 제1 증폭기 쌍(120a 및 120b) 중에서 어느 하나의 증폭기로 출력하며, 그 중에서 나머지 하나의 증폭기의 출력 신호를 제1 증폭기 쌍(120a 및 120b) 중에서 나머지 하나의 증폭기로 출력할 수 있다.
예를 들면, 제4 선택 회로(160)는 제1 구동 단계(phase1)에서는 제2 증폭기 쌍(140a 및 140b) 중에서 어느 하나의 증폭기(140a)의 출력 신호(VH OUT)을 제1 증폭기 쌍(120a 및 120b) 중에서 어느 하나의 제1 증폭기(120a)로 출력할 수 있으며, 제2 구동 단계(phase2)에서는 제2 증폭기 쌍(140a 및 140b) 중에서 나머지 하나의 증폭기(140b)의 출력 신호(VL OUT)을 어느 하나의 제1 증폭기(120a)로 출력할 수 있다.
또한, 제4 선택 회로(160)는 제1 구동 단계(phase1)에서는 제2 증폭기 쌍(140a 및 140b) 중에서 나머지 하나의 증폭기(140b)의 출력 신호(VL OUT)을 제1 증폭기 쌍(120a 및 120b) 중에서 나머지 하나의 제1 증폭기(120b)로 출력할 수 있으며, 제2 구동 단계(phase2)에서는 제2 증폭기 쌍(140a 및 140b) 중에서 나머지 하나의 증폭기(140b)의 출력 신호(VL OUT)을 나머지 하나의 제1 증폭기(120b)로 출력할 수 있다.
즉, 제4 선택 회로(160)는 드라이빙 회로(100)의 제2 증폭기 쌍(140a 및 140b)의 출력 신호들(VH OUT 및 VL OUT)을 제1 증폭기 쌍(120a 및 120b) 각각의 입력 단자(VNEG)로 출력함으로써 네거티브 피드백 경로를 형성한다.
이러한 제4 선택 회로(160)의 피드백 동작을 이용한 드라이빙 회로(100)는 디스플레이 장치의 소스 드라이버에 포함되는 출력 버퍼로써 이용될 수 있다. 그러나 본 발명의 범위가 이에 한정되는 것은 아니다.
이상에서는 도 1a 내지 도 2를 참조하여, 제1 출력 단자(OUT1)로 출력되는 신호에 대하여 오프셋 특성이 개선되는 것을 살펴 보았다. 그러나 제2 출력 단 자(OUT2)로 출력되는 신호에 대해서도 오프셋 특성이 개선된다. 그 이유는 제2 출력 단자(OUT2)로 출력되는 신호의 경로를 살펴보면 명확해진다.
도 1a 및 도 1b에 도시되지는 않았으나, 제1 구동 단계(phase1)에서의 제2 출력 단자(OUT2)로 출력되는 신호는 제2 입력 신호(IN2)가 제1 선택 회로(110), 제2 입력 증폭기(120b), 제2 선택 회로(130), 제2 출력 증폭기(140b), 및 제3 선택 회로(150)를 경유하여 출력된 신호이다.
도 1a 및 도 1b에 도시되지는 않았으나, 제2 구동 단계(phase2)에서의 제2 출력 단자(OUT2)로 출력되는 신호는 제1 입력 신호(IN1)가 제1 선택 회로(110), 제2 입력 증폭기(120b), 제2 선택 회로(130), 제1 출력 증폭기(140a), 및 제3 선택 회로(150)를 경유하여 출력된 신호이다.
상술한 바와 같이, 제2 출력 단자(OUT2)로 출력되는 신호는 제2 입력 증폭기(120b)를 공통으로 경유하여 제2 출력 단자(OUT2)로 출력되는 신호의 오프셋 특성은 제1 증폭기 쌍(120a 및 120b)과는 무관하며, 제2 증폭기 쌍(140a 및 140b)에 의해서만 결정되므로 드라이빙 회로(100)의 오프셋 특성이 향상될 수 있다.
도 3a 및 도 3b는 본 발명의 비교예에 따른 드라이빙 회로(200)의 블락도이다. 도 3a 및 도 3b를 참조하면, 본 발명의 비교예에 따른 드라이빙 회로(200)에서도 제1 증폭기 쌍(210a 및 210b) 각각으로 제2 증폭기 쌍(220a 및 220b)의 출력 신호들(VH OUT 및 VL OUT) 중에서 어느 하나의 신호에 대한 피드백 경로가 형성될 수 있음을 알 수 있다.
도 3a를 참조하면, 제1 구동 단계(phase1)에서 제1 출력 단자(OUT1)로 출력 되는 신호는 제1 증폭기 쌍(210a 및 210b) 중에서 어느 하나의 증폭기(210a), 제2 증폭기 쌍(220a 및 220b) 중에서 어느 하나의 증폭기(220a), 및 선택 회로(230)를 경유함을 알 수 있다.
도 3b를 참조하면, 제2 구동 단계(phase2)에서 제2 출력 단자(OUT2)로 출력되는 신호는 제1 증폭기 쌍(210a 및 210b) 중에서 나머지 하나의 증폭기(210b), 제2 증폭기 쌍(220a 및 220b) 중에서 나머지 하나의 증폭기(220b), 및 선택 회로(230)를 경유함을 알 수 있다.
그러므로 구동 단계에 따른 본 발명의 비교예에 따른 드라이빙 회로(200)의 오프셋 전압의 차이는 제1 증폭기 쌍(210a 및 210b)의 오프셋 전압 및 제2 증폭기 쌍(220a 및 220b)의 오프셋 전압의 차이에 의하여 결정될 수 있다.
수학식 4는 본 발명의 비교예에 따른 드라이빙 회로(200)의 구동 단계에 따른 오프셋 전압의 차이를 나타낸다.
Vos_phase' = Vos_phase1' - Vos_phase2'
= (Vos'(ampin1) + Vos'(ampout1)) - (Vos'(ampin2) + Vos'(ampout2))
여기서, Vos_phase'은 드라이빙 회로(200)의 구동 단계에 따른 오프셋 전압의 차이를 의미하며, Vos_phase1'은 제1 구동 단계(phase1)에서의 드라이빙 회로(200)의 오프셋 전압을 의미하며, Vos_phase2'은 제2 구동 단계(phase2)에서의 드라이빙 회로(200)의 오프셋 전압을 의미한다.
또한, Vos'(ampin1)은 제1 증폭기 쌍(210a 및 210b) 중에서 어느 하나의 증 폭기(210a)의 오프셋 전압을 의미하며, Vos'(ampout1)은 제2 증폭기 쌍(220a 및 220b) 중에서 어느 하나의 증폭기(220a)의 오프셋 전압을 나타내며, Vos'(ampin2)은 제1 증폭기 쌍(210a 및 210b) 중에서 나버지 하나의 증폭기(210b)의 오프셋 전압을 의미하며, Vos'(ampout2)은 제2 증폭기 쌍(220a 및 220b) 중에서 나머지 하나의 증폭기(220b)의 오프셋 전압을 의미한다.
수학식 3 및 수학식 4를 비교하면, 수학식 4에는 수학식 3에 포함되어 있지 않은 제1 증폭기 쌍(210a 및 210b)의 오프셋 전압의 차이를 나타내는 (Vos'(ampin1) - Vos'(ampin2))가 포함되어 있음을 알 수 있다.
이는 본 발명의 실시예에 따른 드라이빙 회로(100)의 구동 단계에 따른 오프셋 전압의 변동이 본 발명의 비교예에 다른 드라이빙 회로(200)의 구동 단계에 따른 오프셋 전압의 차이 변동보다 더 작은 것을 의미한다.
만약, 본 발명의 실시예에 따른 드라이빙 회로(100)를 소스 드라이버의 출력 버퍼로 이용하는 디스플레이 장치는 일반적인 드라이빙 회로(200)를 소스 드라이버의 출력 버퍼로 사용한 디스플레이 장치에 비하여 더 나은 화질을 구현할 수 있다. 왜냐하면 구동 단계에 따른 소스 드라이버의 출력 신호의 편차가 감소되기 때문이다.
도 4는 본 발명의 실시예에 따른 드라이빙 회로(100)의 회로도이다. 도 4를 참조하면, 드라이빙 회로(100)는 제1 레일 투 레일(rail to rail) 증폭기(120a 및 140a), 제2 레일 투 레일 증폭기(120b 및 140b), 제1 선택 회로(110), 제2 선택 회로(130), 및 제4 선택 회로(160)를 포함한다.
도 4에는 도 1a 및 도 1b에 도시된 제3 선택 회로(150)는 도시되지 않았다. 레일 투 레일 증폭기의 구조 및 동작은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에게 널리 알려진바 그에 대한 상세한 설명은 생략한다.
제2 레일 투 레일 증폭기(120b 및 140b)는 제1 레일 투 레일 증폭기(120a 및 140a)와 그 구조가 동일하므로 블락(120b 및 140b)으로 도시되었다. 또한 제2 레일 투 레일 증폭기(120b 및 140b)에 상응하는 제2 선택 회로(130)도 제1 레일 투 레일 증폭기(120a 및 140a)에 상응하는 제2 선택 회로(130)와 대칭적 구조를 가지므로 블락으로 도시되었다.
제1 레일 투 레일 증폭기(120a 및 140a)의 제1 입력 증폭기(120a) 및 제2 레일 투 레일 증폭기(120b 및 140b)의 제2 입력 증폭기(120b) 각각은 도 1에 도시된 제1 증폭기 쌍(120a 및 120b)에 상응하며, 제1 레일 투 레일 증폭기(120a 및 140a)의 제1 출력 증폭기(140a) 및 제2 레일 투 레일 증폭기(120b 및 140b)의 제2 출력 증폭기(140b)는 도 1에 도시된 제2 증폭기 쌍(140a 및 140b)에 상응한다.
제1 선택 회로(110) 및 제2 선택 회로(130), 및 제4 선택 회로(160) 각각은 다수 트랜스미션 게이트들을 포함하는 멀티플렉서로 구현될 수 있음을 알 수 있다.
제1 구동 단계(phase1)에서는 다수의 선택 회로들(110, 130, 및 160)에 포함된 트랜스미션 게이트들 중에서 굵은 선으로 도시된 트랜스미션 게이트들이 턴-온되며, 제2 구동 단계(phase2)에서는 다수의 선택 회로들(110, 130, 및 160)에 포함된 트랜스미션 게이트들 중에서 나머지 트랜스미션 게이트들이 턴-온되어 도 1을 참조하여 설명한 바와 같은 드라이빙 회로(100)의 구성 요소들 사이의 연결 관계가 형성될 수 있다.
도 4에 도시된 드라이빙 회로(100)의 제1 구동 단계(phase1)와 제2 구동 단계(phase2)에 있어서, 도 4에 도시되지는 않았으나 도 1a 및 도 1b의 제1 출력 단자(OUT1)로 출력되는 신호는 제1 입력 증폭기(120a)에 의하여 증폭된 신호이며, 도 1a 및 도 1b의 제2 출력 단자(OUT2)로 출력되는 신호는 제2 입력 증폭기(120b)에 의하여 증폭된 신호이다.
그러므로 도 4에 도시된 드라이빙 회로(100)의 구동 단계에 따른 오프셋 전압의 변동는 제1 입력 증폭기(120a) 및 제2 입력 증폭기(120b)와는 무관하며, 구동 단계에 따른 제1 출력 증폭기(140a)의 오프셋 전압과 제2 출력 증폭기(140b)의 오프셋 전압의 차이에 의하여 결정되므로 일반적인 데이터 구동 회로에 비하여 개선된 오프셋 특성을 가질 수 있다.
도 4에서 제1 입력 증폭기(120a) 및 제2 입력 증폭기(120b) 각각에 공급되는 전원 전압은 제1 전원 전압(VDD1) 및 접지 전압(VSS)이다. 그러므로 제1 입력 증폭기(120a) 및 제2 입력 증폭기(120b)의 동작 영역은 도 2에 도시된 바와 같이 제1 전원 전압(VDD1)과 접지 전압(VSS) 사이에 형성될 수 있다.
반면 제1 출력 증폭기(140a)에 공급되는 전원 전압은 제1 전원 전압(VDD1) 및 제2 전원 전압(VDD2)이다. 그러므로 제1 출력 증폭기(140a)의 동작 영역은 도 2에 도시된 바와 같이 제1 전원 전압(VDD1)과 제2 전원 전압(VDD2) 사이에 형성될 수 있다.
또한, 도 2에 도시된 바와 같이, 드라이빙 회로(100)의 동작 영역 중에서 제 3 전원 전압(VDD3)과 제2 전원 전압(VDD2) 사이의 동작 영역은 제1 출력 증폭기(140a)의 동작 영역과 제2 출력 증폭기(140b)의 동작 영역이 서로 오버랩되는 것을 알 수 있다.
도 5는 일반적인 드라이빙 회로 및 본 발명의 실시예에 따른 드라이빙 회로(100)의 오프셋 특성을 나타내는 그래프이다. 도 5에서 실선은 본 발명의 실시예에 따른 드라이빙 회로(100)의 오프셋 특성을 나타내며, 점선은 일반적인 드라이빙 회로의 오프셋 특성을 나타낸다.
도 5를 참조하면, 0V에서 7V에 이르는 입력 전압에 대하여 본 발명의 실시예에 따른 드라이빙 회로(100)의 오프셋 특성이 일반적인 드라이빙 회로의 오프셋 특성보다 전반적으로 향상되었음을 알 수 있다.
도 6은 본 발명의 실시예에 따른 디스플레이 장치의 소스 드라이버(300)의 블락도이다. 도 6을 참조하면, 소스 드라이버(300)는 래치 블락(310), 디지털 아날로그 변환 블락(320), 및 출력 버퍼 블락(100')을 포함한다.
래치 블락(310)는 영상 신호를 수신하여 저장하며, 래칭 신호(LS)에 응답하여 저장된 영상 신호들을 디지털 아날로그 변환 블락(320)으로 출력한다. 디지털 아날로그 변환 블락(320)은 래치 블락(310)으로부터 출력되는 디지털 영상 신호들을 아날로그 전압으로 변환하여 출력한다.
출력 버퍼 블락(100')는 디지털 아날로그 변환 블락(320)으로부터 출력된 아날로그 전압을 버퍼링하여 출력한다. 출력 버퍼 블락(100')은 소스 드라이버(300) 전류 구동 능력을 향상시킨다. 출력 버퍼 블락(100')은 디스플레이 패널(미도시)의 소스 라인들에 상응하는 다수의 출력 버퍼 쌍들(100)을 포함할 수 있다.
출력 버퍼 쌍(100)은 도 1a, 도 1b, 및 도 4에 도시된 드라이빙 회로(100)로 구현될 수 있다. 도 1a, 도 1b, 및 도 4에 도시된 드라이빙 회로(100)에 대해서는 상술하였으므로 그에 대한 상세한 설명은 생략한다. 다만, 도 1a 및 도 1b에 도시된 제1 출력 단자(OUT1)가 디스플레이 패널의 홀수 번째 소스 라인에 연결되면 제2 출력 단자(OUT2)는 디스플레이 패널의 짝수 번째 소스 라인에 연결될 수 있으며, 그와 역으로 연결될 수도 있다.
본 발명의 실시예에 따른 소스 드라이버(300)의 출력 버퍼 블락(100')은 본 발명의 실시예에 따른 드라이빙 회로(100)들을 이용하여 출력 신호를 버퍼링하므로 일반적인 소스 드라이버에 비하여 동작 단계에 따라서 편차가 작은 출력 신호를 발생할 수 있다.
도 6은 본 발명의 실시예에 따른 드라이빙 회로(100)가 디스플레이 장치의 소스 드라이버(300)에 이용될 수 있음을 예로 들었으나, 본 발명의 범위가 이에 한정되는 것은 아니다. 예컨대, 본 발명의 실시예에 따른 드라이빙 회로(100)는 입력 신호의 범위에 따라서 서로 다른 경로를 이용하여 다수의 증폭 동작들을 수행하는 전자 장치에 이용될 수 있다.
본 발명의 실시예에 따른 드라이빙 회로(100)와 소스 드라이버(300)는 다양한 형태들의 패키지를 이용하여 실장될 수 있다. 예를 들면, 본 발명의 실시예에 따른 드라이빙 회로(100)와 소스 드라이버(300)는 PoP(Package on Package), Ball grid arrays(BGAs), Chip scale packages(CSPs), Plastic Leaded Chip Carrier(PLCC), Plastic Dual In-Line Package(PDIP), Die in Waffle Pack, Die in Wafer Form, Chip On Board(COB), Ceramic Dual In-Line Package(CERDIP), Plastic Metric Quad Flat Pack(MQFP), Thin Quad Flatpack(TQFP), Small Outline(SOIC), Shrink Small Outline Package(SSOP), Thin Small Outline(TSOP), Thin Quad Flatpack(TQFP), System In Package(SIP), Multi Chip Package(MCP), Wafer-level Fabricated Package(WFP), Wafer-Level Processed Stack Package(WSP) 등과 같은 패키지들을 이용하여 실장될 수 있다.
도 7은 본 발명의 실시예에 따른 디스플레이 장치(400)의 블락도이다. 도 7을 참조하면, 디스플레이 장치(400)는 패널(410), 게이트 드라이버(420), 소스 드라이버(300), 및 타이밍 컨트롤러(430)를 포함한다.
패널은 매트릭스 형태로 배열된 다수의 픽셀들(미도시)을 포함할 수 있다. 게이트 드라이버(410)는 다수의 픽셀들의 게이트 라인들(G1, G2, ..., Gm)에 연결되어 다수의 픽셀들의 동작 여부를 제어한다. 소스 드라이버(300)는 다수의 픽셀들의 소스 라인들(S1, S2, ..., S3)로 영상 신호들을 출력한다.
소스 드라이버(300)에 대해서는 도 6을 참조하여 설명한바 있으므로 그에 대한 상세한 설명은 생략한다. 그러면 패널(410)에 포함된 다수의 픽셀들은 소스 드라이버(300)로부터 출력되는 영상 신호들에 응답하여 빛을 발생할 수 있다.
본 발명의 실시예에 따른 디스플레이 장치(400)는 일반적인 소스 드라이버에 비하여 구동 단계에 따른 편차가 작은 출력 신호를 발생하는 본 발명의 실시예에 따른 소스 드라이버(300)를 이용하므로 일반적인 디스플레이 장치에 비하여 뛰어난 화질을 구현할 수 있다.
발명은 도면에 도시된 일 실시 예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시 예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 등록청구범위의 기술적 사상에 의해 정해져야 할 것이다.
도 1a 및 도 1b는 본 발명의 실시예에 따른 드라이빙 회로의 블락도이다.
도 2는 도 1에 도시된 드라이빙 회로에 포함된 증폭기들의 동작 영역을 나타내는 그래프이다.
도 3a 및 도 3b는 본 발명의 비교예에 따른 드라이빙 회로의 블락도이다.
도 4는 본 발명의 실시예에 따른 드라이빙 회로의 회로도이다.
도 5는 일반적인 드라이빙 회로 및 본 발명의 실시예에 따른 드라이빙 회로의 오프셋 특성을 나타내는 그래프이다.
도 6은 본 발명의 실시예에 따른 디스플레이 장치의 소스 드라이버의 블락도이다.
도 7은 본 발명의 실시예에 따른 디스플레이 장치의 블락도이다.

Claims (10)

  1. 제1 입력 신호 및 제2 입력 신호의 경로를 제어하는 제1 선택 회로;
    각각이 상기 제1 선택 회로의 출력 신호들 중에서 상응하는 출력 신호를 증폭하여 출력하는 제1 증폭기 쌍;
    상기 제1 증폭기 쌍의 출력 신호들의 경로를 제어하는 제2 선택 회로; 및
    각각이 상기 제1 증폭기의 동작 영역에 포함되는 동작 영역을 가지며 상기 제2 선택 회로의 출력 신호들 중에서 상응하는 출력 신호를 증폭하여 출력하는 제2 증폭기 쌍; 및
    상기 제2 증폭기 쌍의 출력 신호들의 경로를 제어하여 제1 출력 단자 및 제2 출력 단자로 출력하는 제3 선택 회로를 포함하며,
    상기 제1 출력 단자로 출력되는 제2 증폭기의 출력 신호는 상기 제1 증폭기 쌍 중에서 어느 하나의 증폭기에 의하여 증폭된 신호이며, 상기 제2 출력 단자로 출력되는 제2 증폭기의 출력 신호는 상기 제1 증폭기 쌍 중에서 나머지 하나의 증폭기에 의하여 증폭된 신호인 드라이빙 회로.
  2. 제1항에 있어서, 상기 드라이빙 회로는
    상기 제2 증폭기 쌍의 출력 신호들을 수신하며, 상기 제2 증폭기 쌍 중에서 어느 하나의 증폭기의 출력 신호를 상기 제1 증폭기 쌍 중에서 어느 하나의 증폭기로 출력하며, 상기 제2 증폭기 쌍 중에서 나머지 하나의 증폭기의 출력 신호를 상 기 제1 증폭기 쌍 중에서 나머지 하나의 증폭기로 출력하는 제4 선택 회로를 더 포함하는 드라이빙 회로.
  3. 제1항 또는 제2항에 있어서, 상기 제1 내지 제4 선택 회로 각각은
    입력되는 신호들을 선택적으로 출력하기 위한 멀티플렉서를 포함하는 드라이빙 회로.
  4. 제1항에 있어서, 상기 제1 증폭기 쌍 각각의 동작 영역은 상기 드라이빙 회로의 동작 영역에 상응하며, 상기 제2 증폭기 쌍 각각의 동작 영역은 상기 드라이빙 회로의 동작 영역보다 작은 드라이빙 회로.
  5. 제4항에 있어서, 상기 제2 증폭기 쌍 중에서 어느 하나의 증폭기의 동작 영역은 상기 드라이빙 회로의 동작 영역의 상위 영역을 포함하고, 상기 제2 증폭기 쌍 중에서 나머지 하나의 증폭기의 동작 영역은 상기 데이터 동작 영역의 하위 영역을 포함하며, 상기 어느 하나의 제2 증폭기의 동작 영역과 상기 나머지 하나의 제2 증폭기의 동작 영역은 상기 드라이빙 회로의 동작 영역의 중간 영역에서 서로 오버랩되는 드라이빙 회로.
  6. 제1 입력 증폭기와 제1 출력 증폭기를 포함하는 제1 레일 투 레일 증폭기;
    제2 입력 증폭기와 제2 출력 증폭기를 포함하는 제2 레일 투 레일 증폭기;
    상기 제1 입력 증폭기 및 상기 제2 입력 증폭기로 입력되는 제1 입력 신호 및 제2 입력 신호의 경로를 제어하는 제1 선택회로;
    상기 제1 입력 증폭기 및 상기 제2 입력 증폭기의 출력 신호들의 경로를 제어하는 제2 선택 회로; 및
    상기 제1 출력 증폭기 및 제2 출력 증폭기의 출력 신호들의 경로를 제어하여 제1 출력 단자 및 제2 출력 단자로 출력하는 제3 선택 회로를 포함하며,
    상기 제1 출력 단자로 출력되는 출력 증폭기의 출력 신호는 상기 제1 입력 증폭기에 의하여 증폭된 신호이며, 상기 제2 출력 단자로 출력되는 출력 증폭기의 출력 신호는 상기 제2 입력 증폭기에 의하여 증폭된 신호인 드라이빙 회로.
  7. 제6항에 있어서, 상기 드라이빙 회로는
    상기 제1 출력 증폭기 및 제2 출력 증폭기의 출력 신호들을 수신하고, 상기 상기 제1 출력 증폭기 및 제2 출력 증폭기의 출력 신호들 중에서 어느 하나의 출력 신호를 상기 제1 입력 증폭기로 출력하며, 상기 제1 출력 증폭기 및 제2 출력 증폭기의 출력 신호들 중에서 나머지 하나를 상기 제2 입력 증폭기로 출력하는 제4 선택 회로를 포함하는 드라이빙 회로.
  8. 제6항에 있어서, 상기 제1 입력 증폭기 및 제2 증폭기 각각의 동작 영역은 상기 드라이빙 회로의 동작 영역에 상응하며, 상기 제1 출력 증폭기 및 제2 출력 증폭기 각각의 동작 영역은 상기 드라이빙 회로의 동작 영역보다 작은 드라이빙 회 로.
  9. 제8항에 있어서, 상기 제1 출력 증폭기의 동작 영역은 상기 드라이빙 회로의 동작 영역의 상위 영역을 포함하고, 상기 제2 출력 증폭기의 동작 영역은 상기 데이터 동작 영역의 하위 영역을 포함하며, 상기 제1 출력 증폭기의 동작 영역과 상기 제2 출력 증폭기의 동작 영역은 상기 드라이빙 회로의 동작 영역의 중간 영역에서 서로 오버랩되는 드라이빙 회로.
  10. 제1항 내지 제9항 중에서 어느 한 항에 기재된 드라이빙 회로를 포함하는 디스플레이 장치.
KR1020090013493A 2009-02-18 2009-02-18 드라이빙 회로 및 이를 포함하는 디스플레이 장치 KR20100094183A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020090013493A KR20100094183A (ko) 2009-02-18 2009-02-18 드라이빙 회로 및 이를 포함하는 디스플레이 장치
US12/656,729 US8427459B2 (en) 2009-02-18 2010-02-16 Driving circuit and display device with first and second pairs of amplifiers

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090013493A KR20100094183A (ko) 2009-02-18 2009-02-18 드라이빙 회로 및 이를 포함하는 디스플레이 장치

Publications (1)

Publication Number Publication Date
KR20100094183A true KR20100094183A (ko) 2010-08-26

Family

ID=42559471

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090013493A KR20100094183A (ko) 2009-02-18 2009-02-18 드라이빙 회로 및 이를 포함하는 디스플레이 장치

Country Status (2)

Country Link
US (1) US8427459B2 (ko)
KR (1) KR20100094183A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9812050B2 (en) 2013-12-24 2017-11-07 SK Hynix Inc. Display driving device compensating for offset voltage and method thereof

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201250666A (en) * 2011-06-15 2012-12-16 Raydium Semiconductor Corp Driving circuit of a display
US8884677B1 (en) * 2013-11-18 2014-11-11 Himax Technologies Limited Gamma operational amplifier circuit, source driver and method for eliminating voltage offset
US9696738B2 (en) * 2014-12-24 2017-07-04 Texas Instruments Incorporated Low power ideal diode control circuit

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07130193A (ja) * 1993-09-10 1995-05-19 Toshiba Corp バッファ回路及びこれを用いた液晶ディスプレイ装置
US6188395B1 (en) * 1995-01-13 2001-02-13 Seiko Epson Corporation Power source circuit, power source for driving a liquid crystal display, and a liquid crystal display device
JP3832627B2 (ja) * 2000-08-10 2006-10-11 シャープ株式会社 信号線駆動回路、画像表示装置および携帯機器
DE10303427A1 (de) * 2002-02-06 2003-10-16 Nec Corp Tokio Tokyo Verstärker-Schaltung, Treiber-Schaltung für ein Anzeigegerät , tragbares Telefon und tragbares elektronisches Gerät
US20040056852A1 (en) 2002-09-23 2004-03-25 Jun-Ren Shih Source driver for driver-on-panel systems
KR100905330B1 (ko) 2002-12-03 2009-07-02 엘지디스플레이 주식회사 액정표시장치의 데이터 구동 장치 및 방법
US7126596B1 (en) * 2004-02-18 2006-10-24 Analog Devices, Inc. Rail-to-rail amplifier for use in line-inversion LCD grayscale reference generator
JP2005331709A (ja) * 2004-05-20 2005-12-02 Renesas Technology Corp 液晶表示駆動装置および液晶表示システム
KR100667184B1 (ko) 2004-12-09 2007-01-12 손상희 액정표시장치의 소스 구동장치
KR20060065224A (ko) 2004-12-10 2006-06-14 삼성전자주식회사 동영상 화질 개선을 위한 블랙 데이터를 안정적으로삽입할 수 있는 액정 표시 장치의 소스 드라이버
US7265584B2 (en) * 2005-11-01 2007-09-04 Chunghwa Picture Tubes, Ltd. Voltage divider circuit
JP2007174289A (ja) * 2005-12-22 2007-07-05 Fujitsu Ltd センサ用アナログ多段増幅回路
US7911435B2 (en) * 2007-03-28 2011-03-22 Himax Technologies Limited Display and source driver thereof
JP5358082B2 (ja) * 2007-10-31 2013-12-04 ローム株式会社 ソースドライバおよびそれを用いた液晶ディスプレイ装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9812050B2 (en) 2013-12-24 2017-11-07 SK Hynix Inc. Display driving device compensating for offset voltage and method thereof

Also Published As

Publication number Publication date
US20100207921A1 (en) 2010-08-19
US8427459B2 (en) 2013-04-23

Similar Documents

Publication Publication Date Title
JP4526581B2 (ja) 液晶表示パネル駆動用ドライバ、及び液晶表示装置
US7573333B2 (en) Amplifier and driving circuit using the same
KR101900951B1 (ko) 출력 회로, 데이터 드라이버 및 표시 장치
KR102483436B1 (ko) 버퍼 증폭기
US20110007058A1 (en) Differential class ab amplifier circuit, driver circuit and display device
KR101330751B1 (ko) 클래스 ａｂ 출력 스테이지를 갖는 투-스테이지 연산증폭기
US20110199360A1 (en) Differential amplifier architecture adapted to input level conversion
KR101663157B1 (ko) 반전력 버퍼 증폭기
US10319282B2 (en) Gate driving circuit, an array substrate and a method for recovering the same
JP2008310076A (ja) 電流駆動装置
KR102575248B1 (ko) 반전력 버퍼 증폭기, 데이터 드라이버, 및 디스플레이 장치
WO2010013508A1 (ja) 比較回路およびこれを備えた表示装置
US10902806B2 (en) Half-power buffer amplifier, source driver, and display apparatus including the same
JP4066360B2 (ja) 電流駆動装置及び表示装置
US20110074755A1 (en) Capacitive load drive circuit and display device including the same
JP4408715B2 (ja) 駆動回路および処理回路
US7675323B2 (en) Differential signal receiver
KR20100094183A (ko) 드라이빙 회로 및 이를 포함하는 디스플레이 장치
US8049536B2 (en) Half-power buffer amplifier
US8537153B2 (en) Source driver having multiplexers positioned between differential amplifiers and buffers and associated driving method
US8692618B2 (en) Positive and negative voltage input operational amplifier set
US20080007545A1 (en) Output circuit in a driving circuit and driving method of a display device
JP2011193358A (ja) 差動増幅器、及びソースドライバ
KR102441180B1 (ko) 버퍼 증폭기
US11705084B1 (en) High-speed buffer amplifier

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application