JP2002215102A - 画像表示装置およびその駆動方法 - Google Patents

画像表示装置およびその駆動方法

Info

Publication number
JP2002215102A
JP2002215102A JP2001005894A JP2001005894A JP2002215102A JP 2002215102 A JP2002215102 A JP 2002215102A JP 2001005894 A JP2001005894 A JP 2001005894A JP 2001005894 A JP2001005894 A JP 2001005894A JP 2002215102 A JP2002215102 A JP 2002215102A
Authority
JP
Japan
Prior art keywords
voltage
image display
display device
image
pixel
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2001005894A
Other languages
English (en)
Other versions
JP2002215102A5 (ja
JP4757388B2 (ja
Inventor
Hajime Akimoto
秋元  肇
Yoshiaki Mikami
佳朗 三上
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP2001005894A priority Critical patent/JP4757388B2/ja
Priority to TW090119690A priority patent/TW554208B/zh
Priority to US09/938,643 priority patent/US7327339B2/en
Priority to KR10-2001-0052343A priority patent/KR100432289B1/ko
Publication of JP2002215102A publication Critical patent/JP2002215102A/ja
Publication of JP2002215102A5 publication Critical patent/JP2002215102A5/ja
Application granted granted Critical
Publication of JP4757388B2 publication Critical patent/JP4757388B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007Display of intermediate tones
    • G09G3/2011Display of intermediate tones by amplitude modulation
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3275Details of drivers for data electrodes
    • G09G3/3291Details of drivers for data electrodes in which the data driver supplies a variable data voltage for setting the current through, or the voltage across, the light-emitting elements
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611Control of matrices with row and column drivers
    • G09G3/3685Details of drivers for data electrodes
    • G09G3/3688Details of drivers for data electrodes suitable for active matrices only
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611Control of matrices with row and column drivers
    • G09G3/3696Generation of voltages supplied to electrode drivers
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00Command of the display device
    • G09G2310/02Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264Details of driving circuits
    • G09G2310/027Details of drivers for data electrodes, the drivers handling digital grey scale data, e.g. use of D/A converters
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00Command of the display device
    • G09G2310/02Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264Details of driving circuits
    • G09G2310/0297Special arrangements with multiplexing or demultiplexing of display data in the drivers for data electrodes, in a pre-processing circuitry delivering display data to said drivers or in the matrix panel, e.g. multiplexing plural data signals to one D/A converter or demultiplexing the D/A converter output to multiple columns
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00Control of display operating conditions
    • G09G2320/02Improving the quality of display appearance
    • G09G2320/0233Improving the luminance or brightness uniformity across the screen
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2370/00Aspects of data communication
    • G09G2370/16Use of wireless transmission of display information
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Liquid Crystal (AREA)
  • Control Of El Displays (AREA)

Abstract

(57)【要約】 【課題】第一に多数のアナログ能動回路を作り込むこと
は、歩留りを低下させる原因になること。第二に多結晶
Si TFTを用いたオフセットキャンセラの能力は十
分に高くないため、画質のS/N低下の原因となるこ
と。 【解決手段】第一にインピーダンス変換手段を各階調電
圧配線とラダー抵抗の間に設けること、第二に信号線へ
のアナログ画像信号電圧の書き込みの際に、3回のフェ
ーズに分けて書きこみを行うこと。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は特に歩留り及び画質
の向上が可能な、画像表示装置に関する。
【0002】
【従来の技術】以下、図10を用いて従来の技術に関し
て説明する。
【0003】図10は従来の技術を用いた、TFT液晶
表示パネルの構成図である。液晶容量202と画素スイ
ッチ201を有する表示画素213がマトリクス状に配
置され、画素スイッチ201のゲートはゲート線203
を介してゲート線シフトレジスタ204に接続されてい
る。また画素スイッチ201の一端は信号線205を介
してソースフォロア回路206に接続されている。ソー
スフォロア回路206にはDA変換器207が接続され
ており、DA変換器207にはラインメモリ209が、
ラインメモリ209にはデータラッチ210が、データ
ラッチ210には水平シフトレジスタ212が入力して
いる。なおDA変換器207にはこの他にも基準電圧線
208が、データラッチ210には表示データ線211
が入力している。なおここでソースフォロア回路206
は、poly−Si TFTを用いて構成されている。
【0004】以下、本従来例の動作を説明する。表示デ
ータ線211を介して入力された表示データは、水平シ
フトレジスタ212によってデータラッチ210に順次
ラッチされる。次いでこのラッチされた表示データは水
平入力期間毎にラインメモリ209に転送され、DA変
換器207に入力される。DA変換器207は基準電圧
線208より入力される基準電圧を基に、この表示デー
タをデジタル入力としたアナログ画像信号電圧をソース
フォロア回路206を介して信号線205に出力する。
このときゲート線シフトレジスタ204によって選択さ
れた所定の表示画素行の画素スイッチ201がターンオ
ンすると、上記のアナログ画像信号電圧は選択された表
示画素の液晶容量202に書き込まれる。以上の動作に
よって、本TFT液晶パネルは入力された表示データに
基づく画像表示が可能となる。なおここで上記ソースフ
ォロア回路206には、容量とスイッチから構成される
オフセットキャンセル機能が付与されている。
【0005】このような従来技術に関しては、例えば特
開平11−73165号等に詳しく記載されている。
【0006】
【発明が解決しようとする課題】上記従来技術における
全体構成は、オフセットキャンセラを有するバッファア
ンプにソースフォロア回路構成を採用してはいるもの
の、基本的にはアモルファスSi TFTパネルで工業
的に用いられてきたものと同一のものである。しかしな
がらこのような全体構成を多結晶Si TFTを用いて
実現することには、以下のような大きな課題が存在す
る。
【0007】まず第一に、バッファアンプのようなアナ
ログ能動回路を信号線の本数分作り込むことは、歩留り
を低下させる原因になるという問題である。アモルファ
スSi TFTパネルではバッファアンプを特性の均一
性に優れた単結晶Si トランジスタで構成するが、多
結晶Si TFTはチャネル中に分布する多数の欠陥準
位に起因する特性ばらつきが大きいため、バッファアン
プの特性ばらつきも必然的に大きくなり、これが歩留り
を低下させる原因になるのである。
【0008】第二には多結晶Si TFTを用いたオフ
セットキャンセラの能力は、単結晶Si トランジスタ
で構成されたものほど高くないという点である。多結晶
SiTFTは単結晶Si トランジスタほどの微細加工
が困難であるため、必然的にオフセットキャンセラの各
スイッチが有する寄生容量が大きくなり、かつ寄生容量
値のばらつきも大きくなる。これはそのまま、オフセッ
トキャンセラのキャンセル出力誤差の増大をもたらし、
これはそのまま画質のS/N低下をもたらしてしまう。
【0009】
【課題を解決するための手段】本出願の画像表示装置の
一実施態様によれば、画像表示を行う表示部と、この表
示部を駆動する駆動部が複数の信号線により接続されて
いる画像表示装置で、表示部はマトリクス状に配置した
複数の表示画素により構成され、駆動部はラダー抵抗と
このラダー抵抗に接続されたインピーダンス変換手段
と、このインピーダンス変換手段からの出力線である階
調電圧配線と、この階調電圧配線に接続された階調電圧
選択手段とを有している。
【0010】さらに、階調電圧選択手段は、複数の信号
線と接続されているというものである。
【0011】また、本出願の他の一実施態様によれば、
画像表示を行うためにマトリクス状に配置された複数の
表示画素と、アナログ画像信号を伝達するために各列毎
に設けられ、表示画素に接続された信号線群と、表示画
素と信号線群を所定のタイミングで駆動するための駆動
回路部を有し、入力された画像表示データを基に、所定
のシーケンスに従って該表示画素に画像を表示させるた
めの手段を有する画像表示端末システムで、駆動回路部
はラダー抵抗とこのラダー抵抗に接続される複数本の階
調電圧配線を有し、信号線群は階調電圧配線に階調電圧
選択手段を介して接続されており、各階調電圧配線はイ
ンピーダンス変換手段を介して該ラダー抵抗に接続され
ており、少なくとも表示画素,信号線群,階調電圧選択
手段,階調電圧配線は単一基板上に設けられているとい
うものである。
【0012】このような実施形態によれば、インピーダ
ンス変換手段のようなアナログ能動回路は信号線の本数
分ではなく、階調電圧配線の本数分形成すれば良い。こ
れはCIF(Common Intermediate Format)、表示デー
タ4bit の共通画素電極交流駆動のパネルで計算すれ
ば、(352×RGB=1056)個から(2の4乗=
16)個への低減になり、著しい歩留り向上効果が得ら
れる。
【0013】
【発明の実施の形態】(実施例1)以下図1〜図5を用
いて、本発明の実施例1に関して説明する。
【0014】始めに本実施例1の全体構成に関して述べ
る。
【0015】図1は本実施例1であるpoly Si−TF
T液晶表示パネルの構成図である。
【0016】液晶容量2とpoly Si−TFTからなる
画素スイッチ1を有する表示画素13がマトリクス状に
配置され、画素スイッチ1のゲートはゲート線3を介し
てゲート線シフトレジスタ4に接続されている。また画
素スイッチ1の一端は信号線5を介してDA変換器7に
接続されている。DA変換器7にはラインメモリ9が入
力しており、またラインメモリ9にはデータラッチ10
が、データラッチ10には水平シフトレジスタ12が接
続されている。なおここでDA変換器7には基準電圧線
8が共通に入力しており、基準電圧線8はバッファアン
プ14を介してラダー抵抗15に接続されている。また
データラッチ10には表示データ線11が共通に入力し
ている。なおここでは液晶の共通電極、カラーフィルタ
やバックライト構成等、カラーTFTパネルの構築に必
要な一般的な構造や表示データ線11の入力部は一般的
な構成のため、図面の簡略化のために記載を省略してい
る。また、複数の表示画素13により、表示画素マトリ
クス(若しくは表示部)を構成している。また、水平シフ
トレジスタ12,データラッチ10,DA変換器7を有
する構成により水平駆動回路86を構成している。ゲー
ト線シフトレジスタ4を含むゲート線選択回路84及び
水平駆動回路86を有する構成として駆動回路部と称し
ても良い。
【0017】次に本実施例1の全体の動作を説明する。
なお各部分の詳細な構造及びその動作に関しては、この
後に個々の構成要素の説明の中で順次述べて行くことに
する。
【0018】表示データ線11を介して入力された表示
データは、水平シフトレジスタ12によってデータラッ
チ10に順次ラッチされる。次いでこのラッチされた表
示データは水平入力期間毎にラインメモリ9に転送さ
れ、DA変換器7に入力される。DA変換器7は基準電
圧線8より入力される基準電圧を基に、この表示データ
をデジタル入力としたアナログ画像信号電圧を信号線5
に出力する。このときゲート線シフトレジスタ4によっ
て選択された所定の表示画素行の画素スイッチ1がター
ンオンすると、信号線5に出力された上記のアナログ画
像信号電圧は選択された表示画素の液晶容量2に書き込
まれる。以上の動作によって、本TFT液晶パネルは入
力された表示データに基づく画像表示を行う。なおここ
で基準電圧線8に入力される基準電圧は、ラダー抵抗1
5で生じる基準電圧を基に、バッファアンプ14を必要
に応じて用いることにより生成される。
【0019】以下、本実施例の各部の構成要素及びその
動作に関して順を追って説明を行う。
【0020】水平シフトレジスタ12,データラッチ1
0,ラインメモリ9,DA変換器7:以下図2を用いて、
水平シフトレジスタ12,データラッチ10,ラインメ
モリ9,DA変換器7に関してその構成及び動作を説明
する。
【0021】図2は一本の信号線5に対応する水平シフ
トレジスタ12,データラッチ10,ラインメモリ9,
DA変換器7の構成図である。水平シフトレジスタ12
からは互いに反転するラッチ信号配線31,32がデー
タラッチ10に延びている。データラッチ10は表示デ
ータビット毎にクロックトインバータ33,35、及び
インバータ34で構成されており、表示データ線11が
その入力に接続される。なお表示データビットは実際は
6bit であるが、ここでは図面の簡略化のために表示デ
ータビットを3bit として図示してある。データラッチ
10の出力は更に表示データビット毎に、クロックトイ
ンバータ36,38、及びインバータ37で構成される
ラインメモリ9に入力しており、各ラインメモリは互い
に反転するラインラッチ配線39,40で制御される。
更にラインメモリ9の出力は、電圧選択型のDA変換器
7に入力する。ここで被選択電圧はアナログ階調の本数
に相当する基準電圧線8を介して供給されており、ライ
ンメモリ9から出力された表示データはレベルシフト回
路41を介して、階調選択用トランジスタ42,43,
44に入力される。なお本図では、階調選択用トランジ
スタ42はMSB(最大量子化ビット,Most Significa
nt Bit)、階調選択用トランジスタ44はLSB(最小
量子化ビット,Least Significant Bit)に対応する。
図示のように階調選択用トランジスタ42,43,44
は、DA変換特性に合わせてそのオン,オフ特性が反転
するように、nMOS,pMOSを意識的に選択して構
成されている。DA変換器7の出力は信号線5に直接接
続される。
【0022】以下に水平シフトレジスタ12,データラ
ッチ10,ラインメモリ9,DA変換器7の動作を説明
する。水平シフトレジスタ12は表示データ線11に入
力される表示データに同期する駆動信号により、所定の
タイミングでデータラッチ10にラッチ信号配線31,
32を介してラッチパルスを入力する。これによりデー
タラッチ10は表示データ線11に入力されている表示
データをサンプリングし、クロックトインバータ35及
びインバータ34で構成されるラッチ回路に表示データ
を取り込む。この表示データは、所定のタイミングで駆
動されるラインラッチ配線39,40により、1行書込
み期間(1水平入力期間)毎にラインメモリ9に転送さ
れ、更にラッチされる。このラッチデータはレベルシフ
ト回路41によって振幅変調を受けた後、階調選択用ト
ランジスタ42,43,44で構成される電圧選択マト
リクスのゲートに入力され、この結果選択された基準電
圧が信号線5に出力される。
【0023】なお本実施例では各クロックトインバータ
やインバータを多結晶Si TFTを用いたCMOS回
路で構成しているが、同様な機能を有するその他の回路
構成が可能であることは言うまでもない。また低消費電
力化のために水平シフトレジスタ12,データラッチ1
0,ラインメモリ9を5V振幅の低電圧駆動回路で構成
したために、階調選択用トランジスタ42,43,44
のゲート部との間にレベルシフト回路41を設けて電圧
振幅を10Vに増幅しているが、水平シフトレジスタ1
2,データラッチ10,ラインメモリ9等を当初から1
0V程度の大電圧振幅で駆動すれば、レベルシフト回路
41が不要であることは明らかである。また階調選択用
トランジスタ42,43,44のマトリクスをCMOS
のアナログスイッチ構成とすることも可能であり、この
場合もレベルシフト回路41の電圧低減や、レベルシフ
ト回路41を不要にすることが可能である。
【0024】バッファアンプ14,ラダー抵抗15:以
下図3を用いて、バッファアンプ14及びラダー抵抗1
5に関してその構成及び動作を説明する。
【0025】図3はバッファアンプ14及びラダー抵抗
15と、その周辺の回路構成図である。ラダー抵抗15
には9個の外部回路接続端子16が設けられており、各
外部回路接続端子16にはSi−LSI(Large Scale
Integrated Circuit)である基準電圧発生回路17の基
準電圧発生アンプ18からの出力が接続されている。ラ
ダー抵抗15には、各外部回路接続端子16間に8個ず
つバッファアンプ14が設けられており、バッファアン
プ14の出力はそれぞれ基準電圧線8に接続されてい
る。バッファアンプ14は合計で64個設けられている
が、これは前述のように表示データビットが6bit であ
ることに対応している。
【0026】ここでラダー抵抗15は、エラーによる階
調反転を生じることなく64階調の基準電圧を生成する
ために用いられるが、基準電圧発生回路17は64階調
の基準電圧値を調整するために用いられる。またバッフ
ァアンプ14はラダー抵抗15に対する、基準電圧線8
に接続された信号線5に起因する負荷容量の影響を抑制
する目的で用いられているが、これに関しては後述する
ことにする。
【0027】なお本実施例においては表示データビット
を6bit としたために64階調の基準電圧線8が必要と
なっているが、表示データビットをnbit とすれば、基
準電圧線8は2n階調とすれば良いことは言うまでもな
い。また本実施例では基準電圧発生回路17をSi−L
SIで構成したが、個別部品で構成する等、本発明の主
旨を損ねない範囲で種々の形態をとることが可能であ
る。なおここで基準電圧発生回路17を後述のバッファ
アンプ14同様に多結晶Si TFT回路で一体型構成
すれば、外部回路接続端子16が不要になることは明ら
かである。
【0028】バッファアンプ14詳細:以下図4及び図
5を用いて、バッファアンプ14に関してその具体的な
構成及び動作を説明する。
【0029】図4はバッファアンプ14の回路構成図で
ある。アンプの本体はドレイン接地接続されたnチャネ
ルTFT21であり、そのドレインは定電圧電源Vdd
に接続されている。TFT21のゲートはスイッチ1
(SW1)23及びオフセットキャンセル容量,Cc2
2に接続され、スイッチ1(SW1)23の他端はスイ
ッチ2(SW2)24の一端と共にバッファアンプ14
の入力部,Vinにつながっている。オフセットキャン
セル容量,Cc22の他端とスイッチ2(SW2)24の
他端とは共通にスイッチ3(SW3)25の一端に入力
しており、スイッチ3(SW3)25の他端はバッファ
アンプ14の出力部,Voutである。またTFT21
のソースはスイッチ4(SW4)26を介してやはりバ
ッファアンプ14の出力部,Voutに接続されてい
る。なおバッファアンプ14の出力部,Voutには、
この他にリセットスイッチ27が設けられている。なお
ここでTFT21、上記の各スイッチ23,24,2
5,26,27は全て多結晶SiTFT素子を用いて構
成されている。
【0030】次に図5を用いてバッファアンプ14の動
作を述べる。図5はバッファアンプ14の動作タイミン
グチャートであり、説明の都合上、n行目と(n+1)
行目のゲート線3の動作もそれぞれgate(n),gate
(n+1)として合わせて示してある。またリセットス
イッチ27,スイッチ1(SW1)23,スイッチ2
(SW2)24,スイッチ3(SW3)25,スイッチ
4(SW4)26の動作はそれぞれ図中ではreset(2
7),SW1(23),SW2(24),SW3(2
5),SW4(26)として記載した。なお本図におけ
る波形は、上が各スイッチ或いはゲートがオン状態、下
がオフ状態であることを示すものとする。1行の書込み
期間(1水平入力期間)の始めのリセット期間にゲート
線3がオンすると、同時にリセットスイッチ27がオン
し、基準電圧線8とこれに接続された信号線5はりセッ
ト電圧レベルにリセットされる。次いで1次プリチャー
ジフェーズになると、リセットスイッチ27はオフし、
スイッチ1(SW1)23とスイッチ4(SW4)26
がオンする。このとき入力部,Vinに印加されている
電圧がTFT21のゲートに入力し、TFT21はドレ
イン接地トランジスタとして動作する。この結果、TF
T21のしきい値電圧をVthとおくと、出力部,Vo
utの電圧はほぼ(Vin−Vth)にプリチャージされ
ることになる。ここでこのとき、オフセットキャンセル
容量,Cc22の両端には電圧Vthが充電される。次
に2次プリチャージフェーズになると、スイッチ1(S
W1)23はオフ、スイッチ2(SW2)24がオンし、
スイッチ3(SW3)25がオフする。このときTFT
21のゲートには、オフセットキャンセル容量,Cc2
2を介することによって(Vin+Vth)の電圧が入
力するため、出力部,Voutの電圧はほぼVinにプ
リチャージされることになる。ここで上記オフセットキ
ャンセルの動作を確実にするためには、スイッチ1(S
W1)23のオフを一歩先に行うことが望ましく、更に
スイッチ1(SW1)23にはスイッチフィードスルー
等の非理想特性はあってはならない。しかし実際には本
スイッチは前述のように多結晶Si TFTを用いて実
現されているため、このようなスイッチフィードスルー
は単結晶Siトランジスタよりも大きく、かつばらつく
ことは避けられない。これは多結晶Siで構成されたチ
ャネル内には、多数の欠陥準位が分布しているためであ
る。このために現実には、2次プリチャージフェーズの
終わりになっても、Voutの値はVinよりも数十m
V程度ずれてしまっている。そこで本実施例において
は、この後の直接入力フェーズにおいて、スイッチ3
(SW3)25をオンし、スイッチ4(SW4)26を
オフさせる直接書込みを行う。このときTFT21はソ
ースが遮断されるために動作を停止し、これに代わって
スイッチ2(SW2)24とスイッチ3(SW3)25
を介してVinの電圧がVoutに直接書き込まれる。
この直接入力のフェーズにおいては、バッファアンプは
動作しない訳であるから、基準電圧線8に接続される全
ての容量に対する充電はラダー抵抗15を介して行われ
なければならない。しかしバッファアンプ14が始めか
ら全く存在しない場合にはラダー抵抗15を介した充電
は液晶を駆動するために必要な数Vのオーダーであるの
に比較して、本発明の場合の上記充電は2次プリチャー
ジフェーズで生じた書き込み誤差である数十mV程度
と、1/100程度の電荷量なのである。この比率の分
だけラダー抵抗15の電流駆動能力は低く設計すること
も可能であり、直接入力フェーズにおけるラダー抵抗1
5貫通電流の増大、あるいは時定数の問題は回避され
る。また本実施例においては直接入力フェーズの採用に
よって、バッファアンプ14のオフセット誤差は言うに
及ばず、オフセットキャンセル誤差に関してもその低減
が可能である。加えて本実施例においては、上記の効果
を生じせしむるために必要な能動トランジスタは、わず
か64個のTFT21で十分である。
【0031】さて本実施例の動作に関しては、特に図示
していないが、他には各画素の液晶容量2が接続されて
いる共通電極の交流駆動が必要である。本実施例におい
てはDAコンバータ7は各信号線5に対して同等の構成
を有しているために、このままでは液晶に対する行毎、
或いはフレーム毎の極性反転ができない。そこで本実施
例においては、このような液晶に対する反転駆動を行う
ために、共通電極を行毎、或いはフレーム毎に選択的に
交流駆動できるようにしている。ここで行毎の交流駆動
には表示画面上のフリッカを抑制する効果があり、フレ
ーム毎の交流駆動には共通電極駆動時の消費電力を低減
する効果がある。
【0032】なお本実施例においては特に記載していな
いものに関しては、各スイッチ及びトランジスタはガラ
ス基板上に設けられた多結晶Si TFTを用いて実現
されている。この多結晶Si TFTの作成に際して
は、一般に低温多結晶Siプロセスとして良く知られて
いる製造プロセスを用いた。しかしながら本実施例の本
質は製造方法やデバイス構造にはなく、高温多結晶Si
TFTやアモルファスSi TFT等のその他のデバ
イスや石英基板,プラスチック基板,Si基板等のその
他の基板を用いても、上記に準じた効果が得られること
は明らかである。また電圧関係を調整すれば、本実施例
におけるTFTのチャネル極性をn型からp型に変更す
ることや、その他の回路構成を採用することも可能であ
る。更に本実施例の各スイッチは特にことわらない限
り、TFTを用いたCMOSアナログスイッチを用いて
いるが、これを単チャネルのスイッチにして本実施例に
準じた特性を得ることも可能である。
【0033】なお本実施例においては、288×352
画素のCIF(Common IntermediateFormat)画素構成を
採用しているが、本実施例の適用は基本的には画素数の
制約は受けない。 (実施例2)以下、本発明における実施例2について、
図6を用いて説明する。
【0034】図6は本実施例2におけるpoly−Si T
FT液晶表示パネルの構成図である。
【0035】実施例2の主な構成および動作は、実施例
1のそれと同様であるので説明を省略する。本実施例に
おける実施例1との差異は、DAコンバータ7,基準電
圧線8,バッファアンプ14,ラダー抵抗15からなる
アナログ系回路が切替えスイッチ61,62,63,6
4を介して二重に設けられていることであり、更に図示
していないが、各画素の液晶容量2が接続されている共
通電極を直流電圧に保持していることである。
【0036】本実施例においては、DAコンバータ7
a,基準電圧線8a,バッファアンプ14a,ラダー抵
抗15aからなるアナログ系回路と、DAコンバータ7
b,基準電圧線8b,バッファアンプ14b,ラダー抵
抗15bからなるアナログ系回路は、奇数列と偶数列の
信号線5に対して、切替えスイッチ61,63と、切替
えスイッチ62,64を介して切替え可能に接続されて
いる。ここでラダー抵抗15a,15bに印加される基
準電圧はそれぞれ液晶の極性反転駆動に相当する電圧で
あり、本実施例は切替えスイッチ61,63と、切替え
スイッチ62,64の切替えタイミングによって、液晶
表示画面の列毎反転駆動ないしドット反転駆動を選択す
ることが可能である。列毎反転駆動の場合には切替えス
イッチ61,63と、切替えスイッチ62,64の駆動
パルスが簡単になるという長所があるが、ドット反転駆
動の場合には画面上のクロストークが抑制されて画質が
向上するという効果がある。 (実施例3)以下、本発明における実施例3について、
図7を用いて説明する。
【0037】実施例3であるpoly−Si TFT液晶表
示パネルの主な構成および動作は、実施例1のそれと同
様であるので構成図及びその説明は省略する。しかし実
施例1と比較した場合の本実施例の差異は、バッファア
ンプ14の構成である。以下本実施例におけるバッファ
アンプ14の構成に関して説明する。
【0038】図7は本実施例におけるバッファアンプ1
4の構成図であり、実施例1における図4に対応してい
る。実施例1と比較した場合の本実施例の差異は、実施
例1のバッファアンプ14がドレイン接地されたnチャ
ネルTFTと、オフセットキャンセラ、及びバッファア
ンプの出力を遮断しかつ入出力部を短絡する機能を有し
ていることに対して、本実施例のバッファアンプ14は
負帰還をかけた差動増幅回路で構成されており、オフセ
ットキャンセラや入出力部の短絡機能は有していないこ
とである。
【0039】上記差動増幅回路は、nチャネルTFTで
あるドライバTFT71,72、pチャネルTFTであ
る負荷TFT73,74、電流源TFT75からなる差
動回路部と、差動回路出力電圧のDCシフト及びインピ
ーダンス変換を目的とした、2つのnチャネルTFTで
あるドライバTFT76,電流源TFT77からなるソ
ースフォロア回路部とから構成されている。入力部Vi
nは上記差動回路部の一方の入力端子に接続されてお
り、更にその出力部Voutが上記差動回路部の他方の
入力端子に帰還することにより、バッファアンプ14全
体はボルテージフォロアとして動作する。
【0040】本実施例においては、バッファアンプ14
の構成は複雑になり能動デバイスとして動作するTFT
の数も実施例1よりは増えてしまうが、前記従来例に比
較すればそれでも能動デバイスの数は激減しており、歩
留りの向上効果は大きい。更に本実施例においてはオフ
セットキャンセル動作を行わないために、実施例1に比
較して駆動が簡単になるという長所を有する。
【0041】なお本実施例に関しては、本発明の効果を
失わない範囲内で種々の回路的変形が可能であることは
言うまでもない。例えば差動回路部やソースフォロア回
路部にカスコード構成を適用してボルテージフォロアの
入出力電圧特性を向上させることや、更に開放利得を向
上させるためにもう一段新たな増幅回路部を設けること
などが考えられる。或いはバッファアンプ14の特性を
より向上させるために、この部分に単結晶LSIを適用
することも可能である。 (実施例4)以下、本発明における実施例4について、
図8を用いて説明する。
【0042】本実施例の主な構成および動作は実施例1
のそれと同様であるので、全体構成図を含めその説明は
省略する。実施例1と比較した場合の本実施例の差異
は、表示画素80の構成として、液晶表示セルに代えて
電界発光効果(Electro-luminescence,以下ELと表記
する)表示セルを用いていることである。
【0043】図8は本実施例における表示画素の構成図
である。
【0044】表示画素80は画素容量81と画素スイッ
チ1を有し、画素スイッチ1のゲートはゲート線3に、
また画素スイッチ1の一端は信号線5に接続されている
ところまでは、第一の実施例の画素13の構成と類似し
ている。しかし本実施例においては、画素スイッチ1と
画素容量81はそのまま電流駆動TFT82のゲートに
入力されており、電流駆動TFT82のドレイン側はE
Lダイオード83を介して定電圧Vdが印加された定電
圧線84に接続されている。また画素容量81の対向電
極は、所定の電圧に接地されている。
【0045】本実施例の画素部の動作を以下に説明す
る。ゲート線3が選択されてオン状態になると、信号線
5に印加されていたアナログ画像信号電圧が画素スイッ
チ1を介して画素容量81に書き込まれ、ゲート線3に
よって画素スイッチ1が再びオフ状態になった後も、書
き込まれたアナログ画像信号電圧が画素容量81に保持
されるところまでは、実施例1の画素13の動作とほぼ
同様である。しかし本実施例においては、上記アナログ
画像信号電圧は電流駆動TFT82のゲートに入力され
るため、ELダイオード83には上記アナログ画像信号
電圧の値に応じた駆動電流が流れる。この駆動電流によ
ってELダイオード83は上記アナログ画像信号電圧に
対応した輝度で発光するため、本実施例は信号線5に印
加されるアナログ画像信号電圧に応じた自発光表示を行
うことができる。
【0046】本実施例においても実施例1と同様に、歩
留りと画質の向上を同時に図ることができる。
【0047】なお本実施例は自発光型ディスプレイパネ
ルであるため、実施例1で述べた液晶層やバックライト
が不要なこと、また液晶を有さないために液晶容量のよ
うなアナログ画像信号電圧の交流化を図る必要が無いこ
とは言うまでもない。 (実施例5)以下図9を用いて、本発明における実施例
5に関して説明する。
【0048】図9は実施例5である画像表示システムに
おける、画像表示端末201の全体構成図である。
【0049】無線インターフェース(I/F)回路20
2には、圧縮された画像データが外部からbluetooth 規
格に基づく無線データとして入力し、無線インタフェー
ス回路202の出力はI/O回路203を介してバス2
06に接続される。バス206にはこの他にマイクロプロ
セサ204,タイミングコントローラ207,フレーム
メモリ208等が接続されている。更にタイミングコン
トローラ207の出力はpoly−Si TFT液晶表示パ
ネル88に入力しており、poly−Si TFT液晶表示
パネル88には基準電圧生成回路87,水平駆動回路8
6,ゲート線選択回路84,表示画素マトリクス85が
設けられている。なお画像表示端末201には上記の他
に、2次電池209および照明205が設けられてお
り、照明205はI/O回路203により制御されてい
る。なおここでpoly−Si TFT液晶表示パネル88
は、先に延べた実施例1と同様の構成および動作を有し
ているので、その内部の構成及び動作の記載はここでは
省略する。
【0050】以下に本実施例5の動作を説明する。始め
に無線インタフェース回路202は圧縮された画像デー
タを外部から取り込み、この画像データをI/O回路2
03を介してマイクロプロセサ204及びフレームメモ
リ208に転送する。マイクロプロセサ204はユーザ
からの操作を受けて、必要に応じて画像表示端末201を
表示駆動、或いは圧縮された画像データのデコード処理
を行う。デコードされた画像データはフレームメモリ2
08内に一時的に蓄積される。ここで表示駆動が選択さ
れた場合には、マイクロプロセサ204の指示に従って
フレームメモリ208からタイミングコントローラ20
7を介してpoly−Si TFT液晶表示パネル88に画
像データが入力され、表示画素マトリクス85は入力さ
れた画像を1行毎に順次表示する。このときタイミング
コントローラ207は同時に、画像を表示するために必
要な所定のタイミングパルスを出力する。なおpoly−S
iTFT液晶表示パネル88が、これらの信号を用いて
表示画素マトリクス85に画像を表示する過程に関して
は、実施例1で既に述べたとおりである。なおこのとき
I/O回路203は必要に応じて照明205を点灯させ
る。なおここで二次電池209は、これらの装置全体を
駆動する電源を供給する。
【0051】本実施例5によれば、圧縮された画像デー
タを高品位表示可能な画像表示端末を、歩留り良く低価
格で提供することができる。
【0052】
【発明の効果】本発明によれば、画像表示装置における
高品位な画像表示と低消費電力化を両立させることがで
きる。
【図面の簡単な説明】
【図1】実施例1であるpoly Si−TFT液晶表示パ
ネルの構成図。
【図2】実施例1における信号線に対応する水平シフト
レジスタ,データラッチ,ラインメモリ,DA変換器の
構成図。
【図3】実施例1におけるバッファアンプ及びラダー抵
抗とその周辺の回路構成図。
【図4】実施例1におけるバッファアンプの回路構成
図。
【図5】実施例1におけるバッファアンプの動作タイミ
ングチャート。
【図6】実施例2におけるpoly−Si TFT液晶表示
パネルの構成図。
【図7】実施例3におけるバッファアンプの構成図。
【図8】実施例4における表示画素の構成図。
【図9】実施例5である画像表示システムにおける、画
像表示端末の全体構成図。
【図10】従来の技術を用いた液晶表示パネルの構成
図。
【符号の説明】
1…画素スイッチ、2…液晶容量、3…ゲート線、4…
ゲート線シフトレジスタ、5…信号線、7…DAコンバ
ータ、8…基準電圧線、14…バッファアンプ、15…
ラダー抵抗。
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 FI テーマコート゛(参考) G09G 3/20 621 G09G 3/20 621M 623 623F 641 641C 680 680G Fターム(参考) 2H093 NA16 NA51 NC22 NC26 ND01 ND06 ND39 5C006 AA15 AF83 BB16 BC12 BC20 BF02 BF03 BF04 BF05 BF15 BF24 BF25 BF43 BF45 EB04 EB05 5C080 AA10 BB05 DD03 DD28 EE29 FF11 JJ02 JJ03 JJ04 KK07

Claims (20)

    【特許請求の範囲】
  1. 【請求項1】画像表示を行う表示部と、該表示部を駆動
    する駆動部が複数の信号線により接続されている画像表
    示装置において、 前記表示部は、マトリクス状に配置した複数の表示画素
    により構成され、 前記駆動部は、ラダー抵抗と、該ラダー抵抗に接続され
    たインピーダンス変換手段と、該インピーダンス変換手
    段からの出力線である階調電圧配線と、該階調電圧配線
    に接続された階調電圧選択手段とを有する画像表示装
    置。
  2. 【請求項2】前記階調電圧選択手段は、前記複数の信号
    線と接続されていることを特徴とする請求項1の画像表
    示装置。
  3. 【請求項3】前記表示部、前記階調電圧選択手段、及び
    前記階調電圧配線は同じ基板上に配置されていることを
    特徴とする請求項1又は2の画像表示装置。
  4. 【請求項4】前記インピーダンス変換手段は、ドレイン
    接地された電界効果トランジスタで構成されていること
    を特徴とする請求項1から3のいずれかに記載の画像表
    示装置。
  5. 【請求項5】前記インピーダンス変換手段は、電界効果
    トランジスタを用いた差動増幅回路で構成されているこ
    とを特徴とする請求項1から3のいずれかに記載の画像
    表示装置。
  6. 【請求項6】前記インピーダンス変換手段は、入出力間
    のオフセット電圧を検出し、除去するオフセット電圧キ
    ャンセル手段を有していることを特徴とする請求項1〜
    5のいずれかに記載の画像表示装置。
  7. 【請求項7】前記インピーダンス変換手段は、該インピ
    ーダンス変換手段の機能を停止させる手段、及び該イン
    ピーダンス変換手段の入出力端子間を短絡させる手段を
    有していることを特徴とする請求項1〜6のいずれかに
    記載の画像表示装置。
  8. 【請求項8】前記表示画素は、対向電極と、該画素電極
    と該対向電極との間の液晶領域を有する液晶表示画素で
    あることを特徴とする請求項1〜7のいずれかに記載の
    画像表示装置。
  9. 【請求項9】前記階調電圧選択手段は、電界効果トラン
    ジスタを用いたアナログスイッチで構成されていること
    を特徴とする請求項1〜8のいずれかに記載の画像表示
    装置。
  10. 【請求項10】前記ラダー抵抗は、不純物をドープした
    多結晶Si薄膜で構成されていることを特徴とする請求
    項1〜9のいずれかに記載の画像表示装置。
  11. 【請求項11】前記表示画素、前記階調電圧選択手段、
    及び前記インピーダンス変換手段は、多結晶Si TF
    T(薄膜トランジスタ,Thin Film Transistor)を用い
    て構成されたものであることを特徴とする請求項1〜1
    0のいずれかに記載の画像表示装置。
  12. 【請求項12】前記表示画素、前記階調電圧選択手段、
    及び前記インピーダンス変換手段は、同じ基板上に構成
    されたものであることを特徴とする請求項1〜11のい
    ずれかに記載の画像表示装置。
  13. 【請求項13】前記ラダー抵抗は、一つの抵抗によって
    構成されたことを特徴とする請求項1〜12のいずれか
    に記載の画像表示装置。
  14. 【請求項14】前記ラダー抵抗は、正電圧階調及び反転
    電圧階調生成用にそれぞれ一個を有して構成されている
    ことを特徴とする請求項1〜13のいずれかに記載の画
    像表示装置。
  15. 【請求項15】前記複数の表示画素は、入力されたアナ
    ログ画像信号によって制御され、陽電極と陰電極間を流
    れる電流によって生じる発光により画像を表示するため
    の発光機能を有する発光型の表示画素であることを特徴
    とする請求項1〜14のいずれかに記載の画像表示装
    置。
  16. 【請求項16】表示部の各画素の画素容量に信号線を介
    してアナログ画像信号電圧を書き込んで画像表示を行う
    画像表示装置の駆動方法において、 信号線へのアナログ画像信号電圧の書き込みの際に、3
    回のフェーズに分けてアナログ画像信号電圧の書き込み
    を行うことを特徴とする画像表示装置の駆動方法。
  17. 【請求項17】前記画像表示装置における上記信号線へ
    のアナログ画像信号電圧の書き込みは、オフセットキャ
    ンセル容量を用いたオフセットキャンセル手段を有する
    インピーダンス変換手段を用いて行われており、 1回目のフェーズでは、該インピーダンス変換手段を用
    いたアナログ画像信号電圧の書き込みと同時に該インピ
    ーダンス変換手段の入出力電圧間に生じるオフセット電
    圧の該オフセットキャンセル容量への書込みを行い、 2回目のフェーズでは、該インピーダンス変換手段を用
    いたアナログ画像信号電圧の書き込みと同時に該オフセ
    ットキャンセル手段を用いたインピーダンス変換手段の
    オフセット電圧のキャンセルを行い、 3回目のフェーズでは、該インピーダンス変換手段を介
    さず直接に上記信号線へのアナログ画像信号電圧の書き
    込みを行うことを特徴とする請求項16の画像表示装置
    の駆動方法。
  18. 【請求項18】前記信号線には電圧リセット手段が設け
    られており、これにより予め信号線の電圧をリセットし
    た後に、3回のフェーズに分けてアナログ画像信号電圧
    の書き込みを行うことを特徴とする請求項16の画像表
    示装置の駆動方法。
  19. 【請求項19】画像表示を行うためにマトリクス状に配
    置された複数の表示画素と、アナログ画像信号を伝達す
    るために各列毎に設けられ、該表示画素に接続された信
    号線群と、該表示画素と該信号線群を所定のタイミング
    で駆動するための駆動回路部を有し、該表示画素の画素
    容量に該信号線を介してアナログ画像信号電圧を書き込
    んで画像表示を行う画像表示装置の駆動方法において、 前記駆動回路部は、ラダー抵抗と該ラダー抵抗に接続さ
    れる複数本の階調電圧配線を有し、 前記信号線群は、該階調電圧配線に階調電圧選択手段を
    介して接続されており、 各階調電圧配線は、インピーダンス変換手段を介して該
    ラダー抵抗に接続されており、 少なくとも該表示画素,該信号線群,階調電圧選択手
    段,階調電圧配線は同じ基板上に設けられており、 該信号線へのアナログ画像信号電圧の書き込みの際に、
    3回のフェーズに分けてアナログ画像信号電圧の書き込
    みを行うことを特徴とする画像表示装置の駆動方法。
  20. 【請求項20】画像表示を行うためにマトリクス状に配
    置された複数の表示画素と、 アナログ画像信号を伝達するために各列毎に設けられ、
    該表示画素に接続された信号線群と、 該表示画素と該信号線群を所定のタイミングで駆動する
    ための駆動回路部を有し、 入力された画像表示データを基に、所定のシーケンスに
    従って該表示画素に画像を表示させるための手段を有す
    る画像表示端末システムにおいて、 前記駆動回路部はラダー抵抗と該ラダー抵抗に接続され
    る複数本の階調電圧配線を有し、 前記信号線群は該階調電圧配線に階調電圧選択手段を介
    して接続されており、 各階調電圧配線はインピーダンス変換手段を介して該ラ
    ダー抵抗に接続されており、 少なくとも該表示画素,該信号線群,階調電圧選択手
    段,階調電圧配線は単一基板上に設けられていることを
    特徴とする画像表示端末システム。
JP2001005894A 2001-01-15 2001-01-15 画像表示装置およびその駆動方法 Expired - Fee Related JP4757388B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2001005894A JP4757388B2 (ja) 2001-01-15 2001-01-15 画像表示装置およびその駆動方法
TW090119690A TW554208B (en) 2001-01-15 2001-08-10 Image display apparatus and driving method thereof
US09/938,643 US7327339B2 (en) 2001-01-15 2001-08-27 Image display apparatus and driving method thereof
KR10-2001-0052343A KR100432289B1 (ko) 2001-01-15 2001-08-29 화상 표시 장치 및 그 구동 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001005894A JP4757388B2 (ja) 2001-01-15 2001-01-15 画像表示装置およびその駆動方法

Publications (3)

Publication Number Publication Date
JP2002215102A true JP2002215102A (ja) 2002-07-31
JP2002215102A5 JP2002215102A5 (ja) 2006-03-30
JP4757388B2 JP4757388B2 (ja) 2011-08-24

Family

ID=18873865

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001005894A Expired - Fee Related JP4757388B2 (ja) 2001-01-15 2001-01-15 画像表示装置およびその駆動方法

Country Status (4)

Country Link
US (1) US7327339B2 (ja)
JP (1) JP4757388B2 (ja)
KR (1) KR100432289B1 (ja)
TW (1) TW554208B (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004271930A (ja) * 2003-03-10 2004-09-30 Nec Electronics Corp 表示装置の駆動回路
JP2007226173A (ja) * 2006-02-24 2007-09-06 Renei Kagi Kofun Yugenkoshi ディジタルデータドライバ及びこれを用いた表示デバイス
JP2008026510A (ja) * 2006-07-20 2008-02-07 Oki Electric Ind Co Ltd 駆動回路
JP2008129386A (ja) * 2006-11-22 2008-06-05 Oki Electric Ind Co Ltd 駆動回路
JP2008310141A (ja) * 2007-06-15 2008-12-25 Oki Electric Ind Co Ltd Lcdパネル駆動回路
JP2009069199A (ja) * 2007-09-10 2009-04-02 Oki Semiconductor Co Ltd Lcdパネル駆動回路
JP4964877B2 (ja) * 2006-05-24 2012-07-04 シャープ株式会社 アナログ出力回路およびデータ信号線駆動回路ならびに表示装置、電位書き込み方法

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3982249B2 (ja) * 2001-12-11 2007-09-26 株式会社日立製作所 表示装置
TWI240902B (en) * 2002-07-12 2005-10-01 Rohm Co Ltd Display element drive circuit and display device
AU2003253164A1 (en) * 2002-09-16 2004-04-30 Koninklijke Philips Electronics N.V. Active matrix display with variable duty cycle
US7969400B2 (en) 2004-02-25 2011-06-28 Hitachi Displays, Ltd. Liquid crystal display device with decreased power consumption
KR101129426B1 (ko) 2005-07-28 2012-03-27 삼성전자주식회사 표시장치용 스캔구동장치, 이를 포함하는 표시장치 및표시장치 구동방법
US7504979B1 (en) * 2006-08-21 2009-03-17 National Semiconductor Corporation System and method for providing an ultra low power scalable digital-to-analog converter (DAC) architecture
JP2009103794A (ja) * 2007-10-22 2009-05-14 Nec Electronics Corp 表示装置の駆動回路
KR20140025169A (ko) * 2012-08-21 2014-03-04 삼성디스플레이 주식회사 디지털 아날로그 변환기, 디스플레이 구동 회로 및 그것을 포함하는 표시 장치
JP2015090414A (ja) * 2013-11-06 2015-05-11 シナプティクス・ディスプレイ・デバイス株式会社 表示駆動回路および表示装置
WO2015075845A1 (ja) * 2013-11-21 2015-05-28 パナソニック液晶ディスプレイ株式会社 表示装置
KR102328835B1 (ko) * 2015-07-31 2021-11-19 엘지디스플레이 주식회사 게이트 구동 회로와 이를 이용한 표시장치

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0389392A (ja) * 1989-09-01 1991-04-15 Sharp Corp 表示装置の駆動方法
JPH0535211A (ja) * 1991-07-29 1993-02-12 Nec Corp 液晶表示装置の駆動回路
JPH05224621A (ja) * 1992-02-14 1993-09-03 Toshiba Corp 液晶パネル駆動電源用半導体装置
JPH10301539A (ja) * 1997-04-28 1998-11-13 Nec Corp 液晶表示装置の駆動回路
JPH10333648A (ja) * 1997-06-03 1998-12-18 Mitsubishi Electric Corp 液晶表示装置
JPH1173165A (ja) * 1997-08-29 1999-03-16 Sony Corp ソースフォロワ回路およびこれを用いた液晶表示装置の出力回路
JPH11119748A (ja) * 1992-03-25 1999-04-30 Sharp Corp 表示装置の駆動回路
JPH11305744A (ja) * 1998-04-13 1999-11-05 Samsung Electronics Co Ltd オフセット除去機能を有する薄膜トランジスタ液晶表示装置ソースドライバ
JP2000122597A (ja) * 1998-10-15 2000-04-28 Toshiba Corp 表示装置
JP2002072969A (ja) * 2000-08-25 2002-03-12 Hitachi Ltd 液晶駆動回路及び液晶表示装置
JP2002175021A (ja) * 2000-12-06 2002-06-21 Sony Corp アクティブマトリクス型表示装置およびこれを用いた携帯端末

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61159621A (ja) 1985-01-05 1986-07-19 Matsushita Electric Ind Co Ltd 液晶表示モジユ−ル
JPH06311039A (ja) * 1993-04-21 1994-11-04 Nippon Philips Kk デジタル/アナログ変換器
JP4046811B2 (ja) * 1997-08-29 2008-02-13 ソニー株式会社 液晶表示装置
JP3767877B2 (ja) * 1997-09-29 2006-04-19 三菱化学株式会社 アクティブマトリックス発光ダイオード画素構造およびその方法
JP3595153B2 (ja) * 1998-03-03 2004-12-02 株式会社 日立ディスプレイズ 液晶表示装置および映像信号線駆動手段
JPH11271708A (ja) 1998-03-19 1999-10-08 Advanced Display Inc 液晶表示装置のVref電圧生成回路
JP3216604B2 (ja) * 1998-06-25 2001-10-09 日本電気株式会社 スイッチトキャパシタ型d/a変換器及びディスプレイ駆動回路
US6215465B1 (en) * 1998-09-16 2001-04-10 Victor Company Of Japan, Ltd. Apparatus and method of displaying image by liquid crystal display device
US6191720B1 (en) * 1998-12-30 2001-02-20 International Business Machines Corporation Efficient two-stage digital-to-analog converter using sample-and-hold circuits
US6323849B1 (en) * 1999-01-22 2001-11-27 Motorola, Inc. Display module with reduced power consumption
JP2001075536A (ja) * 1999-09-03 2001-03-23 Nec Corp 昇圧回路、電源回路及び液晶駆動装置
KR100354204B1 (ko) * 1999-10-21 2002-09-27 세이코 엡슨 가부시키가이샤 전압 공급 장치 및 그것을 사용한 반도체 장치, 전기 광학장치 및 전자 기기
US6864873B2 (en) * 2000-04-06 2005-03-08 Fujitsu Limited Semiconductor integrated circuit for driving liquid crystal panel
JP2001292041A (ja) * 2000-04-07 2001-10-19 Fujitsu Ltd オペアンプおよびそのオフセットキャンセル回路

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0389392A (ja) * 1989-09-01 1991-04-15 Sharp Corp 表示装置の駆動方法
JPH0535211A (ja) * 1991-07-29 1993-02-12 Nec Corp 液晶表示装置の駆動回路
JPH05224621A (ja) * 1992-02-14 1993-09-03 Toshiba Corp 液晶パネル駆動電源用半導体装置
JPH11119748A (ja) * 1992-03-25 1999-04-30 Sharp Corp 表示装置の駆動回路
JPH10301539A (ja) * 1997-04-28 1998-11-13 Nec Corp 液晶表示装置の駆動回路
JPH10333648A (ja) * 1997-06-03 1998-12-18 Mitsubishi Electric Corp 液晶表示装置
JPH1173165A (ja) * 1997-08-29 1999-03-16 Sony Corp ソースフォロワ回路およびこれを用いた液晶表示装置の出力回路
JPH11305744A (ja) * 1998-04-13 1999-11-05 Samsung Electronics Co Ltd オフセット除去機能を有する薄膜トランジスタ液晶表示装置ソースドライバ
JP2000122597A (ja) * 1998-10-15 2000-04-28 Toshiba Corp 表示装置
JP2002072969A (ja) * 2000-08-25 2002-03-12 Hitachi Ltd 液晶駆動回路及び液晶表示装置
JP2002175021A (ja) * 2000-12-06 2002-06-21 Sony Corp アクティブマトリクス型表示装置およびこれを用いた携帯端末

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004271930A (ja) * 2003-03-10 2004-09-30 Nec Electronics Corp 表示装置の駆動回路
JP4516280B2 (ja) * 2003-03-10 2010-08-04 ルネサスエレクトロニクス株式会社 表示装置の駆動回路
US8111230B2 (en) 2003-03-10 2012-02-07 Renesas Electronics Corporations Drive circuit of display apparatus
JP2007226173A (ja) * 2006-02-24 2007-09-06 Renei Kagi Kofun Yugenkoshi ディジタルデータドライバ及びこれを用いた表示デバイス
JP4964877B2 (ja) * 2006-05-24 2012-07-04 シャープ株式会社 アナログ出力回路およびデータ信号線駆動回路ならびに表示装置、電位書き込み方法
JP2008026510A (ja) * 2006-07-20 2008-02-07 Oki Electric Ind Co Ltd 駆動回路
JP4528748B2 (ja) * 2006-07-20 2010-08-18 Okiセミコンダクタ株式会社 駆動回路
KR101465045B1 (ko) 2006-07-20 2014-11-25 라피스 세미컨덕터 가부시키가이샤 구동회로
JP2008129386A (ja) * 2006-11-22 2008-06-05 Oki Electric Ind Co Ltd 駆動回路
JP4528759B2 (ja) * 2006-11-22 2010-08-18 Okiセミコンダクタ株式会社 駆動回路
JP2008310141A (ja) * 2007-06-15 2008-12-25 Oki Electric Ind Co Ltd Lcdパネル駆動回路
JP2009069199A (ja) * 2007-09-10 2009-04-02 Oki Semiconductor Co Ltd Lcdパネル駆動回路

Also Published As

Publication number Publication date
TW554208B (en) 2003-09-21
KR20020061471A (ko) 2002-07-24
US7327339B2 (en) 2008-02-05
JP4757388B2 (ja) 2011-08-24
US20020093495A1 (en) 2002-07-18
KR100432289B1 (ko) 2004-05-22

Similar Documents

Publication Publication Date Title
KR100524443B1 (ko) 기준 전압 발생 회로, 표시 구동 회로, 표시 장치 및 기준 전압 발생 방법
US7796126B2 (en) Liquid crystal display device, method of controlling the same, and mobile terminal
JP4757388B2 (ja) 画像表示装置およびその駆動方法
JP3135810B2 (ja) 画像表示装置
JP3807321B2 (ja) 基準電圧発生回路、表示駆動回路、表示装置及び基準電圧発生方法
US7944439B2 (en) Display device
US6753731B2 (en) Operation amplifier circuit, drive circuit and method of controlling operation amplifier circuit
US20040145583A1 (en) Power supply method and power supply circuit
US20030151617A1 (en) Reference voltage generation circuit, display driver circuit, display device, and method of generating reference voltage
WO2001059750A1 (fr) Afficheur d'images
JP2003288049A (ja) 半導体装置およびその駆動方法
WO1996016347A1 (fr) Dispositif d'excitation de cristaux liquides, dispositif d'affichage a cristaux liquides, tampon analogique et procede d'excitation de cristaux liquides
JPH1130974A (ja) 液晶表示装置の駆動制御用半導体装置および液晶表示装置
JP2008242489A (ja) 電流源回路
JP4868652B2 (ja) 表示装置
US7554389B2 (en) Differential amplifier and digital-to-analog converter
JP2004312478A (ja) ソースフォロワ、ボルテージフォロワ及び半導体装置
JP2002251160A (ja) 表示装置
JP4487488B2 (ja) 表示装置の駆動回路、携帯電話機及び携帯用電子機器
JP2003036054A (ja) 表示装置
US7898516B2 (en) Liquid crystal display device and mobile terminal
JP2001272655A (ja) 液晶表示装置の駆動方法および駆動装置
JP4614218B2 (ja) 液晶ディスプレイの駆動装置
JP2000227585A (ja) 駆動回路一体型液晶表示装置
JP4502603B2 (ja) 表示装置

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060202

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060202

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20060418

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090324

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090915

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091106

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100601

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20100611

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20100630

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100729

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20100830

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20100830

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20110112

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110517

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110601

R150 Certificate of patent or registration of utility model

Ref document number: 4757388

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140610

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees