JP2007226173A - ディジタルデータドライバ及びこれを用いた表示デバイス - Google Patents

ディジタルデータドライバ及びこれを用いた表示デバイス Download PDF

Info

Publication number
JP2007226173A
JP2007226173A JP2006167696A JP2006167696A JP2007226173A JP 2007226173 A JP2007226173 A JP 2007226173A JP 2006167696 A JP2006167696 A JP 2006167696A JP 2006167696 A JP2006167696 A JP 2006167696A JP 2007226173 A JP2007226173 A JP 2007226173A
Authority
JP
Japan
Prior art keywords
digital data
gray level
latch
conversion unit
buffer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2006167696A
Other languages
English (en)
Inventor
Chih-Jen Yen
志仁 顔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Novatek Microelectronics Corp
Original Assignee
Novatek Microelectronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Novatek Microelectronics Corp filed Critical Novatek Microelectronics Corp
Publication of JP2007226173A publication Critical patent/JP2007226173A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3685—Details of drivers for data electrodes
    • G09G3/3688—Details of drivers for data electrodes suitable for active matrices only
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3696—Generation of voltages supplied to electrode drivers
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/027—Details of drivers for data electrodes, the drivers handling digital grey scale data, e.g. use of D/A converters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Analogue/Digital Conversion (AREA)
  • Liquid Crystal (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

【課題】少数の出力バッファを用いたディジタルデータドライバを提供する。
【解決手段】入力ユニット４１０及びディジタル−アナログ（Ｄ／Ａ）変換ユニット４２０を具えたディジタルデータドライバ４００を提供する。このＤ／Ａ変換ユニット４２０を用いて、前記入力ユニット４１０から出力されたＮ個のディジタルデータＤ１，Ｄ２等を対応するＮ個のアナログデータｏｕｔ１等に変換する。前記Ｄ／Ａ変換ユニット４２０は、グレーレベル電圧発生器４４０及びＫ個の副Ｄ／Ａ変換ユニット４２１，４２２等を具えている。
【選択図】図４

Description

（発明の背景）
発明の分野
本発明はディジタルデータドライバ（駆動回路）に関するものであり、特に、より少数の出力バッファを用いるディジタルデータドライバ、及びこのディジタルデータドライバを用いた表示デバイスに関するものである。
関連技術の説明
液晶表示（ＬＣＤ：Liquid Crystal Display）デバイスでは、データドライバ（またはソースドライバとも称する）が、タイミングコントローラからのディジタル入力信号に従ってＬＣＤパネルを制御し駆動する。図１Ａに、従来のＮ−チャンネル、Ｍ−ビットのディジタルデータドライバを示し、図１Ｂに、従来のデータドライバのクロック信号及び制御信号を示す。図１Ａに示すように、データドライバ１００は、入力ユニット１１０、ディジタル−アナログ（Ｄ／Ａ）変換ユニット１２０、及び出力バッファ１３０を具えている。ここで、入力ユニット１１０は、シフトレジスタ１１１、第１ラインラッチ１１２、第２ラインラッチ１１３、及びレベルシフタ１１４を具えている。
図１Ａ及び１Ｂに示すように、シフトレジスタ１１１はクロック信号ＣＬＫ及び第１制御信号ＣＴ１によってトリガされ、第２ラインラッチ１１３は第２制御信号ＣＴ２によって制御される。第１制御信号がハイ（高）レベルに遷移すると、シフトレジスタ１１１は、受信した第１制御信号ＣＴ１をクロック信号ＣＬＫに従って順にシフトし、異なる位相の複数の（Ｎ／３）ラッチ信号を第１ラインラッチ１１２に供給する。第１ラインラッチ１１２は、入力ディジタルデータ・ストリーム（流）ＩＮ１、ＩＮ２、及びＩＮ３を、シフトレジスタ１１１によって供給されるラッチ信号に従って順に受信してラッチし、ここでディジタルデータ・ストリームＩＮ１、ＩＮ２、及びＩＮ３はそれぞれ、赤色（Ｒ）、緑色（Ｇ）、及び青色（Ｂ）の画素データを表現し、各画素データはＭビットで表わされる。
第１ラインラッチ１１２において、ラインラッチ全体が順次ラッチされたディジタルデータ・ストリームで満たされると、第２制御信号ＣＴ２がハイレベルに遷移し、これにより、第１ラインラッチ１１２内にラッチされたディジタルデータが送信され、同時に第２ラインラッチ１１３内にラッチされる。そしてレベルシフタ１１４は、第２ラインラッチ１１３内にラッチされたディジタルデータを、より高い電圧レベルを有するデータに変換して、これによりＤ／Ａ変換ユニット１２０を正確に駆動する。Ｄ／Ａ変換ユニット１２０は、レベルシフタ１１４によって供給されるＭビットのディジタルデータＤ１〜Ｄ(Ｎ)を受信し、受信したディジタルデータＤ１〜Ｄ(Ｎ)を、対応するアナログデータＡ１〜Ａ(Ｎ)、例えばアナログ電圧に変換する。出力バッファ１３０は、アナログデータＡ１〜Ａ(Ｎ)の駆動能力を改善すべく構成され、これにより、ディジタルデータドライバ１００がＬＣＤパネルを正確に駆動することができる。そして、クロック信号ＣＬＫ及び第１制御信号ＣＴ１が再びハイレベルに遷移し、これにより、第１ラッチ１１２内のデータがリフレッシュされてラッチされ、そして上述したプロセスが反復される。
図２に、図１ＡのＤ／Ａ変換ユニット１２０及び出力バッファ１３０の詳細ブロック図を示す。図２に示すように、Ｄ／Ａ変換ユニット１２０はＮ個のＤ／Ａ変換器１２１〜１２(Ｎ)を具え、各Ｄ／Ａ変換器はデコーダ（復号化器）及びスイッチ組を具えることができる。例えば、Ｄ／Ａ変換器１２１はデコーダＤＥＣ１及びスイッチ組ＳＷ１を具えている。これに加えて、Ｄ／Ａ変換ユニット１２０はさらに、グレー（中間）レベル電圧発生器１４０を具えている。グレーレベル電圧発生器１４０は、直列接続した抵抗器を用いて電源電圧差（ＶＤＤ−ＶＳＳ）を分圧することによって異なるレベルのグレーレベル電圧Ｖ１〜Ｖ(２M)を発生する。出力バッファ１３０はＮ個のバッファＢＵＦ１〜ＢＵＦ(Ｎ)を具えている。
Ｄ／Ａ変換器１２１を例として用いれば、第１デコーダＤＥＣ１はＭビットのディジタルデータＤ１を受信してディジタルデータＥ１に復号化（デコード）する。そして、スイッチ組ＳＷ１は、復号化したディジタルデータＥ１に応じて、グレーレベル電圧Ｖ１〜Ｖ(２M)の中から、復号化したディジタルデータＥ１（またはディジタルデータＤ１）に対応するアナログデータＡ１を選択して出力する。最後に、バッファＢＵＦ１はアナログデータＡ１を受信して、バッファＢＵＦ１によって供給されるアナログデータＯＵＴ１にＬＣＤパネルを駆動するのに十分な能力を持たせる。
図３Ａに、Ｄ／Ａ変換器１２１の一具体例を示し、図３Ｂに、これに対応する、復号化されたディジタルデータＥ１とアナログデータＡ１との関係を示す。この具体例では、ディジタルデータＤ１は、例えば２ビットで表わされ、従って、２2通りのグレーレベル電圧Ｖ１〜Ｖ４を必要とする。従って、デコーダＤＥＣ１の目的は、スイッチ組ＳＷ１の設計を適応して、受信したディジタルデータＤ１が、スイッチ組ＳＷ１を制御するのに適したディジタルデータＥ１に復号化されるようにすることにある。ここで、図３Ａ及び３Ｂは設計の１つに過ぎない。図３Ｃに、Ｄ／Ａ変換器１２１の他の具体例を示す。こうした場合には、デコーダを必要とせず、図３Ｄに、対応するディジタルデータＤ１とアナログデータＡ１との関係を示す。この具体例では、ディジタルデータＤ１は、例えば２ビットで表わされ、従って、２2通りのグレーレベル電圧Ｖ１〜Ｖ４を必要とする。ディジタルデータＤ１はスイッチ組ＳＷ１に直接印加してこれを制御することができ、図３Ｃ及び３Ｄは１つの設計に過ぎない。
（発明の概要）
従って、本発明の目的は、より少数の出力バッファを用いてコストを低減したディジタルデータドライバ、及びこれを使用した表示デバイスを提供することにある。
本発明の他の目的は、より少数の出力バッファを用いて電力消費及び発生熱を低減したディジタルデータドライバ、及びこれを使用した表示デバイスを提供することにある。
上記及び他の目的を達成するために、本発明は、受信ユニット及びＤ／Ａ変換ユニットを具えたディジタルデータドライバを提供する。この受信ユニットは、少なくともディジタルデータ・ストリームを受信してＮ個のディジタルデータに変換し、ここで各ディジタルデータはＭビットであり、Ｍ及びＮは正の整数である。Ｄ／Ａ変換ユニットはＮ個のディジタルデータを受信して、対応するＮ個のアナログデータに変換する。
前記Ｄ／Ａ変換ユニットは、グレーレベル電圧発生器及びＫ個の副Ｄ／Ａ変換ユニットを具えている。このグレーレベル電圧発生器は２M通りのグレーレベル電圧を供給し、各グレーレベル電圧のレベルは同じではない。前記Ｋ個の副Ｄ／Ａ変換ユニットのｉ番目の副Ｄ／Ａユニットは２M個のバッファ及び(Ｎ／Ｋ)個のＤ／Ａ変換器を具え、ここにＫ、(Ｎ／Ｋ)、及びｉは正の整数であり、且つ１≦ｉ≦Ｋである。ｉ番目の副Ｄ／Ａ変換ユニット内では、各バッファは対応するグレーレベル電圧を受信して出力し、ｊ番目のＤ／Ａ変換器は[(ｉ−１)×(Ｎ／Ｋ)＋ｊ]番目のディジタルデータを受信し、[(ｉ−１)×(Ｎ／Ｋ)＋ｊ]番目のディジタルデータに応じて、前記グレーレベル電圧のうちの１つを[(ｉ−１)×(Ｎ／Ｋ)＋ｊ]番目のアナログデータとして選択して出力し、ここにｊは正の整数であり、且つ１≦ｊ≦(Ｎ／Ｋ)である。
１つの好適例では、ｊ番目のＤ／Ａ変換器がデコーダ及びスイッチ組を具えている。このデコーダは、[(ｉ−１)×(Ｎ／Ｋ)＋ｊ]番目のディジタルデータを復号化して復号化ディジタルデータを生成する。前記デコーダ及びバッファに結合された前記スイッチ組は、前記復号化ディジタルデータに応じて、前記バッファを通過した前記グレーレベル電圧のうちの１つを[(ｉ−１)×(Ｎ／Ｋ)＋ｊ]番目のアナログデータとして選択して出力する。他の好適例では、ｊ番目のＤ／Ａ変換器のみがスイッチ組を具え、前記バッファに結合されたこのスイッチ組は、受信した[(ｉ−１)×(Ｎ／Ｋ)＋ｊ]番目のディジタルデータに応じて、前記バッファを通過した前記グレーレベル電圧のうちの１つを[(ｉ−１)×(Ｎ／Ｋ)＋ｊ]番目のアナログデータとして選択する。
上記及び他の目的を達成するために、本発明はさらに、上述したディジタルデータドライバを具えた表示デバイスを提供する。１つの好適例では、この表示デバイスがＬＣＤデバイスである。
従来のデータドライバとは対照的に、本発明のデータドライバのバッファはＤ／Ａ変換器とグレーレベル電圧発生器との間に配置され、従ってこの構成では、Ｎ個のバッファがＫ×２M個のバッファにまで減少する。４８０チャンネル（Ｎ＝４８０）、６ビット（Ｍ＝６）のデータドライバについては、Ｄ／Ａ変換器が４つのグループ（Ｋ＝４）に分割される場合には、本発明は、従来の構成と比較して２２４個（４８０−４×２6＝２２４）のバッファを実際に減らすことができ、これにより、コスト、電力消費、及び発生する熱が大幅に低減される。
以下、本発明の実施例について図面を参照しながら詳細に説明し、これにより、本発明の原理をより良く理解することができる。
（好適な実施例の詳細な説明）
実施例を説明し易くするために、本実施例では、赤色（Ｒ）、緑色（Ｇ）及び青色（Ｂ）のディジタルデータ・ストリームを、上述したディジタルデータ・ストリームの少なくとも１つを表現するものの例とする。
図４に、本発明の一実施例によるＮ−チャンネル、Ｍ−ビットのディジタルデータドライバを示し、ここにＮ及びＭは正の整数である。このデータドライバは、ＬＣＤデバイスのような表示デバイスに適用することができ、このデータドライバは、タイミングコントローラからのディジタル入力信号に従って表示パネルを制御し駆動する。図４に示すように、データドライバ４００は入力ユニット４１０及びＤ／Ａ変換ユニット４２０を具えている。ここで、入力ユニット４１０はシフトレジスタ４１１、第１ラインラッチ４１２、第２ラインラッチ４１３、及びレベルシフタ４１４を具えている。これに加えて、データドライバ４００のクロック信号ＣＬＫ及び制御信号ＣＴ１、ＣＴ２は図１Ｂのものと同様である。
図４及び図１Ｂに示すように、シフトレジスタ４１１はクロック信号ＣＬＫ及び第１制御信号ＣＴ１によってトリガされ、第２ラインラッチ４１３は第２制御信号ＣＴ２によって制御される。第１制御信号ＣＴ１がハイレベルに遷移すると、シフトレジスタ４１１は、受信した制御信号ＣＴ１をクロック信号ＣＬＫに従って順にシフトして、異なる位相の（Ｎ／３）ラッチ信号を第１ラインラッチ４１２に供給する。そして、第１ラインラッチ４１２は、シフトレジスタ４１１によって供給されるラッチ信号に従って、入力ディジタルデータ・ストリームＩＮ１、ＩＮ２、及びＩＮ３を受信してラッチし、ここでディジタルデータ・ストリームＩＮ１、ＩＮ２、及びＩＮ３はそれぞれ、赤色（Ｒ）、緑色（Ｇ）、及び青色（Ｂ）の画素データを表わし、各画素データはＭビットで表わされる。
第１ラインラッチ４１２において、ラインラッチ全体が順次ラッチされたディジタルデータ・ストリームで満たされると、第２制御信号ＣＴ２がハイレベルに遷移し、これにより、第１ラインラッチ４１２内にラッチされたディジタルデータが送信され、第２ラインラッチ４１３内にラッチされる。そしてレベルシフタ４１４は、第２ラインラッチ４１３内にラッチされたディジタルデータを、より高い電圧レベルを有するデータに変換して、これによりＤ／Ａ変換ユニット１２０を正確に駆動する。Ｄ／Ａ変換ユニット４２０は、レベルシフタ４１４によって供給されＭビットで表わされるディジタルデータＤ１〜Ｄ(Ｎ)を受信し、受信したディジタルデータＤ１〜Ｄ(Ｎ)を、対応するＮ個のアナログデータＯＵＴ１〜ＯＵＴ(Ｎ)に変換して表示パネルを駆動する。そして、クロック信号ＣＬＫ及び第１制御信号ＣＴ１が再びハイレベルに遷移し、これにより、第１ラッチ４１２内のデータがリフレッシュされてラッチされ、そして上述したプロセスが反復される。
Ｄ／Ａ変換ユニット４２０は、グレーレベル電圧発生器４４０及びＫ個の副Ｄ／Ａ変換ユニット４２１〜４２(Ｋ)を具え、ここにＫは正の整数である。グレーレベル電圧発生器４４０は２M通りのグレーレベル電圧、即ちＶ１〜Ｖ(２M)を供給し、Ｖ１〜Ｖ(２M)のレベルのうち同じものはない。これに加えて、各副Ｄ／Ａ変換ユニット４１２〜４２(Ｋ)は、２M個のバッファ及び（Ｎ／Ｋ）個のＤ／Ａ変換器を具え、ここに（Ｎ／Ｋ）は正の整数である。
図５Ａに、図４の副Ｄ／Ａ変換ユニット４２１及びグレーレベル電圧発生器４４０の具体例を示す。図５Ａに示すように、副Ｄ／Ａ変換ユニット４２１は２M個のバッファ、即ちＢＵＦ１〜ＢＵＦ(２M)を具えている。各バッファは対応するグレーレベル電圧を受信し出力する。換言すれば、バッファＢＵＦ１はグレーレベル電圧Ｖ１を受信して出力し、バッファＢＵＦ２はグレーレベル電圧Ｖ２を受信して出力し、...、そしてバッファＢＵＦ(２M)はグレーレベル電圧Ｖ(２M)を受信して出力する。
これに加えて、副Ｄ／Ａ変換ユニット４２１はさらに、（Ｎ／Ｋ）個のＤ／Ａ変換器、即ち５２１〜５２(Ｎ／Ｋ)を具えている。各Ｄ／Ａ変換器はデコーダ及びスイッチ組を具えている。換言すれば、Ｄ／Ａ変換器５２１はデコーダＤＥＣ１及びスイッチ組ＳＷ１を具え、Ｄ／Ａ変換器５２２はデコーダＤＥＣ２及びスイッチ組ＳＷ２を具え、...、そしてＤ／Ａ変換器５２(Ｎ／Ｋ)はデコーダＤＥＣ(Ｎ／Ｋ)及びスイッチ組ＳＷ(Ｎ／Ｋ)を具えている。Ｄ／Ａ変換ユニット４２１のＤ／Ａ変換器５２１を例として用いれば、デコーダＤＥＣ１は第１ディジタルデータＤ１を受信し復号化して、復号化ディジタルデータＥ１を生成する。デコーダＤＥＣ１及びバッファＢＵＦ１〜ＢＵＦ(２M)に結合されたスイッチＳＷ１は、復号化ディジタルデータＥ１に応じて、ＢＵＦ１〜ＢＵＦ(２M)を通過したグレーレベル電圧Ｖ１〜Ｖ(２M)のうちの１つを第１アナログデータ出力ＯＵＴ１として選択する。
副Ｄ／Ａ変換ユニット４２(ｉ)のＤ／Ａ変換器５２(ｊ)については、デコーダＤＥＣ(ｊ)がディジタルデータＤ((ｉ−１)×(Ｎ／Ｋ)＋ｊ)を受信して、復号化ディジタルデータＥ((ｉ−１)×(Ｎ／Ｋ)＋ｊ)を生成する。デコーダＤＥＣ(ｊ)及びバッファＢＵＦ１〜ＢＵＦ(２M)に結合されたスイッチ組ＳＷ(ｊ)は、復号化ディジタルデータＥ((ｉ−１)×(Ｎ／Ｋ)＋ｊ)に応じて、ＢＵＦ１〜ＢＵＦ(２M)を通過したグレーレベル電圧Ｖ１〜Ｖ(２M)のうちの１つをアナログデータＯＵＴ((ｉ−１)×(Ｎ／Ｋ)＋ｊ)として選択し、ここにｉ及びｊは正の整数であり、且つ１≦ｉ≦Ｋ及び１≦ｊ≦(Ｎ／Ｋ)である。
図５Ｂに、図４の副Ｄ／Ａ変換ユニット４２１及びグレーレベル電圧発生器４４０の他の具体例を示す。図５Ｂに示すように、副Ｄ／Ａ変換ユニット４２１は２M個のバッファ、即ちＢＵＦ１〜ＢＵＦ(２M)を具えている。各バッファは対応するグレーレベル電圧を受信して出力する。換言すれば、バッファＢＵＦ１はグレーレベル電圧Ｖ１を受信して出力し、バッファＢＵＦ２はグレーレベル電圧Ｖ２を受信して出力し、...、そしてバッファＢＵＦ(２M)はグレーレベル電圧Ｖ(２M)を受信して出力する。
これに加えて、副Ｄ／Ａ変換ユニット４２１はさらに、（Ｎ／Ｋ）個のＤ／Ａ変換器、即ち５２１〜５２(Ｎ／Ｋ)を具えている。各Ｄ／Ａ変換器はスイッチ組を具えている。換言すれば、Ｄ／Ａ変換器５２１はスイッチ組ＳＷ１を具え、Ｄ／Ａ変換器５２２はスイッチ組ＳＷ２を具え、...、そしてＤ／Ａ変換器５２(Ｎ／Ｋ)はスイッチ組ＳＷ(Ｎ／Ｋ)を具えている。Ｄ／Ａ変換ユニット４２１のＤ／Ａ変換器５２１を例として用いれば、バッファＢＵＦ１〜ＢＵＦ(２M)に結合されたスイッチＳＷ１は、受信した第１ディジタルデータＤ１に応じて、ＢＵＦ１〜ＢＵＦ(２M)を通過したグレーレベル電圧Ｖ１〜Ｖ(２M)のうちの１つを第１アナログデータ出力ＯＵＴ１として選択する。
副Ｄ／Ａ変換ユニット４２(ｉ)のＤ／Ａ変換器５２(ｊ)については、バッファＢＵＦ１〜ＢＵＦ(２M)に結合されたスイッチ組ＳＷ(ｊ)は、受信したディジタルデータＤ((ｉ−１)×(Ｎ／Ｋ)＋ｊ)に応じて、ＢＵＦ１〜ＢＵＦ(２M)を通過したグレーレベル電圧Ｖ１〜Ｖ(２M)のうちの１つをアナログデータＯＵＴ((ｉ−１)×(Ｎ／Ｋ)＋ｊ)として選択し、ここにｉ及びｊは正の整数であり、且つ１≦ｉ≦Ｋ及び１≦ｊ≦(Ｎ／Ｋ)である。
図６Ａ〜６Ｃに、図５Ａ及び５Ｂのグレーレベル電圧発生器４４０の他の選択肢の具体例を示す。図６Ａに示すように、図６Ａのグレーレベル電圧発生器４４０、及び図５Ａ及び５Ｂのグレーレベル電圧発生器４４０のすべてが、２M個の直列接続した抵抗器を用いて電源電圧差（ＶＤＤ−ＶＳＳ）を分圧するが、図５Ａ及び５Ｂのグレーレベル電圧発生器４４０がグレーレベル電圧Ｖ１〜Ｖ(２M)を副Ｄ／Ａ変換ユニットに供給するのに対し、図６Ａのグレーレベル電圧発生器４４０はグレーレベル電圧Ｖ２〜Ｖ(２M＋１)を副Ｄ／Ａ変換ユニットに供給する点が異なる。
同様に、図６Ｂに示すように、（２M−１）個の直列接続した抵抗器を用いて電源電圧差（ＶＤＤ−ＶＳＳ）を分圧し、図６Ｂのグレーレベル電圧発生器４４０は、グレーレベル電圧Ｖ１〜Ｖ(２M)をＤ／Ａ変換ユニットに供給する。図６Ｃに示すように、（２M＋１）個の直列接続した抵抗器を用いて電源電圧差（ＶＤＤ−ＶＳＳ）を分圧し、図６Ｃのグレーレベル電圧発生器４４０はグレーレベル電圧Ｖ１〜Ｖ(２M)をＤ／Ａ変換ユニットに供給する。図６Ａ〜６Ｃの電圧ＶＤＤ及びＶＳＳは、電源電圧、電圧バッファ、または電圧レギュレータ（調整器）によって供給される。
要約すれば、本発明のデータドライバのバッファはＤ／Ａ変換器とグレーレベル電圧発生器との間に配置され、この構成では、必要とされたＮ個のバッファがＫ×２M個のバッファに減少する。４８０チャンネル（Ｎ＝４８０）、６ビット（Ｍ＝６）のデータドライバについては、Ｄ／Ａ変換器が４つのグループ（Ｋ＝４）に分割される場合には、本発明は、従来の構成と比較して２２４個（４８０−４×２6＝２２４）のバッファを実際に減らすことができ、これにより、コスト、電力消費、及び発生する熱が大幅に低減される。
本発明はその特定実施例を参照して説明してきたが、本発明の範囲を逸脱することなしに説明した実施例に変形を加え得ることは当業者にとって明らかである。従って、本発明の範囲は以上の詳細な説明ではなく請求項によって規定される。
従来のＮ−チャンネル、Ｍ−ビットのディジタルデータドライバを示すブロック図である。 従来のデータドライバのクロック信号及び制御信号のタイミング図である。 図１ＡのＤ／Ａ変換ユニット１２０及び出力バッファ１３０の詳細ブロック図である。 図２のＤ／Ａ変換器１２１の具体例を示す図である。 図３Ａの復号化されたディジタルデータＥ１とアナログデータＡ１との関係表である。 図２のＤ／Ａ変換器１２１の他の具体例を示す図である。 図３ＣのディジタルデータＥ１とアナログデータＡ１との関係表である。 本発明の実施例によるＮ−チャンネル、Ｍ−ビットのディジタルデータドライバを示すブロック図である。 図４の副Ｄ／Ａ変換ユニット４２１及びグレーレベル電圧発生器４４０の具体例を示す図である。 図４の副Ｄ／Ａ変換ユニット４２１及びグレーレベル電圧発生器４４０の他の具体例を示す図である。 図６Ａ〜６Ｃは、図５Ａ及び５Ｂのグレーレベル電圧発生器４４０の他の選択肢の具体例を示す図である。
符号の説明
１００ データドライバ
１１０ 入力ユニット
１１１ シフトレジスタ
１１２ 第１ラインラッチ
１１３ 第２ラインラッチ
１１４ レベルシフタ
１２０ Ｄ／Ａ変換ユニット
１２１〜１２(Ｎ) Ｄ／Ａ変換器
１３０ 出力バッファ
１４０ グレーレベル電圧発生器
４００ データドライバ
４１０ 入力ユニット
４１１ シフトレジスタ
４１２ 第１ラインラッチ
４１３ 第２ラインラッチ
４１４ レベルシフタ
４２０ Ｄ／Ａ変換ユニット
４２１〜４２(Ｋ) 副Ｄ／Ａ変換ユニット
４４０ グレーレベル電圧発生器
５２１〜５２(Ｎ／Ｋ) Ｄ／Ａ変換器
ＤＥＣ１〜ＤＥＣ(Ｎ) デコーダ
ＳＷ１〜ＳＷ(Ｎ) スイッチ組
ＢＵＦ１〜ＢＵＦ(Ｎ) バッファ

Claims (12)

  1. 少なくとも１つのディジタルデータ・ストリームを受信し、受信した前記ディジタルデータ・ストリームをＮ個のディジタルデータに変換する受信ユニットであって、前記ディジタルデータの各々がＭビットであり、ここにＭ及びＮは正の整数である受信ユニットと；
    前記ディジタルデータを受信し、受信した前記ディジタルデータを対応するＮ個のアナログデータに変換するディジタル−アナログ（Ｄ／Ａ）変換ユニットとを具え、
    前記Ｄ／Ａ変換ユニットが：
    ２M通りのグレーレベル電圧を供給するグレーレベル電圧発生器と；
    Ｋ個の副Ｄ／Ａ変換ユニットとを具え、
    ｉ番目の前記副Ｄ／Ａ変換ユニットが：
    ２M個のバッファであって、各々が前記グレーレベル電圧の対応するものを受信して出力するバッファと；
    （Ｎ／Ｋ）個のＤ／Ａ変換器であって、ｊ番目の前記Ｄ／Ａ変換器が[(ｉ−１)×(Ｎ／Ｋ)＋ｊ]番目の前記ディジタルデータを受信し、前記[(ｉ−１)×(Ｎ／Ｋ)＋ｊ]番目の前記ディジタルデータに応じて、前記バッファを通過した前記グレーレベル電圧のうちの１つを[(ｉ−１)×(Ｎ／Ｋ)＋ｊ]番目のアナログデータとして選択して出力するＤ／Ａ変換器とを具え、
    ここに、Ｋ、（Ｎ／Ｋ）、ｉ及びｊは正の整数であり、且つ１≦ｉ≦Ｋ及び１≦ｊ≦(Ｎ／Ｋ)であることを特徴とするディジタルデータドライバ。
  2. 前記少なくとも１つのディジタルデータ・ストリームが、グレーレベル・ディジタルデータ・ストリームから成ることを特徴とする請求項１に記載のディジタルデータドライバ。
  3. 前記少なくとも１つのディジタルデータ・ストリームが、赤色（Ｒ）ディジタルデータ・ストリーム、緑色（Ｇ）ディジタルデータ・ストリーム、及び青色（Ｂ）ディジタルデータ・ストリームから成ることを特徴とする請求項１に記載のディジタルデータドライバ。
  4. 前記受信ユニットが：
    クロック信号に従って、受信した第１制御信号を順にシフトしてラッチ信号を供給するシフトレジスタと；
    前記シフトレジスタに結合され、前記ラッチ信号に従って前記少なくとも１つのディジタルデータ・ストリームを受信してラッチする第１ラインラッチと；
    前記第１ラインラッチに結合され、第２制御信号に従って、前記第１ラインラッチのラッチ結果を受信してラッチする第２ラインラッチであって、前記第２ラインラッチのラッチ結果をディジタルデータとして出力する第２ラインラッチと
    を具えていることを特徴とする請求項１に記載のディジタルデータドライバ。
  5. 前記受信ユニットが：
    クロック信号に従って、受信した第１制御信号を順にシフトしてラッチ信号を供給するシフトレジスタと；
    前記シフトレジスタに結合され、前記ラッチ信号に従って前記少なくとも１つのディジタルデータ・ストリームを受信してラッチする第１ラインラッチと；
    前記第１ラインラッチに結合され、第２制御信号に従って、前記第１ラインラッチのラッチ結果を受信してラッチする第２ラインラッチと；
    前記第２ラインラッチに結合され、前記第２ラインラッチのラッチ結果のレベルをディジタルデータとして調整して出力するレベルシフタと
    を具えていることを特徴とする請求項１に記載のディジタルデータドライバ。
  6. 前記ｊ番目のＤ／Ａ変換器が：
    前記バッファに結合され、前記受信した[(ｉ−１)×(Ｎ／Ｋ)＋ｊ]番目の前記ディジタルデータに応じて、前記バッファを通過した前記グレーレベル電圧のうちの１つを前記[(ｉ−１)×(Ｎ／Ｋ)＋ｊ]番目のアナログデータとして選択して出力するスイッチ組を具えていることを特徴とする請求項１に記載のディジタルデータドライバ。
  7. 前記ｊ番目のＤ／Ａ変換器が：
    前記[(ｉ−１)×(Ｎ／Ｋ)＋ｊ]番目の前記ディジタルデータを受信し復号化して、復号化ディジタルデータを生成するデコーダと；
    前記デコーダ及び前記バッファに結合され、前記復号化ディジタルデータに応じて、前記バッファを通過した前記グレーレベル電圧のうちの１つを[(ｉ−１)×(Ｎ／Ｋ)＋ｊ]番目のアナログデータとして選択して出力するスイッチ組と
    を具えていることを特徴とする請求項１に記載のディジタルデータドライバ。
  8. 請求項１に記載のディジタルデータドライバを具えた表示デバイス。
  9. 前記表示デバイスが液晶表示（ＬＣＤ）デバイスから成ることを特徴とする請求項８に記載の表示デバイス。
  10. Ｎ個のディジタルデータを受信し、受信した前記Ｎ個のディジタルデータを対応するＮ個のアナログデータに変換するディジタル−アナログ（Ｄ／Ａ）変換ユニットであって、前記ディジタルデータの各々がＭビットであり、ここにＭ及びＮは正の整数であるＤ／Ａ変換ユニットにおいて：
    ２M通りのグレーレベル電圧を供給するグレーレベル電圧発生器と；
    Ｋ個の副Ｄ／Ａ変換ユニットとを具え、
    ｉ番目の前記副Ｄ／Ａ変換ユニットが：
    ２M個のバッファであって、各々が前記グレーレベル電圧の対応するものを受信して出力するバッファと；
    （Ｎ／Ｋ）個のＤ／Ａ変換器であって、ｊ番目の前記Ｄ／Ａ変換器が[(ｉ−１)×(Ｎ／Ｋ)＋ｊ]番目の前記ディジタルデータを受信し、前記[(ｉ−１)×(Ｎ／Ｋ)＋ｊ]番目の前記ディジタルデータに応じて、前記バッファを通過した前記グレーレベル電圧のうちの１つを[(ｉ−１)×(Ｎ／Ｋ)＋ｊ]番目のアナログデータとして選択して出力するＤ／Ａ変換器とを具え、
    ここに、Ｋ、（Ｎ／Ｋ）、ｉ及びｊは正の整数であり、且つ１≦ｉ≦Ｋ及び１≦ｊ≦(Ｎ／Ｋ)であることを特徴とするディジタル−アナログ（Ｄ／Ａ）変換ユニット。
  11. 前記ｊ番目のＤ／Ａ変換器が：
    前記受信した[(ｉ−１)×(Ｎ／Ｋ)＋ｊ]番目の前記ディジタルデータに応じて、前記バッファを通過した前記グレーレベル電圧のうちの１つを前記[(ｉ−１)×(Ｎ／Ｋ)＋ｊ]番目のアナログデータとして選択して出力するスイッチ組を具えていることを特徴とする請求項１０に記載のＤ／Ａ変換ユニット。
  12. 前記ｊ番目のＤ／Ａ変換器が：
    前記[(ｉ−１)×(Ｎ／Ｋ)＋ｊ]番目の前記ディジタルデータを受信し復号化して、復号化ディジタルデータを生成するデコーダと；
    前記デコーダ及び前記バッファに結合され、前記復号化ディジタルデータに応じて、前記バッファを通過した前記グレーレベル電圧のうちの１つを前記[(ｉ−１)×(Ｎ／Ｋ)＋ｊ]番目のアナログデータとして選択して出力するスイッチ組と
    を具えていることを特徴とする請求項１０に記載のＤ／Ａ変換ユニット。
JP2006167696A 2006-02-24 2006-06-16 ディジタルデータドライバ及びこれを用いた表示デバイス Pending JP2007226173A (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW095106260A TWI339834B (en) 2006-02-24 2006-02-24 Digital data driver and display using the same

Publications (1)

Publication Number Publication Date
JP2007226173A true JP2007226173A (ja) 2007-09-06

Family

ID=38157111

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006167696A Pending JP2007226173A (ja) 2006-02-24 2006-06-16 ディジタルデータドライバ及びこれを用いた表示デバイス

Country Status (3)

Country Link
US (1) US7233272B1 (ja)
JP (1) JP2007226173A (ja)
TW (1) TWI339834B (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI396171B (zh) * 2008-07-30 2013-05-11 Raydium Semiconductor Corp 源極驅動裝置及其驅動方法
US9977517B2 (en) * 2014-10-23 2018-05-22 Lg Display Co., Ltd. Input system and method for detecting touch using the same
CN111292671B (zh) * 2020-03-31 2023-09-29 京东方科技集团股份有限公司 数据驱动电路及其驱动方法、和显示装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002215102A (ja) * 2001-01-15 2002-07-31 Hitachi Ltd 画像表示装置およびその駆動方法
JP2005141183A (ja) * 2003-11-04 2005-06-02 Renei Kagi Kofun Yugenkoshi ディスプレイの駆動回路および平面パネルディスプレイ
JP2005215052A (ja) * 2004-01-27 2005-08-11 Nec Electronics Corp 液晶駆動電源回路、液晶駆動装置、液晶表示装置

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5627537A (en) * 1994-11-21 1997-05-06 Analog Devices, Inc. Differential string DAC with improved integral non-linearity performance
US6744415B2 (en) * 2001-07-25 2004-06-01 Brillian Corporation System and method for providing voltages for a liquid crystal display
TWI311738B (en) * 2003-04-04 2009-07-01 Via Tech Inc Display system and driving method thereof
US20060114205A1 (en) * 2004-11-17 2006-06-01 Vastview Technology Inc. Driving system of a display panel

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002215102A (ja) * 2001-01-15 2002-07-31 Hitachi Ltd 画像表示装置およびその駆動方法
JP2005141183A (ja) * 2003-11-04 2005-06-02 Renei Kagi Kofun Yugenkoshi ディスプレイの駆動回路および平面パネルディスプレイ
JP2005215052A (ja) * 2004-01-27 2005-08-11 Nec Electronics Corp 液晶駆動電源回路、液晶駆動装置、液晶表示装置

Also Published As

Publication number Publication date
US7233272B1 (en) 2007-06-19
TW200733050A (en) 2007-09-01
TWI339834B (en) 2011-04-01

Similar Documents

Publication Publication Date Title
US8581824B2 (en) Hybrid digital to analog converter, source driver, and liquid crystal display device
US20090278865A1 (en) Source driver and display device including the same
JP4367308B2 (ja) 表示ドライバ、電気光学装置、電子機器及びガンマ補正方法
US7180438B2 (en) Source driving device and timing control method thereof
US9396695B2 (en) Source driver and method for driving display device
US9001019B2 (en) Data driver and multiplexer circuit with body voltage switching circuit
JP2004272184A (ja) データ駆動回路を通してデータを駆動する方法及びデータ駆動回路
JPWO2010050543A1 (ja) レベルシフタ回路、負荷駆動装置、液晶表示装置
US7221304B2 (en) Apparatus for driving display panel and digital-to-analog converter thereof
JP2009186911A (ja) ソースドライバ
JP2005215052A (ja) 液晶駆動電源回路、液晶駆動装置、液晶表示装置
US20060050837A1 (en) Source driver with multi-channel shift register
KR100865329B1 (ko) 디스플레이 구동 회로, 상기 디스플레이 구동 회로를 구비하는 디스플레이 장치 및 그의 신호 제어 방법
JP2007226173A (ja) ディジタルデータドライバ及びこれを用いた表示デバイス
JP2009044675A (ja) ディジタル・アナログ変換回路
JP2009044675A5 (ja)
TWI501210B (zh) 驅動顯示面板的方法及裝置
JP2013148899A (ja) パネル駆動回路
JP2005345808A (ja) Ｌｃｄモジュールのソース駆動集積回路及びこれを用いたソース駆動システム
KR100551738B1 (ko) 액정표시장치의 구동회로
US20110069232A1 (en) Device and method for driving display panel
CN100505022C (zh) 数字资料驱动器及使用该资料驱动器的显示器
TWI398848B (zh) 源極驅動電路
JP2006173779A (ja) デジタルアナログ変換回路および表示装置
KR101423550B1 (ko) 디지털 아날로그 변환 장치, 및 이를 포함하는 액정 표시 장치와 액정 표시 장치의 구동 장치

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090421

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091110

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20100406