JP2000122597A - 表示装置 - Google Patents
表示装置Info
- Publication number
- JP2000122597A JP2000122597A JP10293564A JP29356498A JP2000122597A JP 2000122597 A JP2000122597 A JP 2000122597A JP 10293564 A JP10293564 A JP 10293564A JP 29356498 A JP29356498 A JP 29356498A JP 2000122597 A JP2000122597 A JP 2000122597A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- signal line
- reference voltage
- period
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
Abstract
素電極と信号線との間にクロストークがあっても画質が
劣化しないような表示装置を提供する。 【解決手段】 本発明の液晶表示装置は、1水平走査期
間を複数の期間に分割し、各分割期間ごとに信号線に供
給する電圧範囲を設定し、デジタル画素データの所定ビ
ットまたはビット列により分割期間を設定し、それ以外
のビットにより、選択された電圧範囲内の所定の電圧を
信号線に供給する。1水平走査期間の前半では、段階的
に上昇する電圧をスイッチ回路37に供給し、この電圧
がデジタル画素データのビット列に応じた電圧になった
時点でその電圧を信号線上に保持し、1水平走査期間の
後半では、段階的に減少する電圧をスイッチ回路37に
供給し、この電圧がデジタル画素データのビット列に応
じた電圧になった時点でその電圧を信号線上に保持す
る。
Description
たデジタル画素データをアナログ電圧に変換して各信号
線に供給する回路に関し、例えば、液晶表示装置の信号
線駆動回路などを対象とする。
の信号線駆動方式の一つに、アナログ・サンプルホール
ド方式と呼ばれるものがある。図11は従来のアナログ
・サンプルホールド方式の概要を説明する図である。コ
ンピュータ等から出力されたデジタル画素データD0〜
Dnは、D/Aコンバータ101でアナログ画素電圧に変換
される。各信号線S1〜Snには、MOSトランジスタから
なるアナログスイッチ102が接続され、これらアナロ
グスイッチ102は、シフトレジスタ103の各出力端
子によりオン・オフ制御される。各アナログスイッチ1
02は、シフトレジスタ103の対応する出力端子の論
理に応じて、D/Aコンバータ101から出力されたアナ
ログ画素電圧を信号線S1〜Snに供給するか否かを切り
換える。
プルホールド方式では、図11に示すようなD/Aコンバ
ータ101が必須であり、また、多階調表示を行うに
は、多ビットのD/Aコンバータを使用しなければならな
い。ところが、多ビットのD/Aコンバータは、コストが
高く、消費電力も多いという問題がある。
コンバータ101に接続されるビデオバスラインVIDEO
上のデータ伝送速度を高速にする必要があるが、ビデオ
バスラインVIDEOには多数のアナログスイッチ102が
接続されるため、配線抵抗や配線容量が大きく、配線遅
延によりデータの伝送速度が遅くなるという問題もあ
る。
信号線と走査線により囲まれており、信号線と走査線の
交点には画素TFTが接続され、信号線に供給された画
素電圧は画素TFTと画素電極を介して液晶容量に保持
される。ところが、画素電極は信号線と容量結合するた
め、画素を選択していない期間内も信号線電圧の影響を
受けやすく、信号線電圧のクロストークにより画質が劣
化するという問題がある。
画素電極と信号線をある程度離して配設すればよいが、
このようにすると、画素の有効面積(開口率)が減少
し、画面の輝度が減少してしまう。
Aコンバータの消費電力やコストが問題となるととも
に、画素電極と信号線との間のクロストークにより開口
率を上げられないという問題があった。
ものであり、その目的は、高速、高精度のD/Aコンバー
タが不要で、画素電極と信号線との間にクロストークが
あっても画質が劣化しないような表示装置を提供するこ
とにある。
ために、請求項1の発明は、信号線および走査線が縦横
に列設され、各信号線および走査線の交点にスイッチン
グ素子を介して接続された画素電極およびこの画素電極
に対向する対向電極を具備する画素アレイ部と、前記走
査線に一水平走査期間毎に線順次に走査信号を供給する
走査線駆動回路と、前記一水平走査期間中に漸増リファ
レンス電圧と漸減リファレンス電圧とを交互に出力する
リファレンス電圧発生回路と、外部から入力される画像
データを参照し、前記漸増リファレンス電圧と前記漸減
リファレンス電圧とのうち前記一水平走査期間中の早い
タイミングで出力される一方の電圧を前記信号線に該リ
ファレンス電圧の漸増または漸減する期間のうちの一定
期間伝送した後、他方の電圧を前記信号線に該リファレ
ンス電圧の漸減または漸増する期間のうち一定期間供給
する信号線駆動回路と、を具備するものである。
いて、図面を参照しながら具体的に説明する。以下で
は、表示装置の一例として、アクティブマトリクス型の
液晶表示装置について説明する。
概略構成を示すブロック図、図2は液晶表示装置の全体
構成を示すブロック図である。
板1と駆動回路基板2とを備えており、両基板1,2
は、フレキシブル・プリント基板等を介して各種信号の
やり取りを行う。
横に列設され各信号線と走査線の交点に画素TFTが形成
された液晶表示部11と、各走査線を駆動する走査線駆
動回路12と、各信号線を駆動する信号線駆動回路13
とを有する。
クを出力するクロック発生回路21と、信号線駆動用の
複数種類の電圧と制御信号を出力する基準電圧発生回路
22と、デジタル画素データを生成するデータ処理回路
23とを有する。このうち、基準電圧発生回路22は、
電圧発生回路に相当する。
は、図1に詳細構成を示すように、信号線駆動用のパル
スを出力するシフトレジスタ(SR)31を有し、また、
各信号線ごとに、レジスタ回路(REG)32と、ラッチ
回路(LATCH)33と、デコーダ回路(DEC)34と、R/
Sフリップフロップ(R/S)35と、比較回路(COMP)3
6と、スイッチ回路(ASW)37とを有する。このう
ち、比較器36は、電圧保持タイミング設定手段に相当
する。
ータDR0〜DR5,DG0〜DG5,DB0〜DB5により64階調
表示を行う信号線駆動回路12のブロック構成を示して
いる。図1には、赤色表示用の信号線1本分の構成が示
されており、実際には、図2と同じ構成の緑色表示用の
ブロックと青色表示用のブロックがあり、これら3つの
ブロックで1画素分の表示ブロックが構成される。した
がって、信号線駆動回路12内には、図1と同じ構成の
ブロックが、3×(水平方向の画素数)分だけ設けられ
る。
タ31の出力パルスに同期して、デジタル画素データDR
0〜DR5を取り込む。レジスタ回路32に取り込まれた
デジタル画素データは、1水平走査期間の終わりにロー
ド信号LOADによりラッチ回路33に取り込まれる。
素データのうち、上位3ビットDL5〜DL3は比較回路3
6に入力され、下位3ビットDL2〜DL0はデコーダ回路
34に入力される。
回路22から出力された制御信号とデジタル画素データ
の上位3ビットとを比較し、比較結果を示す信号C00を
出力する。R/Sフリップフロップ35は、比較回路36
による比較結果が一致するとリセット状態になり、外部
からハイレベルのCL信号が入力されるとセット状態に
なる。
プ35がセット状態のときには、ラッチ回路33に取り
込まれたデジタル画素データの下位3ビットDL2〜DL0
のデコード結果を出力し、R/Sフリップフロップ35が
リセット状態のときには、デコード結果の代わりに予め
定めた論理の信号を出力する。
フリップフロップ35がセット状態のときには、正転出
力端子O1〜O8のうちいずれか1本のみをハイレベルに
するとともに、対応する反転出力端子/O1〜/O8のう
ちいずれか1本のみをローレベルにする。なお、本明細
書では、図面で信号名の上に(バー)を付けた反転信号
を、信号名の前に(/)をつけて表す。
を示すように、8つのアナログスイッチSW1〜SW8から
なり、各アナログスイッチSW1〜SW8の入力端子には、
それぞれ異なる電圧V1〜V8が入力され、制御端子には
それぞれ、デコーダ回路34の正転出力端子と、それに
対応する反転出力端子とが接続される。各アナログスイ
ッチSW1〜SW8は、対応する制御端子の論理に応じて、
入力端子に入力された電圧を対応する信号線に供給する
か否かを切り替える。
ット状態のときには、予め定めたアナログスイッチのみ
(例えば、アナログスイッチSW1)がオンし、R/Sフリ
ップフロップ35がリセット状態のときには、すべての
アナログスイッチSW1〜SW8がオフする。したがって、
R/Sフリップフロップ35がリセット状態になると、そ
の直前にオンであったアナログスイッチを通過した電圧
が信号線に保持される。
に供給される電圧は、図2に示す基準電圧発生回路22
から出力される。図4は基準電圧発生回路22の内部構
成を示す回路図である。図4の基準電圧発生回路22
は、基準電圧Vref1,Vref2間に直列接続された抵抗R
1〜R8と、それぞれ2個のスイッチからなるスイッチ
群SWR1〜SWR8と、アンプ41,42と、アンプ41,
42の出力端子間に直列接続された抵抗R11〜R18と、
各抵抗R11〜R18間に接続されたアンプ43〜49と、
スイッチ群SWR1〜SWR8のオン・オフを切り換える信号
を出力するデコーダ回路(DECORDER)50と、デコーダ
回路50の入力端子に接続されたアップダウン・カウン
タ(U/D CNTR)51とを有する。
力手段に相当し、デコーダ34は電圧選択手段に相当す
る。
1,42の出力電圧波形を示す図である。図5では、ア
ンプ41の出力電圧V1の波形を実線で、アンプ42の
出力電圧V9の波形を一点鎖線で表している。
査期間の前半部分では、電圧Vr1からVr8まで段階的に
上昇し、後半部分では、電圧Vr8からVr1まで段階的に
低下する。同様に、電圧V9は、1水平走査期間の前半
部分では、電圧Vr2からVr9まで段階的に上昇し、後半
部分では、電圧Vr9からVr2まで段階的に低下する。
1,42の出力電圧V1,V9を抵抗R11〜R18で分圧
した8種類の電圧V1〜V8を出力する。これら電圧V1
〜V8はそれぞれ、図3に示したスイッチ回路37内の
対応するアナログスイッチSW1〜SW8の入力端子に供給
される。
示す図であり、図6の上から順に、基準電圧発生回路2
2の出力電圧V4、信号線SIG1の電圧、隣り合う3本の
走査線G1〜G3の電圧、コモン電圧VCOM、アップダウ
ン・カウンタ51のU/D端子の電圧、アップダウン・カ
ウンタ51の出力電圧、アップダウン・カウンタ51の
CL端子の電圧、ロード信号LOADの各波形を表している。
示装置の動作を説明する。以下では、レジスタ回路32
に入力されるデジタル画素信号DR5〜DR0のビット列が
(100100)の場合について説明する。
であり、この期間内にアップダウン・カウンタ51のCL
端子はハイレベルになり、アップダウン・カウンタ51
はリセットされる。これにより、アンプ41,42の出
力電圧はそれぞれVr1,Vr2になり、基準電圧発生回路
22は、電圧Vr1,Vr2を抵抗R11〜R18により分圧し
た電圧V1〜V8を、スイッチ回路37内の対応するアナ
ログスイッチSW1〜W8に供給する。
のアップダウン・カウンタ51は、図6の波形図に示す
ように、(0,0,0)から順にカウントアップした信号C3〜
C1を出力する。時刻T3になると、信号C3〜C1が(1,
0,0)になり、信号C3〜C1とデジタル画素データの上位
3ビットが一致して、比較回路36の出力C00はハイレ
ベルになる。これにより、R/Sフリップフロップ35は
リセットされて、スイッチ回路37内のすべてのアナロ
グスイッチSW1〜SW8がオフし、その直前にオンであっ
たアナログスイッチの入力電圧が信号線に保持される。
場合には、信号C3〜C1が(1,0,0)のときにすべてのア
ナログスイッチSW1〜SW8がオフし、その直前のカウン
ト値(0,1,1)のときにオンであったアナログスイッチの
入力電圧が信号線に保持される。
きには、図4に示したアンプ41,42の出力電圧はそ
れぞれVr4,Vr5になり、これら電圧Vr4,Vr5を抵抗
R11〜R18で分圧した電圧V1〜V8のいずれかが信号線
に供給される。
が(100)のときには、基準電圧発生回路22から出力さ
れた電圧V1〜V8のうち、電圧V4が選択される。すな
わち、デジタル画素データが(100100)の場合には、電圧
V4が入力されるアナログスイッチSW4がオンし、基準
電圧発生回路22が電圧Vr4,Vr5の間の電圧V4を出
力した時点でアナログスイッチSW4はオフして、この電
圧V4が対応する信号線に保持される。
がすべて等しいとすると、信号線に保持される電圧V4
は、(1)式で表される。 V4=4×(Vr5−Vr4)/8+Vr4 …(1)
51はカウントアップを継続して行うが、時刻T4で、
アップダウン・カウンタ51のCL端子はハイレベルにな
り、R/Sフリップフロップ35はセット状態になる。
51のU/D端子はハイレベルになるため、CL端子がロー
レベルになった後の時刻T5以降は、アップダウン・カ
ウンタ51は、カウントダウンを継続して行う。時刻T
6になると、アップダウン・カウンタ51の出力信号C
3〜C1が再度(1,0,0)になり、比較回路36は比較結果
が一致したことを示すハイレベルの信号C00を出力し、
これにより、すべてのアナログスイッチSW1〜SW8がオ
フし、その直前のカウント値(0,1,1)のときにオンであ
ったアナログスイッチの入力電圧が信号線に保持され
る。
出力信号C3〜C1が(0,1,1)のときのアンプ41,42
の出力電圧Vr5,Vr6を分圧した電圧V4が信号線に保
持される。したがって、図4の抵抗R11〜R18の抵抗値
がすべて等しいとすると、信号線に保持される電圧V4
は、(2)式で表される。 V4=4(Vr6−Vr5)/8+Vr5 …(2) (1),(2)の平均値は、(3)式で表される。 平均値=(Vr4+2Vr5+Vr6)/4 …(3)
には、Vr4+Vr6=2Vr5の関係が成り立ち、(3)式
の右辺は、電圧Vr5に略等しくなる。
期間の前半では、段階的に上昇する電圧(漸増リファレ
ンス電圧)をスイッチ回路37に供給し、この電圧がデ
ジタル画素データのビット列に応じた電圧になった時点
でその電圧を信号線に保持し、また、1水平走査期間の
後半では、段階的に減少する電圧(漸減リファレンス電
圧)をスイッチ回路37に供給し、この電圧がデジタル
画素データのビット列に応じた電圧になった時点でその
電圧を信号線に保持する。
グする理由を説明する。図7は液晶表示装置の一部を構
成する画素アレイ基板1の概略レイアウト図である。図
7において、画素の液晶容量をC1c、補助容量をCs、
信号線SIG1と画素電極51との結合容量をCsig1、信号
線SIG1に隣り合う信号線SIG2と画素電極52との結合
容量をCsig2とすると、信号線S1,S2の電圧変動に
よる画素電圧の変動成分Vcu1,Vcu2はそれぞれ
(4),(5)式で表される。 Vcu1=Csig1×Vsig1/(C1c+Cs+Csig1) …(4) Vcu2=Csig2×Vsig2/(C1c+Cs+Csig2) …(5) (4),(5)式において、電圧Vsig1は信号線SIG1
の平均電圧、電圧Vsig2は信号線SIG2の平均電圧であ
る。
g2=0.1pFとすると、(4),(5)式は(6),
(7)式のようになる。 Vcu1=0.1×Vsig1 …(6) Vcu2=0.1×Vsig2 …(7)
あり、スイッチ回路37内のアナログスイッチSW4に供
給される基準電圧V4、信号線SIG1の電圧Vsig1、隣り
合う2本の走査線G1,G2の電圧、およびコモン電圧
の各信号波形を示している。
準電圧発生回路22から出力される電圧が0VからVP
まで段階的に上昇した後、VPから0Vまで段階的に減
少する。なお、図8では、簡略化のため、基準電圧V4
が0VからVPまで単調増加した後、VPから0Vまで単
調減少する例を示している。1水平走査期間内に電圧が
可変するステップ数を多くすれば、図8のような単調増
加および単調減少に近い電圧波形が得られる。
半部分では、基準電圧がデジタル画素データのビット列
に応じた電圧Vxに達するまでは、基準電圧がそのまま
信号線に供給される。基準電圧が電圧Vxに等しくなる
と、しばらくの間、その電圧Vxが信号線に保持され
る。
基準電圧がデジタル画素データのビット列に応じた電圧
Vyに達するまでは、基準電圧がそのまま信号線に供給
され、基準電圧が電圧Vyに等しくなると、その電圧Vy
が信号線に保持される。
ハッチング領域の平均値であり、(Vx+Vy)/2=V
P/2となる。したがって、(8)式の関係が成り立
ち、すべての信号線の平均電圧Vsig1は、1水平走査期
間内では常に一定になる。 Vcu1=0.1×VP/2=Vcu2=一定 …(8)
期間を前半と後半に分け、前半部分では段階的に上昇す
る電圧(漸増リファレンス電圧)をスイッチ回路37に
供給し、後半部分では段階的に減少する電圧(漸減リフ
ァレンス電圧)をスイッチ回路37に供給し、1水平走
査期間の前半と後半でそれぞれ別々に、デジタル画素デ
ータに応じた電圧を保持し、これら保持電圧の平均値が
すべての信号線で略等しくなるようにしたため、画素−
信号線のクロストークによる画質劣化のない表示特性の
優れた表示装置が得られる。すなわち、本実施形態は、
漸増リファレンス電圧の出力期間中の電圧増加分と、漸
減リファレンス電圧の出力期間中の電圧減少分とを等し
くすることにより、クロストークによる影響を回避して
いる。
具体的構成を示した回路図の一例であり、ポリシリコン
TFTによるCMOS構成にした例を示している。図9(a)
に示すように、図2の信号線駆動回路12内の比較回路
36は、EXORゲートG1〜G3と三入力のNORゲートG
4とで構成され、R/Sフリップフロップ35は、たすき
掛けされた二個のNORゲートG5,G6で構成され、デ
コーダ回路34は四入力のNANDゲートG7〜G14と、イ
ンバータIV1〜IV3とで構成される。
(b)に示すように、クロックドインバータとインバー
タとで構成され、レジスタ回路32は、図9(c)に示
すように、クロックドインバータとインバータとで構成
され、シフトレジスタ31は、図9(d)に示すよう
に、クロックドインバータとインバータとで構成され
る。また、図9(b)〜(d)のクロックドインバータ
は、図9(e)に示すように、PMOSトランジスタQ1,
Q2とNMOSトランジスタQ3,Q4とで構成される。
MOS回路で構成されるため、画素アレイ部と同一のガラ
ス基板に形成することができ、装置全体の小型化とコス
トダウンが図れる。
素、横1024×3画素のXGA規格の表示パネルに適応した
場合のパネル構成例を示す図である。XGA規格は、画素
表示用のクロック周波数が65MHzもの高周波であるた
め、本実施形態では信号線駆動回路12を6つのブロッ
クB1〜B6に分割して、各ブロックを約11MHzで動作
させるようにした。この程度の周波数であれば、ポリシ
リコンTFTでも動作が可能であり、信号線駆動回路12
を画素アレイ基板1内に一体形成することができる。
に、スイッチ回路37(ASW)と、比較回路36、R/Sフ
リップフロップ35およびデコーダ回路34(COMP/DE
C)と、ラッチ回路33(LATCH)と、レジスタ回路32
と、シフトレジスタ31とを備えており、この他に、図
10の液晶表示装置は、外部との信号のやり取り用に複
数のインターフェース回路I/O1〜I/O3を有する。各イ
ンターフェース回路I/O1〜I/O3は、それぞれ2ブロッ
クずつと信号のやり取りを行い、やり取りする具体的な
信号は、例えば、画素表示用のクロック信号、デジタル
画素データ、基準電圧、およびゲート線駆動回路のクロ
ック信号などである。
生回路等を画素アレイ基板1とは別の基板2に設ける例
を説明したが、これら回路を画素アレイ基板1内に形成
してもよい。
が6ビットの例を説明したが、ビット数には特に制限は
ない。また、図5では、1水平走査期間を8つの期間に
分割する例を説明したが、1水平走査期間の分割数に特
に制限はない。
部分で電圧を段階的に増加させ、後半部分で電圧を段階
的に減少させる例を説明したが、逆に、前半部分で電圧
を段階的に減少させ、後半部分で電圧を段階的に増加さ
せてもよい。あるいは、1水平期間中に電圧を段階的に
増加させる期間と減少させる期間を、それぞれ2回以上
設けてもよい。
と漸減リファレンス電圧の電圧範囲とが互いに異なって
いてもよい。
反転駆動、Hライン反転駆動、Vライン反転駆動、フレ
ーム反転駆動を行う場合にも適用可能である。
に取って説明したが、本発明は、信号線と走査線が列設
されている表示装置であれば、液晶表示装置以外の表示
装置、例えばプラズマディスプレイ装置などにも適用可
能である。
れば、1水平走査期間中に各信号線に漸増リファレンス
電圧と漸減リファレンス電圧を交互に供給するようにし
たため、1水平走査期間中に各信号線に供給される電圧
の平均値をほぼ一定にすることができ、画素電極と信号
線間のクロストークによる画質の劣化が起きなくなる。
複数の期間に分割して、各分割期間ごとに信号線に供給
する電圧範囲を設定し、デジタル画素データの所定のビ
ットまたはビット列により分割期間を設定し、それ以外
のビットにより、選択された電圧範囲内の所定の電圧を
信号線に供給するようにしたため、多ビットのD/Aコン
バータが不要となり、消費電力を低減でき、部品コスト
も削減できる。また、基準電圧線を多数設ける必要もな
いため、配線量を削減でき、回路規模を小さくできる。
示すブロック図。
示す図。
の概略レイアウト図。
した回路図。
に適用した場合のパネル構成例を示す図。
要を説明する図。
Claims (7)
- 【請求項1】信号線および走査線が縦横に列設され、各
信号線および走査線の交点にスイッチング素子を介して
接続された画素電極およびこの画素電極に対向する対向
電極を具備する画素アレイ部と、 前記走査線に一水平走査期間毎に線順次に走査信号を供
給する走査線駆動回路と、 前記一水平走査期間中に漸増リファレンス電圧と漸減リ
ファレンス電圧とを交互に出力するリファレンス電圧発
生回路と、 外部から入力される画像データを参照し、前記漸増リフ
ァレンス電圧と前記漸減リファレンス電圧とのうち前記
一水平走査期間中の早いタイミングで出力される一方の
電圧を前記信号線に該リファレンス電圧の漸増または漸
減する期間のうちの一定期間伝送した後、他方の電圧を
前記信号線に該リファレンス電圧の漸減または漸増する
期間のうち一定期間供給する信号線駆動回路と、を具備
したことを特徴とする表示装置。 - 【請求項2】前記信号線に前記漸増リファレンス電圧が
伝送される間に前記漸増リファレンス電圧が増加する電
圧量と、前記信号線に前記漸減リファレンス電圧が伝送
される間に前記漸減リファレンス電圧が減少する電圧量
とを略等しくしたことを特徴とする請求項1に記載の表
示装置。 - 【請求項3】前記信号線駆動回路は、前記漸増リファレ
ンス電圧を前記信号線に一定期間伝送した時点での電圧
を前記漸増リファレンス電圧の出力期間が終了するまで
信号線容量に保持し、かつ、前記漸減リファレンス電圧
を前記信号線に一定期間伝送した時点での電圧を前記漸
減リファレンス電圧の出力期間が終了するまで前記信号
線容量に保持することを特徴とする請求項1または2に
記載の表示装置。 - 【請求項4】前記デジタル画素データを構成するビット
列のうち所定のビットまたはビット列の論理に基づい
て、前記漸増リファレンス電圧または前記漸減リファレ
ンス電圧を前記信号線容量に保持するタイミングを設定
する電圧保持タイミング設定手段を備えることを特徴と
する請求項3に記載の表示装置。 - 【請求項5】前記電圧発生回路は、 1水平走査期間を複数に分割した各分割期間に同期し
て、複数の電圧をその電圧レンジを切り換えて出力する
可変電圧出力手段と、 前記デジタル画素データ中の前記所定のビットまたはビ
ット列以外のビットの論理に基づいて、前記電圧発生回
路から出力された複数の電圧の中から前記漸増リファレ
ンス電圧および前記漸減リファレンス電圧を選択する電
圧選択手段と、を有することを特徴とする請求項4に記
載の表示装置。 - 【請求項6】前記漸増リファレンス電圧および前記漸減
リファレンス電圧を対応する信号線に伝送するか否かを
切り換えるアナログスイッチを各信号線ごとに有し、 これらアナログスイッチは、前記漸増リファレンス電圧
を前記信号線に一定期間伝送する間はオン状態となって
前記漸増リファレンス電圧を対応する信号線に伝送し、
その後は、前記一定期間伝送した時点での電圧を前記漸
増リファレンス電圧の出力期間が終了するまで信号線容
量に保持し、かつ、前記漸減リファレンス電圧を前記信
号線に一定期間伝送する間はオン状態となって前記漸減
リファレンス電圧を対応する信号線に伝送し、その後
は、前記一定期間伝送した時点での電圧を前記漸減リフ
ァレンス電圧の出力期間が終了するまで前記信号線容量
に保持することを特徴とする請求項1〜5のいずれかに
記載の表示装置。 - 【請求項7】前記電圧発生回路は、前記対向電極に印加
する電圧に対する極性を、1水平走査期間あるいは1フ
レーム期間ごとに切り換えることを特徴とする請求項1
〜6のいずれかに記載の表示装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP29356498A JP4298019B2 (ja) | 1998-10-15 | 1998-10-15 | 表示装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP29356498A JP4298019B2 (ja) | 1998-10-15 | 1998-10-15 | 表示装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2000122597A true JP2000122597A (ja) | 2000-04-28 |
JP4298019B2 JP4298019B2 (ja) | 2009-07-15 |
Family
ID=17796389
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP29356498A Expired - Lifetime JP4298019B2 (ja) | 1998-10-15 | 1998-10-15 | 表示装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4298019B2 (ja) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001324963A (ja) * | 2000-05-15 | 2001-11-22 | Toshiba Corp | 表示装置 |
JP2002215102A (ja) * | 2001-01-15 | 2002-07-31 | Hitachi Ltd | 画像表示装置およびその駆動方法 |
JP2006030592A (ja) * | 2004-07-16 | 2006-02-02 | Ricoh Co Ltd | 画像表示装置及びその駆動回路 |
KR100650120B1 (ko) * | 2000-09-08 | 2006-11-24 | 파이오니아 가부시키가이샤 | 표시 패널 구동용 구동 장치 |
CN115294928A (zh) * | 2022-10-08 | 2022-11-04 | 成都利普芯微电子有限公司 | 一种消影电路、行驱动电路和显示屏 |
-
1998
- 1998-10-15 JP JP29356498A patent/JP4298019B2/ja not_active Expired - Lifetime
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001324963A (ja) * | 2000-05-15 | 2001-11-22 | Toshiba Corp | 表示装置 |
JP4664466B2 (ja) * | 2000-05-15 | 2011-04-06 | 東芝モバイルディスプレイ株式会社 | 表示装置 |
KR100650120B1 (ko) * | 2000-09-08 | 2006-11-24 | 파이오니아 가부시키가이샤 | 표시 패널 구동용 구동 장치 |
JP2002215102A (ja) * | 2001-01-15 | 2002-07-31 | Hitachi Ltd | 画像表示装置およびその駆動方法 |
JP2006030592A (ja) * | 2004-07-16 | 2006-02-02 | Ricoh Co Ltd | 画像表示装置及びその駆動回路 |
CN115294928A (zh) * | 2022-10-08 | 2022-11-04 | 成都利普芯微电子有限公司 | 一种消影电路、行驱动电路和显示屏 |
CN115294928B (zh) * | 2022-10-08 | 2022-12-27 | 成都利普芯微电子有限公司 | 一种消影电路、行驱动电路和显示屏 |
Also Published As
Publication number | Publication date |
---|---|
JP4298019B2 (ja) | 2009-07-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3605829B2 (ja) | 電気光学装置の駆動回路、電気光学装置の駆動方法、電気光学装置及びこれを用いた電子機器 | |
US6008801A (en) | TFT LCD source driver | |
US6151006A (en) | Active matrix type display device and a method for driving the same | |
KR100339799B1 (ko) | 평면 표시 장치의 구동 방법 | |
US20050259058A1 (en) | Liquid crystal display driver device and liquid crystal display system | |
KR100394055B1 (ko) | 액정 표시 장치 및 데이터 래치 회로 | |
US20060255994A1 (en) | Source driving device and timing control method thereof | |
EP0821490A1 (en) | Potential generating device | |
US6670938B1 (en) | Electronic circuit and liquid crystal display apparatus including same | |
US5859627A (en) | Driving circuit for liquid-crystal display device | |
US7339571B2 (en) | Liquid crystal display device | |
US20050231409A1 (en) | Driving circuit of flat display device, and flat display device | |
JP2008034955A (ja) | ディジタル−アナログ変換器および映像表示装置 | |
JP2003228339A (ja) | 液晶表示装置およびその駆動方法 | |
US9953559B2 (en) | Source driver, driving circuit and driving method for TFT-LCD | |
EP0790707B1 (en) | Image signal control circuit for multi-gradation liquid crystal display with digital to analogue converter and control method therefor | |
WO2011013416A1 (ja) | 表示回路の駆動装置、表示装置および電子機器 | |
JP4298019B2 (ja) | 表示装置 | |
JP2003029687A (ja) | Da変換回路、これを用いた表示装置および当該表示装置を搭載した携帯端末 | |
US11386863B2 (en) | Output circuit of driver | |
JP2001337657A (ja) | 液晶表示装置 | |
KR20080002683A (ko) | D/a 변환기 회로, 액정 구동 회로 및 액정 표시 장치 | |
US7791575B2 (en) | Circuit for driving display panel with transition control | |
JP2001027887A (ja) | 平面表示装置の駆動方法 | |
JP2009168842A (ja) | 基準電圧生成回路、ドライバ、電気光学装置及び電子機器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20051006 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20070427 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20081119 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20081121 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090120 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090324 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090415 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120424 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120424 Year of fee payment: 3 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120424 Year of fee payment: 3 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130424 Year of fee payment: 4 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130424 Year of fee payment: 4 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140424 Year of fee payment: 5 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
EXPY | Cancellation because of completion of term |