JP2006030592A - 画像表示装置及びその駆動回路 - Google Patents

Abstract

【課題】 回路規模の増大を抑え低コストで且つ高速に画素駆動電圧の書き込み可能な画像表示装置およびその駆動回路を提供する。
【解決手段】 複数の画素の各々に対応するｎビットの画素データを生成する手段（画像データ生成回路２０）と、所定の範囲で電圧値が周期的に変化するアナログランプ波を生成する手段（アナログ電圧発生回路５０）と、前記画素データに応じたタイミングの前記アナログランプ波の電圧値を、対応する前記画素に供給する画素電圧出力手段とを備えた画像表示装置の駆動回路において、前記アナログランプ波は、表示階調レベルが段階的に高くなるべく電圧値が変化する状態と、表示階調レベルが段階的に低くなるべく電圧値が変化する状態が交互に繰り返される期間を備えた構成としてある。
【選択図】図１

Description

本発明は、画像表示装置及びその駆動回路に関し、特に、供給される電圧値に応じた画像を表示する複数の画素を有する画像表示素子を備えた画像表示装置及びその駆動回路に関する。

近年、コンピュータの処理能力の飛躍的増大により表示画像の益々の高解像度化が進んでおり、それに伴ってプロジェクターなどの画像表示装置においても高解像度化の要求が高まってきている。しかしながら、例えばプロジェクターなどにおいては、画像を表示する空間光変調素子の解像度がその要求に追いついておらず、高解像度化を実現するための様々な技術が提案されている。その一例として光路シフト手段(「シフト」は「偏向」と同義語、以後同様)を有するプロジェクターが特許第2939826号公報（特許文献１）に開示されている。

空間光変調素子としての液晶表示パネルからの出射光の光路中に偏光方向制御用パネルと水晶板からなる光路シフト手段としての光路変調素子を設け、偏光方向制御用パネルを動作させることで水晶板に入射する光の偏光方向を変える。水晶板はその結晶軸が投射光の光軸に対して傾斜して配置されており、その傾斜方向に振動する偏光に対しては光路がシフトし、直交する偏光に対してはシフトを生じない。

１フレーム画像を２つあるいは４つのフィールド(サブフレームと同義語、以後同様)で構成し、フィールド毎に液晶パネル上で時分割表示するとともに該表示に同期して偏光方向制御用パネルを動作させ、光路を画素の１ピッチ以下でシフトさせることで、液晶パネルの解像度よりも高い解像度の画像表示を行わせるものである。

一般に液晶表示パネルは、各画素に表示すべき画素データに対応した電圧を印加することにより画像を形成する。液晶表示パネルの構成例を図１２に示す。
図１２において、(P1,1)〜(Py,x)は各画素を表わしている。各画素は画素駆動トランジスタ及び保持容量を有し、全体としてアクティブマトリクス回路を構成している。

ゲートドライバは水平(x)方向１ライン単位で画素を順次選択する。ソースドライバは選択ラインに同期して入力されるアナログの画素電圧を対応する各画素に出力する。選択されたラインの画素駆動トランジスタはゲートがONしており、ソースドライバから出力される画素電圧を保持容量に書き込む。

アクティブマトリクス回路、ソースドライバ及びゲートドライバが形成される回路基板と対向基板との間には液晶が挟まれており、書き込まれた画素電圧に基き各画素の光学状態が制御され、全体として画像が形成される。なお、対向基板には全画素に対して共通のコモン電圧が供給されるコモン電極が配置されており、各画素は正確には書き込まれた画素電圧とコモン電圧の電圧差によって光学状態が制御される。

多くの場合、画素データはデジタルデータとして生成され、各画素に印加される電圧は、デジタルの画素データをD/A変換器にてアナログ信号に変換することにより生成される。近年の画像の高解像度化に伴い、画素データ転送においては一層の高速化が進展している。そのための有効な手段として画素データをデジタルデータのまま表示パネルに転送し、パネルの回路基板上、たとえばソースドライバにD/A変換器を内蔵してアナログ信号に変換する方法がある。

しかしながら、一般的に画素データは複数画素分同時に転送されてくるため、D/A変換器も複数必要になる。さらには個々のD/A変換器も、デジタルデータのビット数の増加に応じて飛躍的に回路構成が複雑になり、結果として極めて複雑な回路構成が要求されることとなって、歩留まりの低下や回路面積の増大などによって表示パネルが大型化及び高コスト化を招くという問題が生じる。近年、高階調で高品位の表示画像を得るために画素データは、8ビット以上が主流となっている。

D/A変換器による回路の複雑化を抑制しつつ階調性能も保持するための液晶表示素子の駆動回路として、
(1)液晶表示素子の各画素に対応する画素データを生成する画像データ生成手段、
(2)所定の範囲で電圧値が周期的に変化するアナログランプ波を生成するアナログ電圧発生手段、
(3)前記アナログランプ波の電圧値に対応したｎビットのデジタル信号を生成するデジタル信号生成手段、
(4)各画素データと前記デジタル信号を比較するコンパレータ
を備え、画素データとデジタル信号が一致するタイミングに応じたアナログランプ波の電圧値を、対応する画素に供給することで所望の画像を表示させる方式の駆動回路が、特許第3045266号公報（特許文献２）に開示されている。

即ち、本従来技術においては、一つのアナログランプ波によってデジタル画像データをアナログ信号に変換することが可能となり、D/A変換にかかる回路規模が大幅に削減される。

特許第２９３９８２６号公報 特許第３０４５２６６号公報

しかしながら、このような方式の駆動回路では従来、１ライン分の画素に電圧を供給するごとにアナログランプ波をもとの階調レベルの電圧に戻すような制御をしていた。その際に大きな電圧変化発生するため、その電圧変化そのものに要する時間と、もとの階調レベルの電圧に戻ってから安定するまでの時間がともに長くなり、結果として次のラインの画素への電圧供給を開始するまでに時間がかかって、高速の書き込み動作が得られないという問題があった。

その様子を図１３に示す。図１３において、信号HDは水平同期信号であり、その1周期期間T100が1ライン分の画素への電圧書き込み時間である。T101は実質的に画素に電圧が書き込まれる時間であり、画素データに応じた階調数で電圧値が変化する。本図の例では3ビット、即ち８階調レベルで電圧が段階的に変化している。そして、T102が元の電圧に戻る遷移期間であり、T103が電圧安定時間である。

このような問題は、前記特許文献１（特許第2939826号）のようなプロジェクターにおいては特に重要となる。なぜならこれらの方式は、１フレームを複数のサブフレームに分割して１サブフレーム毎に時分割表示するようにしているので、サブフレーム間の表示の切り替えを高速に行なわないと前のサブフレームの画像が次のサブフレームに影響して、画像品質が劣化するという問題を引き起こすからである。

本発明は上記の問題を解決すべくなされたものであり、本発明の目的を列挙すると、次のようになる。
(1)回路規模の増大を抑え低コストで且つ高速に画素駆動電圧の書き込み可能
な画像表示装置および画像表示装置の駆動回路を提供することを目的とする。

(2)前記(1)を実現した画像表示装置またはその駆動回路において、画素電圧出力手段の具体的な構成手段を提供することを目的とする。
(3)前記(2)を実現した画像表示装置またはその駆動回路において、デジタル信号生成手段の具体的な構成手段を提供することを目的とする。

(4)例えば液晶を用いた画像表示素子などにおいては、素子ごとに最適な駆動電圧範囲が異なる場合がある。前記(1)〜(3)を実現した画像表示装置またはその駆動回路において、常に最適な駆動電圧範囲が得られる手段を提供することを目的とする。

(5)例えば液晶を用いた画像表示素子などにおいて通常、供給される電圧値(V)に対する表示輝度(T；液晶の光透過率と同義語)の関係、すなわちV-T特性が非線形であるために、それを所望の特性に補正するための、いわゆるガンマ補正機能が必要なる。V-T特性の一例を図１４に示す。本図をみてわかるとおり、液晶に与える電圧をゼロからV1,V2,…,と等間隔に変化させてもそれに対応する光透過率T0,T1,…,は比例して変化しない。
そこで、前記(1)〜(4)を実現した画像表示装置またはその駆動回路において、画像表示素子の特性を補正して最適な階調表示特性が得られる手段を提供することを目的とする。

(6)前記(5)を実現した画像表示装置またはその駆動回路において、ガンマ補正手段の具体的な構成手段を提供することを目的とする。
(7)前記(1)〜(6)を実現した画像表示装置において、好適な構成の画像表示素子を提供することを目的とする。

(8)前記(1)〜(7)を実現した画像表示装置を用いて、低コストで且つ高解像の表示画像が高品質で得られる大画面の画像表示装置を提供することを目的とする。

(9)前記(1)〜(8)を実現した画像表示装置を用いて、一層の低コスト化が可能で且つ高品質の表示画像が得られる大画面のカラー画像表示装置を提供することを目的とする。

この目的を達成するために請求項１記載の発明は、複数の画素の各々に対応するｎビットの画素データを生成する画像データ生成手段（図１の画像データ生成回路２０）と、所定の範囲で電圧値が周期的に変化するアナログランプ波を生成するアナログ電圧発生手段（アナログ電圧発生回路５０）と、前記画素データに応じたタイミングの前記アナログランプ波の電圧値を、対応する前記画素に供給する画素電圧出力手段とを備えた画像表示装置の駆動回路において、
前記アナログランプ波は、表示階調レベルが段階的に高くなるべく電圧値が変化する状態と、表示階調レベルが段階的に低くなるべく電圧値が変化する状態が交互に繰り返される期間を備えた構成としてある。

以上の構成および作用を図示すると、例えば図１，図２に示すようになる。このようにすれば、アナログランプ波を、表示階調が高くなる方向に電圧値が段階的に変化する期間と、表示階調が低くなる方向に電圧値が段階的に変化する期間が交互に繰り返されるようにしたので（図２のＡＲＭＰ参照）、ライン間において画素電圧を供給する際にアナログランプ波に大きな電圧変化が発生することがなくなり、画素データ転送の高速化が図られ、より高解像度の画像に対応した画像表示装置の駆動回路が実現される。

また、請求項２記載の発明は、一方が全画素共通に設けられた1つの共通電極、他方が各画素毎に設けられた画素電極で挟持され（図８参照）、各々前記画素電極に供給される電圧値に応じた画像を表示する画像表示素子（図１の１０）と、前記複数の画素の各々に対応するｎビットの画素データを生成する画像データ生成手段（画像データ生成回路２０）と、所定の範囲で電圧値が周期的に変化するアナログランプ波を生成するアナログ電圧発生手段（アナログ電圧発生回路５０）と、前記画素データに応じたタイミングの前記アナログランプ波の電圧値を対応する前記画素に供給する画素電圧出力手段とを備えた画像表示装置において、
前記アナログランプ波は、表示階調レベルが段階的に高くなるべく電圧値が変化する状態と、表示階調レベルが段階的に低くなるべく電圧値が変化する状態が交互に繰り返される期間を備えた構成としてある。

以上の構成および作用を図示すると、例えば図１，図２，図８に示すようになる。このようにすれば、アナログランプ波を、表示階調が高くなる方向に電圧値が段階的に変化する期間と、表示階調が低くなる方向に電圧値が段階的に変化する期間が交互に繰り返されるようにしたので（図２のＡＲＭＰ参照）、ライン間において画素電圧を供給する際にアナログランプ波に大きな電圧変化が発生することがなくなり、画素データ転送の高速化が図られ、より高解像度の画像に対応した画像表示装置が実現される。

また、請求項３記載の発明は、請求項１記載の画像表示装置の駆動回路において、
前記画素電圧出力手段は、前記アナログランプ波の電圧値に対応したｎビットのデジタル信号を生成するデジタル信号生成手段（デジタル信号生成回路４０）と、前記画素データと前記デジタル信号を比較するコンパレータ（３３）と、前記画素データと前記デジタル信号が一致するタイミングでの前記アナログランプ波の電圧値を、対応する前記画素に出力するスイッチ手段（アナログスイッチ３４）とを備えた構成としてある。

以上の構成および作用を図示すると、例えば図１，図２に示すようになる。このようにすれば、アナログランプ波の電圧値に対応してｎビットのデジタル信号を生成し、画素データとデジタル信号を比較して一致するタイミングの電圧値を対応する画素に出力するようにしたので、簡単な構成で所望の画素電圧を各画素に出力する画像表示装置の駆動回路が実現される。

また、請求項４記載の発明は、請求項２記載の画像表示装置において、
前記画素電圧出力手段は、前記アナログランプ波の電圧値に対応したｎビットのデジタル信号を生成するデジタル信号生成手段（デジタル信号生成回路４０）と、前記画素データと前記デジタル信号を比較するコンパレータ（３３）と、前記画素データと前記デジタル信号が一致するタイミングでの前記アナログランプ波の電圧値を、対応する前記画素に出力するスイッチ手段（アナログスイッチ３４）とを備えた構成としてある。

以上の構成を図示すると、例えば図１，図２に示すようになる。このようにすれば、アナログランプ波の電圧値に対応してｎビットのデジタル信号を生成し、画素データとデジタル信号を比較して一致するタイミングの電圧値を対応する画素に出力するようにしたので、簡単な構成で所望の画素電圧を各画素に出力する画像表示装置が実現される。

また、請求項５記載の発明は、請求項３記載の画像表示装置の駆動回路において、
前記デジタル信号生成手段（図３のデジタル信号生成回路４０）は、前記アナログランプ波が、表示階調レベルが段階的に高くなるべく電圧値が変化する状態においては該電圧値に対応して所定のクロック信号をカウントアップまたはダウンし、前記アナログランプ波が、表示階調レベルが段階的に低くなるべく電圧値が変化する状態においては逆に該電圧値に対応して所定のクロック信号をカウントダウンまたはアップするアップダウンカウンタ（４１）を備えた構成としてある。

以上の構成を図示すると、例えば図３に示すようになる。このようにすれば、アップダウンカウンタ（４１）を設け、アナログランプ波の電圧変化の方向に対応してアップダウンカウンタ（４１）をカウントアップまたはダウンし、そのカウント値をデジタル信号として出力するようにしたので、簡単な構成で画像表示装置の駆動回路におけるデジタル信号の生成が実現される。

また、請求項６記載の発明は、請求項４記載の画像表示装置において、
前記デジタル信号生成手段（図３のデジタル信号生成回路４０）は、前記アナログランプ波が、表示階調レベルが段階的に高くなるべく電圧値が変化する状態においては該電圧値に対応して所定のクロック信号をカウントアップまたはダウンし、前記アナログランプ波が、表示階調レベルが段階的に低くなるべく電圧値が変化する状態においては逆に該電圧値に対応して所定のクロック信号をカウントダウンまたはアップするアップダウンカウンタ（４１）を備えた構成としてある。

以上の構成を図示すると、例えば図３に示すようになる。このようにすれば、アップダウンカウンタ（４１）を設け、アナログランプ波の電圧変化の方向に対応してアップダウンカウンタ（４１）をカウントアップまたはダウンし、そのカウント値をデジタル信号として出力するようにしたので、簡単な構成で画像表示装置におけるデジタル信号の生成が実現される。

また、請求項７記載の発明は、請求項１または請求項３または請求項５のいずれかに記載の画像表示装置の駆動回路において、
前記アナログ電圧発生手段（図４のアナログ電圧発生回路５０）は、前記アナログランプ波の変化する電圧範囲を可変とする電圧調整手段（図６の増幅器５３）を備えた構成としてある。

以上の構成を図示すると、例えば図４，図６に示すようになる。このようにすれば、アナログランプ波の変化する電圧範囲を可変とする電圧調整手段（図６の増幅器５３）を備えたので、例えば表示素子ごとに最適な駆動電圧範囲が異なる場合でも、常に最適な駆動電圧範囲が得られ、画像表示装置の駆動回路を用いて良好な画像品質が容易に実現できる。

また、請求項８記載の発明は、請求項２または請求項４または請求項６のいずれかに記載の画像表示装置において、
前記アナログ電圧発生手段（図４のアナログ電圧発生回路５０）は、前記アナログランプ波の変化する電圧範囲を可変とする電圧調整手段（図６の増幅器５３）を備えた構成としてある。

以上の構成を図示すると、例えば図４，図６に示すようになる。このようにすれば、アナログランプ波の変化する電圧範囲を可変とする電圧調整手段（図６の増幅器５３）を備えたので、例えば表示素子ごとに最適な駆動電圧範囲が異なる場合でも、常に最適な駆動電圧範囲が得られ、画像表示装置において良好な画像品質が容易に実現できる。

また、請求項９記載の発明は、請求項１または請求項３または請求項５または請求項７のいずれかに記載の画像表示装置の駆動回路において、
前記アナログ電圧発生手段（図４のアナログ電圧発生回路５０）は、前記アナログランプ波に対して、前記各画素の電圧・光出射率特性に応じた前記画素データのガンマ補正を行わせるガンマ補正手段（ガンマデータメモリ５１）を備えた構成としてある。

以上の構成を図示すると、例えば図４に示すようになる。このようにすれば、アナログランプ波に対して、表示素子の各画素の電圧・透過率特性に応じた画素データのガンマ補正を行わせるガンマ補正手段（ガンマデータメモリ５１）を備えたので、画像表示素子の特性を補正して最適な階調表示特性が得られるようになり、画像表示装置の駆動回路を用いて本来の高品位の画像表示が実現される。

また、請求項１０記載の発明は、請求項２または請求項４または請求項６または請求項８のいずれかに記載の画像表示装置において、
前記アナログ電圧発生手段（図４のアナログ電圧発生回路５０）は、前記アナログランプ波に対して、前記各画素の電圧・光出射率特性に応じた前記画素データのガンマ補正を行わせるガンマ補正手段（ガンマデータメモリ５１）を備えた構成としてある。

以上の構成を図示すると、例えば図４に示すようになる。このようにすれば、アナログランプ波に対して、表示素子の各画素の電圧・透過率特性に応じた画素データのガンマ補正を行わせるガンマ補正手段（ガンマデータメモリ５１）を備えたので、画像表示素子の特性を補正して最適な階調表示特性が得られるようになり、画像表示装置において本来の高品位の画像表示が実現される。

また、請求項１１記載の発明は、請求項９記載の画像表示装置の駆動回路において、
前記ガンマ補正手段は、前記デジタル信号を入力して対応するｋビット(k≧ｎ)のガンマ補正データを出力するガンマ補正データ記憶手段（ガンマデータメモリ５１）を備えた構成としてある。

以上の構成を図示すると、例えば図４に示すようになる。このようにすれば、請求項９記載の発明において、ガンマ補正手段としてデジタル信号に対応したガンマ補正データをガンマ補正データ記憶手段（ガンマデータメモリ５１）から読み出して対応するD/A変換器（５２）に入力するようにしたので、画像表示装置の駆動回路においてガンマ補正機能を容易に実現できる。

また、請求項１２記載の発明は、請求項１０記載の画像表示装置において、
前記ガンマ補正手段は、前記デジタル信号を入力して対応するｋビット(k≧ｎ)のガンマ補正データを出力するガンマ補正データ記憶手段を備えた構成としてある。

以上の構成を図示すると、例えば図４に示すようになる。このようにすれば、請求項１０記載の発明において、ガンマ補正手段としてデジタル信号に対応したガンマ補正データをガンマ補正データ記憶手段（ガンマデータメモリ５１）から読み出して対応するD/A変換器（５２）に入力するようにしたので、画像表示装置においてガンマ補正機能を容易に実現できる。

また、請求項１３記載の発明は、請求項２または請求項４または請求項６または請求項８または請求項１０または請求項１２のいずれかに記載の画像表示装置において、
前記画像表示素子は、シリコンバックプレーン上に液晶層とそれを駆動する電極を含む表示部を形成したLCOS(Liquid Crystal On Silicon)である構成としてある（図８参照）。

以上の構成を図示すると、例えば図８に示すようになる。このようにすれば、請求項２または請求項４または請求項６または請求項８または請求項１０または請求項１２のいずれかに記載の画像表示装置において、画像表示素子としてシリコンバックプレーン上に液晶層とそれを駆動する電極を含む表示部を形成したLCOSを用いたので、シリコンバックプレーン上に高速動作が求められるシフトレジスタやコンパレータなどを構成することで、高速に画像データの書き込みが可能な画像表示装置が容易に実現される。

また、請求項１４記載の発明は、請求項２または請求項４または請求項６または請求項８または請求項１０または請求項１２または請求項１３のいずれかに記載の画像表示装置において、
前記画像データ生成手段は、1フレーム分の表示画像から所定の規則に従って選択した画素配列を1サブフレームとして対応する画素データを出力し、前記画像表示素子を照明する光源および照明装置（図９の９８等）と、前記画像表示素子からの出射光の光路を偏向する光路偏向手段（光路偏向素子９５）と、前記光路偏向手段からの出射光を拡大して投射する投射光学装置（スクリーン１０４等）を備え、
前記画像表示素子において空間光変調された出射光の光路の偏向状態を前記サブフレームに対応して制御し、投射面上に表示位置がずれている状態の画像を表示することで、前記画像表示素子の画素数よりも見かけ上多い画素数の画像を表示する構成としてある。

以上の構成を図示すると、例えば図９に示すようになる。このようにすれば、請求項２または請求項４または請求項６または請求項８または請求項１０または請求項１２または請求項１３のいずれかに記載の画像表示装置を用いて、光路偏向手段（光路偏向素子９５）を備えて画像表示素子の画素数よりも見かけ上多い画素数の画像を表示するようにしたので、高解像で且つ高画像品質の画像表示装置が低コストに実現される。

また、請求項１５記載の発明は、請求項２または請求項４または請求項６または請求項８または請求項１０または請求項１２または請求項１３のいずれかに記載の画像表示装置において、
前記画像データ生成手段は、1フレーム分の各色毎の表示画像を1サブフレームとして対応する画素データを出力し、光源（図１０の９８）と、該光源からの光を所定の波長ごとの色に分離し、該分離された色の照明光を順次前記画像表示素子に入射する色分離素子（回転色分離円盤１０１）と、前記画像表示素子からの出射光を拡大して投射する投射光学装置（スクリーン１０４等）を備え、
前記画像表示素子において前記入射光の色に対応するサブフレーム毎に空間光変調されて出射される光を前記投射光学装置（スクリーン１０４）上で合成することでカラー画像を表示する構成としてある。

以上の構成を図示すると、例えば図１０に示すようになる。このようにすれば、請求項２または請求項４または請求項６または請求項８または請求項１０または請求項１２または請求項１３のいずれかに記載の画像表示装置を用いて、1フレームを各色毎に時分割表示するようにしたので、高画像品質で一層低コストのカラー画像表示装置が実現される。

請求項１記載の発明によれば、ライン間において画素電圧を供給する際にアナログランプ波に大きな電圧変化が発生することがなくなり、画素データ転送の高速化が図られ、より高解像度の画像に対応した画像表示装置の駆動回路が実現される。

請求項２記載の発明によれば、ライン間において画素電圧を供給する際にアナログランプ波に大きな電圧変化が発生することがなくなり、画素データ転送の高速化が図られ、より高解像度の画像に対応した画像表示装置が実現される。

請求項３記載の発明によれば、アナログランプ波の電圧値に対応してｎビットのデジタル信号を生成し、画素データとデジタル信号を比較して一致するタイミングの電圧値を対応する画素に出力するようにしたので、簡単な構成で所望の画素電圧を各画素に出力する画像表示装置の駆動回路が実現される。

請求項４記載の発明によれば、アナログランプ波の電圧値に対応してｎビットのデジタル信号を生成し、画素データとデジタル信号を比較して一致するタイミングの電圧値を対応する画素に出力するようにしたので、簡単な構成で所望の画素電圧を各画素に出力する画像表示装置が実現される。

請求項５記載の発明によれば、アップダウンカウンタを設け、アナログランプ波の電圧変化の方向に対応してアップダウンカウンタをカウントアップまたはダウンし、そのカウント値をデジタル信号として出力するようにしたので、簡単な構成で画像表示装置の駆動回路におけるデジタル信号の生成が実現される。

請求項６記載の発明によれば、アップダウンカウンタを設け、アナログランプ波の電圧変化の方向に対応してアップダウンカウンタをカウントアップまたはダウンし、そのカウント値をデジタル信号として出力するようにしたので、簡単な構成で画像表示装置におけるデジタル信号の生成が実現される。

請求項７記載の発明によれば、アナログランプ波の変化する電圧範囲を可変とする電圧調整手段を備えたので、例えば表示素子ごとに最適な駆動電圧範囲が異なる場合でも、常に最適な駆動電圧範囲が得られ、画像表示装置の駆動回路を用いて良好な画像品質が容易に実現できる。

請求項８記載の発明によれば、アナログランプ波の変化する電圧範囲を可変とする電圧調整手段を備えたので、例えば表示素子ごとに最適な駆動電圧範囲が異なる場合でも、常に最適な駆動電圧範囲が得られ、画像表示装置において良好な画像品質が容易に実現できる。

請求項９記載の発明によれば、アナログランプ波に対して、表示素子の各画素の電圧・透過率特性に応じた画素データのガンマ補正を行わせるガンマ補正手段を備えたので、画像表示素子の特性を補正して最適な階調表示特性が得られるようになり、画像表示装置の駆動回路を用いて本来の高品位の画像表示が実現される。

請求項１０記載の発明によれば、アナログランプ波に対して、表示素子の各画素の電圧・透過率特性に応じた画素データのガンマ補正を行わせるガンマ補正手段を備えたので、画像表示素子の特性を補正して最適な階調表示特性が得られるようになり、画像表示装置において本来の高品位の画像表示が実現される。

請求項１１記載の発明によれば、請求項９記載の発明において、ガンマ補正手段としてデジタル信号に対応したガンマ補正データをガンマ補正データ記憶手段から読み出して対応するD/A変換器に入力するようにしたので、画像表示装置の駆動回路においてガンマ補正機能を容易に実現できる。

請求項１２記載の発明によれば、請求項１０記載の発明において、ガンマ補正手段としてデジタル信号に対応したガンマ補正データをガンマ補正データ記憶手段から読み出して対応するD/A変換器に入力するようにしたので、画像表示装置においてガンマ補正機能を容易に実現できる。

請求項１３記載の発明によれば、請求項２または請求項４または請求項６または請求項８または請求項１０または請求項１２のいずれかに記載の画像表示装置において、画像表示素子としてシリコンバックプレーン上に液晶層とそれを駆動する電極を含む表示部を形成したLCOSを用いたので、シリコンバックプレーン上に高速動作が求められるシフトレジスタやコンパレータなどを構成することで、高速に画像データの書き込みが可能な画像表示装置が容易に実現される。

請求項１４記載の発明によれば、請求項２または請求項４または請求項６または請求項８または請求項１０または請求項１２または請求項１３のいずれかに記載の画像表示装置を用いて、光路偏向手段を備えて画像表示素子の画素数よりも見かけ上多い画素数の画像を表示するようにしたので、高解像で且つ高画像品質の画像表示装置が低コストに実現される。

請求項１５記載の発明によれば、請求項２または請求項４または請求項６または請求項８または請求項１０または請求項１２または請求項１３のいずれかに記載の画像表示装置を用いて、1フレームを各色毎に時分割表示するようにしたので、高画像品質で一層低コストのカラー画像表示装置が実現される。

以下、本発明を図示の実施の形態に基づいて説明する。
[実施の形態１]…請求項１〜請求項４に対応
図１は、本実施の形態の画像表示装置とその駆動回路の構成例を概略的に示したものであり、図２はその動作の一例を示すタイミングダイヤグラムである。

図１に示すように、画像表示装置の駆動回路は、画像表示素子１０と、画像データ生成回路２０と、信号線駆動回路３０と、デジタル信号駆動回路４０と、アナログ電圧発生回路５０と、走査線駆動回路６０と、同期制御回路７０と、基準電圧発生回路８０とを備えてなる。
信号線駆動回路３０は、シフトレジスタ３１と、ラッチ回路３２と、コンパレータ３３と、アナログスイッチ３４とを備えてなる。

ここで、画像表示素子１０は、画面垂直方向に走査線数N、各走査線につき画素数Mの解像度を有するものとする。なお、本実施の形態では画素データを3ビットとして説明しているが、本発明の主旨はその限りではない。

画像データ生成回路２０は、１水平走査期間につき１走査線分の画素データDxを出力する。ここでDxは、例えばL(1≦L≦N)番目の走査線上に位置する画素をP_1,L,P_2,L,…,P_M,Lとすると、それぞれの画素に対応する画素データD_1,L,D_2,L,…,D_M,Lを含み、同期信号HCKに同期して順次出力される。ここで１水平走査期間とは、水平同期信号HDの１周期期間をさす。なお、前述したとおり、DxはHCKの１周期で複数画素分のデータを同時に出力してもよい。

シフトレジスタ３１は、D_1,L,D_2,L,…,D_M,Lを同期信号HCKに同期して順次取り込む。ラッチ回路３２は、後述する同期クロックCCKで水平同期信号HDの立ち上がりを検知すると、1走査線分の全画素データであるシフトレジスタの全出力を一斉に取り込み、コンパレータに出力する。

デジタル信号生成回路４０は、制御信号CEN、3ビットのデジタル信号DRMP及びDRMPの同期クロックCCKを出力する。制御信号CENは、同期クロックCCKの立ち上がりで水平同期信号HDの”H”レベルを検知すると”H”になり、デジタル信号DRMPの値が”0”から順次増加する期間では”6”から”7”に変化するタイミングで、DRMPの値が”7”から順次減少する期間では”1”から”0”に変化するタイミングで”L”レベルに遷移する。

コンパレータ３３は、制御信号CENが”H”レベルのとき、ラッチ回路３２からの全画素データを信号DRMPと比較する。また、コンパレータ３３は、ラッチ回路３２からの画素データの各々に対応する出力S1〜SMを有し、信号DRMPと値の一致する画素データに対応する出力を、同期クロックCCKの立ち上がり遷移に同期して”H”レベルから”L”レベルに遷移させ、それを保持する。

図２において、信号G0〜G7はそれぞれ、信号DRMPの値の”0”〜”7”と一致する画素データに対応するコンパレータ出力S1〜SMのタイミング波形を示している。制御信号CENが”L”レベルになると、CCKの立上りに同期して全ての出力は”H”レベルに戻る。

アナログ電圧発生回路５０は、同期クロックCCKに同期して電圧値が段階的に変化するアナログランプ波ARMPを生成し出力する。ARMPは、3ビットの画素データに対応する電圧値を順次とりながら時間的に変化する。

アナログスイッチ３４は、コンパレータ出力Sk(1≦k≦M)が”H”レベルのときはアナログランプ波ARMPを画像表示素子に出力し、”L”レベルのときは遮断する。

走査線駆動回路６０は、１水平走査期間ごとに出力R1〜RNを順次駆動して走査線を1本ずつ選択する。具体的にはR1〜RNは、水平同期信号HDの立上り遷移に同期して順次”H”になり、制御信号CENが”L”に遷移するのと同期して”L”に戻る。

同期制御回路７０は、後述する制御信号S（図６参照）を発生する。
基準電圧発生回路８０は、後述するコモン電圧Vcom（図６参照）を発生する。

画像表示素子１０は、各画素にトランジスタが配置され、選択された走査線に接続されたトランジスタは、ゲートがONしてアナログスイッチ３４からのアナログランプ電圧ARMPをそれぞれ対応する画素に供給する。

[実施の形態２]…請求項５，請求項６に対応
図３は、図１におけるデジタル信号生成手段（デジタル信号生成回路４０）の構成例を概略的に示したものである。
DFF1は、水平同期信号HDが”H”レベルのとき、自身のQ出力(信号U/D)の反転信号をD入力にフィードバックされ、信号U/Dを同期クロックCCKの立ち上がりで反転させる。HDが”L”のときは信号U/Dの状態は保持される。

アップダウンカウンタ４１は、入力信号U/Dが”H”レベルのときはクロックCCKをカウントアップし、U/Dが”L”レベルのときはクロックCCKをカウントダウンする。DR0〜DR2はその3ビットカウント値(DR2がMSB、DR0がLSB)であり、デジタル信号DRMPとして出力される。なお水平同期信号HDが “H”のときは、カウント値は保持される。

DFF2は、信号U/Dが”H”レベルのときはDRMPの値が”6”(DR2＝DR1＝”1”、DR0=”0”)のときにのみD入力が”L”になり、信号U/Dが”L”レベルのときはDRMPの値が”1”(DR2＝DR1＝”0”、DR0=”1”)のときにのみD入力が”L”になる。それを同期クロックCCKで取り込むことにより制御信号CENが生成される。

[実施の形態３]…請求項９〜請求項１２に対応
図４は、図１におけるアナログ電圧発生回路５０の構成例を概略的に示したものである。
前述のデジタル信号生成回路４０からのデジタル信号DRMPは、ガンマデータメモリ５１に入力される。ガンマデータメモリ５１には、デジタル信号DRMPに対してガンマ補正された値が記憶されている。

即ち、DRMPを読み出しアドレスとし、その読み出し出力であるGDRがガンマ補正後のデータとなる。D/A変換器５２は、ガンマデータメモリから読み出されたガンマ補正データGDRを入力し、アナログ信号DAに変換して出力する。DAは増幅器５３にて適正な電圧値に調整され、アナログランプ波ARMPとして出力される。

図５は、ガンマ補正を施されたアナログランプ波の波形例を示したものであり、このような電圧波形にすることにより、前記図１４に示した画像表示素子のV-T特性を線形化することができる。

[実施の形態４]…請求項７，請求項８に対応
図６は、図４における増幅器５３の構成例を示したものである。
プリアンプ回路５３ａは、D/A変換器５２（図４参照）からの出力DAを抵抗R3で電圧信号に変換する。ここでDAは電流信号としている。変換された電圧信号は、オペアンプOP1、抵抗R1及びVR2で適当なレベルに増幅される(出力V1)。ここでVR2は、出力電圧ARMPを適当な電圧幅に調整するための可変抵抗である。

加算回路５３ｂは、プリアンプ回路５３ａからの出力電圧V1と、画像表示素子１０（図１参照）の全画素に共通に印加されるコモン電圧Vcom（図１の基準電圧発生回路８０が発生する）をアナログ的に加算して出力する。即ち、
R4=R5=R6、R8=2・R7
とすると出力電圧V2として、
V2=V1+Vcom
が得られる。

一方、反転加算回路５３ｃは、コモン電圧からV1を引いた電圧V3を出力する。即ち、
R9=R10=R11=R12
とすると出力電圧V3として、
V3=Vcom-V1
が得られる。

アナログスイッチ５３ｄは、図１の同期制御回路７０からの制御信号Sに基いて加算回路５３ｂからの出力電圧V2と反転加算回路５３ｃからの出力電圧V3を所定の周期、例えば１フレーム毎に交互に選択してアナログランプ波ARMPとして出力する。すなわち、これによって画像表示素子１０が液晶を用いた素子である場合には、液晶を交流駆動して動作信頼性を確保することができる。図７は、交流化されたアナログランプ波の波形例を示したものである。

[実施の形態５]…請求項１３に対応
図８は、図１における画像表示素子１０の一例として、シリコンバックプレーン上に液晶層とそれを駆動する電極を含む表示部を形成したLCOSの構成例を模式的に示したものである。

即ちLCOSは液晶を封入する上下基板のうち、一方にシリコン基板が用いられている。シリコン基板を用いているために、通常の半導体デバイスと同様の微細加工プロセスが使用でき、画素トランジスタだけでなく、図１におけるシフトレジスタ３１、ラッチ回路３２、コンパレータ３３、アナログスイッチ３４、走査線駆動回路６０なども同一基板上に構成することができ、小型で低コストの駆動回路が実現できる。

[実施の形態６]…請求項１４に対応
図９は、本発明に基く第１の投射型画像表示装置９０の構成例を概略的に示したものである。

図９において、インテグレータ光学系９１は、例えばフライアイレンズアレイで構成されており、光源からの光を均一化する。コンデンサレンズ９２は、照明光を空間光変調素子に集光、照明するためのものである。ここで、空間光変調素子は反射型液晶パネルであり、例えば図８に示すLCOSである。

表示制御回路９３は、図１、図３、図４あるいは図６に示す回路を備え、良好なガンマ補正機能を有する。空間光変調素子９４は、駆動回路からの画像データに基き、各画素に入射される照明光を変調する。空間光変調素子９４で空間光変調された照明光は、画像光として光路偏向素子９５に入射し、画像光が画素の配列方向に設定された量だけシフトされるように偏向される。

光路偏向動作は、偏向素子駆動回路９６によって制御される。なお、偏光ビームスプリッター９７は、照明光と画像光を分離するためのものである。
光路偏向素子９５からの出射光は、投射レンズで拡大されスクリーン１０４に投射される。

光路偏向量は、画素ピッチの整数分の１であることが好ましい。画素の配列方向に対して２倍の画像増倍を行う場合は、画素ピッチの１／２にし、４倍の画素増倍を行う場合は、画素ピッチの１／４にすることが好ましい。

いずれの場合も、切り替えられる偏向方向の数に応じて画像フレームを時間的に分割した複数のサブフレームで構成し、各サブフレームごとに光路偏向素子９５を作用させ、光路偏向素子９５の作用状態に応じた表示位置に対応する画像情報を画像表示素子に表示させることで、見かけ上高精細な画像を表示することが出来る。

なお、本実施の形態では、LCOSのように反射型の画像表示素子を空間光変調素子として用いた構成を例に説明したが、透過型の画像表示素子を用いた構成例も可能である。

[実施の形態７]…請求項１５に対応
図１０は、本発明に基く第２の投射型画像表示装置９０Ａの構成例を概略的に示したものである。
光源９８より出射した照明光は、集光レンズ９９によって絞られ、その焦点位置付近に配置された回転色分離円盤１０１に入射される。

回転色分離円盤１０１は、図１１に示すように、所定の波長域ごとに３分割した赤色透過領域R、緑色透過領域G及び青色透過領域Bに分かれており、照射光を所定の波長域を持つ光束に色分離する。各々の領域は、多層の誘電体薄膜などよりなるフィルターで構成されている。

この回転色分離円盤１０１は、モータ１０２の回転軸１０２ａを中心に回転され、後述する表示画像データ出力に同期して照明光を入射位置の波長域に対応する色だけを透過して、空間光変調素子９４に入射させる。ここでも空間光変調素子９４は、反射型画像表示素子としている。

表示制御回路９３は、図１、図３、図４あるいは図６に示す回路を備え、良好なガンマ補正処理を施された画像データをRGB各色ごとに順次出力する。空間光変調素子９４は、表示制御回路９３からの表示画像データに基き各画素に入射される照明光を変調する。空間光変調素子９４で空間光変調された照明光は、画像光として出射され、投射レンズ１０３でスクリーン面上に拡大投射される。なお、偏光ビームスプリッター９７は、照明光と画像光を分離するためのである。

なお、本実施の形態においても反射型の液晶パネルを用いた構成を例に説明したが、透過型の液晶パネルを用いた構成例も可能であることは言うまでも無い。

本発明の実施の形態１における画像表示装置とその駆動回路の構成例を概略的に示したブロック図である。 図１のブロック図の動作の一例を示すタイミングダイヤグラムである。 図１におけるデジタル信号生成回路４０の構成例を概略的に示したブロック図である。 図１におけるアナログ電圧発生回路５０の構成例を概略的に示したブロック図である。 ガンマ補正を施されたアナログランプ波の波形例を示した図である。 図４における増幅器５３の構成例を示したブロック図である。 交流化されたアナログランプ波の波形例を示した図である。 図１における画像表示素子１０の一例として、シリコンバックプレーン上に液晶層とそれを駆動する電極を含む表示部を形成したLCOSの構成例を模式的に示した図である。 本発明に基く第１の投射型画像表示装置９０の構成例を概略的に示したブロック図である。 本発明に基く第２の投射型画像表示装置９０Ａの構成例を概略的に示したブロック図である。 図１０における回転色分離円盤１０１が、所定の波長域ごとに３分割した赤色透過領域R、緑色透過領域G及び青色透過領域Bに分かれている状態を示す図である。 従来の液晶表示パネルの構成例を示す図である。 従来の液晶表示素子の駆動方式の欠点を説明する図である。 液晶を用いた画像表示素子の、供給される電圧値(V)に対する光透過率(T)の関係を示すV-T特性の一例を示す図である。

符号の説明

１０ 画像表示素子
２０ 画像データ生成回路
３０ 信号線駆動回路
３１ シフトレジスタ
３２ ラッチ回路
３３ コンパレータ
３４ アナログスイッチ
４０ デジタル信号駆動回路
４１ アップダウンカウンタ
５０ アナログ電圧発生回路
５１ ガンマデータメモリ
５２ D/A変換器
５３ 増幅器
５３ａ プリアンプ回路
５３ｂ 加算回路
５３ｃ 反転加算回路
５３ｄ アナログスイッチ
６０ 走査線駆動回路
７０ 同期制御回路
８０ 基準電圧発生回路
９０ 第１の投射型画像表示装置
９０Ａ 第２の投射型画像表示装置
９１ インテグレータ光学系
９２ コンデンサレンズ
９３ 表示制御回路
９４ 空間光変調素子
９５ 光路偏向素子
９６ 偏向素子駆動回路
９７ 偏光ビームスプリッター
９８ 光源
９９ 集光レンズ
１０１ 回転色分離円盤
１０２ モータ
１０２ａ 回転軸
１０３ 投射レンズ
１０４ スクリーン

Claims (15)

1. 複数の画素の各々に対応するｎビットの画素データを生成する画像データ生成手段と、所定の範囲で電圧値が周期的に変化するアナログランプ波を生成するアナログ電圧発生手段と、前記画素データに応じたタイミングの前記アナログランプ波の電圧値を、対応する前記画素に供給する画素電圧出力手段とを備えた画像表示装置の駆動回路において、
   前記アナログランプ波は、表示階調レベルが段階的に高くなるべく電圧値が変化する状態と、表示階調レベルが段階的に低くなるべく電圧値が変化する状態が交互に繰り返される期間を備えたことを特徴とする画像表示装置の駆動回路。
2. 一方が全画素共通に設けられた1つの共通電極、他方が各画素毎に設けられた画素電極で挟持され、各々前記画素電極に供給される電圧値に応じた画像を表示する画像表示素子と、前記複数の画素の各々に対応するｎビットの画素データを生成する画像データ生成手段と、所定の範囲で電圧値が周期的に変化するアナログランプ波を生成するアナログ電圧発生手段と、前記画素データに応じたタイミングの前記アナログランプ波の電圧値を対応する前記画素に供給する画素電圧出力手段とを備えた画像表示装置において、
   前記アナログランプ波は、表示階調レベルが段階的に高くなるべく電圧値が変化する状態と、表示階調レベルが段階的に低くなるべく電圧値が変化する状態が交互に繰り返される期間を備えたことを特徴とする画像表示装置。
3. 請求項１記載の画像表示装置の駆動回路において、
   前記画素電圧出力手段は、前記アナログランプ波の電圧値に対応したｎビットのデジタル信号を生成するデジタル信号生成手段と、前記画素データと前記デジタル信号を比較するコンパレータと、前記画素データと前記デジタル信号が一致するタイミングでの前記アナログランプ波の電圧値を、対応する前記画素に出力するスイッチ手段とを備えたことを特徴とする画像表示装置の駆動回路。
4. 請求項２記載の画像表示装置において、
   前記画素電圧出力手段は、前記アナログランプ波の電圧値に対応したｎビットのデジタル信号を生成するデジタル信号生成手段と、前記画素データと前記デジタル信号を比較するコンパレータと、前記画素データと前記デジタル信号が一致するタイミングでの前記アナログランプ波の電圧値を、対応する前記画素に出力するスイッチ手段とを備えたことを特徴とする画像表示装置。
5. 請求項３記載の画像表示装置の駆動回路において、
   前記デジタル信号生成手段は、前記アナログランプ波が、表示階調レベルが段階的に高くなるべく電圧値が変化する状態においては該電圧値に対応して所定のクロック信号をカウントアップまたはダウンし、前記アナログランプ波が、表示階調レベルが段階的に低くなるべく電圧値が変化する状態においては逆に該電圧値に対応して所定のクロック信号をカウントダウンまたはアップするアップダウンカウンタを備えたことを特徴とする画像表示装置の駆動回路。
6. 請求項４記載の画像表示装置において、
   前記デジタル信号生成手段は、前記アナログランプ波が、表示階調レベルが段階的に高くなるべく電圧値が変化する状態においては該電圧値に対応して所定のクロック信号をカウントアップまたはダウンし、前記アナログランプ波が、表示階調レベルが段階的に低くなるべく電圧値が変化する状態においては逆に該電圧値に対応して所定のクロック信号をカウントダウンまたはアップするアップダウンカウンタを備えたことを特徴とする画像表示装置。
7. 請求項１、請求項３または請求項５に記載の画像表示装置の駆動回路において、
   前記アナログ電圧発生手段は、前記アナログランプ波の変化する電圧範囲を可変とする電圧調整手段を備えたことを特徴とする画像表示装置の駆動回路。
8. 請求項２、請求項４または請求項６に記載の画像表示装置において、
   前記アナログ電圧発生手段は、前記アナログランプ波の変化する電圧範囲を可変とする電圧調整手段を備えたことを特徴とする画像表示装置。
9. 請求項１、請求項３、請求項５または請求項７に記載の画像表示装置の駆動回路において、
   前記アナログ電圧発生手段は、前記アナログランプ波に対して、前記各画素の電圧・光出射率特性に応じた前記画素データのガンマ補正を行わせるガンマ補正手段を備えたことを特徴とする画像表示装置の駆動回路。
10. 請求項２、請求項４、請求項６または請求項８に記載の画像表示装置において、
    前記アナログ電圧発生手段は、前記アナログランプ波に対して、前記各画素の電圧・光出射率特性に応じた前記画素データのガンマ補正を行わせるガンマ補正手段を備えたことを特徴とする画像表示装置。
11. 請求項９記載の画像表示装置の駆動回路において、
    前記ガンマ補正手段は、前記デジタル信号を入力して対応するｋビット(k≧ｎ)のガンマ補正データを出力するガンマ補正データ記憶手段を備えたことを特徴とする画像表示装置の駆動回路。
12. 請求項１０記載の画像表示装置において、
    前記ガンマ補正手段は、前記デジタル信号を入力して対応するｋビット(k≧ｎ)のガンマ補正データを出力するガンマ補正データ記憶手段を備えたことを特徴とする画像表示装置。
13. 請求項２、請求項４、請求項６、請求項８、請求項１０または請求項１２に記載の画像表示装置において、
    前記画像表示素子は、シリコンバックプレーン上に液晶層とそれを駆動する電極を含む表示部を形成したLCOS(Liquid Crystal On Silicon)であることを特徴とする画像表示装置。
14. 請求項２、請求項４、請求項６、請求項８、請求項１０、請求項１２または請求項１３に記載の画像表示装置において、
    前記画像データ生成手段は、1フレーム分の表示画像から所定の規則に従って選択した画素配列を1サブフレームとして対応する画素データを出力し、前記画像表示素子を照明する光源および照明装置と、前記画像表示素子からの出射光の光路を偏向する光路偏向手段と、前記光路偏向手段からの出射光を拡大して投射する投射光学装置を備え、
    前記画像表示素子において空間光変調された出射光の光路の偏向状態を前記サブフレームに対応して制御し、投射面上に表示位置がずれている状態の画像を表示することで、前記画像表示素子の画素数よりも見かけ上多い画素数の画像を表示することを特徴とする画像表示装置。
15. 請求項２、請求項４、請求項６、請求項８、請求項１０、請求項１２または請求項１３に記載の画像表示装置において、
    前記画像データ生成手段は、1フレーム分の各色毎の表示画像を1サブフレームとして対応する画素データを出力し、光源と、該光源からの光を所定の波長ごとの色に分離し、該分離された色の照明光を順次前記画像表示素子に入射する色分離素子と、前記画像表示素子からの出射光を拡大して投射する投射光学装置を備え、
    前記画像表示素子において前記入射光の色に対応するサブフレーム毎に空間光変調されて出射される光を前記投射光学装置上で合成することでカラー画像を表示することを特徴とする画像表示装置。
    
    

Images