JP2008070845A - 画像表示装置の駆動回路、及び画像表示装置 - Google Patents

Abstract

【課題】回路規模の増大を抑え低コストで、且つ高階調の画素駆動電圧を高速に書き込み可能な画像表示装置または画像表示装置の駆動回路を提供する。
【解決手段】複数の画素の各々に対応するｎビットの画素データを生成する画像データ生成回路２０と、所定の範囲で電圧値が周期的に変化するアナログランプ波を生成するアナログ電圧発生回路５０と、画素データに応じたタイミングでアナログランプ波の電圧値を対応する画素に供給する画素電圧出力手段（４０、３３、３４）とを備え、アナログ電圧発生回路５０は、２ⁿよりも少ないステップ数で電圧値が時間的に変化する階段波を生成するＤ／Ａ変換器と、階段波をフィルタ処理するＬＰＦとを備え、画素電圧出力手段（４０、３３、３４）はアナログランプ波の１周期期間にｎビットの画素データに応じた２ⁿ回のタイミングでアナログランプ波の電圧値を対応する画素に供給するようにした。
【選択図】図１

Description

本発明は、供給される電圧値に応じた画像を表示する複数の画素を有する画像表示素子を備えた画像表示装置及びその駆動回路に関するものである。

近年、コンピュータの処理能力の飛躍的増大により表示画像の益々の高解像度化が進んでおり、それに伴ってプロジェクターなどの画像表示装置においても高解像度化の要求が高まってきている。しかしながら、例えばプロジェクターなどにおいては画像を表示する空間光変調素子の解像度がその要求に追いついておらず、高解像度化を実現するための様々な技術が提案されている。その一例として光路シフト手段（「シフト」は「偏向」と同義語、以後同様）を有するプロジェクターが特許文献１に開示されている。

特許文献１は、空間光変調素子としての液晶表示素子からの出射光の光路中に偏光方向制御用パネルと水晶板からなる光路シフト手段としての光路変調素子を設け、偏光方向制御用パネルを動作させることで水晶板に入射する光の偏光方向を変える。水晶板はその結晶軸が投射光の光軸に対して傾斜して配置されており、その傾斜方向に振動する偏光に対しては光路がシフトし、直交する偏光に対してはシフトを生じない。１フレーム画像を２つあるいは４つのフィールド（サブフレームと同義語、以後同様）で構成し、フィールド毎に液晶パネル上で時分割表示するとともに該表示に同期して光路変調素子を動作させ、光路を画素の１ピッチ以下でシフトさせることで液晶パネルの解像度よりも高い解像度の画像表示を行わせるものである。

また一方で、小型で低コストを目的とした方式として、一つの空間光変調素子で赤（Ｒ）、緑（Ｇ）および青（Ｂ）の３色を順次表示することでカラー画像を表示する、いわゆるフィールドシーケンシャル方式のプロジェクターが一般的に普及している。以下にその構成を簡単に説明する。
光源より出射した照明光は、集光レンズによって絞られ、その焦点位置付近に配置された回転色分離円盤に入射される。回転色分離円盤は、所定の波長域ごとに３分割した赤色透過領域Ｒ、緑色透過領域Ｇ及び青色透過領域Ｂに分かれており、照射光を所定の波長域を持つ光束に色分離する。各々の領域は多層の誘電体薄膜などよりなるフィルタで構成されている。この回転色円盤は、中心を回転軸としてモータで回転され、照明光を入射位置の波長域に対応する色だけを順次透過して液晶表示素子に入射させる。
液晶表示素子は、入射される波長の光に対応させて表示画像を順次切り替える。入射光は表示画像によって変調されて出射し、投射レンズでスクリーン面上に拡大投射される。

一般に液晶表示素子は、各画素に表示すべき画素データに対応した電圧を印加することにより画像を形成する。液晶表示パネルの構成例を図１５に示す。
図１５において、（Ｐ１，１）〜（Ｐｙ，ｘ）は各画素を表わしている。
各画素は画素駆動トランジスタ及び保持容量を有し、全体としてアクティブマトリクス回路１００１−４を構成している。ゲートドライバ１００１−２、１００１−３は水平（ｘ）方向１ライン単位で画素を順次選択する。ソースドライバ１００１−１は、選択ラインに同期して入力されるアナログの画素電圧を対応する各画素に出力する。選択されたラインの画素駆動トランジスタはゲートがＯＮしており、ソースドライバ１００１−１から出力される画素電圧を保持容量に書き込む。アクティブマトリクス回路１００１−４、ソースドライバ１００−１及びゲートドライバ１００１−２、１００１−３が形成される回路基板と対向基板との間には液晶が挟まれており、書き込まれた画素電圧に基づき各画素の光学状態が制御され、全体として画像が形成される。なお、対向基板には全画素に対して共通のコモン電圧が供給されるコモン電極が配置されており、各画素は正確には書き込まれた画素電圧とコモン電圧の電圧差によって光学状態が制御される。

多くの場合、画素データはデジタルデータとして生成され、各画素に印加される電圧はデジタルの画素データをＤ／Ａ変換器にてアナログ信号に変換することにより生成される。近年の画像の高解像度化に伴い、画素データ転送においては一層の高速化が進展している。そのための有効な手段として画素データをデジタルデータのまま表示素子に転送し、素子の回路基板上、例えばソースドライバにＤ／Ａ変換器を内蔵してアナログ信号に変換する方法がある。
しかしながら、一般的に画素データは複数画素分同時に転送されてくるため、Ｄ／Ａ変換器も複数必要になる。さらには個々のＤ／Ａ変換器も、デジタルデータのビット数の増加に応じて飛躍的に回路構成が複雑になり、結果として極めて複雑な回路構成が要求されることとなって、歩留まりの低下や回路面積の増大などによって表示素子の大型化及び高コスト化を招くという問題が生じる。このため、近年、高階調で高品位の表示画像を得るために画素データは８ビット以上が主流となっている。

また、特許文献２には、Ｄ／Ａ変換器による回路の複雑化を抑制しつつ階調性能も保持するための液晶表示素子の駆動回路として、液晶表示パネルの複数の画素の各々に対応するｎビットの画素データを生成する画像データ生成手段、所定の範囲で電圧値が周期的に変化するアナログランプ波を生成するアナログ電圧発生手段、及び前記画素データに応じたタイミングでの前記アナログランプ波の電圧値を対応する前記画素に供給する画素電圧出力手段を備えた駆動回路が開示されている。このような特許文献２においては、一つのアナログランプ波によってデジタル画像データをアナログ信号に変換することが可能となり、Ｄ／Ａ変換にかかる回路規模が大幅に削減される。

ところが、このようなアナログランプ波を時間的にサンプリングして画素に供給すべき電圧を生成するような方式を前記特許文献１に示すようなプロジェクターに適用した場合、画素データの階調数が増加すると１周期期間内でアナログランプ波の変化するステップ数が増加するために、１ステップ当りの電圧出力時間が短くなって十分な電圧安定化時間が確保されず、画素データに対応した正確な電圧値が画素に供給できないという問題が発生する場合がある。なぜなら、前述のとおり一般に液晶表示素子では１ライン毎に画素が走査されデータが書き込まれるが、このような線順次方式の表示素子に対して光路シフト手段やフィールドシーケンシャルは表示素子上の全画素に対して一斉に行なわれるため、表示画像の切替えが遅いと同じ画像が光路シフトあるいは色の切り替わり前後に表示される、いわゆる画像のクロストークが生じて画像品質の劣化を引き起こすことになるからである。

このような問題を解決するために、複数のアナログランプ波を備える手段が特許文献３に開示されている。
特許文献３では、画像データの上位ビットの階調数に応じた数で、それぞれ１水平期間で画像データの下位ビット数に応じた階調数だけ変化する基準電圧（アナログランプ波）を発生させ、画像データの下位ビットの値に対応させたタイミングで発生するパルス信号のアクティブ期間における、画像データの上位ビットの値に対応する基準電圧を選択してその電圧を画素に供給する。
特許第２９３９８２６号 特許第３０４５２６６号 特開２０００−６６６４２公報

しかしながら本従来技術においては、上位ビットの階調数に対応する複数の基準電圧発生回路が必要となるという欠点があった。
また、上位ビットの値に対応した基準電圧の選択手段が必要となり、回路構成が複雑になる等により、駆動回路構成が複雑になって大規模化し高コストになるという問題があった。さらに複数の基準電圧の値を個別に高精度に調整しなければならないために、調整コストも増大し、一層のコスト高の要因となっていた。
そこで、本発明はこのような点を鑑みてなされたものであり、回路規模の増大を抑え低コストで、且つ高階調の画素駆動電圧を高速に書き込み可能な画像表示装置または画像表示装置の駆動回路を提供することにある。

上記目的を達成するため、請求項１に記載の本発明は、複数の画素の各々に対応するｎビットの画素データを生成する画像データ生成手段と、所定の範囲で電圧値が周期的に変化するアナログランプ波を生成するアナログ電圧発生手段と、前記画素データに応じたタイミングで前記アナログランプ波の電圧値を対応する前記画素に供給する画素電圧出力手段と、を備えた画像表示装置の駆動回路において、前記アナログ電圧発生手段は、２ⁿよりも少ないステップ数で電圧値が時間的に変化する階段波を生成する階段波生成手段と、前記階段波をフィルタ処理するフィルタ手段と、を備え、前記画素電圧出力手段は、前記アナログランプ波の１周期期間に、前記ｎビットの画素データに応じた２ⁿ回のタイミングで前記アナログランプ波の電圧値を対応する前記画素に供給することを特徴とする。

また請求項２に記載の本発明は、前記画素電圧出力手段は、前記アナログランプ波の電圧値に対応したｎビットのデジタル信号を生成するデジタル信号生成手段、前記画素データと前記デジタル信号を比較するコンパレータ、及び前記画素データと前記デジタル信号が一致するタイミングでの前記アナログランプ波の電圧値を、対応する前記画素に出力するスイッチ手段を備えた請求項１に記載の画像表示装置の駆動回路を特徴とする。
また請求項３に記載の本発明は、前記フィルタ手段は、前記階段波の各電圧ステップ期間内において前記アナログランプ波の電圧値が線形的に変化する積分回路を備えた請求項１又は２に記載の画像表示装置の駆動回路を特徴とする。

また請求項４に記載の本発明は、前記アナログ電圧発生手段は、前記アナログランプ波の変化する電圧範囲を可変とする電圧調整手段を備えた請求項１乃至３のいずれか１項に記載の画像表示装置の駆動回路を特徴とする。
また請求項５に記載の本発明は、前記アナログ電圧発生手段は、前記アナログランプ波に対して、前記各画素の電圧・光出射率特性に応じた前記画素データのガンマ補正を行わせるガンマ補正手段を備えた請求項１乃至４のいずれか１項に記載の画像表示装置の駆動回路を特徴とする。
また請求項６に記載の本発明は、前記ガンマ補正手段は、前記デジタル信号を入力して対応するｋビット（ｋ≧ｎ）のガンマ補正データを出力するガンマ補正データ記憶手段を備え、前記階段波生成手段は、前記ガンマ補正データを入力してアナログ電圧に変換するＤ／Ａ変換器を備えた請求項５に記載の画像表示装置の駆動回路を特徴とする。

また請求項７に記載の本発明は、一方を全画素共通に設けけられた１つの共通電極、もう一方を画素毎に設けられた画素電極で挟持され、各々前記画素電極に供給される電圧値に応じた画像を表示する複数の画素を有する画像表示素子と、前記複数の画素の各々に対応するｎビットの画素データを生成する画像データ生成手段と、所定の範囲で電圧値が周期的に変化するアナログランプ波を生成するアナログ電圧発生手段と、前記画素データに応じたタイミングでの前記アナログランプ波の電圧値を対応する前記画素に供給する画素電圧出力手段と、を備えた画像表示装置において、前記アナログ電圧発生手段は、２ⁿよりも少ないステップ数で電圧値が時間的に変化する階段波を生成する階段波生成手段と、前記階段波をフィルタ処理するフィルタ手段と、を備え、前記画素電圧出力手段は、前記アナログランプ波の１周期期間に、前記ｎビットの画素データに応じた２ⁿ回のタイミングで前記アナログランプ波の電圧値を対応する前記画素に供給することを特徴とする。

また請求項８に記載の本発明は、前記画素電圧出力手段は、前記アナログランプ波の電圧値に対応したｎビットのデジタル信号を生成するデジタル信号生成手段、前記画素データと前記デジタル信号を比較するコンパレータ、及び前記画素データと前記デジタル信号が一致するタイミングでの前記アナログランプ波の電圧値を、対応する前記画素に出力するスイッチ手段を備えた請求項７に記載の画像表示装置を特徴とする。
また請求項９に記載の本発明は、前記フィルタ手段は、前記階段波の各電圧ステップ期間内において前記アナログランプ波の電圧値が線形的に変化する積分回路を備えた請求項７又は８に記載の画像表示装置を特徴とする。

また請求項１０に記載の本発明は、前記アナログ電圧発生手段は、前記アナログランプ波の変化する電圧範囲を可変とする電圧調整手段を備えた請求項７乃至９のいずれか１項に記載の画像表示装置を特徴とする。
また請求項１１に記載の本発明は、前記アナログ電圧発生手段は、前記アナログランプ波に対して、前記各画素の電圧・光出射率特性に応じた前記画素データのガンマ補正を行わせるガンマ補正手段を備えた請求項７乃至１０のいずれか１項に記載の画像表示装置を特徴とする。
また請求項１２に記載の本発明は、前記ガンマ補正手段は、前記デジタル信号を入力して対応するｋビット（ｋ≧ｎ）のガンマ補正データを出力するガンマ補正データ記憶手段を備え、前記階段波生成手段は、前記ガンマ補正データを入力してアナログ電圧に変換するＤ／Ａ変換器を備えた請求項１１に記載の画像表示装置を特徴とする。

また請求項１３に記載の本発明は、前記画像表示素子は、シリコンバックプレーン上に液晶層とそれを駆動する電極を含む表示部を形成したリキッド・クリスタル・オン・シリコンである請求項７乃至１２のいずれか１項に記載の画像表示装置を特徴とする。
また請求項１４に記載の本発明は、前記画像データ生成手段は、１フレーム分の表示画像から所定の規則に従って選択した画素配列を１サブフレームとして対応する画素データを出力し、前記画像表示素子を照明する光源および照明装置と、前記画像表示素子からの出射光の光路を偏向する光路偏向手段と、前記光路偏向手段からの出射光を拡大して投射する投射光学装置を備え、前記画像表示素子において空間光変調された出射光の光路の偏向状態を前記サブフレームに対応して制御し、投射面上に表示位置がずれている状態の画像を表示することで、前記画像表示素子の画素数よりも見かけ上多い画素数の画像を表示する請求項７乃至１３のいずれか１項に記載の画像表示装置を特徴とする。

また請求項１５に記載の本発明は、前記画像データ生成手段は、１フレーム分の各色毎の表示画像を１サブフレームとして対応する画素データを出力し、光源と、該光源からの光を所定の波長ごとの色に分離し該分離された色の照明光を順次前記画像表示素子に入射する色分離素子と、前記画像表示素子からの出射光を拡大して投射する投射光学装置を備え、前記画像表示素子において前記入射光の色に対応するサブフレーム毎に空間光変調されて出射される光を前記投射面上で合成することでカラー画像を表示する請求項７乃至１３のいずれか１項に記載の画像表示装置を特徴とする。

本発明によれば、回路規模の増大を抑え低コストで、且つ高階調の画素駆動電圧を高速に書き込み可能な画像表示装置または画像表示装置の駆動回路を提供することが可能となる。

以下、図面を用いて本発明の実施形態について説明する。
図１は、本発明に基づく画像表示装置とその駆動回路の構成例を概略的に示したものであり、図２はその動作の一例を示すタイミングダイヤグラムである。なお、本実施形態では、画像表示素子は画面垂直方向に走査線数Ｎ、各走査線につき画素数Ｍの解像度を有するものとする。なお本実施例では画素データを３ビットとして説明しているが、本発明の主旨はそれに限るものではない。
図１に示すように、本実施形態の画像表示装置の駆動回路は、画像表示素子１０、画像データ生成回路２０、信号線駆動回路３０、デジタル信号生成回路４０、アナログ信号発生回路５０、走査線駆動回路６０、同期制御回路７０、及び基準電圧発生回路８０を備えている。

画像データ生成回路２０は１水平走査期間につき１走査線分の画素データＤｘを出力する。ここで画素データＤｘは、例えばＬ（１≦Ｌ≦Ｎ）番目の走査線上に位置する画素をＰ_1,L，Ｐ_2,L，…，Ｐ_M,Lとすると、それぞれの画素に対応する画素データＤ_1,L，Ｄ_2,L，…，Ｄ_M,Lを含み、同期クロックＨＣＫに同期して順次出力される。ここで１水平走査期間とは水平同期信号ＨＤの１周期期間を指す。なお、前述したとおり、画素データＤｘは、同期クロックＨＣＫの１周期で複数画素分のデータを同時に出力してもよい。
シフトレジスタ３１は、Ｄ_1,L，Ｄ_2,L，…，Ｄ_M,Lを同期信号ＨＣＫに同期して順次取り込む。ラッチ回路３２は、後述する別の同期クロックＣＣＫで水平同期信号ＨＤの立ち上がりを検知すると、１走査線分の全画素データであるシフトレジスタ３１の全出力を一斉に取り込み、コンパレータ３３に出力する。

デジタル信号生成回路４０は、制御信号ＣＥＮ、３ビットのデジタル信号ＤＲＭＰ及びＤＲＭＰの同期クロックＣＣＫを出力する。制御信号ＣＥＮは、同期クロックＣＣＫの立ち上がりで水平同期信号ＨＤの“Ｈ”レベルを検知すると“Ｈ”になり、デジタル信号ＤＲＭＰの値が“０”から順次増加していって“８”に変化するタイミングで“Ｌ”レベルに遷移する。
コンパレータ３３は、制御信号ＣＥＮが“Ｈ”レベルのとき、ラッチ回路３２からの全画素データをデジタル信号ＤＲＭＰと比較する。コンパレータ３３はまたラッチ回路３２からの画素データの各々に対応する出力Ｓ１〜ＳＭを有し、デジタル信号ＤＲＭＰと値の一致する画素データに対応する出力を、同期クロックＣＣＫの立ち上がり遷移に同期して“Ｈ”レベルから“Ｌ”レベルに遷移させ、それを保持する。

図２において信号Ｇ０〜Ｇ７はそれぞれ、デジタル信号ＤＲＭＰの値の“０”〜“７”と一致する画素データに対応するコンパレータ出力Ｓ１〜ＳＭのタイミング波形を示している。Ｓ１〜ＳＭも制御信号ＣＥＮと同様、水平同期信号ＨＤの“Ｈ”レベルを検知すると“Ｈ”レベルに戻る。
アナログ電圧発生回路５０は、デジタル信号ＤＲＭＰの値に同期して電圧値が時間的に変化するアナログランプ波ＡＲＭＰを生成し出力する。ここでアナログランプ波ＡＲＭＰは、図２の破線で示された、画素データの３ビットよりも少ない２ビットのステップ数（＝４）で電圧値がステップ状に変化する階段波をローパスフィルタ（フィルタ手段）によって、連続的に変化する電圧として生成されるものとしている。これによりアナログランプ波ＡＲＭＰは、クロックＣＣＫと組合せて、画素データと同じ３ビットのステップ数のアナログランプ波Ａ−ＡＲＭＰと等価になる。

このように、ｎビットの画素データに応じたタイミングのアナログランプ波の電圧値を対応する前記画素に供給することで所望の画像を表示させる画像表示装置またはその駆動回路において、アナログランプ波を２ⁿよりも少ないステップ数で電圧値が時間的に変化する階段波をフィルタ処理して生成するようにしたので、少ないステップ数でありながらそれを上回る階調数の画素データに対応した電圧値を画素に供給可能なアナログランプ波を容易に生成できるため、アナログ電圧発生手段のコストが大幅に低減されて低コストになり、且つ高品質の階調表示性能が得られる画像表示装置あるいはその駆動回路が実現される。

図３はローパスフィルタの構成例を示した図である。
この図３に示すローパスフィルタ５４は、Ｖｓｔは正電圧のとき、抵抗Ｒ１５とコンデンサＣ２によりフィルタリングされて出力され（ＬＶｓｔ）、増幅器５５によって適当なゲインで増幅されてＡＲＭＰとして出力される。このとき、時定数Ｒ１５×Ｃ２の値を適当に設定することにより、所望の電圧変化特性を示すＡＲＭＰが得られる。一方、Ｖｓｔが０Ｖに遷移すると、ダイオードＤ３が導通し、抵抗Ｒ１５とＲ１６の並列抵抗値とコンデンサＣ２によりＬＶｓｔの電圧値も減少して０Ｖに戻る。このときＲ１６の抵抗値が小さいほどはやく０Ｖに戻る。

なお、本実施形態においては、本発明のフィルタ手段を、図３に示すような具体的なローパスフィルタ５４を用いた構成例として示しているが、本発明の主旨としては伝送路や増幅器などの画像表示装置またはその駆動回路の一部または全部の構成手段が固有に持つ周波数特性をフィルタ手段として用いても良い。
このようにローパスフィルタとして、階段波の各電圧ステップ期間内においてアナログランプ波の電圧値が線形的に変化する積分回路を備えるようにしたので、画素データに対応した電圧値を画素に供給する制御が容易なアナログランプ波を生成でき、高品質の画像表示を安定に実現できる。

アナログスイッチ３４は、コンパレータ３３のコンパレータ出力Ｓｋ（１≦ｋ≦Ｍ）が“Ｈ”レベルのときはアナログランプ波ＡＲＭＰを画像表示素子に出力し、“Ｌ”レベルのときは遮断する。
走査線駆動回路６０は、１水平走査期間ごとに出力Ｒ１〜ＲＮを順次駆動して走査線を１本ずつ選択する。具体的にはＲ１〜ＲＮは、水平同期信号ＨＤの立ち上がり遷移に同期して順次“Ｈ”になり、制御信号ＣＥＮが“Ｌ”に遷移するのと同期して“Ｌ”に戻る。
画像表示素子１０は各画素に画素トランジスタが配置され、選択された走査線に接続されたトランジスタはゲートがＯＮしてアナログスイッチからのアナログランプ波ＡＲＭＰをそれぞれ対応する画素に供給する。
このように、アナログランプ波の電圧値に対応してｎビットのデジタル信号を生成し、画素データと前記デジタル信号を比較して一致するタイミングの電圧値を対応する画素に出力するようにしたので、簡単な構成で所望の画素電圧を各画素に出力することが可能となる。

なお、本実施形態では、デジタル信号生成回路４０、コンパレータ３３、及びアナログスイッチ３４により画素電圧出力手段が構成される。
また、例えば液晶を用いた画像表示素子などにおいて通常、供給される電圧値（Ｖ）に対する表示輝度（Ｔ；液晶の光透過率と同義語）の関係、すなわちＶ−Ｔ特性が非線形であるために、それを所望の特性に補正するための、いわゆるガンマ補正機能が必要なる。

Ｖ−Ｔ特性の一例を図１６に示す。本図をみてわかるとおり、液晶に与える電圧をゼロからＶ１，Ｖ２，…，と等間隔に変化させてもそれに対応する光透過率Ｔ０，Ｔ１，…，は比例して変化しない。
そこで、画像表示装置またはその駆動回路において、画像表示素子の特性を補正して最適な階調表示特性が得られる手段を提供する必要が生ずる。

図４は本実施形態のアナログ電圧発生回路の構成例を概略的に示したものであり、図５はその動作の一例を示すタイミングダイヤグラムである。
この図４に示すようにアナログ電圧発生回路５０は、カウンタ５１、ガンマデータメモリ５２、段階波生成手段であるＤ／Ａ変換器５３、ローパスフィルタ（ＬＰＦ）５４、及び増幅器５５を備えて構成される。
カウンタ５１は、水平同期信号“Ｌ”で制御信号ＣＥＮが“Ｈ”レベルのとき、クロックＣＣＫの立ち上がり遷移をカウントする。従って、ＣＣＮＴはデジタル信号ＤＲＭＰと実質的に同じである。カウント値ＣＣＮＴはガンマデータメモリ５２に入力される。ガンマデータメモリ５２には、カウント値ＣＣＮＴ即ちデジタル信号ＤＲＭＰに対してガンマ補正された値が記憶されている。つまり、ＤＲＭＰを読み出しアドレスとしてガンマデータメモリ５２に入力したときのその読み出し出力であるＧＤＲがガンマ補正後のデータとなる。Ｄ／Ａ変換器５３は、ガンマデータメモリ５２から読み出されたガンマ補正データＧＤＲを入力し、アナログ信号Ｖｓｔに変換して出力する。Ｖｓｔはローパスフィルタ（ＬＰＦ）５４においてフィルタ処理されて出力され（ＬＶｓｔ）、増幅器５５にて適正な電圧値に調整されてアナログランプ波ＡＲＭＰとして出力される。

このようにアナログランプ波に対して、表示素子の各画素の電圧・透過率特性に応じた前記画素データのガンマ補正を行わせるようにしたので、画像表示素子の特性を補正して最適な階調表示特性が得られるようになり、本来の高品位の画像表示が実現される。
さらに、デジタル信号に対応したガンマ補正データを記憶させたガンマデータメモリから読み出して対応するＤ／Ａ変換器に入力するようにしたので、ガンマ補正機能を容易に実現できる。
また、例えば液晶を用いた画像表示素子などにおいては、素子ごとに最適な駆動電圧範囲が異なる場合がある。そこで、画像表示装置またはその駆動回路において常に最適な駆動電圧範囲が得られる手段を提供する必要が生ずる。

図６は、図４におけるＬＰＦの他の構成例を示したものである。
この図６に示すＬＰＦ５４は、入力電圧Ｖｓｔの値と抵抗Ｒ１３とコンデンサＣ１による時定数Ｒ１３×Ｃ１に応じた傾きで出力電圧ＬＶｓｔが直線的に変化する積分回路である。即ち出力電圧ＬＶｓｔは、ｔをＶｓｔがある電圧から別の電圧に遷移した時点からの時間として式（１）のように表される。
ＬＶｓｔ＝−Ｖｓｔ・ｔ／（Ｒ１３×Ｃ１）・・・（１）
従って、時定数Ｒ１３×Ｃ１の値を適当に設定することにより所望の電圧変化特性を示すアナログランプ波ＡＲＭＰが得られる。なお、ダイオードＤ１は、入力電圧Ｖｓｔが負電圧のとき出力電圧ＬＶｓｔを０Ｖにクランプするためのものである。即ち、Ｖｓｔが負電圧になるとコンデンサＣ１に蓄積された電荷が放電を開始して出力電圧ＬＶｓｔは０Ｖに向かって遷移し始めるが、０Ｖをわずかでも上回るとダイオードＤ１が導通して電圧値をそこで固定する。これによって、ＬＶｓｔの電圧安定化が図られる。

図７は、図６を基にしたＬＰＦの他の構成例を示した図である。
図６との相違点は、抵抗１４及びダイオードＤ２が加わったことである。即ち、Ｖｓｔが負電圧になってコンデンサＣ１に蓄積された電荷が放電を開始し、出力電圧ＬＶｓｔが０Ｖに向かって遷移するときはダイオードＤ２が導通して抵抗Ｒ１４を通しても放電電流が流れるため、放電の時定数が小さくなって０Ｖに到達する時間が短縮される。これによってＬＶｓｔを確実に０Ｖにクランプすることができ、ＬＶｓｔの一層の電圧安定化が図られる。図８はこの場合のＡＲＭＰの波形例を示した図である。

次に、図９は、図４における増幅器５５の構成例を示した図である。
この図９に示すように増幅器５５は、プリアンプ回路９１、加算回路９２、及び反転加算回路９３を備えて構成される。
プリアンプ回路９１は、ローパスフィルタ５４からの出力ＬＶｓｔをオペアンプＯＰ１、抵抗Ｒ１及びＶＲ２で適当なレベルに増幅される（出力Ｖ１）。ここでＶＲ２は、出力電圧ＡＲＭＰを適当な電圧幅に調整するための可変抵抗である。
加算回路９２は、プリアンプ回路９１からの出力電圧Ｖ１と、画像表示素子１０の全画素に共通に印加されるコモン電圧Ｖｃｏｍをアナログ的に加算して出力する。即ち、Ｒ４＝Ｒ５＝Ｒ６、Ｒ８＝２・Ｒ７とすると出力電圧Ｖ２として、Ｖ２＝Ｖ１＋Ｖｃｏｍが得られる。

一方、反転加算回路９３は、コモン電圧からＶ１を引いた電圧Ｖ３を出力する。即ち、Ｒ９＝Ｒ１０＝Ｒ１１＝Ｒ１２とすると、出力電圧Ｖ３として、Ｖ３＝Ｖｃｏｍ−Ｖ１が得られる。
アナログスイッチ３４は、図１の同期制御回路７０からの制御信号Ｓに基づいて加算回路９２からの出力電圧Ｖ２と反転加算回路９３からの出力電圧Ｖ３を所定の周期例えば１フレーム毎に交互に選択してアナログランプ波ＡＲＭＰとして出力する。これにより、画像表示素子１０が液晶を用いた素子である場合には液晶を交流駆動して動作信頼性を確保することができる。図１０は交流化されたアナログランプ波の波形例を示したものである。
このようにアナログランプ波の変化する電圧範囲を可変とするようにしたので、例えば表示素子ごとに最適な駆動電圧範囲が異なる場合でも常に最適な駆動電圧範囲が得られ、良好な画像品質が容易に実現できる。

図１１は、本実施形態の画像表示装置における画像表示素子の一例として、シリコンバックプレーン上に液晶層とそれを駆動する電極を含む表示部を形成したリキッド・クリスタル・オン・シリコンの構成例を模式的に示した図である。
即ち、リキッド・クリスタル・オン・シリコン（ＬＣＯＳ（Liquid Crystal On Silicon））は液晶を封入する上下基板のうち一方にシリコン基板が用いられている。シリコン基板を用いているために通常の半導体デバイスと同様の微細加工プロセスが使用でき、画素トランジスタだけでなく、図１におけるシフトレジスタ３１、ラッチ回路３２、コンパレータ３３、アナログスイッチ３４、走査線駆動回路６０なども同一基板上に構成することができ、小型で低コストの駆動回路が実現できる。
つまり、画像表示素子としてシリコンバックプレーン上に液晶層とそれを駆動する電極を含む表示部を形成したリキッド・クリスタル・オン・シリコンを用いたので、シリコンバックプレーン上に高速動作が求められるシフトレジスタやコンパレータなどを構成することで、高速に画像データの書き込みが可能な画像表示装置が容易に実現することが可能となる。

図１２は、本実施形態の投射型画像表示装置の構成例を概略的に示した図である。
図１２において、インテグレータ光学系１０１は、例えばフライアイレンズアレイで構成されており、光源１０２からの光を均一化する。コンデンサレンズ１０３は、照明光を空間光変調素子１０４に集光、照明するためのものである。ここで、空間光変調素子１０４は反射型液晶パネルであり、例えば図１１に示すＬＣＯＳである。
表示制御回路１０５は、図１、図３、図４、図６または図７に示す回路を備え、良好なガンマ補正機能を有する。空間光変調素子１０４は、表示制御回路１０５からの画像データに基づき各画素に入射される照明光を変調する。空間光変調素子１０４で空間光変調された照明光は画像光として光路偏向素子１０６に入射し、画像光が画素の配列方向に設定された量だけシフトされるように偏向される。光路偏向動作は偏向素子駆動回路１０７によって制御される。なお、偏光ビームスプリッター１０８は、照明光と画像光を分離するためのものである。

光路偏向素子１０６からの出射光は投射レンズで拡大されスクリーンに投射される。
光路偏向量は画素ピッチの整数分の１であることが好ましい。画素の配列方向に対して２倍の画像増倍を行う場合は画素ピッチの１／２にし、４倍の画素増倍を行う場合は画素ピッチの１／４にすることが好ましい。いずれの場合も、切り替えられる偏向方向の数に応じて画像フレームを時間的に分割した複数のサブフレームで構成し、各サブフレームごとに光路偏向素子を作用させ、光路偏向素子１０６の作用状態に応じた表示位置に対応する画像情報を画像表示素子１０に表示させることで、見かけ上高精細な画像を表示することが出来る。つまり、光路偏光素子により、画像表示素子の画素数よりも見かけ上多い画素数の画像を表示するようにしたので、高解像で且つ高画像品質の画像表示装置が低コストに実現される。
なお、本実施形態ではＬＣＯＳのように反射型の画像表示素子１０を空間光変調素子１０４として用いた構成を例に説明したが、透過型の画像表示素子を用いた構成例も可能である。

図１３は、本実施形態の投射型画像表示装置の他の構成例を概略的に示した図である。なお、図１２と同一部位には同一符号を付して詳細な説明は省略する。
光源１０２より出射した照明光は、集光レンズ１１１によって絞られ、その焦点位置付近に配置された回転色分離円盤１１２に入射される。
回転色分離円盤１１２は、図１４に示すように、所定の波長域ごとに３分割した赤色透過領域Ｒ、緑色透過領域Ｇ及び青色透過領域Ｂに分かれており、照射光を所定の波長域を持つ光束に色分離する。各々の領域は多層の誘電体薄膜などよりなるフィルタで構成されている。
この回転色分離円盤１１２は、モータ１１３の回転軸１１４を中心に回転され、後述する表示画像データ出力に同期して照明光を入射位置の波長域に対応する色だけを透過して空間光変調素子１０４に入射させる。ここでも空間光変調素子１０４は反射型画像表示素子としている。

表示制御回路１０５は、図１、図３、図４、図６または図７に示す回路を備え、良好なガンマ補正処理を施された画像データをＲＧＢ各色ごとに順次出力する。空間光変調素子１０４は表示制御回路１０５からの表示画像データに基づき各画素に入射される照明光を変調する。空間光変調素子１０４で空間光変調された照明光は、画像光として出射され、投射レンズ１０９でスクリーン面上に拡大投射される。なお、偏光ビームスプリッター１０８は、照明光と画像光を分離するためのである。
これにより、１フレームを各色毎に時分割表示するようにしたので、高画像品質で一層低コストのカラー画像表示装置が実現される。

なお、本実施形態においても、反射型の液晶パネルを用いた構成を例に説明したが、透過型の液晶パネルを用いた構成例も可能であることは言うまでも無い。

本発明に基づく画像表示装置とその駆動回路の構成例を概略的に示した図である。 図１に示した駆動回路の動作の一例を示すタイミングダイヤグラムである。 ローパスフィルタの構成例を示した図である。 本実施形態のアナログ電圧発生回路の構成例を概略的に示した図である。 図４に示したアナログ電圧発生回路の動作の一例を示すタイミングダイヤグラムである。 ＬＰＦの他の構成例を示した図である。 ＬＰＦの他の構成例を示した図である。 図７に示したＬＰＦを備えた場合のＡＲＭＰの波形例を示した図である。 図４に示した増幅器５５の構成例を示した図である。 交流化されたアナログランプ波の波形例を示した図である。 本実施形態の画像表示装置における画像表示素子の一例として、シリコンバックプレーン上に液晶層とそれを駆動する電極を含む表示部を形成したＬＣＯＳの構成例を模式的に示した図である。 本実施形態の投射型画像表示装置の構成例を概略的に示した図である。 本実施形態の投射型画像表示装置の他の構成例を概略的に示した図である。 図１３に示した回転色分離円盤の説明図である。 液晶表示パネルの構成例を示した図である。 電圧値（Ｖ）に対する表示輝度（Ｔ）との関係を示すＶ−Ｔ特性の一例を示した図である。

符号の説明

１０…画像表示素子、２０…画像データ生成回路、３０…信号線駆動回路、３１…シフトレジスタ、３２…ラッチ回路、３３…コンパレータ、３４…アナログスイッチ、４０…デジタル信号生成回路、５０…アナログ電圧発生回路、５１…カウンタ、５２…ガンマデータメモリ、５３…Ｄ／Ａ変換器、５４…ローパスフィルタ、５５…増幅器、６０…走査線駆動回路、７０…同期制御回路、８０…基準電圧発生回路、９１…プリアンプ回路、９２…加算回路、９３…反転加算回路、１０１…インテグレータ光学系、１０２…光源、１０３…コンデンサレンズ、１０４…空間光変調素子、１０５…表示制御回路、１０６…光路偏向素子、１０７…偏向素子駆動回路、１０８…偏光ビームスプリッター、１０９…投射レンズ、１１１…集光レンズ、１１２…回転色分離円盤、１１３…モータ、１１４…回転軸

Claims (15)

1. 複数の画素の各々に対応するｎビットの画素データを生成する画像データ生成手段と、所定の範囲で電圧値が周期的に変化するアナログランプ波を生成するアナログ電圧発生手段と、前記画素データに応じたタイミングで前記アナログランプ波の電圧値を対応する前記画素に供給する画素電圧出力手段と、を備えた画像表示装置の駆動回路において、
   前記アナログ電圧発生手段は、２ⁿよりも少ないステップ数で電圧値が時間的に変化する階段波を生成する階段波生成手段と、前記階段波をフィルタ処理するフィルタ手段と、を備え、
   前記画素電圧出力手段は、前記アナログランプ波の１周期期間に、前記ｎビットの画素データに応じた２ⁿ回のタイミングで前記アナログランプ波の電圧値を対応する前記画素に供給することを特徴とする画像表示装置の駆動回路。
2. 前記画素電圧出力手段は、前記アナログランプ波の電圧値に対応したｎビットのデジタル信号を生成するデジタル信号生成手段、前記画素データと前記デジタル信号を比較するコンパレータ、及び前記画素データと前記デジタル信号が一致するタイミングでの前記アナログランプ波の電圧値を、対応する前記画素に出力するスイッチ手段を備えたことを特徴とする請求項１に記載の画像表示装置の駆動回路。
3. 前記フィルタ手段は、前記階段波の各電圧ステップ期間内において前記アナログランプ波の電圧値が線形的に変化する積分回路を備えたことを特徴とする請求項１又は２に記載の画像表示装置の駆動回路。
4. 前記アナログ電圧発生手段は、前記アナログランプ波の変化する電圧範囲を可変とする電圧調整手段を備えたことを特徴とする請求項１乃至３のいずれか１項に記載の画像表示装置の駆動回路。
5. 前記アナログ電圧発生手段は、前記アナログランプ波に対して、前記各画素の電圧・光出射率特性に応じた前記画素データのガンマ補正を行わせるガンマ補正手段を備えたことを特徴とする請求項１乃至４のいずれか１項に記載の画像表示装置の駆動回路。
6. 前記ガンマ補正手段は、前記デジタル信号を入力して対応するｋビット（ｋ≧ｎ）のガンマ補正データを出力するガンマ補正データ記憶手段を備え、前記階段波生成手段は、前記ガンマ補正データを入力してアナログ電圧に変換するＤ／Ａ変換器を備えたことを特徴とする請求項５に記載の画像表示装置の駆動回路。
7. 一方を全画素共通に設けけられた１つの共通電極、もう一方を画素毎に設けられた画素電極で挟持され、各々前記画素電極に供給される電圧値に応じた画像を表示する複数の画素を有する画像表示素子と、前記複数の画素の各々に対応するｎビットの画素データを生成する画像データ生成手段と、所定の範囲で電圧値が周期的に変化するアナログランプ波を生成するアナログ電圧発生手段と、前記画素データに応じたタイミングでの前記アナログランプ波の電圧値を対応する前記画素に供給する画素電圧出力手段と、を備えた画像表示装置において、
   前記アナログ電圧発生手段は、２ⁿよりも少ないステップ数で電圧値が時間的に変化する階段波を生成する階段波生成手段と、前記階段波をフィルタ処理するフィルタ手段と、を備え、
   前記画素電圧出力手段は、前記アナログランプ波の１周期期間に、前記ｎビットの画素データに応じた２ⁿ回のタイミングで前記アナログランプ波の電圧値を対応する前記画素に供給することを特徴とする画像表示装置。
8. 前記画素電圧出力手段は、前記アナログランプ波の電圧値に対応したｎビットのデジタル信号を生成するデジタル信号生成手段、前記画素データと前記デジタル信号を比較するコンパレータ、及び前記画素データと前記デジタル信号が一致するタイミングでの前記アナログランプ波の電圧値を、対応する前記画素に出力するスイッチ手段を備えたことを特徴とする請求項７に記載の画像表示装置。
9. 前記フィルタ手段は、前記階段波の各電圧ステップ期間内において前記アナログランプ波の電圧値が線形的に変化する積分回路を備えたことを特徴とする請求項７又は８に記載の画像表示装置。
10. 前記アナログ電圧発生手段は、前記アナログランプ波の変化する電圧範囲を可変とする電圧調整手段を備えたことを特徴とする請求項７乃至９のいずれか１項に記載の画像表示装置。
11. 前記アナログ電圧発生手段は、前記アナログランプ波に対して、前記各画素の電圧・光出射率特性に応じた前記画素データのガンマ補正を行わせるガンマ補正手段を備えたことを特徴とする請求項７乃至１０のいずれか１項に記載の画像表示装置。
12. 前記ガンマ補正手段は、前記デジタル信号を入力して対応するｋビット（ｋ≧ｎ）のガンマ補正データを出力するガンマ補正データ記憶手段を備え、前記階段波生成手段は、前記ガンマ補正データを入力してアナログ電圧に変換するＤ／Ａ変換器を備えたことを特徴とする請求項１１に記載の画像表示装置。
13. 前記画像表示素子は、シリコンバックプレーン上に液晶層とそれを駆動する電極を含む表示部を形成したリキッド・クリスタル・オン・シリコンであることを特徴とする請求項７乃至１２のいずれか１項に記載の画像表示装置。
14. 前記画像データ生成手段は、１フレーム分の表示画像から所定の規則に従って選択した画素配列を１サブフレームとして対応する画素データを出力し、前記画像表示素子を照明する光源および照明装置と、前記画像表示素子からの出射光の光路を偏向する光路偏向手段と、前記光路偏向手段からの出射光を拡大して投射する投射光学装置を備え、前記画像表示素子において空間光変調された出射光の光路の偏向状態を前記サブフレームに対応して制御し、投射面上に表示位置がずれている状態の画像を表示することで、前記画像表示素子の画素数よりも見かけ上多い画素数の画像を表示することを特徴とする請求項７乃至１３のいずれか１項に記載の画像表示装置。
15. 前記画像データ生成手段は、１フレーム分の各色毎の表示画像を１サブフレームとして対応する画素データを出力し、光源と、該光源からの光を所定の波長ごとの色に分離し該分離された色の照明光を順次前記画像表示素子に入射する色分離素子と、前記画像表示素子からの出射光を拡大して投射する投射光学装置を備え、前記画像表示素子において前記入射光の色に対応するサブフレーム毎に空間光変調されて出射される光を前記投射面上で合成することでカラー画像を表示することを特徴とする請求項７乃至１３のいずれか１項に記載の画像表示装置。

Images