JP5365098B2

JP5365098B2 - 表示装置及びその表示駆動方法

Info

Publication number: JP5365098B2
Application number: JP2008216104A
Authority: JP
Inventors: 知巳神尾
Original assignee: Casio Computer Co Ltd
Current assignee: Casio Computer Co Ltd
Priority date: 2008-08-26
Filing date: 2008-08-26
Publication date: 2013-12-11
Anticipated expiration: 2028-08-26
Also published as: JP2010054527A

Description

本発明は、アクティブマトリクス方式の表示装置及びその表示駆動方法に関する。

液晶表示装置等に用いられるアクティブマトリクス方式の表示装置では、表示部の行方向に対して配設される複数の走査信号線と表示部の列方向に対して配設される複数のデータ信号線との交点近傍に表示画素を接続し、該表示画素に所定の電圧を印加することで表示を行っている。従来の表示装置では、各表示画素のそれぞれに対応するデータ信号線と走査信号線とを必要としている。したがって、データ信号線に接続され該データ信号線を駆動するためのソースドライバの出力端子数（ソースドライバとデータ信号線との接続端子数）もデータ信号線の本数分必要であるとともに、走査信号線に接続され該走査信号線を駆動するためのゲートドライバの出力端子数（ゲートドライバと走査信号線との接続端子数）も走査信号線の本数分必要であった。

出力端子数（接続端子数）の総計を減らす提案の１つとして、例えば特許文献１の手法がある。特許文献１では、１本のデータ信号線の両側に２つのＴＦＴを設けるとともに、これら２つのＴＦＴの一方に第１走査信号線を接続し、また、他方のＴＦＴに第２走査信号線を接続している。さらに、４画素分の画像信号を印加する画像出力回路を設けるとともに、このデータ信号線に印加する画像信号を切り替える第１スイッチング素子と第２スイッチング素子を設け、第１制御線と第２制御線からの制御信号によって前記第１スイッチング素子と第２スイッチング素子の切り替えを行うことで、１本のデータ信号線を２つのＴＦＴ、即ち２つの表示画素で共用できるようにしている。即ち、比較的行数が少なく設計される画素行に対応させて走査信号線の数を２倍とする代わりに、比較的列数が多く設計される画素列に対応させてデータ信号線の数を１／２にすることで出力端子数の総計が増加することを防止している。

特開２００６−２０１３１５号公報

しかし、特許文献１の手法では、上述したようにデータ信号線の本数を１行分の表示画素の数に対して半分の本数にすることが可能であるが、走査信号線の本数が１列分の表示画素の数に対して２倍の本数だけ必要となり、必ずしも出力端子数（接続端子数）の総計を削減することが可能なものではない。

本発明は、上記の事情に鑑みてなされたもので、走査信号線の本数を大幅には増大させずにデータ信号線の本数を削減することができる表示装置及びその表示駆動方法を提供することを目的とする。

上記の目的を達成するために、請求項１に記載の表示装置は、走査信号線とデータ信号線との交点に対応させて配置された第１の画素電極と、
前記データ信号線に供給される階調信号が前記第１の画素電極を介して印加される第２の画素電極と、
前記データ信号線に供給される階調信号が前記第１の画素電極と第２の画素電極とを直列的に介して印加される第３の画素電極と、
前記データ信号線と前記第１の画素電極との間の導通／非導通を切り換える第１のスイッチング素子と、
前記第１の画素電極と前記第２の画素電極との間の導通／非導通を切り換える第２のスイッチング素子と、
前記第２の画素電極と前記第３の画素電極との間の導通／非導通を切り換える第３のスイッチング素子と、を備え、
前記第１の画素電極と前記第２の画素電極と前記第３の画素電極とが同一の画素行として配置されていて、
一の水平期間を時系列で第１乃至第３の水平期間に分割したときに、前記一の水平期間の第１の水平期間において、第４の画素行の前記第３の画素電極に保持させる階調信号を前記データ信号線に供給した後に、前記一の水平期間の第２の水平期間において、前記第４の画素行とは異なる第３の画素行の前記第２の画素電極に保持させる階調信号を前記データ信号線に供給し、さらにその後に、前記一の水平期間の第３の水平期間において、前記第４の画素行及び第３の画素行とは異なる第２の画素行の前記第１の画素電極に保持させる階調信号を前記データ信号線に供給し、
前記一の水平期間の直前の水平期間を時系列で第１乃至第３の水平期間に分割したときに、前記直前の水平期間の第１の水平期間において、第３の画素行の前記第３の画素電極に保持させる階調信号を前記データ信号線に供給した後に、前記直前の水平期間の第２の水平期間において、前記第２の画素行の前記第２の画素電極に保持させる階調信号を前記データ信号線に供給し、さらにその後に、前記直前の水平期間の第３の水平期間において、前記第４の画素行、第３の画素行、及び、第２の画素行とは異なる第１の画素行の前記第１の画素電極に保持させる階調信号を前記データ信号線に供給し、
前記一の水平期間の直後の水平期間を時系列で第１乃至第３の水平期間に分割したときに、前記直後の水平期間の第１の水平期間において、前記第４の画素行、第３の画素行、第２の画素行、及び、第１の画素行とは異なる第５の画素行の前記第３の画素電極に保持させる階調信号を前記データ信号線に供給した後に、前記直後の水平期間の第２の水平期間において、前記第４の画素行の前記第２の画素電極に保持させる階調信号を前記データ信号線に供給し、さらにその後に、前記直前の水平期間の第３の水平期間において、前記第３の画素行の前記第１の画素電極に保持させる階調信号を前記データ信号線に供給する信号側駆動回路と、
前記直前の水平期間の第２の水平期間から前記一の水平期間の第１の水平期間にかけて連続的に、前記第３の画素行の第１のスイッチング素子、前記第４の画素行の第２のスイッチング素子及び前記第５の画素行の第３のスイッチング素子をそれぞれ前記導通とし、
前記直前の水平期間の第３の水平期間から前記一の水平期間の第２の水平期間にかけて連続的に、前記第２の画素行の第１のスイッチング素子及び前記第３の画素行の第２のスイッチング素子及び前記第４の画素行の第３のスイッチング素子をそれぞれ前記導通とし、
前記一の水平期間の第１の水平期間から前記一の水平期間の第３の水平期間にかけて連続的に、前記第１の画素行の第１のスイッチング素子を前記導通とするとともに前記第２の画素行の第２のスイッチング素子及び前記第３の画素行の第３のスイッチング素子をそれぞれ前記導通とする走査側駆動回路と、
をさらに備えたことを特徴とする。

また、請求項２に記載の表示駆動方法は、走査信号線とデータ信号線との交点に対応させて配置された第１の画素電極と、前記データ信号線に供給される階調信号が前記第１の画素電極を介して印加される第２の画素電極と、前記データ信号線に供給される階調信号が前記第１の画素電極と第２の画素電極とを直列的に介して印加される第３の画素電極と、前記データ信号線と前記第１の画素電極との間の導通／非導通を切り換える第１のスイッチング素子と、前記第１の画素電極と前記第２の画素電極との間の導通／非導通を切り換える第２のスイッチング素子と、前記第２の画素電極と前記第３の画素電極との間の導通／非導通を切り換える第３のスイッチング素子と、を備え、前記第１の画素電極と前記第２の画素電極と前記第３の画素電極とが同一の画素行として配置された表示装置の表示駆動方法であって、
一の水平期間を時系列で第１乃至第３の水平期間に分割したときに、前記一の水平期間の第１の水平期間において、第４の画素行の前記第３の画素電極に保持させる階調信号を前記データ信号線に供給した後に、前記一の水平期間の第２の水平期間において、前記第４の画素行とは異なる第３の画素行の前記第２の画素電極に保持させる階調信号を前記データ信号線に供給し、さらにその後に、前記一の水平期間の第３の水平期間において、前記第４の画素行、及び、第３の画素行とは異なる第２の画素行の前記第１の画素電極に保持させる階調信号を前記データ信号線に供給し、
前記一の水平期間の直前の水平期間を時系列で第１乃至第３の水平期間に分割したときに、前記直前の水平期間の第１の水平期間において、第３の画素行の前記第３の画素電極に保持させる階調信号を前記データ信号線に供給した後に、前記直前の水平期間の第２の水平期間において、前記第２の画素行の前記第２の画素電極に保持させる階調信号を前記データ信号線に供給し、さらにその後に、前記直前の水平期間の第３の水平期間において、前記第４の画素行、第３の画素行、及び、第２の画素行とは異なる第１の画素行の前記第１の画素電極に保持させる階調信号を前記データ信号線に供給し、
前記一の水平期間の直後の水平期間を時系列で第１乃至第３の水平期間に分割したときに、前記直後の水平期間の第１の水平期間において、前記第４の画素行、第３の画素行、第２の画素行、及び、乃至第１の画素行とは異なる第５の画素行の前記第３の画素電極に保持させる階調信号を前記データ信号線に供給した後に、前記直後の水平期間の第２の水平期間において、前記第４の画素行の前記第２の画素電極に保持させる階調信号を前記データ信号線に供給し、さらにその後に、前記直前の水平期間の第３の水平期間において、前記第３の画素行の前記第１の画素電極に保持させる階調信号を前記データ信号線に供給する信号側駆動ステップと、
前記直前の水平期間の第２の水平期間から前記一の水平期間の第１の水平期間にかけて連続的に、前記第３の画素行の第１のスイッチング素子、前記第４の画素行の第２のスイッチング素子及び前記第５の画素行の第３のスイッチング素子をそれぞれ前記導通とし、
前記直前の水平期間の第３の水平期間から前記一の水平期間の第２の水平期間にかけて連続的に、前記第２の画素行の第１のスイッチング素子及び前記第３の画素行の第２のスイッチング素子及び前記第４の画素行の第３のスイッチング素子をそれぞれ前記導通とし、
前記一の水平期間の第１の水平期間から前記一の水平期間の第３の水平期間にかけて連続的に、前記第１の画素行の第１のスイッチング素子を前記導通とするとともに前記第２の画素行の第２のスイッチング素子及び前記第３の画素行の第３のスイッチング素子をそれぞれ前記導通とする走査側駆動ステップと、を有することを特徴とする。

本発明によれば、走査線の本数を大幅には増大させずにデータ信号線の本数を削減することができる。

以下、図面を参照して本発明の実施形態を説明する。本発明に係る表示装置１の概略全体構成は図１に示すように、表示パネル１０と、ソースドライバ２０と、ゲートドライバ３０と、画素データ発生回路４０と、コモン電圧生成回路５０と、タイミング制御回路６０と、電源発生回路７０とを有している。

表示パネル１０は、図２に示すように、対向配置され、シール材１５により接着された２枚の透明基板間１６、１７に液晶ＬＣが挟持された構成となっている。そして、一方の基板１６には、行方向に延伸配設された複数の走査信号線Ｇ（例えばｎ本の走査信号線）と、列方向に延伸配設された複数のデータ信号線Ｓ（例えばｍ本のデータ信号線）と、それぞれが各表示画素Ｐに対応するようにマトリクス状に配置された複数の画素電極Ｅと、それぞれに対応する画素電極Ｅにソース電極が接続された複数の薄膜トランジスタ（ＴＦＴ）を有して構成されている。また、他方の基板１７には、各表示画素Ｐ間で共通の電位に設定される共通電極１８が各画素電極Ｅと対向するように形成されている。なお、画素電極Ｅ及び共通電極１８の対向面側にはそれぞれ液晶の初期配向を規定する配向膜１３、１４が形成されている。

また、表示パネル１０では、図３に示すように、行方向に延伸配設された複数の走査信号線Ｇ（ｊ）と列方向に延伸配設された複数のデータ信号線Ｓ（ｉ）とは、互いに交差するように、より具体的には直交するように配設されている。そして、走査信号線Ｇ（ｊ）とデータ信号線Ｓ（ｉ）との各交点（ｉ，ｊ）に対応するように、緑色成分に対応する第１の表示画素Ｐ（ｉ，ｊ，ｇ）と赤色成分に対応する第２の表示画素Ｐ（ｉ，ｊ，ｒ）と青色成分に対応する第３の表示画素Ｐ（ｉ，ｊ，ｂ）とが走査信号線Ｇ（ｊ）の延伸方向に連続するように形成されている。即ち、表示パネル１０の各画素行では、第１の表示画素Ｐ（ｉ，ｊ，ｇ）と第２の表示画素Ｐ（ｉ，ｊ，ｒ）と第３の表示画素Ｐ（ｉ，ｊ，ｂ）とが順に繰り返すように配置されている。また、各画素列では、第１の表示画素Ｐ（ｉ，ｊ，ｇ）、第２の表示画素Ｐ（ｉ，ｊ，ｒ）または第３の表示画素Ｐ（ｉ，ｊ，ｂ）の何れかが連続するように配置されている。ここで、ｉ＝１，２，・・・，ｍ、ｊ＝１，２，・・・，ｎ。

緑色成分に対応する第１の表示画素Ｐ（ｉ，ｊ，ｇ）は、第１の画素電極Ｅ（ｉ，ｊ，ｇ）と第１の薄膜トランジスタＴ（ｉ，ｊ，ｇ）とが形成され、第１の画素電極Ｅ（ｉ，ｊ，ｇ）が第１の薄膜トランジスタＴ（ｉ，ｊ，ｇ）のソース電極に接続されている。そして、第１の薄膜トランジスタＴ（ｉ，ｊ，ｇ）は、ゲート電極が走査信号線Ｇ（ｊ+２）に、ドレイン電極がデータ信号線Ｓ（ｉ）に、それぞれ接続されている。

また、赤色成分に対応する第２の表示画素Ｐ（ｉ，ｊ，ｒ）は、第２の画素電極Ｅ（ｉ，ｊ，ｒ）と第２の薄膜トランジスタＴ（ｉ，ｊ，ｒ）とが形成され、第２の画素電極Ｅ（ｉ，ｊ，ｒ）が第２の薄膜トランジスタＴ（ｉ，ｊ，ｒ）のソース電極に接続されている。そして、第２の薄膜トランジスタＴ（ｉ，ｊ，ｒ）は、ゲート電極が走査信号線Ｇ（ｊ＋１）に、ドレイン電極が同一の画素行に隣接配置される第１の画素電極Ｅ（ｉ，ｊ，ｇ）に、それぞれ接続されている。即ち、第２の表示画素Ｐ（ｉ，ｊ，ｒ）は、データ信号線Ｓ（ｉ）に供給される階調信号が同一の画素行として隣接配置される第１の画素電極Ｅ（ｉ，ｊ，ｇ）を介して第２の画素電極Ｅ（ｉ，ｊ，ｒ）に書き込まれるように構成されている。

また、青色成分に対応する第３の表示画素Ｐ（ｉ，ｊ，ｂ）は、第３の画素電極Ｅ（ｉ，ｊ，ｂ）と第３の薄膜トランジスタＴ（ｉ，ｊ，ｂ）とが形成され、第３の画素電極Ｅ（ｉ，ｊ，ｂ）が第３の薄膜トランジスタＴ（ｉ，ｊ，ｂ）のソース電極に接続されている。そして、第３の薄膜トランジスタＴ（ｉ，ｊ，ｂ）は、ゲート電極が走査信号線Ｇ（ｊ）に、ドレイン電極が同一の画素行として隣接配置される第２の画素電極Ｅ（ｉ，ｊ，ｒ）に、それぞれ接続されている。即ち、第３の表示画素Ｐ（ｉ，ｊ，ｂ）は、データ信号線Ｓ（ｉ）に供給される階調信号が同一の画素行として隣接配置される第２の画素電極Ｅ（ｉ，ｊ，ｒ）とさらにそれに隣接配置される第１の画素電極Ｅ（ｉ，ｊ，ｇ）とを直列的に介して第３の画素電極Ｅ（ｉ，ｊ，ｂ）に書き込まれるように構成されている。

ここで、緑色成分に対応する第１の表示画素Ｐ（ｉ，ｊ，ｇ）には、第１の画素電極Ｅ（ｉ，ｊ，ｇ）に対応するように、他方の基板１７側に緑色成分のカラーフィルタＦｇが形成されている。また、赤色成分に対応する第１の表示画素Ｐ（ｉ，ｊ，ｒ）には、第２の画素電極Ｅ（ｉ，ｊ，ｒ）に対応するように、他方の基板１７側に赤色成分のカラーフィルタＦｒが形成されている。また、青色成分に対応する第３の表示画素Ｐ（ｉ，ｊ，ｂ）には、第３の画素電極Ｅ（ｉ，ｊ，ｂ）に対応するように、他方の基板１７側に青色成分のカラーフィルタＦｂが形成されている。

即ち、表示パネル１０は、走査信号線の延伸方向に連続して配置される、緑色成分に対応する第１の表示画素Ｐ（ｉ，ｊ，ｇ）と赤色成分に対応する第１の表示画素Ｐ（ｉ，ｊ，ｒ）と青色成分に対応する第３の表示画素Ｐ（ｉ，ｊ，ｂ）との３つの表示画素をそれぞれ副画素とすることによってカラー表現が可能な１画素を構成している。そして、表示パネル１０では、表示画素３列に対して１本のデータ信号線が割り当てられるように、また、データ信号線毎に、映像信号が有する３つの異なる色成分（緑色成分、赤色成分、青色成分）が割り当てられるように構成されている。そして、このような表示パネル１０の画素構成では、表示画素の各列に対して１本のデータ信号線を割り当てる場合と比較して、データ信号線の本数を１／３とすることが可能である。換言すると、１行分の表示画素数に対してデータ信号線の本数を１／３とすることが可能である。またこのとき、走査信号線の本数を大幅に増加させる必要はない。即ち、例えば表示画素が２４０行であれば、走査信号線の本数は２４０＋２本とすればよく、走査信号線の本数を１列分の表示画素数と大凡等しくすることができる。なお、各表示画素には共通電極１８とともにコモン信号Ｖｃｏｍが供給される補助容量電極４８が形成され、当該表示画素の画素電極と補助容量電極とにより補助容量Ｃｓが形成されている。

ソースドライバ２０は、各データ信号線Ｓ（ｉ）が接続され、タイミング制御回路６０から出力される水平制御信号（クロック信号、スタート信号、ラッチ動作制御信号等）に基づいて、画素データ発生回路４０から供給される各表示画素に対応する画素データを所定の単位で取り込み、この取り込んだ画素データに対応する階調信号を所定のタイミングでデータ信号線に供給する。

ゲートドライバ３０は、各走査信号線Ｇ（ｊ）が接続され、タイミング制御回路６０からの垂直制御信号を受け、走査信号線Ｇ（ｊ）に接続された第１の薄膜トランジスタＴ（ｉ，ｊ，ｇ）、第２の薄膜トランジスタＴ（ｉ，ｊ，ｒ）及び第３の薄膜トランジスタＴ（ｉ，ｊ，ｂ）をオン又はオフするための走査信号を走査信号線Ｇ（ｊ）に供給する。

画素データ発生回路４０は、例えば表示装置１の外部から供給されるカラー映像信号（アナログ又はデジタル）から各表示画素に対応させて、例えば緑色成分、赤色成分及び青色成分の画素データを生成してソースドライバ２０に出力する。ここで、画素データ発生回路４０には、所定期間（例えば、１フレームや１フィールド、１ライン）毎にタイミング制御回路６０から反転信号（ＦＲＰ）が入力される。画素データ発生回路４０は、反転信号が入力される毎にソースドライバ２０に出力する画素データのビット値を反転する。このようにして所定期間毎に画素データのビット値を反転させることにより、表示画素に印加される階調信号の極性を所定期間毎に反転させる。これにより、各表示画素における液晶への印加電圧を交流駆動することが可能である。

コモン電圧生成回路５０は、タイミング制御回路６０から出力される反転信号に基づいて、所定期間毎に極性が反転するコモン信号Ｖｃｏｍを生成して共通電極１８に供給する。

タイミング制御回路６０は、垂直制御信号、水平制御信号、反転信号等の各種の制御信号を生成し、例えば、反転信号を画素データ発生回路４０及びコモン信号生成回路５０に、垂直制御信号をゲートドライバ３０に、水平制御信号をソースドライバ２０に出力する。

電源発生回路７０は、走査信号を生成するために必要な電源電圧Ｖｇｈ、Ｖｇｌを生成してゲートドライバ３０に供給するとともに、階調信号を生成するために必要な電源電圧Ｖｓｈを生成してソースドライバ２０に供給する。また、電源発生回路７０は、ロジック電源Ｖｃｃを生成してソースドライバ２０及びゲートドライバ３０に供給する。

次に、図４に示すタイミングチャートに基づいて表示装置１の動作について説明する。ここで、図４においては、上から順に、データ信号線Ｓ（ｉ）に供給される階調信号、１段目の走査信号線Ｇ（１）に供給される走査信号、２段目の走査信号線Ｇ（２）に供給される走査信号、３段目の走査信号線Ｇ（３）に供給される走査信号、４段目の走査信号線Ｇ（４）に供給される走査信号、５段目の走査信号線Ｇ（５）に供給される走査信号、６段目の走査信号線Ｇ（６）に供給される走査信号、１段目の画素行に対応する第１の画素電極Ｅ（ｉ，１，ｇ）における階調信号の印加状態、１段目の画素行に対応する第２の画素電極Ｅ（ｉ，１，ｒ）における階調信号の印加状態、１段目の画素行に対応する第３の画素電極Ｅ（ｉ，１，ｂ）における階調信号の印加状態、２段目の画素行に対応する第１の画素電極Ｅ（ｉ，２，ｇ）における階調信号の印加状態、２段目の画素行に対応する第２の画素電極Ｅ（ｉ，２，ｒ）における階調信号の印加状態、２段目の画素行に対応する第３の画素電極Ｅ（ｉ，２，ｂ）における階調信号の印加状態、３段目の画素行に対応する第１の画素電極Ｅ（ｉ，３，ｇ）における階調信号の印加状態、３段目の画素行に対応する第２の画素電極Ｅ（ｉ，３，ｒ）における階調信号の印加状態、３段目の画素行に対応する第３の画素電極Ｅ（ｉ，３，ｂ）における階調信号の印加状態、共通電極１８に供給されるコモン信号Ｖｃｏｍを示している。また、図４においてデータ信号線Ｓ（ｉ）が供給する各階調信号は、画素データに対応した表示パネル１０上での座標値及び色成分で示している。なお、ｏｌｄは、前回フレームに書き込まれた階調信号に基づいた印加状態を示している。

表示装置１においては、緑色成分に対応させた第１の画素電極Ｅ（ｉ，ｊ，ｇ）に係る緑色成分の画素データと、赤色成分に対応させた次段の画素行における第２の画素電極Ｅ（ｉ，ｊ＋１，ｒ）に係る赤色成分の画素データと、青色成分に対応させた次々段の画素行における第３の画素電極Ｅ（ｉ，ｊ＋２，ｂ）に係る青色成分の画素データとを、１／３水平期間毎に順にソースドライバ２０に入力する。即ち、各水平期間の初期１／３期間に、所定の画素行に対して次々段の画素行に対応する第３の画素電極Ｅ（ｉ，ｊ−２，ｂ）に係る画素データを入力し、各水平期間の中期１／３期間に、前記所定の画素行に対して次段の画素行に対応する第２の画素電極Ｅ（ｉ，ｊ−１，ｒ）に係る画素データを入力し、各水平期間の後期１／３期間に、前記所定の画素行に対応する第１の画素電極Ｅ（ｉ，ｊ，ｇ）に係る画素データを入力する。また、１フレーム毎及び１水平期間毎に、入力される画素データのビット値（即ち階調信号の極性）が反転するように反転信号を制御する。そして、図４においては、画素データのビット反転が行なわれていない場合の階調信号に「＋」の符号を付し、画素データのビット反転が行われた場合の階調信号に「−」の符号を付している。

以上により、図４に示すように、当該フレームでの各画素行における第１の画素電極Ｅ（ｉ，ｊ，ｇ）に係る階調信号と第２の画素電極Ｅ（ｉ，ｊ，ｒ）に係る階調信号と第３の画素電極Ｅ（ｉ，ｊ，ｂ）に係る階調信号とが、＋（ｉ，１，ｂ）、Ｄｕｍ_ｒ１、Ｄｕｍ_ｇ２、−（ｉ，２，ｂ）、−（ｉ，１，ｒ）、Ｄｕｍ_ｇ１、＋（ｉ，３，ｂ）、＋（ｉ，２，ｒ）、＋（ｉ，１，ｇ）、−（ｉ，４，ｂ）、−（ｉ，３，ｒ）、−（ｉ，２，ｇ）、…の順にデータ信号線Ｓ（ｉ）へ供給されることとなる。そして、このような階調信号のデータ信号線Ｓ（ｉ）への供給が各フレームで繰り返し実行される。ここで、Ｄｕｍ_ｒ１、Ｄｕｍ_ｇ２、Ｄｕｍ_ｇ１はダミー階調信号を示し、例えば、前フレームで書き込まれるべき階調信号が適用されるものであるがこれに限定するものではない。

また、表示装置１においては、各走査信号線Ｇ（ｉ）に入力する走査信号を各フレームで３回ずつＨｉｇｈ（Ｖｇｈ）とする。

まず、各フレームの所定の水平期間では、例えば１段目の画素行に対応する第３の表示画素Ｐ（ｉ，１，ｇ）での表示のための階調信号の書き込みを行う。当該水平期間では、当該水平期間の開始タイミングＴ１ａに同期させて、１段目の走査信号線Ｇ（１）の走査信号と２段目の走査信号線Ｇ（２）の走査信号と３段目の走査信号線Ｇ（３）の走査信号とをそれぞれＨｉｇｈにする。

ここで、当該水平期間において、１段目の走査信号線Ｇ（１）の走査信号をＨｉｇｈとする期間は、例えば、データ信号線Ｓ（ｉ）に、１段目の画素行における第３の表示画素Ｐ（ｉ，１，ｂ）に対応する階調信号＋（ｉ，１，ｂ）の供給が開始されてからダミー階調信号Ｄｕｍ_ｇ２の供給が終了する直前までの期間とする。また、当該水平期間において、２段目の走査信号線Ｇ（２）の走査信号をＨｉｇｈとする期間は、例えば、データ信号線Ｓ（ｉ）に、１段目の画素行における第３の表示画素Ｐ（ｉ，１，ｂ）に対応する階調信号＋（ｉ，１，ｂ）の供給が開始されてからダミー階調信号Ｄｕｍ_ｒ１の供給が終了する直前までの期間とする。また、当該水平期間において、３段目の走査信号線Ｇ（３）の走査信号をＨｉｇｈとする期間は、例えば、データ信号線Ｓ（ｉ）に、１段目の画素行における第３の表示画素Ｐ（ｉ，１，ｂ）に対応する階調信号＋（ｉ，１，ｂ）の供給が開始されてからその供給が終了する直前までの期間とする。なお、２段目の走査信号線Ｇ（２）の走査信号をＨｉｇｈとするタイミングは当該水平期間の開始タイミングＴ１ａに対して１／３水平期間前までのタイミングからとしても良い。図４ではこの期間をＤ_Ｃ１として示している。また、３段目の走査信号線Ｇ（３）の走査信号をＨｉｇｈとするタイミングは当該水平期間の開始タイミングＴ１ａに対して２／３水平期間前までのタイミングからとしても良い。図４ではこの期間をＤ_Ｃ２として示している。

タイミングＴ１ａで１段目の走査信号線Ｇ（１）の走査信号をＨｉｇｈとすることにより、１段目の画素行では、１段目の走査信号線Ｇ（１）に接続された第３の薄膜トランジスタＴ（ｉ，１，ｂ）がオン状態となる。また、２段目の走査信号線Ｇ（２）の走査信号をＨｉｇｈとすることにより、１段目の画素行では、２段目の走査信号線Ｇ（２）に接続された第２の薄膜トランジスタＴ（ｉ，１，ｒ）がオン状態となる。さらに、３段目の走査信号線Ｇ（３）の走査信号をＨｉｇｈとすることにより、１段目の画素行では、３段目の走査信号線Ｇ（３）に接続された第１の薄膜トランジスタＴ（ｉ，１，ｇ）がオン状態となる。これにより、データ信号線Ｓ（ｉ）に供給されている階調信号＋（ｉ，１，ｂ）が１段目の画素行に対応する第１の画素電極Ｅ（ｉ，１，ｇ）、第２の画素電極Ｅ（ｉ，１，ｒ）及び第３の画素電極Ｅ（ｉ，１，ｂ）に書き込まれ、１段目の画素行に対応する第１の表示画素Ｐ（ｉ，１，ｇ）、第２の表示画素Ｐ（ｉ，１，ｒ）及び第３の表示画素Ｐ（ｉ，１，ｂ）において階調信号＋（ｉ，１，ｂ）に対応した表示が行われる。

次にタイミングＴ１ｂにおいて、１段目の走査信号線Ｇ（１）及び２段目の走査信号線Ｇ（２）の走査信号をＨｉｇｈとしたままで３段目の走査信号線Ｇ（３）の走査信号をＨｉｇｈからＬｏｗ（Ｖｇｌ）にする。このタイミングＴ１ｂにおいては、１段目の画素行では、１段目の走査信号線Ｇ（１）に接続された第３の薄膜トランジスタＴ（ｉ，１，ｂ）及び２段目の走査信号線Ｇ（２）に接続された第２の薄膜トランジスタＴ（ｉ，１，ｒ）はオン状態のままであるが、３段目の走査信号線Ｇ（３）に接続された第１の薄膜トランジスタＴ（ｉ，１，ｇ）がオフ状態となる。このため、１段目の画素行に対応する第３の画素電極Ｅ（ｉ，１，ｂ）に当該座標に対応する階調信号＋（ｉ，１，ｂ）が保持される。なお、１段目の画素行に対応する第１の画素電極Ｅ（ｉ，１，ｇ）及び第２の画素電極Ｅ（ｉ，１，ｒ）においては、当該座標とは異なる階調信号＋（ｉ，１，ｂ）が保持されることになるが、この状態は後述するように、大凡１水平期間から３水平期間のうちに解消され表示上の問題は生じない。

次にタイミングＴ１ｃにおいて、１段目の走査信号線Ｇ（１）の走査信号をＨｉｇｈとしたままで２段目の走査信号線Ｇ（２）の走査信号をＨｉｇｈからＬｏｗにする。このタイミングＴ１ｃにおいては、１段目の画素行では、１段目の走査信号線Ｇ（１）に接続された第３の薄膜トランジスタＴ（ｉ，１，ｂ）はオン状態のままであるが、２段目の走査信号線Ｇ（２）に接続された第２の薄膜トランジスタＴ（ｉ，１，ｒ）がオフ状態となる。このため、１段目の画素行では、第１の画素電極Ｅ（ｉ，１，ｇ）と、第２の画素電極Ｅ（ｉ，１，ｒ）及び第３の画素電極Ｅ（ｉ，１，ｂ）との間の電気的な接続が２段目の走査信号線Ｇ（２）に接続された第２の薄膜トランジスタＴ（ｉ，１，ｒ）により遮断される。

そして、タイミングＴ１ｄにおいて、１段目の走査信号線Ｇ（１）の走査信号をＨｉｇｈからＬｏｗにする。このタイミングＴ１ｄにおいては、１段目の画素行では、１段目の走査信号線Ｇ（１）に接続された第３の薄膜トランジスタＴ（ｉ，１，ｂ）がオフ状態となる。このため、１段目の画素行では、第２の画素電極Ｅ（ｉ，１，ｒ）と第３の画素電極Ｅ（ｉ，１，ｂ）との間の電気的な接続が１段目の走査信号線Ｇ（１）に接続された第３の薄膜トランジスタＴ（ｉ，１，ｂ）により遮断される。

このようにして、当該水平期間において、１段目の画素行に対応する第３の表示画素Ｐ（ｉ，１，ｂ）の表示を行うための書き込みが行われる。

また、次の水平期間では、１段目の画素行に対応する第２の表示画素Ｐ（ｉ，１，ｒ）と２段目の画素行に対応する第３の表示画素Ｐ（ｉ，２，ｂ）の表示を行うための階調信号の書き込みが行われる。当該水平期間では、当該水平期間の開始タイミングＴ２ａに同期させて、２段目の走査信号線Ｇ（２）の走査信号と３段目の走査信号線Ｇ（３）の走査信号と４段目の走査信号線Ｇ（４）の走査信号とをそれぞれＨｉｇｈにする。

ここで、当該水平期間において、２段目の走査信号線Ｇ（２）の走査信号をＨｉｇｈとする期間は、例えば、データ信号線Ｓ（ｉ）に、２段目の画素行における第３の表示画素Ｐ（ｉ，２，ｂ）に対応する階調信号−（ｉ，２，ｂ）の供給が開始されてからダミー階調信号Ｄｕｍ_ｇ１の供給が終了する直前までの期間とする。また、当該水平期間において、３段目の走査信号線Ｇ（３）の走査信号をＨｉｇｈとする期間は、例えば、データ信号線Ｓ（ｉ）に、２段目の画素行における第３の表示画素Ｐ（ｉ，２，ｂ）に対応する階調信号−（ｉ，２，ｂ）の供給が開始されてから１段目の画素行における第２の表示画素Ｐ（ｉ，１，ｒ）に対応する階調信号−（ｉ，１，ｒ）の供給が終了する直前までの期間とする。また、当該水平期間において、４段目の走査信号線Ｇ（４）の走査信号をＨｉｇｈとする期間は、例えば、データ信号線Ｓ（ｉ）に、２段目の画素行における第３の表示画素Ｐ（ｉ，２，ｂ）に対応する階調信号−（ｉ，２，ｂ）の供給が開始されてからその供給が終了する直前までの期間とする。なお、３段目の走査信号線Ｇ（３）の走査信号をＨｉｇｈとするタイミングは当該水平期間の開始タイミングＴ２ａに対して１／３水平期間前までのタイミングからとしても良い。図４ではこの期間をＤ_Ｃ１として示している。また、４段目の走査信号線Ｇ（４）の走査信号をＨｉｇｈとするタイミングは当該水平期間の開始タイミングＴ２ａに対して２／３水平期間前までのタイミングからとしても良い。図４ではこの期間をＤ_Ｃ２として示している。

タイミングＴ２ａで２段目の走査信号線Ｇ（２）の走査信号をＨｉｇｈとすることにより、１段目の画素行では２段目の走査信号線Ｇ（２）に接続された第２の薄膜トランジスタＴ（ｉ，１，ｒ）がオン状態となり、２段目の画素行では２段目の走査信号線Ｇ（２）に接続された第３の薄膜トランジスタＴ（ｉ，２，ｂ）がオン状態となる。また、３段目の走査信号線Ｇ（３）の走査信号をＨｉｇｈとすることにより、１段目の画素行では３段目の走査信号線Ｇ（３）に接続された第１の薄膜トランジスタＴ（ｉ，１，ｇ）がオン状態となり、２段目の画素行では３段目の走査信号線Ｇ（３）に接続された第２の薄膜トランジスタＴ（ｉ，２，ｒ）がオン状態となる。さらに、４段目の走査信号線Ｇ（４）の走査信号をＨｉｇｈとすることにより、２段目の画素行では４段目の走査信号線Ｇ（４）に接続された第１の薄膜トランジスタＴ（ｉ，２，ｇ）がオン状態となる。これにより、データ信号線Ｓ（ｉ）に供給されている階調信号−（ｉ，２，ｂ）が１段目の画素行に対応する第１の画素電極Ｅ（ｉ，１，ｇ）及び第２の画素電極Ｅ（ｉ，１，ｒ）と、２段目の画素行に対応する第１の画素電極Ｅ（ｉ，２，ｇ）、第２の画素電極Ｅ（ｉ，２，ｒ）及び第３の画素電極Ｅ（ｉ，２，ｂ）とに書き込まれ、１段目の画素行に対応する第１の表示画素Ｐ（ｉ，１，ｇ）及び第２の表示画素Ｐ（ｉ，１，ｒ）と、２段目の画素行に対応する第１の表示画素Ｐ（ｉ，２，ｇ）、第２の表示画素Ｐ（ｉ，２，ｒ）及び第３の表示画素Ｐ（ｉ，２，ｂ）とにおいて階調信号−（ｉ，２，ｂ）に対応した表示が行われる。

次にタイミングＴ２ｂにおいて、２段目の走査信号線Ｇ（２）及び３段目の走査信号線Ｇ（３）の走査信号をＨｉｇｈとしたままで４段目の走査信号線Ｇ（４）の走査信号をＨｉｇｈからＬｏｗにする。このタイミングＴ２ｂにおいては、２段目の画素行では、２段目の走査信号線Ｇ（２）に接続された第３の薄膜トランジスタＴ（ｉ，２，ｂ）及び３段目の走査信号線Ｇ（３）に接続された第２の薄膜トランジスタＴ（ｉ，２，ｒ）はオン状態のままであるが、４段目の走査信号線Ｇ（４）に接続された第１の薄膜トランジスタＴ（ｉ，２，ｇ）がオフ状態となる。このため、２段目の画素行に対応する第３の画素電極Ｅ（ｉ，２，ｂ）に当該座標に対応する階調信号−（ｉ，２，ｂ）が保持される。なお、２段目の画素行に対応する第１の画素電極Ｅ（ｉ，２，ｇ）及び第２の画素電極Ｅ（ｉ，２，ｒ）においては、当該座標とは異なる階調信号−（ｉ，２，ｂ）が保持されることになるが、この状態も、大凡１水平期間から３水平期間のうちに解消され表示上の問題は生じない。

また、タイミングＴ２ｂでは、その直後にデータ信号線Ｓ（ｉ）に印加される階調信号が、−（ｉ，２，ｂ）から−（ｉ，１，ｒ）に切り換えられる。このため、１段目の画素行に対応する第１の画素電極Ｅ（ｉ，１，ｇ）及び第２の画素電極Ｅ（ｉ，１，ｒ）には、引き続きオン状態になっている薄膜トランジスタを介して階調信号−（ｉ，１，ｒ）が書き込まれ、１段目の画素行に対応する第１の表示画素Ｐ（ｉ，１，ｇ）及び第２の表示画素Ｐ（ｉ，１，ｒ）において階調信号−（ｉ，１，ｒ）に対応した表示が行われる。即ち、１段目の画素行に対応する第２の表示画素Ｐ（ｉ，１，ｒ）では、当該座標とは異なる階調信号に基づいた表示が解消され、当該座標に対応した階調信号に基づいた表示が行われる。

次にタイミングＴ２ｃにおいて、２段目の走査信号線Ｇ（２）の走査信号をＨｉｇｈとしたままで３段目の走査信号線Ｇ（３）の走査信号をＨｉｇｈからＬｏｗにする。このタイミングＴ２ｃにおいては、１段目の画素行では、２段目の走査信号線Ｇ（２）に接続された第２の薄膜トランジスタＴ（ｉ，１，ｒ）はオン状態のままであるが、３段目の走査信号線Ｇ（３）に接続された第１の薄膜トランジスタＴ（ｉ，１，ｇ）がオフ状態となる。このため、１段目の画素行に対応する第２の画素電極Ｅ（ｉ，１，ｒ）に当該座標に対応する階調信号−（ｉ，１，ｒ）が保持される。なお、１段目の画素行に対応する第１の画素電極Ｅ（ｉ，１，ｇ）においては、再び当該座標とは異なる階調信号−（ｉ，１，ｒ）が保持されることになるが、大凡１水平期間から２水平期間のうちに解消され表示上の問題は生じない。またこのとき、２段目の画素行では、第１の画素電極Ｅ（ｉ，２，ｇ）と、第２の画素電極Ｅ（ｉ，２，ｒ）及び第３の画素電極Ｅ（ｉ，２，ｂ）との間の電気的な接続が３段目の走査信号線Ｇ（３）に接続された第２の薄膜トランジスタＴ（ｉ，２，ｒ）により遮断される。

そして、タイミングＴ２ｄにおいて、２段目の走査信号線Ｇ（２）の走査信号をＨｉｇｈからＬｏｗにする。このタイミングＴ２ｄにおいては、１段目の画素行では、２段目の走査信号線Ｇ（２）に接続された第２の薄膜トランジスタＴ（ｉ，１，ｒ）がオフ状態となる。このため、１段目の画素行では、第１の画素電極Ｅ（ｉ，１，ｇ）と第２の画素電極Ｅ（ｉ，１，ｒ）との間の電気的な接続が２段目の走査信号線Ｇ（２）に接続された第２の薄膜トランジスタＴ（ｉ，１，ｒ）により遮断される。また、２段目の画素行では、２段目の走査信号線Ｇ（２）に接続された第３の薄膜トランジスタＴ（ｉ，２，ｂ）がオフ状態となる。このため、２段目の画素行では、第２の画素電極Ｅ（ｉ，２，ｒ）と第３の画素電極Ｅ（ｉ，２，ｂ）との間の電気的な接続が２段目の走査信号線Ｇ（２）に接続された第３の薄膜トランジスタＴ（ｉ，２，ｂ）により遮断される。

このようにして、当該水平期間において、１段目の画素行に対応する第２の表示画素Ｐ（ｉ，１，ｒ）と２段目の画素行に対応する第３の表示画素Ｐ（ｉ，２，ｂ）の表示を行うための階調信号の書き込みが行われる。

また、次の水平期間では、１段目の画素行に対応する第１の表示画素Ｐ（ｉ，１，ｇ）と２段目の画素行に対応する第２の表示画素Ｐ（ｉ，２，ｒ）と３段目の画素行に対応する第３の表示画素Ｐ（ｉ，３，ｂ）の表示を行うための階調信号の書き込みが行われる。当該水平期間では、当該水平期間の開始タイミングＴ３ａに同期させて、３段目の走査信号線Ｇ（３）の走査信号と４段目の走査信号線Ｇ（４）の走査信号と５段目の走査信号線Ｇ（５）の走査信号とをそれぞれＨｉｇｈにする。

ここで、当該水平期間において、３段目の走査信号線Ｇ（３）の走査信号をＨｉｇｈとする期間は、例えば、データ信号線Ｓ（ｉ）に、３段目の画素行における第３の表示画素Ｐ（ｉ，３，ｂ）に対応する階調信号＋（ｉ，３，ｂ）の供給が開始されてから１段目の画素行における第１の表示画素Ｐ（ｉ，１，ｇ）に対応する階調信号＋（ｉ，１，ｇ）の供給が終了する直前までの期間とする。また、当該水平期間において、４段目の走査信号線Ｇ（４）の走査信号をＨｉｇｈとする期間は、例えば、データ信号線Ｓ（ｉ）に、３段目の画素行における第３の表示画素Ｐ（ｉ，３，ｂ）に対応する階調信号＋（ｉ，３，ｂ）の供給が開始されてから２段目の画素行における第２の表示画素Ｐ（ｉ，２，ｒ）に対応する階調信号−（ｉ，２，ｒ）の供給が終了する直前までの期間とする。また、当該水平期間において、５段目の走査信号線Ｇ（５）の走査信号をＨｉｇｈとする期間は、例えば、データ信号線Ｓ（ｉ）に、３段目の画素行における第３の表示画素Ｐ（ｉ，３，ｂ）に対応する階調信号＋（ｉ，３，ｂ）の供給が開始されてからその供給が終了する直前までの期間とする。なお、４段目の走査信号線Ｇ（４）の走査信号をＨｉｇｈとするタイミングは当該水平期間の開始タイミングＴ３ａに対して１／３水平期間前までのタイミングからとしても良い。図４ではこの期間をＤ_Ｃ１として示している。また、５段目の走査信号線Ｇ（５）の走査信号をＨｉｇｈとするタイミングは当該水平期間の開始タイミングＴ３ａに対して２／３水平期間前までのタイミングからとしても良い。図４ではこの期間をＤ_Ｃ２として示している。

タイミングＴ３ａで３段目の走査信号線Ｇ（３）の走査信号をＨｉｇｈとすることにより、１段目の画素行では３段目の走査信号線Ｇ（３）に接続された第１の薄膜トランジスタＴ（ｉ，１，ｇ）がオン状態となり、２段目の画素行では３段目の走査信号線Ｇ（３）に接続された第２の薄膜トランジスタＴ（ｉ，２，ｒ）がオン状態となり、３段目の画素行では３段目の走査信号線Ｇ（３）に接続された第３の薄膜トランジスタＴ（ｉ，３，ｂ）がオン状態となる。また、４段目の走査信号線Ｇ（４）の走査信号をＨｉｇｈとすることにより、２段目の画素行では４段目の走査信号線Ｇ（４）に接続された第１の薄膜トランジスタＴ（ｉ，２，ｇ）がオン状態となり、３段目の画素行では４段目の走査信号線Ｇ（４）に接続された第２の薄膜トランジスタＴ（ｉ，３，ｒ）がオン状態となる。さらに、５段目の走査信号線Ｇ（５）の走査信号をＨｉｇｈとすることにより、３段目の画素行では５段目の走査信号線Ｇ（５）に接続された第１の薄膜トランジスタＴ（ｉ，３，ｇ）がオン状態となる。これにより、データ信号線Ｓ（ｉ）に供給されている階調信号＋（ｉ，３，ｂ）が１段目の画素行に対応する第１の画素電極Ｅ（ｉ，１，ｇ）と、２段目の画素行に対応する第１の画素電極Ｅ（ｉ，２，ｇ）及び第２の画素電極Ｅ（ｉ，２，ｒ）と、３段目の画素行に対応する第１の画素電極Ｅ（ｉ，３，ｇ）、第２の画素電極Ｅ（ｉ，３，ｒ）及び第３の画素電極Ｅ（ｉ，３，ｂ）とに書き込まれ、１段目の画素行に対応する第１の表示画素Ｐ（ｉ，１，ｇ）と、２段目の画素行に対応する第１の表示画素Ｐ（ｉ，２，ｇ）及び第２の表示画素Ｐ（ｉ，２，ｒ）と、３段目の画素行に対応する第１の表示画素Ｐ（ｉ，３，ｇ）、第２の表示画素Ｐ（ｉ，３，ｒ）及び第３の表示画素Ｐ（ｉ，３，ｂ）とにおいて階調信号＋（ｉ，３，ｂ）に対応した表示が行われる。

次にタイミングＴ３ｂにおいて、３段目の走査信号線Ｇ（３）及び４段目の走査信号線Ｇ（４）の走査信号をＨｉｇｈとしたままで５段目の走査信号線Ｇ（５）の走査信号をＨｉｇｈからＬｏｗにする。このタイミングＴ３ｂにおいては、３段目の画素行では、３段目の走査信号線Ｇ（３）に接続された第３の薄膜トランジスタＴ（ｉ，３，ｂ）及び４段目の走査信号線Ｇ（４）に接続された第２の薄膜トランジスタＴ（ｉ，３，ｒ）はオン状態のままであるが、５段目の走査信号線Ｇ（５）に接続された第１の薄膜トランジスタＴ（ｉ，３，ｇ）がオフ状態となる。このため、３段目の画素行に対応する第３の画素電極Ｅ（ｉ，３，ｂ）に当該座標に対応する階調信号＋（ｉ，３，ｂ）が保持される。なお、３段目の画素行に対応する第１の画素電極Ｅ（ｉ，３，ｇ）及び第２の画素電極Ｅ（ｉ，３，ｒ）においては、当該座標とは異なる階調信号＋（ｉ，３，ｂ）が保持されることになるが、この状態も、大凡１水平期間から３水平期間のうちに解消され表示上の問題は生じない。

また、タイミングＴ３ｂでは、その直後にデータ信号線Ｓ（ｉ）に印加される階調信号が、＋（ｉ，３，ｂ）から＋（ｉ，２，ｒ）に切り換えられる。このため、１段目の画素行に対応する第１の画素電極Ｅ（ｉ，１，ｇ）と、２段目の画素行に対応する第１の画素電極Ｅ（ｉ，２，ｇ）及び第２の画素電極Ｅ（ｉ，２，ｒ）とには、引き続きオン状態になっている薄膜トランジスタを介して階調信号＋（ｉ，２，ｒ）が書き込まれ、１段目の画素行に対応する第１の表示画素Ｐ（ｉ，１，ｇ）と、２段目の画素行に対応する第１の表示画素Ｐ（ｉ，２，ｇ）及び第２の表示画素Ｐ（ｉ，２，ｒ）とにおいて階調信号＋（ｉ，２，ｒ）に対応した表示が行われる。即ち、２段目の画素行に対応する第２の表示画素Ｐ（ｉ，２，ｒ）では、当該座標とは異なる階調信号に基づいた表示が解消され、当該座標に対応した階調信号に基づいた表示が行われる。

次にタイミングＴ３ｃにおいて、３段目の走査信号線Ｇ（３）の走査信号をＨｉｇｈとしたままで４段目の走査信号線Ｇ（４）の走査信号をＨｉｇｈからＬｏｗにする。このタイミングＴ３ｃにおいては、２段目の画素行では、３段目の走査信号線Ｇ（３）に接続された第２の薄膜トランジスタＴ（ｉ，２，ｒ）はオン状態のままであるが、４段目の走査信号線Ｇ（４）に接続された第１の薄膜トランジスタＴ（ｉ，２，ｇ）がオフ状態となる。このため、２段目の画素行に対応する第２の画素電極Ｅ（ｉ，２，ｒ）に当該座標に対応する階調信号＋（ｉ，２，ｒ）が保持される。なお、２段目の画素行に対応する第１の画素電極Ｅ（ｉ，２，ｇ）においては、再び当該座標とは異なる階調信号＋（ｉ，２，ｒ）が保持されることになるが、大凡１水平期間から２水平期間のうちに解消され表示上の問題は生じない。またこのとき、３段目の画素行では、第１の画素電極Ｅ（ｉ，３，ｇ）と、第２の画素電極Ｅ（ｉ，３，ｒ）及び第３の画素電極Ｅ（ｉ，３，ｂ）との間の電気的な接続が４段目の走査信号線Ｇ（４）に接続された第２の薄膜トランジスタＴ（ｉ，３，ｒ）により遮断される。

また、タイミングＴ３ｃでは、その直後にデータ信号線Ｓ（ｉ）に印加される階調信号が、＋（ｉ，２，ｒ）から＋（ｉ，１，ｇ）に切り換えられる。このため、１段目の画素行に対応する第１の画素電極Ｅ（ｉ，１，ｇ）には、引き続きオン状態になっている薄膜トランジスタを介して階調信号＋（ｉ，１，ｇ）が書き込まれ、１段目の画素行に対応する第１の表示画素Ｐ（ｉ，１，ｇ）において階調信号＋（ｉ，１，ｇ）に対応した表示が行われる。即ち、１段目の画素行に対応する第１の表示画素Ｐ（ｉ，１，ｇ）では、当該座標とは異なる階調信号に基づいた表示が解消され、当該座標に対応した階調信号に基づいた表示が行われる。

そして、タイミングＴ３ｄにおいて、３段目の走査信号線Ｇ（３）の走査信号をＨｉｇｈからＬｏｗにする。このタイミングＴ３ｄにおいては、１段目の画素行では、３段目の走査信号線Ｇ（３）に接続された第１の薄膜トランジスタＴ（ｉ，１，ｇ）がオフ状態となる。このため、１段目の画素行に対応する第１の画素電極Ｅ（ｉ，１，ｇ）に当該座標に対応する階調信号＋（ｉ，１，ｇ）が保持される。また、２段目の画素行では、３段目の走査信号線Ｇ（３）に接続された第２の薄膜トランジスタＴ（ｉ，２，ｒ）がオフ状態となる。このため、２段目の画素行では、第１の画素電極Ｅ（ｉ，２，ｇ）と第２の画素電極Ｅ（ｉ，２，ｒ）との間の電気的な接続が３段目の走査信号線Ｇ（３）に接続された第２の薄膜トランジスタＴ（ｉ，２，ｒ）により遮断される。また、３段目の画素行では、３段目の走査信号線Ｇ（３）に接続された第３の薄膜トランジスタＴ（ｉ，３，ｂ）がオフ状態となる。このため、３段目の画素行では、第２の画素電極Ｅ（ｉ，３，ｒ）と第３の画素電極Ｅ（ｉ，３，ｂ）との間の電気的な接続が３段目の走査信号線Ｇ（３）に接続された第３の薄膜トランジスタＴ（ｉ，３，ｂ）により遮断される。

このようにして、当該水平期間において、１段目の画素行に対応する第１の表示画素Ｐ（ｉ，１，ｇ）と２段目の画素行に対応する第２の表示画素Ｐ（ｉ，２，ｒ）と３段目の画素行に対応する第３の表示画素Ｐ（ｉ，３，ｂ）の表示を行うための階調信号の書き込みが行われる。

そして、以後の水平期間についても上述したような階調信号の書き込みを行うことにより、当該表示装置１において映像信号に基づいた表示すべき適正な映像表示がなされることになる。

以上説明したように、表示装置１においては、所定のデータ信号線に接続された表示画素に薄膜トランジスタを介してさらに別の表示画素を接続することにより、走査信号線の本数を大幅には増大させることなく、データ信号線の本数及びソースドライバの出力端子数を削減することが可能である。これにより、ソースドライバを構成するＬＳＩの接合ピッチ幅を広くすることも可能になり、表示パネル１０上にソースドライバを構成するＬＳＩを搭載して接合する場合に、その接合を容易に行うことも可能になる。また、ソースドライバの出力端子数を削減できるのでソースドライバ２０を構成するＬＳＩの小型化も実現可能になる。

上述の実施形態では、第１の表示画素を緑色成分に対応させ、第２の表示画素を赤色成分に対応させ、第３の表示画素を青色成分に対応させた構成について説明したが、第１の表示画素を赤色成分または青色成分に対応させ、第２の表示画素を青色成分または緑色成分に対応させ、第３の表示画素を緑色成分または赤色成分に対応させた構成としてもよい。即ち、第１の表示画素と第２の表示画素と第３の表示画素との間で互いに異なる色成分となるように、それぞれに対応する色成分が設定された構成としてもよい。

また、上述の実施形態では、第１の表示画素と第２の表示画素と第３の表示画素との間で互いに異なる色成分を対応させた構成について説明したが、第１の表示画素と第２の表示画素と第３の表示画素との間で同一の色成分が対応している構成としてもよい。

また、上述の実施形態では、第１の表示画素と第２の表示画素と第３の表示画素とがそれぞれの間にスイッチング素子を介して直列的に接続された構成について説明したが、図５及び図６に示すように、さらに多くの数の表示画素が直列的に接続された構成としてもよい。このような場合には、１水平期間を直列的に接続された表示画素の数ｎ（図３の場合はｎ＝３、図５の場合はｎ＝４）で分割するとともに各走査信号線の走査信号を各フレームでｎ回ずつＨｉｇｈとし、水平期間毎に、対応するデータ信号線に、最も多くのスイッチング素子を介して階調信号が書き込まれる表示画素から順に階調信号が保持されるように階調信号を供給する構成とすればよい。また、それぞれの間にスイッチング素子を介して直列的に接続される各表示画素は、１列となるように配置させるものに限定するものではなく、例えば図７に示すように、２列となるように配置してもよい。ここで、図５や図６、図７は、走査信号線の延伸方向に連続して配置される、緑色成分に対応する第１の表示画素Ｐ（ｉ，ｊ，ｇ）と赤色成分に対応する第１の表示画素Ｐ（ｉ，ｊ，ｒ）と青色成分に対応する第３の表示画素Ｐ（ｉ，ｊ，ｂ）と白色成分（輝度成分）に対応する第４の表示画素Ｐ（ｉ，ｊ，ｗ）との４つの表示画素をそれぞれ副画素とすることによってカラー表現が可能な１画素を構成する場合について示している。

表示装置の概略全体構成を示す図である。表示パネルの断面構成を示す図である。画素配列を示す図である。表示装置の動作について示すタイミングチャートである。別実施形態における画素配列を示す図である。図５の画素配列とした場合の表示装置の動作について示すタイミングチャートである。別実施形態における画素配列を示す図である。

符号の説明

１０：表示パネル
１８：共通電極
２０：ソースドライバ
３０：ゲートドライバ
４０：画素データ発生回路
５０：コモン信号生成回路
６０：タイミング制御回路
７０：電源発生回
Ｅ、Ｅ（ｉ，ｊ，ｇ）、Ｅ（ｉ，ｊ，ｒ）、Ｅ（ｉ，ｊ，ｂ）：画素電極
Ｐ、Ｐ（ｉ，ｊ，ｇ）、Ｐ（ｉ，ｊ，ｒ）、Ｐ（ｉ，ｊ，ｂ）：表示画素
Ｔ（ｉ，ｊ，ｇ）、Ｔ（ｉ，ｊ，ｒ）、Ｔ（ｉ，ｊ，ｂ）：薄膜トランジスタ
Ｇ（ｊ）：走査信号線
Ｓ（ｉ）：データ信号線

Claims

走査信号線とデータ信号線との交点に対応させて配置された第１の画素電極と、
前記データ信号線に供給される階調信号が前記第１の画素電極を介して印加される第２の画素電極と、
前記データ信号線に供給される階調信号が前記第１の画素電極と第２の画素電極とを直列的に介して印加される第３の画素電極と、
前記データ信号線と前記第１の画素電極との間の導通／非導通を切り換える第１のスイッチング素子と、
前記第１の画素電極と前記第２の画素電極との間の導通／非導通を切り換える第２のスイッチング素子と、
前記第２の画素電極と前記第３の画素電極との間の導通／非導通を切り換える第３のスイッチング素子と、を備え、
前記第１の画素電極と前記第２の画素電極と前記第３の画素電極とが同一の画素行として配置されていて、
一の水平期間を時系列で第１乃至第３の水平期間に分割したときに、前記一の水平期間の第１の水平期間において、第４の画素行の前記第３の画素電極に保持させる階調信号を前記データ信号線に供給した後に、前記一の水平期間の第２の水平期間において、前記第４の画素行とは異なる第３の画素行の前記第２の画素電極に保持させる階調信号を前記データ信号線に供給し、さらにその後に、前記一の水平期間の第３の水平期間において、前記第４の画素行及び第３の画素行とは異なる第２の画素行の前記第１の画素電極に保持させる階調信号を前記データ信号線に供給し、
前記一の水平期間の直前の水平期間を時系列で第１乃至第３の水平期間に分割したときに、前記直前の水平期間の第１の水平期間において、第３の画素行の前記第３の画素電極に保持させる階調信号を前記データ信号線に供給した後に、前記直前の水平期間の第２の水平期間において、前記第２の画素行の前記第２の画素電極に保持させる階調信号を前記データ信号線に供給し、さらにその後に、前記直前の水平期間の第３の水平期間において、前記第４の画素行、第３の画素行、及び、第２の画素行とは異なる第１の画素行の前記第１の画素電極に保持させる階調信号を前記データ信号線に供給し、
前記一の水平期間の直後の水平期間を時系列で第１乃至第３の水平期間に分割したときに、前記直後の水平期間の第１の水平期間において、前記第４の画素行、第３の画素行、第２の画素行、及び、第１の画素行とは異なる第５の画素行の前記第３の画素電極に保持させる階調信号を前記データ信号線に供給した後に、前記直後の水平期間の第２の水平期間において、前記第４の画素行の前記第２の画素電極に保持させる階調信号を前記データ信号線に供給し、さらにその後に、前記直前の水平期間の第３の水平期間において、前記第３の画素行の前記第１の画素電極に保持させる階調信号を前記データ信号線に供給する信号側駆動回路と、
前記直前の水平期間の第２の水平期間から前記一の水平期間の第１の水平期間にかけて連続的に、前記第３の画素行の第１のスイッチング素子、前記第４の画素行の第２のスイッチング素子及び前記第５の画素行の第３のスイッチング素子をそれぞれ前記導通とし、
前記直前の水平期間の第３の水平期間から前記一の水平期間の第２の水平期間にかけて連続的に、前記第２の画素行の第１のスイッチング素子及び前記第３の画素行の第２のスイッチング素子及び前記第４の画素行の第３のスイッチング素子をそれぞれ前記導通とし、
前記一の水平期間の第１の水平期間から前記一の水平期間の第３の水平期間にかけて連続的に、前記第１の画素行の第１のスイッチング素子を前記導通とするとともに前記第２の画素行の第２のスイッチング素子及び前記第３の画素行の第３のスイッチング素子をそれぞれ前記導通とする走査側駆動回路と、
をさらに備えたことを特徴とする表示装置。
走査信号線とデータ信号線との交点に対応させて配置された第１の画素電極と、前記データ信号線に供給される階調信号が前記第１の画素電極を介して印加される第２の画素電極と、前記データ信号線に供給される階調信号が前記第１の画素電極と第２の画素電極とを直列的に介して印加される第３の画素電極と、前記データ信号線と前記第１の画素電極との間の導通／非導通を切り換える第１のスイッチング素子と、前記第１の画素電極と前記第２の画素電極との間の導通／非導通を切り換える第２のスイッチング素子と、前記第２の画素電極と前記第３の画素電極との間の導通／非導通を切り換える第３のスイッチング素子と、を備え、前記第１の画素電極と前記第２の画素電極と前記第３の画素電極とが同一の画素行として配置された表示装置の表示駆動方法であって、
一の水平期間を時系列で第１乃至第３の水平期間に分割したときに、前記一の水平期間の第１の水平期間において、第４の画素行の前記第３の画素電極に保持させる階調信号を前記データ信号線に供給した後に、前記一の水平期間の第２の水平期間において、前記第４の画素行とは異なる第３の画素行の前記第２の画素電極に保持させる階調信号を前記データ信号線に供給し、さらにその後に、前記一の水平期間の第３の水平期間において、前記第４の画素行、及び、第３の画素行とは異なる第２の画素行の前記第１の画素電極に保持させる階調信号を前記データ信号線に供給し、
前記一の水平期間の直前の水平期間を時系列で第１乃至第３の水平期間に分割したときに、前記直前の水平期間の第１の水平期間において、第３の画素行の前記第３の画素電極に保持させる階調信号を前記データ信号線に供給した後に、前記直前の水平期間の第２の水平期間において、前記第２の画素行の前記第２の画素電極に保持させる階調信号を前記データ信号線に供給し、さらにその後に、前記直前の水平期間の第３の水平期間において、前記第４の画素行、第３の画素行、及び、第２の画素行とは異なる第１の画素行の前記第１の画素電極に保持させる階調信号を前記データ信号線に供給し、
前記一の水平期間の直後の水平期間を時系列で第１乃至第３の水平期間に分割したときに、前記直後の水平期間の第１の水平期間において、前記第４の画素行、第３の画素行、第２の画素行、及び、乃至第１の画素行とは異なる第５の画素行の前記第３の画素電極に保持させる階調信号を前記データ信号線に供給した後に、前記直後の水平期間の第２の水平期間において、前記第４の画素行の前記第２の画素電極に保持させる階調信号を前記データ信号線に供給し、さらにその後に、前記直前の水平期間の第３の水平期間において、前記第３の画素行の前記第１の画素電極に保持させる階調信号を前記データ信号線に供給する信号側駆動ステップと、
前記直前の水平期間の第２の水平期間から前記一の水平期間の第１の水平期間にかけて連続的に、前記第３の画素行の第１のスイッチング素子、前記第４の画素行の第２のスイッチング素子及び前記第５の画素行の第３のスイッチング素子をそれぞれ前記導通とし、
前記直前の水平期間の第３の水平期間から前記一の水平期間の第２の水平期間にかけて連続的に、前記第２の画素行の第１のスイッチング素子及び前記第３の画素行の第２のスイッチング素子及び前記第４の画素行の第３のスイッチング素子をそれぞれ前記導通とし、
前記一の水平期間の第１の水平期間から前記一の水平期間の第３の水平期間にかけて連続的に、前記第１の画素行の第１のスイッチング素子を前記導通とするとともに前記第２の画素行の第２のスイッチング素子及び前記第３の画素行の第３のスイッチング素子をそれぞれ前記導通とする走査側駆動ステップと、
を有することを特徴とする表示駆動方法。