JP5699456B2 - 表示装置 - Google Patents

Description

本発明は、アクティブマトリクス方式の表示装置に関する。

液晶表示装置等に用いられるアクティブマトリクス方式の表示装置では、表示部の行方向に対して配設される複数の走査線と表示部の列方向に対して配設される複数の信号線との交点に対応する位置に表示画素を配置し、該表示画素に所定の電圧を印加することで表示を行っている。従来の表示装置では、各表示画素のそれぞれに対応する信号線と走査線とを必要としている。したがって、信号線を駆動する信号側駆動装置（ソースドライバ）の出力数も信号線の本数分必要であるとともに、走査線を駆動する走査側駆動装置（ゲートドライバ）の出力数も走査線の本数分必要であった。

信号線の本数を減らす提案の１つとして、例えば特許文献１の手法がある。特許文献１では、薄膜トランジスタ（ＴＦＴ）を介して信号線に接続された表示画素に、別のＴＦＴを介してさらに表示画素を接続しておき、これら２つのＴＦＴを別の走査線によって駆動するようにしている。特許文献１では、このような構成とすることにより、走査線の本数を増大させることなく、信号線の本数を２/３とすることが可能である。

特開２０１０−１９９１４号公報

特許文献１では、２つのＴＦＴと１つの表示画素を介して信号線に接続される表示画素が存在する。ここで、ＴＦＴには寄生容量が存在することが知られており、また、表示画素は等価的には容量負荷であることが知られている。即ち、特許文献１の手法における２つのＴＦＴと１つの表示画素を介して信号線に接続される表示画素は、他の表示画素に比べて、信号線との間に多くの容量負荷が介在していることになる。このため、２つのＴＦＴと１つの表示画素を介して信号線に接続される表示画素は、その時定数が他の表示画素に比べて大きくなり易い。したがって、２つのＴＦＴと１つの表示画素を介して信号線に接続される表示画素は、他の表示画素に比べて所望の電圧レベルの表示信号を書き込むのに時間がかかり易い。

本発明は、上記の事情に鑑みてなされたもので、信号線の本数を少なくしつつ、表示装置を構成する各表示画素に所望の電圧レベルの表示信号を比較的短時間で書き込むことが可能な表示装置を提供することを目的とする。

上記の目的を達成するために、本発明の表示装置の一様態は、所定の方向に延伸配置された、互いに隣接する第１の走査線及び第２の走査線と、前記第１の走査線及び前記第２の走査線に対して交差するように配置された第１の信号線と、ゲート電極が前記第２の走査線に接続されるとともに、ソース電極及びドレイン電極のうちの一方が前記第１の信号線に接続された第１の薄膜トランジスタと、前記第１の薄膜トランジスタにおける前記ソース電極及び前記ドレイン電極のうちの他方に接続された第１の画素と、ゲート電極が前記第１の走査線に接続されるとともに、ソース電極及びドレイン電極のうちの一方が前記第１の画素に接続された第２の薄膜トランジスタと、前記第２の薄膜トランジスタにおける前記ソース電極及び前記ドレイン電極のうちの他方に接続された第２の画素と、ゲート電極が前記第１の走査線に接続されるとともに、ソース電極及びドレイン電極のうちの一方が前記第２の画素に接続された第３の薄膜トランジスタと、前記第３の薄膜トランジスタにおける前記ソース電極及び前記ドレイン電極のうちの他方に接続された第３の画素と、前記第１の信号線と平行するように配置され、且つ、前記第１の信号線と隣接する第２の信号線と、ゲート電極が前記第２の走査線に接続されるとともに、ソース電極及びドレイン電極のうちの一方が前記第３の画素に接続され、前記ソース電極及び前記ドレイン電極のうちの他方が前記第２の信号線に接続された第４の薄膜トランジスタと、を具備し、前記第１の薄膜トランジスタ、前記第１の画素、前記第２の薄膜トランジスタ、前記第２の画素、前記第３の薄膜トランジスタ、前記第３の画素及び前記第４の薄膜トランジスタは、前記第１の走査線、前記第２の走査線、前記第１の信号線及び前記第２の信号線に囲まれた領域内に配置されている、ことを特徴とする。

本発明によれば、信号線の本数を少なくしつつ、表示装置を構成する各表示画素に所望の電圧レベルの表示信号を比較的短時間で書き込むことが可能となる。

本発明の実施形態に係る表示装置を備えた電子機器の一例としての携帯電話機の外観を示す図である。 表示装置の一例としての液晶表示装置の全体構成を示す図である。 本発明の第１の実施形態における表示部中の画素電極の接続構造を示す図である。 本発明の第１の実施形態における表示装置の表示動作について示すタイミングチャートである。 本発明の第２の実施形態における表示部中の画素電極の接続構造を示す図である。 本発明の第２の実施形態における表示装置の表示動作について示すタイミングチャートである。

以下、図面を参照して本発明の実施形態を説明する。
［第１の実施形態］
まず、本発明の第１の実施形態について説明する。図１は、本発明の各実施形態に係る表示装置を備えた電子機器の一例としての携帯電話機の外観を示す図である。図１に示す携帯電話機１０は、マイクロフォン１１と、アンテナ１２と、スピーカ１３と、液晶表示装置１４と、操作部１５と、を有している。

マイクロフォン１１は、携帯電話機１０の使用者によって入力される音声を電気信号に変換するものである。アンテナ１２は、携帯電話機１０が図示しない基地局と通信するためのアンテナである。スピーカ１３は、別の携帯電話機等から基地局を経由してアンテナ１２で受信された音声信号を音声に変換して出力するものである。液晶表示装置１４は、各種の画像を表示するものである。操作部１５は、携帯電話機１０の使用者が携帯電話機１０の操作を行うための操作部である。

図２は、本発明の各実施形態に係る表示装置の一例としての液晶表示装置１４の全体構成を示す図である。図１に示す液晶表示装置１４は、表示部１００と、信号側駆動回路２００と、走査側駆動回路３００と、ＲＧＢ発生回路４００と、共通電圧発生回路５００と、タイミング制御回路６００と、電源発生回路７００と、を有している。

表示部１００は、液晶表示装置１４の外部から供給される画像信号（アナログ又はデジタル）に基づく画像を表示する表示部である。表示部１００は、表示画素側基板１０１と対向側基板１０２との間に液晶ＬＣが介在されて構成されている。さらに、表示部１００の背面側（図面裏側）にはバックライト１０４が設けられている。

表示部１００の表示画素側基板１０１には、複数の走査線と、複数の信号線と、複数の画素電極と、が配設されている。画素電極は、例えばＩＴＯ（インジウム錫酸化物）等の透明導電膜で構成されている。

また、表示部１００の対向側基板１０２は、表示画素側基板１０１と対向するように配置されている。この対向側基板１０２には対向電極が形成されている。対向電極は、共通電圧発生回路５００によって共通電圧ＶＣＯＭが印加されている。

表示画素側基板１０１と対向側基板１０２とはシール材１０３によって接着され、また、このシール材１０３によって表示画素側基板１０１と対向側基板１０２との間から液晶ＬＣが漏れ出さないようにシールされている。

このような構成において、表示画素側基板１０１に形成された画素電極と、表示画素側基板１０１と対向側基板１０２との間に狭持された液晶ＬＣと、対向側基板１０２に形成された対向電極とによって１つの表示画素が構成されている。また、このような表示画素に並列するように補助容量が設けられている。ここで、表示画素の画素電極には信号側駆動回路２００によって階調信号Ｖｓｉｇが書き込まれる。このため、画素電極と対向電極とによって狭持された液晶ＬＣには、階調信号Ｖｓｉｇに基づく画素電極電圧Ｖｐｉｘと共通電圧ＶＣＯＭとの差に対応した電圧ＶＬＣＤが印加される。液晶は、印加電圧の大きさによって光の透過率特性が変化するため、表示部１００の裏面に設けられたバックライト１０４からの光を表示部１００の各表示画素に照射しつつ、液晶の透過率を制御することで、表示画素において所望の階調レベル（輝度）の表示を行うことが可能である。また、階調信号Ｖｓｉｇが画素電極に再び書き込まれるまでの間、液晶ＬＣに書き込まれた電圧ＶＬＣＤは補助容量により保持される。

図３は、第１の実施形態における表示部１００中の画素電極（表示画素）の接続構造を示す図である。ここで、図３は、表示部１００内の９画素の接続構造を主に示しているが、表示画素の数は９画素に限るものではない。そして、図３に示した以外の表示画素も図３に示したものと同様の接続構造をしている。さらに、図３は、表示部１００がカラー表示可能な例を示している。したがって、各表示画素の前面には赤（Red）、緑(Green）、青（blue）の何れかの色のカラーフィルタが配置されている。図３においては、緑表示に係る表示画素をＧｒｅｅｎＮ（図３ではＮ＝１、２、３）、赤表示に係る表示画素をＲｅｄＮ（図３ではＮ＝１、２、３）、青表示に係る表示画素をＢｌｕｅＮ（Ｎ＝１、２、３）として示している。図３に示すように、本実施形態においては、行方向（走査線の延伸方向）の表示画素が例えば緑（Green）、青（Blue）、赤（Red）の順で繰り返すように、且つ列方向（信号線の延伸方向）の表示画素が同一の色成分になるように、カラーフィルタがストライプ配置されている。

また、図３においては、４本の走査線を図示しており、それぞれの走査線をＧａｔｅＮ（Ｎ＝１、２、３、４）として示している。同様に、図３においては、３本の信号線を図示しており、それぞれの信号線をＳＧＮ（図３ではＮ＝１、２）、ＳＲＮ（図３ではＮ＝１）として示している。なお、本実施形態においては、信号線ＳＧＮが第１の信号線として機能し、信号線ＳＲＮが第２の信号線として機能する。

本実施形態においては、図３に示すように、走査線Ｇａｔｅ１、Ｇａｔｅ２、Ｇａｔｅ３、Ｇａｔｅ４と、信号線ＳＧ１、ＳＲ１、ＳＧ２と、が互いに交差するように配設されている。

さらに、走査線Ｇａｔｅ１、Ｇａｔｅ２、Ｇａｔｅ３と信号線ＳＧ１との各交点に対応するように、表示画素Ｇｒｅｅｎ１、Ｇｒｅｅｎ２、Ｇｒｅｅｎ３が配置されている。これら表示画素Ｇｒｅｅｎ１、Ｇｒｅｅｎ２、Ｇｒｅｅｎ３は、それぞれ、第１の薄膜トランジスタＴＦＴ１ａ、ＴＦＴ１ｂ、ＴＦＴ１ｃを介して、各表示画素を挟むように配設される２本の走査線のうちの下行側の走査線（第２の走査線）に接続されている。さらに、表示画素Ｇｒｅｅｎ１、Ｇｒｅｅｎ２、Ｇｒｅｅｎ３は、それぞれ、第１の薄膜トランジスタＴＦＴ１ａ、ＴＦＴ１ｂ、ＴＦＴ１ｃを介して、信号線ＳＧ１にも接続されている。より詳しくは、表示画素Ｇｒｅｅｎ１、Ｇｒｅｅｎ２、Ｇｒｅｅｎ３は、それぞれ、ＴＦＴ１ａ、ＴＦＴ１ｂ、ＴＦＴ１ｃのドレイン電極（或いはソース電極）に接続されている。また、ＴＦＴ１ａ、ＴＦＴ１ｂ、ＴＦＴ１ｃのソース電極（或いはドレイン電極）は、それぞれ、信号線ＳＧ１に接続されている。さらに、ＴＦＴ１ａ、ＴＦＴ１ｂ、ＴＦＴ１ｃのゲート電極は、それぞれ、走査線Ｇａｔｅ２、Ｇａｔｅ３、Ｇａｔｅ４に接続されている。

また、表示画素Ｇｒｅｅｎ１、Ｇｒｅｅｎ２、Ｇｒｅｅｎ３は、それぞれ、第２の薄膜トランジスタＴＦＴ２ａ、ＴＦＴ２ｂ、ＴＦＴ２ｃにも接続されている。より詳しくは、表示画素Ｇｒｅｅｎ１、Ｇｒｅｅｎ２、Ｇｒｅｅｎ３は、それぞれ、ＴＦＴ２ａ、ＴＦＴ２ｂ、ＴＦＴ２ｃのソース電極（或いはドレイン電極）に接続されている。また、ＴＦＴ２ａ、ＴＦＴ２ｂ、ＴＦＴ２ｃのドレイン電極（或いはソース電極）は、表示画素Ｂｌｕｅ１、Ｂｌｕｅ２、Ｂｌｕｅ３に接続されている。さらに、ＴＦＴ２ａ、ＴＦＴ２ｂ、ＴＦＴ２ｃのゲート電極は、それぞれのＴＦＴが接続されている表示画素ＧｒｅｅｎＮ、ＢｌｕｅＮを挟むように配設される２本の走査線のうちの上行側の走査線（第１の走査線）に接続されている。即ち、ＴＦＴ２ａ、ＴＦＴ２ｂ、ＴＦＴ２ｃのゲート電極は、それぞれ、走査線Ｇａｔｅ１、Ｇａｔｅ２、Ｇａｔｅ３に接続されている。

また、表示画素Ｂｌｕｅ１、Ｂｌｕｅ２、Ｂｌｕｅ３は、それぞれ、第３の薄膜トランジスタＴＦＴ３ａ、ＴＦＴ３ｂ、ＴＦＴ３ｃにも接続されている。より詳しくは、表示画素Ｂｌｕｅ１、Ｂｌｕｅ２、Ｂｌｕｅ３は、それぞれ、ＴＦＴ３ａ、ＴＦＴ３ｂ、ＴＦＴ３ｃのソース電極（或いはドレイン電極）に接続されている。また、ＴＦＴ３ａ、ＴＦＴ３ｂ、ＴＦＴ３ｃのドレイン電極（或いはソース電極）は表示画素Ｒｅｄ１、Ｒｅｄ２、Ｒｅｄ３に接続されている。さらに、ＴＦＴ３ａ、ＴＦＴ３ｂ、ＴＦＴ３ｃのゲート電極は、それぞれのＴＦＴが接続されている表示画素ＢｌｕｅＮ、ＲｅｄＮを挟むように配設される２本の走査線のうちの上行側の走査線（第１の走査線）に接続されている。即ち、ＴＦＴ３ａ、ＴＦＴ３ｂ、ＴＦＴ３ｃのゲート電極は、それぞれ、走査線Ｇａｔｅ１、Ｇａｔｅ２、Ｇａｔｅ３に接続されている。

また、表示画素Ｒｅｄ１、Ｒｅｄ２、Ｒｅｄ３は、それぞれ、第４の薄膜トランジスタＴＦＴ４ａ、ＴＦＴ４ｂ、ＴＦＴ４ｃにも接続されている。より詳しくは、表示画素Ｒｅｄ１、Ｒｅｄ２、Ｒｅｄ３は、それぞれ、ＴＦＴ４ａ、ＴＦＴ４ｂ、ＴＦＴ４ｃのソース電極（或いはドレイン電極）に接続されている。また、ＴＦＴ４ａ、ＴＦＴ４ｂ、ＴＦＴ４ｃのドレイン電極（或いはソース電極）は信号線ＳＲ１に接続されている。さらに、ＴＦＴ４ａ、ＴＦＴ４ｂ、ＴＦＴ４ｃのゲート電極は、それぞれのＴＦＴが接続されている表示画素ＲｅｄＮを挟むように配設される２本の走査線のうちの下行側の走査線（第２の走査線）に接続されている。即ち、ＴＦＴ４ａ、ＴＦＴ４ｂ、ＴＦＴ４ｃのゲート電極は、それぞれ、走査線Ｇａｔｅ２、Ｇａｔｅ３、Ｇａｔｅ４に接続されている。

図３で示したように、本実施形態においては、平行配置された第１の走査線と第２の走査線との間に挟まれるようにして隣接配置された表示画素ＧｒｅｅｎＮと、表示画素ＢｌｕｅＮと、表示画素ＲｅｄＮとが、それぞれ、第１の画素、第２の画素、第３の画素として機能する。そして、これら２本の走査線の間に挟まれるようにして隣接配置された、表示画素ＧｒｅｅｎＮ、表示画素ＢｌｕｅＮ、表示画素ＲｅｄＮのうちの、赤表示に係る表示画素ＲｅｄＮと緑表示に係る表示画素ＧｒｅｅｎＮとがＴＦＴを介して信号線に接続される。一方、青表示に係る表示画素ＢｌｕｅＮについてはＴＦＴを介して信号線には接続されず、表示画素ＲｅｄＮと表示画素ＧｒｅｅｎＮとに接続される。図３のような表示画素の接続構成とすることで、走査線の本数を増やさずに信号線の本数を１行分の表示画素数の２／３本とすることが可能である。

図２における信号側駆動回路２００は、図３に示した信号線が接続され、タイミング制御回路６００からの制御信号（垂直同期信号、水平同期信号等）に基づいて、ＲＧＢ発生回路４００から供給されるＲ、Ｇ、Ｂの各色に対応した画像データを１行単位で取り込み、取り込んだ画像データに対応する階調信号を対応する信号線に供給する。

走査側駆動回路３００は、図３に示した走査線が接続され、タイミング制御回路６００からの制御信号（垂直同期信号、水平同期信号等）に基づいて、走査線に接続されたＴＦＴに供給されている走査信号をゲートオンレベルＶＧＨ又はゲートオフレベルＶＧＬにする。

ＲＧＢ発生回路４００は、例えば液晶表示装置の外部から供給される画像信号（アナログ又はデジタル）からＲ、Ｇ、Ｂの各色に対応した画像データを生成して信号側駆動回路２００に出力する。ここで、ＲＧＢ発生回路４００には、所定期間（例えば、１垂直期間や１水平期間）毎にタイミング制御回路６００から極性反転制御信号（ＦＲＰ）が入力される。ＲＧＢ発生回路４００は、極性反転制御信号が入力される毎に信号側駆動回路２００に出力する画像データのビット値を反転させる。このようにして所定期間毎に画像データのビット値を反転させることにより、表示画素に印加される階調信号の極性が所定期間毎に反転する。これにより、表示画素を交流駆動することが可能である。

共通電圧発生回路５００は、電圧レベルが階調信号よりも高い正極側の共通電圧ＶＣＯＭ＋と電圧レベルが階調信号よりも低い負極側の共通電圧ＶＣＯＭ−との２種の共通電圧ＶＣＯＭを生成可能になされており、タイミング制御回路６００からの極性反転制御信号に応じて正極側の共通電圧ＶＣＯＭ＋と負極側の共通電圧ＶＣＯＭ−との何れかを選択して対向側基板１０２に形成された対向電極に供給する。

タイミング制御回路６００は、垂直制御信号、水平制御信号、極性反転制御信号等の各種の制御信号を生成して図２の各ブロックに供給する、
電源発生回路７００は、階調信号を生成するために必要な電源電圧ＶＳＨを生成して信号側駆動回路２００に供給するとともに、走査信号を生成するために必要な電源電圧ＶＧＨ、ＶＧＬを生成して走査側駆動回路３００に供給する。また、電源発生回路７００は、ロジック電源ＶＣＣを生成して信号側駆動回路２００及び走査側駆動回路３００に供給する。

次に、本実施形態に係る表示装置の動作について説明する。図４は、本実施形態における表示装置の表示動作について示すタイミングチャートである。図４においては、上から、信号線ＳＧ１の階調信号、信号線ＳＲ１の階調信号、走査線Ｇａｔｅ１の走査信号、走査線Ｇａｔｅ２の走査信号、走査線Ｇａｔｅ３の走査信号、表示画素Ｒｅｄ１の表示状態、表示画素Ｇｒｅｅｎ１の表示状態、表示画素Ｂｌｕｅ１の表示状態、表示画素Ｒｅｄ２の表示状態、表示画素Ｇｒｅｅｎ２の表示状態、表示画素Ｂｌｕｅ２の表示状態、共通電圧ＶＣＯＭ、を示している。

本実施形態においては、奇数列の信号線である信号線ＳＧＮについては、画像データを青、緑、青、緑、…の順で１／２水平期間（Ｈ）毎に信号側駆動回路２００に入力する。一方、偶数列の信号線である信号線ＳＲＮについては、画像データを青、赤、青、赤、…の順で１／２水平期間（Ｈ）毎に信号側駆動回路２００に入力する。ただし、緑表示に係る画像データと、赤表示に係る画像データと、については、青表示に係る画像データよりも相対的に１水平期間だけ遅らせて入力する。また、画像データのビット値については１水平期間毎に反転させる。ここで、図４においては、画像データのビット反転を行っていない場合の階調信号に「＋」の符号を付し、画像データのビット反転を行った場合の階調信号に「−」の符号を付している。なお、階調信号の極性の反転に伴って、図４に示すように、共通電圧ＶＣＯＭの極性も１水平期間毎に反転させる。

以上により、図４に示すように、信号線ＳＧ１には階調信号Ｂ０−、Ｄｕｍ、Ｂ１＋、Ｇ０＋、Ｂ２−、Ｇ１−、Ｂ３＋、…が供給され、信号線ＳＲ１には階調信号Ｂ０−、Ｄｕｍ、Ｂ１＋、Ｒ０＋、Ｂ２−、Ｒ１−、Ｂ３＋、…が供給される。ここで、Ｄｕｍはダミーの階調信号であることを示している。このダミー階調信号Ｄｕｍとしては任意のデータを入力することができる。また、Ｂ０−、Ｇ０＋、Ｒ０＋は、走査線Ｇａｔｅ１の前の行の走査線に接続される表示画素に供給すべき階調信号を示している。したがって、走査線Ｇａｔｅ１が表示部１００を構成する最初の（例えば一番上の）行である場合、信号線ＳＧ１には階調信号をＢ１＋から供給すれば良く、信号線ＳＲ１には階調信号をＢ１＋から供給すれば良い。

以下の説明においては、走査線Ｇａｔｅ１に接続された表示画素Ｇｒｅｅｎ１、Ｂｌｕｅ１、Ｒｅｄ１及び走査線Ｇａｔｅ２に接続された表示画素Ｇｒｅｅｎ２、Ｂｌｕｅ２、Ｒｅｄ２の表示に関して説明する。その他の行の表示画素についても以下に説明する制御と同様の制御がなされるものである。なお、図４に示すＲ０、Ｇ０、Ｂ０に対応した期間については走査線Ｇａｔｅ１の前の行以前の表示に係るものであるため説明を省略する。

本実施形態においては、各走査線の走査信号を２回ずつゲートオンレベルＶＧＨとする。まず、走査線Ｇａｔｅ１の走査信号と走査線Ｇａｔｅ２の走査信号とをそれぞれ所定期間だけゲートオンレベルＶＧＨとする。ここで、走査線Ｇａｔｅ１の走査信号をゲートオンレベルＶＧＨとする期間は、表示画素Ｂｌｕｅ１に対応した階調信号Ｂ１＋の供給が開始した時点から階調信号Ｇ０＋の供給が終了する直前までの期間とする。また、走査線Ｇａｔｅ２の走査信号をゲートオンレベルＶＧＨとする期間は、表示画素Ｂｌｕｅ１に対応した階調信号Ｂ１＋の供給が開始した時点から階調信号Ｂ１＋の供給が終了する直前までの期間とする。なお、走査線Ｇａｔｅ１、Ｇａｔｅ２の走査信号をゲートオンレベルＶＧＨとする期間を上述した時点よりもさらに１／２水平期間だけ前の期間からとしても良い。図４ではこの期間をＤ＿Ｃとして示している。

走査線Ｇａｔｅ１の走査信号がゲートオンレベルＶＧＨとなることにより、ＴＦＴ２ａとＴＦＴ３ａとがそれぞれオン状態となる。また、走査線Ｇａｔｅ２の走査信号がゲートオンレベルＶＧＨとなることにより、ＴＦＴ１ａ、ＴＦＴ４ａ、ＴＦＴ２ｂ、ＴＦＴ３ｂがそれぞれオン状態となる。これにより、信号線ＳＧ１に供給されていた階調信号Ｂ１＋と信号線ＳＲ１に供給されていた階調信号Ｂ１＋との両方が表示画素Ｇｒｅｅｎ１、Ｂｌｕｅ１、Ｒｅｄ１に書き込まれ、表示画素Ｇｒｅｅｎ１、Ｂｌｕｅ１、Ｒｅｄ１において階調信号Ｂ１＋に対応した表示が行われる。なお、各書き込まれる階調信号は表示画素Ｂｌｕｅ１に対応した階調信号Ｂ１＋であるが、実際の表示はカラーフィルタを通したものとなる。したがって、階調信号Ｂ１＋が書き込まれたとしても表示画素Ｇｒｅｅｎ１については緑色の表示がなされ、表示画素Ｒｅｄ１については赤色の表示がなされる。また、詳細は後述するが、表示画素Ｇｒｅｅｎ１及び表示画素Ｒｅｄ１の表示状態は階調信号Ｂ１＋の書き込み終了から１水平期間後に適正な状態となるため、表示上の問題も殆どない。

また、走査線Ｇａｔｅ３の走査信号がゲートオフレベルＶＧＬのままであるので、ＴＦＴ２ｂ、ＴＦＴ３ｂがオン状態であっても、ＴＦＴ１ｂ、ＴＦＴ４ｂはオフ状態となっている。したがって、信号線ＳＧ１に供給されていた階調信号Ｂ１＋と信号線ＳＲ１に供給されていた階調信号Ｂ１＋は、表示画素Ｇｒｅｅｎ２、Ｂｌｕｅ２、Ｒｅｄ２には書き込まれない。ただし、表示画素Ｇｒｅｅｎ２と表示画素Ｂｌｕｅ２との間はＴＦＴ２ｂを介して導通状態となり、表示画素Ｂｌｕｅ２と表示画素Ｒｅｄ２との間はＴＦＴ３ｂを介して導通状態となるため、表示画素Ｇｒｅｅｎ２、Ｂｌｕｅ２、Ｒｅｄ２の電圧レベルは、それぞれ、前のフレームにおいて表示画素Ｇｒｅｅｎ２、Ｂｌｕｅ２、Ｒｅｄ２にそれぞれ印加されていた電圧（補助容量に保持された電圧。図４ではｏｌｄＲ２、ｏｌｄＧ２、ｏｌｄＢ２として示している）が合成されて、各表示画素に印加されていた電圧の平均値となる。図４では、この合成電圧をｏｌｄＲＧＢ２として示している。また、図４ではｏｌｄＲ１、ｏｌｄＧ１、ｏｌｄＢ１も示している。これらは前フレームにおいて表示画素Ｒｅｄ１、Ｇｒｅｅｎ１、Ｂｌｕｅ１に保持されていた電圧を示している。

走査線Ｇａｔｅ１の走査信号がゲートオンレベルＶＧＨのままで走査線Ｇａｔｅ２の走査信号がゲートオフレベルＶＧＬとなると、ＴＦＴ２ａとＴＦＴ３ａとがオン状態となって表示画素Ｇｒｅｅｎ１、Ｂｌｕｅ１、Ｒｅｄ１の電圧が合成（平均化）される。ただし、直前の１／２水平期間において、表示画素Ｇｒｅｅｎ１、Ｂｌｕｅ１、Ｒｅｄ１にはともに表示画素Ｂｌｕｅ１に対応した階調信号Ｂ１＋が供給されているので、電圧が平均化された後も表示画素Ｇｒｅｅｎ１、Ｂｌｕｅ１、Ｒｅｄ１の電圧は階調信号Ｂ１＋に対応した電圧のままとなる。また、表示画素Ｇｒｅｅｎ２、Ｂｌｕｅ２、Ｒｅｄ２の電圧については、表示画素Ｇｒｅｅｎ２、Ｂｌｕｅ２、Ｒｅｄ２に接続されたＴＦＴがそれぞれ再びオン状態となるまで補助容量によって保持される。

走査線Ｇａｔｅ１の走査信号がゲートオフレベルＶＧＬとなると、表示画素Ｇｒｅｅｎ１、Ｂｌｕｅ１、Ｒｅｄ１に接続されたＴＦＴが再びオン状態となるまで、表示画素Ｇｒｅｅｎ１、Ｂｌｕｅ１、Ｒｅｄ１の電圧が補助容量によって保持される。

次の水平期間において、走査線Ｇａｔｅ２の走査信号と走査線Ｇａｔｅ３の走査信号とをそれぞれ所定期間だけゲートオンレベルＶＧＨとする。ここで、走査線Ｇａｔｅ２の走査信号をゲートオンレベルＶＧＨとする期間は、表示画素Ｂｌｕｅ２に対応した階調信号Ｂ２−の供給が開始した時点から表示画素Ｇｒｅｅｎ１に対応した階調信号Ｇ１−及び表示画素Ｒｅｄ１に対応した階調信号Ｒ１−の供給が終了する直前までの期間とする。また、走査線Ｇａｔｅ３の走査信号をゲートオンレベルＶＧＨとする期間は、表示画素Ｂｌｕｅ２に対応した階調信号Ｂ２−の供給が開始した時点から階調信号Ｂ２−の供給が終了する直前までの期間とする。

走査線Ｇａｔｅ２の走査信号がゲートオンレベルＶＧＨとなることにより、上述したように、ＴＦＴ２ｂ、ＴＦＴ３ｂがオン状態となる。また、走査線Ｇａｔｅ３の走査信号がゲートオンレベルＶＧＨとなることにより、ＴＦＴ１ｂ、ＴＦＴ４ｂがオン状態となる。これにより、信号線ＳＧ１に供給されていた階調信号Ｂ２−が表示画素Ｇｒｅｅｎ１、Ｇｒｅｅｎ２、Ｂｌｕｅ２、Ｒｅｄ２に書き込まれ、また、信号線ＳＲ１に供給されていた階調信号Ｂ２−が表示画素Ｒｅｄ１、Ｇｒｅｅｎ２、Ｂｌｕｅ２、Ｒｅｄ２に書き込まれる。これにより、表示画素Ｇｒｅｅｎ１、Ｒｅｄ１、Ｇｒｅｅｎ２、Ｒｅｄ２、Ｂｌｕｅ２において表示画素Ｂｌｕｅ２に対応した階調信号Ｂ２−に対応した表示が行われる。なお、ＴＦＴ２ａ、ＴＦＴ３ａがともにオフ状態であるので、表示画素Ｂｌｕｅ１については階調信号の書き込みが行われない。また、走査線Ｇａｔｅ４の走査信号がゲートオフレベルＶＧＬのままであるので、ＴＦＴ２ｃ、ＴＦＴ３ｃがオン状態であっても、ＴＦＴ１ｃ、ＴＦＴ４ｃはオフ状態となっている。したがって、信号線ＳＧ１に供給されていた階調信号Ｂ２−と信号線ＳＲ１に供給された階調信号Ｂ２−とは、表示画素Ｇｒｅｅｎ３、Ｂｌｕｅ３、Ｒｅｄ３には書き込まれない。代わりに、表示画素Ｇｒｅｅｎ３、Ｂｌｕｅ３、Ｒｅｄ３においては上述したようにして電圧が合成（平均化）される。

走査線Ｇａｔｅ２の走査信号がゲートオンレベルＶＧＨのままで走査線Ｇａｔｅ３の走査信号がゲートオフレベルＶＧＬとなると、ＴＦＴ１ａがオン状態となり、信号線ＳＧ１に供給されていた表示画素Ｇｒｅｅｎ１に対応した階調信号Ｇ１−が表示画素Ｇｒｅｅｎ１に書き込まれる。これにより、表示画素Ｇｒｅｅｎ１における表示画素Ｂｌｕｅ２に対応した階調信号Ｂ２−の書き込み状態が解消され、表示画素Ｇｒｅｅｎ１において適正な表示がなされる。同様に、ＴＦＴ４ａがオン状態となり、信号線ＳＲ１に供給されていた表示画素Ｒｅｄ１に対応した階調信号Ｒ１−が表示画素Ｒｅｄ１に書き込まれる。これにより、表示画素Ｒｅｄ１における表示画素Ｂｌｕｅ２に対応した階調信号Ｂ２−の書き込み状態が解消され、表示画素Ｒｅｄ１において適正な表示がなされる。なお、ＴＦＴ１ａ、４ａがオン状態であっても、ＴＦＴ２ａ、３ａはオフ状態であるため、表示画素Ｂｌｕｅ１に階調信号が書き込まれることはない。

以上のようにして、表示画素Ｒｅｄ１、Ｇｒｅｅｎ１、Ｂｌｕｅ１において画像信号に応じた適正な階調表示がなされることになる。即ち、本実施形態においては、表示画素Ｒｅｄ１、Ｇｒｅｅｎ１については、表示画素Ｂｌｕｅ１よりも１水平期間だけ遅れて適正な表示がなされる。

また、走査線Ｇａｔｅ２の走査信号がゲートオンレベルＶＧＨのままで走査線Ｇａｔｅ３の走査信号がゲートオフレベルＶＧＬとなると、ＴＦＴ２ｂとＴＦＴ３ｂとがオン状態となって電圧が合成（平均化）される。ただし、直前の１／２水平期間において、表示画素Ｇｒｅｅｎ２、Ｂｌｕｅ２、Ｒｅｄ２にはともに階調信号Ｂ２−が供給されているので、電圧の合成がなされた後も、表示画素Ｇｒｅｅｎ２、Ｂｌｕｅ２、Ｒｅｄ２の電圧は階調信号Ｂ２−に対応した電圧のままとなる。また、表示画素Ｇｒｅｅｎ３、Ｂｌｕｅ３、Ｒｅｄ３の電圧は、表示画素Ｇｒｅｅｎ３、Ｂｌｕｅ３、Ｒｅｄ３に接続されたＴＦＴが再びオン状態となるまで補助容量によって保持される。

走査線Ｇａｔｅ２の走査信号がゲートオフレベルＶＧＬとなると、表示画素Ｇｒｅｅｎ２、Ｂｌｕｅ２、Ｒｅｄ２の電圧は、表示画素Ｇｒｅｅｎ２、Ｂｌｕｅ２、Ｒｅｄ２に接続されたＴＦＴが再びオン状態となるまで補助容量によって保持される。

また、次の水平期間においては、図４においては図示を省略しているが、上述したのと同様に、走査線Ｇａｔｅ３の走査信号がゲートオンレベルＶＧＨで走査線Ｇａｔｅ４の走査信号がゲートオフレベルＶＧＬとなったときに、信号線ＳＧ１に印加されていた階調信号Ｇ２＋が表示画素Ｇｒｅｅｎ２に書き込まれるとともに、信号線ＳＲ１に印加されていた階調信号Ｒ２＋が表示画素Ｒｅｄ２に書き込まれる。このようにして、表示画素Ｒ２、Ｇ２、Ｂ２において映像信号に基づいた表示すべき適正な階調表示がなされる。

以後の水平期間についても上述と同様の制御がなされ、各表示画素において画像信号に基づいた表示すべき適正な階調表示がなされる。

以上説明したように、本実施形態においては、赤表示に係る表示画素ＲｅｄＮと緑表示に係る表示画素ＧｒｅｅｎＮについてはＴＦＴを介して信号線に接続する一方で、青表示に係る表示画素ＢｌｕｅＮについてはＴＦＴを介して表示画素ＲｅｄＮと表示画素ＧｒｅｅｎＮとに接続するようにしている。このような表示画素の接続構成とすることで、走査線の本数を増やさずに信号線の本数を１行分の表示画素数の２／３本とすることが可能である。

また、図３に示すように、表示画素ＢｌｕｅＮについては、信号線との間に２つのＴＦＴと１つの表示画素とが介在することになるが、表示画素ＢｌｕｅＮについては当該表示画素ＢｌｕｅＮを挟むようにして配置される２本の信号線の両方から階調信号を書き込んでいるため、表示画素ＢｌｕｅＮにおける時定数を小さくして、表示画素ＢｌｕｅＮへの所望のレベルの階調信号の書き込みが完了するまでの期間を短くすることが可能である。

［第２の実施形態］
次に本発明の第２の実施形態について説明する。ここで、第２の実施形態において、液晶表示装置の全体構成については上述した第１の実施形態と同様であり、表示部１００中の画素電極（表示画素）の接続構造、及びそれに伴う液晶表示装置の動作のみが異なる。以下の説明では、第１の実施形態と異なる点を中心に説明する。

図５は、本実施形態における表示部１００中の画素電極（表示画素）の接続構造を示す図である。ここで、図５においても、表示部１００内の９画素の接続構造を主に示している。また、図５においては、３本の走査線を図示しており、それぞれの走査線をＧａｔｅＮ（Ｎ＝１、２、３）として示している。同様に、図５においては、３本の信号線を図示しており、それぞれの信号線をＳＧＮ（図５ではＮ＝１、２）、ＳＲＮ（図５ではＮ＝１）として示している。なお、本実施形態においては、信号線ＳＧＮが第１の信号線として機能し、信号線ＳＲＮが第２の信号線として機能する。

図５においても、走査線Ｇａｔｅ１、Ｇａｔｅ２、Ｇａｔｅ３と、信号線ＳＧ１、ＳＲ１、ＳＧ２と、は互いに交差するように配設されている。

さらに、走査線Ｇａｔｅ１、Ｇａｔｅ２、Ｇａｔｅ３と信号線ＳＧ１との各交点に対応するように、表示画素Ｇｒｅｅｎ１、Ｇｒｅｅｎ２、Ｇｒｅｅｎ３が配置されている。これら表示画素Ｇｒｅｅｎ１、Ｇｒｅｅｎ２、Ｇｒｅｅｎ３は、それぞれ、第１の薄膜トランジスタＴＦＴ１ａ、ＴＦＴ１ｂ、ＴＦＴ１ｃを介して、各表示画素ＧｒｅｅｎＮの１行上の表示画素（図５ではＧｒｅｅｎ１の１行上の表示画素については図示していない）を挟むように配設される２本の走査線のうちの下行側に存在する走査線（第２の走査線）に接続されている。さらに、表示画素Ｇｒｅｅｎ１、Ｇｒｅｅｎ２、Ｇｒｅｅｎ３は、それぞれ、第１の薄膜トランジスタＴＦＴ１ａ、ＴＦＴ１ｂ、ＴＦＴ１ｃを介して、信号線ＳＧ１にも接続されている。より詳しくは、表示画素Ｇｒｅｅｎ１、Ｇｒｅｅｎ２、Ｇｒｅｅｎ３は、それぞれ、ＴＦＴ１ａ、ＴＦＴ１ｂ、ＴＦＴ１ｃのドレイン電極（或いはソース電極）に接続されている。また、ＴＦＴ１ａ、ＴＦＴ１ｂ、ＴＦＴ１ｃのソース電極（或いはドレイン電極）は、それぞれ、信号線ＳＧ１に接続されている。さらに、ＴＦＴ１ａ、ＴＦＴ１ｂ、ＴＦＴ１ｃのゲート電極は、それぞれ、走査線Ｇａｔｅ１、Ｇａｔｅ２、Ｇａｔｅ３に接続されている。

また、表示画素Ｇｒｅｅｎ２、Ｇｒｅｅｎ３は、第２の薄膜トランジスタＴＦＴ２ａ、ＴＦＴ２ｂにも接続されている。より詳しくは、ＴＦＴ２ａ、ＴＦＴ２ｂのソース電極（或いはドレイン電極）は、走査線Ｇａｔｅ２、Ｇａｔｅ３を跨ぐように延伸されて表示画素Ｇｒｅｅｎ２、Ｇｒｅｅｎ３に接続されている。なお、Ｇｒｅｅｎ１の上行にも表示画素が存在する場合にはＧｒｅｅｎ１も第２の薄膜トランジスタのソース電極に接続される。また、ＴＦＴ２ａ、ＴＦＴ２ｂ、ＴＦＴ２ｃのドレイン電極（或いはソース電極）は、表示画素Ｂｌｕｅ１、Ｂｌｕｅ２、Ｂｌｕｅ３に接続されている。さらに、ＴＦＴ２ａ、ＴＦＴ２ｂ、ＴＦＴ２ｃのゲート電極は、それぞれのＴＦＴが接続されている表示画素ＢｌｕｅＮを挟むように配設される２本の走査線のうちの上行側の走査線（第１の走査線）に接続されている。即ち、ＴＦＴ２ａ、ＴＦＴ２ｂ、ＴＦＴ２ｃのゲート電極は、それぞれ、走査線Ｇａｔｅ１、Ｇａｔｅ２、Ｇａｔｅ３に接続されている。

また、表示画素Ｂｌｕｅ１、Ｂｌｕｅ２、Ｂｌｕｅ３は、それぞれ、第３の薄膜トランジスタＴＦＴ３ａ、ＴＦＴ３ｂ、ＴＦＴ３ｃにも接続されている。より詳しくは、表示画素Ｂｌｕｅ１、Ｂｌｕｅ２、Ｂｌｕｅ３は、それぞれ、ＴＦＴ３ａ、ＴＦＴ３ｂ、ＴＦＴ３ｃのソース電極（或いはドレイン電極）に接続されている。また、ＴＦＴ３ａ、ＴＦＴ３ｂのドレイン電極（或いはソース電極）は走査線Ｇａｔｅ２、Ｇａｔｅ３を跨ぐように延伸されて表示画素Ｒｅｄ２、Ｒｅｄ３に接続されている。なお、Ｒｅｄ１の上行に表示画素が存在する場合にはＲｅｄ１にも第３の薄膜トランジスタのドレイン電極が接続される。さらに、ＴＦＴ３ａ、ＴＦＴ３ｂ、ＴＦＴ３ｃのゲート電極は、それぞれのＴＦＴが接続されている表示画素ＢｌｕｅＮを挟むように配設される２本の走査線のうちの上行側の走査線（第１の走査線）に接続されている。即ち、ＴＦＴ３ａ、ＴＦＴ３ｂ、ＴＦＴ３ｃのゲート電極は、それぞれ、走査線Ｇａｔｅ１、Ｇａｔｅ２、Ｇａｔｅ３に接続されている。

また、表示画素Ｒｅｄ１、Ｒｅｄ２、Ｒｅｄ３は、それぞれ、第４の薄膜トランジスタＴＦＴ４ａ、ＴＦＴ４ｂ、ＴＦＴ４ｃにも接続されている。より詳しくは、表示画素Ｒｅｄ１、Ｒｅｄ２、Ｒｅｄ３は、それぞれ、ＴＦＴ４ａ、ＴＦＴ４ｂ、ＴＦＴ４ｃのソース電極（或いはドレイン電極）に接続されている。また、ＴＦＴ４ａ、ＴＦＴ４ｂ、ＴＦＴ４ｃのドレイン電極（或いはソース電極）は信号線ＳＲ１に接続されている。さらに、ＴＦＴ４ａ、ＴＦＴ４ｂ、ＴＦＴ４ｃのゲート電極は、各表示画素ＲｅｄＮの１行上の表示画素（図５ではＲｅｄ１の１行上の表示画素については図示していない）を挟むように配設される２本の走査線のうちの下行側に存在する走査線（第２の走査線）に接続されている。

図５で示したように、本実施形態においては、平行配置された第１の走査線と第２の走査線との間に挟まれるようにして配置された表示画素ＢｌｕｅＮが第２の画素として機能する。また、第２の画素としての表示画素ＢｌｕｅＮとの間に第２の走査線を挟むようにして配置される表示画素ＧｒｅｅｎＮ、表示画素ＲｅｄＮがそれぞれ第１の画素、第３の画素として機能する。そして、これら表示画素ＧｒｅｅｎＮ、表示画素ＢｌｕｅＮ、表示画素ＲｅｄＮのうち、赤表示に係る表示画素ＲｅｄＮと緑表示に係る表示画素ＧｒｅｅｎＮとがＴＦＴを介して信号線に接続される。一方、青表示に係る表示画素ＢｌｕｅＮについては、当該表示画素ＢｌｕｅＮの１行下に存在する表示画素ＧｒｅｅｎＮ、ＲｅｄＮに接続される。図５のような表示画素の接続構成とすることでも、走査線の本数を増やさずに信号線の本数を１行分の表示画素数の２／３本とすることが可能である。

次に、本実施形態に係る表示装置の動作について説明する。図６は、本実施形態における表示装置の表示動作について示すタイミングチャートである。図６においても、上から、信号線ＳＧ１の階調信号、信号線ＳＲ１の階調信号、走査線Ｇａｔｅ１の走査信号、走査線Ｇａｔｅ２の走査信号、走査線Ｇａｔｅ３の走査信号、表示画素Ｒｅｄ１の表示状態、表示画素Ｇｒｅｅｎ１の表示状態、表示画素Ｂｌｕｅ１の表示状態、表示画素Ｒｅｄ２の表示状態、表示画素Ｇｒｅｅｎ２の表示状態、表示画素Ｂｌｕｅ２の表示状態、共通電圧ＶＣＯＭ、を示している。

本実施形態においては、奇数列の信号線である信号線ＳＧＮについては、画像データを青、緑、青、緑、…の順で１／２水平期間（Ｈ）毎に信号側駆動回路２００に入力する。一方、偶数列の信号線である信号線ＳＲＮについては、画像データを青、赤、青、赤、…の順で１／２水平期間（Ｈ）毎に信号側駆動回路２００に入力する。また、画像データのビット値については１水平期間毎に反転させる。ここで、図６においても、画像データのビット反転を行っていない場合の階調信号に「＋」の符号を付し、画像データのビット反転を行った場合の階調信号に「−」の符号を付している。なお、階調信号の極性の反転に伴って、図６に示すように、共通電圧ＶＣＯＭの極性も１水平期間毎に反転させる。

以上により、図６に示すように、信号線ＳＧ１には階調信号Ｂ０−、Ｇ０−、Ｂ１＋、Ｇ１＋、Ｂ２−、Ｇ２−、Ｂ３＋、…が供給され、信号線ＳＲ１には階調信号Ｂ０−、Ｒ０−、Ｂ１＋、Ｒ１＋、Ｂ２−、Ｒ２−、Ｂ３＋、…が供給される。ここで、Ｂ０−、Ｇ０−、Ｒ０−は、走査線Ｇａｔｅ１の前の行の走査線に接続される表示画素に供給すべき階調信号を示している。なお、本実施形態においてはダミーの階調信号を入力する必要はない。また、走査線Ｇａｔｅ１が表示部１００を構成する最初の（例えば一番上の）行である場合、信号線ＳＧ１には階調信号をＢ１＋から供給すれば良く、信号線ＳＲ１には階調信号をＢ１＋から供給すれば良い。

以下の説明においては、走査線Ｇａｔｅ１に接続された表示画素Ｇｒｅｅｎ１、Ｂｌｕｅ１、Ｒｅｄ１及び走査線Ｇａｔｅ２に接続された表示画素Ｇｒｅｅｎ２、Ｂｌｕｅ２、Ｒｅｄ２の表示に関して説明する。その他の行の表示画素についても以下に説明する制御と同様の制御がなされるものである。なお、図６に示すＲ０、Ｇ０、Ｂ０に対応した期間についても走査線Ｇａｔｅ１の前の行以前の表示に係るものであるため説明を省略する。

本実施形態においては、各走査線の走査信号を２回ずつゲートオンレベルＶＧＨとする。まず、走査線Ｇａｔｅ１の走査信号と走査線Ｇａｔｅ２の走査信号とをそれぞれ所定期間だけゲートオンレベルＶＧＨとする。ここで、走査線Ｇａｔｅ１の走査信号をゲートオンレベルＶＧＨとする期間は、表示画素Ｂｌｕｅ１に対応した階調信号Ｂ１＋の供給が開始した時点から階調信号Ｇ１＋の供給が終了する直前までの期間とする。また、走査線Ｇａｔｅ２の走査信号をゲートオンレベルＶＧＨとする期間は、表示画素Ｂｌｕｅ１に対応した階調信号Ｂ１＋の供給が開始した時点から階調信号Ｂ１＋の供給が終了する直前までの期間とする。なお、走査線Ｇａｔｅ１、Ｇａｔｅ２の走査信号をゲートオンレベルＶＧＨとする期間を上述した時点よりもさらに１／２水平期間だけ前の期間からとしても良い。図６ではこの期間をＤ＿Ｃとして示している。

走査線Ｇａｔｅ１の走査信号がゲートオンレベルＶＧＨとなることにより、ＴＦＴ１ａ、ＴＦＴ２ａ、ＴＦＴ３ａ、ＴＦＴ４ａがそれぞれオン状態となる。また、走査線Ｇａｔｅ２の走査信号がゲートオンレベルＶＧＨとなることにより、ＴＦＴ１ｂ、ＴＦＴ２ｂ、ＴＦＴ３ｂ、ＴＦＴ４ｂがそれぞれオン状態となる。これにより、信号線ＳＧ１に供給されていた階調信号Ｂ１＋が表示画素Ｇｒｅｅｎ１に書き込まれるとともに、信号線ＳＲ１に供給されていた階調信号Ｂ１＋が表示画素Ｒｅｄ１に書き込まれ、表示画素Ｇｒｅｅｎ１、Ｒｅｄ１において階調信号Ｂ１＋に対応した表示が行われる。また、表示画素Ｂｌｕｅ１については、信号線ＳＧ１に供給されていた階調信号Ｂ１＋がＴＦＴ１ｂを介して表示画素Ｇｒｅｅｎ２に書き込まれるとともに、信号線ＳＲ１に供給されていた階調信号Ｂ１＋がＴＦＴ４ｂを介して表示画素Ｒｅｄ２に書き込まれる。ここで、ＴＦＴ２ａ、ＴＦＴ３ａがオン状態となって表示画素Ｇｒｅｅｎ２と表示画素Ｂｌｕｅ１との間、表示画素Ｒｅｄ２と表示画素Ｂｌｕｅ１との間がそれぞれ導通状態となっている。さらに、表示画素Ｇｒｅｅｎ２と表示画素Ｒｅｄ２とは同じ階調信号Ｂ１＋が書き込まれる。したがって、表示画素Ｂｌｕｅ１の電位も、表示画素Ｇｒｅｅｎ２及び表示画素Ｒｅｄ２とは同じ電位である階調信号Ｂ１＋に対応した電位となる。なお、各書き込まれる階調信号は表示画素Ｂｌｕｅ１に対応した階調信号Ｂ１＋であるが、実際の表示はカラーフィルタを通したものとなる。したがって、階調信号Ｂ１＋が書き込まれたとしても表示画素Ｇｒｅｅｎ１については緑色の表示がなされ、表示画素Ｒｅｄ１については赤色の表示がなされる。また、詳細は後述するが、表示画素Ｇｒｅｅｎ１及び表示画素Ｒｅｄ１の表示状態は階調信号Ｂ１＋の書き込み終了から１／２水平期間後に適正な状態となるため、表示上の問題も殆どない。

ここで、走査線Ｇａｔｅ２がゲートオンレベルＶＧＨとなっているので、表示画素Ｇｒｅｅｎ３と表示画素Ｂｌｕｅ２との間はＴＦＴ２ｂを介して導通状態となり、表示画素Ｒｅｄ３と表示画素Ｂｌｕｅ２との間はＴＦＴ３ｂを介して導通状態となる。このため、表示画素Ｂｌｕｅ２の電圧レベルは、前のフレームにおいて表示画素Ｇｒｅｅｎ３、Ｂｌｕｅ２、Ｒｅｄ３にそれぞれ印加されていた電圧（補助容量に保持された電圧）が合成されて、各表示画素に印加されていた電圧の平均値となる。図６では、この合成電圧をｏｌｄＲＧ３Ｂ２として示している。また、図６における他のｏｌｄで示した部分は前フレームの表示に係る部分である。

走査線Ｇａｔｅ１の走査信号がゲートオンレベルＶＧＨのままで走査線Ｇａｔｅ２の走査信号がゲートオフレベルＶＧＬとなると、信号線ＳＧ１に供給されていた階調信号Ｇ１＋がＴＦＴ１ａを介して表示画素Ｇｒｅｅｎ１に書き込まれるとともに、信号線ＳＲ１に供給されていた階調信号Ｒ１＋がＴＦＴ４ａを介して表示画素Ｒｅｄ１に書き込まれる。走査線Ｇａｔｅ１の走査信号がゲートオンレベルＶＧＨのままでも、走査線Ｇａｔｅ２の走査信号がゲートオフレベルＶＧＬとなってＴＦＴ１ｂ、ＴＦＴ４ｂがオフ状態となるので、表示画素Ｂｌｕｅ１については表示画素Ｇｒｅｅｎ２及び表示画素Ｒｅｄ２と同電位、即ち階調信号Ｂ１＋に対応した電位のままとなる。このような動作により、表示画素Ｇｒｅｅｎ１における表示画素Ｂｌｕｅ１に対応した階調信号Ｂ１＋の書き込み状態が解消され、表示画素Ｇｒｅｅｎ１において適正な表示がなされる。同様に、表示画素Ｒｅｄ１における表示画素Ｂｌｕｅ１に対応した階調信号Ｂ２＋の書き込み状態が解消され、表示画素Ｒｅｄ１において適正な表示がなされる。

走査線Ｇａｔｅ１の走査信号がゲートオフレベルＶＧＬとなると、表示画素Ｇｒｅｅｎ１、Ｂｌｕｅ１、Ｒｅｄ１に接続されたＴＦＴが再びオン状態となるまで、表示画素Ｇｒｅｅｎ１、Ｂｌｕｅ１、Ｒｅｄ１の電圧が補助容量によって保持される。

次の水平期間において、走査線Ｇａｔｅ２の走査信号と走査線Ｇａｔｅ３の走査信号とをそれぞれ所定期間だけゲートオンレベルＶＧＨとする。ここで、走査線Ｇａｔｅ２の走査信号をゲートオンレベルＶＧＨとする期間は、表示画素Ｂｌｕｅ２に対応した階調信号Ｂ２−の供給が開始した時点から表示画素Ｇｒｅｅｎ２に対応した階調信号Ｇ２−及び表示画素Ｒｅｄ２に対応した階調信号Ｒ２−の供給が終了する直前までの期間とする。また、走査線Ｇａｔｅ３の走査信号をゲートオンレベルＶＧＨとする期間は、表示画素Ｂｌｕｅ２に対応した階調信号Ｂ２−の供給が開始した時点から階調信号Ｂ２−の供給が終了する直前までの期間とする。

走査線Ｇａｔｅ２の走査信号がゲートオンレベルＶＧＨとなることにより、上述したように、ＴＦＴ１ｂ、ＴＦＴ２ｂ、ＴＦＴ３ｂ、ＴＦＴ４ｂがオン状態となる。また、走査線Ｇａｔｅ３の走査信号がゲートオンレベルＶＧＨとなることにより、ＴＦＴ１ｃ、ＴＦＴ２ｃ、ＴＦＴ３ｃ、ＴＦＴ４ｃがオン状態となる。これにより、信号線ＳＧ１に供給されていた階調信号Ｂ２−が表示画素Ｇｒｅｅｎ２、Ｇｒｅｅｎ３に書き込まれ、また、信号線ＳＲ１に供給されていた階調信号Ｂ２−が表示画素Ｒｅｄ２、Ｒｅｄ３に書き込まれる。また、表示画素Ｇｒｅｅｎ３と表示画素Ｂｌｕｅ２との間及び表示画素Ｒｅｄ３と表示画素Ｂｌｕｅ２との間がそれぞれ導通状態となることにより、表示画素Ｂｌｕｅ２の電位が表示画素Ｇｒｅｅｎ３及び表示画素Ｒｅｄ３と同電位、即ち階調信号Ｂ２−に対応した電位となる。これにより、表示画素Ｇｒｅｅｎ２、Ｂｌｕｅ２、Ｒｅｄ２において表示画素Ｂｌｕｅ２に対応した階調信号Ｂ２−に対応した表示が行われる。

走査線Ｇａｔｅ２の走査信号がゲートオンレベルＶＧＨのままで走査線Ｇａｔｅ３の走査信号がゲートオフレベルＶＧＬとなると、信号線ＳＧ１に供給されていた表示画素Ｇｒｅｅｎ２に対応した階調信号Ｇ２−が表示画素Ｇｒｅｅｎ２に書き込まれる。これにより、表示画素Ｇｒｅｅｎ２における表示画素Ｂｌｕｅ２に対応した階調信号Ｂ２−の書き込み状態が解消され、表示画素Ｇｒｅｅｎ２において適正な表示がなされる。同様に、信号線ＳＲ１に供給されていた表示画素Ｒｅｄ２に対応した階調信号Ｒ２−が表示画素Ｒｅｄ２に書き込まれる。これにより、表示画素Ｒｅｄ２における表示画素Ｂｌｕｅ２に対応した階調信号Ｂ２−の書き込み状態が解消され、表示画素Ｒｅｄ２において適正な表示がなされる。なお、表示画素Ｂｌｕｅ２については表示画素Ｇｒｅｅｎ３、表示画素Ｒｅｄ３と同電位、即ち階調信号Ｂ２−に対応した電位を維持する。

走査線Ｇａｔｅ２の走査信号がゲートオフレベルＶＧＬとなると、表示画素Ｇｒｅｅｎ２、Ｂｌｕｅ２、Ｒｅｄ２の電圧は、表示画素Ｇｒｅｅｎ２、Ｂｌｕｅ２、Ｒｅｄ２に接続されたＴＦＴが再びオン状態となるまで補助容量によって保持される。

以後の水平期間についても上述と同様の制御がなされ、各表示画素において画像信号に基づいた表示すべき適正な階調表示がなされる。

以上説明したように、本実施形態においても、赤表示に係る表示画素ＲｅｄＮと緑表示に係る表示画素ＧｒｅｅｎＮについてはＴＦＴを介して信号線に接続する一方で、青表示に係る表示画素ＢｌｕｅＮについてはＴＦＴを介して表示画素ＲｅｄＮと表示画素ＧｒｅｅｎＮとに接続するようにしている。このような表示画素の接続構成とすることで、走査線の本数を増やさずに信号線の本数を１行分の表示画素数の２／３本とすることが可能である。

また、本実施形態においても、図５に示すように、表示画素ＢｌｕｅＮについては、信号線との間に２つのＴＦＴと１つの表示画素とが介在することになるが、表示画素ＢｌｕｅＮについては当該表示画素ＢｌｕｅＮを挟むようにして配置される２本の信号線の両方から階調信号を書き込んでいるため、表示画素ＢｌｕｅＮにおける時定数を小さくして、表示画素ＢｌｕｅＮへの所望のレベルの階調信号の書き込みが完了するまでの期間を短くすることが可能である。

さらに、第１の実施形態では、表示画素ＢｌｕｅＮに対して、表示画素ＧｒｅｅｎＮと表示画素ＲｅｄＮとは１水平期間だけ遅れて適正な表示となる。これに対し、第２の実施形態では、表示画素ＢｌｕｅＮに対して、表示画素ＧｒｅｅｎＮと表示画素ＲｅｄＮとは１／２水平期間だけ遅れて適正な表示となる。このように、第２の実施形態では、第１の実施形態に比べてより高速に適正な階調信号を表示画素に書き込んで表示を行うことが可能である。

以上実施形態に基づいて本発明を説明したが、本発明は上述した実施形態に限定されるものではなく、本発明の要旨の範囲内で種々の変形や応用が可能なことは勿論である。

上述した実施形態では、表示画素に印加される電圧ＶＬＣＤの極性（階調信号と共通信号との大小関係）が１水平期間毎に反転するライン反転駆動によって表示画素を駆動している。これに対し、表示データのビット値と共通電圧ＶＣＯＭの極性とを１フレーム毎に反転させるようにすれば、表示画素をフレーム反転駆動で駆動することも可能である。

また、図３及び図５では、走査線Ｇａｔｅ１、Ｇａｔｅ２と信号線ＳＧ１、ＳＧ２との交点に対応するように、表示画素Ｇｒｅｅｎ１、Ｂｌｕｅ１、Ｒｅｄ１をこの順に配置して、表示画素Ｇｒｅｅｎ１はＴＦＴ１ａを介して信号線ＳＧ１に接続する。表示画素Ｒｅｄ１はＴＦＴ４ａを介して信号線ＳＲ１に接続する。表示画素Ｂｌｕｅ１は、ＴＦＴ２ａを介して表示画素Ｇｒｅｅｎ１に接続するとともに、ＴＦＴ３ａを介して表示画素Ｒｅｄ２に接続しているが、カラーフィルタの色の順番はこの順番に限るものではない。

ただし、表示画素ＢｌｕｅＮは、表示画素ＧｒｅｅｎＮ及び表示画素ＲｅｄＮに比べて人間の眼に対する視感度が小さいため、表示画素ＧｒｅｅｎＮ及び表示画素ＲｅｄＮに比べて早い時期から正しい階調信号を、当該表示画素ＢｌｕｅＮを挟むようにして配置される２本の信号線の両方から書き込んでおくことが望ましい。

さらに、上記した実施形態には種々の段階の発明が含まれており、開示される複数の構成要件の適当な組合せにより種々の発明が抽出され得る。例えば、実施形態に示される全構成要件からいくつかの構成要件が削除されても、上述したような課題を解決でき、上述したような効果が得られる場合には、この構成要件が削除された構成も発明として抽出され得る。

１０…携帯電話機、１１…マイクロフォン、１２…アンテナ、１３…スピーカ、１４…液晶表示装置、１５…操作部、１００…表示部、２００…信号側駆動回路、３００…走査側駆動回路、４００…ＲＧＢ発生回路、５００…共通電圧発生回路、６００…タイミング制御回路、７００…電源発生回路

Claims (6)

1. 所定の方向に延伸配置された、互いに隣接する第１の走査線及び第２の走査線と、
   前記第１の走査線及び前記第２の走査線に対して交差するように配置された第１の信号線と、
   ゲート電極が前記第２の走査線に接続されるとともに、ソース電極及びドレイン電極のうちの一方が前記第１の信号線に接続された第１の薄膜トランジスタと、
   前記第１の薄膜トランジスタにおける前記ソース電極及び前記ドレイン電極のうちの他方に接続された第１の画素と、
   ゲート電極が前記第１の走査線に接続されるとともに、ソース電極及びドレイン電極のうちの一方が前記第１の画素に接続された第２の薄膜トランジスタと、
   前記第２の薄膜トランジスタにおける前記ソース電極及び前記ドレイン電極のうちの他方に接続された第２の画素と、
   ゲート電極が前記第１の走査線に接続されるとともに、ソース電極及びドレイン電極のうちの一方が前記第２の画素に接続された第３の薄膜トランジスタと、
   前記第３の薄膜トランジスタにおける前記ソース電極及び前記ドレイン電極のうちの他方に接続された第３の画素と、
   前記第１の信号線と平行するように配置され、且つ、前記第１の信号線と隣接する第２の信号線と、
   ゲート電極が前記第２の走査線に接続されるとともに、ソース電極及びドレイン電極のうちの一方が前記第３の画素に接続され、前記ソース電極及び前記ドレイン電極のうちの他方が前記第２の信号線に接続された第４の薄膜トランジスタと、
   を具備し、
   前記第１の薄膜トランジスタ、前記第１の画素、前記第２の薄膜トランジスタ、前記第２の画素、前記第３の薄膜トランジスタ、前記第３の画素及び前記第４の薄膜トランジスタは、前記第１の走査線、前記第２の走査線、前記第１の信号線及び前記第２の信号線に囲まれた領域内に配置されている、
   ことを特徴とする表示装置。
2. 前記第１の画素には、前記第１の信号線に供給される階調信号が前記第１の薄膜トランジスタを介して供給され、
   前記第２の画素には、前記第１の信号線に供給される階調信号が前記第１の薄膜トランジスタと、前記第１の画素と、前記第２の薄膜トランジスタと、を順に介して供給されるとともに、前記第２の信号線に供給される階調信号が前記第４の薄膜トランジスタと、前記第３の画素と、前記第３の薄膜トランジスタと、を順に介して供給され、
   前記第３の画素には、前記第２の信号線に供給される階調信号が前記第４の薄膜トランジスタを介して供給される、
   ことを特徴とする請求項１に記載の表示装置。
3. 前記第２の画素に保持させる階調信号を前記第１の信号線と前記第２の信号線とにそれぞれ供給した後に、前記第１の画素に保持させる階調信号を前記第１の信号線に供給するとともに前記第３の画素に保持させる階調信号を前記第２の信号線に供給する信号側駆動回路と、
   前記信号側駆動回路により前記第１の信号線と前記第２の信号線とに前記第２の画素に保持させる階調信号が供給されているときに、前記第２の走査線に前記第１の薄膜トランジスタと前記第４の薄膜トランジスタとをそれぞれオン状態にする走査信号を供給するとともに前記第１の走査線に前記第２の薄膜トランジスタと前記第３の薄膜トランジスタとをそれぞれオン状態にする走査信号を供給し、前記信号側駆動回路により前記第１の信号線に前記第１の画素に保持させる階調信号が供給され前記第２の信号線に前記第３の画素に保持させる階調信号が供給されているときに、前記第２の走査線に前記第１の薄膜トランジスタと前記第４の薄膜トランジスタとをそれぞれオン状態にする走査信号を供給するとともに前記第１の走査線に前記第２の薄膜トランジスタと前記第３の薄膜トランジスタとをそれぞれオフ状態にする走査信号を供給する走査側駆動回路と、
   をさらに備えたことを特徴とする請求項１又は２に記載の表示装置。
4. 前記信号側駆動回路は、前記第１の画素に保持させる階調信号と前記第３の画素に保持させる階調信号とを、前記第２の画素に保持させる階調信号に比べて１水平期間だけ遅らせて供給することを特徴とする請求項３に記載の表示装置。
5. 前記第１の画素、前記第２の画素及び前記第３の画素は、互いに異なる色成分に対応していることを特徴とする請求項１乃至４の何れかに記載の表示装置。
6. 前記第２の画素は、青色成分に対応していることを特徴とする請求項５に記載の表示装置。