JPH02300720A

JPH02300720A - Ｔｆｔパネル及びその駆動方法

Info

Publication number: JPH02300720A
Application number: JP1120751A
Authority: JP
Inventors: Naoki Kato; 直樹加藤
Original assignee: Casio Computer Co Ltd
Current assignee: Casio Computer Co Ltd
Priority date: 1989-05-15
Filing date: 1989-05-15
Publication date: 1990-12-12

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】［産業上の利用分野］本発明は、アクティブΦマトリクス駆動によるＴＦＴパ
ネル及びその駆動方法に関する。

［従来の技術］従来、液晶テレビ等の表示装置として用いられるアクテ
ィブ・マトリクス駆動によるＴＦＴパネルは、第４図に
示すように構成されている。すなわち、ゲートラインＧ
ｌ、Ｇ２．・・・及びドレインラインＤｉ、Ｄ２．・・
・がマトリクス状に配置され、各交点部分にスイッチイ
ンク用の薄膜トランジスタ（ＴＦＴ）ＴＬＩ、Ｔｌ２．
・・・、Ｔ　２１．　Ｔ　２２．・・・が設けられる。

これらの薄膜トランジスタＴ１１゜Ｔ１２．・・・、Ｔ
　２１．　Ｔ　２２．・・・は、ケート電極が対応する
ゲートラインＧ’ｌ’、Ｇ２．・・・に接続されると共
に、ドレイン電極が対応するドレインラインＤｉ、Ｄ２
．・・・に接続され、更にソース電極に液晶表示素子の
画素Ｅ、１１．　　Ｅ　１２．・・・、Ｅ　２１．　　
Ｅ２２゜・・・が接続される。

上記のように構成されたＴＦＴパネルは、ゲートライン
Ｇｌ、Ｇ２．・・・が２４０本設けられており、ＮＴＳ
Ｃ方式のＴＶ信号を表示する場合、第１フイールドで全
画素を表示し、第２フイールドにおいても全画素を使用
して上書きしている。

［発明が解決しようとする課題］上記のように従来のＴＦＴパネルでは、２４０本のゲー
トラインＧｌ、Ｇ２．・・・を設け、第１フイールド及
び第２フイールドで同じ画素を使用して画像表示を行な
っている。従って、］画面を１フイ一ルド分のデータで
表示することになり、ＣＲＴを使用した場合に比較して
画質が劣るという問題があった。

本発明は上記実情に鑑みて成されたもので、高い解像度
が得られるＴＦＴパネル及びその駆動方法を提供するこ
とを目的とする。

［課題を解決するための手段］本発明は、マトリクス状に配列される画素をそれぞれ第
１ないし第３のスイッチインク用トランジスタ及び画素
電極により構成し、各画素ラインに対応させてゲートラ
インを設けると共に各画素列に対してそれぞれ２本のド
レインラインを設け、上記３つのスイッチインク用トラ
ンジスタを上下のゲートライン及び左右のドレインライ
ンに選択的に接続するようにしたものである。

また、本発明は、上記奇数のゲートラインと偶数のゲー
トラインをフィールド毎に交互に順次駆動すると共に、
奇数のドレインラインと偶数のドレインラインを１水平
ライン分の時間差を持たせて駆動するようにしたもので
ある。

［作用コ上記のように構成されたＴＦＴパネルにおいて、１本の
ゲートラインが選択されると、その選択ゲートラインの
上下の画素が対となって表示駆動され、一方の画素は例
えば奇数番目のドレインラインに与えられる信号により
駆動され、他方の画素は奇数番目及び偶数番目のドレイ
ンラインに与えられる信号の平均値により駆動される。

上記ゲートラインは、奇数番目のゲートラインと偶数番
目のゲートラインがフィールド毎に交互に選択されるの
で、上記上下の画素の組み合わせがフィールド毎に変化
する。このようにしてＴＦＴパネル上でフィールド内袖
間が行なわれ、画像品質を向上することができる。

［実施例］以下、図面を参照して本発明の一実施例を説明する。

第１図は本発明によるＴＦＴパネルの構成図を示すもの
で、ゲートラインＧｌ、Ｇ２．・・・及びドレインライ
ンＤｉ、Ｄ２．・・・がマトリクス状に配置され、その
交点部分に画素Ｅ　１１．　　Ｅ　１２．・・・。

Ｅ　２１．　　Ｅ　２２．・・・が設けられる。この場
合、画素Ｅ　１１．　　Ｅ　１２．・・・、　　Ｅ２１
．　　Ｅ２２．・・・は、ゲートラインＧｌ、Ｇ２．・
・・に対しては各ライン対応し、ドレインラインＤＩ、
Ｄ２．・・・に対しては１本置きに対応して設けられる
。

上記ゲートラインＧｌ、Ｇ２．・・・は４８０本設けら
れ、奇数番目のラインＧｌ、Ｇ３．・・・Ｇ４７９が右
側より導出され、偶数番目のラインＧ２゜Ｇ４．・・・
Ｇ４８０が左側より導出される。上記ドレインラインＤ
ｉ、Ｄ２．・・・は、奇数番目のラインＤｉ、Ｄ３．・
・・が上側より導出され、偶数番目のラインＤ２．Ｄ４
．・・・が下側より導出される。

上記画素Ｅｌｆ、　　Ｅ１２．・・・、　　Ｅ２１．　
　Ｅ２２．・・・は、それぞれ第１〜第３の薄膜トラン
ジスタ（Ｔ　Ｆ　Ｔ）Ｔｌ、Ｔ２．Ｔ３及び画素電極Ｃ
により構成され゛る。第１の薄膜トランジスタＴｌは、
対応する上側のゲートラインＧｌ、Ｇ２．・・・と対応
する奇数番目のドレインラインＤＩ、Ｄ３．　　・・・
にゲ゛−１・電極、ドレイン電極がそれぞれ接続され、
ソース電極が画素電極Ｃに接続される。第２の薄膜トラ
ンジスタＴ２は、対応する上側のゲートラインＧｌ。

Ｇ２．・・・と対応する偶数番目のドレインラインＤ２
．Ｄ４．・・・にゲート電極、ドレイン電極がそれぞれ
接続され、ソース電極が画素電極Ｃに接続される。第３
の薄膜トランジスタＴ３は、対応する下側のゲートライ
ンＧ２．Ｇ３．・・・と対応する奇数番目のドレインラ
インＤｉ、Ｄ３．　・・にゲート電極、ドレイン電極が
それぞれ接続され、ソース電極が画素電極Ｃに接続され
る。

しかして、奇数番目のドレインラインＤＩ。

Ｄ３．・・・は、（ｎ−１）ラインデータ用ドライバ１
１により駆動され、偶数番目のドレインラインＤ２．Ｄ
４．・・・は、ｎラインデータ用ドライバ１２により駆
動される。また、ゲートラインは、ゲートドライバ（図
示せず）により、第１フイールドでは偶数番目のゲート
ラインＧ２．Ｇ４．・・・６４８０が順次駆動され、第
２フイールドでは最初のゲートラインＧ１を除く奇数番
目のゲートラインＧ３．Ｇ５．・・・Ｇ４７９が順次駆
動される。

次に上記（ｎ−１）ラインデータ用ドライバ１■及びｎ
ラインデータ用ドライバ■２を含むデータ信号処理部の
詳細について第２図により説明する。

第２図において２１はＡ／Ｄコンバータで、このＡ／Ｄ
コンバータ２１には、ＮＴＳＣ方式によるコンポジット
信号が端子２０より入力される。上記Ａ／Ｄコンバータ
２１は、コンポジット信号を複数ビットのデジタルデー
タに変換する。このＡ／Ｄコンバータ２１により変換さ
れたデジタルデータは、１水平ラインのデータを記憶す
るＩＨラインメモリ２２を介してＹ／Ｃ分離回路２３ａ
に入力されると共に、Ｙ／Ｃ分離回路２３ｂに直接入力
される。このＹ／Ｃ分離回路２３ａ、　２３ｂは、入力
されるコンポジット信号から輝度信号Ｙとクロマ信号Ｃ
とを分離し、それぞれＤ／Ａコンバータ２４ａ、　２４
ｂに入力する。

このＤ　／　Ａ　：］ンバータ２４ａ、　２４ｂは、入
力される輝度信号Ｙとクロマ信号Ｃとをそれぞれアナロ
グ信号に変換し、クロマ信号Ｃをクロマ復調回路２５ａ
、　２５ｂに出力すると共に、輝度信号Ｙをマトリクス
回路２６ａ、　２６ｂに出力する。クロマ復調回路２５
ａ、　２５ｂは、Ｄ／Ａコンバータ２４ａ、　２４ｂか
ら送られてくるクロマ信号より色差信号Ｒ−Ｙ。

Ｂ−Ｙを復調し、マトリクス回路２Ｂａ、　２Ｂｂに出
力する。

このマトリクス回路２［ｉａ、　２６ｂは、上記Ｄ／Ａ
コンバータ２４ａ、　２４ｂからの輝度信号Ｙ及びクロ
マ復調回路２５ａ、２５ｂからの色差信号Ｒ−Ｙ。

Ｂ−Ｙによりカラー信号Ｒ，Ｇ、Ｂを再生し・、交流駆
動反転・増幅回路２７ａ、　２７ｂに入力する。この交
流駆動反転・増幅回路２７ａ、　２７ｂは、マトリクス
回路２ｆｉａ、　２６ｂから入力されるカラー信号Ｒ９
Ｇ、Ｂのレベルを１フイールド毎に反転及び増幅して上
記第１図における（ｎ−１）ラインデータ用ドライバ１
１．ｎラインデータ用ドライバ１２へ出力する。

次に上記実施例の動作を説明する。第１図に示すように
構成されたＴＦＴパネルにおいて、偶数番目のゲートラ
インＧ２．Ｇ４．・・・と奇数番目の偶数番目のゲート
ラインＧ３．Ｇ５．・・・は、各フィールド毎に交互に
駆動される。すなわち、第１フイールドでは偶数番目の
ゲートラインＧ２゜Ｇ４．・・・Ｇ　４８０が順次駆動
され、第２フイールドでは奇数番目のゲートラインＧ３
．Ｇ５．・・・Ｇ４７９が順次駆動される。この場合、
最初のゲートラインＧｌは、何れのフィールドにおいて
も駆動されない。

一方、ドレインラインＤＩ、Ｄ２．・・・は、奇数番目
のドレインラインＤｉ、Ｄａ、　・・・が（ｎ−１）ラ
インデータ用ドライバ１１により駆動され、偶数番目の
ドレインラインＤ２．Ｄ４．　・・・がｎラインデータ
用ドライバ１２により駆動される。上記ドライバ１１．
１２は、第２図に示すデータ信号処理部により処理され
たカラー信号Ｒ，Ｇ、Ｈに基づいて奇数ドレインライン
ＤＩ、Ｄ３．　・・・、偶数ドレインラインＤ２．Ｄ４
．・・・を駆動する。この場合、データ信号処理部は、
Ａ／Ｄコンバータ２１により変換されたデータを直接Ｙ
／Ｃ分離回路２３ｂに入力すると共に、ＩＨラインメモ
リ２２により１ライン（ＩＨ）分遅延してＹ／Ｃ分離回
路２３ａに入力する。従って、（ｎ−１）ラインデータ
用ドライバ１１に入力されるカラー信号Ｒ，Ｇ、Ｂは、
ｎラインデータ用ドライバ１２に入力されるカラー信号
Ｒ，Ｇ、Ｂより１ライン分遅延したものとなる。

しかして、今、第１フイールドにおいて、ゲートライン
Ｇ２にゲートパルスが印加され、ドレインラインＤｉ、
Ｄ２．・・・に駆動信号■旧、　　ＶＯ２゜・・・が印
加されたとすると、第１画素ラインの各画素Ｅｌｆ、　
　Ｅ１２．・・・においては、薄膜トランジスタＴ３が
オンし、奇数ドレインラインＤＩ、Ｄ３゜・・・に印加
されている駆動電圧ＶＤＩ、　ＶＯ３，・・・が与えら
れる。例えば画素Ｅｌｆでは、薄膜トランジスタＴ３が
オンすることにより、ドレインラインＤｉに印加されて
いる駆動電圧ＶＤ１が画素電極Ｃに与えられる。

このとき第２画素ラインの各画素Ｅ　２１．　　Ｅ　２
２゜・・・においては、薄膜トランジスタＴｌ、Ｔ２が
オンし、奇数ドレインラインＤｉ、Ｄ３．・・・と偶数
ドレインラインＤ２．Ｄ４．・・・に印加されている駆
動電圧が合成されて画素電極Ｃに供給される。

例えば画素Ｅ２１においては、薄膜トランジスタＴｌ、
Ｔ２がオンすることにより、ドレインラインＤｉに印加
されている駆動電圧ｖＤｌ及びドレインラインＤ２に印
加されている駆動電圧ＶＤ２が合成されて画素電極Ｃに
供給される。この画素電極Ｃに与えられる電圧Ｖｓは、
ＶＤＩ＞ＶＯ２とすると、Ｖ　ｓ　＝　ＶＤＩ　−（Ｖ
ＤＩ　−ＶＯ２）　／　２＝　（ＶＤｌ＋ＶＤ２）　／
２となる。この結果、画素Ｅ２１の画素電極Ｃは、ＶＤＩ
とＶＯ２の中間の電圧により表示駆動される。

また、第２フイールドにおいて、ゲートラインＤ８が選
択された場合は、上記画素Ｅ２１では、薄膜トランジス
タＴ３がオンし、その時ドレインラインＤ１に印加され
ている駆動電圧ＶＤＩが画素電極Ｃに与えられる。この
とき第３画素ラインの画素Ｅ３１では、薄膜トランジス
タＴｌ。

Ｔ２がオンし、上記したように奇数ドレインラインＤ１
と偶数ドレインラインＤ２に印加されている駆動電圧Ｖ
　Ｄｉ、　Ｖ　Ｄ２が合成され、その合成値（ＶＤｌ＋
ＶＤ２）　／２が画素電極Ｃに供給される。

第３図は、上記したドレインラインＤＩ、Ｄ２にかかる
駆動電圧と、１列目の画素Ｅ　１１．　　Ｅ　２１゜Ｅ
３１．　Ｅ４１．　　Ｅ５１の画素電極Ｃにかかる電圧
との関係を示したものである。

上記のように１本のゲートラインＧが選択されると、そ
の上下の画素が表示駆動され、第１フイールドと第２フ
イールドでは、その２つの画素の組み合わせが変わるよ
うになっている。これによりフィールド内袖間がＴＦＴ
パネル上で行なわれ、高い解像度を得ることができる。

［発明の効果コ以上詳記したように本発明によれば、マトリクス状に配
列される画素をそれぞれ第１ないし第３のスイッチイン
ク用トランジスタ及び画素電極により構成し、各画素ラ
インに対応させてゲートラインを設けると共に各画素列
に対してそれぞれ２１３一本のドレインラインを設け、上記３つのスイッチインク
用トランジスタを上下のゲートライン及び左右のドレイ
ンラインに選択的に接続して各画素電極を駆動するよう
にしたので、上記各画素列に２本づつ設けられたドレイ
ンラインにＩＨ分の時間差を持たせた駆動信号を印加す
ることにより、フィールド内袖間をＴＦＴパネル上で行
なうことができる。更に、奇数ゲートラインと偶数ゲー
トラインとを各フィールド毎に交互に駆動することによ
り、各フィールド毎の画素の組み合わせを変えることが
でき、Ｉ　ＤＴＶと同等の高い画質が得られる。このた
めポケット液晶ＴＶ等において大きな効果を発揮するこ
とができる。

【図面の簡単な説明】

第１図ないし第３図はは本発明の一実施例を示すもので
、第１図はＴＦＴパネルの構成図、第２図はデータ処理
部の構成を示すブロック図、第３図はドレインラインに
かかる駆動電圧と、対応する画素内の画素電極にかかる
電圧との関係を示す図、第４図は従来のＴＦＴパネルの
構成図である。Ｇｌ、Ｇ２．・・・、・・・ゲートライン、Ｄｌ。Ｄ２．・・・ドレインライン、Ｔ　１１．　　Ｔ　Ｉ２
．・・・。Ｔ　２１．　Ｔ　２２．・・・、・・・薄膜トランジス
タ、Ｅｌｌ。Ｅ１２．・・・、　　Ｅ２１．　　Ｅ２２．・・・、・
・・画素、１１・・・（ｎ　−１）ラインデータ用ドラ
イバ、１２・ｎラインデータ用ドライバ、２１・・・Ａ
／Ｄコンバータ、２２−Ｉ　Ｈラインメモリ、２３　ａ
　、　２３　ｂ−Ｙ　／Ｃ分離回路、２４ａ　、　２４
ｂ−Ｄ　／　Ａ　：ｌンバータ、２５ａ。２５ｂ・・・クロマ復調回路、２６ａ、　２［ｉｂ・・
・マトリクス回路、２７ａ、　２７ｂ・・・交流駆動反
転・増幅回路。

Claims

【特許請求の範囲】

（１）マトリクス状に配列され、それぞれ第１ないし第
３のスイッチインク用トランジスタと画素電極からなる
複数の画素と、これらの画素に対応して水平方向に配列
され、奇数ラインと偶数ラインが左右端部より別個に導
出される複数のゲートラインと、上記各画素列に対して
２本づつ垂直方向に配列され、奇数ラインと偶数ライン
上下端部より別個に導出される複数のドレインラインと
、上記各画素の第１ないし第３のスイッチインク用トラ
ンジスタのゲート電極を上下のゲートラインに選択的に
接続すると共に、ドレイン電極を左右のドレインライン
に選択的に接続し、ソース電極を画素電極に共通接続す
る手段とを具備したことを特徴とするＴＦＴパネル。
（２）請求項（１）記載のＴＦＴパネルにおいて、上記
奇数のゲートラインと偶数のゲートラインをフィールド
毎に交互に順次駆動するゲートライン駆動手段と、上記
奇数のドレインラインと偶数のドレインラインを１水平
ライン分の時間差を持たせた信号により駆動するドレイ
ンライン駆動手段とを具備したことを特徴とするＴＦＴ
パネルの駆動方法。