JPH01303881A - 液晶駆動回路 - Google Patents

液晶駆動回路

Info

Publication number
JPH01303881A
JPH01303881A JP13424188A JP13424188A JPH01303881A JP H01303881 A JPH01303881 A JP H01303881A JP 13424188 A JP13424188 A JP 13424188A JP 13424188 A JP13424188 A JP 13424188A JP H01303881 A JPH01303881 A JP H01303881A
Authority
JP
Japan
Prior art keywords
odd
lines
video signal
line
field
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP13424188A
Other languages
English (en)
Inventor
Masanori Haramoto
政憲 原本
Yoshio Suzuki
芳男 鈴木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP13424188A priority Critical patent/JPH01303881A/ja
Publication of JPH01303881A publication Critical patent/JPH01303881A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Liquid Crystal Display Device Control (AREA)
  • Transforming Electric Information Into Light Information (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、液晶テレビジョン受像機に用いて好適な液
晶駆動回路に関するもので、特にフルライン駆動の液晶
テレビジョン受像機に係わる。
〔発明の概要〕
この発明は、第1のフィールドメモリに奇数フィールド
のビデオ信号を取り込み、この奇数フィールドのビデオ
信号を第1のフィールドメモリから順次読み出し、第2
のフィールドメモリに偶数フィールドのビデオ信号を取
り込み、この偶数フィールドのビデオ信号を第2のフィ
ールドメモリから順次読み出し、第1のフィールドメモ
リの出力と第2のフィールドメモリの出力とを、奇数ラ
インと偶数ラインとが共通のスキャン信号により駆動さ
れる液晶表示素子に供給するようにすることにより、フ
ルライン駆動させたときのフリッカ−を除去するととも
に、垂直解像度を向上させ、然も、低消費電力化、低コ
スト化をはかれるようにしたものである。
〔従来の技術〕
従来の対角線の長さが3インチ程度の小画面の液晶テレ
ビジョン受像機では、液晶パネルの水平ライン数が1フ
イ一ルド分の有効ライン数(NTSC方式では240本
)以下とされている。このため、送られてくる1フレ一
ム分の画像が全て再生されていない。
大画面、薄型のテレビジョン受像機の要望に応えて、大
画面の液晶テレビジョン受像機の開発が進められている
。このような大画面の液晶テレビジョン受像機では、従
来の小画面のテレビジョン受像機のように、液晶パネル
の水平ライン数を1フイ一ルド分の有効ライン数以下と
したのでは、満足できる垂直解像度が得られない。した
がって、液晶パネルに1フレ一ム分の有効ライン数(N
TSC方式では480本)に対応する水平ラインを配し
、フルライン駆動させる必要が生じる。
ところが、交流駆動が要求される液晶素子を用いてフル
ライン駆動させると、フリッカ−を感じるという問題が
生じてくる。
つまり、例えばテレビジョン学会誌Vo1.40. N
α10(1986) P、967〜P、972に記載さ
れているように、交流駆動を必要とする液晶表示装置で
は、全セル走査期間毎に、信号の極性を反転させること
によって交流駆動させるようにしている。このことは、
液晶の駆動周波数が全セル走査周波数の%になることを
示している。
したがって、従来の液晶テレビジョン受像機のように、
液晶パネルの水平ライン数を1フイ一ルド分の有効ライ
ン数以下としている場合には、奇数フィールドのビデオ
信号と偶数フィールドのビデオ信号が重複して液晶パネ
ルの同一ラインを駆動するので、液晶駆動周波数はフィ
ールド周波数の乙、すなわち30Hzとなる。フリッカ
−を感じる光学周波数の限界は一般に30H2といわれ
ているので、この場合には、フリッカ−はあまり問題と
ならない。
ところが、液晶パネルに1フレ一ム分の有効ラインを配
し、フルライン駆動させると、奇数フィールドのビデオ
信号と、偶数フィールドのビデオ信号が液晶パネルの別
々のラインを駆動するので、液晶駆動周波数がフレーム
周波数の2、すなわち15Hzになり、フリッカ−を惑
しることになる。
そこで、フルライン駆動させてもフリッカ−が発生しな
いような駆動方法がいくつか提案されている。従来、提
案されている駆動方法としては、以下のような方法があ
る。
(a)フレームメモリ等を用いて時間軸を操作すること
により、フレーム周波数をフリッカ−の問題のない領域
に変換する方法。
Φ)2本のラインを1ペアとし、その2本のラインの組
合わせを各フィールド毎に変えて、ライン2本を同時に
同じビデオ信号で駆動する方法。
〔発明が解決しようとする課題〕
ところが、フレームメモリ等を用いて時間軸を操作する
ことにより、フレーム周波数をフリッカ−の問題のない
領域に変換する方法では、時間軸圧縮をするために、水
平方向の駆動が高速で行われる。このため、水平方向の
ドライバーとして高速動作が可能なものを用いる必要が
ある。このため、コストアップになるとともに、消費電
力が増大するという問題が生じる。
また、2本のラインを1ペアとし、その2本のラインの
組合わせを各フィールド毎に変えて、ライン2本を同時
に同じビデオ信号で駆動する方法では、2本のラインが
同じビデオ信号で同時に駆動されることから、垂直解像
度が%程度に劣化してしまう。
したがって、この発明の目的は、大幅なコストアップや
大幅に消費電力を増大させることなく、フリッカ−のな
いフルライン駆動が行える液晶駆動回路を提供すること
にある。
この発明の他の目的は、垂直解像度を劣化させることな
く、フリッカ−のないフルライン駆動を行える液晶駆動
回路を提供することにある。
〔課題を解決するための手段〕 この発明は、第1のフィールドメモリに奇数フィールド
のビデオ信号を取り込み、奇数フィールドのビデオ信号
を第1のフィールドメモリがら順次読み出し、 第2のフィールドメモリに偶数フィールドのビデオ信号
を取り込み、偶数フィールドのビデオ信号を第2のフィ
ールドメモリから順次読み出し、第1のフィールドメモ
リの出力と第2のフィールドメモリの出力とを、奇数ラ
インと偶数ラインとが共通のスキャン信号により駆動さ
れる液晶表示素子に供給するようにした液晶駆動回路で
ある。
〔作用〕
奇数フィールドメモリ4Aから奇数フィールドの連続し
たビデオ信号が出力され、偶数フィールドメモリ4Bか
ら偶数フィールドの連続したビデオ信号が出力される。
液晶パネル1には、有効ライン数分の画素が配列される
。そして、液晶パネル1は、隣接する奇数ラインと偶数
ラインが同時に駆動される。奇数ラインと偶数ラインが
同時に駆動されるので、液晶駆動周波数が30Hzにな
り、フリッカ−が生じない。
奇数ラインと偶数ラインの2ラインが同時に駆動される
際、奇数ラインは奇数フィールドメモリ4Aから出力さ
れる奇数フィールドのビデオ信号により駆動され、偶数
ラインは偶数フィールドメモリ4Bから出力される偶数
フィールドのビデオ信号により駆動される。このように
、同時に駆動される2ラインのうち、一方は奇数フィー
ルドのビデオ信号で駆動され、他方は偶数フィールドの
ビデオ信号で駆動されているので、垂直解像度が劣化し
ない。
〔実施例〕
以下、この発明の一実施例について図面を参照して説明
する。
第1図において、1は液晶パネル、2人は奇数ラインの
水平方向の駆動を行う奇数フィールド水平ドライバ、2
Bは偶数ラインの水平方向の駆動を行う偶数フィールド
水平ドライバ、3は垂直方向の駆動を行う垂直ドライバ
である。
液晶パネル1には、水平方向にn個、垂直方向にm個の
画素M (1,1) 〜M (m、n)が二次配列され
る。液晶パネル1に配列される水平方向の画素数nは、
サンプリング周波数4fsc(fSC:カラーサブキャ
リア周波数)でビデオ信号をサンプリングした場合の有
効サンプル数に対応して、例えば768個とされる。液
晶パネル1に配列される垂直方向の画素数mは、NTS
C方式の1フレ一ム分の有効ライン数に対応して、例え
ば480個とされる。これらの各画素M (k。
i)は、TPT(m膜トランジスタ)により駆動される
構成とされている。
液晶パネル1に配列される画素M(1,1)〜M(m、
n)のうち、奇数ラインに並ぶ画素M(1,1) 〜M
 (1,n)、M (3,1) 〜M(3+n)、”’
、M (m−1,1) 〜M (m−1゜n)には、奇
数フィールド水平ドライバ2Aの出力が与えられる。画
素M(1,1)〜M (m。
n)のうち、偶数ラインに並ぶ画素M(2,1)〜M 
(2,n)、M (4,1) 〜M (4,n)、・・
・、M (m、1)〜M (m、n)には、偶数フィー
ルド水平ドライバ2Bの出力が与えられる。そして、隣
接する奇数ライン及び偶数ラインの画素、すなわち画素
M (1,1)〜M (1,n)及びM(2,1) 〜
M (2,n) 、画素M(3,1)〜M(3,n)及
びM (4,1) 〜M (4,n)、・・・、画素M
 (m−L  1) 〜M (m−1,n)及びM (
m、  1 ) 〜M (m、  n)は、垂直ドライ
バ3の出力により2ライン同時に駆動される。
すなわち、奇数フィールド水平ドライバ2Aからは、n
本の信号線3.1〜S、nが導出される。
信号線S11に1列目の奇数ラインの画素M(1゜1)
、M (3,1)、・・・、M(m−1,1)のTPT
のドレインが接続され、信号線3.2に2列目の奇数ラ
インの画素M (1,2)、M (3゜2 ) 、・・
・、M(m−1,2)のTPTのドレインが接続され、
以下同様に、信号線Ss nにn列目の奇数ラインの画
素M (1,n)、M (3,n)、・・・、M(m−
1,n)のTPTのドレインが接続される。
偶数フィールド水平ドライバ2Bからは、n木の信号線
Sb 1.、w3bnが導出される。信号線S、lに1
列目の偶数ラインの画素M(2,1)、M(4,1)、
・・・、M(m、1)のTPTのドレインが接続され、
信号線Sb2に2列目の偶数ラインの画素M (2,2
L M (4,2)、・・・、M(m、2)のTPTの
ドレインが接続され、以下同様に、信号線S、nにn列
目の偶数ラインの画素M (2,n) 、M (4,n
) 、・・・、M (m。
n)のTPTのドレインが接続される。
垂直ドライバ3からは、m / 2本の共通ゲート走査
線g1〜gm/2が導出される。1ライン目に並ぶ画素
M (1,1) 〜M (1,n)のTPTのゲートが
ゲート走査線G1に接続され、2ライン目に並ぶ画素M
 (2,1) 〜M (2,n)のTPTのゲートがゲ
ート走査線G2に接続され、ゲート走査線G1及びG2
が共通ゲート走査線g1に共通接続される。3ライン目
に並ぶ画素M(3゜1)〜M(3,n)のTPTのゲー
トがゲート走査線G3に接続され、4ライン目に並ぶ画
素M(4,1)〜M(4,n)のTPTのゲートがゲー
ト走査線G4に接続され、ゲート走査線G3及びG4が
共通ゲート走査線g2に共通接続される。
以下、同様に、(m−1)ライン目に並ぶ画素M(m−
1,1)〜M(m−1,n)のTPTのゲートがゲート
走査線Gm−1に接続され、mライン目に並ぶ画素M 
(m −1) 〜M (m、  n)のTPTのゲート
がゲート走査線Gmに接続され、ゲート走査線Gm−1
及びGmが共通ゲート走査線g m / 2に共通接続
される。
なお、隣接する奇数ラインのゲート走査線G1及びG2
、G3及びG4、・・・、Gm−1及びGmを共通ゲー
ト走査線g1〜gm/2にそれぞれ共通接続する代わり
に、第2図に示すように、同一列に並ぶ奇数ラインの画
素M(k−1,!!、−1)と偶数ラインの画素M(k
、f)とを1つのペアとし、奇数ラインの画素M(k−
1,f−1)のTPTのゲートと偶数ラインの画素M(
k、f)のTPTのゲートとを共通接続し、この接続点
を共通ゲート走査線gk/2に接続するようにしても良
い。
第1図において、入力端子6にビデオ信号が供給され、
このビデオ信号がA/Dコンバータ7でディジタル化さ
れる。このA/Dコンバータ7の出力がスイッチ回路8
で1フイールド毎に振り分けられて奇数フィールドメモ
リ4A及び偶数フィールドメモリ4Bに供給される。
奇数フィールドメモリ4A及び偶数フィールドメモリ4
Bは、ビデオ信号の読み出し/書き込みを連続的に行っ
ている。スイッチ回路8は1フイールド毎に切り換えら
れる。これにより、奇数フィールドメモリ4Aには奇数
フィールドのビデオ信号が順次書き込まれ、偶数フィー
ルドメモリ4Bには偶数フィールドのビデオ信号が順次
書き込まれる。
奇数フィールドメモリ4Aからは、奇数フィールドのビ
デオ信号が連続的に読み出される。この奇数フィールド
のビデオ信号がD/Aコンバータ5Aでアナログ信号に
戻されて、奇数フィールド水平ドライバ2Aに供給され
る。これにより、奇数フィールド水平ドライバ2Aから
信号線S、1、S、2、S、3、・・・、Sa nには
、奇数フィールドのビデオ信号が順次与えられる。
偶数フィールドメモリ4Bからは、偶数フィールドのビ
デオ信号が連続的に読み出される。この偶数フィールド
のビデオ信号がD/Aコンバータ5Bでアナログ信号に
戻され、偶数フィールド水平ドライバ2Bに供給される
。これにより、偶数フィールド水平ドライバ2Bから信
号線Sb  1、S、2、S、3、・・・、S、nには
、偶数フィールドのビデオ信号が順次与えられる。
垂直ドライバ3は、垂直周波数f工で動作している。こ
の垂直ドライバ3により、共通ゲート走査線gl−gm
/2に順次スキャン信号が与えられる。ゲート走査wA
G1及びG2、G3及びG4、・・・、Gm−1及びG
mは、共通ゲート走査線gm1、gm2、・・・、g 
m / 2にそれぞれ共通接続されているので、共通ゲ
ート走査&11g1、g2、・・・、g m / 2に
順次スキャン信号が与えられると、ゲート走査線G1及
びG2、G3及びG4、・・・、Gm−1及びGmに順
次スキャン信号が与えられる。
今、共通ゲート走査vAg1にスキャン信号が与えられ
るとする。この時、1ライン目のゲート走査線G1にス
キャン信号が与えられるとともに、これと同時に、2ラ
イン目のゲート走査wAG2にスキャン信号が与えられ
る。奇数フィールドメモリ4A及び偶数フィールドメモ
リ4Bからは、常に、ビデオ信号が連続的に出力される
。したがって、共通ゲート走査線g1にスキャン信号が
与えられるときには、奇数フィールドメモリ4Aから出
力される奇数フィールドのビデオ信号により、1ライン
目の画素M(1,1)、M(1,2)、M(1,3)、
−・・、M(1,n)が順次駆動されると同時に、偶数
フィールドメモリ4Bから出力される偶数フィールドの
ビデオ信号により、2ライン目の画素M (2,1)、
M (2,2)、M(2,3)、・・・、M(2,n)
が順次駆動される。
次に共通ゲート走査線g2にスキャン信号が与えられる
と、奇数フィールドメモリ4Aから出力される奇数フィ
ールドのビデオ信号により、3ライン目の画素M (3
,1)、M (3,2)、M(3,3)、・・・、M(
1,n)が順次駆動されると同時に、偶数フィールドメ
モリ4Bから出力される偶数フィールドのビデオ信号に
より、4ライン目の画素M (4,1)、M (4,2
)、M (4゜3)、・・・、M(4,n)が順次駆動
される。
以下、共通ゲート走査線g3、g4、・・・、gk/2
、・・・、g n / 2に順次スキャン信号が与えら
れ、この時、奇数ライン目の画素が奇数フィールドのビ
デオ信号により順次駆動されると同時に、偶数ライン目
の画素が偶数フィールドのビデオ信号により順次駆動さ
れる。
このように、この一実施例では、隣接する2ラインが同
時に駆動される。したがって、液晶駆動周波数は、例え
ばNTSC方式では30Hzになる。
このため、フリッカ−が生じない。
なお、上述の一実施例では、奇数フィールドの連続的な
ビデオ信号及び偶数フィールドの連続的なビデオ信号を
形成するのに、奇数フィールドメモリ4A及び偶数フィ
ールドメモリ4Bを用いるようにしているが、フィール
ドメモリの代わりに、CODを用いるようにしても良い
上述の一実施例では、TPTアクティブマトリクス方式
であるが、この発明は単純マトリクス方式にも同様に適
用できる。なお、単純マトリクス方式の場合には、奇数
フィールドメモリ4A及び偶数フィールドメモリ4Bの
出力をそのままPWM変調して、液晶パネルを駆動でき
る。
〔発明の効果〕
この発明によれば、隣接する奇数ラインと偶数ラインが
同時に駆動される。このため、フルライン駆動で液晶駆
動周波数が例えばNTSC方式では30Hzになるため
、フリッカ−が生じない。
また、同時に駆動される奇数ラインと偶数ラインのうち
、奇数ラインは奇数フィールドのビデオ信号で駆動され
、偶数ラインは偶数フィールドのビデオ信号で駆動され
る。このように、同時に駆動される2ラインがそれぞれ
別々の信号で駆動されるので、垂直解像度の劣化が生じ
ない。
更に、ビデオ信号の時間軸圧縮を行っていないので、水
平ドライバを高速駆動させる必要がない。
また、2ラインを同時に駆動させているので、液晶パネ
ルのライン数の2のゲート走査線数の垂直ドライバを用
いることができる。このため、大幅なコストアップにな
らず、高速素子を用いる必要がないので、消費電力の増
大とならない。
【図面の簡単な説明】
第1図はこの発明の一実施例のブロック図、第2図はこ
の発明の他の実施例のブロック図である。 図面における主要な符号の説明 1:液晶パネル、 2A:奇数フィールド水平ドライバ
、 28F偶数フイールド水平ドライバ、3:垂直ドラ
イバ、  4A:奇数フィールドメモリ、  4B=偶
数フイールドメモリ、  M(1゜1)〜M (m、n
):画素。 代理人   弁理士 杉 浦 正 知

Claims (1)

  1. 【特許請求の範囲】  第1のフィールドメモリに奇数フィールドのビデオ信
    号を取り込み、上記奇数フィールドのビデオ信号を上記
    第1のフィールドメモリから順次読み出し、 第2のフィールドメモリに偶数フィールドのビデオ信号
    を取り込み、上記偶数フィールドのビデオ信号を上記第
    2のフィールドメモリから順次読み出し、 上記第1のフィールドメモリの出力と上記第2のフィー
    ルドメモリの出力とを、奇数ラインと偶数ラインとが共
    通のスキャン信号により駆動される液晶表示素子に供給
    するようにした液晶駆動回路。
JP13424188A 1988-05-31 1988-05-31 液晶駆動回路 Pending JPH01303881A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP13424188A JPH01303881A (ja) 1988-05-31 1988-05-31 液晶駆動回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP13424188A JPH01303881A (ja) 1988-05-31 1988-05-31 液晶駆動回路

Publications (1)

Publication Number Publication Date
JPH01303881A true JPH01303881A (ja) 1989-12-07

Family

ID=15123706

Family Applications (1)

Application Number Title Priority Date Filing Date
JP13424188A Pending JPH01303881A (ja) 1988-05-31 1988-05-31 液晶駆動回路

Country Status (1)

Country Link
JP (1) JPH01303881A (ja)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02296286A (ja) * 1989-05-10 1990-12-06 Nec Corp 液晶表示用基板とその駆動方法
US5748165A (en) * 1993-12-24 1998-05-05 Sharp Kabushiki Kaisha Image display device with plural data driving circuits for driving the display at different voltage magnitudes and polarity
JP2002123210A (ja) * 2000-08-04 2002-04-26 Samsung Sdi Co Ltd 多重駆動方式を採用したマトリックス型フラットパネルディスプレイ装置及びその駆動方法
JP2006330640A (ja) * 2005-05-30 2006-12-07 Sharp Corp 表示装置
JP2008116964A (ja) * 2006-11-06 2008-05-22 Lg Phillips Lcd Co Ltd 液晶表示装置及びその駆動方法
JP2008242206A (ja) * 2007-03-28 2008-10-09 Sony Corp 画像表示装置および投写型表示装置
KR101289642B1 (ko) * 2009-05-11 2013-07-30 엘지디스플레이 주식회사 액정표시장치
US10838274B2 (en) 2017-11-16 2020-11-17 Panasonic Liquid Crystal Display Co., Ltd. Liquid crystal display panel

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02296286A (ja) * 1989-05-10 1990-12-06 Nec Corp 液晶表示用基板とその駆動方法
US5748165A (en) * 1993-12-24 1998-05-05 Sharp Kabushiki Kaisha Image display device with plural data driving circuits for driving the display at different voltage magnitudes and polarity
JP2002123210A (ja) * 2000-08-04 2002-04-26 Samsung Sdi Co Ltd 多重駆動方式を採用したマトリックス型フラットパネルディスプレイ装置及びその駆動方法
JP2006330640A (ja) * 2005-05-30 2006-12-07 Sharp Corp 表示装置
JP2008116964A (ja) * 2006-11-06 2008-05-22 Lg Phillips Lcd Co Ltd 液晶表示装置及びその駆動方法
US8009130B2 (en) 2006-11-06 2011-08-30 Lg Display Co., Ltd. Liquid crystal display device and method of driving the same
JP2008242206A (ja) * 2007-03-28 2008-10-09 Sony Corp 画像表示装置および投写型表示装置
KR101289642B1 (ko) * 2009-05-11 2013-07-30 엘지디스플레이 주식회사 액정표시장치
US10838274B2 (en) 2017-11-16 2020-11-17 Panasonic Liquid Crystal Display Co., Ltd. Liquid crystal display panel

Similar Documents

Publication Publication Date Title
US4842371A (en) Liquid crystal display device having interlaced driving circuits for driving rows and columns one-half cycle out of phase
KR100273077B1 (ko) 다표준 비디오 매트릭스 디스플레이 장치 및 그의 동작방법
JPS61112188A (ja) 表示装置及びその駆動法
JPH0756143A (ja) 画像表示装置
JPH088674B2 (ja) 表示装置
JPS62175074A (ja) 液晶表示装置
JPH01303881A (ja) 液晶駆動回路
JPH0476090B2 (ja)
JPS6355590A (ja) 液晶表示装置の駆動方法
JP2000206492A (ja) 液晶表示装置
JPS6259473A (ja) 固体撮像装置
JPH07168542A (ja) 液晶表示装置
JPH03280676A (ja) 液晶表示装置の駆動回路
JPH07121098B2 (ja) 液晶マトリクス・パネルの駆動方法
JPH07306662A (ja) アクティブマトリックス液晶表示装置とその駆動方法
JPS604992A (ja) 画像表示装置の駆動方法
JP2748201B2 (ja) 液晶パネル駆動回路
JP3096563B2 (ja) 立体画像再生装置
JPH02211784A (ja) 液晶表示装置
JP3666920B2 (ja) アクティブマトリックス液晶表示装置
JPH02300720A (ja) Tftパネル及びその駆動方法
JPH05313614A (ja) ドットマトリックス型液晶表示パネルの駆動回路
JPH05313613A (ja) ドットマトリックス型液晶表示パネルの駆動回路
JPH04249989A (ja) 画像表示装置
JPH02207296A (ja) 液晶駆動方式とそれを用いた液晶表示装置