KR20080092819A - 액정표시장치 - Google Patents

액정표시장치 Download PDF

Info

Publication number
KR20080092819A
KR20080092819A KR1020070086117A KR20070086117A KR20080092819A KR 20080092819 A KR20080092819 A KR 20080092819A KR 1020070086117 A KR1020070086117 A KR 1020070086117A KR 20070086117 A KR20070086117 A KR 20070086117A KR 20080092819 A KR20080092819 A KR 20080092819A
Authority
KR
South Korea
Prior art keywords
data
gate
line
liquid crystal
pixel
Prior art date
Application number
KR1020070086117A
Other languages
English (en)
Other versions
KR101264721B1 (ko
Inventor
장용호
김빈
최승찬
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to CN2007103004610A priority Critical patent/CN101285950B/zh
Priority to US12/005,313 priority patent/US8063876B2/en
Publication of KR20080092819A publication Critical patent/KR20080092819A/ko
Application granted granted Critical
Publication of KR101264721B1 publication Critical patent/KR101264721B1/ko

Links

Images

Classifications

    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611Control of matrices with row and column drivers
    • G09G3/3648Control of matrices with row and column drivers using an active matrix
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/1345Conductors connecting electrodes to cell terminals
    • G02F1/13454Drivers integrated on the active matrix substrate
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/136286Wiring, e.g. gate line, drain line

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Mathematical Physics (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Liquid Crystal (AREA)

Abstract

본 발명은 액정표시장치에 관한 것으로, 특히 생산 비용을 절감시킬 수 있는 액정표시장치에 관한 것이다.
본 발명의 실시 예에 따른 액정표시장치는 복수의 게이트 라인 및 복수의 데이터 라인에 의해 정의된 영역마다 형성된 화소셀과, 서로 다른 데이터 라인에 접속되며 적어도 3개의 화소셀로 구성된 제 1 단위 화소와, 상기 제 1 단위 화소셀의 각 화소셀에 접속된 상기 각 데이터 라인에 접속되는 적어도 3개의 화소셀로 구성된 제 2 단위화소를 포함하며, 상기 제 1 및 제 2 단위화소는 상기 데이터 라인의 방향으로 배치됨과 아울러 서로 다른 게이트 라인에 접속되는 것을 특징으로 한다.
본 발명의 실시 예에 따른 액정표시장치는 복수의 게이트 라인 및 복수의 데이터 라인에 의해 정의된 영역마다 형성된 화소셀을 구비하고, 수평 라인 상에서 동일 컬러 또는 다른 컬러를 표현하는 인접한 복수의 화소셀이 동일한 데이터 라인에 접속되는 것을 특징으로 한다.
Figure P1020070086117
게이트 라인, 데이터 라인, 데이터 드라이브 IC, DLS(Data Line Share)

Description

액정표시장치{liquid crystal display apparatus}
본 발명은 액정표시장치에 관한 것으로, 특히 데이터 드라이브 IC의 수를 줄여 생산 비용을 절감시킬 수 있는 액정표시장치에 관한 것이다.
최근의 정보화 사회에서 표시소자는 시각정보 전달매체로서 그 중요성이 어느 때보다 강조되고 많은 종류의 평판표시소자(Flat Panel Display)가 개발되고 있다.
평판표시소자에는 액정표시장치(Liquid Crystal Display : LCD), 전계 방출 표시소자(Field Emission Display : FED), 플라즈마 디스플레이 패널(Plasma Display Panel : PDP) 및 일렉트로루미네센스(Electroluminescence : EL) 등이 있다.
일반적으로, 액정표시장치는 경량, 박형, 저소비 전력구동 등의 특징으로 인해 그 응용범위가 점차 넓어지고 있는 추세에 있다. 이러한 추세에 따라, 액정표시장치는 노트북 PC와 같은 휴대용 컴퓨터, 사무 자동화 기기, 오디오/비디오 기기, 옥내외 광고 표시장치 등으로 이용되고 있으며 최근의 양산기술 확보와 연구개발의 성과로 대형화와 고해상도화로 급속히 발전하고 있다.
통상적으로, 액정표시장치(Liquid Crystal Display Device)는 비디오신호에 따라 액정셀들의 광투과율을 조절하여 화상을 표시하게 된다. 이와 같은 액정표시장치는 크게 두 장의 유리기판의 사이에 액정셀들이 매트릭스 형태로 배열 되어져 영상을 표시하는 액정표시패널(Liquid Crystal Display Panel)과, 이 액정표시패널에 광을 조사하는 백라이트 유니트(Back Light Unit) 및 액정표시패널을 구동시키기 위한 구동신호를 인가하는 구동장치로 구성되게 된다.
도 1은 일반적인 액정표시장치를 개략적으로 나타내는 도면이다.
도 1을 참조하면, 일반적인 액정표시장치(1)는 복수의 게이트 라인들(GL1 내지 GLm)과 복수의 데이터 라인(DL1 내지 DLn)에 의해 정의되는 영역마다 형성된 화소영역을 포함하는 액정표시패널(10)과, 복수의 게이트 라인들(GL1 내지 GLm)에 게이트 구동신호를 순차적으로 공급하는 게이트 드라이버(30)와, 입력되는 영상 데이터(R, G, B)를 게이트 구동신호(GCS)에 동기 되도록 복수의 데이터 라인들(DL1 내지 DLn)에 공급하는 데이터 드라이버(20)와, 외부로부터의 영상 데이터(R, G, B)를 변환 및 정렬하여 데이터 드라이버(20)에 공급함과 아울러, 게이트 드라이버(30) 및 데이터 드라이버(20)의 구동을 제어하는 타이밍 컨트롤러(40)를 포함하여 구성된다.
또한, 도시되지 않았지만 액정표시패널(10)에 광을 조사하기 위한 백라이트 유니트와, 백라이트 유니트에 전압 및 전류를 인가하기 위한 인버터와, 기준 감마전압을 발생하여 데이터 드라이버(20)에 공급하기 위한 기준 감마전압 발생부와, 각각의 장치를 구동시키기 위한 구동전압 및 액정표시패널(10)의 공통전극에 공통 전압(Vcom)을 공급하는 전압 발생부를 추가로 포함한다.
액정표시패널(10)은 서로 대향 하여 합착된 트랜지스터 어레이 기판 및 컬러필터 어레이 기판과, 두 어레이 기판 사이에 셀갭을 일정하게 유지시키기 위한 스페이서와, 스페이서에 의해 마련된 공간에 채워진 액정을 포함한다.
이러한 액정표시패널(10)은 m개의 게이트 라인과 n개의 데이터 라인에 의해 정의되는 화소셀에 형성된 박막트랜지스터(Thin Film Transistor : 이하 "TFT"라 함)와, TFT에 접속되는 액정셀을 포함한다.
TFT는 게이트 라인들(GL1 내지 GLm)로부터의 게이트 구동신호에 응답하여 데이터 라인들(DL1 내지 DLn)로부터의 아날로그 영상 데이터 신호를 액정셀로 공급한다.
액정셀은 액정을 사이에 두고 대면하는 공통전극과 TFT에 접속된 화소전극을 포함하여 구성되므로 등가적으로 액정 커패시터(Clc)로 표시될 수 있다. 이러한 화소셀은 액정 커패시터(Clc)에 충전된 아날로그 영상 데이터 신호를 다음 아날로그 영상 데이터 신호가 충전될 때까지 유지시키기 위한 스토리지 커패시티(Cst)를 포함한다. 이러한 액정셀의 공통전극에는 공통전압(Vcom)이 공급된다.
TFT는 게이트 라인들(GL1 내지 GLm)에 접속된 게이트 전극과, 데이터 라인(DL1 내지 DLn)에 접속된 소스 전극과, 화소전극에 접속된 드레인 전극을 포함하여 구성된다.
이러한 액정표시패널(10)의 컬러필터 어레이 기판에는 적색(R), 녹색(G), 청색(B) 컬러 필터들이 수직 배열(vertical stripe)되어 매트릭스 형태로 형성된다.
타이밍 컨트롤러(40)는 디지털 비디오 카드로부터 입력되는 영상 데이터(R, G, B)를 프레임 단위로 정렬하고, 정렬된 프레임 단위의 영상 데이터를 데이터 드라이버(20)에 공급한다.
또한, 타이밍 컨트롤러(40)는 외부로부터 입력되는 도트클럭(DLCK), 데이터 인에이블 신호(DE), 수평 및 수직 동기신호(Hsync, Vsync)를 이용하여 데이터 제어신호(DCS)와 게이트 제어신호(GCS)를 생성하여 데이터 드라이버(20)와 게이트 드라이버(30) 각각의 구동 타이밍을 제어한다.
여기서, 데이터 제어신호(DCS)는 소스 쉬프트 클럭(Source Shift Clock : SSC), 소스 스타트 펄스(Source Start Pulse : SSP), 극성 제어신호(Polarity : POL) 및 소스 출력신호(Source Output Enable : SOE) 등을 포함하고, 게이트 제어신호(GCS)는 게이트 스타트 펄스(Gate Start Pulse : GSP), 게이트 쉬프트 클럭(Gate Shift Clock : GSC) 및 게이트 출력 신호(Gate Output Enable : GOE) 등을 포함한다.
게이트 드라이버(30)는 타이밍 컨트롤러(40)로부터의 게이트 제어신호(GCS)에 응답하여 게이트 구동신호(게이트 스캔 펄스)를 순차적으로 발생하는 쉬프트 레지스터를 포함한다. 이러한, 게이트 드라이버(30)는 타이밍 컨트롤러(40)로부터 입력되는 게이트 제어신호(GCS)에 응답하여 게이트 라인들(GL1 내지 GLm)에 게이트 구동신호를 순차적으로 인가하여 각각의 게이트 라인들(GL1 내지 GLm)에 접속된 TFT를 턴-온 시키게 된다. 이때, 게이트 드라이버(30)는 입력되는 게이트 하이전압(VGH)과 게이트 로우전압(VGL)에 따라 게이트 구동신호의 하이레벨 전압과 로우 레벨 전압을 결정한다.
데이터 드라이버(20)는 타이밍 컨트롤러(40)로부터 공급되는 데이터 제어신호(DCS)에 응답하여, 게이트 구동신호가 공급되는 주기마다 그에 해당하는 라인 분의 아날로그 영상 데이터 신호를 데이터 라인들(DL1 내지 DLn)에 공급한다. 이때, 데이터 드라이버(20)는 극성 제어신호(POL)에 응답하여 데이터 라인들(DL1 내지 DLn)에 공급되는 아날로그 영상 데이터 신호의 극성을 반전시킬 수 있다.
종래의 일반적인 액정표시장치는 액정표시패널에 형성되는 적색(R), 녹색(G), 청색(B) 컬러 필터들이 수직 배열(vertical stripe)되어 수평 방향으로 인접한 적색(R), 녹색(G), 청색(B)의 컬러 픽셀들이 조합되어 단위 화소를 구성하게 된다. 이러한 액정표시장치가 (m×n)의 해상도를 나타내기 위해서는 3×n 개의 데이터 라인(DL)과 1×m 개의 게이트 라인을 필요로 한다.
이러한 3×n 개의 데이터 라인(DL)에 영상 데이터를 공급하기 위해서는 많은 수의 데이터 드라이브 IC가 필요하게 되어 액정표시장치의 제조비용이 증가되는 문제점이 있다.
상기와 같은 문제점을 해결하기 위하여, 본 발명은 데이터 드라이브 IC의 수를 줄여 생산비용을 절감시킬 수 있는 액정표시장치를 제공하는데 있다.
상기와 같은 과제를 달성하기 위한 본 발명의 실시 예에 따른 액정표시장치는 복수의 게이트 라인 각각에 구동신호를 공급하는 게이트 드라이버와, 복수의 데이터 라인 각각에 영상 데이터 신호를 공급하는 데이터 드라이버와, 상기 복수의 게이트 라인 및 복수의 데이터 라인에 의해 정의된 영역마다 형성된 화소셀과, 서로 다른 데이터 라인에 접속되며 적어도 3개의 화소셀로 구성된 제 1 단위 화소와, 상기 제 1 단위 화소셀의 각 화소셀에 접속된 상기 각 데이터 라인에 접속되는 적어도 3개의 화소셀로 구성된 제 2 단위화소를 포함하며, 상기 제 1 및 제 2 단위화 소는 상기 데이터 라인의 방향으로 배치됨과 아울러 서로 다른 게이트 라인에 접속되는 것을 특징으로 한다.
상기와 같은 과제를 달성하기 위한 본 발명의 실시 예에 따른 액정표시장치는 복수의 게이트 라인 각각에 구동신호를 공급하는 게이트 드라이버와, 복수의 데이터 라인 각각에 영상 데이터 신호를 공급하는 데이터 드라이버와, 상기 복수의 게이트 라인 및 복수의 데이터 라인에 의해 정의된 영역마다 형성된 화소셀을 구비하고, 수평 라인 상에서 동일 컬러 또는 다른 컬러를 표현하는 인접한 복수의 화소셀이 동일한 데이터 라인에 공통으로 접속되는 것을 특징으로 한다.
본 발명의 실시 예에 따른 액정표시장치는 서로 이웃하는 한 쌍의 단위 화소를 구성하는 각각의 3색의 화소셀 중 동일 컬러를 표현하는 화소셀에 접속되는 데이터 라인을 공유함으로써, 종래의 액정표시장치 대비 고가의 데이터 드라이브 IC의 수를 ½로 줄일 수 있다. 이를 통해 액정표시장치의 제조 비용을 줄일 수 있다.
본 발명의 실시 예에 따른 액정표시장치는 동일 컬러를 표현하는 수평 방향으로 인접한 복수의 화소셀 및 서로 다른 컬러를 표현하는 복수의 화소셀을 하나의 데이터 라인에 공통으로 접속시킴으로써, 종래의 액정표시장치 대비 고가의 데이터 드라이브 IC의 수를 ½로 줄일 수 있다. 이를 통해 액정표시장치의 제조 비용을 줄일 수 있다.
이하, 본 발명의 기술적 과제 및 특징들은 첨부된 도면 및 실시 예들에 대한 설명을 통하여 명백하게 드러나게 될 것이다. 본 발명을 구체적으로 살펴보면 다음과 같다.
도 2는 본 발명의 제 1 실시 예에 따른 액정표시장치를 나타내는 도면이다.
도 2에서는 액정표시패널의 전체면적 중 일부분만을 도시하였다.
도 2를 참조하면, 본 발명의 제 1 실시 예에 따른 액정표시장치(100)는 복수의 게이트 라인들(GL1 내지 GLm)과 복수의 데이터 라인(DL1 내지 DLn)에 의해 정의되는 영역마다 형성된 화소영역을 포함하는 액정표시패널(110)과, 복수의 게이트 라인들(GL1 내지 GLm)에 게이트 구동신호를 순차적으로 공급하는 게이트 드라이버(130)와, 입력되는 영상 데이터(R, G, B)를 게이트 구동신호(GCS)에 동기 되도록 복수의 데이터 라인들(DL1 내지 DLn)에 공급하는 데이터 드라이버(120)와, 외부로부터의 영상 데이터(R, G, B)를 변환 및 정렬하여 데이터 드라이버(120)에 공급함과 아울러, 게이트 드라이버(130) 및 데이터 드라이버(120)의 구동을 제어하는 타이밍 컨트롤러(140)를 포함하여 구성된다.
또한, 도시되지 않았지만 액정표시패널(110)에 광을 조사하기 위한 백라이트 유니트와, 백라이트 유니트에 전압 및 전류를 인가하기 위한 인버터와, 기준 감마전압을 발생하여 데이터 드라이버(120)에 공급하기 위한 기준 감마전압 발생부와, 각각의 장치를 구동시키기 위한 구동전압 및 액정표시패널(110)의 공통전극에 공통전압(Vcom)을 공급하는 전압 발생부를 추가로 포함한다.
본 발명의 제 1 실시 예에 따른 액정표시장치(100)의 액정표시패널(110)은 서로 대향 하여 합착된 트랜지스터 어레이 기판 및 컬러필터 어레이 기판과, 두 어 레이 기판 사이에 셀갭을 일정하게 유지시키기 위한 스페이서와, 스페이서에 의해 마련된 공간에 채워지는 액정을 포함한다.
이러한 액정표시패널(110)은 도 2에 도시된 바와 같이, 수평방향으로 형성되는 m개의 게이트 라인(GL1 내지 GLm)과, 수직 방향으로 형성되며 각각의 라인들이 동일 컬러를 표현하는 수평 방향으로 인접한 화소셀에 공통으로 접속되는 n개의 데이터 라인(DL1 내지 DLn)과, m개의 게이트 라인(GL1 내지 GLm)과 n개의 데이터 라인(DL1 내지 DLn)에 의해 정의되는 화소셀에 형성된 TFT와, TFT에 접속되는 화소셀을 포함한다.
이를 보다 자세히 설명하면, 제 1 게이트 라인(GL1)과 제 2 게이트 라인(GL2) 사이에 형성되는 제 1 수평 라인에는 R11 내지 B1n의 화소셀이 형성되고, 제 3 게이트 라인(GL3)과 제 4 게이트 라인(GL4) 사이에 형성되는 제 2 수평 라인에는 R21 내지 B2n의 화소셀이 형성된다.
이후, m 번째의 게이트 라인(GLm)까지 앞에서 설명한 바와 같이, 한 쌍의 게이트 라인(GL) 사이에 형성되는 수평 라인에 3색(R, G, B)의 화소셀들이 교번적으로 형성된다.
하나의 수평 라인 상에 형성된 복수의 화소셀들은 인접한 3색(R, G, B)의 화소셀이 하나의 단위 화소를 구성하고, 이러한 단위 화소들 중 홀수번째의 단위 화소들은 홀수번째 게이트 라인(GL1, GL3, … GLm-1)에 접속되고, 짝수번재 단위 화소들은 짝수번째 게이트 라인(GL2, GL4, … GLm)에 접속된다.
그리고, 수평 라인 상에서 이웃하는 한 쌍의 단위 화소에서 각각의 단위 화 소를 구성하는 3색(R, G, B)의 화소셀 중에서 동일 컬러를 표현하는 화소셀은 동일한 데이터 라인(DL)에 공통으로 접속된다.
예를 들면, 제 1 수평 라인 상에 형성되는 R11 내지 B1n의 화소셀 중 동일한 컬러를 표현하는 적색의 "R11" 화소셀과 "R12" 화소셀은 제 1 데이터 라인(DL1)에 공통으로 접속되고, 동일한 컬러를 표현하는 녹색의 "G11" 화소셀과 "G12" 화소셀은 제 2 데이터 라인(DL2)에 공통으로 접속되고, 동일한 컬러를 표현하는 청색의 "B11" 화소셀과 "B12" 화소셀은 제 3 데이터 라인(DL3)에 공통으로 접속된다.
이후 배열되는 화소셀들도 앞에서 설명한 바와 같이, 이웃하는 한 쌍의 단위 화소에서 각각의 단위 화소를 구성하는 3색(R, G, B)의 화소셀 중 동일한 컬러를 표현하는 화소셀들이 동일한 데이터 라인(DL)에 공통으로 접속된다.
TFT는 게이트 라인들(GL1 내지 GLm)로부터의 게이트 구동신호(스캔신호)에 응답하여 데이터 라인들(DL1 내지 DLn)로부터의 아날로그 영상 데이터 신호를 각각의 화소셀로 공급한다.
화소셀은 액정을 사이에 두고 대면하는 공통전극과 TFT에 접속된 화소전극을 포함하여 구성되므로 등가적으로 액정 커패시터(Clc)로 표시될 수 있다. 이러한 화소셀은 액정 커패시터(Clc)에 충전된 아날로그 영상 데이터 신호를 다음 아날로그 영상 데이터 신호가 충전될 때까지 유지시키기 위한 스토리지 커패시티(Cst)를 포함한다. 이러한 액정셀의 공통전극에는 공통전압(Vcom)이 공급된다.
TFT는 게이트 라인들(GL1 내지 GLm)에 접속된 게이트 전극과, 데이터 라인(DL1 내지 DLn)에 접속된 소스 전극과, 화소전극에 접속된 드레인 전극을 포함하 여 구성된다.
이러한 액정표시패널(110)의 컬러필터 어레이 기판에는 적색(R), 녹색(G), 청색(B) 컬러 필터들이 수직 배열(vertical stripe)된다.
이러한 컬러 필터들의 배열을 통해 수직 방향으로 동일한 색의 화소셀들이 배열되고, 수평 방향으로는 적색(R), 녹색(G), 청색(B)의 화소셀들이 교번하여 매트릭스(matrix) 형태로 배열된다.
타이밍 컨트롤러(140)는 디지털 비디오 카드로부터 입력되는 영상 데이터(R, G, B)를 프레임 단위로 정렬하고, 정렬된 프레임 단위의 영상 데이터를 데이터 드라이버(120)에 공급한다. 데이터 드라이버(120)는 복수의 데이터 라인에 영상 데이터 신호를 공급하기 위하여 복수의 데이터 드라이브 IC를 구비한다.
또한, 타이밍 컨트롤러(140)는 외부로부터 입력되는 도트클럭(DLCK), 데이터 인에이블 신호(DE), 수평 및 수직 동기신호(Hsync, Vsync)를 이용하여 데이터 제어신호(DCS)와 게이트 제어신호(GCS)를 생성하여 데이터 드라이버(120)와 게이트 드라이버(130) 각각의 구동 타이밍을 제어한다.
여기서, 데이터 제어신호(DCS)는 소스 쉬프트 클럭(Source Shift Clock : SSC), 소스 스타트 펄스(Source Start Pulse : SSP), 극성 제어신호(Polarity : POL) 및 소스 출력신호(Source Output Enable : SOE) 등을 포함하고, 게이트 제어신호(GCS)는 게이트 스타트 펄스(Gate Start Pulse : GSP), 게이트 쉬프트 클럭(Gate Shift Clock : GSC) 및 게이트 출력 신호(Gate Output Enable : GOE) 등을 포함한다.
게이트 드라이버(130)는 타이밍 컨트롤러(140)로부터의 게이트 제어신호(GCS)에 응답하여 게이트 구동신호(게이트 스캔 펄스)를 순차적으로 발생하는 쉬프트 레지스터를 포함한다.
이러한, 게이트 드라이버(130)는 타이밍 컨트롤러(140)로부터 입력되는 게이트 제어신호(GCS)에 응답하여 게이트 라인들(GL1 내지 GLm)에 게이트 구동신호를 순차적으로 인가하여 각각의 게이트 라인들(GL1 내지 GLm)에 접속된 TFT를 턴-온(Turn-On) 시키게 된다.
이때, 게이트 드라이버(130)는 입력되는 게이트 하이전압(VGH)과 게이트 로우전압(VGL)에 따라 게이트 구동신호의 하이레벨 전압과 로우레벨 전압을 결정한다. 이러한 게이트 드라이버는 기판(Glass)에 직접 구현될 수 있다.
데이터 드라이버(120)는 타이밍 컨트롤러(140)로부터 공급되는 데이터 제어신호(DCS)에 응답하여, 게이트 구동신호가 공급되는 주기마다 그에 해당하는 라인 분의 아날로그 영상 데이터 신호를 데이터 라인들(DL1 내지 DLn)에 공급한다. 이때, 데이터 드라이버(120)는 극성 제어신호(POL)에 응답하여 데이터 라인들(DL1 내지 DLn)에 공급되는 아날로그 영상 데이터 신호의 극성을 반전시킬 수 있다.
이러한 데이터 드라이버(120)는 그 내부에 복수의 데이터 드라이버 IC(미도시)를 포함하며, 액정표시패널(110)에 형성되는 복수의 데이터 라인(DL1 내지 DLn)과 대응되는 복수의 채널(121)을 통해, 복수의 데이터 드라이버 IC로부터 출력되는 아날로그 영상 데이터 신호를 복수의 데이터 라인(DL1 내지 DLn) 각각에 공급한다.
본 발명의 제 1 실시 예에 따른 액정표시장치(100)는 프레임 인버젼 구동 방 식(Frame Inversion System), 라인 인버젼 구동 방식(Line Inversion System), 컬럼 인버젼 구동 방식(Column Inversion System), 도트 인버젼 구동 방식(Dot Inversion System)이 모두 적용가능하며, 이어질 발명의 상세한 설명에서는 크로스 토크, 플리커 현상의 방지 및 낮은 소비전력을 위하여 액정표시패널(110)에 충전되는 아날로그 영상 신호의 극성이 수직방향으로 인접한 2개의 화소셀 단위로 다른 극성을 가지는 2도트 인버젼 구동방식을 적용한다.
도 3은 본 발명의 제 1 실시 예에 따른 액정표시장치의 데이터 라인에 인가되는 영상 데이터를 나타내는 도면이고, 도 4는 도 3에 도시된 영상 데이터를 통해 액정표시패널에 충전되는 영상 데이터의 극성 변화를 나타내는 도면이다.
도 2 내지 도 4를 결부하여 본 발명의 제 1 실시 예에 따른 액정표시장치의 구동방법에 대해 설명하기로 한다.
본 발명의 제 1 실시 예에 따른 액정표시장치(100)는 1 프레임 기간에 수직 배열된 각각의 적색(R), 녹색(G), 청색(B)의 화소셀들에 접속된 TFT를 수직한 방향으로 순차적으로 턴-온 시키기 위해, m 개의 게이트 라인(GL1 내지 GLm)에 게이트 구동신호(스캔신호)를 제 1 게이트 라인(GL1)부터 제 m 게이트 라인(GLm)까지 순차적으로 인가한다.
1 프레임의 기간 중 제 1 게이트 라인(GL1)에 제 1 게이트 구동신호가 인가되면, 제 1 수평 라인 상에서 홀수번째 단위 화소를 구성하는 화소셀들 각각에 접속된 TFT가 턴-온 된다.
이후, 제 2 게이트 라인(GL2)에 제 2 게이트 구동신호 인가되면, 제 1 수평 라인 상에서 짝수번째 단위 화소를 구성하는 화소셀들 각각에 접속된 TFT가 턴-온 된다.
이어서, 제 3 게이트 라인(GL3)에 제 3 게이트 구동신호가 인가되면, 제 2 수평 라인 상에서 홀수번째 단위 화소를 구성하는 화소셀들 각각에 접속된 TFT가 턴-온 된다.
이후, 제 4 게이트 라인(GL4)에 제 4 게이트 구동신호 인가되면, 제 2 수평 라인 상에서 짝수번째 단위 화소를 구성하는 화소셀들 각각에 접속된 TFT가 턴-온 된다.
그리고, 제 5 내지 제 m 게이트 라인(GL5 내지 GLm)에 제 5 내지 제 m 게이트 구동신호가 인가되면, 앞에서 설명한 바와 같이 각각의 게이트 라인에 접속된 TFT가 턴-온 되어, 각각의 화소셀이 구동된다.
제 1 내지 제 m 게이트 라인에 순차적으로 게이트 구동신호가 인가되면, 게이트 구동신호가 공급되는 주기마다 도 3에 도시된 바와 같은, 아날로그 영상 데이터 신호가 각각의 데이터 라인(DL1 내지 DLn)에 인가된다.
데이터 라인(DL1 내지 DLn)에 도 3에 도시된 바와 같이, 두 개의 픽셀 단위로 신호의 극성이 반전되는 아날로그 영상 데이터 신호가 인가되면 액정표시패널(110)의 화소셀에 도 4에 도시된 바와 같이, 수평 방향으로 1도트 단위, 수직 방향으로 2도트 단위로 극성이 반전되는 영상 데이터 신호가 충전된다.
데이터 라인의 수를 줄이는 일반적인 구조를 가지는 액정표시장치의 구동방식은 게이트 구동신호의 유지 기간(1H)이 짧게 구동된다. 게이트 구동신호의 유지 기간(1H)이 짧게 구동되면 데이터 라인(DL)을 통해 공급되는 영상 데이터 신호가 미충전되는 현상이 발생될 수 있어 게이트 구동신호를 오버랩하여 구동시키게 된다.
그러나, 게이트 구동신호를 오버랩하여 구동하면 화소셀에 충전되는 영상 데이터 신호가 선 충전되는 현상으로 인해, 화소셀의 영상 데이터 신호의 충전 순서에 따라 표시되는 영상의 화질 불량이 발생될 수 있다.
이러한 화질 불량을 검사하는 테스트 패턴(test pattern)으로 상·하·좌·우로 인접한 하나의 단위 화소는 켜고, 다른 단위 화소는 끄는 슈퍼 픽셀 그레이(super pixel gray) 패턴 테스트가 이용된다.
본 발명의 제 1 실시 예에 따른 액정표시장치는 슈퍼 픽셀 그레이(super pixel gray) 패턴 테스트를 수행했을 경우, 도 5에 도시된 바와 같이, 모든 녹색(Green)을 표현하는 화소셀들이 블랙(black)의 영상 데이터에 의해 선 충전되어, 영상 데이터 신호의 충전 편차로 인한 화질 불량을 방지할 수 있다. 이를 통해 표시품질의 저하 없이 액정표시장치의 데이터 드라이브 IC의 수를 절감시킬 수 있다.
본 발명의 제 1 실시 예에 따른 액정표시장치는 앞에서 설명한 구성을 통해서 서로 이웃하는 한 쌍의 단위 화소를 구성하는 각각의 3색의 화소셀 중 동일 컬러를 표현하는 화소셀에 접속되는 데이터 라인을 공유함으로써, 도 1에 도시된 일반적인 액정표시장치 대비 고가의 데이터 드라이브 IC의 수를 ½로 줄일 수 있다. 이를 통해 액정표시장치의 제조 비용을 줄일 수 있다.
도 6은 본 발명의 제 2 실시 예에 따른 액정표시장치를 나타내는 도면이다.
본 발명의 제 2 실시 예에 따른 액정표시장치(200)는 액정표시패널(210)의 게이트 라인(GL) 및 데이터 라인(DL)과 화소셀이 접속되는 구성을 제외하고는, 본 발명의 제 1 실시 예에 따른 액정표시장치와 동일한 구성요소를 가지므로 이외의 부분에 대한 상세한 설명은 생략한다.
도 6을 참조하면, 본 발명의 제 2 실시 예에 따른 액정표시장치(200)는 액정표시패널(210)에서 수평방향으로 형성되는 m개의 게이트 라인(GL1 내지 GLm)과, 수직방향으로 형성되며 각각의 라인들이 동일 컬러를 표현하는 인접한 화소셀에 공통으로 접속되는 n개의 데이터 라인(DL1 내지 DLn)과, m개의 게이트 라인(GL1 내지 GLm)과 n개의 데이터 라인(DL1 내지 DLn)에 의해 정의되는 화소셀에 형성된 TFT와, TFT에 접속되는 화소셀을 포함한다.
또한, 복수의 게이트 라인들(GL1 내지 GLm)에 게이트 구동신호를 순차적으로 공급하는 게이트 드라이버(230)와, 입력되는 영상 데이터(R, G, B)를 게이트 구동신호(GCS)에 동기 되도록 복수의 데이터 라인들(DL1 내지 DLn)에 공급하는 데이터 드라이버(220)와, 외부로부터의 영상 데이터(R, G, B)를 변환 및 정렬하여 데이터 드라이버(220)에 공급함과 아울러, 게이트 드라이버(230) 및 데이터 드라이버(220)의 구동을 제어하는 타이밍 컨트롤러(240)를 포함하여 구성된다.
여기서, 복수의 데이터 라인(DL1 내지 DLn) 각각은 자신과 대응되는 채널(121a~121f)을 통해, 데이터 드라이버(220)로부터 출력되는 아날로그 영상 데이터 신호를 공급받는다.
본 발명의 제 2 실시 예에 따른 액정표시장치(200)의 액정표시패널(210)은, 제 1 게이트 라인(GL1)과 제 2 게이트 라인(GL2) 사이에 형성되는 제 1 수평 라인에 R11 내지 B1n의 화소셀이 형성되고, 제 3 게이트 라인(GL3)과 제 4 게이트 라인(GL4) 사이에 형성되는 제 2 수평 라인에 R21 내지 B2n의 화소셀이 형성된다. 이후, m 번째의 게이트 라인(GLm)까지 앞에서 설명한 바와 같이, 한 쌍의 게이트 라인(GL) 사이에 형성되는 수평 라인에 3색(R, G, B)의 화소셀들이 교번적으로 형성된다.
이러한 복수의 화소셀들은 하나의 수평 라인 상에서 인접한 3색(R, G, B)의 화소셀들이 하나의 단위 화소를 구성한다. 이러한 단위 화소는 수평 라인 상에서 이웃하는 2개의 단위 화소 중 일측의 단위 화소는 동일한 게이트 라인(GL)에 접속되고, 타측의 단위 화소는 다른 게이트 라인(GL)에 접속된다.
그리고, 서로 다른 게이트 라인(GL)에 접속된 한 쌍의 단위 화소에서 각각의 단위 화소를 구성하는 3색(R, G, B)의 화소셀 중 동일 컬러를 표현하는 화소셀들은 동일한 데이터 라인(DL)에 공통으로 접속된다.
예를 들면, 제 1 수평 라인 상에 형성되는 "R11" 내지 "B1n"의 화소셀 중 서로 다른 게이트 라인(GL)에 접속되는 동일한 컬러를 표현하는 적색의 "R11" 화소셀과 "R12" 화소셀은 제 1 데이터 라인(DL1)에 접속되고, 동일한 컬러를 표현하는 녹색의 "G11" 화소셀과 "G12" 화소셀은 제 2 데이터 라인(DL2)에 공통으로 접속되고, 동일한 컬러를 표현하는 청색의 "B11" 화소셀과 "B12" 화소셀은 제 3 데이터 라인(DL3)에 공통으로 접속된다.
이후 배열되는 화소셀들도 앞에서 설명한 바와 같이, 이웃하는 한 쌍의 단위 화소에서 각각의 단위 화소를 구성하는 3색(R, G, B)의 화소셀 중 서로 다른 게이트 라인(GL)에 접속되는 동일 컬러를 표현하는 복수의 화소셀이 동일한 데이터 라인(DL)에 공통으로 접속된다.
본 발명의 제 2 실시 예에 따른 액정표시장치(200)는 프레임 인버젼 구동 방식(Frame Inversion System), 라인 인버젼 구동 방식(Line Inversion System), 컬럼 인버젼 구동 방식(Column Inversion System), 도트 인버젼 구동 방식(Dot Inversion System)이 모두 적용가능하며, 이어질 발명의 상세한 설명에서는 크로스 토크, 플리커 현상의 방지 및 낮은 소비전력을 위하여 액정표시패널(210)에 충전되는 영상 데이터의 극성이 수평 방향으로는 1도트 마다 반전되고, 수직 방향으로 동일 극성의 영상 데이터 신호가 인가되는 컬럼 인버젼 구동방식을 적용한다.
도 7은 본 발명의 제 2 실시 예에 따른 액정표시장치의 데이터 라인에 인가되는 영상 데이터를 나타내는 도면이고, 도 8은 도 7에 도시된 영상 데이터를 통해 액정표시패널에 충전되는 영상 데이터의 극성 변화를 나타내는 도면이다.
도 6 내지 도 8을 결부하여 본 발명의 제 2 실시 예에 따른 액정표시장치의 구동방법에 대해 설명하기로 한다.
본 발명의 제 2 실시 예에 따른 액정표시장치(200)는 1 프레임 기간에 수직 배열된 적색(R), 녹색(G), 청색(B)의 화소셀들에 접속된 TFT를 수직한 방향으로 순차적으로 턴-온 시키기 위해, m 개의 게이트 라인(GL1 내지 GLm)에 게이트 구동신호(스캔신호)를 제 1 게이트 라인(GL1)부터 제 m 게이트 라인(GLm)까지 순차적으로 인가한다.
1 프레임의 기간 중 제 1 게이트 라인(GL1)에 제 1 게이트 구동신호가 인가되면, 제 1 게이트 라인(GL1)과 제 2 게이트 라인(GL2) 사이에 형성되는 제 1 수평 라인 상에서 제 1 게이트 라인(GL1)에 접속된 화소셀의 TFT가 턴-온 된다.
이후, 제 2 게이트 라인(GL2)에 제 2 게이트 구동신호 인가되면, 제 2 게이트 라인(GL2)에 접속되는 화소셀의 TFT가 턴-온 된다. 즉, 제 1 게이트 라인(GL1)과 제 2 게이트 라인(GL2) 사이에 형성되는 제 1 수평 라인 상의 화소셀 중에서 앞서, 제 1 게이트 라인(GL1)에 입력된 제 1 게이트 구동신호에 의해 턴-온 된 화소셀을 제외한 나머지 화소셀들의 TFT가 턴-온 된다.
이어서, 제 3 게이트 라인(GL3)에 제 3 게이트 구동신호가 인가되면, 제 3 게이트 라인(GL3)과 제 4 게이트 라인(GL4) 사이에 형성되는 제 2 수평 라인 상에서 제 3 게이트 라인(GL3)에 접속된 화소셀의 TFT가 턴-온 된다.
이후, 제 4 게이트 라인(GL4)에 제 4 게이트 구동신호 인가되면, 제 4 게이트 라인(GL4)에 접속되는 화소셀의 TFT가 턴-온 된다. 즉, 제 3 게이트 라인(GL3)과 제 4 게이트 라인(GL4) 사이에 형성되는 제 2 수평 라인 상의 화소셀 중에서 앞서, 제 3 게이트 라인(GL3)에 입력된 제 3 게이트 구동신호에 의해 턴-온 된 화소셀을 제외한 나머지 화소셀들의 TFT가 턴-온 된다.
그리고, 제 5 내지 제 m 게이트 라인(GL5 내지 GLm)에 제 5 내지 제 m 게이트 구동신호가 인가되면, 앞에서 설명한 바와 같이 한 쌍의 게이트 라인(GL) 사이에 형성되는 수평 라인 상에서 각각의 게이트 라인에 접속된 TFT가 턴-온 되어, 각각의 화소셀이 구동된다.
제 1 내지 제 m 게이트 라인에 순차적으로 게이트 구동신호가 인가되면, 게이트 구동신호가 공급되는 주기마다 도 7에 도시된 바와 같은, 아날로그 영상 데이터 신호가 각각의 데이터 라인(DL1 내지 DLn)에 인가된다.
데이터 라인(DL1 내지 DLn)에 도 7에 도시된 바와 같은, 아날로그 영상 데이터 신호가 인가되면 액정표시패널(210)의 화소셀에 도 8에 도시된 바와 같이, 수평 방향으로 1도트 단위, 수직 방향에서 컬럼 단위로 극성이 반전되는 영상 데이터 신호가 충전된다.
본 발명의 제 2 실시 예에 따른 액정표시장치는 슈퍼 픽셀 그레이(super pixel gray) 패턴 테스트를 수행했을 경우 도 5에 도시된 바와 같이, 모든 화소셀이 블랙(black)의 영상 데이터에 의해 선 충전되어, 영상 데이터 신호의 충전 편차로 인한 화질 불량을 방지할 수 있다. 이를 통해 표시품질의 저하 없이 액정표시장치의 데이터 드라이브 IC의 수를 절감시킬 수 있다.
본 발명의 제 2 실시 예에 따른 액정표시장치는 앞에서 설명한 구성을 통해서 서로 이웃하는 한 쌍의 단위 화소를 구성하는 각각의 3색의 화소셀 중 동일 컬러를 표현하는 화소셀에 접속되는 데이터 라인을 공유함으로써, 도 1에 도시된 일반적인 액정표시장치 대비 고가의 데이터 드라이브 IC의 수를 ½로 줄일 수 있다. 이를 통해 액정표시장치의 제조 비용을 줄일 수 있다.
도 9는 본 발명의 제 3 실시 예에 따른 액정표시장치를 나타내는 도면이다.
본 발명의 제 3 실시 예에 따른 액정표시장치(300)는 액정표시패널(310)에서 게이트 라인(GL) 및 데이터 라인(DL)과 화소셀이 접속되는 구성을 제외하고는, 본 발명의 제 1 및 제 2 실시 예에 따른 액정표시장치와 동일한 구성요소를 가지므로 이외의 부분에 대한 상세한 설명은 생략한다.
도 9를 참조하면, 본 발명의 제 3 실시 예에 따른 액정표시장치(300)는 액정표시패널(310)에서 수평방향으로 형성되는 m개의 게이트 라인(GL1 내지 GLm)과, 수직방향으로 형성되며 각각의 라인들이 동일 컬러를 표현하는 수평 방향으로 인접한 화소셀에 공통으로 접속되는 n개의 데이터 라인(DL1 내지 DLn)과, m개의 게이트 라인(GL1 내지 GLm)과 n개의 데이터 라인(DL1 내지 DLn)에 의해 정의되는 화소셀에 형성된 TFT와, TFT에 접속되는 화소셀을 포함한다.
또한, 복수의 게이트 라인들(GL1 내지 GLm)에 게이트 구동신호를 순차적으로 공급하는 게이트 드라이버(330)와, 입력되는 영상 데이터(R, G, B)를 게이트 구동신호(GCS)에 동기 되도록 복수의 데이터 라인들(DL1 내지 DLn)에 공급하는 데이터 드라이버(320)와, 외부로부터의 영상 데이터(R, G, B)를 변환 및 정렬하여 데이터 드라이버(320)에 공급함과 아울러, 게이트 드라이버(330) 및 데이터 드라이버(320)의 구동을 제어하는 타이밍 컨트롤러(340)를 포함하여 구성된다.
여기서, 복수의 데이터 라인(DL1 내지 DLn) 각각은 자신과 대응되는 채널(121a~121f)을 통해, 데이터 드라이버(320)로부터 출력되는 아날로그 영상 데이터 신호를 공급받는다.
본 발명의 제 3 실시 예에 따른 액정표시장치(300)의 액정표시패널(310)은, 제 1 게이트 라인(GL1)과 제 2 게이트 라인(GL2) 사이에 형성되는 제 1 수평 라인에 R11 내지 B1n의 화소셀이 형성되고, 제 3 게이트 라인(GL3)과 제 4 게이트 라 인(GL4) 사이에 형성되는 제 2 수평 라인에 R21 내지 B2n의 화소셀이 형성된다.
이후, m 번째의 게이트 라인(GLm)까지 앞에서 설명한 바와 같이, 한 쌍의 게이트 라인(GL) 사이에 3색(R, G, B)의 화소셀들이 교번적으로 형성된다.
이러한 복수의 화소셀들은 하나의 수평 라인 상에서 인접한 3색(R, G, B)의 화소셀들이 하나의 단위 화소를 구성한다.
이러한 단위 화소들은 수평 라인 상에서 이웃하는 2개의 단위 화소셀이 서로 다른 게이트 라인(GL)에 접속된다.
그리고, 서로 다른 게이트 라인(GL)에 접속되는 이웃하는 한 쌍의 단위 화소에서 각각의 단위 화소를 구성하는 3색(R, G, B)의 화소셀 중 동일 컬러를 표현하는 화소셀은 동일한 데이터 라인(DL)에 접속된다.
예를 들면, 제 1 게이트 라인(GL1)과 제 2 게이트 라인(GL2) 사이에 형성되는 제 1 수평 라인 상의 R11 내지 B1n의 화소셀 중에서 제 1 게이트 라인(GL1)에 접속되는 적색을 표현하는 R12 화소셀과, 제 2 게이트 라인(GL2)에 접속되는 적색을 표현하는 R11 화소셀은 동일한 제 1 데이터 라인(DL1)에 접속된다. 즉, 서로 다른 게이트 라인(GL)에 접속되는 동일한 적색의 R11 화소셀과 R12 화소셀은 제 1 데이터 라인(DL1)에 공통으로 접속된다.
또한, 동일한 녹색의 G11 화소셀과 G12 화소셀은 제 2 데이터 라인(DL2)에 공통으로 접속되고, 동일한 청색의 B11 화소셀과 B12 화소셀은 제 3 데이터 라인(DL3)에 공통으로 접속된다.
이후 배열되는 화소셀들도 앞에서 설명한 바와 같이, 이웃하는 한 쌍의 단위 화소에서 각각의 단위 화소를 구성하는 3색(R, G, B)의 화소셀 중 서로 다른 게이트 라인(GL)에 접속되는 동일한 컬러의 화소셀이 동일한 데이터 라인(DL)에 공통으로 접속된다.
본 발명의 제 3 실시 예에 따른 액정표시장치(300)는 프레임 인버젼 구동 방식(Frame Inversion System), 라인 인버젼 구동 방식(Line Inversion System), 컬럼 인버젼 구동 방식(Column Inversion System), 도트 인버젼 구동 방식(Dot Inversion System)이 모두 적용가능하며, 이어질 발명의 상세한 설명에서는 크로스 토크, 플리커 현상의 방지를 위하여 액정표시패널(310)에 충전되는 영상 신호의 극성이 수평 방향으로 1도트 또는 2도트 단위로 반전되고, 수직 방향으로 1도트 단위로 반전되는 구동방식을 적용한다.
도 10은 본 발명의 제 3 실시 예에 따른 액정표시장치의 데이터 라인에 인가되는 영상 데이터를 나타내는 도면이고, 도 11은 도 10에 도시된 영상 데이터를 통해 액정표시패널에 충전되는 영상 데이터의 극성 변화를 나타내는 도면이다.
도 9 내지 도 11을 결부하여 본 발명의 제 3 실시 예에 따른 액정표시장치의 구동방법에 대해 설명하기로 한다.
본 발명의 제 3 실시 예에 따른 액정표시장치(300)는 1 프레임 기간에 수직 배열된 적색(R), 녹색(G), 청색(B)의 화소셀들에 접속된 TFT를 수직한 방향으로 순차적으로 턴-온 시키기 위해, m 개의 게이트 라인(GL1 내지 GLm)에 게이트 구동신호(스캔신호)를 제 1 게이트 라인(GL1)부터 제 m 게이트 라인(GLm)까지 순차적으로 인가한다.
1 프레임의 기간 중 제 1 게이트 라인(GL1)에 제 1 게이트 구동신호가 인가되면, 제 1 게이트 라인(GL1)과 제 2 게이트 라인(GL2) 사이에 형성되는 제 1 수평 라인 상에서 제 1 게이트 라인(GL1)에 접속된 화소셀의 TFT가 턴-온 된다.
이후, 제 2 게이트 라인(GL2)에 제 2 게이트 구동신호 인가되면, 제 2 게이트 라인(GL2)에 접속되는 화소셀의 TFT가 턴-온 된다. 즉, 제 1 게이트 라인(GL1)과 제 2 게이트 라인(GL2) 사이에 형성되는 제 1 수평 라인 상의 화소셀 중에서 앞서, 제 1 게이트 라인(GL1)에 입력된 제 1 게이트 구동신호에 의해 턴-온 된 화소셀을 제외한 나머지 화소셀들의 TFT가 턴-온 된다.
이어서, 제 3 게이트 라인(GL3)에 제 3 게이트 구동신호가 인가되면, 제 3 게이트 라인(GL3)과 제 4 게이트 라인(GL4) 사이에 형성되는 제 2 수평 라인 상에서 제 3 게이트 라인(GL3)에 접속된 화소셀의 TFT가 턴-온 된다.
이후, 제 4 게이트 라인(GL4)에 제 4 게이트 구동신호 인가되면, 제 4 게이트 라인(GL4)에 접속되는 화소셀의 TFT가 턴-온 된다. 즉, 제 3 게이트 라인(GL3)과 제 4 게이트 라인(GL4) 사이에 형성되는 제 2 수평 라인 상의 화소셀 중에서 앞서, 제 3 게이트 라인(GL3)에 입력된 제 3 게이트 구동신호에 의해 턴-온 된 화소셀을 제외한 나머지 화소셀들의 TFT가 턴-온 된다.
그리고, 제 5 내지 제 m 게이트 라인(GL5 내지 GLm)에 제 5 내지 제 m 게이트 구동신호가 인가되면, 앞에서 설명한 바와 같이 한 쌍의 게이트 라인(GL) 사이에 형성되는 수평 라인 상에서 각각의 게이트 라인에 접속된 TFT가 턴-온 되어, 각각의 화소셀이 구동된다.
제 1 내지 제 m 게이트 라인에 순차적으로 게이트 구동신호가 인가되면, 게이트 구동신호가 공급되는 주기마다 도 10에 도시된 바와 같이, 2개의 픽셀 단위로 극성이 반전되는 아날로그 영상 데이터 신호가 각각의 데이터 라인(DL1 내지 DLn)에 인가된다.
데이터 라인(DL1 내지 DLn)에 도 10에 도시된 바와 같은, 아날로그 영상 데이터 신호가 인가되면 액정표시패널(310)의 화소셀에 도 11에 도시된 바와 같이, 수평 방향으로 1도트 또는 2도트 단위, 수직 방향으로 1도트 단위로 극성이 반전되는 영상 데이터 신호가 충전된다.
도 12는 본 발명의 제 3 실시 예에 따른 액정표시장치의 데이터 라인에 인가되는 영상 데이터를 나타내는 도면이고, 도 13은 도 12에 도시된 영상 데이터를 통해 액정표시패널에 충전되는 영상 데이터의 극성 변화를 나타내는 도면이다.
한편, 본 발명의 제 3 실시 예에 따른 액정표시장치(300)에 도 12에 도시된 바와 같이, 8개의 픽셀 단위로 대칭되는 아날로그 영상 데이터 신호가 각각의 데이터 라인(DL1 내지 DLn)에 인가되면, 액정표시패널(310)의 화소셀에 도 13에 도시된 바와 같이, 수평 방향으로 1도트 단위, 수직 방향으로 2도트 단위로 극성이 반전되는 영상 데이터 신호가 충전된다.
본 발명의 제 3 실시 예에 따른 액정표시장치는 슈퍼 픽셀 그레이(super pixel gray) 패턴 테스트를 수행했을 경우 도 5에 도시된 바와 같이, 모든 화소셀이 블랙(black)의 영상 데이터에 의해 선 충전되어, 영상 데이터 신호의 충전 편차로 인한 화질 불량을 방지할 수 있다. 이를 통해 표시품질의 저하 없이 액정표시장 치의 데이터 드라이브 IC의 수를 절감시킬 수 있다.
본 발명의 제 3 실시 예에 따른 액정표시장치는 앞에서 설명한 구성을 통해서 서로 이웃하는 한 쌍의 단위 화소를 구성하는 각각의 3색의 화소셀 중 동일 컬러를 표현하는 화소셀에 접속되는 데이터 라인을 공유함으로써, 도 1에 도시된 일반적인 액정표시장치 대비 고가의 데이터 드라이브 IC의 수를 ½로 줄일 수 있다. 이를 통해 액정표시장치의 제조 비용을 줄일 수 있다.
도 14는 본 발명의 제 4 실시 예에 따른 액정표시장치를 나타내는 도면이다.
본 발명의 제 4 실시 예에 따른 액정표시장치(400)는 액정표시패널(410)에서 게이트 라인(GL) 및 데이터 라인(DL)과 화소셀이 접속되는 구성을 제외하고는, 본 발명의 제 1 내지 제 3 실시 예에 따른 액정표시장치와 동일한 구성요소를 가지므로 이외의 부분에 대한 상세한 설명은 생략한다.
도 14를 참조하면, 본 발명의 제 4 실시 예에 따른 액정표시장치(400)는 액정표시패널(410)에서 수평방향으로 형성되는 m개의 게이트 라인(GL1 내지 GLm)과, 수직방향으로 형성되며 각각의 라인들이 동일 컬러를 표현하는 인접한 화소셀에 공통으로 접속되는 n개의 데이터 라인(DL1 내지 DLn)과, m개의 게이트 라인(GL1 내지 GLm)과 n개의 데이터 라인(DL1 내지 DLn)에 의해 정의되는 화소셀에 형성된 TFT와, TFT에 접속되는 화소셀을 포함한다.
또한, 복수의 게이트 라인들(GL1 내지 GLm)에 게이트 구동신호를 순차적으로 공급하는 게이트 드라이버(430)와, 입력되는 영상 데이터(R, G, B)를 게이트 구동신호(GCS)에 동기 되도록 복수의 데이터 라인들(DL1 내지 DLn)에 공급하는 데이터 드라이버(420)와, 외부로부터의 영상 데이터(R, G, B)를 변환 및 정렬하여 데이터 드라이버(420)에 공급함과 아울러, 게이트 드라이버(430) 및 데이터 드라이버(420)의 구동을 제어하는 타이밍 컨트롤러(440)를 포함하여 구성된다.
여기서, 복수의 데이터 라인(DL1 내지 DLn) 각각은 자신과 대응되는 채널(121a~121f)을 통해, 데이터 드라이버(420)로부터 출력되는 아날로그 영상 데이터 신호를 공급받는다.
복수의 채널(121a~121f)은 액정표시패널(410)에 형성되는 복수의 데이터 라인(DL1 내지 DLn)과 동일한 수로 형성된다. 이러한, 복수의 채널(121a~121f) 중 4i 번째 채널은 4i+1번째 데이터 라인과 접속되며, 4i+1 번째 채널은 4i 번째 데이터 라인과 접속된다.
예를 들면, 도 14에 도시된 바와 같이, n개의 채널(121a~121n) 중 1번째 채널(121a)은 제 1 데이터 라인(DL1), 2번째 채널(121b)은 제 2 데이터 라인(DL2), 3번째 채널(121c)은 제 3 데이터 라인(DL3), 6번째 채널(121f)은 제 6 데이터 라인(DL6)에 접속된다.
그리고, n개의 채널(121a~121n) 중 4i 번째 채널에 해당하는 채널(121d)은 4i+1 번째 데이터 라인에 해당하는 제 5 데이터 라인(DL5)과 접속되고, 4i+1 번째 채널에 해당하는 채널(121e)는 4i 번째 데이터 라인에 해당하는 제 4 데이터 라인(DL4)과 접속된다.
앞에서 설명한 바와 같이, n개의 데이터 라인(DL1 내지 DLn) 각각은 자신과 대응되는 채널(121a~121n)에 접속되고, 자신과 접속된 채널(121a~121n)을 통해 각 라인에 해당하는 영상 데이터 신호를 공급받는다.
본 발명의 제 4 실시 예에 따른 액정표시장치(400)의 액정표시패널(410)은, 제 1 게이트 라인(GL1)과 제 2 게이트 라인(GL2) 사이에 형성되는 제 1 수평 라인에 "R11" 내지 "B1n"의 화소셀이 형성되고, 제 3 게이트 라인(GL3)과 제 4 게이트 라인(GL4) 사이에 형성되는 제 2 수평 라인에 "R21" 내지 "B2n"의 화소셀이 형성된다.
이후, m 번째의 게이트 라인(GLm)까지 앞에서 설명한 바와 같이, 한 쌍의 게이트 라인(GL) 사이에 형성되는 수평라인 상에 3색(R, G, B)의 화소셀들이 교번적으로 형성된다.
이러한 복수의 화소셀들은 하나의 수평 라인 상에서 동일한 게이트 라인(GL)에 접속되어 턴-온되는 인접한 3색(R, G, B)의 화소셀들이 하나의 단위 화소를 구성한다.
이러한 단위 화소들은 수평 라인 상에서 이웃하는 2개의 단위 화소 각각이 서로 다른 게이트 라인(GL)에 접속된다.
그리고, 서로 다른 게이트 라인(GL)에 접속되는 이웃하는 한 쌍의 단위 화소에서 각각의 단위 화소를 구성하는 3색(R, G, B)의 화소셀 중 동일 컬러를 표현하는 화소셀은 동일한 데이터 라인(DL)에 접속된다.
예를 들면, 제 1 게이트 라인(GL1)과 제 2 게이트 라인(GL2) 사이에 형성되는 제 1 수평 라인 상의 "R11" 내지 "B1n"의 화소셀 중에서 제 1 게이트 라인(GL1)에 접속되는 적색의 "R14" 화소셀과, 제 2 게이트 라인(GL2)에 접속되는 적색의 "R13" 화소셀은 동일한 제 4 데이터 라인(DL1)에 접속된다. 즉, 서로 다른 게이트 라인(GL)에 접속되는 수평 라인 상의 동일한 적색의 "R14" 화소셀과 "R13" 화소셀은 제 4 데이터 라인(DL4)에 공통으로 접속된다.
또한, 동일한 녹색의 "G13" 화소셀과 "G14" 화소셀은 제 5 데이터 라인(DL2)에 공통으로 접속되고, 동일한 청색의 "B13" 화소셀과 "B14" 화소셀은 제 6 데이터 라인(DL3)에 공통으로 접속된다.
이후 배열되는 화소셀들도 앞에서 설명한 바와 같이, 이웃하는 한 쌍의 단위 화소에서 각각의 단위 화소를 구성하는 3색(R, G, B)의 화소셀 중 서로 다른 게이트 라인(GL)에 접속되는 동일한 컬러의 화소셀이 동일한 데이터 라인(DL)에 공통으로 접속된다.
본 발명의 제 4 실시 예에 따른 액정표시장치(400)는 프레임 인버젼 구동 방식(Frame Inversion System), 라인 인버젼 구동 방식(Line Inversion System), 컬럼 인버젼 구동 방식(Column Inversion System), 도트 인버젼 구동 방식(Dot Inversion System)이 모두 적용가능하며, 이어질 발명의 상세한 설명에서는 크로스 토크, 플리커 현상의 방지를 위하여 액정표시패널(410)에 충전되는 영상 신호의 극성이 수평 방향으로 1도트 단위로 반전되고, 수직 방향으로 2도트 단위로 반전되는 구동방식을 적용한다.
도 15는 본 발명의 제 4 실시 예에 따른 액정표시장치의 데이터 라인에 인가되는 영상 데이터를 나타내는 도면이고, 도 16은 도 15에 도시된 영상 데이터를 통해 액정표시패널에 충전되는 영상 데이터의 극성 변화를 나타내는 도면이다.
도 14 내지 도 16을 결부하여 본 발명의 제 4 실시 예에 따른 액정표시장치의 구동방법에 대해 설명하기로 한다.
본 발명의 제 4 실시 예에 따른 액정표시장치(400)는 1 프레임 기간에 수직 배열된 적색(R), 녹색(G), 청색(B)의 화소셀들에 접속된 TFT를 수직한 방향으로 순차적으로 턴-온 시키기 위해, m 개의 게이트 라인(GL1 내지 GLm)에 게이트 구동신호(스캔신호)를 제 1 게이트 라인(GL1)부터 제 m 게이트 라인(GLm)까지 순차적으로 인가한다.
1 프레임의 기간 중 제 1 게이트 라인(GL1)에 제 1 게이트 구동신호가 인가되면, 제 1 게이트 라인(GL1)과 제 2 게이트 라인(GL2) 사이에 형성되는 제 1 수평 라인 상에서 제 1 게이트 라인(GL1)에 접속된 화소셀의 TFT가 턴-온 된다.
이후, 제 2 게이트 라인(GL2)에 제 2 게이트 구동신호 인가되면, 제 2 게이트 라인(GL2)에 접속되는 화소셀의 TFT가 턴-온 된다. 즉, 제 1 게이트 라인(GL1)과 제 2 게이트 라인(GL2) 사이에 형성되는 제 1 수평 라인 상의 화소셀 중에서 앞서, 제 1 게이트 라인(GL1)에 입력된 제 1 게이트 구동신호에 의해 턴-온 된 화소셀을 제외한 나머지 화소셀들의 TFT가 턴-온 된다.
이어서, 제 3 게이트 라인(GL3)에 제 3 게이트 구동신호가 인가되면, 제 3 게이트 라인(GL3)과 제 4 게이트 라인(GL4) 사이에 형성되는 제 2 수평 라인 상에서 제 3 게이트 라인(GL3)에 접속된 화소셀의 TFT가 턴-온 된다.
이후, 제 4 게이트 라인(GL4)에 제 4 게이트 구동신호 인가되면, 제 4 게이트 라인(GL4)에 접속되는 화소셀의 TFT가 턴-온 된다. 즉, 제 3 게이트 라인(GL3) 과 제 4 게이트 라인(GL4) 사이에 형성되는 제 2 수평 라인 상의 화소셀 중에서 앞서, 제 3 게이트 라인(GL3)에 입력된 제 3 게이트 구동신호에 의해 턴-온 된 화소셀을 제외한 나머지 화소셀들의 TFT가 턴-온 된다.
그리고, 제 5 내지 제 m 게이트 라인(GL5 내지 GLm)에 제 5 내지 제 m 게이트 구동신호가 인가되면, 앞에서 설명한 바와 같이 한 쌍의 게이트 라인(GL) 사이에 형성되는 수평 라인 상에서 각각의 게이트 라인에 접속된 TFT가 턴-온 되어, 각각의 화소셀이 구동된다.
제 1 내지 제 m 게이트 라인에 순차적으로 게이트 구동신호가 인가되면, 게이트 구동신호가 공급되는 주기마다 도 15에 도시된 바와 같이, 8개의 픽셀 단위로 대칭되는 아날로그 영상 데이터 신호가 각각의 데이터 라인(DL1 내지 DLn)에 인가된다.
데이터 라인(DL1 내지 DLn)에 도 15에 도시된 바와 같은, 아날로그 영상 데이터 신호가 인가되면 액정표시패널(410)의 화소셀에 도 16에 도시된 바와 같이, 수평 방향으로 1도트 단위, 수직 방향으로 2도트 단위로 극성이 반전되는 영상 데이터 신호가 충전된다.
도 17은 본 발명의 제 4 실시 예에 따른 액정표시장치의 데이터 라인에 인가되는 영상 데이터를 나타내는 도면이고, 도 18은 도 17에 도시된 영상 데이터를 통해 액정표시패널에 충전되는 영상 데이터의 극성 변화를 나타내는 도면.
한편, 본 발명의 제 4 실시 예에 따른 액정표시장치(400)에 도 17에 도시된 바와 같이, 2개의 픽셀 단위로 신호 극성이 반전되는 아날로그 영상 데이터 신호가 각각의 데이터 라인(DL1 내지 DLn)에 인가되면, 액정표시패널(410)의 화소셀에 도 18에 도시된 바와 같이, 수평 방향으로 1도트 단위, 수직 방향으로 동일한 극성의 영상 데이터 신호가 충전된다.
본 발명의 제 4 실시 예에 따른 액정표시장치는 슈퍼 픽셀 그레이(super pixel gray) 패턴 테스트를 수행했을 경우 도 5에 도시된 바와 같이, 모든 화소셀이 블랙(black)의 영상 데이터에 의해 선 충전되어, 영상 데이터 신호의 충전 편차로 인한 화질 불량을 방지할 수 있다. 이를 통해 표시품질의 저하 없이 액정표시장치의 데이터 드라이브 IC의 수를 절감시킬 수 있다.
본 발명의 제 4 실시 예에 따른 액정표시장치는 앞에서 설명한 구성을 통해서 서로 이웃하는 한 쌍의 단위 화소를 각각 구성하는 3색의 화소셀 중 동일 컬러를 표현하는 화소셀에 접속되는 데이터 라인을 공유함으로써, 도 1에 도시된 일반적인 액정표시장치 대비 고가의 데이터 드라이브 IC의 수를 ½로 줄일 수 있다. 이를 통해 액정표시장치의 제조 비용을 줄일 수 있다.
도 19는 본 발명의 제 5 실시 예에 따른 액정표시장치를 나타내는 도면이다.
본 발명의 제 5 실시 예에 따른 액정표시장치(500)는 액정표시패널(510)에서 게이트 라인(GL) 및 데이터 라인(DL)과 화소셀이 접속되는 구성을 제외하고는, 본 발명의 제 1 내지 제 4 실시 예에 따른 액정표시장치와 동일한 구성요소를 가지므로 이외의 부분에 대한 상세한 설명은 생략한다.
도 19를 참조하면, 본 발명의 제 5 실시 예에 따른 액정표시장치(500)는 액정표시패널(510)에서 수평방향으로 형성되는 m개의 게이트 라인(GL1 내지 GLm)과, 수직방향으로 형성되며 각각의 라인들이 수평라인 상에서 다른 컬러를 표현하는 인접한 화소셀 또는 동일 컬러를 표현하는 인접한 화소셀에 공통으로 접속되는 n개의 데이터 라인(DL1 내지 DLn)과, m개의 게이트 라인(GL1 내지 GLm)과 n개의 데이터 라인(DL1 내지 DLn)에 의해 정의되는 화소셀에 형성된 TFT와, TFT에 접속되는 화소셀을 포함한다.
또한, 복수의 게이트 라인들(GL1 내지 GLm)에 게이트 구동신호를 순차적으로 공급하는 게이트 드라이버(530)와, 입력되는 영상 데이터(R, G, B)를 게이트 구동신호(GCS)에 동기 되도록 복수의 데이터 라인들(DL1 내지 DLn)에 공급하는 데이터 드라이버(520)와, 외부로부터의 영상 데이터(R, G, B)를 변환 및 정렬하여 데이터 드라이버(520)에 공급함과 아울러, 게이트 드라이버(530) 및 데이터 드라이버(520)의 구동을 제어하는 타이밍 컨트롤러(540)를 포함하여 구성된다.
여기서, 복수의 데이터 라인(DL1 내지 DLn) 각각은 자신과 대응되는 채널(121)을 통해, 데이터 드라이버(520)로부터 출력되는 아날로그 영상 데이터 신호를 공급받는다.
본 발명의 제 5 실시 예에 따른 액정표시장치(500)는 수평라인 상에서 서로 다른 컬러를 표현하는 인접한 화소셀 또는 동일 컬러를 표현하는 인접한 화소셀에 공통으로 접속되는 데이터 라인(DL1 내지 DLn)의 구성을 특징으로 한다.
이를 보다 자세히 설명하면, 도 19에 도시된 바와 같이, 액정표시패널(510)에는 수직 방향으로 동일 컬러의 화소셀이 배치되고, 수평 방향으로 적색(R), 녹색(G), 청색(B)의 화소셀들이 교번적으로 배치된다.
먼저, 제 1 수직 라인 상에 배치되는 복수의 적색 화소셀(R11 내지 Rj1)과 제 2 수직 라인 상에 배치되는 복수의 녹색 화소셀(G11 내지 Gk1)은 제 1 데이터 라인(DL1)에 공통으로 접속된다. 즉, 수평라인 상에서 서로 다른 컬러를 표현하는 인접한 복수의 화소셀들이 하나의 데이터 라인(DL1)에 공통으로 접속된다.
여기서, 복수의 적색 화소셀(R11 내지 Rj1)과 복수의 녹색 화소셀(G11 내지 Gk1) 각각은 서로 다른 게이트 라인(GL1 내지 GLm)에 접속되어 구동된다.
도 19 및 앞의 설명에서는 제 1 수직 라인 상에 복수의 적색 화소셀(R11 내지 Rj1)이 배치되고, 제 2 수직 라인 상에 복수의 녹색 화소셀(G11 내지 Gk1)이 배치되는 것으로 도시하고 설명하였으나, 이것은 하나의 실시 예로써 적색 화소셀과 녹색 화소셀의 위치가 서로 바뀌어 배치되는 구조도 실현이 가능하다.
한편, 제 3 수직 라인 상에 배치되는 복수의 청색 화소셀(B11 내지 Bh1)과 제 6 수직 라인 상에 배치되는 복수의 청색 화소셀(B12 내지 Bh2)은 하나의 채널(121)에 접속되어 분기되는 제 2 데이터 라인(DL2)에 공통으로 접속된다. 즉, 동일 컬러를 표현하는 인접한 복수의 화소셀(B11 내지 Bh1, B12 내지 Bh2)이 분기되는 하나의 데이터 라인(DL2)에 공통으로 접속된다.
도 19에 도시된 바와 같이, 동일 컬러를 표현하는 인접한 복수의 화소셀(B11 내지 Bh1, B12 내지 Bh2)은 공간적으로는 이격되어 있다.
본 발명의 제 5 실시 예에 따른 액정표시장치(500)는 하나의 채널(121)에 접속된 데이터 라인(DL2)을 분기하여 공간적으로 이격되어 있는 동일 컬러를 표현하는 복수의 화소셀을 동일한 데이터 라인에 공통으로 접속시킨다.
여기서, 제 3 수직 라인 상에 배치되는 복수의 청색 화소셀(B11 내지 Bh1)과 제 6 수직 라인 상에 배치되는 복수의 청색 화소셀(B12 내지 Bh2) 각각은 서로 다른 게이트 라인(GL1 내지 GLm)에 접속되어 구동된다.
또한, 제 4 수직 라인 상에 배치되는 복수의 적색 화소셀(R12 내지 Rj2)과 제 5 수직 라인 상에 배치되는 복수의 녹색 화소셀(G12 내지 Gk2)은 제 3 데이터 라인(DL3)에 공통으로 접속된다.
이러한, 복수의 적색 화소셀(R12 내지 Rj2)과 복수의 녹색 화소셀(G12 내지 Gk2)은 앞에서 설명한 제 1 및 제 2 수직 라인 상에 배치되는 적색 화소 및 녹색 화소셀과 공통으로 접속되는 데이터 라인이 다를 뿐 동일한 배치 구조와 구성을 가진다.
이후 배열되는 화소셀들도 앞에서 설명한 바와 같이, 수평라인 상에서 서로 다른 컬러를 표현하는 인접한 화소셀 또는 동일 컬러를 표현하는 인접한 화소셀이 하나의 데이터 라인에 의해 공통으로 접속되는 구성을 가진다.
본 발명의 제 5 실시 예에 따른 액정표시장치(500)는 앞에서 설명한 바와 같은 서로 다른 컬러를 표현하는 화소셀과 동일 컬러를 표현하는 화소셀들에 공통으로 접속되는 데이터 라인의 배치 구조가 반복적으로 구성됨으로써, 액정표시패널(510)의 복수의 R, G, B 화소셀에 영상 데이터를 인가하는 데이터 드라이버(520)를 구성하는 데이터 드라이브 IC의 수를 종래대비 ½로 줄일 수 있다.
본 발명의 제 5 실시 예에 따른 액정표시장치(500)는 고가의 데이터 드라이브 IC의 수를 종래대비 ½로 줄임으로써, 액정표시장치의 제조비용을 절감시킬 수 있다.
본 발명의 제 5 실시 예에 따른 액정표시장치(500)는 프레임 인버젼 구동 방식(Frame Inversion System), 라인 인버젼 구동 방식(Line Inversion System), 컬럼 인버젼 구동 방식(Column Inversion System), 도트 인버젼 구동 방식(Dot Inversion System)이 모두 적용가능하며, 이어질 발명의 상세한 설명에서는 크로스 토크, 플리커 현상의 방지를 위하여 액정표시패널(510)에 충전되는 영상 신호의 극성이 수직 및 수평 방향으로 1도트 단위로 극성이 반전되는 구동방식을 적용한다.
도 20은 본 발명의 제 5 실시 예에 따른 액정표시장치의 데이터 라인에 인가되는 영상 데이터를 나타내는 도면이고, 도 21은 도 20에 도시된 영상 데이터를 통해 액정표시패널에 충전되는 영상 데이터의 극성 변화를 나타내는 도면이다.
도 19 내지 도 21 결부하여 본 발명의 제 5 실시 예에 따른 액정표시장치의 구동방법에 대해 설명하기로 한다.
본 발명의 제 5 실시 예에 따른 액정표시장치(500)는 1 프레임 기간에 수직 배열된 적색(R), 녹색(G), 청색(B)의 화소셀들에 접속된 TFT를 수직한 방향으로 순차적으로 턴-온 시키기 위해, m 개의 게이트 라인(GL1 내지 GLm)에 게이트 구동신호(스캔신호)를 제 1 게이트 라인(GL1)부터 제 m 게이트 라인(GLm)까지 순차적으로 인가한다.
1 프레임의 기간 중 제 1 게이트 라인(GL1)에 제 1 게이트 구동신호가 인가되면, 제 1 게이트 라인(GL1)과 제 2 게이트 라인(GL2) 사이에 형성되는 제 1 수평 라인 상에서 제 1 게이트 라인(GL1)에 접속된 화소셀의 TFT가 턴-온 된다.
이후, 제 2 게이트 라인(GL2)에 제 2 게이트 구동신호 인가되면, 제 2 게이트 라인(GL2)에 접속되는 화소셀의 TFT가 턴-온 된다. 즉, 제 1 게이트 라인(GL1)과 제 2 게이트 라인(GL2) 사이에 형성되는 제 1 수평 라인 상의 화소셀 중에서 앞서, 제 1 게이트 라인(GL1)에 입력된 제 1 게이트 구동신호에 의해 턴-온 된 화소셀을 제외한 나머지 화소셀들의 TFT가 턴-온 된다.
이어서, 제 3 게이트 라인(GL3)에 제 3 게이트 구동신호가 인가되면, 제 3 게이트 라인(GL3)과 제 4 게이트 라인(GL4) 사이에 형성되는 제 2 수평 라인 상에서 제 3 게이트 라인(GL3)에 접속된 화소셀의 TFT가 턴-온 된다.
이후, 제 4 게이트 라인(GL4)에 제 4 게이트 구동신호 인가되면, 제 4 게이트 라인(GL4)에 접속되는 화소셀의 TFT가 턴-온 된다. 즉, 제 3 게이트 라인(GL3)과 제 4 게이트 라인(GL4) 사이에 형성되는 제 2 수평 라인 상의 화소셀 중에서 앞서, 제 3 게이트 라인(GL3)에 입력된 제 3 게이트 구동신호에 의해 턴-온 된 화소셀을 제외한 나머지 화소셀들의 TFT가 턴-온 된다.
그리고, 제 5 내지 제 m 게이트 라인(GL5 내지 GLm)에 제 5 내지 제 m 게이트 구동신호가 인가되면, 앞에서 설명한 바와 같이 한 쌍의 게이트 라인(GL) 사이에 형성되는 수평 라인 상에서 각각의 게이트 라인에 접속된 TFT가 턴-온 되어, 각각의 화소셀이 구동된다.
제 1 내지 제 m 게이트 라인에 순차적으로 게이트 구동신호가 인가되면, 게이트 구동신호가 공급되는 주기마다 도 20에 도시된 바와 같이, 2개의 픽셀 단위로 대칭되는 아날로그 영상 데이터 신호가 각각의 데이터 라인(DL1 내지 DLn)에 인가 된다.
데이터 라인(DL1 내지 DLn)에 도 20에 도시된 바와 같은, 아날로그 영상 데이터 신호가 인가되면 액정표시패널(510)의 화소셀에 도 21에 도시된 바와 같이, 수직 및 수평 방향으로 1도트 단위로 극성이 반전되는 영상 데이터 신호가 충전된다.
도 20 및 도 21에 도시된 실시 예를 통해서 액정표시패널(510)의 화소셀에 수직 및 수평 방향으로 1도트 단위로 극성이 반전되는 영상 데이터 신호가 충전되는 것으로 설명하였으나, 데이터 라인에 인가되는 영상 데이터의 변화를 통해서 1도트 이외의 다른 인버젼 방식으로도 구동이 가능하다.
본 발명의 제 5 실시 예에 따른 액정표시장치는 슈퍼 픽셀 그레이(super pixel gray) 패턴 테스트를 수행했을 경우 도 5에 도시된 바와 같이, 영상 데이터 신호의 충전 편차로 인한 화질 불량을 방지할 수 있다. 이를 통해 표시품질의 저하 없이 액정표시장치의 데이터 드라이브 IC의 수를 절감시킬 수 있다. 이를 통해 액정표시장치의 제조 비용을 줄일 수 있다.
도 22는 본 발명의 제 6 실시 예에 따른 액정표시장치를 나타내는 도면이다.
본 발명의 제 6 실시 예에 따른 액정표시장치(600)는 액정표시패널(610)에서 수평 라인 상에서 동일 컬러를 표현하는 인접한 복수의 화소셀이 하나의 데이터 라인에 공통으로 접속되고, 이 복수의 화소셀을 구동시키기 위한 게이트 구동신호(스캔신호)를 공급하는 게이트 라인과 복수의 화소셀의 접속 구성을 제외하고는 도 19에 도시된 본 발명의 제 1 내지 제 5 실시 예에 따른 액정표시장치와 동일한 구성 을 가지므로, 이외의 구성에 대한 상세한 설명은 생략한다.
도 22를 참조하면, 본 발명의 제 6 실시 예에 따른 액정표시장치(600)는 액정표시패널(610)에서 수평방향으로 형성되는 m개의 게이트 라인(GL1 내지 GLm)과, 수직방향으로 형성되며 각각의 라인들이 수평 라인 상에서 다른 컬러를 표현하는 인접한 화소셀 또는 동일 컬러를 표현하는 인접한 화소셀에 공통으로 접속되는 n개의 데이터 라인(DL1 내지 DLn)과, m개의 게이트 라인(GL1 내지 GLm)과 n개의 데이터 라인(DL1 내지 DLn)에 의해 정의되는 화소셀에 형성된 TFT와, TFT에 접속되는 화소셀을 포함한다.
또한, 복수의 게이트 라인들(GL1 내지 GLm)에 게이트 구동신호를 순차적으로 공급하는 게이트 드라이버(630)와, 입력되는 영상 데이터(R, G, B)를 게이트 구동신호(GCS)에 동기 되도록 복수의 데이터 라인들(DL1 내지 DLn)에 공급하는 데이터 드라이버(620)와, 외부로부터의 영상 데이터(R, G, B)를 변환 및 정렬하여 데이터 드라이버(620)에 공급함과 아울러, 게이트 드라이버(630) 및 데이터 드라이버(620)의 구동을 제어하는 타이밍 컨트롤러(640)를 포함하여 구성된다.
본 발명의 제 6 실시 예에 따른 액정표시장치(600)는 수평 라인 상에서 서로 다른 컬러를 표현하는 인접한 화소셀 또는 동일 컬러를 표현하는 인접한 화소셀에 공통으로 접속되는 데이터 라인(DL1 내지 DLn)의 구성을 특징으로 한다.
이를 보다 자세히 설명하면, 도 22에 도시된 바와 같이, 액정표시패널(610)에는 수직 방향으로 동일 컬러를 표현하는 복수의 화소셀이 배치되고, 수평 방향으로 적색(R), 녹색(G), 청색(B)의 화소셀들이 교번적으로 배치된다.
제 3 수직 라인 상에 배치되는 복수의 청색 화소셀(B11 내지 Bh1)과 제 6 수직 라인 상에 배치되는 복수의 청색 화소셀(B12 내지 Bh2)은 하나의 채널(121)에 접속되어 분기되는 제 2 데이터 라인(DL2)에 공통으로 접속된다. 즉, 수평 라인 상에서 동일 컬러를 표현하는 인접한 복수의 화소셀(B11 내지 Bh1, B12 내지 Bh2)이 분기되는 하나의 데이터 라인(DL2)에 공통으로 접속된다.
도 22에 도시된 바와 같이, 수평 라인 상에서 동일 컬러를 표현하는 인접한 복수의 화소셀(B11 내지 Bh1, B12 내지 Bh2)은 공간적으로는 이격되어 있다.
본 발명의 제 6 실시 예에 따른 액정표시장치(600)는 하나의 채널(121)에 접속된 데이터 라인(DL2)을 분기하여 공간적으로 이격되어 있는 동일 컬러를 표현하는 복수의 화소셀을 동일한 데이터 라인에 공통으로 접속시킨다.
여기서, 제 3 수직 라인 상에 배치되는 복수의 청색 화소셀(B11 내지 Bh1)과 제 6 수직 라인 상에 배치되는 복수의 청색 화소셀(B12 내지 Bh2) 각각은 서로 다른 게이트 라인(GL1 내지 GLm)에 접속되어 구동된다.
앞에서 설명한 본 발명의 제 5 실시 예에서는 제 3 게이트 라인(GL3)과 제 4 게이트 라인(GL3) 사이에 형성되는 제 2 수평 라인 상에 배치된 청색을 표현하는 "B21" 화소셀이 제 3 게이트 라인(GL3)에 접속되고, "B21" 화소셀과 동일 컬러를 표현하는 "B22" 화소셀이 제 4 게이트 라인(GL4)에 접속되어 있다.
한편, 본 발명의 제 6 실시 예에서는 제 3 게이트 라인(GL3)과 제 4 게이트 라인(GL3) 사이에 형성되는 제 2 수평 라인 상에 배치된 청색을 표현하는 "B21" 화소셀이 제 4 게이트 라인(GL4)에 접속되고, "B21" 화소셀과 동일 컬러를 표현하는 "B22" 화소셀이 제 3 게이트 라인(GL3)에 접속되어 있다.
이러한 구성의 차이는 제 1 내지 제 m 게이트 라인(GL1 내지 GLm)에 게이트 구동신호가 인가되어 각각의 게이트 라인에 접속된 각각의 화소셀을 구동시킬 때에, 각각의 화소셀이 구동되는 순서에 차이를 나타내게 된다.
본 발명의 제 6 실시 예에 따른 액정표시장치(600)는 제 1 내지 제 m 게이트 라인(GL1 내지 GLm)에 순차 또는 비순차적으로 게이트 구동 신호 인가시 발생될 수 있는 화소셀의 구동 편차를 상쇄시킬 수 있다.
본 발명의 제 6 실시 예에 따른 액정표시장치(600)는 앞에서 설명한 바와 같이, 서로 다른 수직 라인 상에 배치되는 복수의 화소셀을 공통으로 접속시키는 데이터 라인의 배치 구조를 가진다.
이러한 구성을 통해, 액정표시패널(610)의 복수의 R, G, B 화소셀에 영상 데이터를 인가하는 데이터 드라이버(620)를 구성하는 데이터 드라이브 IC의 수를 종래대비 ½로 줄일 수 있다.
본 발명의 제 6 실시 예에 따른 액정표시장치(600)는 고가의 데이터 드라이브 IC의 수를 종래대비 ½로 줄임으로써, 액정표시장치의 제조비용을 절감시킬 수 있다.
본 발명의 제 6 실시 예에 따른 액정표시장치(600)는 프레임 인버젼 구동 방식(Frame Inversion System), 라인 인버젼 구동 방식(Line Inversion System), 컬럼 인버젼 구동 방식(Column Inversion System), 도트 인버젼 구동 방식(Dot Inversion System)이 모두 적용가능하며, 이어질 발명의 상세한 설명에서는 크로스 토크, 플리커 현상의 방지를 위하여 액정표시패널(610)에 충전되는 영상 신호의 극성이 수평 방향으로 1도트 단위, 수직 방향으로 2도트 단위로 극성이 반전되는 구동방식을 적용한다.
도 23은 본 발명의 제 6 실시 예에 따른 액정표시장치의 데이터 라인에 인가되는 영상 데이터를 나타내는 도면이고, 도 24는 도 23에 도시된 영상 데이터를 통해 액정표시패널에 충전되는 영상 데이터의 극성 변화를 나타내는 도면.
도 22 내지 도 24를 결부하여 본 발명의 제 6 실시 예에 따른 액정표시장치의 구동방법에 대해 설명하기로 한다.
본 발명의 제 6 실시 예에 따른 액정표시장치(600)는 1 프레임 기간에 수직 배열된 적색(R), 녹색(G), 청색(B)의 화소셀들에 접속된 TFT를 수직한 방향으로 순차적으로 턴-온 시키기 위해, m 개의 게이트 라인(GL1 내지 GLm)에 게이트 구동신호(스캔신호)를 제 1 게이트 라인(GL1)부터 제 m 게이트 라인(GLm)까지 순차적으로 인가한다.
1 프레임의 기간 중 제 1 게이트 라인(GL1)에 제 1 게이트 구동신호가 인가되면, 제 1 게이트 라인(GL1)과 제 2 게이트 라인(GL2) 사이에 형성되는 제 1 수평 라인 상에서 제 1 게이트 라인(GL1)에 접속된 화소셀의 TFT가 턴-온 된다.
이후, 제 2 게이트 라인(GL2)에 제 2 게이트 구동신호 인가되면, 제 2 게이트 라인(GL2)에 접속되는 화소셀의 TFT가 턴-온 된다. 즉, 제 1 게이트 라인(GL1)과 제 2 게이트 라인(GL2) 사이에 형성되는 제 1 수평 라인 상의 화소셀 중에서 앞서, 제 1 게이트 라인(GL1)에 입력된 제 1 게이트 구동신호에 의해 턴-온 된 화소 셀을 제외한 나머지 화소셀들의 TFT가 턴-온 된다.
이어서, 제 3 게이트 라인(GL3)에 제 3 게이트 구동신호가 인가되면, 제 3 게이트 라인(GL3)과 제 4 게이트 라인(GL4) 사이에 형성되는 제 2 수평 라인 상에서 제 3 게이트 라인(GL3)에 접속된 화소셀의 TFT가 턴-온 된다.
이후, 제 4 게이트 라인(GL4)에 제 4 게이트 구동신호 인가되면, 제 4 게이트 라인(GL4)에 접속되는 화소셀의 TFT가 턴-온 된다. 즉, 제 3 게이트 라인(GL3)과 제 4 게이트 라인(GL4) 사이에 형성되는 제 2 수평 라인 상의 화소셀 중에서 앞서, 제 3 게이트 라인(GL3)에 입력된 제 3 게이트 구동신호에 의해 턴-온 된 화소셀을 제외한 나머지 화소셀들의 TFT가 턴-온 된다.
그리고, 제 5 내지 제 m 게이트 라인(GL5 내지 GLm)에 제 5 내지 제 m 게이트 구동신호가 인가되면, 앞에서 설명한 바와 같이 한 쌍의 게이트 라인(GL) 사이에 형성되는 수평 라인 상에서 각각의 게이트 라인에 접속된 TFT가 턴-온 되어, 각각의 화소셀이 구동된다.
제 1 내지 제 m 게이트 라인에 순차적으로 게이트 구동신호가 인가되면, 게이트 구동신호가 공급되는 주기마다 도 23에 도시된 아날로그 영상 데이터 신호가 각각의 데이터 라인(DL1 내지 DLn)에 인가된다.
데이터 라인(DL1 내지 DLn)에 도 23에 도시된 바와 같은, 아날로그 영상 데이터 신호가 인가되면 액정표시패널(610)의 화소셀에 도 24에 도시된 바와 같이, 수평 방향으로 1도트 단위, 수직 방향으로 2도트 단위로 극성이 반전되는 영상 데이터 신호가 충전된다.
도 23 및 도 24에 도시된 실시 예를 통해서 액정표시패널(610)의 화소셀에 수평 방향으로 1도트 단위, 수직 방향으로 2도트 단위로 극성이 반전되는 영상 데이터 신호가 충전되는 것으로 설명하였으나, 데이터 라인에 인가되는 영상 데이터의 변화를 통해서 이외의 다른 인버젼 방식으로도 구동이 가능하다.
본 발명의 제 6 실시 예에 따른 액정표시장치는 슈퍼 픽셀 그레이(super pixel gray) 패턴 테스트를 수행했을 경우 도 5에 도시된 바와 같이, 영상 데이터 신호의 충전 편차로 인한 화질 불량을 방지할 수 있다. 이를 통해 표시품질의 저하 없이 액정표시장치의 데이터 드라이브 IC의 수를 절감시킬 수 있다. 이를 통해 액정표시장치의 제조 비용을 줄일 수 있다.
도 25는 본 발명의 제 7 실시 예에 따른 액정표시장치를 나타내는 도면이다.
본 발명의 제 7 실시 예에 따른 액정표시장치(700)는 액정표시패널(710)에서 게이트 라인(GL) 및 데이터 라인(DL)과 화소셀이 접속되는 구성을 제외하고는, 본 발명의 제 1 내지 제 6 실시 예에 따른 액정표시장치와 동일한 구성요소를 가지므로 이외의 부분에 대한 상세한 설명은 생략한다.
도 25를 참조하면, 본 발명의 제 7 실시 예에 따른 액정표시장치(700)는 액정표시패널(710)에서 수평방향으로 형성되는 m개의 게이트 라인(GL1 내지 GLm)과, 수직방향으로 형성되며 각각의 라인들이 수평 라인 상에서 다른 컬러를 표현하는 인접한 화소셀 또는 동일 컬러를 표현하는 인접한 화소셀에 공통으로 접속되는 n개의 데이터 라인(DL1 내지 DLn)과, m개의 게이트 라인(GL1 내지 GLm)과 n개의 데이터 라인(DL1 내지 DLn)에 의해 정의되는 화소셀에 형성된 TFT와, TFT에 접속되는 화소셀을 포함한다.
또한, 복수의 게이트 라인들(GL1 내지 GLm)에 게이트 구동신호를 순차적으로 공급하는 게이트 드라이버(730)와, 입력되는 영상 데이터(R, G, B)를 게이트 구동신호(GCS)에 동기 되도록 복수의 데이터 라인들(DL1 내지 DLn)에 공급하는 데이터 드라이버(720)와, 외부로부터의 영상 데이터(R, G, B)를 변환 및 정렬하여 데이터 드라이버(720)에 공급함과 아울러, 게이트 드라이버(730) 및 데이터 드라이버(720)의 구동을 제어하는 타이밍 컨트롤러(740)를 포함하여 구성된다.
여기서, 복수의 데이터 라인(DL1 내지 DLn) 각각은 자신과 대응되는 각각의 채널(121a~121d)을 통해, 데이터 드라이버(720)로부터 출력되는 아날로그 영상 데이터 신호를 공급받는다.
본 발명의 제 7 실시 예에 따른 액정표시장치(700)는 서로 다른 컬러를 표현하는 수평 라인 상에서 인접한 화소셀 또는 동일 컬러를 표현하는 수평 라인 상에서 인접한 화소셀에 공통으로 접속되는 데이터 라인(DL1 내지 DLn)의 구성을 특징으로 한다.
이를 보다 자세히 설명하면, 도 25에 도시된 바와 같이, 액정표시패널(710)에는 수직 방향으로 동일 컬러를 표현하는 복수의 화소셀이 배치되고, 수평 방향으로 적색(R), 녹색(G), 청색(B)의 화소셀들이 교번적으로 배치된다.
먼저, 제 1 수직 라인 상에 배치되는 복수의 적색 화소셀(R11 내지 Rj1)과 제 2 수직 라인 상에 배치되는 복수의 녹색 화소셀(G11 내지 Gk1)은 제 1 채널(121a)에 접속되어 분기되는 제 1 데이터 라인(DL1)에 공통으로 접속된다. 즉, 수평 라인 상에서 서로 다른 컬러를 표현하는 인접한 복수의 화소셀들이 하나의 데이터 라인(DL1)에 공통으로 접속된다.
여기서, 복수의 적색 화소셀(R11 내지 Rj1)과 복수의 녹색 화소셀(G11 내지 Gk1) 각각은 서로 다른 게이트 라인(GL1 내지 GLm)에 접속되어 구동된다.
도 25 및 앞의 설명에서는 제 1 수직 라인 상에 복수의 적색 화소셀(R11 내지 Rj1)이 배치되고, 제 2 수직 라인 상에 복수의 녹색 화소셀(G11 내지 Gk1)이 배치되는 것으로 도시하고 설명하였으나, 이것은 하나의 실시 예로써 적색 화소셀과 녹색 화소셀의 위치가 서로 바뀌어 배치되는 구조도 실현이 가능하다.
한편, 제 3 수직 라인 상에 배치되는 복수의 청색 화소셀(B11 내지 Bh1)과 제 6 수직 라인 상에 배치되는 복수의 청색 화소셀(B12 내지 Bh2)은 제 2 채널(121b)에 접속되어 분기되는 제 2 데이터 라인(DL2)에 공통으로 접속된다. 즉, 수평 라인 상에서 동일 컬러를 표현하는 인접한 복수의 화소셀(B11 내지 Bh1, B12 내지 Bh2)이 분기되는 하나의 데이터 라인(DL2)에 공통으로 접속된다.
도 25에 도시된 바와 같이, 수평 라인 상에서 동일 컬러를 표현하는 인접한 복수의 화소셀(B11 내지 Bh1, B12 내지 Bh2)은 공간적으로는 이격되어 있다.
본 발명의 제 7 실시 예에 따른 액정표시장치(700)는 제 2 채널(121b)에 접속된 데이터 라인(DL2)을 분기하여 공간적으로 이격되어 있는 동일 컬러를 표현하는 복수의 화소셀을 동일한 데이터 라인에 공통으로 접속시킨다.
여기서, 제 3 수직 라인 상에 배치되는 복수의 청색 화소셀(B11 내지 Bh1)과 제 6 수직 라인 상에 배치되는 복수의 청색 화소셀(B12 내지 Bh2) 각각은 서로 다 른 게이트 라인(GL1 내지 GLm)에 접속되어 구동된다.
또한, 제 4 수직 라인 상에 배치되는 복수의 적색 화소셀(R12 내지 Rj2)과 제 5 수직 라인 상에 배치되는 복수의 녹색 화소셀(G12 내지 Gk2)은 제 3 채널(121c)에 접속되어 분기되는 제 3 데이터 라인(DL3)에 공통으로 접속된다.
이러한, 복수의 적색 화소셀(R12 내지 Rj2)과 복수의 녹색 화소셀(G12 내지 Gk2)은 앞에서 설명한 제 1 및 제 2 수직 라인 상에 배치되는 적색 화소 및 녹색 화소셀과 공통으로 접속되는 데이터 라인이 다를 뿐 동일한 배치 구조와 구성을 가진다.
이후 배열되는 화소셀들도 앞에서 설명한 바와 같이, 서로 다른 컬러를 표현하는 수평 라인 상에서 인접한 화소셀 또는 동일 컬러를 표현하는 수평 라인 상에서 인접한 화소셀이 하나의 데이터 라인에 의해 공통으로 접속되는 구성을 가진다.
본 발명의 제 7 실시 예에 따른 액정표시장치(700)는 앞에서 설명한 바와 같이, 서로 다른 컬러를 표현하는 화소셀과 동일 컬러를 표현하는 화소셀들에 공통으로 접속되는 데이터 라인의 배치 구조가 반복적으로 구성됨으로써, 액정표시패널(710)의 복수의 R, G, B 화소셀에 영상 데이터를 인가하는 데이터 드라이버(720)를 구성하는 데이터 드라이브 IC의 수를 종래대비 ½로 줄일 수 있다.
본 발명의 제 7 실시 예에 따른 액정표시장치(700)는 고가의 데이터 드라이브 IC의 수를 종래대비 ½로 줄임으로써, 액정표시장치의 제조비용을 절감시킬 수 있다.
또한, 하나의 데이터 라인을 분기하여 복수의 화소셀과 접속시켜 데이터 라 인에 인가되는 영상 데이터의 로드(load)를 줄임과 아울러, 제 1 내지 제 m 게이트 라인(GL1 내지 GLm)에 순차 또는 비순차적으로 게이트 구동 신호 인가시 발생될 수 있는 화소셀의 구동 편차를 상쇄시킬 수 있다.
본 발명의 제 7 실시 예에 따른 액정표시장치(700)는 프레임 인버젼 구동 방식(Frame Inversion System), 라인 인버젼 구동 방식(Line Inversion System), 컬럼 인버젼 구동 방식(Column Inversion System), 도트 인버젼 구동 방식(Dot Inversion System)이 모두 적용가능하며, 이어질 발명의 상세한 설명에서는 크로스 토크, 플리커 현상의 방지를 위하여 액정표시패널(710)에 충전되는 영상 신호의 극성이 수직 방향으로 1도트 단위, 수평 방향으로 2도트 단위로 극성이 반전되는 구동방식을 적용한다.
도 26은 본 발명의 제 7 실시 예에 따른 액정표시장치의 데이터 라인에 인가되는 영상 데이터를 나타내는 도면이고, 도 27은 도 26에 도시된 영상 데이터를 통해 액정표시패널에 충전되는 영상 데이터의 극성 변화를 나타내는 도면이다.
도 25 내지 도 27을 결부하여 본 발명의 제 7 실시 예에 따른 액정표시장치의 구동방법에 대해 설명하기로 한다.
본 발명의 제 7 실시 예에 따른 액정표시장치(700)는 1 프레임 기간에 수직 배열된 적색(R), 녹색(G), 청색(B)의 화소셀들에 접속된 TFT를 수직한 방향으로 순차적으로 턴-온 시키기 위해, m 개의 게이트 라인(GL1 내지 GLm)에 게이트 구동신호(스캔신호)를 제 1 게이트 라인(GL1)부터 제 m 게이트 라인(GLm)까지 순차적으로 인가한다.
1 프레임의 기간 중 제 1 게이트 라인(GL1)에 제 1 게이트 구동신호가 인가되면, 제 1 게이트 라인(GL1)과 제 2 게이트 라인(GL2) 사이에 형성되는 제 1 수평 라인 상에서 제 1 게이트 라인(GL1)에 접속된 화소셀의 TFT가 턴-온 된다.
이후, 제 2 게이트 라인(GL2)에 제 2 게이트 구동신호 인가되면, 제 2 게이트 라인(GL2)에 접속되는 화소셀의 TFT가 턴-온 된다. 즉, 제 1 게이트 라인(GL1)과 제 2 게이트 라인(GL2) 사이에 형성되는 제 1 수평 라인 상의 화소셀 중에서 앞서, 제 1 게이트 라인(GL1)에 입력된 제 1 게이트 구동신호에 의해 턴-온 된 화소셀을 제외한 나머지 화소셀들의 TFT가 턴-온 된다.
이어서, 제 3 게이트 라인(GL3)에 제 3 게이트 구동신호가 인가되면, 제 3 게이트 라인(GL3)과 제 4 게이트 라인(GL4) 사이에 형성되는 제 2 수평 라인 상에서 제 3 게이트 라인(GL3)에 접속된 화소셀의 TFT가 턴-온 된다.
이후, 제 4 게이트 라인(GL4)에 제 4 게이트 구동신호 인가되면, 제 4 게이트 라인(GL4)에 접속되는 화소셀의 TFT가 턴-온 된다. 즉, 제 3 게이트 라인(GL3)과 제 4 게이트 라인(GL4) 사이에 형성되는 제 2 수평 라인 상의 화소셀 중에서 앞서, 제 3 게이트 라인(GL3)에 입력된 제 3 게이트 구동신호에 의해 턴-온 된 화소셀을 제외한 나머지 화소셀들의 TFT가 턴-온 된다.
그리고, 제 5 내지 제 m 게이트 라인(GL5 내지 GLm)에 제 5 내지 제 m 게이트 구동신호가 인가되면, 앞에서 설명한 바와 같이 한 쌍의 게이트 라인(GL) 사이에 형성되는 수평 라인 상에서 각각의 게이트 라인에 접속된 TFT가 턴-온 되어, 각각의 화소셀이 구동된다.
제 1 내지 제 m 게이트 라인에 순차적으로 게이트 구동신호가 인가되면, 게이트 구동신호가 공급되는 주기마다 도 26 도시된 아날로그 영상 데이터 신호가 각각의 데이터 라인(DL1 내지 DLn)에 인가된다.
데이터 라인(DL1 내지 DLn)에 도 26에 도시된 바와 같은, 아날로그 영상 데이터 신호가 인가되면 액정표시패널(710)의 화소셀에 도 27에 도시된 바와 같이, 수직 방향으로 1도트 단위, 수평 방향으로 2도트 단위로 극성이 반전되는 영상 데이터 신호가 충전된다.
도 26 및 도 27에 도시된 실시 예를 통해서 액정표시패널(710)의 화소셀에 수직 방향으로 1도트 단위, 수평 방향으로 2도트 단위로 극성이 반전되는 영상 데이터 신호가 충전되는 것으로 설명하였으나, 데이터 라인에 인가되는 영상 데이터의 변화를 통해서 이외의 인버젼 방식으로도 구동이 가능하다.
본 발명의 제 7 실시 예에 따른 액정표시장치는 슈퍼 픽셀 그레이(super pixel gray) 패턴 테스트를 수행했을 경우 도 5에 도시된 바와 같이, 영상 데이터 신호의 충전 편차로 인한 화질 불량을 방지할 수 있다. 이를 통해 표시품질의 저하 없이 액정표시장치의 데이터 드라이브 IC의 수를 절감시킬 수 있다. 이를 통해 액정표시장치의 제조 비용을 줄일 수 있다.
이상에서 설명한 본 발명은 상술한 실시 예 및 첨부된 도면에 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 종래의 지식을 가진 자에게 있어 명백할 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설 명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여져야만 할 것이다.
도 1은 일반적인 액정표시장치를 개략적으로 나타내는 도면.
도 2는 본 발명의 제 1 실시 예에 따른 액정표시장치를 나타내는 도면.
도 3은 본 발명의 제 1 실시 예에 따른 액정표시장치의 데이터 라인에 인가되는 영상 데이터를 나타내는 도면.
도 4는 도 3에 도시된 영상 데이터를 통해 액정표시패널에 충전되는 영상 데이터의 극성 변화를 나타내는 도면.
도 5는 본 발명의 제 1 실시 예에 따른 액정표시장치의 슈퍼 픽셀 그레이(super pixel gray) 테스트 패턴을 나타내는 도면.
도 6은 본 발명의 제 2 실시 예에 따른 액정표시장치를 나타내는 도면.
도 7은 본 발명의 제 2 실시 예에 따른 액정표시장치의 데이터 라인에 인가되는 영상 데이터를 나타내는 도면.
도 8은 도 6에 도시된 영상 데이터를 통해 액정표시패널에 충전되는 영상 데이터의 극성 변화를 나타내는 도면.
도 9는 본 발명의 제 3 실시 예에 따른 액정표시장치를 나타내는 도면.
도 10은 본 발명의 제 3 실시 예에 따른 액정표시장치의 데이터 라인에 인가되는 영상 데이터를 나타내는 도면.
도 11은 도 9에 도시된 영상 데이터를 통해 액정표시패널에 충전되는 영상 데이터의 극성 변화를 나타내는 도면.
도 12는 본 발명의 제 3 실시 예에 따른 액정표시장치의 데이터 라인에 인가 되는 영상 데이터를 나타내는 도면.
도 13은 도 12에 도시된 영상 데이터를 통해 액정표시패널에 충전되는 영상 데이터의 극성 변화를 나타내는 도면.
도 14는 본 발명의 제 4 실시 예에 따른 액정표시장치를 나타내는 도면.
도 15는 본 발명의 제 4 실시 예에 따른 액정표시장치의 데이터 라인에 인가되는 영상 데이터를 나타내는 도면.
도 16은 도 15에 도시된 영상 데이터를 통해 액정표시패널에 충전되는 영상 데이터의 극성 변화를 나타내는 도면.
도 17은 본 발명의 제 4 실시 예에 따른 액정표시장치의 데이터 라인에 인가되는 영상 데이터를 나타내는 도면.
도 18은 도 17에 도시된 영상 데이터를 통해 액정표시패널에 충전되는 영상 데이터의 극성 변화를 나타내는 도면.
도 19는 본 발명의 제 5 실시 예에 따른 액정표시장치를 나타내는 도면.
도 20은 본 발명의 제 5 실시 예에 따른 액정표시장치의 데이터 라인에 인가되는 영상 데이터를 나타내는 도면.
도 21은 도 20에 도시된 영상 데이터를 통해 액정표시패널에 충전되는 영상 데이터의 극성 변화를 나타내는 도면.
도 22는 본 발명의 제 6 실시 예에 따른 액정표시장치를 나타내는 도면.
도 23은 본 발명의 제 6 실시 예에 따른 액정표시장치의 데이터 라인에 인가되는 영상 데이터를 나타내는 도면.
도 24는 도 23에 도시된 영상 데이터를 통해 액정표시패널에 충전되는 영상 데이터의 극성 변화를 나타내는 도면.
도 25는 본 발명의 제 7 실시 예에 따른 액정표시장치를 나타내는 도면.
도 26은 본 발명의 제 7 실시 예에 따른 액정표시장치의 데이터 라인에 인가되는 영상 데이터를 나타내는 도면.
도 27은 도 26에 도시된 영상 데이터를 통해 액정표시패널에 충전되는 영상 데이터의 극성 변화를 나타내는 도면.
<도면의 주요 부분에 대한 부호의 설명>
1, 100 : 액정표시장치 10, 110 : 액정표시패널
20, 120 : 데이터 드라이버 30, 130 : 게이트 드라이버
40, 140 : 타이밍 컨트롤러 121a~121f : 채널
GL1~GL10 : 게이트 라인 DL1~DL6 : 데이터 라인

Claims (14)

  1. 복수의 게이트 라인 각각에 구동신호를 공급하는 게이트 드라이버와,
    복수의 데이터 라인 각각에 영상 데이터 신호를 공급하는 데이터 드라이버와,
    상기 복수의 게이트 라인 및 복수의 데이터 라인에 의해 정의된 영역마다 형성된 화소셀과,
    서로 다른 데이터 라인에 접속되며 적어도 3개의 화소셀로 구성된 제 1 단위 화소와,
    상기 제 1 단위 화소셀의 각 화소셀에 접속된 상기 각 데이터 라인에 접속되는 적어도 3개의 화소셀로 구성된 제 2 단위화소를 포함하며,
    상기 제 1 및 제 2 단위화소는 상기 데이터 라인의 방향으로 배치됨과 아울러 서로 다른 게이트 라인에 접속되는 것을 특징으로 하는 액정표시장치.
  2. 제 1 항에 있어서,
    상기 데이터 라인의 방향으로 동일 컬러의 화소셀이 배치되는 것을 특징으로 하는 액정표시장치.
  3. 제 2 항에 있어서,
    상기 제 1 단위 화소와 제 2 단위 화소를 구성하는 동일 컬러를 표현하는 화 소셀은 동일한 데이터 라인에 공통으로 접속되는 것을 특징으로 하는 액정표시장치.
  4. 제 3 항에 있어서,
    상기 제 1 단위 화소는 홀수번째 게이트 라인에 접속되고,
    상기 제 2 단위 화소는 짝수번째 게이트 라인에 접속되는 것을 특징으로 하는 액정표시장치.
  5. 제 3 항에 있어서,
    상기 제 1 단위 화소는 짝수번째 게이트 라인에 접속되고,
    상기 제 2 단위 화소는 홀수번째 게이트 라인에 접속되는 것을 특징으로 하는 액정표시장치.
  6. 제 1 항에 있어서,
    상기 데이터 드라이버와 상기 복수의 데이터 라인을 접속시키는 복수의 채널을 구비하는 것을 특징으로 액정표시장치.
  7. 제 6 항에 있어서,
    상기 복수의 채널은 상기 복수의 데이터 라인과 동일한 수로 형성되는 것을 특징으로 하는 액정표시장치.
  8. 제 6 항에 있어서,
    상기 복수의 채널 중 4i 번째 채널은 상기 복수의 데이터 라인 중 4i+1번째 데이터 라인과 접속되고,
    상기 복수의 채널 중 4i+1 번째 채널은 상기 복수의 데이터 라인 중 4i 번째 데이터 라인과 접속되는 것을 특징으로 하는 액정표시장치.
  9. 복수의 게이트 라인 각각에 구동신호를 공급하는 게이트 드라이버와,
    복수의 데이터 라인 각각에 영상 데이터 신호를 공급하는 데이터 드라이버와,
    상기 복수의 게이트 라인 및 복수의 데이터 라인에 의해 정의된 영역마다 형성된 화소셀을 구비하고,
    수평 라인 상에서 동일 컬러 또는 다른 컬러를 표현하는 인접한 복수의 화소셀이 동일한 데이터 라인에 공통으로 접속되는 것을 특징으로 하는 액정표시장치.
  10. 제 9 항에 있어서,
    상기 수평 라인 상에서 동일 컬러를 표현하는 인접한 복수의 화소셀을 공통으로 접속하는 상기 데이터 라인은
    상기 데이터 드라이버에 접속되는 채널로부터 분기되어 형성되는 것을 특징으로 하는 액정표시장치.
  11. 제 9 항에 있어서,
    상기 수평 라인 상에서 서로 다른 컬러를 표현하는 인접한 복수의 화소셀을 공통으로 접속하는 상기 데이터 라인은
    상기 데이터 드라이버에 접속되는 채널로부터 분기되어 형성되는 것을 특징으로 하는 액정표시장치.
  12. 제 10 항 또는 제 11 항에 있어서,
    상기 채널은
    상기 수평 라인 상에서 동일 컬러를 표현하는 인접한 복수의 화소셀을 공통으로 접속하는 상기 데이터 라인과 동일한 수로 형성되는 것을 특징으로 하는 액정표시장치.
  13. 제 10 항 또는 제 11항에 있어서,
    상기 채널은
    상기 수평 라인 상에서 서로 다른 컬러를 표현하는 인접한 복수의 화소셀을 공통으로 접속하는 상기 데이터 라인과 동일한 수로 형성되는 것을 특징으로 하는 액정표시장치.
  14. 제 9 항에 있어서,
    상기 복수의 게이트 라인 및 복수의 데이터 라인에 의해 정의된 영역마다 형성된 화소셀과,
    수평 라인 상에서 상기 화소셀 중 적어도 3개의 화소셀로 구성된 제 1 단위 화소와,
    수평 라인 상에서 상기 화소셀 중 적어도 3개의 화소셀로 구성됨과 아울러 상기 제 1 단위 화소와 이웃하는 제 2 단위 화소를 구비하고,
    상기 데이터 라인은 상기 제 1 단위 화소와 상기 제 2 단위 화소를 구성하는 각각의 3개의 화소셀 중 동일 컬러를 표현하는 화소셀에 공통으로 접속되는 것을 특징으로 하는 액정표시장치.
KR1020070086117A 2007-04-13 2007-08-27 액정표시장치 KR101264721B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN2007103004610A CN101285950B (zh) 2007-04-13 2007-12-27 液晶显示装置
US12/005,313 US8063876B2 (en) 2007-04-13 2007-12-27 Liquid crystal display device

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR20070036559 2007-04-13
KR1020070036559 2007-04-13

Publications (2)

Publication Number Publication Date
KR20080092819A true KR20080092819A (ko) 2008-10-16
KR101264721B1 KR101264721B1 (ko) 2013-05-15

Family

ID=40058230

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070086117A KR101264721B1 (ko) 2007-04-13 2007-08-27 액정표시장치

Country Status (2)

Country Link
KR (1) KR101264721B1 (ko)
CN (1) CN101285950B (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20130051773A (ko) * 2011-11-10 2013-05-21 엘지디스플레이 주식회사 액정표시장치의 인버전 구동방법
KR20160072857A (ko) * 2014-12-15 2016-06-24 삼성디스플레이 주식회사 액정 표시 장치
KR20190012510A (ko) * 2017-07-27 2019-02-11 엘지디스플레이 주식회사 표시장치 및 이의 구동방법

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103943032B (zh) * 2014-04-01 2016-03-02 京东方科技集团股份有限公司 一种阵列基板及显示装置
TWI595296B (zh) * 2014-09-23 2017-08-11 元太科技工業股份有限公司 顯示器
CN104280961B (zh) * 2014-10-21 2017-04-19 深圳市华星光电技术有限公司 液晶面板及其驱动方法、液晶显示器
CN104280960B (zh) * 2014-10-21 2017-04-26 深圳市华星光电技术有限公司 液晶面板及其驱动方法、液晶显示器
CN106019746A (zh) * 2016-06-24 2016-10-12 武汉华星光电技术有限公司 液晶显示面板及液晶显示装置
CN111261123A (zh) * 2020-03-06 2020-06-09 Tcl华星光电技术有限公司 显示面板及其驱动方法
CN113687546B (zh) * 2021-09-08 2022-07-29 深圳市华星光电半导体显示技术有限公司 画素阵列、显示面板和显示装置
CN114283759A (zh) * 2021-12-30 2022-04-05 滁州惠科光电科技有限公司 像素结构、像素结构的驱动方法和显示面板
CN114944110A (zh) * 2022-05-25 2022-08-26 Tcl华星光电技术有限公司 显示面板及显示终端
CN114882825A (zh) * 2022-05-25 2022-08-09 京东方科技集团股份有限公司 显示面板、驱动方法和显示装置

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006234849A (ja) * 2005-02-21 2006-09-07 Nec Lcd Technologies Ltd 液晶表示装置及び該液晶表示装置に用いられる駆動方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20130051773A (ko) * 2011-11-10 2013-05-21 엘지디스플레이 주식회사 액정표시장치의 인버전 구동방법
KR20160072857A (ko) * 2014-12-15 2016-06-24 삼성디스플레이 주식회사 액정 표시 장치
KR20190012510A (ko) * 2017-07-27 2019-02-11 엘지디스플레이 주식회사 표시장치 및 이의 구동방법

Also Published As

Publication number Publication date
CN101285950B (zh) 2011-04-27
CN101285950A (zh) 2008-10-15
KR101264721B1 (ko) 2013-05-15

Similar Documents

Publication Publication Date Title
KR101264721B1 (ko) 액정표시장치
US9905152B2 (en) Liquid crystal display
US10147371B2 (en) Display device having pixels with shared data lines
US8970564B2 (en) Apparatus and method for driving liquid crystal display
US8063876B2 (en) Liquid crystal display device
US9099054B2 (en) Liquid crystal display and driving method thereof
KR101943000B1 (ko) 검사회로를 포함하는 액정표시장치 및 이의 검사방법
KR101319345B1 (ko) 액정 표시장치의 구동장치와 그 구동방법
KR101127593B1 (ko) 액정 표시 장치
KR20150078820A (ko) 표시장치
KR101906182B1 (ko) 표시장치
US20140320478A1 (en) Display Device For Low Speed Drive And Method For Driving The Same
US8803778B2 (en) Liquid crystal display device capable of reducing number of output channels of data driving circuit
TWI447703B (zh) 液晶顯示器
US20160155395A1 (en) Display apparatus and method of driving the same
KR20090065110A (ko) 액정표시장치
KR20130051773A (ko) 액정표시장치의 인버전 구동방법
KR102009891B1 (ko) 액정표시 장치
KR101351388B1 (ko) 액정표시장치 및 그의 구동방법
KR101641366B1 (ko) 액정 표시장치의 구동장치
KR20150076442A (ko) 액정표시장치
US20090251396A1 (en) Driving Method and Related Device for Reducing Power Noise for an LCD Device
KR20130028595A (ko) 액정표시장치 및 이의 도트 인버전 구동방법
KR102387349B1 (ko) 표시장치
KR20160046981A (ko) 표시패널

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20160428

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20170413

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20180416

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20190417

Year of fee payment: 7