以下、図面を参照して本発明の実施形態を説明する。本発明に係る表示装置1の概略全体構成は図1に示すように、表示パネル10と、ソースドライバ20と、ゲートドライバ30と、画素データ発生回路40と、コモン電圧生成回路50と、タイミング制御回路60と、電源発生回路70とを有している。
表示パネル10は、図2に示すように、対向配置され、シール材15により接着された2枚の透明基板間16、17に液晶LCが挟持された構成となっている。そして、一方の基板16には、行方向に延伸配設された複数の走査信号線G(例えばn本の走査信号線)と、列方向に延伸配設された複数のデータ信号線S(例えばm本のデータ信号線)と、それぞれが各表示画素Pに対応するようにマトリクス状に配置された複数の画素電極Eと、それぞれに対応する画素電極Eにソース電極が接続された複数の薄膜トランジスタ(TFT)を有して構成されている。また、他方の基板17には、各表示画素P間で共通の電位に設定される共通電極18が各画素電極Eと対向するように形成されている。なお、画素電極E及び共通電極18の対向面側にはそれぞれ液晶の初期配向を規定する配向膜13、14が形成されている。
また、表示パネル10では、図3に示すように、行方向に延伸配設された複数の走査信号線G(j)と列方向に延伸配設された複数のデータ信号線S(i)とは、互いに交差するように、より具体的には直交するように配設されている。そして、走査信号線G(j)とデータ信号線S(i)との各交点(i,j)に対応するように、緑色成分に対応する第1の表示画素P(i,j,g)と赤色成分に対応する第2の表示画素P(i,j,r)と青色成分に対応する第3の表示画素P(i,j,b)とが走査信号線G(j)の延伸方向に連続するように形成されている。即ち、表示パネル10の各画素行では、第1の表示画素P(i,j,g)と第2の表示画素P(i,j,r)と第3の表示画素P(i,j,b)とが順に繰り返すように配置されている。また、各画素列では、第1の表示画素P(i,j,g)、第2の表示画素P(i,j,r)または第3の表示画素P(i,j,b)の何れかが連続するように配置されている。ここで、i=1,2,・・・,m、j=1,2,・・・,n。
緑色成分に対応する第1の表示画素P(i,j,g)は、第1の画素電極E(i,j,g)と第1の薄膜トランジスタT(i,j,g)とが形成され、第1の画素電極E(i,j,g)が第1の薄膜トランジスタT(i,j,g)のソース電極に接続されている。そして、第1の薄膜トランジスタT(i,j,g)は、ゲート電極が走査信号線G(j)に、ドレイン電極がデータ信号線S(i)に、それぞれ接続されている。
また、赤色成分に対応する第2の表示画素P(i,j,r)は、第2の画素電極E(i,j,r)と第2の薄膜トランジスタT(i,j,r)とが形成され、第2の画素電極E(i,j,r)が第2の薄膜トランジスタT(i,j,r)のソース電極に接続されている。そして、第2の薄膜トランジスタT(i,j,r)は、ゲート電極が走査信号線G(j)に、ドレイン電極が後段側の画素行として配置される第1の画素電極E(i,j+1,g)に、それぞれ接続されている。即ち、第2の表示画素P(i,j,r)は、データ信号線S(i)に供給される階調信号が後段側の画素行として配置される第1の画素電極E(i,j+1,g)を介して第2の画素電極E(i,j,r)に書き込まれるように構成されている。
また、青色成分に対応する第3の表示画素P(i,j,b)は、第3の画素電極E(i,j,b)と第3の薄膜トランジスタT(i,j,b)とが形成され、第3の画素電極E(i,j,b)が第3の薄膜トランジスタT(i,j,b)のソース電極に接続されている。そして、第3の薄膜トランジスタT(i,j,b)は、ゲート電極が走査信号線G(j)に、ドレイン電極が後段側の画素行として配置される第2の画素電極E(i,j+1,r)に、それぞれ接続されている。即ち、第3の表示画素P(i,j,b)は、データ信号線S(i)に供給される階調信号が後段側の画素行として配置される第2の画素電極E(i,j+1,r)とさらにその後段側の画素行として配置される第1の画素電極E(i,j+2,g)とを直列的に介して第3の画素電極E(i,j,b)に書き込まれるように構成されている。
ここで、緑色成分に対応する第1の表示画素P(i,j,g)には、第1の画素電極E(i,j,g)に対応するように、他方の基板17側に緑色成分のカラーフィルタFgが形成されている。また、赤色成分に対応する第1の表示画素P(i,j,r)には、第2の画素電極E(i,j,r)に対応するように、他方の基板17側に赤色成分のカラーフィルタFrが形成されている。また、青色成分に対応する第3の表示画素P(i,j,b)には、第3の画素電極E(i,j,b)に対応するように、他方の基板17側に青色成分のカラーフィルタFbが形成されている。
即ち、表示パネル10は、走査信号線の延伸方向に連続して配置される、緑色成分に対応する第1の表示画素P(i,j,g)と赤色成分に対応する第1の表示画素P(i,j,r)と青色成分に対応する第3の表示画素P(i,j,b)との3つの表示画素をそれぞれ副画素とすることによってカラー表現が可能な1画素を構成している。そして、表示パネル10では、表示画素3列に対して1本のデータ信号線が割り当てられるように、また、データ信号線毎に、映像信号が有する3つの異なる色成分(緑色成分、赤色成分、青色成分)が割り当てられるように構成されている。そして、このような表示パネル10の画素構成では、表示画素の各列に対して1本のデータ信号線を割り当てる場合と比較して、データ信号線の本数を1/3とすることが可能である。換言すると、1行分の表示画素数に対してデータ信号線の本数を1/3とすることが可能である。またこのとき、走査信号線の本数を大幅に増加させる必要はない。即ち、例えば表示画素が240行であれば、走査信号線の本数は240+2本とすればよく、走査信号線の本数を1列分の表示画素数と大凡等しくすることができる。
ここで、図4、図5、図6、図7に基づいて各表示画素の具体的な構成について説明する。一方の基板16にはゲート電極51を含む走査信号線G(j)が設けられている。この走査信号線G(j)と同一層には補助容量線48が設けられている。つまり、走査信号線G(j)と補助容量線48とは一括形成される。そして、その上面全体にはゲート絶縁膜52が設けられている。ゲート絶縁膜52の上面には真性アモルファスシリコンからなる半導体薄膜53が設けられている。半導体薄膜53の上面における走査信号線G(j)との重畳領域のほぼ中央部にはチャネル保護膜54が設けられている。チャネル保護膜54の上面両側およびその両側における半導体薄膜53の上面にはn型アモルファスシリコンからなるコンタクト層55、56が設けられている。一方のコンタクト層55の上面にはソース電極57が設けられている。また、他方のコンタクト層56の上面にはドレイン電極58を含むデータ信号線S(i)、第1の接続配線L1または第2の接続配線L2が設けられている。そして、ゲート電極51、ゲート絶縁膜52、半導体薄膜53、チャネル保護膜54、コンタクト層55、56、ソース電極57およびドレイン電極58により、第1の薄膜トランジスタT(i,j,g)、第2の薄膜トランジスタT(i,j,r)または第3の薄膜トランジスタT(i,j,b)が構成されている。
第1の薄膜トランジスタT(i,j,g)のソース電極57及びその前段側の画素行に形成される第2の薄膜トランジスタT(i,j−1,r)のドレイン電極56は、それぞれを互いに電気的に接続するための第1の接続配線L1を兼ねている。また、第2の薄膜トランジスタT(i,j−1,r)のソース電極57及びその前段側の画素行に形成される第3の薄膜トランジスタT(i,j−2,b)のドレイン電極56は、それぞれを互いに電気的に接続するための第2の接続配線L2を兼ねている。
第1の薄膜トランジスタT(i,j,g)や第2の薄膜トランジスタT(i,j,r)、第3の薄膜トランジスタT(i,j,b)等を含むゲート絶縁膜52の上面全体には平坦化膜59が設けられている。そして、平坦化膜59には、ソース電極57に対応する箇所にコンタクトホール60が設けられている。平坦化膜59の上面にはITOからなる画素電極E(i,j,g)、E(i,j,r)、E(i,j,b)が設けられ、この画素電極E(i,j,g)、E(i,j,r)、E(i,j,b)はコンタクトホール60を介してソース電極57と電気的に接続されている。
ここで、補助容量ライン48のうちの画素電極E(i,j,g)、E(i,j,r)、E(i,j,b)と重ね合わされた部分は補助容量電極となっている。そして、この重ね合わされた部分によって補助容量Csが形成されている。そして、各表示画素P(i,j,g)、P(i,j,r)、P(i,j,b)では、画素電極E(i,j,g)、E(i,j,r)、E(i,j,b)と共通電極18との間に配されることとなる液晶LCの配向状態を、画素電極E(i,j,g)、E(i,j,r)、E(i,j,b)と共通電極18との間の電位差に基づいて変化させることによって、その表示状態の制御が可能となるように構成されている。
ソースドライバ20は、各データ信号線S(i)が接続され、タイミング制御回路60から出力される水平制御信号(クロック信号、スタート信号、ラッチ動作制御信号等)に基づいて、画素データ発生回路40から供給される各表示画素に対応する画素データを所定の単位で取り込み、この取り込んだ画素データに対応する階調信号を所定のタイミングでデータ信号線に供給する。
ゲートドライバ30は、各走査信号線G(j)が接続され、タイミング制御回路60からの垂直制御信号を受け、走査信号線G(j)に接続された第1の薄膜トランジスタT(i,j,g)、第2の薄膜トランジスタT(i,j,r)及び第3の薄膜トランジスタT(i,j,b)をオン又はオフするための走査信号を走査信号線G(j)に供給する。
画素データ発生回路40は、例えば表示装置1の外部から供給されるカラー映像信号(アナログ又はデジタル)から各表示画素に対応させて、例えば緑色成分、赤色成分及び青色成分の画素データを生成してソースドライバ20に出力する。ここで、画素データ発生回路40には、所定期間(例えば、1フレームや1フィールド、1ライン)毎にタイミング制御回路60から反転信号(FRP)が入力される。画素データ発生回路40は、反転信号が入力される毎にソースドライバ20に出力する画素データのビット値を反転する。このようにして所定期間毎に画素データのビット値を反転させることにより、表示画素に印加される階調信号の極性を所定期間毎に反転させる。これにより、各表示画素における液晶への印加電圧を交流駆動することが可能である。
コモン電圧生成回路50は、タイミング制御回路60から出力される反転信号に基づいて、所定期間毎に極性が反転するコモン信号Vcomを生成して共通電極18に供給する。
タイミング制御回路60は、垂直制御信号、水平制御信号、反転信号等の各種の制御信号を生成し、例えば、反転信号を画素データ発生回路40及びコモン信号生成回路50に、垂直制御信号をゲートドライバ30に、水平制御信号をソースドライバ20に出力する。
電源発生回路70は、走査信号を生成するために必要な電源電圧Vgh、Vglを生成してゲートドライバ30に供給するとともに、階調信号を生成するために必要な電源電圧Vshを生成してソースドライバ20に供給する。また、電源発生回路70は、ロジック電源Vccを生成してソースドライバ20及びゲートドライバ30に供給する。
次に、図8に示すタイミングチャートに基づいて表示装置1の動作について説明する。ここで、図8においては、上から順に、データ信号線S(i)に供給される階調信号、1段目の走査信号線G(1)に供給される走査信号、2段目の走査信号線G(2)に供給される走査信号、3段目の走査信号線G(3)に供給される走査信号、4段目の走査信号線G(4)に供給される走査信号、5段目の走査信号線G(5)に供給される走査信号、1段目の画素行に対応する第1の画素電極E(i,1,g)における階調信号の印加状態、1段目の画素行に対応する第2の画素電極E(i,1,r)における階調信号の印加状態、1段目の画素行に対応する第3の画素電極E(i,1,b)における階調信号の印加状態、2段目の画素行に対応する第1の画素電極E(i,2,g)における階調信号の印加状態、2段目の画素行に対応する第2の画素電極E(i,2,r)における階調信号の印加状態、2段目の画素行に対応する第3の画素電極E(i,2,b)における階調信号の印加状態、3段目の画素行に対応する第1の画素電極E(i,3,g)における階調信号の印加状態、3段目の画素行に対応する第2の画素電極E(i,3,r)における階調信号の印加状態、3段目の画素行に対応する第3の画素電極E(i,3,b)における階調信号の印加状態、共通電極18に供給されるコモン信号Vcomを示している。また、図8においてデータ信号線S(i)が供給する各階調信号は、画素データに対応した表示パネル10上での座標値及び色成分で示している。なお、oldは、前回フレームに書き込まれた階調信号に基づいた印加状態を示している。
表示装置1においては、緑色成分に対応させた第1の画素電極E(i,j,g)に係る緑色成分の画素データと、赤色成分に対応させた第2の画素電極E(i,j,r)に係る赤色成分の画素データと、青色成分に対応させた第3の画素電極E(i,j,b)に係る青色成分の画素データとを、1/3水平期間毎に順にソースドライバ20に入力する。即ち、各水平期間の初期1/3期間に、所定の画素行に対応した第3の画素電極E(i,j,b)に係る画素データを入力し、各水平期間の中期1/3期間に、前記所定の画素行と同一の画素行に対応した第2の画素電極E(i,j,r)に係る画素データを入力し、各水平期間の後期1/3期間に、前記所定の画素行と同一の画素行に対応した第1の画素電極E(i,j,g)に係る画素データを入力する。また、1フレーム毎及び1水平期間毎に、入力される画素データのビット値(即ち階調信号の極性)が反転するように反転信号を制御する。そして、図8においては、画素データのビット反転が行なわれていない場合の階調信号に「+」の符号を付し、画素データのビット反転が行われた場合の階調信号に「−」の符号を付している。
以上により、図8に示すように、当該フレームでの各画素行における第1の画素電極E(i,j,g)に係る階調信号と第2の画素電極E(i,j,r)に係る階調信号と第3の画素電極E(i,j,b)に係る階調信号とが、−(i,1,b)、−(i,1,r)、−(i,1,g)、+(i,2,b)、+(i,2,r)、+(i,2,g)、−(i,3,b)、−(i,3,r)、−(i,3,g)、…の順にデータ信号線S(i)へ供給されることとなる。そして、このような階調信号のデータ信号線S(i)への供給が各フレームで繰り返し実行される。
また、表示装置1においては、各走査信号線G(i)に入力する走査信号を各フレームで3回ずつHigh(Vgh)とする。
まず、各フレームの所定の水平期間では、例えば1段目の画素行に対応する第1の表示画素P(i,1,g)、第2の表示画素P(i,1,r)及び第3の表示画素P(i,1,b)での表示のための階調信号の書き込みを行う。当該水平期間では、当該水平期間の開始タイミングT1aに同期させて、1段目の走査信号線G(1)の走査信号と2段目の走査信号線G(2)の走査信号と3段目の走査信号線G(3)の走査信号とをそれぞれHighにする。
ここで、当該水平期間において、1段目の走査信号線G(1)の走査信号をHighとする期間は、例えば、データ信号線S(i)に、1段目の画素行における第3の表示画素P(i,1,b)に対応する階調信号−(i,1,b)の供給が開始されてから1段目の画素行における第1の表示画素P(i,1,g)に対応する階調信号−(i,1,g)の供給が終了する直前までの期間とする。また、当該水平期間において、2段目の走査信号線G(2)の走査信号をHighとする期間は、例えば、データ信号線S(i)に、1段目の画素行における第3の表示画素P(i,1,b)に対応する階調信号−(i,1,b)の供給が開始されてから1段目の画素行における第2の表示画素P(i,1,r)に対応する階調信号−(i,1,r)の供給が終了する直前までの期間とする。また、当該水平期間において、3段目の走査信号線G(3)の走査信号をHighとする期間は、例えば、データ信号線S(i)に、1段目の画素行における第3の表示画素P(i,1,b)に対応する階調信号−(i,1,b)の供給が開始されてからその供給が終了する直前までの期間とする。なお、2段目の走査信号線G(2)の走査信号をHighとするタイミングは当該水平期間の開始タイミングT1aに対して1/3水平期間前までのタイミングからとしても良い。図8ではこの期間をD_C1として示している。また、3段目の走査信号線G(3)の走査信号をHighとするタイミングは当該水平期間の開始タイミングT1aに対して2/3水平期間前までのタイミングからとしても良い。図8ではこの期間をD_C2として示している。
タイミングT1aで1段目の走査信号線G(1)の走査信号をHighとすることにより、1段目の走査信号線G(1)に接続された第1の薄膜トランジスタT(i,1,g)、第2の薄膜トランジスタT(i,1,r)及び第3の薄膜トランジスタT(i,1,b)がオン状態となる。また、2段目の走査信号線G(2)の走査信号をHighとすることにより、2段目の走査信号線G(2)に接続された第1の薄膜トランジスタT(i,2,g)、第2の薄膜トランジスタT(i,2,r)及び第3の薄膜トランジスタT(i,2,b)がオン状態となる。さらに、3段目の走査信号線G(3)の走査信号をHighとすることにより、3段目の走査信号線G(3)に接続された第1の薄膜トランジスタT(i,3,g)、第2の薄膜トランジスタT(i,3,r)及び第3の薄膜トランジスタT(i,3,b)がオン状態となる。これにより、データ信号線S(i)に供給されている階調信号−(i,1,b)が1段目の画素行に対応する第1の画素電極E(i,1,g)、第2の画素電極E(i,1,r)及び第2の画素電極E(i,1,b)と、2段目の画素行に対応する第1の画素電極E(i,2,g)及び第2の画素電極E(i,2,r)と、3段目の画素行に対応する第1の画素電極E(i,3,g)に書き込まれ、1段目の画素行に対応する第1の表示画素P(i,1,g)、第2の表示画素P(i,1,r)及び第3の表示画素P(i,1,b)と、2段目の画素行に対応する第1の表示画素P(i,2,g)及び第2の表示画素P(i,2,r)と、3段目の画素行に対応する第1の表示画素P(i,3,g)とにおいて階調信号−(i,1,b)に対応した表示が行われる。
次にタイミングT1bにおいて、1段目の走査信号線G(1)及び2段目の走査信号線G(2)の走査信号をHighとしたままで3段目の走査信号線G(3)の走査信号をHighからLow(Vgl)にする。このタイミングT1bにおいては、1段目の走査信号線G(1)に接続された第3の薄膜トランジスタT(i,1,b)及び2段目の走査信号線G(2)に接続された第2の薄膜トランジスタT(i,2,r)はオン状態のままであるが、3段目の走査信号線G(3)に接続された第1の薄膜トランジスタT(i,3,g)がオフ状態となる。このため、1段目の画素行に対応する第3の画素電極E(i,1,b)に当該座標に対応する階調信号−(i,1,b)が保持される。なお、2段目の画素行に対応する第2の画素電極E(i,2,r)及び3段目の画素行に対応する第1の画素電極E(i,3,g)においては、当該座標とは異なる階調信号−(i,1,b)が保持されることになるが、この状態は後述するように、大凡1水平期間から3水平期間のうちに解消され表示上の問題は生じない。
また、タイミングT1bでは、その直後にデータ信号線S(i)に印加される階調信号が、−(i,1,b)から−(i,1,r)に切り換えられる。このため、1段目の画素行に対応する第1の画素電極E(i,1,g)及び第2の画素電極E(i,1,r)と、2段目の画素行に対応する第1の画素電極E(i,2,g)とには、引き続きオン状態になっている薄膜トランジスタを介して階調信号−(i,1,r)が書き込まれ、1段目の画素行に対応する第1の表示画素P(i,1,g)及び第2の表示画素P(i,1,r)と、2段目の画素行に対応する第1の表示画素P(i,2,g)とにおいて階調信号−(i,1,r)に対応した表示が行われる。
次にタイミングT1cにおいて、1段目の走査信号線G(1)の走査信号をHighとしたままで2段目の走査信号線G(2)の走査信号をHighからLowにする。このタイミングT1cにおいては、1段目の走査信号線G(1)に接続された第2の薄膜トランジスタT(i,1,r)はオン状態のままであるが、2段目の走査信号線G(2)に接続された第1の薄膜トランジスタT(i,2,g)がオフ状態となる。このため、1段目の画素行に対応する第2の画素電極E(i,1,r)に当該座標に対応する階調信号−(i,1,r)が保持される。なお、2段目の画素行に対応する第1の画素電極E(i,2,g)においては、当該座標とは異なる階調信号−(i,1,r)が保持されることになるが、この状態は後述するように、大凡1水平期間から2水平期間のうちに解消され表示上の問題は生じない。またこのとき、1段目の画素行に対応する第3の画素電極E(i,1,b)及び2段目の画素行に対応する第2の画素電極E(i,2,r)と、3段目の画素行に対応する第1の画素電極E(i,3,g)との間の電気的な接続が2段目の走査信号線G(2)に接続された第2の薄膜トランジスタT(i,2,r)により遮断される。
また、タイミングT1cでは、その直後にデータ信号線S(i)に印加される階調信号が、−(i,1,r)から−(i,1,g)に切り換えられる。このため、1段目の画素行に対応する第1の画素電極E(i,1,g)には、引き続きオン状態になっている薄膜トランジスタを介して階調信号−(i,1,g)が書き込まれ、1段目の画素行に対応する第1の表示画素P(i,1,g)において階調信号−(i,1,g)に対応した表示が行われる。
そして、タイミングT1dにおいて、1段目の走査信号線G(1)の走査信号をHighからLowにする。このタイミングT1dにおいては、1段目の走査信号線G(1)に接続された第1の薄膜トランジスタT(i,1,g)がオフ状態となる。このため、1段目の画素行に対応する第1の画素電極E(i,1,g)に当該座標に対応する階調信号−(i,1,g)が保持される。またこのとき、1段目の画素行に対応する第3の画素電極E(i,1,b)と2段目の画素行に対応する第2の画素電極E(i,2,r)との間の電気的な接続が1段目の走査信号線G(1)に接続された第3の薄膜トランジスタT(i,1,b)により遮断されるとともに、1段目の画素行に対応する第2の画素電極E(i,1,r)と2段目の画素行に対応する第1の画素電極E(i,2,g)との間の電気的な接続が1段目の走査信号線G(1)に接続された第2の薄膜トランジスタT(i,1,r)により遮断される。
このようにして、当該水平期間において、1段目の画素行に対応する第1の表示画素P(i,1,g)、第2の表示画素P(i,1,r)及び第3の表示画素P(i,1,b)の表示を行うための書き込みが行われる。
また、次の水平期間では、2段目の画素行に対応する第1の表示画素P(i,2,g)、第2の表示画素P(i,2,r)及び第3の表示画素P(i,2,b)の表示を行うための階調信号の書き込みが行われる。当該水平期間では、当該水平期間の開始タイミングT2aに同期させて、2段目の走査信号線G(2)の走査信号と3段目の走査信号線G(3)の走査信号と4段目の走査信号線G(4)の走査信号とをそれぞれHighにする。
ここで、当該水平期間において、2段目の走査信号線G(2)の走査信号をHighとする期間は、例えば、データ信号線S(i)に、2段目の画素行における第3の表示画素P(i,2,b)に対応する階調信号+(i,2,b)の供給が開始されてから2段目の画素行における第1の表示画素P(i,2,g)に対応する階調信号+(i,2,g)の供給が終了する直前までの期間とする。また、当該水平期間において、3段目の走査信号線G(3)の走査信号をHighとする期間は、例えば、データ信号線S(i)に、2段目の画素行における第3の表示画素P(i,2,b)に対応する階調信号+(i,2,b)の供給が開始されてから2段目の画素行における第2の表示画素P(i,2,r)に対応する階調信号+(i,2,r)の供給が終了する直前までの期間とする。また、当該水平期間において、4段目の走査信号線G(4)の走査信号をHighとする期間は、例えば、データ信号線S(i)に、2段目の画素行における第3の表示画素P(i,2,b)に対応する階調信号+(i,2,b)の供給が開始されてからその供給が終了する直前までの期間とする。なお、3段目の走査信号線G(3)の走査信号をHighとするタイミングは当該水平期間の開始タイミングT2aに対して1/3水平期間前までのタイミングからとしても良い。図8ではこの期間をD_C1として示している。また、4段目の走査信号線G(4)の走査信号をHighとするタイミングは当該水平期間の開始タイミングT2aに対して2/3水平期間前までのタイミングからとしても良い。図8ではこの期間をD_C2として示している。
タイミングT2aで2段目の走査信号線G(2)の走査信号をHighとすることにより、2段目の走査信号線G(2)に接続された第1の薄膜トランジスタT(i,2,g)、第2の薄膜トランジスタT(i,2,r)及び第3の薄膜トランジスタT(i,2,b)がオン状態となる。また、3段目の走査信号線G(3)の走査信号をHighとすることにより、3段目の走査信号線G(3)に接続された第1の薄膜トランジスタT(i,3,g)、第2の薄膜トランジスタT(i,3,r)及び第3の薄膜トランジスタT(i,3,b)がオン状態となる。さらに、4段目の走査信号線G(4)の走査信号をHighとすることにより、4段目の走査信号線G(4)に接続された第1の薄膜トランジスタT(i,4,g)、第2の薄膜トランジスタT(i,4,r)及び第3の薄膜トランジスタT(i,4,b)がオン状態となる。これにより、データ信号線S(i)に供給されている階調信号+(i,2,b)が2段目の画素行に対応する第1の画素電極E(i,2,g)、第2の画素電極E(i,2,r)及び第2の画素電極E(i,2,b)と、3段目の画素行に対応する第1の画素電極E(i,3,g)及び第2の画素電極E(i,3,r)と、4段目の画素行に対応する第1の画素電極E(i,4,g)に書き込まれ、2段目の画素行に対応する第1の表示画素P(i,2,g)、第2の表示画素P(i,2,r)及び第3の表示画素P(i,2,b)と、3段目の画素行に対応する第1の表示画素P(i,3,g)及び第2の表示画素P(i,3,r)と、4段目の画素行に対応する第1の表示画素P(i,4,g)とにおいて階調信号+(i,2,b)に対応した表示が行われる。
次にタイミングT2bにおいて、2段目の走査信号線G(2)及び3段目の走査信号線G(3)の走査信号をHighとしたままで4段目の走査信号線G(4)の走査信号をHighからLowにする。このタイミングT2bにおいては、2段目の走査信号線G(2)に接続された第3の薄膜トランジスタT(i,2,b)及び3段目の走査信号線G(3)に接続された第2の薄膜トランジスタT(i,3,r)はオン状態のままであるが、4段目の走査信号線G(4)に接続された第1の薄膜トランジスタT(i,4,g)がオフ状態となる。このため、2段目の画素行に対応する第3の画素電極E(i,2,b)に当該座標に対応する階調信号+(i,2,b)が保持される。なお、3段目の画素行に対応する第2の画素電極E(i,3,r)及び4段目の画素行に対応する第1の画素電極E(i,4,g)においては、当該座標とは異なる階調信号+(i,2,b)が保持されることになるが、この状態も、大凡1水平期間から3水平期間のうちに解消され表示上の問題は生じない。
また、タイミングT2bでは、その直後にデータ信号線S(i)に印加される階調信号が、+(i,2,b)から+(i,2,r)に切り換えられる。このため、2段目の画素行に対応する第1の画素電極E(i,2,g)及び第2の画素電極E(i,2,r)と、3段目の画素行に対応する第1の画素電極E(i,3,g)とには、引き続きオン状態になっている薄膜トランジスタを介して階調信号+(i,2,r)が書き込まれ、2段目の画素行に対応する第1の表示画素P(i,2,g)及び第2の表示画素P(i,2,r)と、3段目の画素行に対応する第1の表示画素P(i,3,g)とにおいて階調信号+(i,2,r)に対応した表示が行われる。即ち、2段目の画素行に対応する第2の表示画素P(i,2,r)では、当該座標とは異なる階調信号に基づいた表示が解消され、当該座標に対応した階調信号に基づいた表示が行われる。
次にタイミングT2cにおいて、2段目の走査信号線G(2)の走査信号をHighとしたままで3段目の走査信号線G(3)の走査信号をHighからLowにする。このタイミングT2cにおいては、2段目の走査信号線G(2)に接続された第2の薄膜トランジスタT(i,2,r)はオン状態のままであるが、3段目の走査信号線G(3)に接続された第1の薄膜トランジスタT(i,3,g)がオフ状態となる。このため、2段目の画素行に対応する第2の画素電極E(i,2,r)に当該座標に対応する階調信号+(i,2,r)が保持される。なお、3段目の画素行に対応する第1の画素電極E(i,3,g)においては、再び当該座標とは異なる階調信号+(i,2,r)が保持されることになるが、この状態も、大凡1水平期間から2水平期間のうちに解消され表示上の問題は生じない。またこのとき、2段目の画素行に対応する第3の画素電極E(i,2,b)及び3段目の画素行に対応する第2の画素電極E(i,3,r)と、4段目の画素行に対応する第1の画素電極E(i,4,g)との間の電気的な接続が3段目の走査信号線G(3)に接続された第2の薄膜トランジスタT(i,3,r)により遮断される。
また、タイミングT2cでは、その直後にデータ信号線S(i)に印加される階調信号が、+(i,2,r)から+(i,2,g)に切り換えられる。このため、2段目の画素行に対応する第1の画素電極E(i,2,g)には、引き続きオン状態になっている薄膜トランジスタを介して階調信号+(i,2,g)が書き込まれ、2段目の画素行に対応する第1の表示画素P(i,2,g)において階調信号+(i,2,g)に対応した表示が行われる。即ち、2段目の画素行に対応する第1の表示画素P(i,2,g)では、当該座標とは異なる階調信号に基づいた表示が解消され、当該座標に対応した階調信号に基づいた表示が行われる。
そして、タイミングT2dにおいて、2段目の走査信号線G(2)の走査信号をHighからLowにする。このタイミングT2dにおいては、2段目の走査信号線G(2)に接続された第1の薄膜トランジスタT(i,2,g)がオフ状態となる。このため、2段目の画素行に対応する第1の画素電極E(i,2,g)に当該座標に対応する階調信号+(i,2,g)が保持される。またこのとき、2段目の画素行に対応する第3の画素電極E(i,2,b)と3段目の画素行に対応する第2の画素電極E(i,3,r)との間の電気的な接続が2段目の走査信号線G(2)に接続された第3の薄膜トランジスタT(i,2,b)により遮断されるとともに、2段目の画素行に対応する第2の画素電極E(i,2,r)と3段目の画素行に対応する第1の画素電極E(i,3,g)との間の電気的な接続が2段目の走査信号線G(2)に接続された第2の薄膜トランジスタT(i,2,r)により遮断される。
このようにして、当該水平期間において、2段目の画素行に対応する第1の表示画素P(i,2,g)、第2の表示画素P(i,2,r)及び第3の表示画素P(i,2,b)の表示を行うための書き込みが行われる。
また、次の水平期間では、3段目の画素行に対応する第1の表示画素P(i,3,g)、第2の表示画素P(i,3,r)及び第3の表示画素P(i,3,b)の表示を行うための階調信号の書き込みが行われる。当該水平期間では、当該水平期間の開始タイミングT3aに同期させて、3段目の走査信号線G(3)の走査信号と4段目の走査信号線G(4)の走査信号と5段目の走査信号線G(5)の走査信号とをそれぞれHighにする。
ここで、当該水平期間において、3段目の走査信号線G(3)の走査信号をHighとする期間は、例えば、データ信号線S(i)に、3段目の画素行における第3の表示画素P(i,3,b)に対応する階調信号−(i,3,b)の供給が開始されてから3段目の画素行における第1の表示画素P(i,3,g)に対応する階調信号−(i,3,g)の供給が終了する直前までの期間とする。また、当該水平期間において、4段目の走査信号線G(4)の走査信号をHighとする期間は、例えば、データ信号線S(i)に、3段目の画素行における第3の表示画素P(i,3,b)に対応する階調信号−(i,3,b)の供給が開始されてから3段目の画素行における第2の表示画素P(i,3,r)に対応する階調信号−(i,3,r)の供給が終了する直前までの期間とする。また、当該水平期間において、5段目の走査信号線G(5)の走査信号をHighとする期間は、例えば、データ信号線S(i)に、3段目の画素行における第3の表示画素P(i,3,b)に対応する階調信号−(i,3,b)の供給が開始されてからその供給が終了する直前までの期間とする。なお、4段目の走査信号線G(4)の走査信号をHighとするタイミングは当該水平期間の開始タイミングT3aに対して1/3水平期間前までのタイミングからとしても良い。図8ではこの期間をD_C1として示している。また、5段目の走査信号線G(5)の走査信号をHighとするタイミングは当該水平期間の開始タイミングT3aに対して2/3水平期間前までのタイミングからとしても良い。図8ではこの期間をD_C2として示している。
タイミングT3aで3段目の走査信号線G(3)の走査信号をHighとすることにより、3段目の走査信号線G(3)に接続された第1の薄膜トランジスタT(i,3,g)、第2の薄膜トランジスタT(i,3,r)及び第3の薄膜トランジスタT(i,3,b)がオン状態となる。また、4段目の走査信号線G(4)の走査信号をHighとすることにより、4段目の走査信号線G(4)に接続された第1の薄膜トランジスタT(i,4,g)、第2の薄膜トランジスタT(i,4,r)及び第3の薄膜トランジスタT(i,4,b)がオン状態となる。さらに、5段目の走査信号線G(5)の走査信号をHighとすることにより、5段目の走査信号線G(5)に接続された第1の薄膜トランジスタT(i,5,g)、第2の薄膜トランジスタT(i,5,r)及び第3の薄膜トランジスタT(i,5,b)がオン状態となる。これにより、データ信号線S(i)に供給されている階調信号−(i,3,b)が3段目の画素行に対応する第1の画素電極E(i,3,g)、第2の画素電極E(i,3,r)及び第2の画素電極E(i,3,b)と、4段目の画素行に対応する第1の画素電極E(i,4,g)及び第2の画素電極E(i,4,r)と、5段目の画素行に対応する第1の画素電極E(i,5,g)に書き込まれ、3段目の画素行に対応する第1の表示画素P(i,3,g)、第2の表示画素P(i,3,r)及び第3の表示画素P(i,3,b)と、4段目の画素行に対応する第1の表示画素P(i,4,g)及び第2の表示画素P(i,4,r)と、5段目の画素行に対応する第1の表示画素P(i,5,g)とにおいて階調信号−(i,3,b)に対応した表示が行われる。
次にタイミングT3bにおいて、3段目の走査信号線G(3)及び4段目の走査信号線G(4)の走査信号をHighとしたままで5段目の走査信号線G(5)の走査信号をHighからLowにする。このタイミングT3bにおいては、3段目の走査信号線G(3)に接続された第3の薄膜トランジスタT(i,3,b)及び4段目の走査信号線G(4)に接続された第2の薄膜トランジスタT(i,4,r)はオン状態のままであるが、5段目の走査信号線G(5)に接続された第1の薄膜トランジスタT(i,5,g)がオフ状態となる。このため、3段目の画素行に対応する第3の画素電極E(i,3,b)に当該座標に対応する階調信号+(i,3,b)が保持される。なお、4段目の画素行に対応する第2の画素電極E(i,4,r)及び5段目の画素行に対応する第1の画素電極E(i,5,g)においては、当該座標とは異なる階調信号−(i,3,b)が保持されることになるが、この状態も、大凡1水平期間から3水平期間のうちに解消され表示上の問題は生じない。
また、タイミングT3bでは、その直後にデータ信号線S(i)に印加される階調信号が、−(i,3,b)から−(i,3,r)に切り換えられる。このため、3段目の画素行に対応する第1の画素電極E(i,3,g)及び第2の画素電極E(i,3,r)と、4段目の画素行に対応する第1の画素電極E(i,4,g)とには、引き続きオン状態になっている薄膜トランジスタを介して階調信号−(i,3,r)が書き込まれ、3段目の画素行に対応する第1の表示画素P(i,3,g)及び第2の表示画素P(i,3,r)と、4段目の画素行に対応する第1の表示画素P(i,4,g)とにおいて階調信号−(i,3,r)に対応した表示が行われる。即ち、3段目の画素行に対応する第2の表示画素P(i,3,r)では、当該座標とは異なる階調信号に基づいた表示が解消され、当該座標に対応した階調信号に基づいた表示が行われる。
次にタイミングT3cにおいて、3段目の走査信号線G(3)の走査信号をHighとしたままで4段目の走査信号線G(4)の走査信号をHighからLowにする。このタイミングT3cにおいては、3段目の走査信号線G(3)に接続された第2の薄膜トランジスタT(i,3,r)はオン状態のままであるが、4段目の走査信号線G(4)に接続された第1の薄膜トランジスタT(i,4,g)がオフ状態となる。このため、3段目の画素行に対応する第2の画素電極E(i,3,r)に当該座標に対応する階調信号−(i,3,r)が保持される。なお、4段目の画素行に対応する第1の画素電極E(i,4,g)においては、再び当該座標とは異なる階調信号−(i,3,r)が保持されることになるが、この状態も、大凡1水平期間から2水平期間のうちに解消され表示上の問題は生じない。またこのとき、3段目の画素行に対応する第3の画素電極E(i,3,b)及び4段目の画素行に対応する第2の画素電極E(i,4,r)と、5段目の画素行に対応する第1の画素電極E(i,5,g)との間の電気的な接続が4段目の走査信号線G(4)に接続された第2の薄膜トランジスタT(i,4,r)により遮断される。
また、タイミングT3cでは、その直後にデータ信号線S(i)に印加される階調信号が、−(i,3,r)から−(i,3,g)に切り換えられる。このため、3段目の画素行に対応する第1の画素電極E(i,3,g)には、引き続きオン状態になっている薄膜トランジスタを介して階調信号−(i,3,g)が書き込まれ、3段目の画素行に対応する第1の表示画素P(i,3,g)において階調信号−(i,3,g)に対応した表示が行われる。即ち、3段目の画素行に対応する第1の表示画素P(i,3,g)では、当該座標とは異なる階調信号に基づいた表示が解消され、当該座標に対応した階調信号に基づいた表示が行われる。
そして、タイミングT3dにおいて、3段目の走査信号線G(3)の走査信号をHighからLowにする。このタイミングT3dにおいては、3段目の走査信号線G(3)に接続された第1の薄膜トランジスタT(i,3,g)がオフ状態となる。このため、3段目の画素行に対応する第1の画素電極E(i,3,g)に当該座標に対応する階調信号−(i,3,g)が保持される。またこのとき、3段目の画素行に対応する第3の画素電極E(i,3,b)と4段目の画素行に対応する第2の画素電極E(i,4,r)との間の電気的な接続が3段目の走査信号線G(3)に接続された第3の薄膜トランジスタT(i,3,b)により遮断されるとともに、3段目の画素行に対応する第2の画素電極E(i,3,r)と4段目の画素行に対応する第1の画素電極E(i,4,g)との間の電気的な接続が3段目の走査信号線G(3)に接続された第2の薄膜トランジスタT(i,3,r)により遮断される。
このようにして、当該水平期間において、3段目の画素行に対応する第1の表示画素P(i,3,g)、第2の表示画素P(i,3,r)及び第3の表示画素P(i,3,b)の表示を行うための書き込みが行われる。
そして、以後の水平期間についても各段に対応した表示画素に対して順に上述したような階調信号の書き込みを行うことにより、当該表示装置1において映像信号に基づいた表示すべき適正な映像表示がなされることになる。
以上説明したように、表示装置1においては、所定のデータ信号線に接続された表示画素に薄膜トランジスタを介してさらに別の表示画素を接続することにより、走査信号線の本数を大幅には増大させることなく、データ信号線の本数及びソースドライバの出力端子数を削減することが可能である。これにより、ソースドライバを構成するLSIの接合ピッチ幅を広くすることも可能になり、表示パネル10上にソースドライバを構成するLSIを搭載して接合する場合に、その接合を容易に行うことも可能になる。また、ソースドライバの出力端子数を削減できるのでソースドライバ20を構成するLSIの小型化も実現可能になる。
上述の実施形態では、第1の表示画素を緑色成分に対応させ、第2の表示画素を赤色成分に対応させ、第3の表示画素を青色成分に対応させた構成について説明したが、第1の表示画素を赤色成分または青色成分に対応させ、第2の表示画素を青色成分または緑色成分に対応させ、第3の表示画素を緑色成分または赤色成分に対応させた構成としてもよい。即ち、第1の表示画素と第2の表示画素と第3の表示画素との間で互いに異なる色成分となるように、それぞれに対応する色成分が設定された構成としてもよい。
また、上述の実施形態では、第1の表示画素と第2の表示画素と第3の表示画素との間で互いに異なる色成分を対応させた構成について説明したが、第1の表示画素と第2の表示画素と第3の表示画素との間で同一の色成分が対応している構成としてもよい。
また、上述の実施形態では、第1の表示画素と第2の表示画素と第3の表示画素とが直列的に接続された構成について説明したが、図9及び図10に示すように、さらに多くの数の表示画素が直列的に接続された構成としてもよい。このような場合には、1水平期間を直列的に接続された表示画素の数n(図3の場合はn=3、図9の場合はn=4)で分割するとともに各走査信号線の走査信号を各フレームでn回ずつHighとし、水平期間毎に、対応するデータ信号線に、最も多くの薄膜トランジスタを介して階調信号が書き込まれる表示画素から順に階調信号が保持されるように階調信号を供給する構成とすればよい。ここで、図9及び図10は、走査信号線の延伸方向に連続して配置される、緑色成分に対応する第1の表示画素P(i,j,g)と赤色成分に対応する第1の表示画素P(i,j,r)と青色成分に対応する第3の表示画素P(i,j,b)と白色成分(輝度成分)に対応する第4の表示画素P(i,j,w)との4つの表示画素をそれぞれ副画素とすることによってカラー表現が可能な1画素を構成する場合について示している。
また、上述の実施形態では、表示パネル10において、例えば所定の画素行に対応する第1の画素電極E(i、j、g)とその前段側の画素行に対応する第2の画素電極E(i、j−1、r)との電気的な接続を制御するための第2の薄膜トランジスタT(i、j−1、r)が、所定の画素行に対応する第1の画素電極E(i、j、g)の配置位置に対して、前段側の画素行に対応する第2の画素電極E(i、j−1、r)の配置位置とは異なる側に形成された走査信号線に接続されている構成について説明したが、図11や図12に示すように、所定の画素行に対応する第1の画素電極E(i、j、g)とその前段側の画素行に対応する第2の画素電極E(i、j−1、r)との電気的な接続を制御するための第2の薄膜トランジスタT(i、j−1、r)を、所定の画素行に対応する第1の画素電極E(i、j、g)の配置位置とその前段側の画素行に対応する第2の画素電極E(i、j−1、r)の配置位置との間に形成された走査信号線に接続する構成としてもよい。そして、このような画素構成の表示装置においても、上述の実施形態と同様な駆動動作により映像信号に基づいた表示すべき適正な映像表示を行うことができる。