JP2005292804A - 制御装置及び画像表示装置 - Google Patents
制御装置及び画像表示装置 Download PDFInfo
- Publication number
- JP2005292804A JP2005292804A JP2005055663A JP2005055663A JP2005292804A JP 2005292804 A JP2005292804 A JP 2005292804A JP 2005055663 A JP2005055663 A JP 2005055663A JP 2005055663 A JP2005055663 A JP 2005055663A JP 2005292804 A JP2005292804 A JP 2005292804A
- Authority
- JP
- Japan
- Prior art keywords
- gradation
- amplitude
- signal
- range
- value
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 239000011159 matrix material Substances 0.000 claims description 3
- 230000004044 response Effects 0.000 claims description 3
- 230000001186 cumulative effect Effects 0.000 abstract description 19
- 238000012937 correction Methods 0.000 description 19
- 238000012545 processing Methods 0.000 description 17
- 238000000034 method Methods 0.000 description 14
- 238000010586 diagram Methods 0.000 description 10
- 230000015654 memory Effects 0.000 description 9
- 238000001514 detection method Methods 0.000 description 4
- 230000003247 decreasing effect Effects 0.000 description 3
- 238000011156 evaluation Methods 0.000 description 3
- 238000006243 chemical reaction Methods 0.000 description 2
- 239000004973 liquid crystal related substance Substances 0.000 description 2
- 238000012935 Averaging Methods 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 206010049155 Visual brightness Diseases 0.000 description 1
- 238000005401 electroluminescence Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/2007—Display of intermediate tones
- G09G3/2077—Display of intermediate tones by a combination of two or more gradation control methods
- G09G3/2081—Display of intermediate tones by a combination of two or more gradation control methods with combination of amplitude modulation and time modulation
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2320/00—Control of display operating conditions
- G09G2320/02—Improving the quality of display appearance
- G09G2320/0271—Adjustment of the gradation levels within the range of the gradation scale, e.g. by redistribution or clipping
- G09G2320/0276—Adjustment of the gradation levels within the range of the gradation scale, e.g. by redistribution or clipping for the purpose of adaptation to the characteristics of a display device, i.e. gamma correction
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2360/00—Aspects of the architecture of display systems
- G09G2360/16—Calculation or use of calculated indices related to luminance levels in display data
Abstract
【課題】入力画像に適応し常に良好なコントラストで表示できる画像表示装置を提供する。
【解決手段】 入力端子11に入力された画像データの上位2ビットをデコーダ1で4ビットの信号SC1〜SC4に変換し、カウンタ2〜5に出力する。カウンタ2〜5では、信号SC1〜SC4をカウントし、累積ヒストグラムSH1〜SH4を生成する。1フレーム分の画像データの累積ヒストグラムデータはゲインがかけられ、電圧設定信号SV1〜SV4となってXドライバ7の電源回路に出力される。SH1〜SH4が大きいほどSV1〜SV4はそれぞれ大きくなる。SV1〜SV4が大きいほど、階調を4つに分割した階調ブロックのそれぞれに属する入力画像データに対して表示パネル9に印加される電圧V1〜V4のそれぞれが大きくなる。
【選択図】 図1
【解決手段】 入力端子11に入力された画像データの上位2ビットをデコーダ1で4ビットの信号SC1〜SC4に変換し、カウンタ2〜5に出力する。カウンタ2〜5では、信号SC1〜SC4をカウントし、累積ヒストグラムSH1〜SH4を生成する。1フレーム分の画像データの累積ヒストグラムデータはゲインがかけられ、電圧設定信号SV1〜SV4となってXドライバ7の電源回路に出力される。SH1〜SH4が大きいほどSV1〜SV4はそれぞれ大きくなる。SV1〜SV4が大きいほど、階調を4つに分割した階調ブロックのそれぞれに属する入力画像データに対して表示パネル9に印加される電圧V1〜V4のそれぞれが大きくなる。
【選択図】 図1
Description
本発明は制御装置及び画像表示装置に関するものである。
従来、入力画像に応じてγテーブルを変更する画像表示装置として、例えば、以下のような技術が提案されている。
特許文献1には、あらかじめ複数のγテーブルを用意しておき、入力画像のヒストグラム分布に応じて複数のγテーブルから一つを選択しγ補正するという手法が開示されている(背景技術1)。この手法によれば、入力画像において度数の多い階調には、コントラストがつくようなγテーブルが選択され、このように選択されたγテーブルに従って入力画像の階調データが変換されて表示される。
また、特許文献2には、入力映像データの明るさの全階調を複数の区分に分割し、各区分に含まれる入力画像データの明るさの頻度を示すヒストグラムを検出し、頻度の高い階調区分の表示データのコントラストを強調し、頻度の低い階調区分のコントラストを抑えるように階調特性を変換し(0060)、変換された階調特性を有する表示データに基づいてカラー画像が表示される液晶表示装置が開示されている(背景技術2)。
上述の技術では、階調データを変換することによって入力信号の階調輝度特性を補正しているが、階調データに応じて変調された表示素子の駆動信号の波形自体を変形することによりガンマ補正を行う方法として、特許文献3には、LEDディスプレイユニットにおいて、階調データに基づいてパルス幅変調を行う第1の輝度変調手段と、パルス幅が小さい領域ではパルス電流値を低くし、パルス幅が大きい領域ではパルス電流値を高くしてガンマ補正を行う第2の輝度変調手段とを備えるLEDディスプレイユニットが開示されている(背景技術3)。
ここでは、階調データに応じてパルス幅を変化させるパルス幅変調の方法が開示されているが、階調データに対する変調方法としては、特許文献4に示すような方法もある。ここでは、選択された行の画素に対して印加される列方向の信号は、その電圧がN+1個の正確に増加するシーケンスVi(N≧2,0≦i≦N)の中から選択され、その列選択時間がS等分のタイムインターバルΔtに細分化される。各列に印加される信号が、(S−j)個のタイムインターバルの間の第1の電圧Viの選択と、j個のタイムインターバルの間の第2の電圧Vi+1(あるいはVi−1)を選択することによって、各階調レベルの表示を行う(背景技術4)。
また、特許文献5には、電子放出素子を有する電子源を用いた画像表示装置が開示されており、電子放出素子を駆動するパルス信号のパルス幅を変調する変調信号発生部と、平均輝度が所定値以上であるか否かに応じて前記パルス信号の電圧を変更する構成が開示されている。
特開平06−178153号公報
特開2001−343957号公報
特開2000−39868号公報
特開平7−181917号公報
特開2003−15582号公報
変調信号の波形を好適に制御できる構成が望まれている。変調信号の波形を好適なものとする技術には、変調信号の発生の基礎となるデジタル信号を補正処理し、補正されたデジタル信号に基づいて変調信号を発生させる構成を採用できるが、補正処理によって、補正処理をしなければ使用し得た階調範囲の一部が失われてしまうという問題が生じることに本願発明者は着目した。
本願発明は、好適にパルス信号を発生できる制御装置を実現することを課題とし、また好適な画像表示を実現できる画像表示装置を実現することを課題とする。
本願にかかわる制御装置の発明の一つは以下のように構成される。すなわち、
変調回路と、
該変調回路において用いる振幅設定用信号及び/もしくは時間幅設定用信号であって、前記変調回路において画像信号の階調値に基づいて出力するパルス信号の振幅及び/もしくは時間幅を設定するのに用いる振幅設定用信号及び/もしくは時間幅設定用信号を、入力された画像信号の特性を示す特性データに基づいて設定する制御回路と、を有しており、
前記変調回路は、出力する前記パルス信号の時間幅と振幅とを前記階調値に対応させて設定するときの基準信号として前記時間幅設定用信号及び/もしくは前記振幅設定用信号を用いる回路である、
制御装置である。
変調回路と、
該変調回路において用いる振幅設定用信号及び/もしくは時間幅設定用信号であって、前記変調回路において画像信号の階調値に基づいて出力するパルス信号の振幅及び/もしくは時間幅を設定するのに用いる振幅設定用信号及び/もしくは時間幅設定用信号を、入力された画像信号の特性を示す特性データに基づいて設定する制御回路と、を有しており、
前記変調回路は、出力する前記パルス信号の時間幅と振幅とを前記階調値に対応させて設定するときの基準信号として前記時間幅設定用信号及び/もしくは前記振幅設定用信号を用いる回路である、
制御装置である。
ここで入力された画像信号の特性を示す特性データとは、一つの画像信号(画像信号はデジタル信号でもアナログ信号でもよい。またデジタル信号である場合の一つの画像信号とは、それが1ビットであることを限定しているのではなく、複数ビット単位で有意な信号であれば、該複数ビットで一つの画像信号を構成するものとなる。)の特性を示すデータである必要はなく、複数の画像信号の集合としての特性を示すデータである構成を好適に採用できる。
例えば時間幅設定用信号を基準信号として用いる構成としては、時間幅を階調値に対応させて設定する構成であって、クロック信号のパルスを階調値に対応する数までカウントして時間幅を設定する場合のクロック信号が前記時間幅設定用信号となる構成を挙げることができる。また振幅設定用信号を基準信号として用いる構成としては、振幅を階調値に対応させて設定する構成において、該設定の際に用いる基準振幅レベル(後述の実施形態における電位V1からV4がこれに相当する)として振幅設定用信号を用いる構成を挙げることができる。
なお、前記画像信号の取りうる階調値の範囲の一部をそれぞれが構成する複数のサブ範囲であって、互いの範囲が完全には重複しない複数のサブ範囲が設定されており、前記特性データは、少なくとも1つの画像を形成するための複数の画像信号それぞれの階調値に基づいて該複数の画像信号を各サブ範囲毎に分けた時の、各サブ範囲毎の前記画像信号の密度を示すデータを有している構成を好適に採用できる。
ここで各サブ範囲の範囲幅は互いに異なるものであってもよい。ただし各サブ範囲の範囲幅が略同一(各サブ範囲の範囲幅が同じかもしくは各サブ範囲の範囲幅の差がわずか(ここで差がわずかとは、所定のサブ範囲の範囲幅をA、他のサブ範囲の範囲幅をBとしたとき、0.95A≦B≦1.05Aであるばあいである))であれば、特性評価の対象となる画像信号群(少なくとも1つの画像を形成するための複数の画像信号)を構成する画像信号が、各サブ範囲に属する度数をここでいう密度を示すデータとしてそのまま用いる
ことができる。各サブ範囲の範囲幅が異なる場合は、例えば各サブ範囲ごとに上記度数を範囲幅で割った値をここでいう密度として用いることができる。
ことができる。各サブ範囲の範囲幅が異なる場合は、例えば各サブ範囲ごとに上記度数を範囲幅で割った値をここでいう密度として用いることができる。
特に有効なのは、前記複数のサブ範囲のうちの一つのサブ範囲である第1のサブ範囲における前記密度が所定の値を有している状態に対応して、前記時間幅設定用信号及び/もしくは前記振幅設定用信号が設定されている状態から、前記第1のサブ範囲における前記密度がより大きい密度になった状態に対応して、別の前記時間幅設定用信号及び/もしくは前記振幅設定用信号に変更される場合に、
階調値を横軸にとり前記変調回路が出力するパルス信号によって駆動された画素が示す明るさを縦軸にとって示される階調対明るさ特性線の、前記第1のサブ範囲における傾きがより大きくなるように変更される構成である。
階調値を横軸にとり前記変調回路が出力するパルス信号によって駆動された画素が示す明るさを縦軸にとって示される階調対明るさ特性線の、前記第1のサブ範囲における傾きがより大きくなるように変更される構成である。
ここで、パルス信号によって駆動された画素、とは、パルス信号によってエネルギーが伝達された結果として形成される画素のことをいう。また画素が示す明るさ、とは具体的には輝度計によって所定時間内の輝度の積分値として計測できるものである。パルス幅変調を行う場合には、適切な所定時間(線順次走査の画像表示装置の場合には、1水平走査期間が適切な所定時間となる)における輝度の積分値が変調されることになるが、視覚的な明るさを変調しているという観点では輝度を変調しているのと同じなので、本願では、特に言及しない限りパルス幅変調でも輝度が変調されるものとして扱う。従って以降では、特に言及していない限り、輝度、が明るさ、を示しているものとする。
なお特に好適な構成としては、
前記変調回路は、
所定の階調範囲である第1の階調範囲において、順次に増やした階調値のそれぞれに対応させて、該第1の階調範囲に対応する最大振幅である第1の振幅を有する部分の時間幅を順次増やした前記パルス信号であって、前記第1の振幅となる部分以外に前記第1の階調範囲よりも低い階調範囲に対応する最大振幅となる部分を有する前記パルス信号をそれぞれ発生させ、
前記第1の階調範囲よりも高階調側の所定の階調範囲である第2の階調範囲において、順次に増やした階調値のそれぞれに対応させて、該第2の階調範囲に対応する最大振幅である第2の振幅を有する部分の時間幅を順次に増やした前記パルス信号であって、前記第2の振幅となる部分以外に前記第1の振幅となる部分を有する前記パルス信号をそれぞれ発生させる回路であり、
前記第1の振幅及び前記第2の振幅の少なくとも一方を前記特性データによって設定された前記振幅設定用信号を基準信号として設定する回路である構成を採用できる。
前記変調回路は、
所定の階調範囲である第1の階調範囲において、順次に増やした階調値のそれぞれに対応させて、該第1の階調範囲に対応する最大振幅である第1の振幅を有する部分の時間幅を順次増やした前記パルス信号であって、前記第1の振幅となる部分以外に前記第1の階調範囲よりも低い階調範囲に対応する最大振幅となる部分を有する前記パルス信号をそれぞれ発生させ、
前記第1の階調範囲よりも高階調側の所定の階調範囲である第2の階調範囲において、順次に増やした階調値のそれぞれに対応させて、該第2の階調範囲に対応する最大振幅である第2の振幅を有する部分の時間幅を順次に増やした前記パルス信号であって、前記第2の振幅となる部分以外に前記第1の振幅となる部分を有する前記パルス信号をそれぞれ発生させる回路であり、
前記第1の振幅及び前記第2の振幅の少なくとも一方を前記特性データによって設定された前記振幅設定用信号を基準信号として設定する回路である構成を採用できる。
更に、この構成において、前記第1の階調範囲は前記複数のサブ範囲のうちの一つのサブ範囲に対応する階調範囲であり、前記第2の階調範囲は他の一つのサブ範囲に対応する階調範囲である構成を好適に採用できる。
ここで第1の階調範囲が一つのサブ範囲に対応する、とは第1の階調範囲と該一つのサブ範囲とがほぼ同一(第1の階調範囲の下限値と該一つのサブ範囲の下限値との差を第1の階調範囲の範囲幅で割った値が0.1以下であり、第1の階調範囲の上限値と該一つのサブ範囲の上限値との差を第1の階調範囲の範囲幅で割った値が0.1以下であればほぼ同一とする)であることをいう。また第2の階調範囲が他の一つのサブ範囲に対応する、とは第2の階調範囲と該他の一つのサブ範囲とがほぼ同一(ほぼ同一の範囲については同上)であることをいう。なお第1の階調範囲、第2の階調範囲に限らず、更に他の階調範囲として第n(ここでnは2以上、階調値がとり得る値以下の整数である)の階調範囲まで設定することができる。ただし制御の容易性の観点からは、第1の階調範囲を最低の階調範囲とし、第2、第3、第4の階調範囲までの4つの階調範囲を設定するのが好適であ
る。
る。
また最初に説明した発明において、前記入力された画像信号によって形成される画像の明るさに対応するデータを前記特性データとする構成を好適に採用できる。画像の明るさに対応するデータとしては、画像全体の明るさの平均値を示すデータを用いることができる。画像全体の明るさの平均値を示すデータとしては、画像を構成するための複数の画像信号の階調値の平均を取ったものや、総和をとったものを用いることができる。
ここで、前記特性データが第1の値を有する第1の状態に対応して設定された前記時間幅設定用信号及び/もしくは振幅設定用信号に対して、
前記特性データが前記第1の値とは異なる第2の値であって、前記特性データが前記第1の値となる画像よりも平均的な明るさが暗い画像に対応した値になった状態に対応して設定される前記時間幅設定用信号及び/もしくは振幅設定用信号は、
前記画像信号の取りうる階調値の範囲における中間値よりも低い階調領域の少なくとも一部において、階調値を横軸にとり前記変調回路が出力するパルス信号によって駆動された画素が示す明るさを縦軸にとって示される階調対明るさ特性線の傾きを前記第1の状態よりも大きくする値に設定される構成を採用できる。なお、画像信号の取りうる階調値の範囲における中間値とは、画像信号の取りうる階調値の範囲のうちの下限値と上限値の相加平均を取った値である。
前記特性データが前記第1の値とは異なる第2の値であって、前記特性データが前記第1の値となる画像よりも平均的な明るさが暗い画像に対応した値になった状態に対応して設定される前記時間幅設定用信号及び/もしくは振幅設定用信号は、
前記画像信号の取りうる階調値の範囲における中間値よりも低い階調領域の少なくとも一部において、階調値を横軸にとり前記変調回路が出力するパルス信号によって駆動された画素が示す明るさを縦軸にとって示される階調対明るさ特性線の傾きを前記第1の状態よりも大きくする値に設定される構成を採用できる。なお、画像信号の取りうる階調値の範囲における中間値とは、画像信号の取りうる階調値の範囲のうちの下限値と上限値の相加平均を取った値である。
また前記特性データが第1の値を有する第1の状態に対応して設定された前記時間幅設定用信号及び/もしくは振幅設定用信号に対して、
前記特性データが前記第1の値とは異なる第2の値であって、前記特性データが前記第1の値となる画像よりも平均的な明るさが明るい画像に対応した値になった状態に対応して設定される前記時間幅設定用信号及び/もしくは振幅設定用信号は、
前記画像信号の取りうる階調値の範囲における中間値よりも高い階調領域の少なくとも一部において、階調値を横軸にとり前記変調回路が出力するパルス信号によって駆動された画素が示す明るさを縦軸にとって示される階調対明るさ特性線の傾きを前記第1の状態よりも大きくする値に設定される構成を好適に採用することができる。
前記特性データが前記第1の値とは異なる第2の値であって、前記特性データが前記第1の値となる画像よりも平均的な明るさが明るい画像に対応した値になった状態に対応して設定される前記時間幅設定用信号及び/もしくは振幅設定用信号は、
前記画像信号の取りうる階調値の範囲における中間値よりも高い階調領域の少なくとも一部において、階調値を横軸にとり前記変調回路が出力するパルス信号によって駆動された画素が示す明るさを縦軸にとって示される階調対明るさ特性線の傾きを前記第1の状態よりも大きくする値に設定される構成を好適に採用することができる。
また本願は、前記制御装置と、前記制御装置の前記変調回路が出力する前記パルス信号が印加される表示素子を有する表示器と、を有する画像表示装置の発明を含んでいる。
特に、前記表示器は、複数の走査配線と、複数の変調配線と、該複数の走査配線と複数の変調配線によってマトリックス接続される複数の前記表示素子を有しており、
前記変調回路は、一つの変調配線に共通に接続され、且つそれぞれ異なる走査配線に接続される複数の前記表示素子に対して、各表示素子に対応する画像信号の階調値に対応させて設定した前記パルス信号を、前記複数の走査配線が順次選択されるのに同期させて、前記一つの変調配線を介して順次出力する回路である構成を好適に採用できる。
前記変調回路は、一つの変調配線に共通に接続され、且つそれぞれ異なる走査配線に接続される複数の前記表示素子に対して、各表示素子に対応する画像信号の階調値に対応させて設定した前記パルス信号を、前記複数の走査配線が順次選択されるのに同期させて、前記一つの変調配線を介して順次出力する回路である構成を好適に採用できる。
また更に、前記変調回路は、前記複数の変調配線のそれぞれを介して、前記複数の変調配線にそれぞれ接続され、かつ選択されている走査配線に接続されている複数の前記表示素子のそれぞれに対して、各表示素子に対応する画像信号の階調値に対応させて設定した前記パルス信号を出力する回路である構成を特に好適に採用できる。
本願に係わる発明によれば、好適なパルス信号を実現することができる。
<実施形態1>パルス幅変調優先型多値PWM
本発明の第1実施形態に係る画像表示装置の回路ブロック図を図1に示す。図において、11は入力信号端子、1はデコーダ、2〜5はカウンタ、6は電圧設定部、7はXドライバ、8はYドライバ、9は表示パネルである。ここで、デコーダ1及びカウンタ2〜5によって明るさ評価回路が構成され、電圧設定部6によって入出力変換特性偏向回路が構成される。また、電圧設定部6及びXドライバによって駆動回路が構成され、表示パネル9によって表示部が構成される。
本発明の第1実施形態に係る画像表示装置の回路ブロック図を図1に示す。図において、11は入力信号端子、1はデコーダ、2〜5はカウンタ、6は電圧設定部、7はXドライバ、8はYドライバ、9は表示パネルである。ここで、デコーダ1及びカウンタ2〜5によって明るさ評価回路が構成され、電圧設定部6によって入出力変換特性偏向回路が構成される。また、電圧設定部6及びXドライバによって駆動回路が構成され、表示パネル9によって表示部が構成される。
表示パネル9には複数の発光素子がマトリクス状に配列され、線順次駆動により駆動される。表示素子である発光素子としては、電子放出素子によるもの(電子放出素子と蛍光体との組合せ)、特には電子放出素子として冷陰極素子を用いたもの、あるいは、エレクトロルミネッセンス素子、プラズマ表示素子、液晶素子等を用いることができる。
図2は図1のXドライバ7の一例を示した図である。図中で20はシフトレジスタ、21はPWM回路、22は出力段回路、23は電源回路である。ここでPWM回路21と出力
段回路22が変調回路を構成する。またデコーダ1、カウンタ2から5、電圧設定回路6、電源回路23が制御回路を構成する。
段回路22が変調回路を構成する。またデコーダ1、カウンタ2から5、電圧設定回路6、電源回路23が制御回路を構成する。
入力された画像データS0はシフトレジスタ20に入力され、シリアル−パラレル変換される。シフトレジスタ20では、一行分の画像データをシリアル−パラレル変換し、PWM回路21に出力する。
PWM回路21にはラッチ回路があり、シフトレジスタから出力された一行分の画像データを一水平同期期間(以下1Hと呼ぶ)保持する。PWM回路21では、一行分のデータをパルス幅変調信号(以下PWM信号と呼ぶ)に変換する。
本実施形態では、パルス幅変調優先型多値PWMを想定している。パルス幅変調優先型多値PWMの説明図を図3に示す。図3では、画像データが0〜255の8ビットデータであった場合、表示パネルの一発光素子に印加される電圧波形を示している。図の横軸は時間を、縦軸は発光素子に印加する電圧をあらわしている。
図3(a)に示すように、本実施形態では変調回路から発光素子に印加される電位は4値(V1、V2、V3、V4)あることを想定している。変調回路から印加される電位と走査回路であるYドライバ8から印加される選択信号の電位との電位差が、変調配線と走
査配線とを介して各素子に駆動電圧として印加される。なおここでは選択信号の電位が0ボルトである構成を採用している。図3(a)は画像データが255であった場合の電圧波形である。図に示すように、画像データが255の場合は、63スロットまでは電圧V4が発光素子に印加され、64スロット目のみ電圧V3が印加される。
査配線とを介して各素子に駆動電圧として印加される。なおここでは選択信号の電位が0ボルトである構成を採用している。図3(a)は画像データが255であった場合の電圧波形である。図に示すように、画像データが255の場合は、63スロットまでは電圧V4が発光素子に印加され、64スロット目のみ電圧V3が印加される。
画像データが63であった場合の電圧波形を図3(b)に示す。このように、画像データが0〜64の間であれば、電圧はV1で固定となり画像データに応じてパルス幅変調される。
画像データが66であった場合の電圧波形を図3(c)に示す。図に示すように画像データが66の場合は、2スロットまでは電圧V2が発光素子に印加され、その後3スロット目からはV1が印加される。
このように本実施形態のパルス幅優先型多値PWMは、階調を0〜64、65〜128、129〜192、193〜255の4ブロック(4つのサブ範囲)に分割し、各階調ブロックは発光素子に印加する最大電圧が異なり、また各階調ブロック内ではパルス幅変調する(各階調ブロック内では最大電圧の部分が階調値の増加に伴って順次長くなる)電圧
波形となっている。
波形となっている。
本実施形態では4値のパルス幅変調優先型多値PWMを想定しており、PWM回路21の出力は各電位値V1〜V4に対するPWM信号である。従って、PWM回路21の一つの出力端子からは、V1〜V4それぞれに対応する4つのPWM信号が出力されることになる。ここで、電位V1〜V4がそれぞれ振幅設定用信号に相当する。
PWM回路21から出力されるPWM信号は出力段回路22に入力される。出力段回路22では、V1〜V4の各電位値に対応するPWM信号により指定された期間、各電位を表示パネルの変調配線に出力する。
電源回路23はV1〜V4に対応するの4つの電源部を持ち、V1〜V4の電位をパルス信号の振幅を設定するための基準信号として出力段回路22に供給している。電源回路23には電位設定信号SVが入力されており、電位設定値SVにより4つの電源部からの出力値に対するゲインをコントロールし、出力電位であるV1からV4を調整している。電位設定信号SVの詳細は後述する。
図3の電圧波形により発光素子を駆動したときの階調輝度特性を図4に示す。図4の横軸は階調、つまり画像データを、縦軸は輝度(明るさ)を表している。パルス幅変調優先型多値PWMの場合、図に示すように階調が4ブロックに分かれ、各ブロックで直線的に輝度が変化するような特性となる。ここでは、各階調ブロックを図のようにA、B、C、Dとする。Aブロックは階調0〜64のブロックで、このデータが入力されると電圧V1で発光素子を駆動する。Bブロックは階調65〜128のブロックで、このデータが入力されると電圧V2あるいはV1で発光素子を駆動する。Cブロックは階調129〜192のブロックで、このデータが入力されると電圧V3あるいはV2で発光素子を駆動する。Dブロックは階調193〜255のブロックで、このデータが入力されると電圧V4あるいはV3で発光素子を駆動する。
A、B、C、Dの各階調ブロック内では単純なパルス幅変調と等価であるため、階調輝度特性は直線となる。従って、0〜255の全階調の特性は図4に示すように折れ線状になる。
また、図3ではV1−0=V2−V1=V3−V2=V4−V3、ここで黒レベルは0ボルトである、と設定した場合を示しており(電圧等分割)、このとき図4に示すように標準的なγ特性(例えばγ=2.2)の近似折れ線が得られるものとする。仮に、V1のみを大きくすると、階調ブロックAの階調輝度特性の傾きが大きくなり、逆にV1のみ小さくすると階調ブロックAの傾きが小さくなる。このように、本実施形態では、電圧V1〜V4を制御することで、各階調ブロックの階調輝度特性の傾きを変えることができる。
次に図1を用いて本実施形態のγ補正法について説明する。
入力端子11に入力された画像データはAD変換された8ビットのデータであるとする。この8ビットの画像データは上位2ビットがデコーダ1に入力される。デコーダ1では、00、01、10、11の2ビットデータを4ビットの信号SC1〜SC4に変換し、カウンタ2、3、4、5に出力する。
図5はデコーダ1の入出力を示したものである。デコーダ1の入力は、00、01、10、11の2ビットデータであり、出力は、SC1、SC2、SC3、SC4の4ビットデータである。SC1はカウンタ2に、SC2はカウンタ3に、SC3はカウンタ4に、SC4はカウンタ5にそれぞれ入力される。
カウンタ2、3、4、5では、デコーダ1により出力された4ビットの信号SC1〜SC4をカウントし、累積ヒストグラムSH1〜SH4を生成する。つまり、カウンタ2は画像データ0〜63の度数をカウントし、カウンタ3は画像データ0〜127の度数をカウントし、カウンタ4は画像データ0〜191の度数をカウントし、カウンタ5は画像データ0〜255の度数をカウントする。
図6は電圧設定部6の詳細図である。カウンタ2〜4によりカウントされた累積ヒストグラムデータSH1〜SH4は、メモリ50〜53に随時更新しながら格納される。1フレーム分の画像データの累積ヒストグラムカウントが終了した時点で、メモリ50〜53には制御信号Syncが入力され、メモリされているデータを出力するとともにメモリは0にリセットされる。これにより、メモリ50〜53は1フレーム分の累積ヒストグラムデータを出力する。これが1フレーム分の画像信号に対応する特性データを構成する。なお、この特性データは1フレーム分の画像信号によって求める構成に限るものではなく、例えばフィールド単位で画像が形成される場合には1フィールド分の画像信号に基づいて求めてもよく、また数フィールド分もしくは数フレーム分の画像信号に基づいて求めてもよい。
ここで、メモリ53の出力は画像データ0〜255の累積ヒストグラムであり、これは画像データの全画素数と一致する。
本実施形態では、説明のためカウンタ5により0〜255の累積ヒストグラムをカウントする構成を示したが、実際には0〜255の累積ヒストグラムを1フレーム分カウントすると全画素数と一致するため、カウンタ5、メモリ53はなくてもよい。
メモリ50〜53から出力された累積ヒストグラムデータはゲインがかけられ、電圧設定信号SV1、SV2、SV3、SV4となって電源回路に出力される。従って累積ヒストグラムSH1〜SH4と電圧設定信号SV1〜SV4の関係は、SH1が大きいほどSV1は大きくなり、SH2が大きいほどSV2は大きくなり、SH3が大きいほどSV3は大きくなり、SH4が大きいほどSV4が大きくなる。このとき、明るさ調整やコントラスト調整等の情報を加味してゲイン設定を行う方法としても良い。
電圧設定信号SV1、SV2、SV3、SV4はそれぞれ、電源回路においてV1、V2、V3、V4の電位値を制御する。このとき、SV1が大きいほどV1を大きく、SV2が大きいほどV2を大きく、SV3が大きいほどV3を大きく、SV4が大きいほどV4を大きくなるように各電位が制御される。
本実施形態の表示法によれば、V1が大きくなると図4の階調ブロックAの階調輝度特性の傾きが大きくなり、V2が大きくなると階調ブロックBの傾きが大きくなり、V3が大きくなると階調ブロックCの傾きが大きくなり、V4が大きくなると階調ブロックDの傾きが大きくなる。
本実施形態では、電圧設定信号SV1〜SV4を電位V1〜V4の値を制御する信号として用いたが、別の構成としては、電圧設定信号SV1〜SV4をDA変換し、このDA変換された信号をそのままV1〜V4電位として使用するようにしてもよい。すなわち、変調回路が出力するパルス信号の振幅を設定する際の基準信号となる振幅設定用信号であるV1からV4のそれぞれが、特性データに応じて設定できる種々の構成を採用できる。
次にγ補正の処理過程を図7、8を用いて説明する。
図7は暗い画像が入力されたときの処理例である。図7(a)は入力画像を示している。図7(b)において、破線は入力画像である図7(a)のヒストグラムを、棒グラフはその累積ヒストグラムを表している。累積ヒストグラムは図6のメモリ50〜53の出力である。
電圧設定部6において累積ヒストグラムデータは電圧設定信号SV1〜SV4に変換される。この電圧設定信号により電源回路は電位V1〜V4を指示された値に設定する。
例えば図7(a)のように暗い画像が入力された場合、ヒストグラムは図7(b)の破線のようになり、累積ヒストグラムは図7(b)の棒グラフのようになる。つまり、暗い階調ほど累積ヒストグラムの増加量が大きいことになる。このような場合、発光素子に印加する電圧波形は図7(c)のように、V1−0、V2−V1が図3(a)より大きく、V3−V2、V4−V3が図3(a)より小さい波形となる。
このような電圧波形で発光素子を駆動した場合、発光素子の階調輝度特性は図7(d)のようになる。つまり、暗い階調ほどコントラストをつけるような特性となる。図7(d)の破線は標準の状態の(例えばγ=2.2となる)階調輝度特性である。
図8は明るい画像が入力されたときの処理例である。図8(a)は入力画像を示している。図7同様、図8(b)において破線はヒストグラムを、棒グラフは累積ヒストグラムを表している。
図8(a)のように明るい画像が入力された場合、ヒストグラムは図8(b)の破線のようになり、累積ヒストグラムは図8(b)の棒グラフのようになる。つまり、明るい階調ほど累積ヒストグラムの増加量が大きいことになる。このような場合、発光素子に印加する電圧波形は図8(c)のように、V1−0、V2−V1が図3(a)より小さく、V3−V2、V4−V3が図3(a)より大きい波形となる。
このような電圧波形で発光素子を駆動した場合、発光素子の階調輝度特性は図8(d)のようになる。つまり、明るい階調ほどコントラストをつけるような特性となる。
このように、累積ヒストグラムの増加量が大きい階調ブロックにコントラストをつけることにより、入力画像に適応し常に良好なコントラストで表示することが可能である。
以上のように本発明を適用すれば、γ補正の際γテーブルを用いる必要がなく回路量を小さく抑えることができる。また、電圧というアナログ手法によりγ補正するため階調つぶれも発生しない。最大振幅がV1となるパルス信号に対応する階調範囲と、最大振幅がV2になるパルス信号に対応する階調範囲と、最大振幅がV3となるパルス信号に対応する階調範囲と、最大振幅がV4になるパルス信号に対応する階調範囲と、がそれぞれ、ヒストグラムをカウントするサブ範囲と一致する構成を特に好適な例としてここでは示した。この階調範囲とサブ範囲とは必ずしも一致させる必要はないが、その場合は別途デジタル信号処理を行うなどによって各階調範囲間での表示状態の不連続性を少なくするようにするとよい。その場合であっても、本願発明を採用しない場合と比べてデジタル信号処理による階調の減少を抑制することができる。
<実施形態2>パルス幅変調優先型多値PWM
本発明の第2実施形態に係る画像表示装置の回路ブロック図を図9に示す。図1と同じ符号は同じものを表している。100はAPL検出部、101は電圧設定部である。ここで、APL検出部100によって画像の明るさを評価する明るさ評価回路が構成される。
本発明の第2実施形態に係る画像表示装置の回路ブロック図を図9に示す。図1と同じ符号は同じものを表している。100はAPL検出部、101は電圧設定部である。ここで、APL検出部100によって画像の明るさを評価する明るさ評価回路が構成される。
APL検出部100は画像データ1フレーム分のAPL(平均画像レベル :Average Picture Level)を検出する。検出されたAPLは電圧設定部101に入力される。
電圧設定部101には不図示のROMがあり、このROMはAPLをアドレスとして、電圧設定値SV1、SV2、SV3、SV4を出力する。Xドライバ7内の電源回路は、電圧設定値SV1〜SV4により設定された電位V1〜V4を出力し、この電位を用いて発光素子を駆動する。ここで、V1〜V4が振幅設定用信号に相当する。
次に、γ補正の処理例を図10、図11を用いて説明する。
図10は暗い画像が入力された場合のγ補正処理例である。図10(a)のように暗い画像の場合APLは低い値となる。電圧設定部101では、入力されたAPLをアドレスとして4つの電圧設定値SV1〜SV4を出力する。Xドライバ7内の電源回路では、電圧設定値SV1〜SV4によりV1〜V4を設定する。
図10(a)のように暗い画像の場合、発光素子に印加する電圧波形は図10(b)のように、V1−0、V2−V1が図3(a)より大きく、V3−V2、V4−V3が図3(a)より小さい波形となる。その結果、発光素子の階調輝度特性は図10(c)に示すようになる。すなわち、中間値近傍(階調値128)よりも低い階調領域において、特性線の傾きがおおきくなって、暗い階調ほどコントラストをつけるような特性となる。
図11は明るい画像が入力された場合のγ補正処理例である。図11(a)のように明るい画像の場合APLは高い値となる。
このように明るい画像の場合、発光素子に印加する電圧波形は図11(b)のように、V1−0、V2−V1が図3(a)より小さく、V3−V2、V4−V3が図3(a)より大きい波形となる。その結果、発光素子の階調輝度特性は図11(c)のようになる。すなわち中間値近傍よりも高い階調領域において、特性線の傾きが大きくなるように変更され、明るい階調ほどコントラストをつけるような特性となる。
このように、入力画像に適応し常に良好なコントラストで表示することが可能である。
以上のように本発明によれば、γ補正の際γテーブルを用いる必要がなく回路量を小さく抑えることができる。また、電圧というアナログ手法によりγ補正するため階調つぶれも発生しない。
<実施形態3>電圧変調優先型多値PWM
本発明の第3実施形態に係る画像表示装置の回路ブロック図を図12に示す。図12において、図1と同じ符号のブロックは同じものを表している。110はPWMクロック設定部である。ここで、PWMクロック設定部110によって入出力変換特性変更回路が構成され、PWMクロック設定部110及びXドライバ7によって駆動回路が構成される。
本発明の第3実施形態に係る画像表示装置の回路ブロック図を図12に示す。図12において、図1と同じ符号のブロックは同じものを表している。110はPWMクロック設定部である。ここで、PWMクロック設定部110によって入出力変換特性変更回路が構成され、PWMクロック設定部110及びXドライバ7によって駆動回路が構成される。
図13は本実施形態の駆動法により8ビット画像データを表示する際の電圧波形を示している。本実施形態では図に示すような電圧(振幅)変調優先型多値PWMを想定している。本実施形態では1Hを4スロットに分割し、最初のスロットをパルス幅p1で、2番目のスロットをパルス幅p2で、3番目のスロットをパルス幅p3で、最後のスロットをパルス幅p4で駆動する。各スロット(階調ブロック)内では、電圧(振幅)変調により階調表現を行っている。このように駆動することにより、発光素子は図4のような標準的
な(例えばγ=2.2であるような)階調輝度特性を示す。
な(例えばγ=2.2であるような)階調輝度特性を示す。
次に図12を用いて、本実施形態の動作を説明する。入力端子11に入力された画像データはAD変換された8ビットのデータであるとする。8ビットの画像データは上位2ビットがデコーダ1に入力される。デコーダ1では、00、01、10、11の2ビットデータを4ビットの信号SC1〜SC4に変換し、カウンタ2、3、4、5に出力する。
図14はデコーダ1の入出力を示したものである。デコーダ1の入力は、00、01、10、11の2ビットデータであり、出力は、SC1、SC2、SC3、SC4の4ビットデータである。SC1はカウンタ2に、SC2はカウンタ3に、SC3はカウンタ4に、SC4はカウンタ5にそれぞれ入力される。
カウンタ2、3、4、5はデコーダ1の出力をカウントし、ヒストグラムSH1〜SH4を生成する。
カウントされたヒストグラムSH1〜SH4はPWMクロック設定部110に入力される。PWMクロック設定部110はヒストグラムSH1〜SH4により、パルス幅p1〜p4を制御するためのPWMクロック設定信号SPをXドライバ7に出力する。ここで、パルス幅p1〜p4を設定するための信号が、パルス信号の時間幅を設定するための基準信号となる時間幅設定用信号に相当する。
このとき、PWMクロック設定部110はSH1が大きいほどp1を長く、SH2が大きいほどp2を長く、SH3が大きいほどp3を長く、SH4が大きいほどp4を長く設定するようなPWMクロック設定信号SPを生成する。
Xドライバ7内にはPWM回路があり、PWMクロック設定信号SPによりパルス幅p1〜p4を設定する。Xドライバ7は設定されたパルス幅p1〜p4に基づいて駆動電圧波形を生成し発光素子を駆動する。
次にγ補正の処理例を図15、16を用いて説明する。
図15は暗い画像が入力された場合の処理例である。図15(a)は入力画像である。デコーダ1、カウンタ2〜5により図15(a)のヒストグラムSH1〜SH4がカウントされる。図15(b)は図15(a)のヒストグラムである。
カウントされたヒストグラムデータSH1〜SH4はPWMクロック設定信号SPに変換される。Xドライバ内ではPWMクロック設定信号SPに基づいてパルス幅p1〜p4が設定される。
図15(a)の画像が入力されたときの発光素子に印加される電圧波形は図15(c)のようになる。図15(c)に示すように、図13と比べパルス幅p1、p2が長く、p3、p4が短い電圧波形となる。その結果、発光素子の階調輝度特性は図15(d)に示すようになる。つまり、暗い階調ほどコントラストをつけるような特性となる。
図16は明るい画像が入力された場合の処理例である。図16(a)は入力画像、図16(b)はそのヒストグラムである。PWMクロック設定部110は、入力されたヒストグラムデータSH1〜SH4よりPWMクロック設定信号SPをXドライバ7に出力する。Xドライバ7では、PWMクロック設定信号SPによりパルス幅p1〜p4が設定される。
図16(a)の画像が入力されたときの発光素子に印加される電圧波形は図16(c)のようになる。図16(c)に示すように、図13と比べパルス幅p1、p2が短く、p3、p4が長い電圧波形となる。その結果、発光素子の階調輝度特性は図16(d)に示すようになる。つまり、明るい階調ほどコントラストをつけるような特性となる。
このように、ヒストグラムの大きい階調ブロックにコントラストをつけることにより、入力画像に適応し常に良好なコントラストで表示することが可能である。
以上のように本発明を適用すれば、γ補正の際γテーブルを用いる必要がなく回路量を小さく抑えることができる。また、デジタルデータの変換を行わないためγ補正による階調つぶれも発生しない。
<参考形態>PWM
参考形態として、電圧固定のPWMで駆動した場合のγ補正を説明する。本参考形態の回路ブロック図は実施形態3同様図12である。
参考形態として、電圧固定のPWMで駆動した場合のγ補正を説明する。本参考形態の回路ブロック図は実施形態3同様図12である。
図17は本参考形態の駆動電圧波形である。本参考形態は階調を0〜63、64〜127、128〜191、192〜255の4つのブロックに分割し、各階調ブロックでパルス幅が異なるような電圧波形を有する。階調0〜63の1スロットのパルス幅をp1、階調64〜127の1スロットのパルス幅をp2、階調128〜191の1スロットのパルス幅をp3、階調192〜255の1スロットのパルス幅をp4とする。
ここで、標準的な状態ではp1〜p4は図17に示すようになっており、このとき発光素子の階調輝度特性は図3のような標準的な特性(例えばγ=2.2)となる。
次に、図12を用いて本参考形態の動作を説明する。
実施形態3と同様に、画像データの上位2ビットによりヒストグラムをとりSH1〜SH4がPWMクロック設定部110に入力される。PWMクロック設定部110はヒストグラムSH1〜SH4によりパルス幅p1〜p4を制御するためのPWMクロック設定信号SPをXドライバ7に出力する。ここで、パルス幅p1〜p4が駆動信号波形パラメータに相当する。
このとき、PWMクロック設定部110はSH1が大きいほどp1を長く、SH2が大きいほどp2を長く、SH3が大きいほどp3を長く、SH4が大きいほどp4を長く設定するようなPWMクロック設定信号SPを生成する。
Xドライバ7内には不図示のPWM回路があり、PWMクロック設定信号SPによりパルス幅p1〜p4を設定する。Xドライバ7は設定されたパルス幅p1〜p4に基づいて駆動電圧波形を生成し発光素子を駆動する。
このように駆動することで実施形態3同様、ヒストグラムの大きい階調ブロックにコントラストをつけることにより、入力画像に適応し常に良好なコントラストで表示することが可能である。しかしながら、充分な階調数をこの構成で得るためには、充分に早いパルス幅変調用のクロック信号を実現する必要がある。
<実施形態4>パルス幅変調優先型多値PWM(並置型)
本発明の第4実施形態として、図18に示す電圧波形により発光素子を駆動する例を説明する。
本発明の第4実施形態として、図18に示す電圧波形により発光素子を駆動する例を説明する。
本実施形態では、階調を0〜63、64〜127、128〜191、192〜255の4つのブロックに分割し、各階調ブロックで電圧が異なるような電圧波形を有する。また、各階調ブロックにおいて、1スロットのパルス幅は均一であるとする。図18は、V1−0=V2−V1=V3−V2=V4−V3と設定した場合を示しており(電圧等分割)、このとき図4に示すように標準的なγ特性(例えばγ=2.2)の近似折れ線が得られるものとする。
本実施形態の駆動ブロック図は図1である。実施形態1では、デコーダ1とカウンタ2〜5により累積ヒストグラムをカウントしたが、本実施形態ではヒストグラムをカウントする。この場合、デコーダ1の入出力は図14のようになる。
カウントされたヒストグラムは電圧設定部6で電圧設定信号SVに変換され、Xドライバ7内で電位値V1〜V4を設定し駆動波形を作る。このとき、ヒストグラムSH1が大きいときはV1が大きく、SH2が大きいときはV2が大きく、SH3が大きいときはV3が大きく、SH4が大きいときはV4が大きくなるように電位値V1〜V4が設定される。ここで、電位値V1〜V4が駆動信号波形パラメータに相当する。
このように駆動することで、ヒストグラムの大きい階調ブロックにコントラストをつけることにより、入力画像に適応し常に良好なコントラストで表示することが可能である。
以上のように本発明を適用すれば、γ補正の際γテーブルを用いる必要がなく回路量を小さく抑えることができる。また、デジタルデータの変換を行わないためγ補正による階調つぶれも発生しない。
1 デコーダ
2、3、4、5カウンタ
6 電圧設定部
7 Xドライバ
8 Yドライバ
9 表示パネル
11 入力端子
20 シフトレジスタ
21 PWM回路
22 出力段回路
23 電源回路
50、51、52、53 メモリ
100 APL検出部
101 電圧設定部
110 PWMクロック設定部
2、3、4、5カウンタ
6 電圧設定部
7 Xドライバ
8 Yドライバ
9 表示パネル
11 入力端子
20 シフトレジスタ
21 PWM回路
22 出力段回路
23 電源回路
50、51、52、53 メモリ
100 APL検出部
101 電圧設定部
110 PWMクロック設定部
Claims (11)
- 変調回路と、
該変調回路において用いる振幅設定用信号及び/もしくは時間幅設定用信号であって、前記変調回路において画像信号の階調値に基づいて出力するパルス信号の振幅及び/もしくは時間幅を設定するのに用いる振幅設定用信号及び/もしくは時間幅設定用信号を、入力された画像信号の特性を示す特性データに基づいて設定する制御回路と、を有しており、
前記変調回路は、出力する前記パルス信号の時間幅と振幅とを前記階調値に対応させて設定するときの基準信号として前記時間幅設定用信号及び/もしくは前記振幅設定用信号を用いる回路である、
制御装置。 - 前記画像信号の取りうる階調値の範囲の一部をそれぞれが構成する複数のサブ範囲であって、互いの範囲が完全には重複しない複数のサブ範囲が設定されており、
前記特性データは、
少なくとも1つの画像を形成するための複数の画像信号それぞれの階調値に基づいて該複数の画像信号を各サブ範囲毎に分けた時の、各サブ範囲毎の前記画像信号の密度を示すデータを有している請求項1に記載の制御装置。 - 前記複数のサブ範囲のうちの一つのサブ範囲である第1のサブ範囲における前記密度が所定の値を有している状態に対応して、前記時間幅設定用信号及び/もしくは前記振幅設定用信号が設定されている状態から、前記第1のサブ範囲における前記密度がより大きい密度になった状態に対応して、別の前記時間幅設定用信号及び/もしくは前記振幅設定用信号に変更される場合に、
階調値を横軸にとり前記変調回路が出力するパルス信号によって駆動された画素が示す明るさを縦軸にとって示される階調対明るさ特性線の、前記第1のサブ範囲における傾きがより大きくなるように変更される請求項2に記載の制御装置。 - 前記変調回路は、
所定の階調範囲である第1の階調範囲において、順次に増やした階調値のそれぞれに対応させて、該第1の階調範囲に対応する最大振幅である第1の振幅を有する部分の時間幅を順次増やした前記パルス信号であって、前記第1の振幅となる部分以外に前記第1の階調範囲よりも低い階調範囲に対応する最大振幅となる部分を有する前記パルス信号をそれぞれ発生させ、
前記第1の階調範囲よりも高階調側の所定の階調範囲である第2の階調範囲において、順次に増やした階調値のそれぞれに対応させて、該第2の階調範囲に対応する最大振幅である第2の振幅を有する部分の時間幅を順次に増やした前記パルス信号であって、前記第2の振幅となる部分以外に前記第1の振幅となる部分を有する前記パルス信号をそれぞれ発生させる回路であり、
前記第1の振幅及び前記第2の振幅の少なくとも一方を前記特性データによって設定された前記振幅設定用信号を基準信号として設定する回路である請求項1乃至3のいずれかに記載の制御装置。 - 前記変調回路は、
所定の階調範囲である第1の階調範囲において、順次に増やした階調値のそれぞれに対応させて、該第1の階調範囲に対応する最大振幅である第1の振幅を有する部分の時間幅を順次増やした前記パルス信号であって、前記第1の振幅となる部分以外に前記第1の階調範囲よりも低い階調範囲に対応する最大振幅となる部分を有する前記パルス信号をそれぞれ発生させ、
前記第1の階調範囲よりも高階調側の所定の階調範囲である第2の階調範囲において、順次に増やした階調値のそれぞれに対応させて、該第2の階調範囲に対応する最大振幅である第2の振幅を有する部分の時間幅を順次に増やした前記パルス信号であって、前記第2の振幅となる部分以外に前記第1の振幅となる部分を有する前記パルス信号をそれぞれ発生させる回路であり、
前記第1の振幅及び前記第2の振幅の少なくとも一方を前記特性データによって設定された前記振幅設定用信号を基準信号として設定する回路であり、
前記第1の階調範囲は前記複数のサブ範囲のうちの一つのサブ範囲に対応する階調範囲であり、前記第2の階調範囲は他の一つのサブ範囲に対応する階調範囲である請求項2もしくは3に記載の制御装置。 - 前記入力された画像信号によって形成される画像の明るさに対応するデータを前記特性データとする請求項1に記載の制御装置。
- 前記特性データが第1の値を有する第1の状態に対応して設定された前記時間幅設定用信号及び/もしくは振幅設定用信号に対して、
前記特性データが前記第1の値とは異なる第2の値であって、前記特性データが前記第1の値となる画像よりも平均的な明るさが暗い画像に対応した値になった状態に対応して設定される前記時間幅設定用信号及び/もしくは振幅設定用信号は、
前記画像信号の取りうる階調値の範囲における中間値よりも低い階調領域の少なくとも一部において、階調値を横軸にとり前記変調回路が出力するパルス信号によって駆動された画素が示す明るさを縦軸にとって示される階調対明るさ特性線の傾きを前記第1の状態よりも大きくする値に設定される請求項6に記載の制御装置。 - 前記特性データが第1の値を有する第1の状態に対応して設定された前記時間幅設定用信号及び/もしくは振幅設定用信号に対して、
前記特性データが前記第1の値とは異なる第2の値であって、前記特性データが前記第1の値となる画像よりも平均的な明るさが明るい画像に対応した値になった状態に対応して設定される前記時間幅設定用信号及び/もしくは振幅設定用信号は、
前記画像信号の取りうる階調値の範囲における中間値よりも高い階調領域の少なくとも一部において、階調値を横軸にとり前記変調回路が出力するパルス信号によって駆動された画素が示す明るさを縦軸にとって示される階調対明るさ特性線の傾きを前記第1の状態よりも大きくする値に設定される請求項6に記載の制御装置。 - 請求項1乃至8のいずれかに記載の制御装置と、
前記制御装置の前記変調回路が出力する前記パルス信号が印加される表示素子を有する表示器と、
を有する画像表示装置。 - 前記表示器は、複数の走査配線と、複数の変調配線と、該複数の走査配線と複数の変調配線によってマトリックス接続される複数の前記表示素子を有しており、
前記変調回路は、一つの変調配線に共通に接続され、且つそれぞれ異なる走査配線に接続される複数の前記表示素子に対して、各表示素子に対応する画像信号の階調値に対応させて設定した前記パルス信号を、前記複数の走査配線が順次選択されるのに同期させて、前記一つの変調配線を介して順次出力する回路である、請求項9に記載の画像表示装置。 - 前記変調回路は、前記複数の変調配線のそれぞれを介して、前記複数の変調配線にそれぞれ接続され、かつ選択されている走査配線に接続されている複数の前記表示素子のそれぞれに対して、各表示素子に対応する画像信号の階調値に対応させて設定した前記パルス信号を出力する回路である請求項10に記載の画像表示装置。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005055663A JP2005292804A (ja) | 2004-03-10 | 2005-03-01 | 制御装置及び画像表示装置 |
US11/074,773 US7679628B2 (en) | 2004-03-10 | 2005-03-09 | Controller and image display device |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004067459 | 2004-03-10 | ||
JP2005055663A JP2005292804A (ja) | 2004-03-10 | 2005-03-01 | 制御装置及び画像表示装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005292804A true JP2005292804A (ja) | 2005-10-20 |
JP2005292804A5 JP2005292804A5 (ja) | 2010-01-14 |
Family
ID=34985752
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005055663A Withdrawn JP2005292804A (ja) | 2004-03-10 | 2005-03-01 | 制御装置及び画像表示装置 |
Country Status (2)
Country | Link |
---|---|
US (1) | US7679628B2 (ja) |
JP (1) | JP2005292804A (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007178987A (ja) * | 2005-12-28 | 2007-07-12 | Lg Philips Lcd Co Ltd | 液晶表示素子の駆動装置及び駆動方法 |
JP2007240805A (ja) * | 2006-03-08 | 2007-09-20 | Sony Corp | 自発光表示装置、電子機器、焼き付き補正装置及びプログラム |
WO2015040971A1 (ja) * | 2013-09-18 | 2015-03-26 | 株式会社Jvcケンウッド | 画像表示装置 |
JP2017510856A (ja) * | 2014-12-31 | 2017-04-13 | 小米科技有限責任公司Xiaomi Inc. | バックライト制御方法、装置、プログラム及び記録媒体 |
Families Citing this family (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4250595B2 (ja) * | 2004-02-16 | 2009-04-08 | キヤノン株式会社 | 信号処理方法及び信号処理回路 |
JP4484722B2 (ja) * | 2004-02-27 | 2010-06-16 | キヤノン株式会社 | 画像信号処理方法及び画像信号処理回路 |
JP2005292804A (ja) | 2004-03-10 | 2005-10-20 | Canon Inc | 制御装置及び画像表示装置 |
JP4533330B2 (ja) * | 2005-04-12 | 2010-09-01 | キヤノン株式会社 | 画像形成装置及び画像形成方法 |
US20070200803A1 (en) * | 2005-07-27 | 2007-08-30 | Semiconductor Energy Laboratory Co., Ltd. | Display device, and driving method and electronic device thereof |
US8074053B2 (en) * | 2006-07-11 | 2011-12-06 | Harman International Industries, Incorporated | Dynamic instruction and data updating architecture |
JP5215733B2 (ja) * | 2008-05-28 | 2013-06-19 | キヤノン株式会社 | 表示制御装置およびオーバードライブ駆動用パラメータの決定方法 |
KR101318755B1 (ko) * | 2008-12-18 | 2013-10-16 | 엘지디스플레이 주식회사 | 액정표시장치 |
US20100277461A1 (en) * | 2009-05-04 | 2010-11-04 | Raman Research Institute | Systems and methods to drive an lcd |
JP4795473B2 (ja) * | 2009-06-29 | 2011-10-19 | キヤノン株式会社 | 画像処理装置及びその制御方法 |
US20120086740A1 (en) * | 2009-07-03 | 2012-04-12 | Sharp Kabushiki Kaisha | Liquid Crystal Display Device And Light Source Control Method |
US8810611B2 (en) * | 2009-07-03 | 2014-08-19 | Sharp Kabushiki Kaisha | Liquid crystal display device |
EP2357640A1 (en) | 2009-12-02 | 2011-08-17 | Koninklijke Philips Electronics N.V. | Luminance control for pixels of a display panel |
JP2011154187A (ja) * | 2010-01-27 | 2011-08-11 | Canon Inc | 画像表示装置 |
CN103903584B (zh) * | 2014-04-04 | 2016-09-21 | 深圳市华星光电技术有限公司 | 一种自动光量补正系统及自动光量补正方法 |
KR102284755B1 (ko) * | 2014-10-28 | 2021-08-03 | 삼성디스플레이 주식회사 | 표시 장치 및 표시 제어 장치 |
CN105374323B (zh) * | 2015-12-18 | 2018-02-13 | 深圳Tcl数字技术有限公司 | 点阵背光源驱动方法、装置和系统 |
IL258119B1 (en) * | 2018-03-14 | 2024-02-01 | Elta Systems Ltd | Coherent change detection techniques |
Family Cites Families (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06178153A (ja) | 1992-12-07 | 1994-06-24 | Fujitsu General Ltd | ダイナミックガンマ補正回路 |
FR2708129B1 (fr) | 1993-07-22 | 1995-09-01 | Commissariat Energie Atomique | Procédé et dispositif de commande d'un écran fluorescent à micropointes. |
KR100344861B1 (ko) * | 1994-08-23 | 2002-11-23 | 아사히 가라스 가부시키가이샤 | 액정 디스플레이 장치의 구동 방법 |
JP3006592B1 (ja) | 1998-07-24 | 2000-02-07 | 日亜化学工業株式会社 | Ledディスプレイユニット |
ATE341068T1 (de) * | 1999-03-24 | 2006-10-15 | Avix Inc | Vollfarbiges led-diode anzeigesystem |
JP2001343957A (ja) | 2000-03-27 | 2001-12-14 | Hitachi Ltd | 液晶表示装置 |
JP2001308710A (ja) * | 2000-04-21 | 2001-11-02 | Sony Corp | 変調回路およびこれを用いた画像表示装置ならびに変調方法 |
JP3651371B2 (ja) * | 2000-07-27 | 2005-05-25 | 株式会社日立製作所 | 液晶駆動回路及び液晶表示装置 |
JP3681121B2 (ja) * | 2001-06-15 | 2005-08-10 | キヤノン株式会社 | 駆動回路及び表示装置 |
JP3592311B2 (ja) | 2002-04-02 | 2004-11-24 | キヤノン株式会社 | 画像表示装置とその方法 |
US20040256995A1 (en) * | 2003-03-26 | 2004-12-23 | Ngk Insulators, Ltd. | Display and method for driving display |
JP4250595B2 (ja) | 2004-02-16 | 2009-04-08 | キヤノン株式会社 | 信号処理方法及び信号処理回路 |
JP4484722B2 (ja) | 2004-02-27 | 2010-06-16 | キヤノン株式会社 | 画像信号処理方法及び画像信号処理回路 |
JP2005292804A (ja) | 2004-03-10 | 2005-10-20 | Canon Inc | 制御装置及び画像表示装置 |
JP4086852B2 (ja) | 2004-03-16 | 2008-05-14 | キヤノン株式会社 | 画像表示装置 |
-
2005
- 2005-03-01 JP JP2005055663A patent/JP2005292804A/ja not_active Withdrawn
- 2005-03-09 US US11/074,773 patent/US7679628B2/en not_active Expired - Fee Related
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007178987A (ja) * | 2005-12-28 | 2007-07-12 | Lg Philips Lcd Co Ltd | 液晶表示素子の駆動装置及び駆動方法 |
JP2007240805A (ja) * | 2006-03-08 | 2007-09-20 | Sony Corp | 自発光表示装置、電子機器、焼き付き補正装置及びプログラム |
WO2015040971A1 (ja) * | 2013-09-18 | 2015-03-26 | 株式会社Jvcケンウッド | 画像表示装置 |
JP2017510856A (ja) * | 2014-12-31 | 2017-04-13 | 小米科技有限責任公司Xiaomi Inc. | バックライト制御方法、装置、プログラム及び記録媒体 |
Also Published As
Publication number | Publication date |
---|---|
US7679628B2 (en) | 2010-03-16 |
US20050206660A1 (en) | 2005-09-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2005292804A (ja) | 制御装置及び画像表示装置 | |
US6985141B2 (en) | Display driving method and display apparatus utilizing the same | |
KR101157109B1 (ko) | 디스플레이 디바이스 내의 전력 레벨 제어 및/또는 콘트라스트 제어를 위한 방법 및 장치 | |
US9024964B2 (en) | System and method for dithering video data | |
US7423661B2 (en) | Image display apparatus | |
US20060038836A1 (en) | Display apparatus, and image signal processing apparatus and drive control apparatus for the same | |
EP1225557A1 (en) | Method of driving display panel, and display panel luminance correction device and display panel driving device | |
US7995080B2 (en) | Image display apparatus | |
KR20060127193A (ko) | 표시 장치와 표시 방법 | |
KR100997477B1 (ko) | 가변의 계조 표현력을 가진 전계 방출 디스플레이 장치 | |
JP2000221945A (ja) | マトリクス型表示装置 | |
US7277105B2 (en) | Drive control apparatus and method for matrix panel | |
JP3927900B2 (ja) | 表示装置 | |
KR20070005163A (ko) | 플라즈마 디스플레이 장치 | |
JP2006268046A (ja) | プラズマディスプレイパネル用駆動装置、その信号処理方法並びにその映像表示装置 | |
JP2002311885A (ja) | 画像表示装置の駆動回路、画像表示装置、画像表示装置の駆動方法 | |
JP2013513128A (ja) | 表示パネル画素の輝度制御 | |
JP2004212537A (ja) | 画像表示装置 | |
JP2009251046A (ja) | 画像表示装置およびその制御方法 | |
US20110242067A1 (en) | Multii-scan analog sub-fields for sample and hold displays | |
JP4302403B2 (ja) | 電界放出ディスプレイパネル用駆動装置及び電界放出ディスプレイ装置 | |
JP3931470B2 (ja) | マトリクス型表示装置 | |
JP2005221525A (ja) | 表示装置 | |
JP2012073362A (ja) | 表示装置及びその制御方法 | |
JP2006106147A (ja) | 表示装置及び表示方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080205 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080205 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091124 |
|
A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20100520 |