JP3335560B2 - 液晶表示装置および液晶表示装置の駆動方法 - Google Patents

液晶表示装置および液晶表示装置の駆動方法

Info

Publication number
JP3335560B2
JP3335560B2 JP20815097A JP20815097A JP3335560B2 JP 3335560 B2 JP3335560 B2 JP 3335560B2 JP 20815097 A JP20815097 A JP 20815097A JP 20815097 A JP20815097 A JP 20815097A JP 3335560 B2 JP3335560 B2 JP 3335560B2
Authority
JP
Japan
Prior art keywords
voltage
correction
liquid crystal
column
data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP20815097A
Other languages
English (en)
Other versions
JPH1152326A (ja
Inventor
諭 上野
教生 安西
浩之 古川
弘毅 谷口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP20815097A priority Critical patent/JP3335560B2/ja
Priority to TW087112565A priority patent/TW482923B/zh
Priority to US09/126,619 priority patent/US6320562B1/en
Priority to KR1019980031438A priority patent/KR100299637B1/ko
Publication of JPH1152326A publication Critical patent/JPH1152326A/ja
Application granted granted Critical
Publication of JP3335560B2 publication Critical patent/JP3335560B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611Control of matrices with row and column drivers
    • G09G3/3622Control of matrices with row and column drivers using a passive matrix
    • G09G3/3644Control of matrices with row and column drivers using a passive matrix with the matrix divided into sections
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611Control of matrices with row and column drivers
    • G09G3/3622Control of matrices with row and column drivers using a passive matrix
    • G09G3/3625Control of matrices with row and column drivers using a passive matrix using active addressing
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00Control of display operating conditions
    • G09G2320/02Improving the quality of display appearance
    • G09G2320/0209Crosstalk reduction, i.e. to reduce direct or indirect influences of signals directed to a certain pixel of the displayed image on other pixels of said image, inclusive of influences affecting pixels in different frames or fields or sub-images which constitute a same image, e.g. left and right images of a stereoscopic display
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611Control of matrices with row and column drivers
    • G09G3/3614Control of polarity reversal in general

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Liquid Crystal (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、液晶表示装置およ
び液晶表示装置の駆動方法に関し、特に、パーソナルコ
ンピュータ、ワードプロセッサをはじめとする各種OA
機器やマルチメディア情報端末、AV機器、更にゲーム
機器などに用いられるマトリクス型の液晶表示装置にお
いて、表示品位低下の課題を解決し、均一な表示品位が
得られる駆動回路および駆動方法に関する。
【0002】
【従来の技術】近年、高度情報化社会の到来によって、
大量の情報を一度に表示可能なディスプレイの需要が急
速に高まっている。従来このような用途には主にCRT
が用いられていた。しかしながら、一般にCRTは大型
で消費電力も大きく、据え置き型以外の用途には不向き
である。これに対して液晶表示装置を代表とする平面デ
ィスプレイの持つ薄型、軽量といった特徴が注目を集め
ている。
【0003】このような液晶表示装置は、その駆動方法
によって、単純マトリクス型とアクティブマトリクス型
に大別できる。以下に、代表的な単純マトリクス型液晶
表示装置であるSTN液晶表示装置と、代表的なアクテ
ィブマトリクス型液晶表示装置であるTFT液晶表示装
置について説明を行う。
【0004】TFT液晶表示装置は、マトリクス状に配
列された行電極と列電極の各交点に位置する薄膜トラン
ジスタからなるスイッチング素子を有しており、このス
イッチング素子を制御して、各画素の液晶層に独立に電
圧を印加して表示を行うようになっている。このような
TFT液晶表示装置では、通常、液晶をTNモードで動
作させるため、高いコントラストと高速応答性の両立が
可能になっている。
【0005】一方、STN液晶表示装置は、表面にマト
リクス状に行電極と列電極が配置されたガラス基板で、
液晶層を挟持した構造となっており、行電極と列電極と
の間に印加される駆動電圧の実効電圧値に応答して、そ
の光学的状態を変化させることにより、表示を行うよう
になっている。
【0006】両者を比較すると、コスト面については、
パネル構造や製造プロセスが簡単な分だけ、STN液晶
表示装置がTFT液晶表示装置よりも優位なものとなっ
ている。
【0007】その反面、表示性能面については、各画素
にスイッチング素子を持たないSTN液晶表示装置が不
利となり、特に表示容量が増大するに従って、駆動マー
ジンが理論上小さくなることによるコントラスト比の低
下と、表示パターンに依存した表示ムラ、いわゆるクロ
ストークが生じ、このために表示品位が低下する傾向に
ある。
【0008】また、光学応答面については、一般的に、
STN液晶表示装置の光学的応答速度は約300msで
あり、TFT液晶表示装置の約50msに比べて、応答
速度が遅く、動画表示には適さない。さらに、STN液
晶表示装置においては、応答速度を速めるに従って、コ
ントラスト比が低下する傾向にある。
【0009】このように、両液晶表示装置にはそれぞれ
長所と短所があるが、近年のマルチメディア化に伴い、
比較的安価なSTN液晶表示装置に対しても、ビデオ画
像やアミューズメント用画像などの動画表示が求められ
るようになり、高速応答化と高画質化の必要性が高まっ
てきている。
【0010】まず、高速応答性をもつSTN液晶表示装
置において、特にコントラストが低下することについ
て、その原因とこれを改善する技術の説明を行なう。
【0011】従来からSTN液晶表示装置に対しては、
線順次駆動方式が採用されてきた。この駆動方式は、行
電極群を1フレーム期間に渡って1本ずつ順次走査し、
この際、各行電極に1フレーム期間内に1回だけ高い走
査パルスを印加する。これに同期して、列電極には走査
される行電極上の各画素の表示データに応じたデータ電
圧を印加するものである。
【0012】従来の線順次駆動方式を適用した液晶表示
装置では、主に静止画を中心とする画像の表示を対象と
しており、応答速度が比較的低速な液晶を使用してい
た。この際、液晶は印加される実効電圧値に応答し、実
用的なコントラスト比が得られていた。ところが、動画
表示を可能にするため、液晶粘度の低減化や液晶層の薄
層化などにより、液晶の高速応答性を実現すると、この
線順次駆動方式では、液晶は実効電圧値に応答せずに駆
動波形自体に応答し、透過率がフレーム毎に振動する現
象が顕著になる。この現象は、フレーム応答現象と呼ば
れ、コントラスト比の著しい低下を招く原因となってい
る。
【0013】そこで、この問題点を改善するために、線
順次駆動方式のように1フレーム期間内に1回だけ高い
走査パルスを印加するのではなく、これを1フレームに
複数回の低い走査パルスに分散し、フレーム応答現象を
抑制し、コントラスト比の低下を防ぐ駆動方式が提案さ
れている。このような駆動方式は、複数ライン同時選択
駆動方式と呼ばれており、その特徴は、直交行列を用い
て同時に複数の行電極を走査することにある。以下、そ
の基本動作を簡単に説明する。
【0014】入力画像データに対し、一旦、直交行列を
用いて直交変換演算を施し、演算データに基づくデータ
電圧を列電極に印加する。これに同期して、行電極には
前記直交行列の列ベクトルに基づく走査電圧を、同時に
選択する行電極に一斉に印加する。このようにして、液
晶パネル上で画像データの直交逆変換が行われ、入力画
像を再生することができる。このとき、同時に選択する
行電極の本数や走査順序などによって、具体的には以下
の3つの駆動方式が提案されているが、その基本原理は
上述の通りである。
【0015】第1の駆動方式は、1画面分の全行電極を
同時に走査するアクティブアドレッシング方式である。
これは、T.J. Scheffer,et al.,SI
D‘92,Digest,p.228、特公平7−12
0147号公報などに開示されている。
【0016】第2の駆動方式は、1画面分の全行電極数
より少ない複数本の行電極をグループ化し、このグルー
プを順次走査するシーケンシーアドレッシング方式であ
る。この駆動方式は、第1の駆動方式に比べ、回路規模
を小さくすることができる。これは、T.N.Ruck
mongathan et al.,Japan Di
splay‘92,Digest,p.65、特開平5
−46127号公報などに開示されている。
【0017】第3の駆動方式は、1画面を行方向に複数
のブロックに分割し、各ブロックの全行電極数より少な
い複数本の行電極をグループ化しこのグループを順次走
査し、全ブロックを駆動する方式(特開平6−2918
48号公報)である。この駆動方式は、第2の駆動方式
に比べ、さらにメモリ容量を縮小することが可能とな
り、より回路規模を小さくすることができる。
【0018】以上のように、高速応答性の単純マトリク
ス型液晶表示装置に対して、複数ライン同時選択駆動方
式を採用することによって、フレーム応答現象を抑制
し、コントラスト比の低下を改善することが可能とな
る。
【0019】次に、表示パターンに依存したクロストー
クについて、複数ライン同時選択駆動方式を用いた液晶
表示装置を例示して以下に説明する。
【0020】図6は、従来の複数ライン同時選択駆動方
式を用いた液晶表示装置100’を模式的に示してい
る。図6に示されるように、液晶表示装置100’は、
タイミング制御回路1’、フレームメモリ2’、直交行
列発生器3、直交変換回路4、行ドライバ群7、上画面
用列ドライバ群8U、下画面用列ドライバ群8L、およ
び液晶パネル9を有している。液晶パネル9は、2×N
本の行電極91と、行電極91に交差するように配置さ
れたM本の列電極92とを有しており、これらの交差部
がマトリクス状に配列されている。行電極91と列電極
92との間には液晶層(図示せず)が挟持されており、
各交差部が画素に対応する。各画素における液晶層は、
行電極91と列電極92との間に印加される駆動電圧の
実効電圧値に応答して、その光学的状態を変化させるこ
とにより、表示を行う。
【0021】ここで、単純マトリクス型液晶表示装置に
おいては、行電極の本数Nが多くなるに従って、(1)
式に示す動作マージンが小さくなり、コントラスト比が
低下する傾向にある。
【0022】
【数1】
【0023】そのため、一般的に、大容量の表示を行な
う際には、図6に示すように、上下2画面に分割され、
それぞれ独立に駆動されるデュアルスキャン型の液晶パ
ネルを使用する。以下の説明では、上画面を駆動する場
合について説明するが、下画面についても、上画面と同
様の処理を行う。
【0024】フレームメモリ2’には、表示データS1
01が入力される。ここで、表示データS101は、シ
ングルスキャンで入力される通り、行毎にフレームメモ
リ2’に書き込まれる。液晶表示装置100’は複数ラ
イン同時選択駆動方式を採用しているため、フレームメ
モリ2’に書き込まれた表示データは、1画面(上画
面)分のN行×M列の表示データのうち、同時に選択さ
れるL本の行電極91に対応するL行×M列の表示デー
タS201が列毎に読み出され、直交変換回路4に出力
される。このように、複数ライン同時選択駆動方式で
は、表示データが行方向に書き込まれ、列方向に読み出
される。直交行列発生器3では、直交行列を生成し、フ
レームメモリ2’から読み出される表示データS201
に対応させて、生成した直交行列の列ベクトルS301
を直交変換回路4および行ドライバ群7に出力する。
【0025】直交変換回路4は、フレームメモリ2’か
ら出力されるデータS201を受け、これに対応した直
交行列の列ベクトルS301を用いて、直交変換演算を
行い、その演算データS401を上画面用列ドライバ群
8Uに出力する。
【0026】行ドライバ群7は、直交行列発生器3から
出力される直交行列の列ベクトルS301に基づいて、
液晶パネル9の行電極91にL本分の走査電圧を演算デ
ータS401に対応させて出力する。同様に、上画面用
列ドライバ群8Uは、直交変換回路4から出力される演
算データS401に基づいて、液晶パネル9の列電極9
2にデータ電圧を印加する。
【0027】図6に示すように、液晶パネル9は上下2
画面に分割され、それぞれ独立に駆動されるデュアルス
キャン型の液晶パネルであり、各画面にはN本の行電極
が配置されている。行ドライバ群7は、行電極91の本
数Nに応じて複数の行ドライバ7−1、7−2、・・・
・、7−Yを有しており、直交行列発生器3から出力さ
れる直交行列の列ベクトルS301に基づき、同時に選
択されるL本分の走査電圧として行電極91に順次印加
する。同様に、上画面用列ドライバ群8Uは、列電極9
2の本数Mに応じて複数の列ドライバ8U−1、8U−
2、・・・・、8U−Xを有しており、直交変換回路4
から出力される演算データS401に基づくデータ電圧
をM本の列電極92に一斉に印加する。これにより、液
晶パネル9上では、表示データの直交逆変換が行われ、
表示されることになる。
【0028】タイミング制御回路1’は、液晶表示装置
100’のシステム全体のタイミングを制御するもので
ある。
【0029】以上のように構成される複数ライン同時選
択駆動方式を採用した液晶表示装置100’において、
同時に選択する行電極数を4本とした場合を例に挙げ
て、各駆動回路の説明を以下に行う。
【0030】図7Aおよび図7Bは、フレームメモリ
2’の動作の制御を示すタイミングチャートであり、図
7Aは書き込み動作を説明するための図であり、図7B
は読み出し動作を説明するための図である。なお、図7
Aおよび図7Bにおいて、Vsync信号およびHsy
nc信号は、それぞれ、表示データS101と共に入力
される垂直同期信号および水平同期信号を示している。
そして、Vsync信号の1周期を1垂直走査期間、H
sync信号の1周期を1水平走査期間と呼ぶ。
【0031】図7Aに示すように、2×N行分の表示デ
ータが入力される場合、表示データが有効な期間を示す
Enable信号(データ有効時Hレベル)は、1垂直
走査期間中の連続した2×N水平走査期間だけHレベル
となる。フレームメモリ2’には、Enable信号に
基づき、シングルスキャンで入力されるとおり、表示デ
ータが書き込まれる。ここで、入力データの1からNま
でが、上画面用表示データであり、N+1から2×Nま
でが、下画面用表示データである。また、1垂直走査期
間において、Enable信号が無効である水平走査期
間を垂直帰線期間と呼び、通常、連続した複数の水平走
査期間を設けている。
【0032】図7Bは、フレームメモリ2’からの上画
面用表示データの読み出し動作を説明するものである
が、ここで使用している液晶パネル9は上下2画面分を
同時に駆動するデュアルスキャン型であるため、読み出
し動作を書き込み動作と同じクロック周波数で処理する
と、シングルスキャンで入力される表示データは、1垂
直走査期間中に2回読み出されることになる。以後、こ
の1回分の表示データ読み込み期間を1フレーム期間と
称することにする。そして、1フレーム期間毎に、フレ
ームメモリ2’からは同時に選択する4行分の表示デー
タがそれぞれ4回ずつ読み出され、直交変換回路4に出
力される。この読み出し期間は1垂直期間内で2×N
(=(N行/4行)×4回×2フレーム)水平走査期間
必要である。図8は直交変換回路4の構成例を示してい
る。図8のd0からd3はフレームメモリ2’から読み
出される4行分の表示データS201であり、白黒2階
調表示の場合、それぞれ、0あるいは1の1ビットで表
される。f0からf3は直交行列発生器3から出力され
る直交行列の列ベクトルS301であり、同様に、それ
ぞれ0あるいは1の1ビットで表される。そして、下記
(2)式に示す直交変換演算が行われ、その演算値G
(g0、g1、g2)が算出される。
【0033】
【数2】
【0034】表1は、演算値Gと演算データS401お
よび出力データ電圧との対応を示す表である。表1に示
すように演算値Gは、0から4までの整数値をとるた
め、図8に示すようにg0からg2の3ビットの演算デ
ータS401として、上画面用列ドライバ群8Uに出力
される。そして、液晶パネル9の列電極92には、上画
面用列ドライバ群8Uを介して、演算データS401に
対応するデータ電圧が印加される。
【0035】
【表1】
【0036】図9は、上述のように駆動される複数ライ
ン同時選択駆動方式を採用した液晶表示装置101’に
おける液晶パネル9上で、表示パターンに依存するクロ
ストークが発生する様子を説明するものである。
【0037】ここで、図9は、液晶パネル9の表示状態
を示しており、白色で示される画素は点灯状態にあり、
黒色で示される画素は非点灯状態にある。さらに、斜線
部で示される画素は、本来、点灯状態であるところが、
クロストークにより、透過率が低下している状態である
ことを示している。Y1は行電極群の任意の1本であ
り、行電極Y1と交差する2本の列電極をX1およびX
2とし、行電極Y1と、列電極X1およびX2との交点
の画素をそれぞれP1およびP2とする。なお、ここで
は、説明の便宜上、画素P1およびP2における走査電
圧波形の鈍りは同じであるものとする。
【0038】図10Aおよび図10Bは共に、図9にお
ける列電極X1およびX2に印加されるデータ電圧波形
の一例を示している。ここで、図10Aは実際の電圧波
形を示し、図10Bは理想状態の電圧波形を示してい
る。ここで、理想とは、液晶の電極に印加したい電圧波
形を意味する。なお、液晶は液晶容量をもち、液晶の電
極は抵抗をもつため、図10Aに示すように実際に液晶
の電極に印加される電圧波形は、液晶の電極に印加した
い電圧波形と異なる。
【0039】図10Bに示す理想状態の電圧波形から明
らかなように、共通の行電極Y1上の画素P1およびP
2には、理想状態では等しい実効電圧がそれぞれ印加さ
れており、液晶パネルの透過率に違いは生じないはずで
ある。ところが、実際の液晶パネルにおいては、電極の
抵抗成分や液晶層の容量成分などにより、図10Aのよ
うに鈍った波形が画素に印加されることになる。
【0040】このように、表示パターンの違いによっ
て、各列電極毎に印加されるデータ電圧波形の鈍りに差
が生じることになる。その結果、図9に示すように、同
じ点灯状態を行なう場合でも、データ電圧波形の鈍りが
大きい列電極X1上の画素P1は、データ電圧波形の鈍
りが小さい列電極X2上の画素P2に比べて、透過率が
低下して暗くなるクロストークが生じる。この表示パタ
ーンに依存するクロストークは、表示品位を著しく低下
させるため、単純マトリクス型液晶表示装置において解
決すべき重要課題となっている。
【0041】そこで、この表示パターンに依存するクロ
ストークを解消すべく、線順次駆動方式に対して以下の
2つの技術が提案されている。
【0042】第1の技術は、一定水平走査期間毎に、デ
ータ電圧波形の反転する期間を設けることにより、表示
パターンによる波形鈍りがない場合でも、データ電圧に
波形鈍りを発生させて、ある程度波形鈍りを均一にする
方式であり、特開平5−333315号公報、特開平4
−276794号公報などに開示されている。
【0043】第2の技術は、データ電圧の極性が変化す
る回数に応じて、各列電極毎の波形鈍りに伴う実効電圧
低下分に応じた補正電圧を印加する方法であり、特開平
3−210525号公報、特願平7−98825号など
に開示されている。
【0044】
【発明が解決しようとする課題】しかしながら、表示パ
ターンに依存するクロストークを解消する上記技術は、
以下のような問題点を有している。
【0045】まず、第1の技術、すなわち、一定水平走
査期間毎に、データ電圧波形の反転する期間を設けるこ
とにより、表示パターンによる波形鈍りがない場合で
も、データ電圧に波形鈍りを発生させて、ある程度波形
鈍りを均一にする方式は、液晶パネル全体の透過率を下
げることになり、コントラスト比を低下させる傾向にあ
る。
【0046】さらに、液晶パネル全体に備わった列電極
数の大部分を占める背景表示部分における列電極に印加
されるデータ電圧波形が、すべての走査期間で同時に変
化し、液晶層の容量を介して行電極側に大きな波形歪み
をもたらす。その結果、前述のクロストークとは異なっ
た種類のクロストークが増加することになる。この種の
クロストークは、列電極側の電位変動が大きいほど顕著
になるため、線順次駆動方式よりもデータ電圧が高くな
る複数ライン同時選択駆動方式にとっては不利である。
【0047】また、データ電圧波形の反転する周期毎に
走査線が流れて見えるウェービング現象をも発生させる
ことになる。線順次駆動方式では1本だけであった走査
線が、複数ライン同時選択駆動方式では複数本の走査線
となり、ウェービング現象がより目立つことになる。さ
らに、比較的応答速度の遅い液晶パネルでは、このウェ
ービング現象は目立ちにくいが、高速応答性の液晶パネ
ルに対して、同じ周期でデータ電圧波形を反転させる
と、走査パルスに液晶が応答する傾向が強くなるため、
ウェービング現象がより目立ってくる。これもまた、複
数ライン同時選択駆動方式にとっては不利である。
【0048】次に、第2の技術、すなわち、データ電圧
の極性が変化する回数に応じて、各列電極毎の波形鈍り
に伴う実効電圧低下分に応じた補正電圧を印加する方法
は、複数ライン同時選択駆動方式では、線順次駆動方式
よりも取り得るデータ電圧値が増加することに問題があ
る。
【0049】線順次駆動方式では、データ電圧はオン表
示とオフ表示の2値しかとらないため、データ電圧の極
性が変化する回数を数えることが可能となり、計数結果
は表示データに一対一で対応することになる。
【0050】ところが、複数ライン選択駆動方式ではデ
ータ電圧の取り得る値は、多値(選択ライン数+1)で
あり、たとえば、4本の行電極を同時に駆動する場合、
表1で示したように、5値必要であり、その中には、デ
ータ電圧が極性を持たない、すなわち、0になる場合も
含まれるため、適用不可能である。
【0051】つまり、線順次駆動方式では、データ電圧
は、走査信号の非選択レベルに対して+Vあるいは−V
の2値しかとらない。よって、+Vから−Vに変化して
も、−Vから+Vに変化しても、1度の変化に対する波
形鈍りの量、つまり必要な補正量は一定である。言い換
えると、トータルで必要な補正量は波形の極性の変化の
回数に比例する。これに対して、複数ライン(2ライン
以上)選択駆動方式では、データ電圧の取り得る電圧レ
ベルは3値以上(選択ライン数+1)となる。例えば4
ライン選択であったとすると、データ電圧レベルは走査
信号の非選択レベルに対して−2V、−V、0、+V、
+2Vの5値となる。この場合、例えば−2Vから+V
に変化した場合と、−2Vから+2Vに変化した場合
で、極性は同じように−から+に変化しているが、必要
な補正量は異なる。また、+Vから+2Vに変化した場
合は、極性は変化しないが、波形は変化しているので、
その波形鈍りに応じた量の補正が必要である。(また、
極性を持たない0から+や−に電圧が変化した場合、ま
た、+や−から極性を持たない0に電圧が変化した場合
には、極性が変化したのか、あるいは極性が変化してい
ないのか、という議論も必要になる。)この様に、複数
ライン選択駆動方式では、データ電圧の極性の変化の回
数に必ずしも必要な補正量が比例せず、変化の回数に応
じた補正量を加えても適正な補正とはならない。
【0052】また、補正電圧を新たに設けて補正処理を
行なうような方式では、線順次駆動方式の場合、データ
電圧が2値であることから、たとえば、それぞれのデー
タ電圧に1つの補正電圧を新たに設けたとしても、全体
で4値だけとなり、比較的簡単にできる。ところが、同
様の処理を複数ライン同時選択駆動方式に行なう場合、
データ電圧が多値であるため、新たに補正電圧を設ける
ことは困難である。
【0053】以上のように、高速応答性の単純マトリク
ス型液晶表示装置に対して、複数ライン同時選択駆動方
式を採用した場合、従来の線順次駆動方式で行なってき
た技術を適用するのは極めて困難であり、クロストーク
を十分に解消することができない。
【0054】本発明は、このような従来技術の課題を解
決すべくなされたものであり、複数ライン同時選択駆動
方式を採用した場合に対しても、これまで各列電極毎に
印加される電圧波形の変化によって生じていた、表示パ
ターンに依存するクロストークを大幅に低減できる液晶
表示装置およびその駆動方法を提供することを目的とす
る。
【0055】
【課題を解決するための手段】本発明の液晶表示装置
は、走査信号が印加される複数の行電極と、該複数の行
電極にそれぞれ交差するように配置され、表示データ信
号がそれぞれ印加される複数の列電極と、該複数の行電
極と該複数の列電極との間に挟持され、各行電極と各列
電極との交差部において、交差する行電極および列電極
の間に印加される実効電圧値に応答して表示を行う液晶
層と、を有する液晶表示装置であって、3つ以上の電圧
レベルを有する表示データ信号から選択された1つの電
圧レベルを表示データ信号として生成する生成手段と、
該生成手段によって、各列電極それぞれに対して生成さ
れた表示データ信号を、各列電極に印加する印加手段
と、該列電極に対する表示データ信号の電圧レベルと実
際に列電極に印加される実効電圧との差である第1電圧
を、表示データ信号の実効電圧と所定信号の実効電圧の
差に基づいて生成し、生成された第1電圧に基づいて、
各列電極に印加する補正電圧を生成する補正手段とを備
え、前記印加手段は、該補正手段にて生成された各列電
極の補正電圧を、所定の列電極に印加することを特徴と
し、そのことにより、上記目的が達成される。
【0056】本発明の液晶表示装置は、走査信号が印加
される複数の行電極と、該複数の行電極にそれぞれ交差
するように配置され、表示データ信号がそれぞれ印加さ
れる複数の列電極と、該複数の行電極と該複数の列電極
との間に挟持され、各行電極と各列電極との交差部にお
いて、交差する行電極および列電極の間に印加される実
効電圧値に応答して表示を行う液晶層と、を有する液晶
表示装置であって、複数の列電極の1つに印加される電
圧の波形の変化に起因して増減する実効電圧を補正する
ための補正電圧を生成する補正手段と、1フレーム期間
に、該表示データ信号の電圧と該補正電圧とを所定の列
電極に印加する印加手段と、をさらに備え、そのことに
より、上記目的が達成される。
【0057】前記液晶表示装置または前記他の液晶表示
装置は、前記補正電圧を印加する第1補正処理期間に生
ずる、前記第1電圧と前記補正電圧との差分を、前記第
1補正処理期間の次にある第2補正処理期間に、補正電
圧にオフセットして加減算するオフセット手段をさらに
備えてもよい。
【0058】前記補正手段は、複数の異なる補正電圧計
算手段と、前記補正処理期間毎に前記複数の補正電圧計
算手段の1つを選択する選択手段とを有してもよい。
【0059】前記補正電圧が複数の電圧レベルを有し、
前記表示データ信号の電圧が前記複数の電圧レベルを有
してもよい。
【0060】前記印加手段は、所定の期間の間、前記補
正電圧を前記複数の列電極の1つに印加してもよい。
【0061】以下に、作用を示す。
【0062】本発明の液晶表示装置は、表示データ信号
の実効電圧と所定信号の実効電圧との差に基づいて第1
電圧を生成する補正手段と、第1電圧に基づいて補正電
圧を複数の列電極の1つに印加する印加手段とを備えて
いる。このため、列電極に、所定信号に近い信号を印加
することができる。
【0063】本発明の他の液晶表示装置は、複数の列電
極の1つに印加される電圧の波形の変化に起因して増減
する実効電圧であって、複数の列電極の1つに印加され
る電圧の実効電圧を補正するための補正電圧を生成する
補正手段と、1フレーム期間に、表示データ信号の電圧
と補正電圧とを複数の列電極の1つに印加する印加手段
とを備えている。このため、列電極の1つに印加される
電圧の波形の変化に起因して増減する実効電圧を補正す
ることができる。
【0064】前記液晶表示装置は、前記補正電圧を印加
する第1補正処理期間に生ずる、前記第1電圧と前記補
正電圧との差分を、前記第1補正処理期間の次にある第
2補正処理期間に、補正電圧にオフセットして加減算す
るオフセット手段を備えている。このため、前記差分を
補正することができる。
【0065】前記補正手段は、複数の異なる補正電圧計
算手段を有している。選択手段は、補正処理期間毎に前
記複数の補正電圧計算手段の1つを選択する。ここで、
補正電圧計算手段は、フレーム毎に異なるルックアップ
テーブルを用いて補正電圧を求める。複数の補正電圧計
算手段のそれぞれは、参照するルックアップテーブルが
異なる。
【0066】前記補正電圧が複数の電圧レベルを有し、
前記表示電圧が前記複数の電圧レベルを有してもよい。
このため、前記補正電圧と前記表示データ信号の電圧を
同じ電源が生成することが可能である。
【0067】前記印加手段は、所定の期間の間、前記補
正電圧を前記複数の列電極の1つに印加する。このこと
により、表示データ信号の実効値が所定信号の実効値に
近くなるように補正される。
【0068】
【発明の実施の形態】以下に、本発明の実施形態を具体
的に説明する。
【0069】(実施形態1)図1は、本発明の実施形態
1による複数ライン同時選択駆動方式を採用した液晶表
示装置100を模式的に示している。図1の液晶表示装
置100は、タイミング制御回路1、フレームメモリ
2、直交行列発生器3、直交変換回路4、補正演算回路
5、セレクタ回路6、行ドライバ群7、上画面用列ドラ
イバ群8U、下画面用ドライバ群8L、および液晶パネ
ル9を有している。
【0070】タイミング制御回路1は、液晶表示装置1
00のシステム全体のタイミングを制御する。タイミン
グ制御回路1は、後述する補正処理を行なうために必要
な補正処理期間を設定する。さらに、タイミング制御回
路1は、フレームメモリ2およびセレクタ回路6の制御
を行う。
【0071】フレームメモリ2は、表示データを記憶す
る。フレームメモリ2の詳細な動作を以下に示す。フレ
ームメモリ2に、表示データS101が入力される。表
示データS101は、シングルスキャンによってフレー
ムメモリ2に入力される。つまり、表示データS101
は、行毎にフレームメモリ2に書き込まれる。本実施形
態では、1画面(上画面)は、N行×M列の表示データ
からなっている。液晶表示装置100の駆動方式は、複
数ライン同時選択駆動方式を採用しているため、L本の
行電極91が同時に選択される。選択されたL本の行電
極91に対応するL行×M列の表示データが読み出され
る。つまり、1画面(上画面)分のN行×M列の表示デ
ータのうち、L行×M列の表示データS201が列毎に
読み出され、直交変換回路4に出力される。
【0072】直交行列発生器3は、ディメンションがL
行×L列である直交行列を生成する。直交行列とは、正
則行列(逆行列が存在する行列)のうち、任意のi行と
j行が直交し(1≦i≦L、1≦j≦L、i≠j)、任
意のi列とj列が直交する(1≦i≦L、1≦j≦L、
i≠j)ものをいう。直交行列発生器3は、生成された
直交行列の列方向の要素S301を、表示データS20
1が直交変換回路4に入力されるタイミングで、直交変
換回路4及び行ドライバ群7に出力する。なお、生成さ
れた直交行列の列方向の要素の集合を列ベクトルS30
1と呼ぶ。列ベクトルS301は、フレームメモリ2か
ら読み出される表示データS201と対応関係を有す
る。列ベクトルS301と表示データS201のディメ
ンションは、それぞれLである。
【0073】直交変換回路4は、列ベクトルS301と
フレームメモリ2から出力される表示データS201を
受け取る。直交変換回路4は、表示データS201に対
応した列ベクトルS301を用いて、表示データS20
1を直交変換する演算を行う。直交変換回路4は、表示
データS201を直交変換した結果である演算データS
401を補正演算回路5およびセレクタ回路6に出力す
る。
【0074】補正演算回路5は、直交変換回路4から出
力される演算データS401を受け取る。補正演算回路
5は、ある表示データに対応する演算データと、他の表
示データに対応する演算データとの変化量および変化す
る方向から、補正量を算出する。たとえば、ある表示デ
ータに対応する演算データと、そのある表示データから
1水平走査期間前の表示データに対応する演算データと
の変化量および変化する方向から、補正量が算出されて
もよい。補正量は、補正データS501としてセレクタ
回路6に出力される。
【0075】セレクタ回路6には、直交変換回路4から
出力される演算データS401と、補正演算回路5から
出力される補正データS501が入力される。ここで、
前述の補正処理期間に応じて、上画面用列ドライバ群8
Uに出力されるデータS601が切り換えられる。すな
わち、補正処理期間中では、補正データS501が信号
S601として対応する列ドライバに出力され、フレー
ムメモリ2から表示データを読み出す期間中では、演算
データS401が信号S601として対応する列ドライ
バに出力される。たとえば、補正データS501が1行
Q列である場合、1列目の要素からQ列目の要素まで順
番に列ドライバ群8に出力されてもよい。このような場
合、補正データS501の各要素に応じた補正電圧が、
その1水平走査期間の後、対応する列電極に加えられ
る。なお、補正電圧が列電極に加えられている間、全て
の行ドライバは、非選択電圧を行電極に印加する。つま
り、補正電圧が列電極に加えられている間、全ての行ド
ライバは、選択パルスを出力しない。なお、信号S60
1がタイミング制御回路1が生成するデータ転送クロッ
クに同期して出力される。
【0076】行ドライバ群7は、直交行列発生器3から
出力される直交行列の列ベクトルS301に基づいて、
液晶パネル9の行電極91にL本分の走査電圧をデータ
信号S601に対応させて出力する。同様に、上画面用
列ドライバ群8Uは、セレクタ回路6から出力されるデ
ータ信号S601に基づいて、液晶パネル9の列電極9
2にデータ電圧を印加する。
【0077】なお、フレームメモリ2からの読み出し期
間において、1垂直走査期間中に読み出しを行わない期
間を設け、この期間を利用して補正処理を行う。この期
間を補正処理期間と称する。
【0078】図1に示すように、液晶パネル9は上下2
画面に分割され、それぞれ独立に駆動されるデュアルス
キャン型の液晶パネルであり、各画面にはN本の行電極
が配置されている。行ドライバ群7は、行電極91の本
数Nに応じて複数の行ドライバ7−1、7−2、・・・
・、7−Yを有しており、直交行列発生器3から出力さ
れる列ベクトルS301に基づき、同時に選択されるL
本分の走査電圧として行電極91に順次印加する。同様
に、上画面用列ドライバ群8Uは、列電極92の本数M
に応じて複数の列ドライバ8U−1、8U−2、・・・
・、8U−Xを有しており、セレクタ回路6から出力さ
れるデータ信号S601に基づくデータ電圧をM本の列
電極92に一斉に印加する。これにより、液晶パネル9
上では、表示データの逆変換が行われ、逆変換された表
示データが表示されることになる。
【0079】液晶パネル9は、従来の液晶表示装置10
0’で使用されるものと同じものである。すなわち、液
晶パネル9は、2×N本の行電極91と、行電極91に
交差するように配置されたM本の列電極92とを有して
おり、これらの交差部がマトリクス状に配列されてい
る。行電極91と列電極92との間には液晶層(図示せ
ず)が挟持されており、各交差部が画素に対応する。各
画素における液晶層は、行電極91と列電極92との間
に印加される駆動電圧の実効電圧値に応答して、その光
学的状態を変化させることにより、表示を行う。また、
ここで使用する液晶パネル9は、上下2画面に分割さ
れ、それぞれ独立に駆動されるデュアルスキャン型の液
晶パネルであり、以下の説明では、上画面を駆動する場
合について説明するが、下画面についても、上画面と同
様の処理を行う。
【0080】液晶表示装置100は、従来の液晶表示装
置100’に対して、補正演算回路5およびセレクタ回
路6を追加し、補正処理を行うため、タイミング制御回
路1’の変更を行なったものである。
【0081】以上のように構成される複数ライン同時選
択駆動方式を採用した液晶表示装置100において、同
時に選択する行電極数を4本とした場合を例に挙げて、
各駆動回路の説明を以下に行う。
【0082】図2Aおよび図2Bは、フレームメモリ2
の動作の制御を示すタイミングチャートであり、図2A
は書き込み動作を説明するための図であり、図2Bは読
み出し動作を説明するための図である。なお、図2Aお
よび図2Bに示されるVsync信号およびHsync
信号は、表示データS101と共に入力される垂直同期
信号および水平同期信号をそれぞれ示している。また、
Vsync信号の1周期を1垂直走査期間と呼び、Hs
ync信号の1周期を1水平走査期間と呼ぶ。
【0083】図2Aに示すように、2×N行分の表示デ
ータが入力される場合、表示データが有効な期間を示す
Enable信号(データ有効時Hレベル)は、1垂直
走査期間中の連続した2×N水平走査期間だけHレベル
となる。
【0084】一方、Hsync信号の数は、CRTの垂
直帰線期間を考慮して、通常表示行数の5〜10%程度
多めに設定される。従来の装置と同様に、フレームメモ
リ2には、Enable信号に応じて、表示データが書
き込まれる。表示データは、シングルスキャンされたデ
ータである。入力データの1からNまでが、上画面用表
示データであり、入力データのN+1から2×Nまで
が、下画面用表示データである。
【0085】図2Bは、フレームメモリ2からの上画面
用表示データの読み出し動作を説明するものである。こ
こで使用している液晶パネル9は上下2画面分を同時に
駆動するデュアルスキャン型であるため、読み出し動作
を書き込み動作と同じクロック周波数で処理すると、シ
ングルスキャンで入力される表示データは、1垂直走査
期間中に2回読み出されることになる。以後、この1回
分の表示データ読み込み期間を1フレーム期間と称する
ことにする。そして、1フレーム期間毎に、フレームメ
モリ2からは同時に選択する4行分の表示データがそれ
ぞれ4回ずつ読み出され、直交変換回路4に出力され
る。この読み出し期間は1垂直走査期間内で2×N(=
(N行/4行)×4回×2フレーム)水平走査期間さえ
確保できればよく、必ずしも連続性を持たせる必要はな
い。
【0086】そこで、書き込み時には連続して設定され
ていた垂直帰線期間を、読み出し時には、一定の水平走
査期間毎に1〜2水平走査期間ずつ補正処理期間を挿入
することにより、上記垂直帰線期間をほぼ均等に分散さ
せることができる。この補正処理期間から補正処理期間
までの各水平走査期間毎の補正量を加算し、補正処理期
間毎に補正量に応じた電圧を印加する。この補正処理期
間毎に印加する実効電圧値(Vh)は、各水平走査期間
毎の補正量(Vi)の2乗和平均であり、補正処理期間
から補正処理期間までの時間(Th)を用いて、下記
(3)式で算出できる。
【0087】
【数3】
【0088】なお、図2Bに示すように、1フレーム期
間に、複数の補正処理期間が設けられる。たとえば、1
フレーム期間に、8回の補正処理期間が設けられてもよ
い。1フレーム期間における、トータルの補正処理期間
が小さくなると、表示データの鈍りを補正する効果が小
さくなる。逆に、1フレーム期間における、トータルの
補正処理期間が大きくなると、表示データのコントラス
トが悪くなる。1フレーム期間における補正処理期間の
長さおよびその回数は、表示データの鈍りの補正と表示
データのコントラストとの相対関係を考慮し求められ
る。
【0089】図3は補正演算回路5の構成を示してお
り、この部分で前記(3)式で示される補正電圧を算出
する。図3に示すように、補正演算回路5は、ラインメ
モリA51、ルックアップテーブル(LUT)52、加
算器53、ラインメモリB54および比較器55を備え
ている。
【0090】ラインメモリA51とLUT52では、相
前後する1水平走査期間の演算データの変化に応じた補
正量の2乗値(Vi2)を出力する。まず、直交変換回
路4から出力される演算データS401は、ラインメモ
リA51に入力され、1水平走査期間保持される。LU
T52には順次入力される演算データS401とライン
メモリAに保持されている1水平走査期間前の演算デー
タS510が入力され、あらかじめ設けておいた実効電
圧値の損得表に基づく補正量の2乗値S520を加算器
53に出力する。
【0091】図4は、実際に印加されるデータ電圧波形
を示す図であり、初期電位Vaから1水平走査期間後に
電位Vbに変化する様子を表している。ここで、斜線部
は波形鈍りを考慮した実際の電圧波形と理想状態の電圧
波形とで生じる実効電圧値の差を示している。
【0092】このとき、波形鈍りを考慮した電圧波形は
下記(4)式で記述できる。
【0093】
【数4】
【0094】ゆえに、斜線部で示される実効電圧値は下
記(5)式で算出できる。
【0095】
【数5】
【0096】ここで、τは時定数であり、電極の抵抗成
分と液晶層の容量成分などによって定まる値である。ま
た、tは電位がVaから変化し始めるタイミングを0と
したときの時間である。
【0097】表2は、上記(5)式によって求めた実効
電圧値の損得表であり、4本の行電極を同時選択駆動し
た場合に取り得るすべての状態を示している。ここで、
表中の+値は理想状態と比べて実効電圧値が減少するた
め、その値を加算することを意味し、逆に、−値は理想
状態と比べて実効電圧値が増加するため、その値を減算
することを意味している。
【0098】表2より、相前後する1水平走査期間の演
算データの変化に応じた補正量は、それぞれ比例関係を
保っており、下記表2の各要素が下記に示すKに比例し
ている。 Tが定数であるとすると、下記表2の各要素
は√(τ)に比例する。
【0099】
【表2】
【0100】ここで、表中において、K= √(τ/
(2T ))である。また、Tは電位変化後のデータ保
持期間で、本実施形態の場合1水平走査期間である。
【0101】LUT52は、表2に基づく補正量の2乗
値を出力するように、ROMあるいはロジック回路で構
成されており、その真理値表の一例を表3に示す。
【0102】
【表3】
【0103】表2と同様に、表3中の+値は理想状態と
比べて実効電圧値が減少するため、その値を加算するこ
とを意味し、逆に、−値は理想状態と比べて実効電圧値
が増加するため、その値を減算することを意味してい
る。また、0は実効電圧値の増減がないことを意味す
る。
【0104】加算器53とラインメモリB54では、L
UT52から出力される1水平走査期間毎の補正量の2
乗値を、補正処理期間から補正処理期間までの一定期間
分加算あるいは減算し、その結果を保持する。そして、
補正処理期間毎に、そのときの補正量の2乗値の合計値
S530、すなわち、そのときラインメモリB54に保
持されている値を比較器55に出力する。
【0105】比較器55は、入力される補正量の2乗値
の合計値S530を、最終的に出力されるデータ電圧の
数に応じて、数段階に場合分けを行う。たとえば、4本
の行電極を同時選択駆動する場合には、補正電圧を印
加しない、±Vcを印加する、±2Vcを印加する
というように3段階に場合分けを行う。
【0106】表4に、場合分けの一例を示す。ここで、
補正量の2乗値の合計値S530の開平計算を行う必要
があるが、ロジック回路では開平計算を行わず、3段階
に場合分けするしきい値を12:22とすることで相当の
処理を行うようにしている。また、このとき、直流成分
が液晶パネルにかからないように適当に補正電圧の極性
が反転される。
【0107】本実施形態では、4ライン選択駆動方式が
用いられている。このため、データ電圧は、走査信号の
非選電圧レベルに対して−2V、−V、0、+V、+2
Vの5値を取り得る。補正電圧もこれらのレベルを用い
る。+側でも−側でもどちらに補正電圧を加えても、補
正電圧の絶対値が等しければ、補正電圧の実効値は等し
くなる。このため、補正の種類は、0、±V、±2Vの
3段階となる。
【0108】データ電圧波形の変化に応じてメモリに貯
えられていく補正量のデータは、必要な実効値の2乗な
ので(実効値の増減分そのものを単純に加えていくと適
正な補正量とならない)、実際の補正電圧レベルは、補
正量データを開平計算して求める必要がある。
【0109】しかし、補正電圧±Vに対応する補正量デ
ータをSとすれば、開平計算して求めた補正電圧レベル
の絶対値が0〜Vとなるときには補正量データは0〜S
となり、補正電圧レベルがV〜2Vとなるときには補正
量データはS〜4Sとなり、補正電圧レベルが2V〜と
なるときには補正量データは4S〜となる。つまり、S
と4Sをしきい値として使い、補正量データが0〜Sの
とき補正電圧レベルが0であり、S〜4Sのとき補正電
圧レベルがVであり、4S〜のとき補正電圧レベルが2
Vであるというように対応させれば、補正量データをわ
ざわざ開平計算して補正電圧レベルを求めなくても、補
正量データそのものを補正電圧レベルの判定基準として
使うことができる。
【0110】
【表4】
【0111】この場合分けを行なった後、ラインメモリ
B54には、場合分けを行う前の値から場合分けに用い
たしきい値(Sあるいは4×S)を差し引いた値をセッ
トして、以後、同様に補正処理を繰り返す。
【0112】このように、1回の補正処理期間では3段
階の補正しかできず、誤差分として残る補正量が生じる
が、その値を次の補正処理期間に繰り越して演算するこ
とで、総補正量の精度を向上させることができる。
【0113】セレクタ回路6には、直交変換回路4から
出力される演算データS401と、補正演算回路5から
出力される補正データS501が入力される。ここで、
補正処理期間に応じて、列ドライバ群8に出力されるデ
ータS601が切り換えられる。
【0114】図5は、本実施形態によるデータ電圧波形
の一例を示すものであり、図10Aに示す実際のデータ
電圧波形に、補正電圧を印加した様子を説明する図であ
る。
【0115】上述したように、図10Aは、図9上の列
電極X1およびX2の実際の印加波形を示しており、表
示パターンの違いによって、各列電極毎に印加されるデ
ータ電圧波形の鈍りに差が生じている。その結果、図9
に示すように、同じ点灯状態を行なう場合でも、データ
電圧波形の鈍りが大きい列電極X1上の画素P1は、デ
ータ電圧波形の鈍りが小さい列電極X2上の画素P2に
比べて、透過率が低下して暗くなるクロストークが生じ
る傾向が強い。
【0116】一方、図5は、図9に示すような列電極X
1およびX2に印加される実際の印加波形を示してい
る。図5では、一定水平走査期間毎に補正処理期間が設
定されており、この補正処理期間内に、補正電圧が印加
される。このとき、データ電圧波形の鈍りが大きい列電
極X1に対しては、補正電圧の量を多くし、データ電圧
波形の鈍りが小さい列電極X2に対しては、補正電圧の
量を少なくしている。これにより、各列電極に印加され
る実効電圧値をほぼ等しくすることができる。
【0117】従って、本実施形態では、図9に示すよう
なデータ電圧波形の鈍りの差によるクロストークを解消
することができる。なお、液晶パネルの電極の抵抗成分
や液晶層の容量成分に比例する補正量の絶対量を、補正
電圧印加期間の幅を調整することで、より精度よく合わ
せることができる。
【0118】また、本実施形態では、1フレーム内に補
正処理期間が複数回設けられている。このため、1フレ
ーム内に補正処理期間を1回設ける場合に比べて、補正
処理期間と補正処理期間との間の期間が短くなり、1度
の補正処理期間に行う補正の量も少なくなる。よって、
メモリに保持しておかなければならない補正量のデータ
のビット数を少なくすることができる。このため、本実
施形態では、回路規模を小さくすることができ、コスト
削減につながる。なお、1フレーム内に補正処理期間を
1回設ける場合、1度の補正処理期間に行う補正の量が
多くなり、メモリに保持しておかなければならない補正
量のデータのビット数が多くなる。このため、メモリの
コストが割高になる。
【0119】また、1フレーム内に補正処理期間が複数
存在する場合、複数回データを補正することができ、こ
のため補正の精度を上げることができる。逆に、1フレ
ーム内に補正処理期間が1回存在する場合、補正の精度
を上げることが難しい。
【0120】以上のように構成される液晶表示装置10
0において、上下各画面の行電極数Nが300本、列電
極数Mが2400本(=800本×RGB)、しきい値
電圧2.3V、および応答速度(τr+τd)150m
sであるカラー液晶パネルを用いて実験を行った。な
お、同時選択駆動する行電極を4本とし、38水平走査
期間毎に1水平走査期間の補正処理期間を設け、補正処
理期間の約1/3を実際の補正電圧印加期間とした。そ
の結果、これまで列電極毎の波形鈍りの差によって生じ
ていた、表示パターンに依存するクロストークを大幅に
低減することができた。さらに、液晶パネルの特性に応
じて、補正処理期間の周期、LUTの値、補正電圧を場
合分けするしきい値、補正電圧の印加期間などを最適化
することにより、補正精度をより高いものにすることが
できた。
【0121】(実施形態2)実施形態2では、実施形態
1に比べてさらに回路規模を縮小して、同等の効果が得
られる構成について説明する。
【0122】以下の表5から表8はいずれも補正演算回
路5におけるLUT52である。
【0123】
【表5】
【0124】
【表6】
【0125】
【表7】
【0126】
【表8】
【0127】ここで、表5から表8の4つのLUTは、
実施形態1の表3に示したLUTを4フレームに分散し
たものであり、各行列要素の4フレーム分の合計値は表
3の各行列要素の値としている。このように、フレーム
毎に参照するLUTを切り換えることにより、補正演算
回路5におけるLUT52のビット数を2ビット分削減
することができ、さらに、それ以降の加算器53、ライ
ンメモリB54、比較器55での処理も同様に2ビット
分削減することができる。
【0128】よってこれらの部分の回路規模が縮小で
き、コストを削減することができる。また、LUTを数
フレームに分ける仕方は数多くあり、その中の一例とし
て、表5から表8は我々が実験を行った中では最善のも
のを表している。実施形態2においても、実施形態1と
同様の効果が得られる。
【0129】本発明の液晶表示装置の一例を、実施形態
1および実施形態2を用いて上述したが、本発明の構成
は、これらの実施形態に限定されるものではなく、たと
えば、補正演算回路内部に2系統のラインメモリを追加
したが、フレームメモリを共用して、同様の処理を行う
構成としても構わない。
【0130】さらに、本発明は、フレーム間引きによる
階調表示を含む2階調表示のみ可能な液晶表示装置のみ
でなく、パルス幅変調あるいは振幅変調などのあらゆる
階調処理の場合であってもデータ電圧波形の変化に起因
するクロストークに対しては有効に適用可能である。
【0131】なお、データ電圧波形の変化に起因するク
ロストークとして、波形鈍りによって生じるものと、行
電極側への誘導歪みによって生じるものがある。本実施
形態では、前者を例に挙げて説明したが、後者に対して
も同様に適用でき、両者が複合するような場合にも適用
可能である。
【0132】また、ここでは、複数ライン同時選択駆動
方式を採用した液晶表示装置に対して、本発明を適用し
たが、従来の線順次駆動方式を採用した液晶表示装置に
対しても有効に適用可能である。
【0133】
【発明の効果】以上のように、本発明においては、液晶
パネルに印加されるデータ電圧波形が、表示パターンに
より変化する場合に、各列電極毎に印加される電圧波形
の変化に起因する実効電圧値の増減量を補正する手段を
備えているので、表示晶位を著しく損なうクロストーク
を大幅に低減できる液晶表示装置を実現することができ
る。また、本発明においては、補正処理後のデータ電圧
波形が本来の理想的な電圧波形と実効値が等しくなる様
に補正を行うので、従来のクロストーク低減方式に比べ
て、コントラスト比の向上を図れる。
【図面の簡単な説明】
【図1】本発明における液晶表示装置の一例を示す図で
ある。
【図2A】フレームメモリに表示データを書き込むタイ
ミングを示す図である。
【図2B】表示データをフレームメモリから読み出すタ
イミングを示す図である。
【図3】本発明における補正演算回路の一例を示す図で
ある。
【図4】データ電圧の波形鈍り示す図である。
【図5】データ電圧波形の一例を示す図である。
【図6】従来の液晶表示装置を示す図である。
【図7A】フレームメモリに表示データを書き込むタイ
ミングを示す図である。
【図7B】表示データをフレームメモリから読み出すタ
イミングを示す図である。
【図8】直交演算回路を示す図である。
【図9】データ電圧の波形鈍りに起因するクロストーク
が発生する表示パターンを示す図である。
【図10A】実際のデータ電圧波形の一例を示した図で
ある。
【図10B】理想状態のデータ電圧波形の一例を示した
図である。
【符号の説明】
1 タイミング制御回路 1’ タイミング制御回路 2 フレームメモリ 2’ フレームメモリ 3 直交行列発生器 4 直交変換回路 5 補正演算回路 51 ラインメモリA 52 LUT 53 加算器 54 ラインメモリB 55 比較器 6 セレクタ回路 7 行ドライバ群 8U 上画面用列ドライバ群 8U−1、8U−2、8U−X 上画面用列ドライバ 8L 下画面用列ドライバ群 8L−1、8L−2、8L−X 下画面用列ドライバ 9 液晶パネル 91 行電極 92 列電極 100 液晶表示装置 100’液晶表示装置
───────────────────────────────────────────────────── フロントページの続き (72)発明者 谷口 弘毅 大阪府大阪市阿倍野区長池町22番22号 シャープ株式会社内 (56)参考文献 特開 平3−126986(JP,A) 特開 平3−210525(JP,A) 特開 平6−266317(JP,A) (58)調査した分野(Int.Cl.7,DB名) G02F 1/133 545 G09G 3/36

Claims (6)

    (57)【特許請求の範囲】
  1. 【請求項1】 走査信号が印加される複数の行電極と、 該複数の行電極にそれぞれ交差するように配置され、表
    示データ信号がそれぞれ印加される複数の列電極と、 該複数の行電極と該複数の列電極との間に挟持され、各
    行電極と各列電極との交差部において、交差する行電極
    および列電極の間に印加される実効電圧値に応答して表
    示を行う液晶層と、を有する液晶表示装置であって、 3つ以上の電圧レベルを有する表示データ信号から選択
    された1つの電圧レベルを表示データ信号として生成す
    る生成手段と、 該生成手段によって、各列電極それぞれに対して生成さ
    れた表示データ信号を、各列電極に印加する印加手段
    と、 該列電極に対する表示データ信号の電圧レベルと実際に
    列電極に印加される実効電圧との差である第1電圧を、
    表示データ信号の実効電圧と所定信号の実効電圧の差に
    基づいて生成し、生成された第1電圧に基づいて、各列
    電極に印加する補正電圧を生成する補正手段とを備え、 前記印加手段は、該補正手段にて生成された各列電極の
    補正電圧を、所定の列電極に印加することを特徴とする
    液晶表示装置。
  2. 【請求項2】 走査信号が印加される複数の行電極と、 該複数の行電極にそれぞれ交差するように配置され、表
    示データ信号がそれぞれ印加される複数の列電極と、 該複数の行電極と該複数の列電極との間に挟持され、各
    行電極と各列電極との交差部において、交差する行電極
    および列電極の間に印加される実効電圧値に応答して表
    示を行う液晶層と、を有する液晶表示装置であって、複数の列電極の1つに印加される電圧の波形の変化に起
    因して増減する実効電圧を補正するための補正電圧を生
    成する 補正手段と、 1フレーム期間に、該表示データ信号の電圧と該補正電
    圧とを所定の列電極に印加する印加手段と、 をさらに備えた液晶表示装置。
  3. 【請求項3】 前記補正電圧を印加する第1補正処理期
    間に生ずる、前記第1電圧と前記補正電圧との差分を、
    該第1補正処理期間の次の第2補正処理期間に、補正電
    圧にオフセットして加減算するオフセット手段をさらに
    備えた請求項1に記載の液晶表示装置。
  4. 【請求項4】 前記補正手段は、複数の異なる補正電圧
    計算手段と、前記補正処理期間毎に該複数の補正電圧計
    算手段の1つを選択する選択手段とを有する請求項1に
    記載の液晶表示装置。
  5. 【請求項5】 前記補正電圧が複数の電圧レベルを有
    し、前記表示データ信号の電圧が該複数の電圧レベルを
    有する請求項2に記載の液晶表示装置。
  6. 【請求項6】 前記印加手段は、所定の期間の間、前記
    補正電圧を前記複数の列電極の1つに印加する請求項1
    または2に記載の液晶表示装置。
JP20815097A 1997-08-01 1997-08-01 液晶表示装置および液晶表示装置の駆動方法 Expired - Fee Related JP3335560B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP20815097A JP3335560B2 (ja) 1997-08-01 1997-08-01 液晶表示装置および液晶表示装置の駆動方法
TW087112565A TW482923B (en) 1997-08-01 1998-07-30 Liquid crystal display device
US09/126,619 US6320562B1 (en) 1997-08-01 1998-07-31 Liquid crystal display device
KR1019980031438A KR100299637B1 (ko) 1997-08-01 1998-08-01 액정표시장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP20815097A JP3335560B2 (ja) 1997-08-01 1997-08-01 液晶表示装置および液晶表示装置の駆動方法

Publications (2)

Publication Number Publication Date
JPH1152326A JPH1152326A (ja) 1999-02-26
JP3335560B2 true JP3335560B2 (ja) 2002-10-21

Family

ID=16551477

Family Applications (1)

Application Number Title Priority Date Filing Date
JP20815097A Expired - Fee Related JP3335560B2 (ja) 1997-08-01 1997-08-01 液晶表示装置および液晶表示装置の駆動方法

Country Status (4)

Country Link
US (1) US6320562B1 (ja)
JP (1) JP3335560B2 (ja)
KR (1) KR100299637B1 (ja)
TW (1) TW482923B (ja)

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6927765B1 (en) * 1998-11-17 2005-08-09 Minolta Co., Ltd. Liquid crystal display device and driving method thereof
JP3379491B2 (ja) * 1999-10-22 2003-02-24 日本電気株式会社 液晶表示装置
JP2001166280A (ja) * 1999-12-10 2001-06-22 Nec Corp 液晶表示装置の駆動方法
JP3895897B2 (ja) * 1999-12-22 2007-03-22 Nec液晶テクノロジー株式会社 アクティブマトリックス型表示装置
JP2001188515A (ja) 1999-12-27 2001-07-10 Sharp Corp 液晶表示装置およびその駆動方法
JP2001215916A (ja) * 2000-02-03 2001-08-10 Kawasaki Steel Corp 画像処理装置及び液晶表示装置
JP3807205B2 (ja) * 2000-07-31 2006-08-09 富士ゼロックス株式会社 コレステリック液晶表示装置
US7248241B2 (en) * 2000-08-01 2007-07-24 Hannstar Display Corp. Method and apparatus for dynamic gray level switching
KR100375349B1 (ko) * 2000-08-04 2003-03-08 삼성에스디아이 주식회사 다중 데이타 전극을 갖는 메트릭스형 평판 표시 패널 및그 구동 방법
TW522374B (en) * 2000-08-08 2003-03-01 Semiconductor Energy Lab Electro-optical device and driving method of the same
JP2002229525A (ja) * 2001-02-02 2002-08-16 Nec Corp 液晶表示装置の信号線駆動回路及び信号線駆動方法
EP1396838A4 (en) * 2001-06-13 2008-04-30 Kawasaki Microelectronics Inc EASY DRIVE PROCESS AND EASY CONTROL DEVICE FOR MATRIX LIQUID CRYSTALS
TW538403B (en) * 2001-07-25 2003-06-21 Chi Mei Electronic Corp Signal processing method and its application
KR100769168B1 (ko) * 2001-09-04 2007-10-23 엘지.필립스 엘시디 주식회사 액정표시장치의 구동방법 및 장치
KR100769169B1 (ko) * 2001-09-04 2007-10-23 엘지.필립스 엘시디 주식회사 액정표시장치의 구동방법 및 장치
US7046222B2 (en) * 2001-12-18 2006-05-16 Leadis Technology, Inc. Single-scan driver for OLED display
JP2004020657A (ja) * 2002-06-12 2004-01-22 Nec Viewtechnology Ltd 液晶表示装置、及び該液晶表示装置における液晶パネルの駆動方法
JP4275434B2 (ja) * 2002-07-01 2009-06-10 シャープ株式会社 液晶表示装置、およびその駆動方法
JP3792246B2 (ja) * 2004-05-13 2006-07-05 シャープ株式会社 クロストーク解消回路、液晶表示装置、及び表示制御方法
TWI295051B (en) * 2005-07-22 2008-03-21 Sunplus Technology Co Ltd Source driver circuit and driving method for liquid crystal display device
WO2012067073A1 (ja) 2010-11-19 2012-05-24 シャープ株式会社 データ転送回路、データ転送方法、表示装置、ホスト側装置、および電子機器
TWI662524B (zh) * 2018-01-15 2019-06-11 友達光電股份有限公司 顯示裝置及顯示面板的灰階補償方法
CN111787298B (zh) * 2020-07-14 2021-06-04 深圳创维-Rgb电子有限公司 液晶显示设备的画质补偿方法、装置以及终端设备

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03210525A (ja) 1990-01-16 1991-09-13 Seiko Epson Corp 液晶パネルの駆動方法
DE68922197T2 (de) * 1988-12-23 1995-08-10 Fujitsu Ltd Methode und Vorrichtung zum Betrieb einer Flüssigkristallanzeige.
JPH04276794A (ja) 1991-03-04 1992-10-01 Toshiba Corp 液晶表示装置
JPH0546127A (ja) 1991-08-16 1993-02-26 Asahi Glass Co Ltd 液晶表示素子の駆動法
JPH05333315A (ja) 1992-06-03 1993-12-17 Sharp Corp 液晶駆動方式
TW225025B (ja) * 1992-10-09 1994-06-11 Tektronix Inc
JP3338135B2 (ja) 1992-11-30 2002-10-28 三洋電機株式会社 液晶表示装置
WO1994023415A1 (en) * 1993-04-05 1994-10-13 Cirrus Logic, Inc. System for compensating crosstalk in lcds
JPH06291848A (ja) 1993-04-05 1994-10-18 Fujitsu Ltd ディジタル多機能電話機のランプオンオフシステム
EP0622772B1 (en) * 1993-04-30 1998-06-24 International Business Machines Corporation Method and apparatus for eliminating crosstalk in active matrix liquid crystal displays
JPH07120147A (ja) 1993-10-29 1995-05-12 Himu Kenkyusho:Kk 樹脂粘土、紙粘土用オーブン
JP3210525B2 (ja) 1994-05-17 2001-09-17 旭エンジニアリング株式会社 配管接続装置
JPH08115060A (ja) 1994-10-14 1996-05-07 Sharp Corp 表示装置の駆動回路及び液晶表示装置
JP3196998B2 (ja) 1995-04-24 2001-08-06 シャープ株式会社 液晶表示装置

Also Published As

Publication number Publication date
KR100299637B1 (ko) 2001-09-06
US6320562B1 (en) 2001-11-20
TW482923B (en) 2002-04-11
KR19990023297A (ko) 1999-03-25
JPH1152326A (ja) 1999-02-26

Similar Documents

Publication Publication Date Title
JP3335560B2 (ja) 液晶表示装置および液晶表示装置の駆動方法
KR100246150B1 (ko) 액정 디스플레이 장치 및 그 구동 방법
US8537087B2 (en) Method and apparatus for driving liquid crystal display
US7030843B2 (en) Liquid crystal display with multi-frame inverting function and an apparatus and a method for driving the same
JP3882796B2 (ja) 電気光学装置、電気光学装置の駆動方法および電子機器
JPH08263015A (ja) メモリインターフェイス回路
KR20050111364A (ko) 액정표시장치와 그 구동방법
JPH08509818A (ja) 液晶表示装置における漏話補償方法及び装置
JP2001343941A (ja) 表示装置
JPH10133172A (ja) 単純マトリクス型表示装置の駆動回路
JP3196998B2 (ja) 液晶表示装置
US20080158125A1 (en) Liquid crystal display device
US6597335B2 (en) Liquid crystal display device and method for driving the same
WO1998002773A1 (fr) Dispositif d'affichage
KR100208107B1 (ko) 액정 표시 장치 및 그 구동 방법
JP2003005695A (ja) 表示装置および多階調表示方法
JPH09106267A (ja) 液晶表示装置及びその駆動方法
US6850251B1 (en) Control circuit and control method for display device
JPH0854601A (ja) アクティブマトリクス型液晶表示装置
EP1914710B1 (en) Display device
US6919876B1 (en) Driving method and driving device for a display device
JPH08136892A (ja) 液晶表示装置
JP3871088B2 (ja) 単純マトリックス液晶表示装置の駆動方法
JP3415965B2 (ja) 画像表示装置の駆動方法
JPH1152922A (ja) 液晶表示装置

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20020723

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20070802

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080802

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080802

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090802

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090802

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100802

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110802

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110802

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120802

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120802

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130802

Year of fee payment: 11

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: R3D04

LAPS Cancellation because of no payment of annual fees