WO2012137886A1 - 表示装置、および表示装置の駆動方法 - Google Patents

表示装置、および表示装置の駆動方法 Download PDF

Info

Publication number
WO2012137886A1
WO2012137886A1 PCT/JP2012/059414 JP2012059414W WO2012137886A1 WO 2012137886 A1 WO2012137886 A1 WO 2012137886A1 JP 2012059414 W JP2012059414 W JP 2012059414W WO 2012137886 A1 WO2012137886 A1 WO 2012137886A1
Authority
WO
WIPO (PCT)
Prior art keywords
voltage
signal line
data signal
circuit
display device
Prior art date
Application number
PCT/JP2012/059414
Other languages
English (en)
French (fr)
Inventor
淳 中田
正樹 植畑
齊藤 浩二
正実 尾崎
柳 俊洋
Original Assignee
シャープ株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by シャープ株式会社 filed Critical シャープ株式会社
Priority to US14/009,962 priority Critical patent/US9437154B2/en
Publication of WO2012137886A1 publication Critical patent/WO2012137886A1/ja

Links

Images

Classifications

    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611Control of matrices with row and column drivers
    • G09G3/3696Generation of voltages supplied to electrode drivers
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611Control of matrices with row and column drivers
    • G09G3/3685Details of drivers for data electrodes
    • G09G3/3688Details of drivers for data electrodes suitable for active matrices only
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02Details of power systems and of start or stop of display operation
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/04Display protection
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/04Display protection
    • G09G2330/045Protection against panel overheating

Definitions

  • the present invention relates to a display device including a plurality of data signal line driving circuits and a driving method thereof.
  • Patent Document 1 discloses a liquid crystal display device that realizes low power consumption and low cost by reducing the number of inputs of an LCD driver.
  • FIG. 17 is a diagram illustrating a schematic configuration of the liquid crystal display device disclosed in Patent Document 1
  • FIG. 18 is a diagram illustrating an internal configuration of the source driver IC 20 (data signal line driving circuit).
  • the source driver 7 includes a plurality of source driver ICs 20 mounted on the same substrate as the liquid crystal cell 2 and cascade-connected using signal lines.
  • Japanese Patent Publication Japanese Patent Laid-Open No. 2001-174843 (published on June 29, 2001)”
  • an abnormality occurs in the input voltage input to the data signal line driving circuit (source driver IC 20 in FIG. 18) or the driving voltage necessary for driving the data signal line driving circuit.
  • the operation of the data signal line drive circuit in which an abnormality has occurred stops, but the operation of other data signal line drive circuits does not stop because the voltage continues to be supplied.
  • the above input voltage or drive voltage abnormality is caused by, for example, a case where the input voltage drops when battery driving is performed, or a large current flows when a short circuit occurs in each drive circuit or internal circuit of the display panel. There may be cases where the voltage or drive voltage drops or rises.
  • an overcurrent flows through the data signal line driving circuit that continues to operate, and serious problems such as heat generation, smoke generation, and ignition occur.
  • the present invention has been made in view of the above problems, and an object of the present invention is to provide an external voltage or data signal line driving input to the data signal line driving circuit in a display device including a plurality of data signal line driving circuits. It is an object of the present invention to provide a display device and a driving method thereof that can safely stop all data signal line driving circuits when an abnormality occurs in a driving voltage necessary for driving the circuit.
  • a display device comprising a plurality of data signal line drive circuits, Corresponding to each of the plurality of data signal line driving circuits, voltage generating means for generating a driving voltage necessary for driving the data signal line driving circuit based on an external voltage input from the outside, and the external Voltage determination means for determining whether or not the voltage level of at least one of the voltage and the drive voltage satisfies a preset allowable voltage range; and When at least one of the plurality of voltage determination means determines that the voltage level does not satisfy the allowable voltage range, the operation of the voltage generation means corresponding to all the data signal line driving circuits is performed. It is characterized by being stopped.
  • the voltage determination means includes (1) a determination circuit that detects (determines) a decrease or an increase in the external voltage, and a determination circuit that detects (determines) a decrease or an increase in the drive voltage.
  • Configuration for detecting (determining) an abnormality in one or both of the drive voltages (2) Configuration for detecting (determining) an external voltage abnormality only with a determination circuit that detects (determines) a decrease or increase in external voltage (3)
  • a configuration that includes only a determination circuit that detects (determines) a decrease or an increase in drive voltage and detects (determines) an abnormality in the drive voltage is included.
  • the voltage generation means of all the data signal line drive circuits When an abnormality (voltage drop or voltage rise) occurs in either the external voltage or the drive voltage in a certain data signal line drive circuit, the voltage generation means of all the data signal line drive circuits The operation is stopped. That is, all the data signal line drive circuits can be safely stopped. Therefore, since it is possible to prevent the external voltage from being continuously supplied to the normal data signal line driving circuit and to continuously generate the driving voltage as in the prior art, problems such as heat generation and ignition do not occur.
  • a driving method of a display device including a plurality of data signal line driving circuits, Corresponding to each of the plurality of data signal line driving circuits, a voltage generating step for generating a driving voltage necessary for driving the data signal line driving circuit based on an external voltage input from the outside, and the external A voltage determination step of determining whether or not a voltage level of at least one of the voltage and the drive voltage satisfies a preset allowable voltage range, In at least one of the plurality of data signal line drive circuits, when it is determined that the voltage level does not satisfy the allowable voltage range, the operation of the voltage generation step in all the data signal line drive circuits is performed. It is characterized by being stopped.
  • the display device when at least one of the plurality of voltage determination units determines that the voltage level does not satisfy the allowable voltage range, all the data signals are displayed. In this configuration, the operation of the voltage generating means corresponding to the line driving circuit is stopped.
  • the display device driving method when at least one of the plurality of data signal line driving circuits determines that the voltage level does not satisfy the allowable voltage range, In this configuration, the operation of the voltage generation step in the data signal line driving circuit is stopped.
  • FIG. 4 is a diagram showing a specific configuration of a data signal line driving circuit in the display device according to Embodiment 1.
  • FIG. 1 is a diagram illustrating an overall configuration of a display device according to Embodiment 1.
  • FIG. 4 is a diagram showing a specific configuration of a control circuit in the display device according to Embodiment 1.
  • FIG. 4 is a graph showing an example of a relationship between an external voltage A and a first lower limit value and a relationship between a drive voltage and a second lower limit value in the display device according to the first embodiment.
  • 4 is a diagram showing a specific configuration of a control circuit in the display device according to Embodiment 1.
  • FIG. 6 is a diagram showing a configuration of a display device according to a first modification of the first embodiment.
  • FIG. 6 is a diagram showing a configuration of a display device according to a second modification of the first embodiment.
  • FIG. 6 is a diagram showing a configuration of a display device according to Modification 3 of Embodiment 1.
  • FIG. 6 is a diagram showing a configuration of a display device according to a fourth modification of the first embodiment.
  • FIG. 10 is a diagram showing a configuration of a display device according to a fifth modification of the first embodiment.
  • FIG. 10 is a diagram illustrating a specific configuration of a control circuit in a display device according to Modification Example 5.
  • 4 is a diagram showing a specific configuration of a voltage generation circuit in the display device according to Embodiment 1.
  • FIG. 1 is a diagram showing a specific configuration of a voltage generation circuit in the display device according to Embodiment 1.
  • FIG. 6 is a diagram showing a specific configuration of a data signal line driving circuit in a display device according to a second embodiment.
  • FIG. FIG. 11 is a diagram showing a configuration of a display device according to a sixth modification of the second embodiment.
  • FIG. 16 is a diagram illustrating a specific configuration of a control circuit in a display device according to modification example 6. It is a graph which shows the characteristic of TFT using an oxide semiconductor. It is a figure which shows schematic structure of the liquid crystal display device of patent document 1.
  • FIG. FIG. 18 is a diagram showing an internal configuration of a source driver IC in the liquid crystal display device shown in FIG. 17.
  • the display device of the present invention generally includes a plurality of data signal line driving circuits. For example, in a certain data signal line driving circuit, an external voltage input from the outside and for driving the data signal line driving circuit are provided. When at least one voltage level of the generated drive voltage does not satisfy the preset allowable voltage range, the operation of the voltage generation circuit in all the data signal line drive circuits is stopped.
  • FIG. 2 is a diagram illustrating an overall configuration of the display device 1.
  • the display device 1 includes a display panel 2, a scanning signal line drive circuit (gate driver) 4, a data signal line drive circuit (source driver) 6, a common electrode drive circuit 8, and a timing controller 10. ing.
  • the display panel 2 includes a screen composed of a plurality of pixels arranged in a matrix, and N scanning signal lines G (gate lines) for selecting and scanning the screen in a line-sequential manner.
  • M M is an arbitrary integer
  • data signal lines S source lines
  • the scanning signal line G and the data signal line S are orthogonal to each other.
  • a transistor thin film transistor, TFT
  • the transistor has a gate electrode connected to the scanning signal line G and a source electrode connected to the data signal line S.
  • the drain electrode is connected to the pixel electrode.
  • G (n) shown in FIG. 2 represents the n-th scanning signal line G (n is an arbitrary integer).
  • G (1), G (2), and G (3) represent the first, second, and third scanning signal lines G, respectively.
  • S (i) represents the i-th data signal line S (i is an arbitrary integer).
  • S (1), S (2), and S (3) represent the first, second, and third data signal lines S, respectively.
  • the scanning signal line drive circuit 4 scans each scanning signal line G line-sequentially from the top to the bottom of the screen. At this time, for each scanning signal line G, a rectangular wave for turning on a transistor provided in the pixel and connected to the pixel electrode is output. Thereby, the pixels for one row in the screen are selected.
  • the timing controller 10 generates a reference signal for each circuit to operate in synchronism based on a synchronization signal (clock signal Dotclk, vertical synchronization signal Vsync, horizontal synchronization signal Hsync) input from an external control unit. Output for. Specifically, a gate start pulse signal and a gate clock signal are output to the scanning signal line drive circuit 4, and a source start pulse signal, a source latch strobe signal, and a source clock are output to the data signal line drive circuit 6. Output a signal.
  • the timing controller 10 receives a digital video signal (video signal) representing an image to be displayed from an external control unit, and generates a digital image signal as a signal for displaying the image represented by the video signal on the display unit. And output to the data signal line driving circuit 6.
  • the data signal line driving circuit 6 calculates the value of the voltage to be output to each pixel for the selected row from the input digital image signal, and the voltage (image data) of that value is output to each data signal line. Output to S. Thus, image data is supplied to each pixel on the selected scanning signal line G.
  • the display device 1 includes a common electrode (not shown) provided for each pixel in the screen.
  • the common electrode driving circuit 8 outputs a predetermined common voltage for driving the common electrode to the common electrode based on a signal input from the timing controller 10.
  • the scanning signal line driving circuit 4 starts scanning the display panel 2 with the gate start pulse signal received from the timing controller 10 as a cue, and sequentially applies a selection voltage to each scanning signal line G according to the gate clock signal.
  • the data signal line drive circuit 6 stores the image data of each pixel in a register according to the source clock signal, and each data signal of the display panel 2 according to the next source latch strobe signal. Image data is written to the line S.
  • a power supply unit (not shown) is provided in the external control unit, and a voltage necessary to operate each circuit in the display device 1 is supplied from the power supply unit. That is, the display device 1 includes a so-called analog power supply voltage (hereinafter referred to as an external voltage A), which is a source for generating a power supply voltage necessary in the data signal line driving circuit, from the power supply unit, and a data signal.
  • a so-called logic power supply voltage hereinafter referred to as an external voltage B
  • the external voltage B may be generated in the display device based on the external voltage A supplied from the control unit. Therefore, in FIG. 2, only the external voltage A supplied to the data signal line driving circuit 6 is shown for convenience.
  • FIG. 1 is a block diagram showing a specific configuration of the data signal line driving circuit 6.
  • the detailed configuration of the data signal line driving circuit 6 will be described with reference to FIG.
  • the data signal line drive circuit 6 is composed of a plurality of data signal line drive circuits 6a, 6b, 6c,..., And each data signal line drive circuit 6a, 6b, 6c,. It is provided corresponding to. For example, when the display device 1 is provided with three data signal line drive circuits 6a, 6b, and 6c, each of the data signal line drive circuits 6a, 6b, and 6c has M data signal lines. M / 3 are connected at a time. Each of the data signal line drive circuits 6a, 6b, 6c can be driven individually.
  • the display device 1 is provided with three data signal line drive circuits 6a, 6b, 6c will be described. Since the data signal line drive circuits 6a, 6b, and 6c have the same configuration, the data signal line drive circuit 6a will be mainly described as an example.
  • the data signal line drive circuit 6a includes a voltage generation circuit (power generation circuit, voltage generation means) 61a, an output amplifier circuit 62a, and a control circuit 60a.
  • the control circuit 60a includes a voltage determination circuit ( A voltage determination means) 63a and a safety control circuit (safety control means) 64a.
  • the voltage generation circuit 61a receives the external voltage A input from the power supply unit of the external control unit, and generates a voltage (drive voltage) necessary for the output amplifier circuit 62a based on the external voltage A. For example, an external voltage A of 3.3V is received and a driving voltage of 5.0V is generated. The generated drive voltage is input to the output amplifier circuit 62a and the voltage determination circuit 63a.
  • the drive voltage generated in the voltage generation circuit 61a includes gate voltages (Vgh, Vgl) used in the scanning signal line drive circuit 4.
  • the output amplifier circuit 62a includes a plurality of analog amplifier blocks (not shown), and one analog amplifier block is connected to one data signal line S. Each analog amplifier block outputs a data signal to each data signal line S.
  • the voltage determination circuit 63a receives the external voltage A input from the power supply unit of the external control unit and the drive voltage generated in the voltage generation circuit 61a. Then, the voltage determination circuit 63a compares the external voltage A with a preset first allowable voltage range, and determines whether or not the external voltage A satisfies the first allowable voltage range (first determination process). I do. The voltage determination circuit 63a compares the drive voltage with a preset second allowable voltage range and performs a process for determining whether the drive voltage satisfies the second allowable voltage range (second determination process). .
  • the voltage determination circuit 63a includes a first determination circuit h1 that performs the first determination process (see FIGS. 3 and 4 to be described later) and a second determination circuit h2 that performs the second determination process (see FIGS. 3 and 3 to be described later). 4))).
  • the voltage determination circuit 63a of the display device 1 performs at least one of the first determination process and the second determination process. (1) In the case of a configuration that detects (determines) one or both of the external voltage A and the drive voltage, both the first determination circuit h1 and the second determination circuit h2 are provided, (2) In the case of a configuration for detecting (determining) an abnormality only in the external voltage A, it includes only the first determination circuit h1. (3) In the case of a configuration that detects (determines) an abnormality of only the drive voltage, it can be configured to include only the second determination circuit h2.
  • the voltage determination circuit 63a includes both the first determination circuit h1 and the second determination circuit h2, and detects an abnormality in one or both of the external voltage A and the drive voltage.
  • the configuration to be determined will be described.
  • an abnormality in the power supply voltage in the data signal line drive circuit 6a can be detected. Details of the voltage determination circuit 63a will be described later.
  • a lower limit value (lower limit voltage level) and an upper limit value (upper limit voltage level) are individually set. That is, the external voltage A is determined to be normal when the voltage level is in the range from the first lower limit value to the first upper limit value (first allowable voltage range), and abnormal when the voltage level is outside the first allowable voltage range. It is determined.
  • the drive voltage is determined to be normal when the voltage level is in the range from the second lower limit value to the second upper limit value (second allowable voltage range), and abnormal when it is out of the second allowable voltage range. Determined.
  • the abnormality of the power supply voltage means, for example, a case where an abnormality occurs due to a decrease in the external voltage A when battery driving is performed, or when a short circuit occurs in each drive circuit and the internal circuit of the display panel.
  • the external voltage A or the drive voltage may be decreased or increased due to the flow of current, causing an abnormality.
  • the voltage determination circuit 63a detects an abnormality in the power supply voltage as described above, that is, at least one of the external voltage A and the drive voltage corresponds to a permissible voltage range (first permissible voltage range, second permissible voltage). If the range is not satisfied, a determination result to that effect is transmitted to the safety control circuit 64a.
  • the safety control circuit 64a performs processing for controlling driving of the voltage generation circuit 61a and the output amplifier circuit 62a. Upon receiving the determination result from the voltage determination circuit 63a, the safety control circuit 64a outputs stop signal information corresponding to the drive stop command to the voltage generation circuit 61a and the output amplifier circuit 62a. When receiving the stop signal information, the voltage generation circuit 61a stops the operation for generating the drive voltage and the operation for outputting the generated drive voltage. When receiving the stop signal information, the output amplifier circuit 62a stops the operation of outputting the data signal to the data signal line S.
  • the safety control circuit 64a when the safety control circuit 64a receives the determination result from the voltage determination circuit 63a, the safety controller circuit 64a further notifies the timing controller 10 of the voltage generation circuits 61b and 61c and the output amplifier circuits 62b and 62c in the data signal line drive circuits 6b and 6c. Stop start information for starting the operation stop process is transmitted.
  • the timing controller 10 includes a drive control unit 11 that controls operations of the data signal line drive circuits 6a, 6b, and 6c. Upon receiving the stop start information from the safety control circuit 64a, the drive control unit 11 stops the operation of the voltage generation circuits 61b and 61c and the output amplifier circuits 62b and 62c in the data signal line drive circuits 6b and 6c. Output information.
  • the safety control circuit 64b of the data signal line driving circuit 6b receives the stop signal information from the drive control unit 11, the safety control circuit 64b outputs the stop signal information to the voltage generation circuit 61b and the output amplifier circuit 62b.
  • the voltage generation circuit 61b stops the operation for generating the drive voltage and the operation for outputting the generated drive voltage.
  • the output amplifier circuit 62b stops the operation of outputting the data signal to the data signal line S.
  • the safety control circuit 64c of the data signal line drive circuit 6c receives the stop signal information from the drive control unit 11, it outputs the stop signal information to the voltage generation circuit 61c and the output amplifier circuit 62c.
  • the voltage generation circuit 61c stops the operation for generating the drive voltage and the operation for outputting the generated drive voltage.
  • the output amplifier circuit 62c stops the operation of outputting the data signal to the data signal line S.
  • the display device 1 when an abnormality (voltage drop or voltage rise) occurs in any of the external voltage A and the drive voltage in a certain data signal line drive circuit, all the data signal line drive circuits The operations of the voltage generation circuit and the output amplifier circuit are stopped. Therefore, it is possible to prevent the external voltage A from being continuously supplied to the normal data signal line driving circuit and generating the driving voltage as in the prior art, so that problems such as heat generation and ignition do not occur. .
  • the operation of only the voltage generation circuit may be stopped.
  • the operation of the data signal line driver circuit can be stopped and the circuit configuration can be simplified.
  • each of the voltage generation circuit and the voltage determination circuit provided corresponding to each data signal line driving circuit performs a voltage generation process and a voltage determination process.
  • at least two or more of the voltage generation circuits and voltage determination circuits may be configured to perform voltage generation processing and voltage determination processing. That is, a certain data signal line driving circuit may be configured not to perform the voltage generation process and the voltage determination process. Thereby, low power consumption can be realized.
  • the voltage level of at least one of the external voltage A and the drive voltage is set to the lower limit value (first lower limit value, first allowable voltage range, second allowable voltage range) of the corresponding allowable voltage range (first allowable voltage range, second allowable voltage range).
  • first lower limit value first allowable voltage range, second allowable voltage range
  • second allowable voltage range first allowable voltage range, second allowable voltage range
  • FIG. 3 is a diagram showing a specific configuration of the control circuit 60a.
  • the control circuit 60a includes the voltage determination circuit 63a and the safety control circuit 64a.
  • the voltage determination circuit 63a includes a first determination circuit h1 including a first comparison circuit c1, a second determination circuit h2 including a second comparison circuit c2, and a logic circuit (AND circuit).
  • the external voltage A is input to one terminal of the first comparison circuit c1, and the first lower limit value is input to the other terminal.
  • the drive voltage is input to one terminal of the second comparison circuit c2, and the second lower limit value is input to the other terminal.
  • Outputs of the first comparison circuit c1 and the second comparison circuit c2 are input to input terminals s1 and s2 of the AND circuit.
  • the first comparison circuit c1 outputs a High level signal (H level; “1”) when the external voltage A exceeds the first lower limit value, and Low when the external voltage A falls below the first lower limit value.
  • a level signal (L level; “0”) is output. Note that an L level (“0”) may be output when the external voltage A is lower than the first lower limit value for a predetermined period.
  • the second comparison circuit c2 outputs the H level (“1”) when the drive voltage exceeds the second lower limit value, and the L level (“0”) when the drive voltage falls below the second lower limit value. Output. Note that an L level (“0”) may be output when the drive voltage is below the second lower limit for a predetermined period.
  • the voltage determination circuit 63a determines whether or not the voltage level of at least one of the external voltage A and the drive voltage falls below a preset lower limit value, and the determination result (H level (“1”)). Alternatively, L level (“0”) is output.
  • FIG. 4 is a graph showing an example of the relationship between the external voltage A and the first lower limit value, and the relationship between the drive voltage and the second lower limit value.
  • the first lower limit value and the second lower limit value are individually set corresponding to each of the external voltage A and the drive voltage, and normally the relationship of external voltage A ⁇ drive voltage is established. Therefore, the first lower limit value ⁇ the second lower limit value is set.
  • This figure shows a state in which the external voltage A is below the first lower limit value and a state in which the drive voltage is below the second lower limit value.
  • the safety control circuit 64a includes a voltage generation circuit drive control unit d1 and an output amplifier circuit drive control unit d2.
  • the voltage generation circuit drive control unit d1 receives the L level (“0”) output signal (determination result) from the voltage determination circuit 63a
  • the voltage generation circuit drive control unit d1 generates the drive voltage generation operation and the generated drive voltage in the voltage generation circuit 61a. Stop the output operation.
  • the output amplifier circuit drive control unit d2 receives the L level (“0”) output signal (determination result) from the voltage determination circuit 63a
  • the output amplifier circuit drive control unit d2 outputs a data signal to the data signal line S in the output amplifier circuit 62a. Stop operation.
  • an abnormality voltage drop or voltage rise
  • the safety control circuit 64 a starts the timing controller 10 to stop the operation of the voltage generation circuits 61 b and 61 c and the output amplifier circuits 62 b and 62 c in the data signal line drive circuits 6 b and 6 c. Stop start information is transmitted.
  • the drive control unit 11 adds the voltage generation circuits 61b and 61c and the output amplifier circuit 62b to the safety control circuits 64b and 64c in the data signal line drive circuits 6b and 6c. , 62c, stop signal information for stopping the operation is output.
  • the safety control circuit 64b of the data signal line drive circuit 6b receives the stop signal information from the drive control unit 11 of the timing controller 10, the voltage generation circuit drive control unit d1 (not shown) in the safety control circuit 64b The operation of generating the drive voltage and the operation of outputting the generated drive voltage in the generation circuit 61b are stopped, and the output amplifier circuit drive control unit d2 (not shown) transmits data to the data signal line S in the output amplifier circuit 62b. Stop the signal output operation.
  • the safety control circuit 64c of the data signal line drive circuit 6c receives the stop signal information from the drive control unit 11 of the timing controller 10, the voltage generation circuit drive control unit d1 (not shown) in the safety control circuit 64c. However, the operation of generating the drive voltage and the operation of outputting the generated drive voltage in the voltage generation circuit 61c are stopped, and the output amplifier circuit drive control unit d2 (not shown) receives the data signal line in the output amplifier circuit 62c. The operation of outputting the data signal to S is stopped.
  • the drive controller 11 of the timing controller 10 may output stop signal information to the safety control circuit 64a of the data signal line drive circuit 6a.
  • the safety control circuit 64a reliably performs the stop process by performing the drive stop operation based on the stop signal information from the timing controller 10 in addition to the drive stop operation based on the determination result from the voltage determination circuit 63a. be able to.
  • the “first lower limit value” and the “second lower limit value” in FIG. 3 are the “first upper limit value” and the “second upper limit value”, respectively, at least one of the external voltage A and the drive voltage.
  • an upper limit value first upper limit value, second upper limit value
  • the first upper limit value and the second upper limit value are individually set corresponding to each of the external voltage A and the drive voltage, and normally, the relationship of the external voltage A ⁇ drive voltage is satisfied.
  • the first upper limit value is set to be less than the second upper limit value.
  • first lower limit value and second lower limit value are “first upper limit value” and “second upper limit value”, respectively, can also be applied to each voltage determination circuit 63a described later. it can.
  • control circuit 60a can be realized by the configuration shown in FIG.
  • the voltage determination circuit 63a in FIG. 5 includes a first determination circuit h1 including a first lower limit comparison circuit c11 and a first upper limit comparison circuit c12, and a second determination including a second lower limit comparison circuit c21 and a second upper limit comparison circuit c22.
  • a circuit h2 a first logic circuit (first AND circuit) r1, a second logic circuit (second AND circuit) r2, and a third logic circuit (third AND circuit) r3 are provided.
  • the external voltage A is input to one terminal of the first lower limit comparison circuit c11, the first lower limit value is input to the other terminal, and the external voltage A is input to one terminal of the first upper limit comparison circuit c12.
  • the first upper limit value is input to the other terminal.
  • the drive voltage is input to one terminal of the second lower limit comparison circuit c21, the second lower limit value is input to the other terminal, the drive voltage is input to one terminal of the second upper limit comparison circuit c22, and the other The second upper limit value is input to these terminals.
  • the outputs of the first lower limit comparison circuit c11 and the first upper limit comparison circuit c12 are input to the input terminals s1 and s2 of the first AND circuit r1, and the outputs of the second lower limit comparison circuit c21 and the second upper limit comparison circuit c22 are the second AND.
  • the signal is input to the input terminals s1 and s2 of the circuit r2.
  • the output of the first AND circuit r1 and the output of the second AND circuit r2 are input to the input terminals s1 and s2 of the third AND circuit r3, and the output of the third AND circuit r3 is input to the safety control circuit 64a.
  • the first lower limit comparison circuit c11 When the external voltage A exceeds the first lower limit value (normal), the first lower limit comparison circuit c11 outputs a High level signal (H level; “1”), and the external voltage A falls below the first lower limit value. In the case (abnormal), a low level signal (L level; (“0”)) is output, and the first upper limit comparison circuit c12 is in the high level when the external voltage A is lower than the first upper limit value (normal). When the external voltage A exceeds the first upper limit (abnormal), a low level signal (L level; “0”) is output. Similarly, when the drive voltage exceeds the second lower limit value (normal), the second lower limit comparison circuit c21 outputs a High level signal (H level; “1”), and the drive voltage reaches the second lower limit value.
  • a Low level signal (L level; “0”) is output, and when the drive voltage is lower than the second upper limit value (normal), the second upper limit comparison circuit c22 is a High level signal. (H level; “1”) is output, and when the drive voltage exceeds the second upper limit (abnormal), a Low level signal (L level; “0”) is output.
  • the control circuit 60a for realizing the above configuration is not limited to the configuration of FIG.
  • the voltage determination circuit 63a when the voltage determination circuit 63a is configured to detect (determine) an abnormality only in the external voltage A, the voltage determination circuit 63a includes only the first determination circuit h1 (FIG. 5) and detects an abnormality only in the drive voltage. In the case of the (determination) configuration, only the second determination circuit h ⁇ b> 2 (FIG. 5) can be provided.
  • FIG. 6 is a diagram illustrating a configuration of the display device 1 according to the first modification.
  • the timing controller 10 and the safety control circuits 64a, 64b, and 64c are connected by individual signal lines.
  • the safety control circuits 64a, 64b, and 64c are connected to each other and connected to the timing controller 10 through a common signal line.
  • FIG. 7 is a diagram illustrating a configuration of the display device 1 according to the second modification.
  • each of the voltage determination circuits 63a, 63b, and 63c is provided inside each of the control circuits 60a, 60b, and 60c in the data signal line drive circuits 6a, 6b, and 6c.
  • the voltage determination circuits 63a, 63b, and 63c are provided outside the data signal line drive circuits 6a, 6b, and 6c, respectively. Thereby, the size of the data signal line drive circuits 6a, 6b, and 6c can be reduced.
  • voltage determination circuits 63a, 63b, and 63c are provided in the control circuits 60a, 60b, and 60c in the data signal line drive circuits 6a, 6b, and 6c, respectively, and safety control circuits 64a, 64b, and 64c are provided. Each of these may be provided outside the data signal line drive circuits 6a, 6b, 6c.
  • FIG. 8 is a diagram illustrating a configuration of the display device 1 according to the third modification.
  • each of the control circuits 60a, 60b, and 60c is provided inside each of the data signal line drive circuits 6a, 6b, and 6c.
  • the control circuits 60a, 60b, and 60c are provided outside the data signal line drive circuits 6a, 6b, and 6c, respectively. Thereby, the size of the data signal line drive circuits 6a, 6b, and 6c can be reduced.
  • FIG. 9 is a diagram illustrating a configuration of the display device 1 according to the fourth modification.
  • each of the voltage generation circuits 61a, 61b, and 61c is provided inside each of the data signal line drive circuits 6a, 6b, and 6c.
  • each of the voltage generation circuits 61a, 61b, 61c is provided outside the data signal line drive circuits 6a, 6b, 6c.
  • voltage control circuits 65a, 65b, and 65c that control the voltage generation circuits 61a, 61b, and 61c are provided in the control circuits 60a, 60b, and 60c, respectively.
  • the voltage generation circuits 61a, 61b, and 61c may be provided outside the display device 1, for example, on a mounting board of the control unit (FIG. 9).
  • FIG. 10 is a diagram illustrating a configuration of the display device 1 according to the fifth modification.
  • the timing controller 10 is configured to output stop signal information when receiving the stop start information from the safety control circuits 64a, 64b, 64c. Then, as shown in FIG. 10, the timing controller 10 receives the determination results (H level (“1”), L level (“0”)) from the voltage determination circuits 63a, 63b, and 63c. Based on this, stop signal information is transmitted to the safety control circuits 64a, 64b, 64c. That is, the voltage determination circuit 63a outputs a determination result to the safety control circuit 64a and the timing controller 10, as shown in FIG. In addition, in FIG. 10, as shown in the said modification 1, the structure which shares a signal line is also applied. Even in the configuration of the display device 1 according to the fifth modification, it is possible to obtain the same effects as the configuration illustrated in FIG.
  • FIG. 12 is a diagram illustrating a specific configuration of the voltage generation circuit in the display device 1.
  • the voltage generation circuit 61a of the data signal line drive circuit 6a is taken as an example, and a configuration example for generating positive and negative power supplies (drive voltages) is shown.
  • a positive power source is generated by a so-called step-up DCDC circuit
  • a negative power source is generated by a step-down DCDC circuit.
  • the configuration of FIG. 12 by adjusting the duty ratio and frequency of the positive power supply generation control signal and the negative power supply generation control signal input to the step-up DCDC circuit and the step-down DCDC circuit individually, the generation capability adjustment and EMI (Radio interference) measures can be taken individually.
  • EMI Radio interference
  • the positive power supply generation control signal, the negative power supply generation control signal, and the like are output from the voltage control circuits 65a, 65b, and 65c.
  • Embodiment 2 A configuration of the display device (liquid crystal display device) 1a according to Embodiment 2 of the present invention will be described. In the following description, differences from the display device 1 according to the first embodiment are mainly described, and the same components as those described in the first embodiment have the same functions. The number is attached and the description is omitted.
  • FIG. 13 is a diagram showing a specific configuration of the data signal line driving circuit 6 in the display device 1a.
  • a detailed configuration of the data signal line driving circuit 6 will be described with reference to FIG.
  • the data signal line drive circuit 6 is composed of a plurality of data signal line drive circuits 6a, 6b, 6c,..., And each data signal line drive circuit 6a, 6b, 6c,. It is provided corresponding to. Also in the second embodiment, the case where the display device 1a is provided with three data signal line drive circuits 6a, 6b, and 6c will be described. Since the data signal line drive circuits 6a, 6b, and 6c have the same configuration, the data signal line drive circuit 6a will be mainly described as an example.
  • the data signal line drive circuit 6a includes a voltage generation circuit 61a, an output amplifier circuit 62a, and a control circuit 60a.
  • the control circuit 60a includes a voltage determination circuit 63a and a safety control circuit 64a.
  • the voltage generation circuit 61a receives an external voltage A input from a power supply unit (not shown) of an external control unit, and generates a drive voltage necessary for the output amplifier circuit 62a based on the external voltage A.
  • the generated drive voltage is input to the output amplifier circuit 62a and the voltage determination circuit 63a.
  • the output amplifier circuit 62a includes a plurality of analog amplifier blocks (not shown), and one analog amplifier block is connected to one data signal line S. Each analog amplifier block outputs a data signal to each data signal line S.
  • the voltage determination circuit 63a receives the external voltage A input from the power supply unit of the external control unit and the drive voltage generated in the voltage generation circuit 61a. Then, the voltage determination circuit 63a compares the external voltage A with a preset first allowable voltage range, and determines whether or not the external voltage A satisfies the first allowable voltage range (first determination process). I do. The voltage determination circuit 63a compares the drive voltage with a preset second allowable voltage range and performs a process for determining whether the drive voltage satisfies the second allowable voltage range (second determination process). . Thereby, the abnormality of the power supply voltage in the data signal line drive circuit 6a can be detected.
  • the voltage determination circuit 63a detects an abnormality in the power supply voltage, that is, at least one of the external voltage A and the drive voltage satisfies the corresponding allowable voltage range (first allowable voltage range, second allowable voltage range). If there is no more, a determination result to that effect is transmitted to the safety control circuit 64a.
  • the safety control circuit 64a performs processing for controlling driving of the voltage generation circuit 61a and the output amplifier circuit 62a. Upon receiving the determination result from the voltage determination circuit 63a, the safety control circuit 64a outputs stop signal information corresponding to the drive stop command to the voltage generation circuit 61a and the output amplifier circuit 62a. When receiving the stop signal information, the voltage generation circuit 61a stops the operation for generating the drive voltage and the operation for outputting the generated drive voltage. When receiving the stop signal information, the output amplifier circuit 62a stops the operation of outputting the data signal to the data signal line S.
  • the safety control circuit 64a When the safety control circuit 64a receives the determination result from the voltage determination circuit 63a, the safety control circuit 64a further adds voltage generation circuits 61b and 61c and an output amplifier circuit 62b to the safety control circuits 64b and 64c in the data signal line drive circuits 6b and 6c. , 62c, the stop start information for starting the operation stop process is transmitted.
  • the safety control circuit 64b of the data signal line drive circuit 6b receives the stop start information from the safety control circuit 64a of the data signal line drive circuit 6a, the safety control circuit 64b outputs the stop signal information to the voltage generation circuit 61b and the output amplifier circuit 62b.
  • the voltage generation circuit 61b stops the operation for generating the drive voltage and the operation for outputting the generated drive voltage.
  • the output amplifier circuit 62b stops the operation of outputting the data signal to the data signal line S.
  • the safety control circuit 64c of the data signal line driving circuit 6c receives the stop start information from the safety control circuit 64a of the data signal line driving circuit 6a, the safety control circuit 64c sends the stop signal information to the voltage generation circuit 61c and the output amplifier circuit 62c. Output.
  • the voltage generation circuit 61c stops the operation for generating the drive voltage and the operation for outputting the generated drive voltage.
  • the output amplifier circuit 62c stops the operation of outputting the data signal to the data signal line S.
  • the operation of the voltage generation circuit and the output amplifier circuit in all the data signal line driving circuits is stopped without going through the timing controller 10, so that the circuit configuration of the display device 1a is simplified.
  • the display device 1a includes the voltage determination circuits 63a, 63b, and 63c and the voltage generation circuits 61a, 61b, and 61c, respectively. It may be provided outside the drive circuits 6a, 6b, 6c.
  • control circuit 60a The specific configuration of the control circuit 60a is the same as that of the first embodiment.
  • FIG. 14 is a diagram illustrating a configuration of a display device 1a according to the sixth modification.
  • the safety control circuit 64a of the data signal line drive circuit 6a transmits the stop start information to the safety control circuits 64b and 64c of the data signal line drive circuits 6b and 6c.
  • the voltage determination circuit 63a of the data signal line drive circuit 6a transmits the determination result to the safety control circuits 64b and 64c of the data signal line drive circuits 6b and 6c. It is a configuration. That is, as shown in FIG. 15, the voltage determination circuit 63a outputs a determination result to the safety control circuits 64a, 64b, and 64c.
  • the safety control circuits 64a, 64b, 64c When the safety control circuits 64a, 64b, 64c receive the determination results, the safety control circuits 64a, 64b, 64c transmit stop signal information to the corresponding voltage generation circuits 61a, 61b, 61c and the output amplifier circuits 62a, 62b, 62c. As a result, the operations of the voltage generation circuits 61a, 61b, 61c and the output amplifier circuits 62a, 62b, 62c are stopped.
  • the configuration of the display panel 2 is not particularly limited.
  • the display devices 1 and 1a can be configured as a liquid crystal display device.
  • the display devices 1 and 1a can be configured as an electroluminescence display device.
  • EL organic electroluminescence
  • FIG. 16 shows the characteristics of a TFT using an oxide semiconductor, a TFT using a-Si (amorphous silicon), and a TFT using LTPS (Low Temperature Poly Silicon).
  • the horizontal axis (Vg) represents the value of the gate voltage supplied to each TFT
  • the vertical axis (Id) represents the current value between the source and drain of each TFT.
  • a period indicated as “TFT-on” indicates a period in which the TFT is on
  • a period indicated as “TFT-off” indicates that the TFT is in an off state. Indicates the period.
  • a TFT using an oxide semiconductor has a higher current value (that is, electron mobility) in an on state than a TFT using a-Si.
  • the Id current in the on state (“TFT-on”) is 1 uA
  • the Id current at the time of TFT-on is about 20 to 50 uA.
  • TFTs using oxide semiconductors have on-state current values (electron mobility) that are about 20 to 50 times higher than TFTs using a-Si, and have excellent on characteristics. I understand that.
  • a TFT using an oxide semiconductor is used for each pixel as the transistor of the display panel, so that the on characteristics of the TFT of each pixel are extremely excellent. It becomes. Therefore, the electron mobility when writing pixel data to each pixel increases, and the time required for the writing can be further shortened.
  • the voltage determination means determines whether or not the voltage level of at least one of the external voltage and the drive voltage is lower than a lower limit voltage level that is a lower limit value of the allowable voltage range, When at least one of the plurality of voltage determination means determines that the voltage level is lower than the lower limit voltage level, the operation of the voltage generation means corresponding to all the data signal line driving circuits is stopped. It can also be set as the structure to make.
  • the voltage determination means determines whether or not the voltage level of at least one of the external voltage and the drive voltage exceeds an upper limit voltage level that is an upper limit value of the allowable voltage range, If at least one of the plurality of voltage determination means determines that the voltage level exceeds the upper limit voltage level, the operation of the voltage generation means corresponding to all the data signal line driving circuits is stopped. It can also be set as the structure to make.
  • Each of the plurality of data signal line driving circuits further includes safety control means for controlling driving of the voltage generation means
  • the safety control means corresponds to the data signal line drive circuit in which the safety control means is provided when a determination result indicating that the voltage level does not satisfy the allowable voltage range is received from the voltage determination means. The operation of the voltage generating means may be stopped.
  • the operation of the voltage generating means is stopped based on the internal instruction. Therefore, it is possible to immediately stop the data signal line drive circuit in which an abnormality has occurred.
  • a timing controller that outputs a control signal for driving each of the plurality of data signal line driving circuits;
  • the timing controller is configured to output stop signal information for stopping the operation of the voltage generating means to each of the safety control means in the plurality of data signal line driving circuits based on the determination result.
  • each voltage generation unit stops operation based on a stop instruction (stop signal information) from a timing controller that controls each data signal line drive circuit, so that all voltage generation units are surely connected. Can be stopped.
  • the safety control unit When the safety control unit receives the determination result from the voltage determination unit, the safety control unit further starts to stop the operation of the voltage generation unit corresponding to all the data signal line driving circuits to the timing controller. Send stop start information to The timing controller, when receiving the stop start information from the safety control means, outputs stop signal information for stopping the operation of the voltage generation means corresponding to all the data signal line drive circuits; You can also
  • the safety control unit that receives the determination result from the voltage determination unit stops the operation of the voltage generation unit corresponding to the data signal line drive circuit provided with the safety control unit
  • the safety control means that has received the stop signal information from the timing controller may be configured to stop the operation of the voltage generation means corresponding to the data signal line driving circuit provided with the safety control means.
  • a timing controller that outputs a control signal for driving each of the plurality of data signal line driving circuits;
  • the timing controller receives the determination result from the voltage determination unit, the timing controller is configured to stop the operation of the voltage generation unit for each of the safety control units in the plurality of data signal line drive circuits.
  • Output stop signal information Each of the safety control means in the plurality of data signal line drive circuits, when receiving the stop signal information from the timing controller, generates the voltage corresponding to the data signal line drive circuit provided therein. It can also be configured to stop the operation of the means.
  • the voltage determination unit corresponding to the data signal line driving circuit is the safety control unit in the data signal line driving circuit. Send the above judgment result to When the safety control unit receives the determination result from the voltage determination unit, the safety control unit further includes the safety control unit in all the other data signal line drive circuits to correspond to the data signal line drive circuit. It may be configured to transmit stop start information for starting the operation stop processing of the voltage generating means.
  • the safety control unit of the data signal line driving circuit in which the voltage abnormality has occurred transmits stop start information to the safety control unit of another data signal line driving circuit. That is, the stop process is performed without going through the timing controller. Therefore, the circuit configuration of the display device can be simplified.
  • Each of the safety control means in the plurality of data signal line drive circuits receives the stop start information from at least one of the safety control means in the plurality of data signal line drive circuits.
  • the operation of the voltage generating means corresponding to the data signal line driving circuit provided with the circuit can be stopped.
  • the voltage determination unit corresponding to the data signal line driving circuit is the safety control unit in the data signal line driving circuit.
  • the determination result may be transmitted to the safety control means in all the other data signal line drive circuits.
  • At least one of the voltage determination unit and the voltage generation unit may be provided inside or outside the data signal line driving circuit.
  • Each of the plurality of data signal line driving circuits includes an amplifier circuit that receives the driving voltage and supplies a data signal to a corresponding data signal line.
  • the operation of the amplifier circuit in all the data signal line driving circuits can be further stopped.
  • the allowable voltage range may be set individually corresponding to each of the external voltage and the drive voltage.
  • the voltage determination unit determines that the voltage level of at least one of the external voltage and the drive voltage does not satisfy the allowable voltage range for a predetermined period.
  • the operation of the voltage generating means corresponding to all the data signal line driving circuits can be stopped.
  • the operation stop process is performed when the voltage abnormality continues for a predetermined period, and it is possible to avoid the operation stop process being performed in the case where the abnormality is not originally abnormal. Can do.
  • a display device includes a display panel including a data signal line, a scanning signal line, a pixel electrode, and a data signal line, a scanning signal line, and a transistor connected to the pixel electrode.
  • An oxide semiconductor is preferably used for the semiconductor layer of the transistor.
  • the oxide semiconductor is preferably IGZO.
  • the display device includes a liquid crystal display panel or an organic electroluminescence display panel, and can be a liquid crystal display device or an organic EL display device.
  • the display device of the present invention can be used for a display device including a plurality of data signal line driving circuits and a driving method thereof.

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

 各データ信号線駆動回路(6a、6b、6c)に対応して、外部電圧に基づいて駆動電圧を生成する電圧生成回路(61a、61b、61c)と、外部電圧および駆動電圧の少なくとも何れか一方の電圧レベルが許容電圧範囲を満たすか否かを判定する電圧判定回路(63a、63b、63c)とが設けられ、電圧レベルが許容電圧範囲を満たさない場合は電圧生成回路(61a、61b、61c)の動作を停止させる。

Description

表示装置、および表示装置の駆動方法
 本発明は、複数のデータ信号線駆動回路を備えた表示装置およびその駆動方法に関する。
 近年、液晶表示装置に代表される薄型、軽量、および低消費電力の表示装置が盛んに活用されている。こうした表示装置は、例えば携帯電話、スマートフォン、またはラップトップ型パーソナルコンピュータへの搭載が顕著である。また、今後はより薄型の表示装置である電子ペーパーの開発および普及も急速に進むことが期待されている。このような状況の中、現在、各種の表示装置において消費電力の低下およびコストの削減を実現することが共通の課題となっている。
 特許文献1には、LCDドライバの入力数を削減することにより、低消費電力および低コストを実現する液晶表示装置が開示されている。図17は、特許文献1の液晶表示装置の概略構成を示す図であり、図18は、ソースドライバIC20(データ信号線駆動回路)の内部構成を示す図である。
 上記液晶表示装置では、図17に示すように、基板上に画像表示領域を形成する液晶セル2と、ビデオI/F3を介して入力されたビデオ信号に基づいて液晶セル2に対して電圧を印加するソースドライバ7とを備え、ソースドライバ7は、液晶セル2と同じ基板上に実装されると共に信号線を用いてカスケード接続された複数のソースドライバIC20を有している。
日本国公開特許公報「特開2001-174843号公報(2001年6月29日公開)」
 しかしながら、特許文献1に記載の技術においては、データ信号線駆動回路(図18のソースドライバIC20)に入力される入力電圧あるいはデータ信号線駆動回路が駆動するために必要な駆動電圧に異常が発生した場合、異常が発生したデータ信号線駆動回路は動作が停止するが、その他のデータ信号線駆動回路は、電圧が供給され続けるため、動作は停止しない。上記入力電圧あるいは駆動電圧の異常とは、例えば、バッテリー駆動を行う場合に入力電圧が低下するケースや、各駆動回路および表示パネルの内部回路において短絡が生じた場合に大電流が流れることにより入力電圧あるいは駆動電圧が低下あるいは上昇するケースが考えられる。このような異常が生じると、動作を続けるデータ信号線駆動回路に過電流が流れ、発熱、発煙および発火などの重大な問題が生じる。
 本発明は、上記の問題に鑑みてなされたものであり、その目的は、複数のデータ信号線駆動回路を備えた表示装置において、データ信号線駆動回路に入力される外部電圧あるいはデータ信号線駆動回路が駆動するために必要な駆動電圧に異常が発生した場合に、全てのデータ信号線駆動回路を安全に停止することができる表示装置およびその駆動方法を提供することにある。
 本発明に係る表示装置は、上記の課題を解決するために、
 複数のデータ信号線駆動回路を備えた表示装置であって、
 上記複数のデータ信号線駆動回路のそれぞれに対応して、外部から入力された外部電圧に基づいて該データ信号線駆動回路が駆動するために必要な駆動電圧を生成する電圧生成手段と、上記外部電圧および上記駆動電圧の少なくとも何れか一方の電圧レベルが予め設定した許容電圧範囲を満たすか否かを判定する電圧判定手段とが設けられており、
 上記複数の電圧判定手段の少なくとも何れか一つにおいて、上記電圧レベルが上記許容電圧範囲を満たさないと判定された場合は、全ての上記データ信号線駆動回路に対応する上記電圧生成手段の動作を停止させることを特徴としている。
 ここで、上記電圧判定手段には、(1)外部電圧の低下あるいは上昇を検出(判定)する判定回路と、駆動電圧の低下あるいは上昇を検出(判定)する判定回路とを備え、外部電圧および駆動電圧の何れか一方あるいは両方の異常を検出(判定)する構成、(2)外部電圧の低下あるいは上昇を検出(判定)する判定回路のみを備え、外部電圧の異常を検出(判定)する構成、(3)駆動電圧の低下あるいは上昇を検出(判定)する判定回路のみを備え、駆動電圧の異常を検出(判定)する構成、が含まれる。
 上記の構成によれば、あるデータ信号線駆動回路において、外部電圧および駆動電圧の何れかに異常(電圧低下あるいは電圧上昇)が生じた場合に、全てのデータ信号線駆動回路における電圧生成手段の動作が停止される。すなわち、全てのデータ信号線駆動回路を安全に停止することができる。よって、従来のように、正常なデータ信号線駆動回路に対して外部電圧が供給され続け、駆動電圧を生成し続けることを防ぐことができるため、発熱、発火等の問題が生じることはない。
 本発明に係る表示装置の駆動方法は、上記の課題を解決するために、
 複数のデータ信号線駆動回路を備えた表示装置の駆動方法であって、
 上記複数のデータ信号線駆動回路のそれぞれに対応して、外部から入力された外部電圧に基づいて該データ信号線駆動回路が駆動するために必要な駆動電圧を生成する電圧生成工程と、上記外部電圧および上記駆動電圧の少なくとも何れか一方の電圧レベルが予め設定した許容電圧範囲を満たすか否かを判定する電圧判定工程とを含み、
 上記複数のデータ信号線駆動回路の少なくとも何れか一つにおいて、上記電圧レベルが上記許容電圧範囲を満たさないと判定された場合は、全ての上記データ信号線駆動回路における上記電圧生成工程の動作を停止させることを特徴としている。
 上記の方法よれば、上記表示装置の構成により得られる効果を奏する。
 以上のように、本発明に係る表示装置は、上記複数の電圧判定手段の少なくとも何れか一つにおいて、上記電圧レベルが上記許容電圧範囲を満たさないと判定された場合は、全ての上記データ信号線駆動回路に対応する上記電圧生成手段の動作を停止させる構成である。
 また、本発明に係る表示装置の駆動方法は、上記複数のデータ信号線駆動回路の少なくとも何れか一つにおいて、上記電圧レベルが上記許容電圧範囲を満たさないと判定された場合は、全ての上記データ信号線駆動回路における上記電圧生成工程の動作を停止させる構成である。
 これにより、データ信号線駆動回路に入力される外部電圧あるいはデータ信号線駆動回路が駆動するために必要な駆動電圧に異常が発生した場合に、全てのデータ信号線駆動回路を安全に停止することができる。
実施の形態1に係る表示装置におけるデータ信号線駆動回路の具体的な構成を示す図である。 実施の形態1に係る表示装置の全体構成を示す図である。 実施の形態1に係る表示装置における制御回路の具体的な構成を示す図である。 実施の形態1に係る表示装置において、外部電圧Aと第1下限値との関係、および、駆動電圧と第2下限値との関係の一例を示したグラフである。 実施の形態1に係る表示装置における制御回路の具体的な構成を示す図である。 実施の形態1の変形例1に係る表示装置の構成を示す図である。 実施の形態1の変形例2に係る表示装置の構成を示す図である。 実施の形態1の変形例3に係る表示装置の構成を示す図である。 実施の形態1の変形例4に係る表示装置の構成を示す図である。 実施の形態1の変形例5に係る表示装置の構成を示す図である。 変形例5に係る表示装置における制御回路の具体的な構成を示す図である。 実施の形態1に係る表示装置における電圧生成回路の具体的な構成を示す図である。 実施の形態2に係る表示装置におけるデータ信号線駆動回路の具体的な構成を示す図である。 実施の形態2の変形例6に係る表示装置の構成を示す図である。 変形例6に係る表示装置における制御回路の具体的な構成を示す図である。 酸化物半導体を用いたTFTの特性を示すグラフである。 特許文献1の液晶表示装置の概略構成を示す図である。 図17に示す液晶表示装置におけるソースドライバICの内部構成を示す図である。
 本発明の表示装置は、概略的には、複数のデータ信号線駆動回路を備え、例えば、あるデータ信号線駆動回路において、外部から入力された外部電圧および該データ信号線駆動回路の駆動用に生成された駆動電圧の少なくとも何れか一方の電圧レベルが予め設定した許容電圧範囲を満たさなくなった場合に、全てのデータ信号線駆動回路における電圧生成回路の動作を停止させる構成を有している。
 上記構成を有する表示装置の各実施の形態について、図面を参照して以下に説明する。
 〔実施の形態1〕
 (表示装置1の構成)
 まず、実施の形態1に係る表示装置(液晶表示装置)1の構成について、図2を参照して説明する。図2は、表示装置1の全体構成を示す図である。この図に示すように、表示装置1は、表示パネル2、走査信号線駆動回路(ゲートドライバ)4、データ信号線駆動回路(ソースドライバ)6、共通電極駆動回路8、およびタイミングコントローラ10を備えている。
 表示パネル2は、マトリクス状に配置された複数の画素からなる画面と、前記画面を線順次に選択して走査するためのN本(Nは任意の整数)の走査信号線G(ゲートライン)と、選択されたラインに含まれる一行分の画素にデータ信号を供給するM本(Mは任意の整数)のデータ信号線S(ソースライン)とを備えている。走査信号線Gとデータ信号線Sとは互いに直交している。また、走査信号線Gとデータ信号線Sとの交差部にはトランジスタ(薄膜トランジスタ、TFT)が設けられており、トランジスタは、ゲート電極が走査信号線Gに接続され、ソース電極がデータ信号線Sに接続され、ドレイン電極が画素電極に接続されている。
 図2に示すG(n)はn本目(nは任意の整数)の走査信号線Gを表す。たとえばG(1)、G(2)およびG(3)は、それぞれ1本目、2本目および3本目の走査信号線Gを表す。一方、S(i)はi本目(iは任意の整数)のデータ信号線Sを表す。たとえば、S(1)、S(2)およびS(3)は、それぞれ1本目、2本目および3本目のデータ信号線Sを表す。
 走査信号線駆動回路4は、各走査信号線Gを画面の上から下に向かって線順次走査する。その際、各走査信号線Gに対して、画素に備えられ画素電極に接続されるトランジスタをオン状態にさせるための矩形波を出力する。これにより、画面内の1行分の画素を選択状態にする。
 タイミングコントローラ10は、外部のコントロール部から入力された同期信号(クロック信号Dotclk、垂直同期信号Vsync、水平同期信号Hsyn)に基づき、各回路が同期して動作するための基準となる信号を各回路に対して出力する。具体的には、走査信号線駆動回路4に対して、ゲートスタートパルス信号およびゲートクロック信号を出力し、データ信号線駆動回路6に対して、ソーススタートパルス信号、ソースラッチストローブ信号、およびソースクロック信号を出力する。また、タイミングコントローラ10は、外部のコントロール部から、表示すべき画像を表すデジタルビデオ信号(映像信号)を受け取り、映像信号の表す画像を表示部に表示させるための信号として、デジタル画像信号を生成し、データ信号線駆動回路6に出力する。
 データ信号線駆動回路6には、入力されたデジタル画像信号から、選択された1行分の各画素に出力すべき電圧の値を算出し、その値の電圧(画像データ)を各データ信号線Sに出力する。これにより、選択された走査信号線G上にある各画素に対して画像データが供給される。
 表示装置1は、画面内の各画素に対して設けられる共通電極(図示せず)を備えている。共通電極駆動回路8は、タイミングコントローラ10から入力される信号に基づき、共通電極を駆動するための所定の共通電圧を共通電極に出力する。
 走査信号線駆動回路4は、タイミングコントローラ10から受け取ったゲートスタートパルス信号を合図に表示パネル2の走査を開始し、ゲートクロック信号に従って各走査信号線Gに順次選択電圧を印加していく。データ信号線駆動回路6は、タイミングコントローラ10から受け取ったソーススタートパルス信号を基に、各画素の画像データをソースクロック信号に従ってレジスタに蓄え、次のソースラッチストローブ信号に従って表示パネル2の各データ信号線Sに画像データを書き込む。
 外部のコントロール部には電源部(図示せず)が設けられており、電源部から、表示装置1内の各回路が動作するために必要な電圧が供給される。すなわち、表示装置1には、電源部から、データ信号線駆動回路内で必要な電源電圧を生成するための元になる、いわゆるアナログ系電源電圧(以下、外部電圧Aと称す)と、データ信号線駆動回路内の制御回路における処理に用いられる、いわゆるロジック系電源電圧(以下、外部電圧Bと称す)とが供給される。ただし、外部電圧Bは、コントロール部から供給された外部電圧Aに基づいて、表示装置内にて生成されても良い。そのため、図2では、便宜上、データ信号線駆動回路6に供給される外部電圧Aのみを示している。
 (データ信号線駆動回路6の構成)
 図1は、データ信号線駆動回路6の具体的な構成を示すブロック図である。以下、データ信号線駆動回路6の詳細な構成について、図1を用いて説明する。
 データ信号線駆動回路6は、複数のデータ信号線駆動回路6a、6b、6c、…で構成されており、それぞれのデータ信号線駆動回路6a、6b、6c、…は、複数本のデータ信号線に対応して設けられている。例えば、表示装置1に3つのデータ信号線駆動回路6a、6b、6cが設けられている場合、それぞれのデータ信号線駆動回路6a、6b、6cには、M本のデータ信号線に対して、M/3本ずつ接続されている。それぞれのデータ信号線駆動回路6a、6b、6cは、個別に駆動することができる構成である。
 ここでは、表示装置1に3つのデータ信号線駆動回路6a、6b、6cが設けられている場合について説明する。また、各データ信号線駆動回路6a、6b、6cの構成は同一であるため、主にデータ信号線駆動回路6aを例に挙げて説明する。
 図1に示すように、データ信号線駆動回路6aは、電圧生成回路(電源生成回路、電圧生成手段)61a、出力アンプ回路62a、および制御回路60aを備え、制御回路60aは、電圧判定回路(電圧判定手段)63aおよび安全制御回路(安全制御手段)64aを備えている。
 電圧生成回路61aは、外部のコントロール部の電源部から入力された外部電圧Aを受け取り、外部電圧Aに基づいて、出力アンプ回路62aに必要な電圧(駆動電圧)を生成する。例えば、3.3Vの外部電圧Aを受け取り、5.0Vの駆動電圧を生成する。生成された駆動電圧は、出力アンプ回路62aおよび電圧判定回路63aに入力される。なお、電圧生成回路61aにおいて生成される駆動電圧には、走査信号線駆動回路4で用いられるゲート電圧(Vgh、Vgl)なども含まれる。
 出力アンプ回路62aは、複数のアナログアンプブロック(図示せず)を備え、1つのアナログアンプブロックは1本のデータ信号線Sに接続されている。各アナログアンプブロックは、各データ信号線Sにデータ信号を出力する。
 電圧判定回路63aは、外部のコントロール部の電源部から入力された外部電圧Aと、電圧生成回路61aにおいて生成された駆動電圧とを受け取る。そして、電圧判定回路63aは、外部電圧Aと予め設定された第1許容電圧範囲とを比較し、外部電圧Aが第1許容電圧範囲を満たすか否かを判定する処理(第1判定処理)を行う。また、電圧判定回路63aは、駆動電圧と予め設定された第2許容電圧範囲とを比較し、駆動電圧が第2許容電圧範囲を満たすか否かを判定する処理(第2判定処理)を行う。
 電圧判定回路63aは、上記第1判定処理を行う第1判定回路h1(後述する図3および図4参照))と、上記第2判定処理を行う第2判定回路h2(後述する図3および図4参照))とを備えて構成されている。なお、表示装置1の電圧判定回路63aは、上記第1判定処理および第2判定処理の少なくとも何れか一方の処理を行うものであるため、
(1)外部電圧Aおよび駆動電圧の何れか一方あるいは両方の異常を検出(判定)する構成の場合は、第1判定回路h1および第2判定回路h2の両方を備え、
(2)外部電圧Aのみの異常を検出(判定)する構成の場合は、第1判定回路h1のみを備え、
(3)駆動電圧のみの異常を検出(判定)する構成の場合は、第2判定回路h2のみを備える構成とすることができる。
 以下では、上記(1)の場合、すなわち、電圧判定回路63aが、第1判定回路h1および第2判定回路h2の両方を備え、外部電圧Aおよび駆動電圧の何れか一方あるいは両方の異常を検出(判定)する構成について説明する。
 上記表示装置1の構成によれば、データ信号線駆動回路6aにおける電源電圧の異常を検出することができる。電圧判定回路63aの詳細は後述する。なお、第1許容電圧範囲および第2許容電圧範囲は、それぞれ、下限値(下限電圧レベル)および上限値(上限電圧レベル)が個別に設定されている。すなわち、外部電圧Aは、その電圧レベルが、第1下限値から第1上限値までの範囲(第1許容電圧範囲)である場合は正常と判定され、第1許容電圧範囲から外れる場合は異常と判定される。また、駆動電圧は、その電圧レベルが、第2下限値から第2上限値までの範囲(第2許容電圧範囲)である場合は正常と判定され、第2許容電圧範囲から外れる場合は異常と判定される。
 ここで、電源電圧の異常とは、例えば、バッテリー駆動を行う場合に外部電圧Aが低下することにより異常が生じるケースや、各駆動回路および表示パネルの内部回路において短絡が生じた場合に大電流が流れることにより外部電圧Aあるいは駆動電圧が低下あるいは上昇して異常が生じるケース等が考えられる。
 電圧判定回路63aは、上記のような電源電圧の異常を検出した場合、すなわち、外部電圧Aおよび駆動電圧の少なくとも何れか一方が、対応する許容電圧範囲(第1許容電圧範囲、第2許容電圧範囲)を満たさなくなった場合には、その旨の判定結果を安全制御回路64aに送信する。
 安全制御回路64aは、電圧生成回路61aおよび出力アンプ回路62aの駆動を制御する処理を行う。安全制御回路64aは、電圧判定回路63aから上記判定結果を受け取ると、電圧生成回路61aおよび出力アンプ回路62aに、駆動停止命令に応じた停止信号情報を出力する。電圧生成回路61aは、停止信号情報を受信すると、駆動電圧を生成する動作および生成した駆動電圧を出力する動作を停止する。出力アンプ回路62aは、停止信号情報を受信すると、データ信号線Sにデータ信号を出力する動作を停止する。
 また、安全制御回路64aは、電圧判定回路63aから上記判定結果を受け取ると、さらに、タイミングコントローラ10に、データ信号線駆動回路6b、6cにおける電圧生成回路61b、61cおよび出力アンプ回路62b、62cの動作の停止処理を開始するための停止開始情報を送信する。
 タイミングコントローラ10は、各データ信号線駆動回路6a,6b、6cの動作を制御する駆動制御部11を備えている。駆動制御部11は、安全制御回路64aから上記停止開始情報を受信すると、データ信号線駆動回路6b、6cにおける電圧生成回路61b、61cおよび出力アンプ回路62b、62cの動作を停止させるための停止信号情報を出力する。
 データ信号線駆動回路6bの安全制御回路64bは、駆動制御部11から停止信号情報を受信すると、電圧生成回路61bおよび出力アンプ回路62bに停止信号情報を出力する。電圧生成回路61bは、停止信号情報を受信すると、駆動電圧を生成する動作および生成した駆動電圧を出力する動作を停止する。出力アンプ回路62bは、停止信号情報を受信すると、データ信号線Sにデータ信号を出力する動作を停止する。
 同様に、データ信号線駆動回路6cの安全制御回路64cは、駆動制御部11から停止信号情報を受信すると、電圧生成回路61cおよび出力アンプ回路62cに停止信号情報を出力する。電圧生成回路61cは、停止信号情報を受信すると、駆動電圧を生成する動作および生成した駆動電圧を出力する動作を停止する。出力アンプ回路62cは、停止信号情報を受信すると、データ信号線Sにデータ信号を出力する動作を停止する。
 上記表示装置1の構成によれば、あるデータ信号線駆動回路において、外部電圧Aおよび駆動電圧の何れかに異常(電圧低下あるいは電圧上昇)が生じた場合に、全てのデータ信号線駆動回路における電圧生成回路および出力アンプ回路の動作が停止される。よって、従来のように、正常なデータ信号線駆動回路に対して外部電圧Aが供給され続け、駆動電圧を生成し続けることを防ぐことができるため、発熱、発火等の問題が生じることはない。
 なお、上記電圧異常が生じた場合に、電圧生成回路のみの動作を停止させる構成としても良い。少なくとも電圧生成回路の動作を停止させることにより、データ信号線駆動回路の動作を停止させることができるとともに、回路構成を簡略化することができる。
 また、電圧生成回路および出力アンプ回路を停止させる場合は、安全を考慮して、出力アンプ回路を停止させた後に、電圧生成回路を停止させることが好ましい。
 また、上記表示装置1の構成では、各データ信号線駆動回路に対応して設けられている電圧生成回路および電圧判定回路のそれぞれが、電圧生成処理および電圧判定処理を行っているが、これに限定されず、全ての電圧生成回路および電圧判定回路のうちの少なくとも2つ以上の電圧生成回路および電圧判定回路が、電圧生成処理および電圧判定処理を行う構成としても良い。すなわち、あるデータ信号線駆動回路については、電圧生成処理および電圧判定処理を行わない構成としても良い。これにより、低消費電力化を実現することができる。
 (制御回路の構成)
 データ信号線駆動回路6aを例に挙げて、制御回路60aの具体的な構成について図1および図3を参照して説明する。なお、以下では、便宜上、外部電圧Aおよび駆動電圧の少なくとも何れか一方の電圧レベルが、対応する許容電圧範囲(第1許容電圧範囲、第2許容電圧範囲)の下限値(第1下限値、第2下限値)を下回った場合を例に挙げて説明する。
 図3は、制御回路60aの具体的な構成を示す図である。制御回路60aは、上記のとおり、電圧判定回路63aおよび安全制御回路64aを備えている。
 電圧判定回路63aは、第1比較回路c1からなる第1判定回路h1、第2比較回路c2からなる第2判定回路h2、および論理回路(AND回路)を備えている。第1比較回路c1の一方の端子には外部電圧Aが入力され、他方の端子には第1下限値が入力される。第2比較回路c2の一方の端子には駆動電圧が入力され、他方の端子には第2下限値が入力される。第1比較回路c1および第2比較回路c2の出力は、AND回路の入力端子s1、s2に入力される。
 第1比較回路c1は、外部電圧Aが第1下限値を上回る場合は、Highレベルの信号(Hレベル;「1」)を出力し、外部電圧Aが第1下限値を下回る場合は、Lowレベルの信号(Lレベル;「0」)を出力する。なお、外部電圧Aが第1下限値を下回る状態が所定期間続いた場合にLレベル(「0」)を出力する構成としても良い。
 第2比較回路c2は、駆動電圧が第2下限値を上回る場合は、Hレベル(「1」)を出力し、駆動電圧が第2下限値を下回る場合は、Lレベル(「0」)を出力する。なお、駆動電圧が第2下限値を下回る状態が所定期間続いた場合にLレベル(「0」)を出力する構成としても良い。
 第1比較回路c1および第2比較回路c2の出力が、AND回路の入力端子s1、s2に入力されることにより、図3の真理値表に示すように、外部電圧Aおよび駆動電圧の何れもが、対応する下限値を上回っている場合(Hレベル(「1」)を出力する場合)には、AND回路の出力はHレベル(「1」)となり、外部電圧Aおよび駆動電圧の少なくとも何れか一方が、対応する下限値を下回った場合(Lレベル(「0」)を出力する場合)には、AND回路の出力はLレベル(「0」)となる。すなわち、電圧判定回路63aは、外部電圧Aおよび駆動電圧の何れもが下限値を上回っている場合には、安全制御回路64aにHレベル(「1」)を出力し、外部電圧Aおよび駆動電圧の少なくとも何れか一方が下限値を下回った場合には、安全制御回路64aにLレベル(「0」)を出力する。
 このように、電圧判定回路63aは、外部電圧Aおよび駆動電圧の少なくとも何れか一方の電圧レベルが予め設定した下限値を下回ったか否かを判定し、その判定結果(Hレベル(「1」)あるいはLレベル(「0」))を出力する。
 図4は、外部電圧Aと第1下限値との関係、および、駆動電圧と第2下限値との関係の一例を示したグラフである。同図に示すように、第1下限値および第2下限値は、外部電圧Aおよび駆動電圧のそれぞれに対応して個別に設定されており、通常は、外部電圧A<駆動電圧の関係になるため、第1下限値<第2下限値の関係となるように設定される。この図では、外部電圧Aが第1下限値を下回った状態、および、駆動電圧が第2下限値を下回った状態を示している。
 安全制御回路64aは、図3に示すように、電圧生成回路駆動制御部d1および出力アンプ回路駆動制御部d2を備えている。電圧生成回路駆動制御部d1は、電圧判定回路63aからLレベル(「0」)の出力信号(判定結果)を受信すると、電圧生成回路61aにおける、駆動電圧を生成する動作および生成した駆動電圧を出力する動作を停止させる。また、出力アンプ回路駆動制御部d2は、電圧判定回路63aからLレベル(「0」)の出力信号(判定結果)を受信すると、出力アンプ回路62aにおける、データ信号線Sにデータ信号を出力する動作を停止させる。これにより、外部電圧Aおよび駆動電圧の少なくとも何れか一方に異常(電圧低下あるいは電圧上昇)が発生した場合に、電圧生成回路61aおよび出力アンプ回路62aを安全に停止させることができる。
 安全制御回路64aは、さらに、図1に示すように、タイミングコントローラ10に、データ信号線駆動回路6b、6cにおける電圧生成回路61b、61cおよび出力アンプ回路62b、62cの動作の停止処理を開始するための停止開始情報を送信する。タイミングコントローラ10が安全制御回路64aから停止開始情報を受信すると、駆動制御部11は、データ信号線駆動回路6b、6cにおける安全制御回路64b、64cに、電圧生成回路61b、61cおよび出力アンプ回路62b、62cの動作の停止させるための停止信号情報を出力する。
 データ信号線駆動回路6bの安全制御回路64bは、タイミングコントローラ10の駆動制御部11から停止信号情報を受信すると、安全制御回路64b内の電圧生成回路駆動制御部d1(図示せず)が、電圧生成回路61bにおける、駆動電圧を生成する動作および生成した駆動電圧を出力する動作を停止させ、出力アンプ回路駆動制御部d2(図示せず)が、出力アンプ回路62bにおける、データ信号線Sにデータ信号を出力する動作を停止させる。
 同様に、データ信号線駆動回路6cの安全制御回路64cは、タイミングコントローラ10の駆動制御部11から停止信号情報を受信すると、安全制御回路64c内の電圧生成回路駆動制御部d1(図示せず)が、電圧生成回路61cにおける、駆動電圧を生成する動作および生成した駆動電圧を出力する動作を停止させ、出力アンプ回路駆動制御部d2(図示せず)が、出力アンプ回路62cにおける、データ信号線Sにデータ信号を出力する動作を停止させる。
 なお、タイミングコントローラ10の駆動制御部11は、データ信号線駆動回路6aの安全制御回路64aに対しても停止信号情報を出力する構成としてもよい。安全制御回路64aは、電圧判定回路63aからの判定結果に基づく上記駆動停止動作に加えて、タイミングコントローラ10からの停止信号情報に基づく上記駆動停止動作を行うことにより、確実に停止処理を実行することができる。
 以上の構成によれば、あるデータ信号線駆動回路において、外部電圧Aおよび駆動電圧の少なくとも何れか一方の電圧レベルが、対応する下限値(第1下限値、第2下限値)を下回った場合に、他のデータ信号線駆動回路における電圧生成回路および出力アンプ回路の動作を停止させることができる。
 ここで、図3の「第1下限値」および「第2下限値」を、それぞれ、「第1上限値」および「第2上限値」とすることにより、外部電圧Aおよび駆動電圧の少なくとも何れか一方の電圧レベルが、対応する許容電圧範囲(第1許容電圧範囲、第2許容電圧範囲)の上限値(第1上限値、第2上限値)を上回った場合の動作を実現することができる。なお、この場合、第1上限値および第2上限値は、外部電圧Aおよび駆動電圧のそれぞれに対応して個別に設定されており、通常は、外部電圧A<駆動電圧の関係になるため、第1上限値<第2上限値の関係となるように設定される。これにより、あるデータ信号線駆動回路において、外部電圧Aおよび駆動電圧の少なくとも何れか一方の電圧レベルが、対応する上限値(第1上限値、第2上限値)を上回った場合に、他のデータ信号線駆動回路における電圧生成回路および出力アンプ回路の動作を停止させることができる。なお、「第1下限値」および「第2下限値」を、それぞれ、「第1上限値」および「第2上限値」とする構成は、後述する各電圧判定回路63aにも適用することができる。
 また、外部電圧Aおよび駆動電圧の少なくとも何れか一方の電圧レベルが、対応する許容電圧範囲(第1許容電圧範囲、第2許容電圧範囲)を満たすか否かを判定する構成とする場合は、制御回路60aを、例えば図5に示す構成とすることにより実現することができる。
 図5の電圧判定回路63aは、第1下限比較回路c11と第1上限比較回路c12とからなる第1判定回路h1、第2下限比較回路c21と第2上限比較回路c22とからなる第2判定回路h2、第1論理回路(第1AND回路)r1、第2論理回路(第2AND回路)r2、および、第3論理回路(第3AND回路)r3を備えている。
 第1下限比較回路c11の一方の端子には外部電圧Aが入力され、他方の端子には第1下限値が入力され、第1上限比較回路c12の一方の端子には外部電圧Aが入力され、他方の端子には第1上限値が入力される。第2下限比較回路c21の一方の端子には駆動電圧が入力され、他方の端子には第2下限値が入力され、第2上限比較回路c22の一方の端子には駆動電圧が入力され、他方の端子には第2上限値が入力される。第1下限比較回路c11および第1上限比較回路c12の出力は、第1AND回路r1の入力端子s1、s2に入力され、第2下限比較回路c21および第2上限比較回路c22の出力は、第2AND回路r2の入力端子s1、s2に入力される。第1AND回路r1の出力および第2AND回路r2の出力は、第3AND回路r3の入力端子s1、s2に入力され、第3AND回路r3の出力が安全制御回路64aに入力される。
 第1下限比較回路c11は、外部電圧Aが第1下限値を上回る場合(正常)は、Highレベルの信号(Hレベル;「1」)を出力し、外部電圧Aが第1下限値を下回る場合(異常)は、Lowレベルの信号(Lレベル;(「0」))を出力し、第1上限比較回路c12は、外部電圧Aが第1上限値を下回る場合(正常)は、Highレベルの信号(Hレベル;「1」)を出力し、外部電圧Aが第1上限値を上回る場合(異常)は、Lowレベルの信号(Lレベル;「0」)を出力する。同様に、第2下限比較回路c21は、駆動電圧が第2下限値を上回る場合(正常)は、Highレベルの信号(Hレベル;「1」)を出力し、駆動電圧が第2下限値を下回る場合(異常)は、Lowレベルの信号(Lレベル;「0」)を出力し、第2上限比較回路c22は、駆動電圧が第2上限値を下回る場合(正常)は、Highレベルの信号(Hレベル;「1」)を出力し、駆動電圧が第2上限値を上回る場合(異常)は、Lowレベルの信号(Lレベル;「0」)を出力する。
 図5の構成によれば、あるデータ信号線駆動回路において、外部電圧Aおよび駆動電圧の少なくとも何れか一方の電圧レベルが、対応する許容電圧範囲を満たさなくなった場合に、他のデータ信号線駆動回路における電圧生成回路および出力アンプ回路の動作を停止させることができる。なお、上記構成を実現するための制御回路60aは、図5の構成に限定されるものではないことは言うまでもない。また、上述したように、電圧判定回路63aは、外部電圧Aのみの異常を検出(判定)する構成の場合は、第1判定回路h1(図5)のみを備え、駆動電圧のみの異常を検出(判定)する構成の場合は、第2判定回路h2(図5)のみを備える構成とすることができる。
 以下では、上記表示装置1の変形例について説明する。なお、図1に示した上記表示装置1との相違点について説明し、共通する構成については説明を省略する。
 (変形例1)
 図6は、変形例1に係る表示装置1の構成を示す図である。図1の表示装置1では、タイミングコントローラ10と、安全制御回路64a、64b、64cとが個別の信号線により接続されているが、変形例1に係る表示装置1では、図6に示すように、安全制御回路64a、64b、64c同士が互いに接続されて、共通の信号線によりタイミングコントローラ10と接続されている。これにより、信号線の本数を削減できるため、タイミングコントローラ10の、端子数削減、小型化、および低コスト化を図ることができる。
 (変形例2)
 図7は、変形例2に係る表示装置1の構成を示す図である。図1の表示装置1では、電圧判定回路63a、63b、63cのそれぞれが、データ信号線駆動回路6a、6b、6cにおける制御回路60a、60b、60cそれぞれの内部に設けられているが、変形例2に係る表示装置1では、図7に示すように、電圧判定回路63a、63b、63cのそれぞれが、データ信号線駆動回路6a、6b、6cの外部に設けられている。これにより、データ信号線駆動回路6a、6b、6cのサイズを小さくすることができる。
 なお、他の構成として、電圧判定回路63a、63b、63cが、データ信号線駆動回路6a、6b、6cにおける制御回路60a、60b、60cそれぞれの内部に設けられ、安全制御回路64a、64b、64cのそれぞれが、データ信号線駆動回路6a、6b、6cの外部に設けられている構成としてもよい。
 (変形例3)
 図8は、変形例3に係る表示装置1の構成を示す図である。図1の表示装置1では、制御回路60a、60b、60cのそれぞれが、データ信号線駆動回路6a、6b、6cそれぞれの内部に設けられているが、変形例2に係る表示装置1では、図8に示すように、制御回路60a、60b、60cのそれぞれが、データ信号線駆動回路6a、6b、6cの外部に設けられている。これにより、データ信号線駆動回路6a、6b、6cのサイズを小さくすることができる。
 (変形例4)
 図9は、変形例4に係る表示装置1の構成を示す図である。図1の表示装置1では、電圧生成回路61a、61b、61cのそれぞれが、データ信号線駆動回路6a、6b、6cそれぞれの内部に設けられているが、変形例4に係る表示装置1では、図9に示すように、電圧生成回路61a、61b、61cのそれぞれが、データ信号線駆動回路6a、6b、6cの外部に設けられている。なお、変形例4に係る表示装置1では、制御回路60a、60b、60cのそれぞれに、電圧生成回路61a、61b、61cのそれぞれを制御する電圧制御回路65a、65b、65cが設けられている。
 上記の構成によれば、データ信号線駆動回路6a、6b、6cのサイズを小さくすることができる。なお、電圧生成回路61a、61b、61cは、表示装置1の外部、例えばコントロール部(図9)の搭載基板上に設けられていてもよい。
 (変形例5)
 図10は、変形例5に係る表示装置1の構成を示す図である。図1の表示装置1では、タイミングコントローラ10は、安全制御回路64a、64b、64cから停止開始情報を受信した場合に、停止信号情報を出力する構成であるが、変形例5に係る表示装置1では、図10に示すように、タイミングコントローラ10が電圧判定回路63a、63b、63cから判定結果(Hレベル(「1」)、Lレベル(「0」))を受信し、受信した判定結果に基づいて、安全制御回路64a、64b、64cに停止信号情報を送信する構成を有している。すなわち、電圧判定回路63aは、図11に示すように、安全制御回路64aおよびタイミングコントローラ10に対して、判定結果を出力する。なお、図10では、上記変形例1に示すように、信号線を共有する構成も適用している。本変形例5に係る表示装置1の構成でも、図1に示す構成と同様の効果を得ることができる。
 (電圧生成回路の構成)
 図12は、表示装置1における電圧生成回路の具体的な構成を示す図である。なお、図11では、データ信号線駆動回路6aの電圧生成回路61aを例に挙げ、正負の電源(駆動電圧)を生成する構成例を示している。同図に示すように、いわゆる昇圧DCDC回路により正側の電源を生成し、降圧DCDC回路により負側の電源を生成する。図12の構成によれば、昇圧DCDC回路および降圧DCDC回路に入力される正電源生成用制御信号および負電源生成用制御信号のデューティ比や周波数を個別に調整することにより、生成能力調整やEMI(電波障害)対策を個別に行うことが可能となる。
 なお、図9に示した変形例4に係る表示装置1では、正電源生成用制御信号および負電源生成用制御信号等は、電圧制御回路65a、65b、65cから出力される。
 〔実施の形態2〕
 本発明の実施の形態2に係る表示装置(液晶表示装置)1aの構成について説明する。なお、以下の説明では、主に、実施の形態1に係る表示装置1との相違点について説明するものとし、実施の形態1で説明した各構成要素と同一の機能を有する構成要素には同一の番号を付し、その説明を省略する。
 図13は、表示装置1aにおけるデータ信号線駆動回路6の具体的な構成を示す図である。以下、データ信号線駆動回路6の詳細な構成について、図13を参照して説明する。
 データ信号線駆動回路6は、複数のデータ信号線駆動回路6a、6b、6c、…で構成されており、それぞれのデータ信号線駆動回路6a、6b、6c、…は、複数本のデータ信号線に対応して設けられている。本実施の形態2においても、表示装置1aに3つのデータ信号線駆動回路6a、6b、6cが設けられている場合について説明する。また、各データ信号線駆動回路6a、6b、6cの構成は同一であるため、主にデータ信号線駆動回路6aを例に挙げて説明する。
 データ信号線駆動回路6aは、電圧生成回路61a、出力アンプ回路62a、および制御回路60aを備え、制御回路60aは、電圧判定回路63aおよび安全制御回路64aを備えている。
 電圧生成回路61aは、外部のコントロール部の電源部(図示せず)から入力された外部電圧Aを受け取り、外部電圧Aに基づいて、出力アンプ回路62aに必要な駆動電圧を生成する。生成された駆動電圧は、出力アンプ回路62aおよび電圧判定回路63aに入力される。
 出力アンプ回路62aは、複数のアナログアンプブロック(図示せず)を備え、1つのアナログアンプブロックは1本のデータ信号線Sに接続されている。各アナログアンプブロックは、各データ信号線Sにデータ信号を出力する。
 電圧判定回路63aは、外部のコントロール部の電源部から入力された外部電圧Aと、電圧生成回路61aにおいて生成された駆動電圧とを受け取る。そして、電圧判定回路63aは、外部電圧Aと予め設定された第1許容電圧範囲とを比較し、外部電圧Aが第1許容電圧範囲を満たすか否かを判定する処理(第1判定処理)を行う。また、電圧判定回路63aは、駆動電圧と予め設定された第2許容電圧範囲とを比較し、駆動電圧が第2許容電圧範囲を満たすか否かを判定する処理(第2判定処理)を行う。これにより、データ信号線駆動回路6aにおける電源電圧の異常を検出することができる。電圧判定回路63aは、電源電圧の異常を検出した場合、すなわち、外部電圧Aおよび駆動電圧の少なくとも何れか一方が、対応する許容電圧範囲(第1許容電圧範囲、第2許容電圧範囲)を満たさなくなった場合には、その旨の判定結果を安全制御回路64aに送信する。
 安全制御回路64aは、電圧生成回路61aおよび出力アンプ回路62aの駆動を制御する処理を行う。安全制御回路64aは、電圧判定回路63aから上記判定結果を受け取ると、電圧生成回路61aおよび出力アンプ回路62aに、駆動停止命令に応じた停止信号情報を出力する。電圧生成回路61aは、停止信号情報を受信すると、駆動電圧を生成する動作および生成した駆動電圧を出力する動作を停止する。出力アンプ回路62aは、停止信号情報を受信すると、データ信号線Sにデータ信号を出力する動作を停止する。
 また、安全制御回路64aは、電圧判定回路63aから上記判定結果を受け取ると、さらに、データ信号線駆動回路6b、6cにおける安全制御回路64b、64cに、電圧生成回路61b、61cおよび出力アンプ回路62b、62cの動作の停止処理を開始するための停止開始情報を送信する。
 データ信号線駆動回路6bの安全制御回路64bは、データ信号線駆動回路6aの安全制御回路64aから上記停止開始情報を受信すると、電圧生成回路61bおよび出力アンプ回路62bに停止信号情報を出力する。電圧生成回路61bは、停止信号情報を受信すると、駆動電圧を生成する動作および生成した駆動電圧を出力する動作を停止する。出力アンプ回路62bは、停止信号情報を受信すると、データ信号線Sにデータ信号を出力する動作を停止する。
 同様に、データ信号線駆動回路6cの安全制御回路64cは、データ信号線駆動回路6aの安全制御回路64aから上記停止開始情報を受信すると、電圧生成回路61cおよび出力アンプ回路62cに停止信号情報を出力する。電圧生成回路61cは、停止信号情報を受信すると、駆動電圧を生成する動作および生成した駆動電圧を出力する動作を停止する。出力アンプ回路62cは、停止信号情報を受信すると、データ信号線Sにデータ信号を出力する動作を停止する。
 上記の構成によれば、あるデータ信号線駆動回路において、外部電圧Aおよび駆動電圧の何れかに異常(電圧低下あるいは電圧上昇)が生じた場合に、全てのデータ信号線駆動回路における電圧生成回路および出力アンプ回路の動作が停止される。よって、従来のように、正常なデータ信号線駆動回路に対して外部電圧Aが供給され続け、駆動電圧を生成し続けることを防ぐことができるため、発熱、発火等の問題が生じることはない。
 また、本実施の形態2では、タイミングコントローラ10を介さずに、全てのデータ信号線駆動回路における電圧生成回路および出力アンプ回路の動作が停止する構成としているため、表示装置1aの回路構成を簡略化することができる。
 ここで、表示装置1aは、実施の形態1における変形例2、3に示したように、電圧判定回路63a、63b、63c、および、電圧生成回路61a、61b、61cが、それぞれ、データ信号線駆動回路6a、6b、6cの外部に設けられていてもよい。
 また、制御回路60aの具体的な構成は、実施の形態1と同様である。
 (変形例6)
 図14は、変形例6に係る表示装置1aの構成を示す図である。図13の表示装置1aでは、例えばデータ信号線駆動回路6aの安全制御回路64aが、データ信号線駆動回路6b、6cの安全制御回路64b、64cに停止開始情報を送信する構成であるが、変形例6に係る表示装置1aでは、図14に示すように、データ信号線駆動回路6aの電圧判定回路63aが、データ信号線駆動回路6b、6cの安全制御回路64b、64cに判定結果を送信する構成である。すなわち、電圧判定回路63aは、図15に示すように、安全制御回路64a、64b、64cに対して、判定結果を出力する。
 安全制御回路64a、64b、64cは、判定結果を受け取ると、対応する電圧生成回路61a、61b、61cおよび出力アンプ回路62a、62b、62cに対して停止信号情報を送信する。これにより、電圧生成回路61a、61b、61cおよび出力アンプ回路62a、62b、62cの動作が停止される。
 (表示パネル)
 上記各実施の形態において、表示パネル2の構成は特には限定されない。
 例えば、表示パネル2を液晶表示パネルとした場合には、表示装置1、1aを液晶表示装置として構成することが可能である。
 また、例えば、表示パネル2を有機エレクトロルミネッセンス(EL)表示パネルなどのEL表示パネルとした場合には、表示装置1、1aをエレクトロルミネッセンス表示装置として構成することが可能である。
 (トランジスタ)
 上記各実施の形態に係る表示装置では、表示パネルのトランジスタとして、半導体層にいわゆる酸化物半導体を用いたTFTを用いることが望ましい。この酸化物半導体には、例えばIGZO(InGaZnOx)が含まれる。図16に、酸化物半導体を用いたTFT、a-Si(amorphous silicon)を用いたTFT、およびLTPS(Low Temperature Poly Silicon)を用いたTFTの各々の特性を示す。図16においては、横軸(Vg)は、各TFTに供給されるゲート電圧の値を示し、縦軸(Id)は、各TFTのソース-ドレイン間の電流値を示す。また、図中において「TFT-on」と示されている期間は、TFTがオン状態となっている期間を示し、「TFT-off」と示されている期間は、TFTがオフ状態となっている期間を示す。
 図16に示すように、酸化物半導体を用いたTFTは、a-Siを用いたTFTよりも、オン状態の時の電流値(すなわち、電子移動度)が高い。図示は省略するが、具体的には、a-Siを用いたTFTでは、オン状態の時(「TFT-on」)のId電流が1uAであるのに対し、酸化物半導体を用いたTFTでは、TFT-on時のId電流が20~50uA程度である。このことから、酸化物半導体を用いたTFTは、a-Siを用いたTFTよりも、オン状態の時の電流値(電子移動度)が20~50倍程度高く、オン特性が非常に優れていることが分かる。
 以上のことから、上記各実施の形態に係る表示装置において、表示パネルのトランジスタとして、酸化物半導体を用いたTFTを各画素に用いることによって、各画素のTFTのオン特性が非常に優れたものとなる。そのため、各画素に対して画素データを書き込む際の電子移動度が増大し、該書き込みにかかる時間をより短時間化することができる。
 本発明の実施の形態に係る表示装置では、
 上記電圧判定手段は、上記外部電圧および上記駆動電圧の少なくとも何れか一方の電圧レベルが、上記許容電圧範囲の下限値となる下限電圧レベルを下回ったか否かを判定し、
 上記複数の電圧判定手段の少なくとも何れか一つにおいて、上記電圧レベルが上記下限電圧レベルを下回ったと判定された場合は、全ての上記データ信号線駆動回路に対応する上記電圧生成手段の動作を停止させる構成とすることもできる。
 これにより、あるデータ信号線駆動回路において、外部電圧および駆動電圧の何れかに電圧レベルの異常低下が生じた場合に、全てのデータ信号線駆動回路を安全に停止することができる。
 本発明の実施の形態に係る表示装置では、
 上記電圧判定手段は、上記外部電圧および上記駆動電圧の少なくとも何れか一方の電圧レベルが、上記許容電圧範囲の上限値となる上限電圧レベルを上回ったか否かを判定し、
 上記複数の電圧判定手段の少なくとも何れか一つにおいて、上記電圧レベルが上記上限電圧レベルを上回ったと判定された場合は、全ての上記データ信号線駆動回路に対応する上記電圧生成手段の動作を停止させる構成とすることもできる。
 これにより、あるデータ信号線駆動回路において、外部電圧および駆動電圧の何れかに電圧レベルの異常上昇が生じた場合に、全てのデータ信号線駆動回路を安全に停止することができる。
 本発明の実施の形態に係る表示装置では、
 上記複数のデータ信号線駆動回路のそれぞれは、上記電圧生成手段の駆動を制御する安全制御手段をさらに備え、
 上記安全制御手段は、上記電圧レベルが上記許容電圧範囲を満たさない旨の判定結果を上記電圧判定手段から受信した場合に、該安全制御手段が設けられている上記データ信号線駆動回路に対応する上記電圧生成手段の動作を停止させる構成とすることもできる。
 上記の構成によれば、上記電圧異常が生じたデータ信号線駆動回路では、その内部の指示に基づき、電圧生成手段の動作が停止される。よって、異常が生じたデータ信号線駆動回路に対して、即座に停止処理を行うことができる。
 本発明の実施の形態に係る表示装置では、
 上記複数のデータ信号線駆動回路のそれぞれを駆動するための制御信号を出力するタイミングコントローラをさらに備え、
 上記タイミングコントローラは、上記判定結果に基づいて、上記複数のデータ信号線駆動回路における上記安全制御手段のそれぞれに対して、上記電圧生成手段の動作を停止させるための停止信号情報を出力する構成とすることもできる。
 上記の構成によれば、各電圧生成手段は、各データ信号線駆動回路を制御するタイミングコントローラからの停止指示(停止信号情報)に基づいて動作を停止するため、すべての電圧生成手段を確実に停止させることができる。
 本発明の実施の形態に係る表示装置では、
 上記安全制御手段は、上記電圧判定手段から上記判定結果を受信した場合には、さらに、上記タイミングコントローラに、全ての上記データ信号線駆動回路に対応する上記電圧生成手段の動作の停止処理を開始するための停止開始情報を送信し、
 上記タイミングコントローラは、上記安全制御手段から上記停止開始情報を受信した場合は、全ての上記データ信号線駆動回路に対応する上記電圧生成手段の動作を停止させるための停止信号情報を出力する構成とすることもできる。
 本発明の実施の形態に係る表示装置では、
 上記電圧判定手段から上記判定結果を受信した上記安全制御手段は、該安全制御手段が設けられている上記データ信号線駆動回路に対応する上記電圧生成手段の動作を停止させる一方、
 上記タイミングコントローラから上記停止信号情報を受信した上記安全制御手段は、該安全制御手段が設けられている上記データ信号線駆動回路に対応する上記電圧生成手段の動作を停止させる構成とすることもできる。
 本発明の実施の形態に係る表示装置では、
 上記複数のデータ信号線駆動回路のそれぞれを駆動するための制御信号を出力するタイミングコントローラをさらに備え、
 上記タイミングコントローラは、上記電圧判定手段から上記判定結果を受信した場合には、上記複数のデータ信号線駆動回路における上記安全制御手段のそれぞれに対して、上記電圧生成手段の動作を停止させるための停止信号情報を出力し、
 上記複数のデータ信号線駆動回路における上記安全制御手段のそれぞれは、上記タイミングコントローラから上記停止信号情報を受信した場合には、自身が設けられている上記データ信号線駆動回路に対応する上記電圧生成手段の動作を停止させる構成とすることもできる。
 本発明の実施の形態に係る表示装置では、
 少なくとも一つの上記データ信号線駆動回路において上記電圧レベルが上記許容電圧範囲を満たさない場合は、該データ信号線駆動回路に対応する上記電圧判定手段は、該データ信号線駆動回路における上記安全制御手段に上記判定結果を送信し、
 上記安全制御手段は、上記電圧判定手段から上記判定結果を受信した場合には、さらに、他の全ての上記データ信号線駆動回路における上記安全制御手段に、該データ信号線駆動回路に対応する上記電圧生成手段の動作の停止処理を開始するための停止開始情報を送信する構成とすることもできる。
 上記の構成によれば、上記電圧異常が生じたデータ信号線駆動回路の安全制御手段が、他のデータ信号線駆動回路の安全制御手段に停止開始情報を送信する。すなわち、タイミングコントローラを介さずに停止処理が行われる。よって、表示装置の回路構成を簡略化することができる。
 本発明の実施の形態に係る表示装置では、
 上記複数のデータ信号線駆動回路における上記安全制御手段のそれぞれは、上記複数のデータ信号線駆動回路における上記安全制御手段のうちの少なくとも何れか一つから上記停止開始情報を受信した場合に、自身が設けられている上記データ信号線駆動回路に対応する上記電圧生成手段の動作を停止させる構成とすることもできる。
 本発明の実施の形態に係る表示装置では、
 少なくとも一つの上記データ信号線駆動回路において上記電圧レベルが上記許容電圧範囲を満たさない場合は、該データ信号線駆動回路に対応する上記電圧判定手段は、該データ信号線駆動回路における上記安全制御手段と、他の全ての上記データ信号線駆動回路における上記安全制御手段とに、上記判定結果を送信する構成とすることもできる。
 上記表示装置では、上記電圧判定手段および上記電圧生成手段の少なくとも何れか一方は、上記データ信号線駆動回路の内部または外部に設けられている構成とすることもできる。
 本発明の実施の形態に係る表示装置では、
 上記複数のデータ信号線駆動回路のそれぞれは、上記駆動電圧が入力されるとともに、対応するデータ信号線にデータ信号を供給するアンプ回路を備え、
 上記電圧レベルが上記許容電圧範囲を満たさない場合には、さらに、全てのデータ信号線駆動回路における上記アンプ回路の動作を停止させる構成とすることもできる。
 上記の構成によれば、上記電圧異常が生じた場合に、電圧生成回路に加えて、アンプ回路の動作も停止されるため、データ信号線駆動回路の内部回路の故障等を防ぐことができる。
 本発明の実施の形態に係る表示装置では、上記許容電圧範囲は、上記外部電圧および上記駆動電圧のそれぞれに対応して個別に設定されている構成とすることもできる。
 これにより、外部電圧および駆動電圧が異なる場合でも、適切に電圧異常を判定(検出)することができる。
 本発明の実施の形態に係る表示装置では、上記外部電圧および上記駆動電圧の少なくとも何れか一方の電圧レベルが、所定の期間上記許容電圧範囲を満たさないと上記電圧判定手段により判定された場合に、全ての上記データ信号線駆動回路に対応する上記電圧生成手段の動作を停止させる構成とすることもできる。
 上記の構成によれば、電圧異常が所定期間継続した場合に動作停止処理が行われ、本来は異常ではないケースにおいて動作停止処理が行われることを回避することができるため、信頼性を高めることができる。
 本発明の実施の形態に係る表示装置では、データ信号線と、走査信号線と、画素電極と、データ信号線および走査信号線並びに画素電極に接続されたトランジスタとを含む表示パネルを備え、上記トランジスタの半導体層に、酸化物半導体が用いられていることが好ましい。
 本発明の実施の形態に係る表示装置では、上記酸化物半導体は、IGZOであることが好ましい。
 本発明の実施の形態に係る表示装置は、液晶表示パネルあるいは有機エレクトロルミネッセンス表示パネルを備え、液晶表示装置あるいは有機EL表示装置とすることもできる。
 本発明は上述した各実施形態に限定されるものではなく、請求項に示した範囲で種々の変更が可能であり、異なる実施形態にそれぞれ開示された技術的手段を適宜組み合わせて得られる実施形態についても本発明の技術的範囲に含まれる。
 本発明の表示装置は、複数のデータ信号線駆動回路を備える表示装置およびその駆動方法に利用することができる。
 1、1a 表示装置
 2    表示パネル
 4    走査信号線駆動回路
 6a、6b、6c  データ信号線駆動回路
 60a、60b   制御回路
 61a、61b   電圧生成回路(電圧生成手段)
 62a、62b   出力アンプ回路(アンプ回路)
 63a、63b   電圧判定回路(電圧判定手段)
 64a、64b  安全制御回路(安全制御手段)
 65a、65b  電圧制御回路
 8    共通電極駆動回路
 10   タイミングコントローラ
 11   駆動制御部
 S    データ信号線
 G    走査信号線
 c1   第1比較回路(電圧判定手段)
 c2   第2比較回路(電圧判定手段)
 h1   第1判定回路(電圧判定手段)
 h2   第2判定回路(電圧判定手段)

Claims (20)

  1.  複数のデータ信号線駆動回路を備えた表示装置であって、
     上記複数のデータ信号線駆動回路のそれぞれに対応して、外部から入力された外部電圧に基づいて該データ信号線駆動回路が駆動するために必要な駆動電圧を生成する電圧生成手段と、上記外部電圧および上記駆動電圧の少なくとも何れか一方の電圧レベルが予め設定した許容電圧範囲を満たすか否かを判定する電圧判定手段とが設けられており、
     上記複数の電圧判定手段の少なくとも何れか一つにおいて、上記電圧レベルが上記許容電圧範囲を満たさないと判定された場合は、全ての上記データ信号線駆動回路に対応する上記電圧生成手段の動作を停止させることを特徴とする表示装置。
  2.  上記電圧判定手段は、上記外部電圧および上記駆動電圧の少なくとも何れか一方の電圧レベルが、上記許容電圧範囲の下限値となる下限電圧レベルを下回ったか否かを判定し、
     上記複数の電圧判定手段の少なくとも何れか一つにおいて、上記電圧レベルが上記下限電圧レベルを下回ったと判定された場合は、全ての上記データ信号線駆動回路に対応する上記電圧生成手段の動作を停止させることを特徴とする請求項1に記載の表示装置。
  3.  上記電圧判定手段は、上記外部電圧および上記駆動電圧の少なくとも何れか一方の電圧レベルが、上記許容電圧範囲の上限値となる上限電圧レベルを上回ったか否かを判定し、
     上記複数の電圧判定手段の少なくとも何れか一つにおいて、上記電圧レベルが上記上限電圧レベルを上回ったと判定された場合は、全ての上記データ信号線駆動回路に対応する上記電圧生成手段の動作を停止させることを特徴とする請求項1に記載の表示装置。
  4.  上記複数のデータ信号線駆動回路のそれぞれは、上記電圧生成手段の駆動を制御する安全制御手段をさらに備え、
     上記安全制御手段は、上記電圧レベルが上記許容電圧範囲を満たさない旨の判定結果を上記電圧判定手段から受信した場合に、該安全制御手段が設けられている上記データ信号線駆動回路に対応する上記電圧生成手段の動作を停止させることを特徴とする請求項1に記載の表示装置。
  5.  上記複数のデータ信号線駆動回路のそれぞれを駆動するための制御信号を出力するタイミングコントローラをさらに備え、
     上記タイミングコントローラは、上記判定結果に基づいて、上記複数のデータ信号線駆動回路における上記安全制御手段のそれぞれに対して、上記電圧生成手段の動作を停止させるための停止信号情報を出力することを特徴とする請求項4に記載の表示装置。
  6.  上記安全制御手段は、上記電圧判定手段から上記判定結果を受信した場合には、さらに、上記タイミングコントローラに、全ての上記データ信号線駆動回路に対応する上記電圧生成手段の動作の停止処理を開始するための停止開始情報を送信し、
     上記タイミングコントローラは、上記安全制御手段から上記停止開始情報を受信した場合は、全ての上記データ信号線駆動回路に対応する上記電圧生成手段の動作を停止させるための停止信号情報を出力することを特徴とする請求項5に記載の表示装置。
  7.  上記電圧判定手段から上記判定結果を受信した上記安全制御手段は、該安全制御手段が設けられている上記データ信号線駆動回路に対応する上記電圧生成手段の動作を停止させる一方、
     上記タイミングコントローラから上記停止信号情報を受信した上記安全制御手段は、該安全制御手段が設けられている上記データ信号線駆動回路に対応する上記電圧生成手段の動作を停止させることを特徴とする請求項5または6に記載の表示装置。
  8.  上記複数のデータ信号線駆動回路のそれぞれを駆動するための制御信号を出力するタイミングコントローラをさらに備え、
     上記タイミングコントローラは、上記電圧判定手段から上記判定結果を受信した場合には、上記複数のデータ信号線駆動回路における上記安全制御手段のそれぞれに対して、上記電圧生成手段の動作を停止させるための停止信号情報を出力し、
     上記複数のデータ信号線駆動回路における上記安全制御手段のそれぞれは、上記タイミングコントローラから上記停止信号情報を受信した場合には、自身が設けられている上記データ信号線駆動回路に対応する上記電圧生成手段の動作を停止させることを特徴とする請求項4に記載の表示装置。
  9.  少なくとも一つの上記データ信号線駆動回路において上記電圧レベルが上記許容電圧範囲を満たさない場合は、該データ信号線駆動回路に対応する上記電圧判定手段は、該データ信号線駆動回路における上記安全制御手段に上記判定結果を送信し、
     上記安全制御手段は、上記電圧判定手段から上記判定結果を受信した場合には、さらに、他の全ての上記データ信号線駆動回路における上記安全制御手段に、該データ信号線駆動回路に対応する上記電圧生成手段の動作の停止処理を開始するための停止開始情報を送信することを特徴とする請求項4に記載の表示装置。
  10.  上記複数のデータ信号線駆動回路における上記安全制御手段のそれぞれは、上記複数のデータ信号線駆動回路における上記安全制御手段のうちの少なくとも何れか一つから上記停止開始情報を受信した場合に、自身が設けられている上記データ信号線駆動回路に対応する上記電圧生成手段の動作を停止させることを特徴とする請求項9に記載の表示装置。
  11.  少なくとも一つの上記データ信号線駆動回路において上記電圧レベルが上記許容電圧範囲を満たさない場合は、該データ信号線駆動回路に対応する上記電圧判定手段は、該データ信号線駆動回路における上記安全制御手段と、他の全ての上記データ信号線駆動回路における上記安全制御手段とに、上記判定結果を送信することを特徴とする請求項4に記載の表示装置。
  12.  上記電圧判定手段および上記電圧生成手段の少なくとも何れか一方は、上記データ信号線駆動回路の内部または外部に設けられていることを特徴とする請求項1に記載の表示装置。
  13.  上記複数のデータ信号線駆動回路のそれぞれは、上記駆動電圧が入力されるとともに、対応するデータ信号線にデータ信号を供給するアンプ回路を備え、
     上記電圧レベルが上記許容電圧範囲を満たさない場合には、さらに、全てのデータ信号線駆動回路における上記アンプ回路の動作を停止させることを特徴とする請求項1に記載の表示装置。
  14.  上記許容電圧範囲は、上記外部電圧および上記駆動電圧のそれぞれに対応して個別に設定されていることを特徴とする請求項1に記載の表示装置。
  15.  上記外部電圧および上記駆動電圧の少なくとも何れか一方の電圧レベルが、所定の期間上記許容電圧範囲を満たさないと上記電圧判定手段により判定された場合に、全ての上記データ信号線駆動回路に対応する上記電圧生成手段の動作を停止させることを特徴とする請求項1に記載の表示装置。
  16.  データ信号線と、走査信号線と、画素電極と、データ信号線および走査信号線並びに画素電極に接続されたトランジスタとを含む表示パネルを備え、
     上記トランジスタの半導体層に、酸化物半導体が用いられていることを特徴とする請求項1から15の何れか1項に記載の表示装置。
  17.  上記酸化物半導体は、IGZOであることを特徴とする請求項16に記載の表示装置。
  18.  複数のデータ信号線駆動回路を備えた表示装置の駆動方法であって、
     上記複数のデータ信号線駆動回路のそれぞれに対応して、外部から入力された外部電圧に基づいて該データ信号線駆動回路が駆動するために必要な駆動電圧を生成する電圧生成工程と、上記外部電圧および上記駆動電圧の少なくとも何れか一方の電圧レベルが予め設定した許容電圧範囲を満たすか否かを判定する電圧判定工程とを含み、
     上記複数のデータ信号線駆動回路の少なくとも何れか一つにおいて、上記電圧レベルが上記許容電圧範囲を満たさないと判定された場合は、全ての上記データ信号線駆動回路における上記電圧生成工程の動作を停止させることを特徴とする表示装置の駆動方法。
  19.  表示パネルを備え、
     上記表示パネルが、液晶表示パネルであることを特徴とする請求項1から17の何れか1項に記載の表示装置。
  20.  表示パネルを備え、
     上記表示パネルが、有機エレクトロルミネッセンス表示パネルであることを特徴とする請求項1から17の何れか1項に記載の表示装置。
PCT/JP2012/059414 2011-04-08 2012-04-05 表示装置、および表示装置の駆動方法 WO2012137886A1 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US14/009,962 US9437154B2 (en) 2011-04-08 2012-04-05 Display device, and method for driving display device

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2011-086817 2011-04-08
JP2011086817 2011-04-08

Publications (1)

Publication Number Publication Date
WO2012137886A1 true WO2012137886A1 (ja) 2012-10-11

Family

ID=46969276

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2012/059414 WO2012137886A1 (ja) 2011-04-08 2012-04-05 表示装置、および表示装置の駆動方法

Country Status (3)

Country Link
US (1) US9437154B2 (ja)
TW (1) TWI540358B (ja)
WO (1) WO2012137886A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017134203A (ja) * 2016-01-27 2017-08-03 三菱電機株式会社 駆動装置および液晶表示装置
JP2022537519A (ja) * 2019-06-11 2022-08-26 恵科股▲分▼有限公司 表示装置及びその短絡検出方法

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI556202B (zh) * 2014-10-24 2016-11-01 友達光電股份有限公司 顯示器驅動裝置及顯示裝置的驅動方法
KR20160087466A (ko) * 2015-01-13 2016-07-22 삼성디스플레이 주식회사 표시 장치
KR102631799B1 (ko) * 2016-11-11 2024-02-02 삼성디스플레이 주식회사 표시장치 및 그의 검사방법

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06274120A (ja) * 1993-03-19 1994-09-30 Toray Ind Inc 液晶表示方法および装置
JPH10268834A (ja) * 1997-03-21 1998-10-09 Mitsubishi Electric Corp 集合型表示装置
JPH11305717A (ja) * 1998-04-20 1999-11-05 Fujitsu General Ltd マルチ画面表示システム
JP2007218965A (ja) * 2006-02-14 2007-08-30 Matsushita Electric Ind Co Ltd プラズマディスプレイ装置
JP2008107410A (ja) * 2006-10-23 2008-05-08 Funai Electric Co Ltd フラットパネルディスプレイおよび電源回路
JP2011071277A (ja) * 2009-09-25 2011-04-07 Sony Corp 表示装置

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3508837B2 (ja) 1999-12-10 2004-03-22 インターナショナル・ビジネス・マシーンズ・コーポレーション 液晶表示装置、液晶コントローラ、ビデオ信号伝送方法
WO2004019311A2 (en) * 2002-08-21 2004-03-04 Koninklijke Philips Electronics N.V. Display device
TWI361422B (en) * 2007-04-18 2012-04-01 Novatek Microelectronics Corp Control method for eliminating deficient display and a display device using the same and driving circuit using the same
JP4277055B2 (ja) * 2007-05-29 2009-06-10 シャープ株式会社 駆動回路、表示装置、およびテレビジョンシステム
KR101501663B1 (ko) * 2008-08-08 2015-03-11 삼성디스플레이 주식회사 표시패널을 구동하기 위한 데이터 구동 방법, 이를 수행하기 위한 데이터 구동회로 및 이를 갖는 표시장치
JP5507090B2 (ja) * 2008-09-30 2014-05-28 富士通テン株式会社 表示装置
KR20120101716A (ko) * 2009-12-24 2012-09-14 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치 및 전자 기기
KR101125504B1 (ko) * 2010-04-05 2012-03-21 주식회사 실리콘웍스 클럭 신호가 임베딩된 단일 레벨의 데이터 전송을 이용한 디스플레이 구동 시스템
KR101146989B1 (ko) * 2010-05-06 2012-05-22 삼성모바일디스플레이주식회사 Dc-dc 컨버터, 이를 포함하는 유기 전계 발광 표시 장치 및 그 구동 방법
US8487924B2 (en) * 2010-08-25 2013-07-16 Dongwoon Anatech Co., Ltd. Apparatus for driving of display panel
TWI427590B (zh) * 2010-09-02 2014-02-21 Novatek Microelectronics Corp 顯示裝置及其顯示方法
US8564585B2 (en) * 2010-12-09 2013-10-22 Himax Technologies Limited Source driver and display device with protection unit
US9053673B2 (en) * 2011-03-23 2015-06-09 Parade Technologies, Ltd. Scalable intra-panel interface
JP5789113B2 (ja) * 2011-03-31 2015-10-07 株式会社Joled 表示装置および電子機器
JP2013021117A (ja) * 2011-07-11 2013-01-31 Rohm Co Ltd Led駆動装置、照明装置、液晶表示装置
US8994673B2 (en) * 2011-12-09 2015-03-31 Lg Display Co., Ltd. Display device with integrated touch screen having electrical connections provided in inactive regions of display panel
TWI485678B (zh) * 2012-09-17 2015-05-21 Novatek Microelectronics Corp 面板顯示裝置
US8946994B2 (en) * 2012-09-25 2015-02-03 Lg Display Co., Ltd. Organic light emitting display device and driving method thereof
KR101940220B1 (ko) * 2012-10-23 2019-01-18 엘지디스플레이 주식회사 전원제어부를 포함하는 표시장치 및 그 구동방법
JP6108762B2 (ja) * 2012-10-26 2017-04-05 三菱電機株式会社 表示装置

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06274120A (ja) * 1993-03-19 1994-09-30 Toray Ind Inc 液晶表示方法および装置
JPH10268834A (ja) * 1997-03-21 1998-10-09 Mitsubishi Electric Corp 集合型表示装置
JPH11305717A (ja) * 1998-04-20 1999-11-05 Fujitsu General Ltd マルチ画面表示システム
JP2007218965A (ja) * 2006-02-14 2007-08-30 Matsushita Electric Ind Co Ltd プラズマディスプレイ装置
JP2008107410A (ja) * 2006-10-23 2008-05-08 Funai Electric Co Ltd フラットパネルディスプレイおよび電源回路
JP2011071277A (ja) * 2009-09-25 2011-04-07 Sony Corp 表示装置

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017134203A (ja) * 2016-01-27 2017-08-03 三菱電機株式会社 駆動装置および液晶表示装置
US10720119B2 (en) 2016-01-27 2020-07-21 Mitsubishi Electric Corporation Drive device and liquid crystal display apparatus
JP2022537519A (ja) * 2019-06-11 2022-08-26 恵科股▲分▼有限公司 表示装置及びその短絡検出方法
JP7270074B2 (ja) 2019-06-11 2023-05-09 恵科股▲分▼有限公司 表示装置及びその短絡検出方法

Also Published As

Publication number Publication date
TWI540358B (zh) 2016-07-01
TW201248250A (en) 2012-12-01
US20140028658A1 (en) 2014-01-30
US9437154B2 (en) 2016-09-06

Similar Documents

Publication Publication Date Title
US10373575B2 (en) Display apparatus
TWI425484B (zh) 驅動裝置、顯示器裝置、及其驅動方法
US9171517B2 (en) Display device, driving device, and driving method
JP2014119750A (ja) 表示装置及びその駆動方法
KR102002459B1 (ko) 액정표시장치 및 그 구동방법
TWI537926B (zh) 顯示裝置及其驅動方法
KR102255618B1 (ko) 표시장치
WO2017197745A1 (zh) 显示面板及其驱动电路和驱动方法
WO2018157597A1 (zh) 显示方法和显示装置
WO2012137886A1 (ja) 表示装置、および表示装置の駆動方法
US8044911B2 (en) Source driving circuit and liquid crystal display apparatus including the same
US9978326B2 (en) Liquid crystal display device and driving method thereof
US9378667B2 (en) Scan driving circuit
WO2012161022A1 (ja) 表示装置、液晶表示装置、および駆動方法
US20140085280A1 (en) Display control device and control method therefor, and display system
US9659516B2 (en) Drive device of display panel, display device including the same, and drive method of display panel
US9147372B2 (en) Display device
US8581940B2 (en) Display device
KR102540315B1 (ko) 액정 표시 장치
US20060176263A1 (en) Display device and method of driving the same
US8264440B2 (en) Display device, electronic apparatus and electronic system
US8471839B2 (en) Signal control circuit and method thereof, liquid crystal display and timing controller thereof
KR20140098406A (ko) 액정표시장치 및 그 구동방법
KR101619324B1 (ko) 액정표시장치 및 그 구동방법
KR20170038390A (ko) 액정표시장치

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 12768201

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 14009962

Country of ref document: US

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 12768201

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: JP