KR101501663B1 - 표시패널을 구동하기 위한 데이터 구동 방법, 이를 수행하기 위한 데이터 구동회로 및 이를 갖는 표시장치 - Google Patents

Abstract

표시패널을 구동하기 위한 데이터 구동 방법에서 디지털 구동전압 및 아날로그 구동전압이 수신된다. 디지털 구동전압이 수신되고 기설정된 구동타이밍 후 아날로그 구동전압이 스위칭 된다. 아날로그 구동전압을 이용해 디지털 데이터 신호가 아날로그 데이터 신호로 변환된다. 아날로그 데이터 신호가 표시패널의 데이터 배선에 출력된다. 이와 같이, 아날로그 구동전압이 디지털 구동전압 다음에 인가될 수 있도록 순서를 결정해줌으로써 데이터 구동회로의 구동 칩이 타는 것을 방지할 수 있다.

데이터 구동회로, 구동 칩, 표시장치

Description

표시패널을 구동하기 위한 데이터 구동 방법, 이를 수행하기 위한 데이터 구동회로 및 이를 갖는 표시장치{METHOD FOR DATA DRIVING A DISPLAY PANEL, DATA DERIVING CIRCUIT FOR PERFORMING THE METHOD AND DESPLAY DEVICE HAVING THE SAME}

본 발명은 표시패널을 구동하기 위한 데이터 구동 방법, 이를 수행하기 위한 데이터 구동회로 및 이를 갖는 표시장치에 관한 것이다.

일반적인 액정 표시장치는 액정패널과, 상기 액정패널을 구동하는 구동장치를 갖는다. 상기 액정패널은 어레이 기판과 상부 기판 및 상기 어레이 기판과 상부 기판 사이에 개재된 액정층을 갖는다. 상기 어레이 기판은 상호 교차하는 다수개의 데이터 라인 및 게이트 라인을 가지며, 상기 데이터 라인 및 게이트 라인에 의해 정의되는 다수개의 픽셀을 갖는다.

상기 구동장치는 외부 그래픽 기기로부터 입력되는 데이터 신호를 아날로그형태의 데이터 신호로 변환하여 상기 데이터 라인으로 출력하는 데이터 구동회로와, 상기 데이터 라인으로 출력되는 데이터 신호에 대응하여 게이트 라인을 활성화시키는 게이트 신호를 출력하는 게이트 구동회로, 및 상기 데이터 구동회로와 게이 트 구동회로를 제어하는 타이밍 제어부를 갖는다.

상기 데이터 구동회로는 상기 복수의 데이터 라인을 소정 단위로 그룹핑하여 데이터 처리하는 다수의 데이터 구동 칩을 포함한다. 상기 데이터 구동 칩은 입력되는 데이터 신호를 여러 단계의 데이터 처리과정을 통해 데이터 라인으로 출력한다. 상기 데이터 구동 칩은 디지털 회로들과 아날로그 회로들을 포함하고, 상기 디지털 회로들을 구동시키는 디지털 구동전압과 상기 아날로그 회로들을 구동시키는 아날로그 구동전압이 필요한 때에 인가되게 설계되어 있다.

하지만, 상기 디지털 구동전압이 인가되지 않은 상태에 상기 아날로그 구동전압이 인가되는 비정상적인 상황이 발생하는 경우가 있어, 상기 구동 칩이 타버리는 불량이 존재했었다.

이에 본 발명의 기술적 과제는 이러한 점에서 착안된 것으로, 본 발명의 목적은 구동장치 내에 디지털 구동전압, 데이터 전압 및 아날로그 구동전압이 순서대로 인가될 수 있도록 하는 표시패널을 구동하기 위한 데이터 구동 방법을 제공하는 것이다.

본 발명의 다른 목적은 상기 데이터 구동 방법을 수행하기 위한 데이터 구동회로를 제공하는 것이다.

본 발명의 또 다른 목적은 상기 데이터 구동회로를 포함하는 표시장치를 제공하는 것이다.

상기한 본 발명의 목적을 달성하기 위하여, 일 실시예에 따른 표시패널을 구동하기 위한 데이터 구동 방법에 따르면, 디지털 구동전압 및 아날로그 구동전압이 수신된다. 이어서, 상기 디지털 구동전압이 수신되고 기설정된 구동타이밍 후 상기 아날로그 구동전압이 스위칭 된다. 이어서, 상기 아날로그 구동전압을 이용해 디지털 데이터 신호가 아날로그 데이터 신호로 변환된다. 이어서, 상기 아날로그 데이터 신호가 표시패널의 데이터 배선에 출력된다.

본 발명의 실시예에서, 상기 디지털 구동전압을 이용해 래치 펄스가 발생되고, 상기 래치 펄스에 동기되어 상기 디지털 데이터 신호가 일시저장 될 수 있다.

본 발명의 실시예에서, 상기 아날로그 데이터 신호로 변환될 때 감마 기준전압을 이용해 상기 디지털 데이터 신호를 상기 아날로그 데이터 신호로 변환될 수 있다.

본 발명의 실시예에서, 상기 아날로그 구동전압을 스위칭하는 것은 상기 디지털 데이터 신호가 일시저장된 후에 수행될 수 있다.

본 발명의 실시예에서, 상기 구동타이밍은 60㎲ 내지 100㎲일 수 있다.

본 발명의 실시예에서, 상기 아날로그 구동전압이 스위칭될 때, 상기 디지털 구동전압이 수신되지 않으면, 상기 아날로그 구동전압의 출력은 차단될 수 있다.

상기한 본 발명의 다른 목적을 달성하기 위하여, 일실시예에 따른 데이터 구동회로는 디지털 구동부, 아날로그 구동부 및 스위칭부를 포함한다. 상기 디지털 구동부는 디지털 구동전압을 이용해 디지털 데이터 신호를 수신한다. 상기 아날로 그 구동부는 아날로그 구동전압을 이용해 상기 디지털 데이터 신호를 아날로그 데이터 신호로 변환하여 표시패널의 데이터 배선에 출력한다. 상기 스위칭부는 상기 디지털 구동전압이 수신되고 기설정된 구동타이밍 후 상기 아날로그 구동전압을 상기 아날로그 구동부에 인가한다.

본 발명의 실시예에서, 상기 디지털 구동부는 래치 펄스를 발생하는 쉬프트 레지스터 및 상기 래치 펄스에 동기되어 상기 디지털 데이터 신호를 일시저장하는 래치를 포함할 수 있다.

본 발명의 실시예에서, 상기 아날로그 구동부는 상기 래치로부터 출력된 상기 디지털 데이터 신호를 감마 기준전압을 이용해 상기 아날로그 데이터 신호로 변환하는 디지털 아날로그 변환부 및 상기 아날로그 데이터 신호를 표시패널의 데이터 배선에 출력하는 출력 버퍼부를 포함할 수 있다.

본 발명의 실시예에서, 상기 구동타이밍은 상기 디지털 구동부가 구동되는 시간일 수 있다.

본 발명의 실시예에서, 상기 스위칭부는 상기 구동타이밍까지 상기 아날로그 구동 전압을 지연시키는 지연부를 더 포함할 수 있는데, 상기 스위칭부는 상기 디지털 구동전압이 수신되지 않으면, 상기 아날로그 구동전압의 출력을 차단할 수 있다.

상기한 본 발명의 다른 목적을 달성하기 위하여, 일 실시예에 따른 표시장치는 표시패널, 제1 전압발생부, 제2 전압발생부, 데이터 구동회로 및 타이밍 제어부를 포함한다. 상기 표시패널은 데이터 배선과 게이트 배선에 전기적으로 연결된 화 소 전극을 포함한다. 상기 제1 전압발생부는 디지털 구동전압을 생성하여 출력한다. 상기 제2 전압발생부는 아날로그 구동전압을 생성하여 출력한다. 상기 데이터 구동회로는 디지털 구동부, 아날로그 구동부 및 스위칭부를 포함한다. 상기 디지털 구동부는 상기 디지털 구동전압을 이용해 디지털 데이터 신호를 수신한다. 상기 아날로그 구동부는 상기 아날로그 구동전압을 이용해 상기 디지털 데이터 신호를 아날로그 데이터 신호로 변환하여 상기 데이터 배선에 출력한다. 상기 스위칭부는 상기 디지털 구동전압이 수신되고 기설정된 구동타이밍 후 상기 아날로그 구동전압을 상기 아날로그 구동부에 인가한다. 상기 타이밍 제어부는 상기 데이터 구동회로를 제어한다.

본 발명의 실시예에서, 일 실시예에 따른 표시장치는 감마 기준전압을 생성하여 출력하는 감마전압 발생부와 상기 게이트 배선들에 게이트 신호를 순차적으로 출력하는 게이트 구동회로를 더 포함할 수 있다.

이러한 표시패널을 구동하기 위한 데이터 구동 방법, 이를 수행하기 위한 데이터 구동회로 및 이를 갖는 표시장치에 의하면, 디지털 구동전압이 정상적으로 인가되는 상황에서는 아날로그 구동전압이 디지털 구동전압 다음에 인가되고, 디지털 구동전압이 비정상적으로 인가되는 상황에서는 아날로그 구동전압이 차단되므로, 디지털 구동전압이 인가되지 않은 상태에서 아날로그 구동전압이 인가되어 발생하는 현상인 구동 칩이 타버리는 불량을 방지할 수 있다.

이하, 도면들을 참조하여 본 발명의 바람직한 실시예들을 보다 상세하게 설명하기로 한다. 본 발명은 다양한 변경을 가할 수 있고 여러 가지 형태를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 본문에 상세하게 설명하고자 한다. 그러나, 이는 본 발명을 특정한 개시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다. 각 도면을 설명하면서 유사한 참조부호를 유사한 구성요소에 대해 사용하였다. 첨부된 도면에 있어서, 구조물들의 치수는 본 발명의 명확성을 위하여 실제보다 확대하여 도시한 것이다. 제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다. 예를 들어, 본 발명의 권리 범위를 벗어나지 않으면서 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소도 제1 구성요소로 명명될 수 있다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다.

본 출원에서, "포함하다" 또는 "가지다" 등의 용어는 명세서 상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다. 또한, 층, 막, 영역, 판 등의 부분이 다른 부분 위에 있다고 할 경우, 이는 다른 부분 바로 위에 있는 경우뿐만 아니라 그 중간에 또 다 른 부분이 있는 경우도 포함한다. 반대로 층, 막, 영역, 판 등의 부분이 다른 부분 아래에 있다고 할 경우, 이는 다른 부분 바로 아래에 있는 경우뿐만 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다.

도 1은 본 발명의 실시예에 따른 표시장치에 대한 블록도이다.

도 1을 참조하면, 표시장치는 표시패널(100), 상기 표시패널(100)을 구동하는 구동장치(800)를 포함한다.

상기 표시패널(100)은 다수의 게이트 라인(GL1 내지 GLn)과 다수의 데이터 라인(DL1 내지 DLm)에 전기적으로 연결된 다수의 화소들을 포함한다. 각 화소(P)는 박막트랜지스터(TR)와 상기 박막트랜지스터(TR)에 전기적으로 연결된 액정 커패시터(CLC) 및 스토리지 커패시터(CST)를 포함한다.

상기 구동장치(800)는 타이밍 제어부(200), 제1 전압발생부(300), 제2 전압발생부(400), 감마전압 발생부(500), 데이터 구동회로(600) 및 게이트 구동회로(700)를 포함한다. 여기서, 상기 제1 전압발생부(300)는 레귤레이터일 수 있고, 상기 제2 전압발생부(400)는 직류-직류 변환부일 수 있다.

상기 타이밍 제어부(200)는 외부의 그래픽 콘트롤러(미도시)와 같은 호스트로부터 제공되는 입력 영상 데이터(DATA1) 및 제어신호(CS)를 수신한다.

상기 타이밍 제어부(200)는 상기 입력 영상 데이터(DATA1)를 상기 표시패널(100)의 동작 조건에 맞는 디지털 형태의 데이터 신호(DATA2)로 처리하여 데이터 구동회로(600)에 제공한다.

상기 제어신호(CS)는 수직동기신호(VSYNC), 수평동기신호(HSYNC), 메인클럭 신호(MCLK) 및 데이터 인에이블 신호(DE) 등을 포함할 수 있다. 상기 타이밍 제어부(200)는 감마 제어신호(GCS)를 생성하여 상기 감마전압 발생부(500)에 출력한다.

상기 타이밍 제어부(200)는 상기 제어신호(CS)를 수신하여 상기 데이터 구동회로(700)의 구동타이밍을 제어하기 위한 제1 타이밍 제어신호(TCS1) 및 상기 게이트 구동회로(700)의 구동타이밍을 제어하기 위한 제2 타이밍 제어신호(TCS2)를 생성한다.

상기 제1 타이밍 제어신호(TCS1)는 수평개시신호, 반전신호 및 출력 인에이블 신호 등을 포함할 수 있다. 상기 제2 타이밍 제어신호(TCS2)는 수직개시신호, 게이트 클럭신호 및 출력 인에이블 신호 등을 포함할 수 있다. 상기 제1 타이밍 제어신호(TCS1)는 상기 데이터 구동회로(600)로 출력되고, 상기 제2 타이밍 제어신호는 상기 게이트 구동회로(700)로 출력된다.

도시되지는 않았지만, 상기 타이밍 제어부(200)는 상기 제1 전압발생부(300) 및 상기 제2 전압발생부(400)의 타이밍을 제어하는 제어신호들을 생성하여 각각 상기 제1 전압발생부(300) 및 상기 제2 전압발생부(400)에 출력될 수 있다.

상기 제1 전압발생부(300)은 상기 데이터 구동회로(600)의 아날로그 회로들을 구동하기 위한 아날로그 구동전압(AVDD)을 발생한다.

상기 제2 전압발생부(400)는 상기 데이터 구동회로(600)의 디지털 회로들을 구동하기 위한 제1 디지털 구동전압(DVDD1) 및 상기 타이밍 제어부(200)의 디지털 회로들을 구동하기 위한 제2 디지털 구동전압(DVDD2)을 발생한다.

상기 제2 전압발생부(400)는 감마전압 발생부(500)에 제공되는 기준전 압(VREF)을 생성하고, 상기 게이트 구동회로(700)에 제공되는 게이트 온 전압(Von) 및 게이트 오프 전압(Voff)을 생성한다.

상기 감마전압 발생부(500)는 상기 타이밍 제어부(200)로부터 제공되는 상기 감마 제어신호(GCS)를 기초로 복수의 감마 기준전압(VGREF)을 생성하고, 생성된 복수의 감마 기준전압(VGREF)을 상기 데이터 구동회로(600)에 출력한다.

상기 감마전압 발생부(500)는 도면에 도시하지 않았지만 감마 전원전압과 접지 전원전압 사이에 복수의 저항들이 직렬로 연결된 저항 스트링으로 구성될 수 있으며, 상기 감마 제어신호(GCS)에 따라 감마 전원전압과 접지 전원전압 양단에 인가된 전압 차를 전압 분배하여 상기 감마 기준전압(VGREF)을 생성할 수 있다.

상기 데이터 구동회로(600)는 제공받은 상기 데이터 제어신호(TCS1) 및 상기 감마 기준전압(VGREF)에 기초하여 상기 디지털 데이터 신호(DATA2)를 대응하는 아날로그 형태의 데이터 신호로 변환하여 상기 데이터 배선들(DL1 ~ DLm)에 출력한다. 여기서, 상기 데이터 제어신호(TCS1)는 상기 디지털 데이터 신호(DATA2)의 입력 시작을 지시하는 수평 개시신호(STH), 디지털 데이터 신호의 출력을 지시하는 로드 신호(TP), 아날로그 데이터 신호의 극성을 반전시키는 반전 신호(RVS) 및 데이터 클럭 신호(DCLK)를 포함할 수 있다. 이러한, 데이터 구동회로(600)는 통상 복수의 데이터 구동 칩으로 이루어진다.

상기 게이트 구동회로(700)는 제공받은 상기 게이트 온 전압(Von) 및 상기 게이트 오프 전압(Voff)과 게이트 제어신호(TCS2)에 기초하여 게이트 배선들(G1, G2,.., Gn)에 게이트 신호를 순차적으로 출력한다. 여기서, 상기 게이트 제어신 호(TCS2)는 게이트 온 신호의 출력 시작을 지시하는 수직 개시신호(STV), 게이트 온 신호의 출력 시기를 제어하는 게이트 클럭신호(GCLK) 및 게이트 온 신호의 펄스 폭을 한정하는 게이트 출력인에이블 신호(GOE)를 포함할 수 있다. 이러한 게이트 구동회로(700)는 복수의 게이트 구동칩으로 이루어지며, 상기 표시패널(100) 상에 집적회로 형태로 집적하여 형성할 수도 있다.

도 2는 도 1에 도시된 데이터 구동회로의 상세한 블록도이다.

도 1 및 도 2를 참조하면, 상기 데이터 구동회로(600)는 상기 타이밍 제어부(200)로부터 전송된 상기 디지털 데이터 신호(DATA2)를 상기 아날로그 형태의 데이터 신호로 변환하여 상기 표시패널(100)에 출력한다.

구체적으로, 상기 데이터 구동회로(600)는 디지털 구동부(640), 아날로그 구동부(670) 및 스위칭부(680)를 포함한다.

상기 디지털 구동부(640)는 디지털 회로들로 구성되어 상기 디지털 데이터 신호(DATA2)를 수신한다. 상기 디지털 구동부(640)는 상기 제1 디지털 구동전압(DVDD1)에 의해 구동된다.

상기 디지털 구동부(640)는 쉬프트 레지스터(610), 데이터레지스터(620) 및 래치(630)를 포함한다.

상기 쉬프트 레지스터(610)는 래치 펄스를 상기 래치(630)에 출력한다.

상기 데이터 레지스터(620)는 입력되는 상기 디지털 데이터 신호(DATA2), 즉, 레드, 그린 및 블루 데이터 신호(R, G, B)를 상기 래치(630)에 순차적으로 인가하고, 상기 쉬프트 레지스터(610)로부터 래치 펄스가 입력되면 상기 레드, 그린 및 블루 데이터 신호(R,G,B)를 상기 래치(630)에 출력한다.

상기 래치(630)는 채널 단위의 상기 레드, 그린 및 블루 데이터 신호(R,G,B)를 일시저장하여 래치한다. 상기 제1 타이밍 제어신호(TCS1)가 입력되면 래치된 채널 단위의 상기 디지털 데이터 신호(DATA2)를 출력한다.

상기 아날로그 구동부(670)는 아날로그 회로들로 구성되어 상기 디지털 데이터 신호(DATA2)를 아날로그 데이터 신호로 변환한다. 따라서, 상기 아날로그 구동전압(AVDD)에 의해 구동된다.

상기 아날로그 구동부(670)는 디지털-아날로그 변환부(650) 및 출력 버퍼부(660)를 포함한다.

상기 디지털-아날로그 변환부(650)는 상기 래치(630)로부터 출력되는 래치된상기 디지털 데이터 신호(DATA2)를 상기 감마 기준전압(VGREF)에 기초하여 아날로그 형태로 데이터 신호들(D1, D2,..,Dm)를 변환하여 출력한다.

상기 출력 버퍼(660)는 아날로그 형태로 변환된 데이터 신호를 증폭하여 출력한다. 상기 아날로그 데이터 신호들(D1, D2,..,Dm)는 상기 표시패널(100)의 데이터 배선(DL)들에 출력된다.

상기 스위칭부(680)는 상기 제1 디지털 구동전압(DVDD1)이 상기 디지털 구동부(640)에 인가되고, 상기 아날로그 구동전압(AVDD)이 상기 아날로그 구동부(670)에 순차적으로 인가될 수 있도록 상기 아날로그 구동전압(AVDD)을 지연시켜 스위칭 한다.

상기 스위칭부(680)는 지연부(690)을 포함한다.

상기 스위칭부(680)는 상기 제1 디지털 구동전압(DVDD1) 및 상기 아날로그 구동전압(AVDD)을 수신한다.

상기 제1 디지털 구동전압(DVDD1)이 정상적으로 수신되었을 때, 상기 아날로그 구동전압(AVDD)을 상기 아날로그 구동부(670)에 인가할 수 있도록 상기 아날로그 구동전압(AVDD)를 스위칭 한다. 이때, 상기 지연부(690)는 기설정된 구동타이밍에따라 상기 스위치부를 온 시킨다. 여기서, 상기 기설정된 구동타이밍은 상기 디지털 구동부(640)가 구동되는 시간이다. 즉, 정상적인 상기 제1 디지털 구동전압(DVDD1)이 수신되었을 때 기설정된 구동타이밍 동안 상기 지연부(690)는 상기 아날로그 구동전압(AVDD)을 차단하도록 지연하고 있다가, 상기 구동타이밍이 지나면 상기 아날로그 구동전압(AVDD)을 통과시킨다. 여기서 상기 구동타이밍은 60-100㎲일 수 있다.

반면, 상기 제2 전압발생부(400)의 비정상적인 동작에 의해 상기 제1 디지털 구동전압(DVDD1)이 인가되지 않으면, 상기 아날로그 구동전압(AVDD)이 상기 아날로그 구동부(670)에 인가될 수 없도록 상기 아날로그 구동전압(AVDD)를 차단 한다

도 3은 도 2에 도시된 데이터 구동회로가 턴 온 될 때, 제1 디지털 구동전압, 아날로그 구동전압 및 디지털 데이터 신호가 인가되는 순서를 설명하는 파형도이다.

도 2 및 도 3을 참조하면, 상기 데이터 구동회로(600)가 턴 온 되면, 상기 제1 디지털 구동전압(DVDD1)이 인가되어, 상기 디지털 구동부(640)을 구동시킨다.

이때, 상기 디지털 구동부(640)는 상기 디지털 데이터 신호(DATA2)를 수신한 다.

상기 스위칭부(680)는 상기 제1 디지털 구동전압(DVDD1)를 수신한다.

만약, 상기 제1 디지털 구동전압(DVDD1)이 정상적으로 인가되었을 때 기설정된 구동타이밍동안 상기 지연부(690)는 상기 아날로그 구동전압(AVDD)을 차단하고 있다가, 상기 구동타이밍이 지나면 상기 아날로그 구동전압(AVDD)을 통과시킨다.

이어서, 상기 아날로그 구동전압(AVDD)이 상기 상기 아날로그 구동부(670)를 구동시켜, 상기 디지털 데이터 신호(DATA2)를 아날로그 데이터 신호들(D1, D2,..,Dm)로 변환한다.

따라서, 상기 제1 디지털 구동전압, 아날로그 구동전압 및 디지털 데이터 신호가 인가되는 순서는 지켜질 수 있다.

만약, 상기 제2 전압발생부(400)의 비정상적인 동작에 의해 상기 제1 디지털 구동전압(DVDD1)이 인가되지 않으면, 상기 아날로그 구동전압(AVDD)이 상기 아날로그 구동부(670)에 인가될 수 없도록 상기 아날로그 구동전압(AVDD)를 차단 한다. 예를 들어, 상기 제2 전압발생부(400)의 비정상적인 동작에 의해 상기 데이터 구동회로(600)에 상기 아날로그 구동전압(AVDD)이 인가되고, 상기 제1 디지털 구동전압(DVDD1)가 인가되는 경우에 상기 스위칭부(680)에 의해 상기 아날로그 구동전압(AVDD)의 인가를 차단시킬 수 있다.

따라서, 상기 데이터 구동회로(600)가 포함하는 구동 칩이 타는 것을 방지할 수 있다.

도 4a 내지 도 4c는 도 2에 도시된 데이터 구동회로의 구동방법을 설명하기 위한 순서도이다.

도 1 내지 도 3 및 도4a를 참조하면, 상기 데이터 구동회로(600)가 턴 온이 되어 구동이 시작되면(단계 S101), 상기 데이터 구동회로(600)는 상기 제1 전압발생부(300)에 의해 출력된 상기 제1 디지털 구동전압(DVDD1)과 상기 제2 전압발생부(400)에 의해 출력된 상기 아날로그 구동전압(AVDD)을 수신한다(단계 S105).

상기 스위칭부(680)는 상기 제1 디지털 구동전압(DVDD1)이 정상적으로 수신되었는지 판단한다(단계 S110).

만약, 상기 제1 디지털 구동전압(DVDD1)이 정상적으로 수신 되었다면 상기 스위칭부(680)의 상기 지연부(690)는 지연시간을 카운팅 한다(단계 S115).

상기 지연부(690)가 지연시간을 카운팅 하는 사이 상기 제1 디지털 구동전압(DVDD1)는 상기 디지털 구동부(640)을 구동시킨다(단계 S120).

만약, 상기 제2 전압발생부(400)의 비정상적인 동작에 의해 제1 디지털 구동전압(DVDD1)이 인가 되지 않으면 상기 스위칭부(680)는 상기 데이터 구동회로(600)를 턴 오프시킨다(단계 S125).

상기 제1 디지털 구동전압(DVDD1)이 상기 디지털 구동부(640)를 구동시키다가 상기 카운팅된 지연시간이 상기 기설정된 구동타이밍을 넘는 지 판단된다(단계 S130).

상기 카운팅된 지연시간이 상기 기설정된 구동타이밍을 넘게 되면, 상기 스위칭부(680)는 상기 아날로그 구동전압(AVDD)을 차단하고 있다가, 상기 아날로그 구동전압(AVDD)을 통과시킨다(단계 S135).

반면, 상기 카운팅된 지연시간이 상기 기설정된 구동타이밍을 넘지 않는 동안은 상기 지연시간은 지속적으로 카운팅되고(단계 S115), 상기 제1 디지털 구동전압(DVDD1)이 상기 디지털 구동부(640)를 구동시킨다(단계 S120).

통과된 아날로그 구동전압(AVDD)은 상기 아날로그 구동부(670)를 구동시킨다(단계 S140).

도 1 내지 도 3 및 도4b를 참조하면, 상기 제1 디지털 구동전압(DVDD1)이 상기 디지털 구동부(640)을 구동시키는 단계(단계 S120)는 다음과 같은 단계들로 세분화 된다.

상기 쉬프트 레지스터(610)는 상기 제1 디지털 구동전압(DVDD1)에 의해 구동되어 순차적인 래치 펄스를 발생한다(단계 S116). 이어서, 상기 데이터 레지스터(620)는 상기 제1 디지털 구동전압(DVDD1)에 의해 구동되어 상기 디지털 데이터 신호(DATA2)를 상기 래치부(630)에 순차적으로 인가한다(단계 S117). 이어서, 상기 래치부(630)는 상기 제1 디지털 구동전압(DVDD1)에 의해 구동되고, 상기 래치 펄스에 동기되어 순차적으로 출력된 상기 디지털 데이터 신호(DATA2)를 일시적으로 저장하고 래치한다(단계 S118).

도 1 내지 도 3 및 도4c를 참조하면, 상기 아날로그 구동전압(AVDD)이 상기 아날로그 구동부(670)를 구동시키는 단계(단계 S140)는 다음과 같은 단계들로 세분화 된다.

상기 디지털-아날로그 변환부(650)는 상기 아날로그 구동전압(AVDD)에 의해구동되고, 상기 감마 기준전압(VGREF)에 기초하여 래치된 상기 디지털 데이터 신 호(DATA2)를 상기 아날로그 데이터 신호(D1, D2,..,Dm)로 변환한다(단계 S136). 이어서, 상기 출력 버퍼부(660)는 상기 아날로그 구동전압(AVDD)에 의해 구동되어 상기 아날로그 데이터 신호(D1, D2,..,Dm)를 완충하고 상기 표시패널(100)의 상기 데이터 배선들(DL1, DL2,.., DLm)에 출력한다(단계 S137).

따라서, 본 발명의 실시예에 따르면, 디지털 구동전압이 정상적으로 인가되는 상황에서는 아날로그 구동전압이 디지털 구동전압 다음에 인가된다. 또한, 디지털 구동전압이 인가되지 않는 상황에서는 아날로그 구동전압이 차단되므로, 디지털 구동전압이 인가되지 않은 상태에서 아날로그 구동전압이 인가되는 제2 전압발생부의 비정상적인 전원 출력 때문에 발생하는 현상인 구동 칩이 타버리는 불량을 방지할 수 있다.

이상에서 설명한 바와 같이, 본 발명의 실시예들에 따르면 디지털 구동전압이 정상적으로 인가되는 상황에서는 아날로그 구동전압이 디지털 구동전압 다음에 인가된다. 또한, 디지털 구동전압이 인가되지 않는 상황에서는 아날로그 구동전압이 차단되므로, 제2 전압발생부의 비정상적인 전원 출력 때문에 발생하는 현상인 구동 칩이 타버리는 불량을 방지할 수 있다.

이상에서는 실시예들을 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.

도 1은 본 발명의 실시예에 따른 표시장치에 대한 블록도이다.

도 2는 도 1에 도시된 데이터 구동회로의 상세한 블록도이다.

도 3은 도 2에 도시된 데이터 구동회로가 턴 온 될 때, 제1 디지털 구동전압, 아날로그 구동전압 및 디지털 데이터 신호가 인가되는 순서를 설명하는 파형도이다.

도 4a 및 도 4c는 도 2에 도시된 데이터 구동회로의 구동방법을 설명하기 위한 순서도이다.

<도면의 주요 부분에 대한 부호의 설명>

100 : 표시패널 800 : 구동장치

200 : 타이밍 제어부 300 : 제1 전압발생부

400 : 제2 전압발생부 500 : 감마전압 발생부

600 : 데이터 구동회로 700 : 게이트 구동회로

DATA1 : 입력 영상 데이터 CS : 제어신호

DATA2 : 디지털 데이터 GCS : 감마 제어신호

TCS1 : 제1 타이밍 제어신호 TCS2 : 제2 타이밍 제어신호

DVDD1 : 제1 디지털 구동전압 DVDD2 : 제2 디지털 구동전압

AVDD : 아날로그 구동전압 VCOM : 공통전압

VREF : 기준전압 Von : 게이트 온 전압

Voff : 게이트 오프 전압 VGREF : 감마 기준전압

G1, G2,.., Gn : 게이트 배선들

DL1, DL2,.., DLm : 데이터 배선들

D1, D2,..,Dm : 아날로그 데이터 신호들

Claims (19)

1. 디지털 구동전압 및 아날로그 구동전압을 수신하는 단계;

   상기 디지털 구동전압이 수신되고 기설정된 구동타이밍 후 상기 아날로그 구동전압을 스위칭하는 단계;

   상기 아날로그 구동전압을 이용해 디지털 데이터 신호를 아날로그 데이터 신호로 변환하는 단계; 및

   상기 아날로그 데이터 신호를 표시패널의 데이터 배선에 출력하는 단계를 포함하고,

   상기 구동타이밍은 60㎲ 내지 100㎲인 것을 특징으로 하는 표시패널을 구동하기 위한 데이터 구동 방법.
2. 제1항에 있어서,

   상기 디지털 구동전압을 이용해 래치 펄스를 발생하는 단계; 및

   상기 래치 펄스에 동기되어 상기 디지털 데이터 신호를 일시저장하는 단계를 더 포함하는 표시패널을 구동하기 위한 데이터 구동 방법.
3. 제2항에 있어서, 상기 아날로그 데이터 신호로 변환하는 단계는

   감마 기준전압을 이용해 상기 디지털 데이터 신호를 상기 아날로그 데이터 신호로 변환하는 것을 특징으로 하는 표시패널을 구동하기 위한 데이터 구동 방법.
4. 제3항에 있어서, 상기 아날로그 구동전압을 스위칭하는 단계는

   상기 디지털 데이터 신호를 일시저장하는 단계 이후에 수행되는 것을 특징으로 하는 표시패널을 구동하기 위한 데이터 구동 방법.
5. 삭제
6. 제1항에 있어서, 상기 아날로그 구동전압을 스위칭하는 단계는

   상기 디지털 구동전압이 수신되지 않으면, 상기 아날로그 구동전압의 출력을 차단하는 것을 특징으로 하는 표시패널을 구동하기 위한 데이터 구동 방법.
7. 디지털 구동전압을 이용해 디지털 데이터 신호를 수신하는 디지털 구동부;

   아날로그 구동전압을 이용해 상기 디지털 데이터 신호를 아날로그 데이터 신호로 변환하여 표시패널의 데이터 배선에 출력하는 아날로그 구동부; 및

   상기 디지털 구동전압이 수신되고 기설정된 구동타이밍 후 상기 아날로그 구동전압을 상기 아날로그 구동부에 인가하는 스위칭부를 포함하고,

   상기 구동타이밍은 상기 디지털 구동부가 구동되는 시간인 것을 특징으로 하는 데이터 구동회로.
8. 제7항에 있어서, 상기 디지털 구동부는

   래치 펄스를 발생하는 쉬프트 레지스터; 및

   상기 래치 펄스에 동기되어 상기 디지털 데이터 신호를 일시저장하는 래치를 포함하는 것을 특징으로 하는 데이터 구동회로.
9. 제8항에 있어서, 상기 아날로그 구동부는

   상기 래치로부터 출력된 상기 디지털 데이터 신호를 감마 기준전압을 이용해 상기 아날로그 데이터 신호로 변환하는 디지털 아날로그 변환부; 및

   상기 아날로그 데이터 신호를 상기 데이터 배선에 출력하는 출력 버퍼부를 포함하는 것을 특징으로 하는 데이터 구동회로.
10. 삭제
11. 제7항에 있어서, 상기 스위칭부는 상기 구동타이밍까지 상기 아날로그 구동 전압을 지연시키는 지연부를 더 포함하는 것을 특징으로 하는 데이터 구동회로.
12. 제7항에 있어서, 상기 스위칭부는 상기 디지털 구동전압이 수신되지 않으면, 상기 아날로그 구동전압의 출력을 차단하는 것을 특징으로 하는 데이터 구동회로.
13. 데이터 배선과 게이트 배선에 전기적으로 연결된 화소 전극을 포함하는 표시패널;

    디지털 구동전압을 생성하여 출력하는 제1 전압발생부;

    아날로그 구동전압을 생성하여 출력하는 제2 전압발생부;

    상기 디지털 구동전압을 이용해 디지털 데이터 신호를 수신하는 디지털 구동부와, 상기 아날로그 구동전압을 이용해 상기 디지털 데이터 신호를 아날로그 데이터 신호로 변환하여 상기 데이터 배선에 출력하는 아날로그 구동부와, 상기 디지털 구동전압이 수신되고 기설정된 구동타이밍 후 상기 아날로그 구동전압을 상기 아날로그 구동부에 인가하는 스위칭부를 포함하는 데이터 구동회로; 및

    상기 데이터 구동회로를 제어하는 타이밍 제어부를 포함하고,

    상기 구동타이밍은 상기 디지털 구동부가 구동되는 시간인 것을 특징으로 하는 표시장치.
14. 제13항에 있어서, 감마 기준전압을 생성하여 출력하는 감마전압 발생부; 및

    상기 게이트 배선들에 게이트 신호를 순차적으로 출력하는 게이트 구동회로를 더 포함하는 것을 특징으로 하는 표시장치.
15. 제13항에 있어서, 상기 디지털 구동부는

    래치 펄스를 발생하는 쉬프트 레지스터;

    상기 래치 펄스에 동기되어 상기 디지털 데이터 신호를 일시저장하는 래치를 포함하는 것을 특징으로 하는 표시장치.
16. 제15항에 있어서, 상기 아날로그 구동부는

    상기 래치로부터 출력된 상기 디지털 데이터 신호를 감마 기준전압을 이용해 상기 아날로그 데이터 신호로 변환하는 디지털 아날로그 변환부;

    상기 아날로그 데이터 신호를 표시패널의 데이터 배선에 출력하는 출력 버퍼 부를 포함하는 것을 특징으로 하는 표시장치.
17. 삭제
18. 제13항에 있어서, 상기 스위칭부는 상기 구동타이밍까지 상기 아날로그 구동 전압을 지연시키는 지연부를 더 포함하는 것을 특징으로 하는 표시장치.
19. 제13항에 있어서, 상기 스위칭부는 상기 디지털 구동전압이 수신되지 않으면, 상기 아날로그 구동전압의 출력을 차단하는 것을 특징으로 하는 표시장치.

Images