KR20060132201A - 표시장치 및 이의 구동방법 - Google Patents

표시장치 및 이의 구동방법 Download PDF

Info

Publication number
KR20060132201A
KR20060132201A KR1020050052414A KR20050052414A KR20060132201A KR 20060132201 A KR20060132201 A KR 20060132201A KR 1020050052414 A KR1020050052414 A KR 1020050052414A KR 20050052414 A KR20050052414 A KR 20050052414A KR 20060132201 A KR20060132201 A KR 20060132201A
Authority
KR
South Korea
Prior art keywords
gate
signal
data
load signal
output
Prior art date
Application number
KR1020050052414A
Other languages
English (en)
Inventor
김경렬
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020050052414A priority Critical patent/KR20060132201A/ko
Publication of KR20060132201A publication Critical patent/KR20060132201A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3674—Details of drivers for scan electrodes
    • G09G3/3677—Details of drivers for scan electrodes suitable for active matrices only
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0242—Compensation of deficiencies in the appearance of colours

Abstract

블록 단위로 형성되는 휘도 불량을 방지하여 표시 품질을 향상시킨 표시장치 및 표시장치의 구동방법이 개시된다. 표시 패널부는 게이트 배선들과 데이터 배선들이 교차함에 따라 정의되는 표시 영역과 그 주변의 주변 영역을 구비한다. 데이터 구동부는 로드 신호에 응답하여 데이터 신호들을 데이터 배선들에 순차적으로 제공한다. 게이트 구동부는 게이트 신호들을 게이트 배선들에 순차적으로 제공한다. 타이밍 제어부는 게이트 신호, 데이터 신호 및 로드 신호의 출력 타이밍을 제어한다. 펄스 지연부는 로드 신호의 출력을 소정 시간 지연시킨다. 게이트 구동 칩들 각각에 연결되어 형성된 블록 단위의 게이트 라인들 사이의 휘도 편차를 방지할 수 있다. 이에 따라 블록 단위로 발생하는 휘도 불량을 방지하여 표시장치의 표시 품질을 향상시킬 수 있다.

Description

표시장치 및 이의 구동방법{DISPLAY DEVICE AND METHOD OF DRIVING THE SAME}
도 1은 본 발명의 일 실시예에 의한 표시패널 어셈블리를 도시한 평면도이다.
도 2는 도 1의 A 영역을 확대하여 도시한 도면이다.
도 3은 본 발명의 일 실시예에 의한 표시장치를 설명하기 위해 개략적으로 도시한 블록도이다.
도 4는 도 3에 도시된 펄스 지연부의 일 실시예를 도시한 도면이다.
도 5는 본 발명의 일 실시예에 의한 데이터 구동부를 개략적으로 도시한 도면이다.
도 6은 비교예에 의한 표시장치의 구동방법을 설명하기 위한 도면이다.
도 7은 도 3에 도시된 표시장치의 구동방법의 일 실시예를 설명하기 위한 도면이다.
도 8은 도 3에 도시된 표시장치의 구동방법의 다른 실시예를 설명하기 위한 도면이다.
* 도면의 주요부분에 대한 부호의 설명 *
100 : 표시패널 어셈블리 110 : 표시패널
120 : 소스 인쇄회로기판 130 : 데이터 TCP
131 : 데이터 구동 칩 140 : 게이트 TCP
141 : 게이트 구동 칩 200 : 액정표시장치
300 : 시스템부 400 : 패널 구동부
424 : 타이밍 제어부 500 : 표시 패널부
본 발명은 표시장치 및 이의 구동방법에 관한 것으로서, 보다 상세하게는 표시 품질을 향상시킬 수 있는 표시장치 및 이의 구동방법에 관한 것이다.
일반적으로, 표시장치는 정보처리장치에서 처리된 데이터를 사용자가 인식할 수 있도록 소정의 화상을 표시하는 장치로 정의할 수 있다. 이러한 표시장치는 소형이면서 경량화 및 고 해상도 구현등을 위해 평판 패널형 표시장치가 널리 사용되고 있다.
현재 가장 널리 사용되고 있는 평판 패널형 표시장치는 액정표시장치인데, 상기 액정표시장치는 전계의 세기에 따라서 광투과도가 변경되는 액정을 이용하여 디스플레이를 수행하는 장치로 정의할 수 있다.
상기 액정표시장치는 디스플레이 유닛을 포함한다. 상기 디스플레이 유닛은 스위칭 소자인 박막 트랜지스터(Thin Film Transistor; TFT)가 형성된 어레이 기판, 상기 어레이 기판에 대향하는 대향 기판, 상기 어레이 기판과 대향 기판 사이 에 개재되는 액정층을 구비한 액정표시패널을 포함한다.
또한, 상기 디스플레이 유닛은 상기 액정표시패널을 구동하기 위한 구동 신호를 발생하는 소스 인쇄회로기판, 상기 액정표시패널과 소스 인쇄회로기판을 전기적으로 연결하기 위한 데이터 테이프 캐리어 패키지(Tape Carrier Package; TCP) 및 상기 어레이 기판의 게이트 라인과 연결된 게이트 TCP를 포함한다.
여기서, 상기 데이터 TCP는 상기 어레이 기판의 데이터 라인을 구동하기 위한 데이터 구동 칩을 구비하며, 상기 게이트 TCP는 상기 게이트 라인을 구동하기 위한 게이트 구동 칩을 구비한다.
상기 소스 인쇄회로기판은 상기 액정표시패널을 구동하기 위한 데이터 구동 신호 및 게이트 구동 신호를 상기 데이터 TCP로 출력한다.
이러한 구조를 갖는 상기 액정표시장치는 상기 소스 인쇄회로기판으로부터 상기 게이트 구동 신호가 제공됨에 따라 상기 게이트 구동 신호를 전달하는 배선의 저항과 기생 커패시턴스에 의해 상기 게이트 구동 신호가 소정 시간 지연되어 상기 게이트 구동 칩으로 전달된다.
또한, 상기 게이트 구동 칩에서 타이밍이 제어되어 상기 게이트 라인으로 출력되는 상기 게이트 신호의 제공 시점이 소정 시간 지연된다.
이는 인접하는 게이트 구동 칩에 연결된 게이트 라인들 사이의 충전 시간 및 충전량의 차이를 유발하여 각각의 게이트 구동 칩에 연결된 게이트 라인들의 블록 단위로 휘도 불량이 발생하는 게이트 블록(gate block)이 발생하게 되는 문제점을 야기한다.
상기와 같은 문제점을 해결하기 위한 본 발명의 목적은 블록 단위로 형성되는 휘도 불량을 방지하여 표시 품질을 향상시킨 표시장치를 제공하는데 있다.
본 발명의 다른 목적은 상기 표시장치를 구동하는 구동방법을 제공하는데 있다.
상기 목적을 달성하기 위하여 본 발명의 일 실시예에 의한 표시장치는 표시 패널부, 데이터 구동부, 게이트 구동부, 타이밍 제어부 및 펄스 지연부를 포함한다.
상기 표시 패널부는 게이트 배선들과 데이터 배선들이 교차함에 따라 정의되는 표시 영역과 상기 표시 영역을 둘러싸는 주변 영역을 구비한다. 상기 데이터 구동부는 상기 주변 영역의 제1 영역에 실장되고, 로드 신호에 응답하여 데이터 신호들을 상기 데이터 배선들에 순차적으로 제공한다. 상기 게이트 구동부는 상기 주변 영역의 제2 영역에 실장되고, 게이트 신호들을 상기 게이트 배선들에 순차적으로 제공한다. 상기 타이밍 제어부는 상기 게이트 신호, 상기 데이터 신호 및 상기 로드 신호의 출력 타이밍을 제어한다. 상기 펄스 지연부는 상기 로드 신호의 출력을 소정 시간 지연시킨다.
상기 펄스 지연부는 상기 로드 신호를 상기 게이트 신호의 라이징 에지 이후에 출력하도록 지연시킨다. 이를 위해 상기 펄스 지연부는 지연 회로부 및 슈미트 트리거를 포함한다.
상기 지연 회로부는 상기 로드 신호의 출력을 소정 시간 지연시킨다. 상기 슈미트 트리거는 상기 지연 회로부에 의해 상기 로드 신호가 지연됨에 따라 왜곡되는 상기 로드 신호의 파형을 정형화시킨다. 여기서, 상기 지연 회로부는 저항과 커패시터로 형성될 수 있다.
상기 펄스 지연부는 상기 타이밍 제어부에 포함되어 하나의 칩으로 형성될 수 있다.
상기 타이밍 제어부는 상기 게이트 구동 신호의 출력 타이밍을 제어하는 제어 신호를 출력한다.
본 발명의 다른 목적을 달성하기 위하여, 본 발명의 일 실시예에 의한 표시장치의 구동방법은 게이트 구동 신호, 데이터 구동 신호 및 제1 로드 신호를 인가하는 단계, 상기 게이트 구동 신호에 응답하여 게이트 신호들을 게이트 배선들에 순차적으로 인가시켜 상기 게이트 배선들을 활성화시키는 단계, 상기 게이트 배선들이 순차적으로 활성화되는 지연 시간을 고려하여, 소정 시간 지연된 제2 로드 신호를 인가하는 단계, 상기 제2 로드 신호가 인가됨에 따라 상기 데이터 구동 신호에 응답하여 데이터 신호들을 데이터 배선들에 인가시키는 단계 및 상기 게이트 신호와 상기 데이터 신호에 의해 영상을 표시하는 단계를 포함한다.
상기 제2 로드 신호를 인가하는 단계는 상기 제1 로드 신호를 소정 시간 지연시켜 출력하는 단계 및 상기 제1 로드 신호가 지연됨에 따라 왜곡되는 상기 제1 로드 신호를 정형화시켜 제2 로드 신호를 출력하는 단계를 포함한다.
상기 제2 로드 신호는 상기 게이트 신호의 라이징 에지 이후에 출력될 수 있 다.
이러한 표시장치 및 표시장치의 구동방법에 의하면, 게이트 구동 칩들 각각에 연결되어 형성된 블록 단위의 게이트 라인들 사이의 휘도 편차를 방지할 수 있다. 이에 따라 블록 단위로 발생하는 휘도 불량을 방지하여 표시장치의 표시 품질을 향상시킬 수 있다.
이하, 본 발명에 따른 바람직한 실시예들을 첨부된 도면들을 참조하여 상세하게 설명한다.
도 1은 본 발명의 일 실시예에 의한 표시패널 어셈블리를 도시한 평면도이고, 도 2는 도 1의 A 영역을 확대하여 도시한 도면이다.
도 1을 참조하면, 본 발명의 일 실시예에 의한 표시패널 어셈블리(100)는 표시패널(110), 소스 인쇄회로기판(120), 데이터 TCP(130) 및 게이트 TCP(140)를 포함한다.
상기 표시패널(110)은 일례로, 액정표시패널(110)로 형성한다. 상기 액정표시패널(110)은 TFT 어레이가 형성된 어레이 기판(111), 상기 어레이 기판(111)과 대향하여 구비되는 대향 기판(112) 및 상기 어레이 기판(111)과 대향 기판(112) 사이에 개재된 액정층(미도시)으로 이루어진다.
상기 어레이 기판(111)에는 로우(row)방향으로 배열된 복수의 데이터 라인(DL)과 칼럼(column) 방향으로 배열된 복수의 게이트 라인(GL)이 형성된다.
본 발명의 일 실시예에 따른 어레이 기판(111)은 m개의 데이터 라인과 n개의 게이트 라인을 갖는다. 여기서, m과 n은 자연수이다. 따라서, 상기 데이터 라인 (DL)은 첫 번째 데이터 라인인 DL1부터 마지막 데이터 라인인 DLm으로 이루어지며, 상기 게이트 라인(GL)은 첫 번째 게이트 라인인 GL1부터 마지막 게이트 라인인 GLn으로 이루어진다.
또한, 도 2에 도시된 바와 같이, 제1 데이터 라인(DL1)과 제1 게이트 라인(GL1)이 교차되는 영역에는 스위칭 소자인 TFT(114)와 화소전극(115)이 형성된다. 상기 TFT(114)의 게이트 전극(G)은 게이트 라인(GL1)에 연결되고, 상기 TFT(114)의 소스 전극(S)은 데이터 라인(DL1)에 연결되며, 상기 TFT(114)의 드레인 전극(D)은 상기 화소전극(115)에 연결된다.
동일한 방법으로 제m 데이터 라인과 제n 게이트 라인의 교차되는 영역에 이르기까지 상기 데이터 라인(DL)들과 상기 게이트 라인(GL)들이 교차하는 영역마다 TFT와 화소전극이 각각 형성된다.
상기 소스 인쇄회로기판(120)은 상기 데이터 TCP(130)에 실장된 데이터 구동 칩(131)을 구동하기 위한 데이터 구동 신호와 상기 게이트 TCP(140)에 실장된 게이트 구동 칩(141)을 구동하기 위한 게이트 구동 신호를 발생시켜 출력한다. 이러한 소스 인쇄회로기판(120)은 상기 데이터 TCP(130)를 통해 상기 어레이 기판(111)과 전기적으로 연결된다.
상기 데이터 TCP(130)는 m개의 데이터 라인(DL)을 복수의 블록으로 나누어 구동하기 위해 복수로 구성되며, 상기 액정표시패널(110)의 표시 영역(DA)을 둘러싸는 주변 영역(SA) 중 제1 영역(SA1)에 실장된다.
여기서, 상기 표시 영역(DA)과 주변 영역(SA)은 데이터 라인들(DL)과 게이트 라인들(GL)이 교차되는 영역에서 상기 TFT(114)와 화소전극(115)에 의해 영상을 표시하는 영역을 표시 영역(DA)이라 정의하고, 상기 액정표시패널(110)에서 상기 표시 영역(DA)을 제외한 영역을 주변 영역(SA)이라 정의한다.
각각의 데이터 TCP(130)는 입력된 데이터 구동 신호에 따라 데이터 신호를 상기 데이터 라인(DL)에 출력하기 위해 타이밍을 제어하는 데이터 구동 칩(131)을 구비한다.
이때, 복수의 상기 데이터 TCP(130) 중에서 적어도 하나의 데이터 TCP(130)에는 상기 소스 인쇄회로기판(120)에서 제공되는 게이트 구동 신호를 상기 어레이 기판(111)에 전송하기 위한 금속 배선(133)이 형성된다.
상기 게이트 TCP(140)는 n개의 게이트 라인(GL)을 복수의 블록으로 나누어 구동하기 위해 복수로 구성되며, 상기 액정표시패널(110)의 표시 영역(DA)을 둘러싸는 주변 영역(SA) 중 제2 영역(SA2)에 실장된다.
각각의 상기 게이트 TCP(140)는 입력된 게이트 구동 신호에 따라 게이트 신호를 상기 게이트 라인(GL)에 출력하기 위해 타이밍을 제어하는 게이트 구동 칩(141)을 구비한다.
본 발명의 일 실시예에 의한 액정표시패널(110)에서는 n개의 게이트 라인(GL)을 3개의 블록으로 나누어 구동하기 위해 3개의 게이트 TCP(140)로 구성하였으나, 이를 증가 또는 감소시켜 형성할 수 있음은 당업자에게 자명한 사항이다.
상기 게이트 구동 신호에는 게이트 클럭 신호(CPV), 출력 인에이블 신호(OE), 게이트 개시 신호(STV), 게이트 온 전압(Von) 및 게이트 오프 전압(Voff) 등 이 포함된다.
한편, 상기 어레이 기판(111)에는 상기 소스 인쇄회로기판(120)에서 제공되는 상기 게이트 구동 신호를 상기 복수의 게이트 TCP(140)에 인가하기 위한 금속 배선(113)이 형성된다.
도 3은 본 발명의 일 실시예에 의한 표시장치를 설명하기 위해 개략적으로 도시한 블록도이며, 도 4는 도 3에 도시된 펄스 지연부의 일 실시예를 도시한 도면이다. 특히, 도 1에 도시된 표시패널 어셈블리를 구비한 액정표시장치가 도시된다.
도 3을 참조하면, 본 발명의 일 실시예에 의한 액정표시장치(200)는 시스템부(300), 패널 구동부(400) 및 표시 패널부(500)를 포함한다.
상기 시스템부(300)는 상기 패널 구동부(400)로 영상을 표시하기 위한 제1 데이터 신호(R, G, B) 및 상기 제1 데이터 신호(R, G, B)의 출력을 제어하는 제어 신호들(Vsync, Hsync, DE)을 출력한다.
상기 패널 구동부(400)는 타이밍 제어부(410), 펄스 지연부(420), 계조 전압 발생부(430) 및 전원 공급부(440)를 포함한다.
상기 타이밍 제어부(410)는 상기 표시 패널부(300)의 전반적인 동작을 제어한다. 상기 타이밍 제어부(410)는 상기 표시 패널부(300)에 클록 신호(CLK) 및 출력 인에이블 신호(OE)를 제공하며, 표시 패널부(300)에 상기 제1 데이터 신호들(R, G, B)의 출력 타이밍이 제어된 제2 데이터 신호들(R', G', B')을 제공한다.
또한, 상기 타이밍 제어부(410)는 상기 시스템부(300)에서 데이터 인에이블 신호(DE)를 제공받고, 상기 데이터 인에이블 신호(DE)에 응답하여 제1 로드 신호 (TP1)를 상기 펄스 지연부(420)로 제공한다.
여기서, 상기 출력 인에이블 신호(OE)는 상기 전원 공급부(440)에서 공급되는 게이트 온/오프 전압(Von, Voff)의 출력을 제어하는 신호이고, 로드 신호(TP)는 상기 제2 데이터 신호들(R', G', B')이 상기 표시 패널부(500)의 표시부(510)로 출력되는 타이밍을 제어하는 신호이다.
상기 펄스 지연부(420)는 상기 타이밍 제어부(410)에서 출력되는 제1 로드 신호(TP1)를 제공받고, 상기 제1 로드 신호(TP1)를 소정 시간동안 지연시켜 제2 로드 신호(TP2)를 출력한다.
상기 펄스 지연부(420)는 도 4에 도시된 바와 같이 버퍼(422), 지연 회로부(424) 및 슈미트 트리거(426)를 포함한다.
상기 버퍼(422)는 상기 타이밍 제어부(410)에서 출력되는 상기 제1 로드 신호(TP1)를 제공받고, 상기 제1 로드 신호(TP1)에 포함된 노이즈 성분을 감쇄시키는 등의 역할을 수행하여 상기 지연 회로부(424)로 출력한다.
상기 지연 회로부(424)는 일례로, 저항(R)과 커패시터(C)로 구성되고, RC 딜레이를 이용하여 상기 제1 로드 신호(TP1)의 출력시간을 소정 시간동안 지연시키도록 제어한다. 상기 저항(R)과 커패시터(C)는 지연시키고자 하는 출력 타이밍에 적합하도록 그 값을 가변적으로 구성할 수 있다.
상기 슈미트 트리거(426)는 상기 제1 로드 신호(TP1)가 상기 버퍼(422) 및 지연 회로부(424)를 통과하면서 왜곡된 상기 제1 로드 신호(TP1)의 파형을 정형화하여 제2 로드 신호(TP2)로 출력한다.
여기서, 상기 펄스 지연부(420)는 상기 타이밍 제어부(410)와 분리되어 표시하였으나, 상기 펄스 지연부(420)는 상기 타이밍 제어부(410)에 포함되어 하나의 칩으로 형성될 수도 있다. 이 경우, 상기 펄스 지연부(420)와 상기 타이밍 제어부(410)가 하나로 통합된 칩에 사이 제2 로드 신호(TP2)가 출력되는 출력 핀을 추가적으로 구성함으로써, 상기 액정표시장치의 회로 구성을 보다 단순하게 구성할 수 있다.
또한, 본 발명의 일 실시예에 의한 펄스 지연부(420)는 저항(R)과 커패시터(C)로 구성된 지연 회로부(424)와 지연된 펄스를 정형화시키는 슈미트 트리거(426)로 형성하였으나, 이에 한정되지 아니하고 다양하게 형성할 수 있음은 당업자에게 자명한 사항이다.
상기 계조 전압 발생부(430)는 상기 전원 공급부(440)에서 제공되는 아날로그 구동전압(AVDD)을 기준 전압으로 사용하여 감마 커브가 적용된 저항비를 갖는 분배 저항을 기초로 계조 레벨수에 대응하는 계조 전압을 분배하여 출력한다.
상기 전원 공급부(440)는 상기 표시 패널부(500)로 제공되는 공통전압들(Vcom, Vcst), 게이트 온/오프 전압(Von, Voff) 및 아날로그 구동전압(AVDD)을 제공한다.
상기 표시 패널부(500)는 표시부(510), 데이터 구동부(520) 및 게이트 구동부(530)를 포함한다.
상기 표시부(510)는 도 1에 도시된 표시 패널(110)을 의미하고, 이에 관하여는 도 1을 통하여 상술한 바, 그 중복되는 상세한 설명은 생략하기로 한다.
상기 데이터 구동부(520)는 도 1에 도시된 소스 인쇄회로기판(120) 및 데이터 TCP(130)를 의미한다.
상기 데이터 구동부(520)에 대해 상세히 설명하면 다음과 같다.
도 5는 본 발명의 일 실시예에 의한 데이터 구동부를 도시한 도면이다. 특히, 도 1에 도시된 데이터 TCP(130)에 실장되는 데이터 구동 칩이 도시된다.
도 3과 5를 참조하면, 본 발명의 일 실시예에 의한 데이터 구동 칩(131)은 쉬프트 레지스터(131-1), 라인 래치(131-2), 디지털-아날로그(Digital TO Analog) 변환기(131-3) 및 출력 버퍼(131-4)를 포함한다.
상기 쉬프트 레지스터(131-1)는 상기 타이밍 제어부(410)로부터 제공되는 제어 신호에 응답하여 래치 펄스를 상기 라인 래치(131-2)에 출력한다.
상기 라인 래치(131-2)는 라인 단위로 상기 타이밍 제어부(410)에서 제공되는 제2 데이터 신호(R', G', B')를 래치한다. 상기 라인 래치(131-2)에는 상기 타이밍 제어부(410)에서 출력된 제1 로드 신호(TP1)가 상기 펄스 지연부(420)에서 소정 시간 지연되어 출력된 제2 로드 신호(TP2)가 입력된다. 상기 라인 래치(131-2)는 입력되는 상기 제2 로드 신호(TP2)에 응답하여 래치된 상기 제2 데이터 신호(R', G', B')를 상기 디지털-아날로그 변환기(131-3)에 출력한다.
상기 디지털-아날로그 변환기(131-3)는 상기 라인 래치(131-2)로부터 출력되는 디지털 형태의 제2 데이터 신호(R', G', B')를 상기 계조 전압 발생부(430)에서 출력되는 계조 전압(VGMA)에 응답하여 아날로그 형태의 데이터 전압으로 변환하여 출력한다.
상기 출력 버퍼(131-4)는 아날로그 형태로 변환된 데이터 전압을 증폭하여 상기 데이터 라인들(DL1,..., DLm)로 출력한다. .
다시 도 3을 참조하면, 상기 게이트 구동부(530)는 도 1에 도시된 게이트 TCP(140)을 의미하고, 이에 관하여는 도 1을 통하여 상술한 바, 그 중복되는 상세한 설명은 생략하기로 한다.
여기서, 본 발명의 일 실시예에 의한 표시장치의 구동방법을 간략히 설명하면 다음과 같다.
도 6은 비교예에 의한 표시장치의 구동방법을 설명하기 위한 도면이고, 도 7은 도 3에 도시된 표시장치의 구동방법의 일 실시예를 설명하기 위한 도면이며, 도 8은 도 3에 도시된 표시장치의 구동방법의 다른 실시예를 설명하기 위한 도면이다.
도 6을 참조하면, 도 1과 도 3에 도시된 상기 금속 배선들(133, 113)에 의해 상기 게이트 구동 신호가 상기 게이트 구동 칩으로 제공될 경우, 상기 금속 배선들(133, 113)에 의한 배선 저항 및 상기 금속 배선들(133, 113)에 의해 발생되는 기생 커패시턴스 성분에 의해 게이트 구동 칩에서 출력되는 게이트 신호(Gn-1, Gn, Gn+1)가 소정 시간(Tw) 지연되어 출력된다.
여기서, 상기 게이트 신호(Gn-1, Gn, Gn+1)는 도 1에서 언급한 게이트 구동 신호들 중 게이트 온 전압(Von) 및 게이트 오프 전압(Voff)을 의미함을 미리 밝혀둔다.
상기 Tw의 시간만큼 지연되어 출력되는 게이트 신호(Gn-1, Gn, Gn+1)로 인하여 도 1에 도시된 인접하는 n개의 게이트 라인(GL)을 3개의 블록으로 나누어 구동 하기 위해 3개의 게이트 구동 칩들(141a, 141b, 141c)과 각각 연결된 게이트 라인들(GL1,..., GLn)의 충전량이 감소된다.
즉, 상기 펄스 지연부(420)가 없는 경우, 상기 타이밍 제어부(410)에서 출력되는 로드 신호(TP)는 상기 데이터 구동부(520)로 직접 제공되고, 상기 타이밍 제어부(410)에서 출력되는 상기 제2 데이터 신호들(R', G', B')도 상기 데이터 구동부(520)로 제공된다. 마찬가지로, 상기 타이밍 제어부(410)에서 출력되는 출력 인에이블 신호(OE)도 상기 데이터 구동부(520)로 제공된다.
이에 따라, 상기 각각의 게이트 라인들(GL1,..., GLn)은 상기 출력 인에이블 신호(OE)에 응답하여 순차적으로 활성화되나, 상기 금속 배선들(133, 113)의 배선 저항 및 기생 커패시턴스에 의해 순차적으로 Tw의 시간만큼 지연된 후 게이트 신호(Gn-1, Gn, Gn+1)에 의해 포화된다.
그러나, 상기 제2 데이터 신호들(R', G', B')는 상기 로드 신호(TP)가 인가됨과 동시에 출력되기 때문에 결과적으로 상기 화소전극(115)의 충전 시간은 상기 Tw의 시간만큼 감소하게 된다. 상기 화소전극(115)의 충전 시간이 감소함에 따라 상기 제2 데이터 신호들(R', G', B')에 의해 충전되는 충전량이 감소하게 된다.
따라서, 상기 게이트 구동 칩들(141a, 141b, 141c) 각각에 연결되어 형성된 블록 단위의 게이트 라인들(GL1,...GLn) 사이의 휘도 편차가 발생하고, 이에 의해 블록 단위로 휘도 불량이 발생하게 된다.
도 7을 참조하면, 본 발명의 일 실시예에 의한 표시장치의 구동방법은 도 3과 도 4에 도시된 펄스 지연부(420)를 표시장치에 구비하여 상기 타이밍 제어부 (410)에서 출력되는 제1 로드 신호(TP1)를 소정 시간(Tw) 지연시켜 제2 로드 신호(TP2)를 출력한다.
상기 제1 로드 신호(TP1)에 비하여 Tw만큼 지연되어 출력되는 제2 로드 신호(TP2)가 상기 데이터 구동부(520)로 제공되고, 상기 타이밍 제어부(410)에서 출력되는 제2 데이터 신호들(R', G', B')도 상기 데이터 구동부(520)로 제공된다. 마찬가지로, 상기 타이밍 제어부(410)에서 출력되는 출력 인에이블 신호(OE)도 상기 데이터 구동부(520)로 제공된다.
이에 따라, 상기 각각의 게이트 라인들(GL1,..., GLn)은 상기 출력 인에이블 신호(OE)에 응답하여 순차적으로 활성화되나, 상기 금속 배선들(133, 113)의 배선 저항 및 기생 커패시턴스에 의해 순차적으로 Tw의 시간만큼 지연된 후 게이트 신호(Gn-1, Gn, Gn+1)에 의해 포화된다.
그러나, 상기 Tw만큼 지연되어 출력되는 제2 로드 신호(TP2)에 응답하여 출력되는 상기 제2 데이터 신호들(R', G', B')이 상기 Tw의 시간만큼 지연되어 출력됨으로써, 상기 화소전극(115)의 충전 시간을 증가시킬 수 있다. 또한, 상기 화소전극(115)의 충전 시간이 증가함에 따라 상기 제2 데이터 신호들(R', G', B')에 의해 충전되는 충전량도 증가하게 된다. 바람직하게는, 상기 제2 로드 신호(TP2)는 상기 게이트 신호(Gn-1, Gn, Gn+1)의 라이징 에지 이후에 출력되도록 상기 제1 로드 신호(TP1)에 비해 Tw의 시간만큼 지연시켜 출력한다.
이러한 방법으로, 상기 게이트 구동 칩들(141a, 141b, 141c) 각각에 연결되어 형성된 블록 단위의 게이트 라인들(GL1,...GLn) 사이의 휘도 편차를 방지할 수 있고, 이에 의해 블록 단위로 발생하는 휘도 불량을 방지할 수 있다.
도 8을 참조하면, 본 발명의 다른 실시예에 의한 표시장치의 구동방법은 도 3과 도 4에 도시된 펄스 지연부(420)를 표시장치에 구비하여 상기 타이밍 제어부(410)에서 출력되는 제1 로드 신호(TP1)를 소정 시간(Tw) 지연시켜 제2 로드 신호(TP2)를 출력한다.
상기 제1 로드 신호(TP1)에 비하여 Tw만큼 지연되어 출력되는 제2 로드 신호(TP2)가 상기 데이터 구동부(520)로 제공되고, 상기 타이밍 제어부(410)에서 출력되는 제2 데이터 신호들(R', G', B')도 상기 데이터 구동부(520)로 제공된다. 마찬가지로, 상기 타이밍 제어부(410)에서 출력되는 출력 인에이블 신호(OE)도 상기 데이터 구동부(520)로 제공된다.
이에 따라, 상기 각각의 게이트 라인들(GL1,..., GLn)은 상기 출력 인에이블 신호(OE)에 의해 순차적으로 활성화되나, 상기 금속 배선들(133, 113)의 배선 저항 및 기생 커패시턴스에 의해 순차적으로 Tw의 시간만큼 지연된 후 게이트 신호(Gn-1, Gn, Gn+1)에 의해 포화된다.
그러나, 상기 Tw만큼 지연되어 출력되는 제2 로드 신호(TP2)에 응답하여 출력되는 상기 제2 데이터 신호들(R', G', B')이 상기 Tw의 시간만큼 지연되어 출력됨으로 상기 화소전극(115)의 충전 시간을 증가시킬 수 있다. 또한, 상기 화소전극(115)의 충전 시간이 증가함에 따라 상기 제2 데이터 신호들(R', G', B')에 의해 충전되는 충전량도 증가하게 된다. 바람직하게는, 상기 제2 로드 신호(TP2)는 상기 게이트 신호(Gn-1, Gn, Gn+1)의 라이징 에지 이후에 출력되도록 상기 제1 로드 신 호(TP1)에 비해 Tw의 시간만큼 지연시켜 출력한다.
이러한 방법으로 상기 게이트 구동 칩들(141a, 141b, 141c) 각각에 연결되어 형성된 블록 단위의 게이트 라인들(GL1,...GLn) 사이의 휘도 편차를 방지할 수 있고, 이에 의해 블록 단위로 발생하는 휘도 불량을 방지할 수 있다.
또한, 상기 게이트 신호(Gn-1, Gn, Gn+1)의 출력을 제어하는 출력 인에이블 신호(OE)의 펄스 폭을 제어함으로써, 상기 화소전극(115)의 충전 시간을 더욱 증가시킬 수 있다.
즉, 도 6에 도시된 출력 인에이블 신호(OE)의 출력 시점을 소정 시간(Tx)만큼 미리 출력함으로써, 게이트 신호(Gn-1, Gn, Gn+1)의 출력 시점을 상기 Tx 시간만큼 미리 출력할 수 있으며, 이에 따라 상기 게이트 라인들(GL1,..., GLn)은 상기 출력 인에이블 신호(OE)에 의해 제공되는 상기 게이트 신호(Gn-1, Gn, Gn+1)에 의해 순차적으로 상기 Tx 시간만큼 미리 활성화 및 포화될 수 있다.
미리 게이트 라인들(GL1,...GLn)이 포화 및 활성화된 상태에서 상기 Tw 시간만큼 지연되어 출력되는 제2 로드 신호(TP2)에 응답하여 출력되는 상기 제2 데이터 신호들(R', G', B')이 상기 Tw의 시간만큼 지연 출력되어, 상기 화소전극(115)의 충전 시간을 보다 충분히 확보할 수 있다.
이러한 방법으로 상기 게이트 구동 칩들(141a, 141b, 141c) 각각에 연결되어 형성된 블록 단위의 게이트 라인들(GL1,...GLn) 사이의 휘도 편차를 방지할 수 있고, 이에 의해 블록 단위로 발생하는 휘도 불량을 방지할 수 있다.
상기와 같은 본 발명에 따르면, 게이트 구동 칩들 각각에 연결되어 형성된 블록 단위의 게이트 라인들 사이의 휘도 편차를 방지할 수 있다. 이에 따라 블록 단위로 발생하는 휘도 불량을 방지하여 표시장치의 표시 품질을 향상시킬 수 있다.
상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.

Claims (10)

  1. 게이트 배선들과 데이터 배선들이 교차함에 따라 정의되는 표시 영역과 상기 표시 영역을 둘러싸는 주변 영역을 구비한 표시 패널부;
    상기 주변 영역의 제1 영역에 실장되고, 로드 신호에 응답하여 데이터 신호들을 상기 데이터 배선들에 순차적으로 제공하는 데이터 구동부;
    상기 주변 영역의 제2 영역에 실장되고, 게이트 신호들을 상기 게이트 배선들에 순차적으로 제공하는 게이트 구동부;
    상기 게이트 신호, 상기 데이터 신호 및 상기 로드 신호의 출력 타이밍을 제어하는 타이밍 제어부; 및
    상기 로드 신호의 출력을 소정 시간 지연시키는 펄스 지연부를 포함한 것을 특징으로 하는 표시장치.
  2. 제1항에 있어서, 상기 펄스 지연부는 상기 로드 신호를 상기 게이트 신호의 라이징 에지 이후에 출력하도록 지연시키는 것을 특징으로 표시장치의 구동방법.
  3. 제1항에 있어서, 상기 펄스 지연부는
    상기 로드 신호의 출력을 지연시키는 지연 회로부; 및
    상기 지연 회로부에 의해 상기 로드 신호가 지연됨에 따라 왜곡되는 상기 로드 신호의 파형을 정형화시키는 슈미트 트리거를 포함한 것을 특징으로 하는 표시 장치.
  4. 제3항에 있어서, 상기 지연 회로부는 저항과 커패시터로 형성된 것을 특징으로 하는 표시장치.
  5. 제1항에 있어서, 상기 펄스 지연부는 상기 타이밍 제어부에 포함되어 하나의 칩으로 형성된 것을 특징으로 하는 표시장치.
  6. 제1항에 있어서, 상기 타이밍 제어부는 상기 게이트 신호의 출력 타이밍을 제어하는 제어 신호를 출력하는 것을 특징으로 하는 표시장치.
  7. 게이트 구동 신호, 데이터 구동 신호 및 제1 로드 신호를 인가하는 단계;
    상기 게이트 구동 신호에 응답하여 게이트 신호들을 게이트 배선들에 순차적으로 인가시켜 상기 게이트 배선들을 활성화시키는 단계;
    상기 게이트 배선들이 순차적으로 활성화되는 지연 시간을 고려하여, 소정 시간 지연된 제2 로드 신호를 인가하는 단계;
    상기 제2 로드 신호가 인가됨에 따라 상기 데이터 구동 신호에 응답하여 데이터 신호들을 데이터 배선들에 인가시키는 단계; 및
    상기 게이트 신호와 상기 데이터 신호에 의해 영상을 표시하는 단계를 포함하는 표시장치의 구동방법.
  8. 제7항에 있어서, 상기 제2 로드 신호를 인가하는 단계는,
    상기 제1 로드 신호를 소정 시간 지연시켜 출력하는 단계; 및
    상기 제1 로드 신호가 지연됨에 따라 왜곡되는 상기 제1 로드 신호를 정형화시켜 제2 로드 신호를 출력하는 단계를 포함하는 것을 특징으로 하는 표시장치의 구동방법.
  9. 제7항에 있어서, 상기 제2 로드 신호는 상기 게이트 신호의 라이징 에지 이후에 출력되는 것을 특징으로 하는 표시장치의 구동방법.
  10. 제7항에 있어서, 상기 게이트 구동 신호의 펄스 폭을 제어하여, 상기 게이트 신호의 출력 시점을 제어하는 것을 특징으로 하는 표시장치의 구동방법.
KR1020050052414A 2005-06-17 2005-06-17 표시장치 및 이의 구동방법 KR20060132201A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050052414A KR20060132201A (ko) 2005-06-17 2005-06-17 표시장치 및 이의 구동방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050052414A KR20060132201A (ko) 2005-06-17 2005-06-17 표시장치 및 이의 구동방법

Publications (1)

Publication Number Publication Date
KR20060132201A true KR20060132201A (ko) 2006-12-21

Family

ID=37811808

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050052414A KR20060132201A (ko) 2005-06-17 2005-06-17 표시장치 및 이의 구동방법

Country Status (1)

Country Link
KR (1) KR20060132201A (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101404545B1 (ko) * 2007-07-05 2014-06-09 삼성디스플레이 주식회사 표시 장치의 구동 장치 및 구동 방법과 표시 장치
KR101429918B1 (ko) * 2008-02-26 2014-08-13 엘지디스플레이 주식회사 액정 표시장치

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101404545B1 (ko) * 2007-07-05 2014-06-09 삼성디스플레이 주식회사 표시 장치의 구동 장치 및 구동 방법과 표시 장치
KR101429918B1 (ko) * 2008-02-26 2014-08-13 엘지디스플레이 주식회사 액정 표시장치

Similar Documents

Publication Publication Date Title
US7777713B2 (en) Device and method for driving large-sized and high-resolution display panel
EP2234098B1 (en) Display device and method for driving display device
US9910329B2 (en) Liquid crystal display device for cancelling out ripples generated the common electrode
KR101501663B1 (ko) 표시패널을 구동하기 위한 데이터 구동 방법, 이를 수행하기 위한 데이터 구동회로 및 이를 갖는 표시장치
US8542177B2 (en) Data driving apparatus and display device comprising the same
KR101579272B1 (ko) 표시장치
KR20060097819A (ko) 쉬프트 레지스터 및 이를 구비한 표시 장치
US10319322B2 (en) Gate driver, display panel and display use the same
KR20130067989A (ko) 게이트 쉬프트 레지스터 및 이를 이용한 표시장치
KR101146376B1 (ko) 액정표시장치 및 그의 구동방법
JP2007219519A (ja) デュアル表示装置
KR20060132201A (ko) 표시장치 및 이의 구동방법
US10304406B2 (en) Display apparatus with reduced flash noise, and a method of driving the display apparatus
KR20000050469A (ko) 액정패널 구동장치
KR20110030882A (ko) 액정표시장치
KR100729778B1 (ko) 충전 불량 방지 기능을 갖는 액정 표시 장치
KR101535818B1 (ko) 액정 표시 장치
KR101181964B1 (ko) 액정 표시 장치 및 그의 구동 방법
KR20080036283A (ko) 표시 장치 및 이의 구동방법
KR20070066194A (ko) 표시 장치
US20130307841A1 (en) Display device
KR20070059269A (ko) 표시 장치 및 이의 구동 방법
JP2009265334A (ja) 表示装置および表示装置の駆動方法
KR101265087B1 (ko) 액정표시장치
KR100859510B1 (ko) 액정 표시 장치 및 그 구동 장치

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination