JP2009265334A - 表示装置および表示装置の駆動方法 - Google Patents

Abstract

【課題】画面を複数の領域に分割しつつ、領域間の輝度差を抑制しうる表示装置を実現する。
【解決手段】複数の領域に分割された表示部と、前記領域ごとに設けられる複数のソースドライバとを備え、前記複数のソースドライバに個別に入力されるラッチストローブ信号（ＬＳ１、ＬＳ２）のタイミングを用いて、前記複数の領域に個別にデータ信号（Ｖｓ１、Ｖｓ２）を出力する表示装置であって、前記複数の領域の中に、前記ラッチストローブ信号（Ｖｓ１、Ｖｓ２）のパルス幅が互いに異なるものが含まれている。
【選択図】図１

Description

本発明は、画面を複数の領域に分割して駆動する表示装置およびその駆動に関するものである。

表示装置（例えば、液晶表示装置）の高精細化に伴う各画素への書き込み時間の短縮や表示装置の大型化に伴う信号波形の鈍りに対応するため、表示部を複数の領域に分割し、各領域を別々に駆動する構成が提案されている（例えば特許文献１〜５参照）。

特許文献１（図６参照）には、表示部を、複数のソースライン（ＨＳ１〜ＨＳｍ）および複数のゲートライン（Ｇ１〜Ｇ（ｎ／２））を含む第１の領域と、複数のソースライン（ＨＳ１’〜ＨＳｍ’）および複数のゲートライン（Ｇ（ｎ／２＋１）〜Ｇｎ）を含む第２の領域とに分割し、第１の領域を駆動するソースドライバ２およびゲートドライバ３を設けるとともに、第２の領域を駆動するソースドライバ２’およびゲートドライバ３’を設けた表示装置が開示されている。
特開平１１−１０２１７２号公報（公開日：１９９９年４月１３日） 特開２００５−７０７２２号公報（公開日：２００５年３月１７日） 特開２００５−９１７８１号公報（公開日：２００５年４月７日） 特開２０００−１８０８２２号公報（公開日：２０００年６月３０日） 特開平５−８０７１４号公報（公開日：１９９３年４月２日）

上記のように表示部を複数の領域に分割する構成においては、領域ごとの形成条件の相違に起因して、ゲートバスラインやソースバスラインなどのバスラインの抵抗分・容量分が領域間で異なり得る。また、画素を構成するＴＦＴや液晶容量、補助容量、寄生容量など、バスラインに接続されている抵抗分・容量分も領域間で異なり得る。さらに、信号配線の配置が領域間で異なるなどして信号遅延の大きさも領域間で異なり得る。

従って、同一階調表示をしても領域ごとに輝度が異なってしまう場合がある。ここで本願発明者は、このような場合に各領域を同じように駆動すると、領域間の輝度差が目立ち、各領域の境界が認識されるなどして表示品位が低下するおそれがあることを見出した。

本発明は上記課題に鑑みてなされたものであり、その目的は、画面を複数の領域に分割しつつ、領域間の輝度差を抑制しうる表示装置、および、表示装置の駆動方法を実現することにある。

本発明の表示装置は、上記課題を解決するために、複数の領域に分割された表示部と、前記領域ごとに設けられる複数のソースドライバとを備え、前記複数のソースドライバが、前記複数のソースドライバに個別に入力されるラッチストローブ信号のタイミングを用いて前記複数の領域に個別にデータ信号を出力する表示装置であって、前記複数の領域の中に、前記ラッチストローブ信号のパルス幅が互いに異なるものが含まれていることを特徴としている。

上記の構成によれば、表示部を分割する領域の中に、ラッチストローブ信号のパルス幅が互いに異なるものが含まれている。そのため、例えば表示部を２分割とした場合には、領域ごとに、ラッチストローブ信号のパルス幅を異ならせることができるため、ソースドライバから出力されるデータ信号の出力タイミングを領域ごとに異ならせることができる。すなわち、画素へのデータ信号の書き込み開始タイミングを領域ごとに変えることができる。

ここで、各領域においてゲートクロック信号を共通とした場合、走査信号線（画素）の選択期間は同一となる。そのため、画素へのデータ信号の書き込み開始タイミングは領域ごとに異なる一方、書き込み終了タイミングは、走査信号線の選択終了期間に同期して、各領域で同じタイミングで終了することになる。これにより、領域ごとに、画素へのデータ信号の充電（書き込み）時間を異ならせることが可能となる。

例えば、表示部を下上２分割とした場合、下側領域に対応するラッチストローブ信号のパルス幅を、上側領域に対応するラッチストローブ信号のパルス幅よりも大きくすることにより、下側領域の画素の充電時間が、上側領域の画素の充電時間よりも短くなるため、それだけ輝度も低下する。この充電率を適切に設定することにより、上側領域の画素の輝度と、下側領域の画素の輝度とを揃えることができるようになる。

上記表示装置では、前記パルス幅が異なる前記ラッチストローブ信号どうしは、パルス終了タイミングが互いに異なっていることが好ましい。

また、前記ソースドライバは、前記ラッチストローブ信号のパルス終了タイミングに同期して前記データ信号を出力することが好ましい。

これにより、ソースドライバのデータ信号の出力タイミングを異ならせることができる。

上記表示装置では、前記複数の領域に対応するそれぞれのゲートドライバに入力されるそれぞれのゲートクロック信号は、その周期およびパルス幅が互いに等しいことが好ましい。

本発明の表示装置の駆動方法は、上記課題を解決するために、複数の領域に分割された表示部と、前記領域ごとに設けられる複数のソースドライバとを備え、前記複数のソースドライバが、該複数のソースドライバに個別に入力されるラッチストローブ信号のタイミングを用いて、前記複数の領域に個別にデータ信号を出力する表示装置の駆動方法であって、前記複数のソースドライバは、前記複数の領域の中に、前記ラッチストローブ信号のパルス幅が互いに異なるものが含まれるように、前記複数の領域に個別に前記データ信号を出力することを特徴としている。

上記表示装置の駆動方法では、前記パルス幅が異なる前記ラッチストローブ信号どうしは、パルス終了タイミングが互いに異なっていることが好ましい。

上記表示装置の駆動方法では、前記ソースドライバは、前記ラッチストローブ信号のパルス終了タイミングに同期して前記データ信号を出力することが好ましい。

上記表示装置の駆動方法では、前記複数の領域に対応するそれぞれのゲートドライバに入力されるそれぞれのゲートクロック信号は、その周期およびパルス幅が互いに等しいことが好ましい。

上述の表示装置の駆動方法によれば、上記表示装置の構成により奏する効果と同一の効果を得ることができる。

本発明の表示装置は、以上のように、前記複数の領域の中に、前記ラッチストローブ信号のパルス幅が互いに異なるものが含まれている。

これにより、画面を複数の領域に分割しつつ、領域間の輝度差を抑制しうる表示装置を実現することができるという効果を奏する。

本発明の表示装置の駆動方法は、以上のように、前記複数の領域の中に、前記ラッチストローブ信号のパルス幅が互いに異なるものが含まれるように、前記複数の領域に個別に前記データ信号を出力する。

これにより、画面を複数の領域に分割しつつ、領域間の輝度差を抑制しうる表示装置の駆動方法を実現することができるという効果を奏する。

本発明の一実施形態について図１ないし図５に基づいて説明すると以下の通りである。

図２に、本実施形態に係る液晶表示装置（表示装置）１の構成を示す。

液晶表示装置１はアクティブマトリクス型の表示パネルであって、パネル基板２、上側ソース基板３、下側ソース基板４、複数の上側ソースドライバ３ａ…、複数の下側ソースドライバ４ａ…、複数の上側ゲートドライバ５ａ…、複数の下側ゲートドライバ６ａ…、表示制御回路７、および、入力ケーブル８・９を備えている。

パネル基板２はＴＦＴ基板と対向基板との間に液晶層が挟持された構成であり、その中に表示部１０が形成されている。表示部１０は画素が作り込まれた領域であり、境界線Ｈを分割境界として、上側領域１０ａと下側領域１０ｂとの２つの領域に分割されている。上側ソースドライバ３ａ…と下側ソースドライバ４ａ…とは、表示部１０を挟んで互いに対向するように配置され、ここでは上側ソースドライバ３ａ…は、一端がパネル基板２の上端部に接続されたＳＯＦ(System On Film)の形態で実装されており、下側ソースドライバ４ａ…は、一端がパネル基板２の下端部に接続されたＳＯＦの形態で実装されている。また、上側ソースドライバ３ａ…のパネル基板２側とは反対側の端部は上側ソース基板３に接続されており、下側ソースドライバ４ａ…のパネル基板２側とは反対側の端部は下側ソース基板４に接続されている。

また、上側ソース基板３への信号は、表示制御回路７から入力ケーブル８を介して供給され、下側ソース基板４への信号は、表示制御回路７から入力ケーブル９を介して供給される。

また、上側ゲートドライバ５ａ…および下側ゲートドライバ６ａ…は、ともに一端がパネル基板２の一端部に接続されたＳＯＦの形態で実装されている。ゲート基板は用いられず、表示制御回路７から上側ゲートドライバ５ａ…への配線Ｌ１は上側ソースドライバ３ａ…を介して、下側ゲートドライバ６ａ…への配線Ｌ２は下側ソースドライバ４ａ…を介して、それぞれパネル基板２上を引き回されている。

上側ソースドライバ３ａ…のデータ信号出力端子には、表示部１０において上側領域１０ａ側を境界線Ｈに直交する方向に延びるように設けられたデータ信号線ＳＬ１…が接続されている。下側ソースドライバ４ａ…のデータ信号出力端子には、表示部１０において下側領域１０ｂ側を境界線Ｈに直交する方向に延びるように設けられたデータ信号線ＳＬ２…が接続されている。図２では便宜上、一部の走査信号線ＳＬ１…・ＳＬ２…のみを示してある。

上側ゲートドライバ５ａ…のゲート信号出力端子には、表示部１０において上側領域１０ａ側を境界線Ｈと平行な方向に延びるように設けられた走査信号線ＧＬ１…が接続されている。下側ゲートドライバ６ａ…のゲート信号出力端子には、表示部１０において下側領域１０ｂ側を境界線Ｈと平行な方向に延びるように設けられた走査信号線ＧＬ２…が接続されている。図２では便宜上、一部の走査信号線ＧＬ１…・ＧＬ２…のみを示してある。

以上の構成により、上側領域１０ａは上側ソースドライバ３ａ…と上側ゲートドライバ５ａ…とにより駆動され、下側領域１０ｂは下側ソースドライバ４ａ…と下側ゲートドライバ６ａ…とにより駆動される。

また、走査信号線ＧＬ１…・ＧＬ２…と平行な方向に延びるように図示しない補助容量配線が設けられている。上側領域１０ａに設けられた補助容量配線は上側ソース基板３から引き回されており、下側領域１０ｂに設けられた補助容量配線は下側ソース基板４から引き回されている。

表示制御回路７は、ＣＰＵ制御、各種画像処理、テレビジョン表示パネルの場合の走査方式変換、タイミング信号生成などを行うＡＳＩＣが、１チップあるいは複数チップ設けられて構成されており、外部の信号源（例えばチューナ）から、表示すべき画像を表すデジタルビデオ信号Ｄｖと、当該デジタルビデオ信号Ｄｖに対応する水平同期信号ＨＳＹおよび垂直同期信号ＶＳＹと、表示動作を制御するための制御信号Ｄｃとを受け取る。また、表示制御回路７は、受け取ったこれらの信号Ｄｖ，ＨＳＹ，ＶＳＹ，Ｄｃに基づき、そのデジタルビデオ信号Ｄｖの表す画像を表示部に表示させるための信号として、データクロック信号ＳＣＫと、データスタートパルス信号ＳＳＰと、ラッチストローブ信号ＬＳと、表示すべき画像を表すデジタル画像信号ＤＡ（ビデオ信号Ｄｖに対応する信号）と、ゲートスタートパルス信号ＧＳＰと、ゲートクロック信号ＧＣＫと、ゲートドライバ出力制御信号ＧＯＥとを生成し、これらを出力する。

より詳しくは、ビデオ信号Ｄｖを内部メモリで必要に応じてタイミング調整等を行った後に、デジタル画像信号ＤＡとして表示制御回路７から出力し、そのデジタル画像信号ＤＡの表す画像の各画素に対応するパルスからなる信号としてデータクロック信号ＳＣＫ（ＳＣＫ１・ＳＣＫ２）を生成し、水平同期信号ＨＳＹに基づき１水平走査期間毎に所定期間だけハイレベル（Ｈレベル）となる信号としてデータスタートパルス信号ＳＳＰ（ＳＳＰ１・ＳＳＰ２）を生成し、垂直同期信号ＶＳＹに基づき１フレーム期間（１垂直走査期間）毎に所定期間だけＨレベルとなる信号としてゲートスタートパルス信号ＧＳＰ（ＧＳＰ１・ＧＳＰ２）を生成し、水平同期信号ＨＳＹに基づきゲートクロック信号ＧＣＫ（ＧＣＫ１・ＧＣＫ２）を生成し、水平同期信号ＨＳＹおよび制御信号Ｄｃに基づきラッチストローブ信号ＬＳ（ＬＳ１・ＬＳ２）、ならびにゲートドライバ出力制御信号ＧＯＥ（ＧＯＥ１・ＧＯＥ２）を生成する。

上記のようにして表示制御回路７において生成された信号のうち、デジタル画像信号ＤＡ１、ラッチストローブ信号ＬＳ１、信号電位（データ信号電位）の極性を制御する信号ＰＯＬ１、データスタートパルス信号ＳＳＰ１、およびデータクロック信号ＳＣＫ１、信号電位（データ信号電位）の極性を制御する信号ＰＯＬ１が、上側ソースドライバ３ａ…に入力され、デジタル画像信号ＤＡ２、ラッチストローブ信号ＬＳ２、信号電位（データ信号電位）の極性を制御する信号ＰＯＬ２、データスタートパルス信号ＳＳＰ２、およびデータクロック信号ＳＣＫ２、信号電位（データ信号電位）の極性を制御する信号ＰＯＬ２が、下側ソースドライバ４ａ…に入力される。また、ゲートスタートパルス信号ＧＳＰ１、ゲートクロック信号ＧＣＫ１、ゲートドライバ出力制御信号ＧＯＥ１が、上側ゲートドライバ５ａ…に入力され、ゲートスタートパルス信号ＧＳＰ２、ゲートクロック信号ＧＣＫ２、ゲートドライバ出力制御信号ＧＯＥ２が、下側ゲートドライバ６ａ…に入力される。

上側ソースドライバ３ａ…および下側ソースドライバ４ａ…は、デジタル画像信号ＤＡ１・ＤＡ２、データクロック信号ＳＣＫ１・ＳＣＫ２、ラッチストローブ信号ＬＳ１・ＬＳ２、データスタートパルス信号ＳＳＰ１・ＳＳＰ２、および極性反転信号ＰＯＬ１・ＰＯＬ２に基づき、デジタル画像信号ＤＡ１・ＤＡ２の表す画像の各走査信号線における画素値に相当するアナログ電位としてのデータ信号を１水平走査期間毎に順次生成し、これらのデータ信号をデータ信号線ＳＬ１・ＳＬ２に出力する。

また、パネル基板２上には、上側領域１０ａと上側ソースドライバ３ａ…との間に配線Ｌｃｓ１が、また、下側領域１０ｂと下側ソースドライバ４ａ…との間に配線Ｌｃｓ２が、それぞれ走査信号線ＧＬ…の延びる方向と平行に延びるように設けられている。液晶表示装置１では例えばドット反転駆動を行い、配線Ｌｃｓ１は水平帰線期間にデータ信号線ＳＬ１…どうしを接続し、データ信号線ＳＬ１…間で電荷の相殺を行う、いわゆるチャージシェアリングを行う。また、配線Ｌｃｓ２は水平帰線期間にデータ信号線ＳＬ２…どうしを接続し、データ信号線ＳＬ２…間で同じくチャージシェアリングを行う。なお、チャージシェアリングを行うのに、配線Ｌｃｓ１・Ｌｃｓ２の一端にコモン電圧Ｖｃｏｍを供給するようにしてもよい。

上側ゲートドライバ５ａ…および下側ゲートドライバ６ａ…は、それぞれ、ゲートスタートパルス信号ＧＳＰ１・ＧＳＰ２およびゲートクロック信号ＧＣＫ１・ＧＣＫ２と、ゲートドライバ出力制御信号ＧＯＥ・ＧＯＥ２とに基づき、走査信号を生成し、これらを走査信号線ＧＬ１・ＧＬ２に出力し、これによって走査信号線ＧＬ１・ＧＬ２を選択的に駆動する。

上記のようにソースドライバおよびゲートドライバにより表示部（液晶パネル）のデータ信号線および走査信号線が駆動されることで、選択された走査信号線に接続されたＴＦＴを介して、データ信号線から画素電極に信号電位が書き込まれる。これにより各画素の液晶層にデジタル画像信号ＤＡに応じた電圧が印加され、その電圧印加によってバックライトからの光の透過量が制御され、デジタルビデオ信号Ｄｖの示す画像が画素に表示される。

次に、図３に、液晶表示装置１の画素ＰＩＸの構成を示す。画素ＰＩＸは上側領域１０ａと下側領域１０ｂとに共通の構成である。

画素ＰＩＸは、走査信号線ＧＬとデータ信号線ＳＬとの交差部に対応して設けられており、ＴＦＴ１１、液晶容量ＣＬ、および、補助容量Ｃｃｓを備えている。ＴＦＴ１１のゲート（Ｇ）は走査信号線ＧＬに、ソース（Ｓ）はデータ信号線ＳＬに、ドレイン（Ｄ）は画素電極１２に、それぞれ接続されている。液晶容量ＣＬは、画素電極１２とコモン電圧Ｖｃｏｍに保持された対向電極１３との間に形成される容量であり、補助容量Ｃｃｓは、画素電極１２と補助容量電圧Ｖｃｓが印加された電極１４との間に形成される容量である。電極１４は補助容量配線に接続されており、補助容量電圧Ｖｃｓは当該補助容量配線を介して電極１４に印加される。補助容量電圧Ｖｃｓはコモン電圧Ｖｃｏｍに等しく取ることもできる。また、画素ＰＩＸには、その他に、画素電極１２と走査信号線ＧＬとの間に形成された寄生容量Ｃｇｄが存在する。

ＴＦＴ１１は、アクティブマトリクス型の画素におけるアクティブ素子としての３端子素子である。ＴＦＴ１１は、走査信号線ＧＬを介してゲートに画素ＰＩＸを選択期間とする走査信号が印加された場合にＯＮ状態となり、走査信号線ＧＬを介してゲートに画素ＰＩＸを非選択期間とする走査信号が印加された場合にＯＦＦ状態となる。ＴＦＴ１１のＯＮ期間には、データ信号線ＳＬからＴＦＴ１１のソースおよびドレインを介して画素ＰＩＸにデータ信号が供給され、ＴＦＴ１１のＯＦＦ期間には、画素ＰＩＸは前回の選択期間に供給されたデータ信号が書き込まれた状態を保持する。

（駆動方法について）
次に、本実施形態における液晶表示装置１の駆動方法について説明する。

液晶表示装置１の製造過程においてはパネルの点灯検査が行われる。このとき、表示制御回路７のタイミングコントローラ内では、表示制御回路７の外部から設定したタイミングで信号が生成される。例えばラッチストローブ信号ＬＳ１・ＬＳ２は、表示制御回路７に外部からソフトウェアによって書き込まれた制御信号Ｄｃと水平同期信号ＨＳＹとに従って、タイミングコントローラが生成する信号である。

パネルの点灯検査においては、まず初期設定された制御信号Ｄｃと水平同期信号ＨＳＹとに従ったラッチストローブ信号ＬＳ１・ＬＳ２を用いてパネル表示を行う。このとき、もし、前述したような領域ごとの形成条件の相違によって、上側領域１０ａの輝度と下側領域１０ｂの輝度とが異なった場合には、以下の処理を行う。

ここでは、点灯検査において例えば上側領域１０ａの輝度が下側領域１０ｂの輝度よりも小さかった場合を考える。

図１（ａ）に、上側領域１０ａ用のラッチストローブ信号ＬＳ１、走査信号ＶＧ１、および、データ信号Ｖｓ１の波形を示す。図１（ｂ）に、下側領域１０ｂ用のラッチストローブ信号ＬＳ２、走査信号ＶＧ２、および、データ信号Ｖｓ２の波形を示す。

図１（ａ）のラッチストローブ信号ＬＳ１は、パネルの点灯検査を行ったときの信号波形であり、図１（ｂ）のラッチストローブ信号ＬＳ２は、パネルの点灯検査の結果を考慮した波形であって、パルス周期は変えずに、パルス幅がラッチストローブ信号ＬＳ１よりも大きくなるように、表示制御回路７に外部から再び書き込んで設定したものである。ラッチストローブ信号ＬＳ２のパルス幅を大きくするにあたっては、パルスの開始タイミング（ここではパルスの立ち上がりタイミング）がラッチストローブ信号ＬＳ１と同じになるようにするとともに、パルスの終了タイミング（ここではパルスの立ち下がりタイミング）がラッチストローブ信号ＬＳ１よりも遅くなるようにしている。

上側ソースドライバ３ａ…は、表示制御回路７から供給されたラッチストローブ信号ＬＳ１を用いてデータ信号Ｖｓ１を出力する。すなわち、データ信号Ｖｓ１は、ラッチストローブ信号ＬＳ１の立ち下がりのタイミングで該当する行に出力される。また、データ信号Ｖｓ１は、ラッチストローブ信号ＬＳ１がハイ（「Ｈ」）レベルの期間（Ｔｃｓ）は、コモン電圧Ｖｃｏｍとなっている。これは、チャージシェアを行うことにより実現可能である。これにより、図１（ａ）に示すように、ラッチストローブ信号ＬＳ１のパルスの立ち下がりから次のパルスの立ち上がりまでの期間、画素ＰＩＸに対応するプラス極性のデータ信号Ｖｓ１が出力されることになる。そして、走査信号ＶＧ１のゲートハイ電圧Ｖｇｈの期間（Ｔｇ−ｏｎ１）だけ、対応する画素ＰＩＸが選択され、その選択期間に、画素ＰＩＸにデータ信号Ｖｓ１が供給される。これにより、画素ＰＩＸには、期間Ｔｓ１に応じたデータ信号Ｖｓ１が充電される。

これに対して、ラッチストローブ信号ＬＳ２は、図１（ｂ）に示すように、そのパルス幅がラッチストローブ信号ＬＳ１よりも大きい。これにより、ラッチストローブ信号ＬＳ１のパルスの立ち下がりから次のパルスの立ち上がりまでの期間、画素ＰＩＸに対応するプラス極性のデータ信号Ｖｓ２が出力されることになる。そして、走査信号ＶＧ２のゲートハイ電圧Ｖｇｈの期間（Ｔｇ−ｏｎ２）だけ、対応する画素ＰＩＸが選択され、その選択期間に、画素ＰＩＸにデータ信号Ｖｓ２が供給される。これにより、画素ＰＩＸには、期間Ｔｓ２に応じたデータ信号Ｖｓ２が充電される。

ここで、走査信号ＶＧ１・ＶＧ２は、表示制御回路７から出力される共通の信号であるため、対応する画素ＰＩＸの選択期間Ｔｇ−ｏｎ１・Ｔｇ−ｏｎ２は互いに等しくなる。そのため、走査信号ＶＧ２のゲートハイ電圧Ｖｇｈの期間（選択期間Ｔｇ−ｏｎ２）のうち、対応する画素ＰＩＸをデータ信号Ｖｓ２で目的の電圧に充電する期間Ｔｄ２は、走査信号ＶＧ１のゲートハイ電圧Ｖｇｈの期間（選択期間Ｔｇ−ｏｎ１）のうち、対応する画素ＰＩＸをデータ信号Ｖｓ１で目的の電圧に充電する期間Ｔｄ１よりも短くなる（Ｔｄ１＞Ｔｄ２）。これにより、図１（ａ）の場合と、図１（ｂ）の場合とで、画素ＰＩＸへのデータ信号の充電時間を異ならせることができる。

このように、選択期間を決める走査信号ＶＧ１・ＶＧ２が互いに共通する構成において、ラッチストローブ信号ＬＳ１・ＬＳ２のパルス幅を異ならせることにより、対応する画素ＰＩＸの充電率を変化させることができる。図１（ａ）および図１（ｂ）では、ラッチストローブ信号ＬＳ２のパルス幅を大きくしたので、下側領域１０ｂの画素ＰＩＸ…の充電率が低下し、それだけ輝度も低下する。この充電率を適切に設定することにより、上側領域１０ａの画素ＰＩＸ…の輝度と、下側領域１０ｂの画素ＰＩＸ…の輝度とを揃えることができるようになる。

（ソースドライバの構成について）
次に、上記駆動方法を実現するためのソースドライバの構成について説明する。

図４は、本液晶表示装置１のソースドライバの概略構成を示す図である。なお、図４では、一例として、上側ソースドライバ３ａ…の１つを示している。

ソースドライバ３ａは、シフトレジスタ３ｂおよびサンプリング回路３ｃを備え、サンプリング回路３ｃは、シフトレジスタ３ｂの各フリップフロップ（図示せず）から順次入力される信号により、映像信号ＤＡ１のラッチを行う第１ラッチ回路３ｄ、第１ラッチ回路３ｄから出力されるデータをラッチして保持する第２ラッチ回路３ｅ、第２ラッチ回路３ｅから出力されるデータをＤ／Ａ変換してデータ信号線ＳＬ１（１）〜ＳＬ１（ｎ＋１）に向けて出力するＤ／Ａ変換部３ｆを備えている。

シフトレジスタ３ｂは、表示制御部７から入力されるデータクロック信号ＳＣＫおよびデータスタートパルス信号ＳＳＰに基づいて、サンプリング信号ＳＭＰを出力する。第１ラッチ回路３ｄは、サンプリング信号ＳＭＰおよびデータ信号ＤＡ１に基づいてラッチ動作を行う。第２ラッチ回路３ｅは、第１ラッチ回路３ｄの出力データ（全ての行データ）を、ラッチストローブ信号ＬＳ１に基づいて取り込むとともに、ラッチ動作を行う。ここで、第２ラッチ回路３ｅは、ラッチストローブ信号ＬＳ１のパルスの立ち下がりのタイミングで第１ラッチ回路３ｄの出力データをラッチし、次のパルスの立ち上がりのタイミングまでデータを保持する。なお、データを保持する期間は、パルスの立ち下がりから、次のパルスの立ち下がりまでであってもよい。

第２ラッチ回路３ｅの出力は、Ｄ／Ａ変換部３ｆにおいてＤ／Ａ変換された後、データ信号Ｖｓ１（１）〜Ｖｓ１（ｎ＋１）として、データ信号線ＳＬ１（１）〜ＳＬ１（ｎ＋１）に出力される。

（チャージシェアについて）
図５（ａ）に、本液晶表示装置において、リフレッシュ期間を設ける場合のソースドライバの構成を示す。図５（ａ）に示すように、この場合のソースドライバには、各データ信号線に対応してバッファ３１と、データ出力用スイッチＳＷａと、リフレッシュ用スイッチＳＷｂとが設けられる。バッファ３１には対応するデータｄが入力され、バッファ３１の出力は、データ出力用スイッチＳＷａを介してデータ信号線への出力端に接続されている。また、隣り合う２本のデータ信号線それぞれに対応する出力端は、リフレッシュ用スイッチＳＷｂを介して互いに接続されている。すなわち、各リフレッシュ用スイッチＳＷｂは直列に接続され、その一端がリフレッシュ電位供給源３５（Ｖｃｏｍ）に接続されている。ここで、データ出力用スイッチＳＷａのゲート端子には、チャージシェア信号ｓｈがインバータ３３を介して入力され、リフレッシュ用スイッチＳＷｂのゲート端子には、チャージシェア信号ｓｈが入力される。

なお、図５（ａ）に示すソースドライバを図５（ｂ）のように構成してもよい。すなわち、リフレッシュ用スイッチＳＷｃを、対応するデータ信号線とリフレッシュ電位供給源３５（Ｖｃｏｍ）にのみに接続し、各リフレッシュ用スイッチＳＷｃを直列に接続しない構成とする。こうすれば、１水平走査期間の冒頭において、所定期間Ｔｃｓ（図１）だけ、各データ信号線に速やかにリフレッシュ電位（Ｖｃｏｍ）を供給することができる。

以上、本実施形態について述べた。

なお、上記実施形態では、画面を２つの領域に分割したが、これに限らず一般に複数の領域に分割してよい。例えば、図２において、上側ゲートドライバ５ａ…および下側ゲートドライバ６ａ…との間に表示部１０を挟むように上下のゲートドライバを備え、画面を４つの領域に分割するようにしてもよい。ゲートクロック信号は、各ゲートドライバに個別に供給される。また、複数の領域のうち、一部のみが互いに図１（ａ）および図１（ｂ）の関係にあってもよい。

また、チャージシェアリングは行わなくてもよい。

また、表示素子は液晶素子に限らず、ＥＬ表示装置など、アクティブマトリクス型の表示装置は全て本発明の対象となる。

本発明は上述した実施形態に限定されるものではなく、請求項に示した範囲で種々の変更が可能である。すなわち、請求項に示した範囲で適宜変更した技術的手段を組み合わせて得られる実施形態についても本発明の技術的範囲に含まれる。

本発明は、液晶表示装置に好適に使用することができる。

（ａ）および（ｂ）は、本発明の実施形態を示すものであり、表示装置の各電圧波形を示す波形図である。 本発明の実施形態を示すものであり、表示装置の構成を示すブロック図である。 図２の表示装置が備える画素の等価回路を示す回路図である。 図２の表示装置が備えるソースドライバの構成例を示す回路ブロック図である。 図２の表示装置が備えるソースドライバにおいてチャージシェアを行う場合の構成例を示す回路図である。 従来技術を示すものであり、上下分割された画面を備える表示装置の構成を示す回路ブロック図である。

符号の説明

１ 液晶表示装置（表示装置）
１０ 表示部
１０ａ 上側領域（領域）
１０ｂ 下側領域（領域）
３ａ 上側ソースドライバ
３ｂ シフトレジスタ
３ｃ サンプリング回路
３ｄ 第１ラッチ回路
３ｅ 第２ラッチ回路
３ｆ Ｄ／Ａ変換部
４ａ 下側ソースドライバ
５ａ 上側ゲートドライバ
６ａ 下側ゲートドライバ
ＶＧ１ 走査信号
ＶＧ２ 走査信号
ＬＳ１ ラッチストローブ信号
ＬＳ２ ラッチストローブ信号

Claims (8)

1. 複数の領域に分割された表示部と、前記領域ごとに設けられる複数のソースドライバとを備え、前記複数のソースドライバが、該複数のソースドライバに個別に入力されるラッチストローブ信号のタイミングを用いて前記複数の領域に個別にデータ信号を出力する表示装置であって、
   前記複数の領域の中に、前記ラッチストローブ信号のパルス幅が互いに異なるものが含まれていることを特徴とする表示装置。
2. 前記パルス幅が異なる前記ラッチストローブ信号どうしは、パルス終了タイミングが互いに異なっていることを特徴とする請求項１に記載の表示装置。
3. 前記ソースドライバは、前記ラッチストローブ信号のパルス終了タイミングに同期して前記データ信号を出力することを特徴とする請求項１または２に記載の表示装置。
4. 前記複数の領域に対応するそれぞれのゲートドライバに入力されるそれぞれのゲートクロック信号は、その周期およびパルス幅が互いに等しいことを特徴とする請求項１から３のいずれか１項に記載の表示装置。
5. 複数の領域に分割された表示部と、前記領域ごとに設けられる複数のソースドライバとを備え、前記複数のソースドライバが、前記複数のソースドライバに個別に入力されるラッチストローブ信号のタイミングを用いて前記複数の領域に個別にデータ信号を出力する表示装置の駆動方法であって、
   前記複数のソースドライバは、前記複数の領域の中に、前記ラッチストローブ信号のパルス幅が互いに異なるものが含まれるように、前記複数の領域に個別に前記データ信号を出力することを特徴とする表示装置の駆動方法。
6. 前記パルス幅が異なる前記ラッチストローブ信号どうしは、パルス終了タイミングが互いに異なっていることを特徴とする請求項５に記載の表示装置の駆動方法。
7. 前記ソースドライバは、前記ラッチストローブ信号のパルス終了タイミングに同期して前記データ信号を出力することを特徴とする請求項５または６に記載の表示装置の駆動方法。
8. 前記複数の領域に対応するそれぞれのゲートドライバに入力されるそれぞれのゲートクロック信号は、その周期およびパルス幅が互いに等しいことを特徴とする請求項５から７のいずれか１項に記載の表示装置の駆動方法。

Images