JP7430213B2 - 表示装置 - Google Patents

表示装置 Download PDF

Info

Publication number
JP7430213B2
JP7430213B2 JP2022065132A JP2022065132A JP7430213B2 JP 7430213 B2 JP7430213 B2 JP 7430213B2 JP 2022065132 A JP2022065132 A JP 2022065132A JP 2022065132 A JP2022065132 A JP 2022065132A JP 7430213 B2 JP7430213 B2 JP 7430213B2
Authority
JP
Japan
Prior art keywords
transistor
layer
display
insulating layer
conductive layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2022065132A
Other languages
English (en)
Other versions
JP2022082810A (ja
Inventor
進 川島
耕平 豊高
圭 高橋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of JP2022082810A publication Critical patent/JP2022082810A/ja
Priority to JP2024011715A priority Critical patent/JP2024045356A/ja
Application granted granted Critical
Publication of JP7430213B2 publication Critical patent/JP7430213B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/0416—Control or interface arrangements specially adapted for digitisers
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3674—Details of drivers for scan electrodes
    • G09G3/3677—Details of drivers for scan electrodes suitable for active matrices only
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/0416—Control or interface arrangements specially adapted for digitisers
    • G06F3/0418—Control or interface arrangements specially adapted for digitisers for error correction or compensation, e.g. based on parallax, calibration or alignment
    • G06F3/04184—Synchronisation with the driving of the display or the backlighting unit to avoid interferences generated internally
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/13338—Input devices, e.g. touch panels
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/0416—Control or interface arrangements specially adapted for digitisers
    • G06F3/0418—Control or interface arrangements specially adapted for digitisers for error correction or compensation, e.g. based on parallax, calibration or alignment
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/044—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/044—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means
    • G06F3/0443—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means using a single layer of sensing electrodes
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/044—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means
    • G06F3/0446—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means using a grid-like structure of electrodes in at least two directions, e.g. using row and column electrodes
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/046—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by electromagnetic means
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1216—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/40—OLEDs integrated with touch screens
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2203/00—Indexing scheme relating to G06F3/00 - G06F3/048
    • G06F2203/041—Indexing scheme relating to G06F3/041 - G06F3/045
    • G06F2203/04103—Manufacturing, i.e. details related to manufacturing processes specially suited for touch sensitive devices
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0286—Details of a shift registers arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/10—Special adaptations of display systems for operation with variable images
    • G09G2320/103—Detection of image changes, e.g. determination of an index representative of the image change

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Nonlinear Science (AREA)
  • Geometry (AREA)
  • Power Engineering (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Control Of El Displays (AREA)
  • Liquid Crystal (AREA)

Description

本発明の一形態は、表示装置およびその動作方法に関する。また、本発明の一形態は半導
体装置に関する。
なお本発明の一形態は、上記の技術分野に限定されない。本明細書等で開示する発明の技
術分野は、物、方法、または、製造方法に関するものである。または、本発明の一形態は
、プロセス、マシン、マニュファクチャ、または、組成物（コンポジション・オブ・マタ
ー）に関するものである。
そのため、より具体的に本明細書等で開示する本発明の一形態の技術分野としては、表示
装置、半導体装置、電子機器、それらの動作方法、または、それらの製造方法を一例とし
てあげることができる。なお、本明細書等において半導体装置とは、半導体特性を利用す
ることで機能しうる装置全般を指す。例えば、集積回路、集積回路を備えたチップや、パ
ッケージにチップを収納した電子部品、集積回路を備えた電子機器は、半導体装置の一例
である。
表示ユニットと、タッチセンサユニットを組み合わせた表示装置が、使用されている。表
示ユニットの表示領域に、タッチセンサユニットの検出領域を重ねることで、表示領域に
おいて画像の表示を行うとともに、使用者が、表示領域のどの位置を指し示したかを情報
として得ることができる。使用者は、指やスタイラス等を用いて入力を行う。
一方、表示ユニットの画素に、酸化物半導体を用いたトランジスタを適用することができ
る。酸化物半導体を用いたトランジスタは、オフ電流が非常に小さいため、表示ユニット
が静止画を表示する際のリフレッシュ頻度を少なくすることができる。本明細書等におい
て、上述のリフレッシュ頻度を少なくする技術を、「アイドリングストップ」または「Ｉ
ＤＳ駆動」と呼称する（特許文献１、特許文献２）。ＩＤＳ駆動は、表示ユニットの消費
電力を低減することができる。
特開２０１１‐１４１５２２号公報 特開２０１１‐１４１５２４号公報
表示ユニットが表示画像を書き換える頻度は、１秒間に約６０回（「フレーム周波数が６
０Ｈｚ」ともいう）のものが多い一方で、タッチセンサユニットには手書き入力等滑らか
な入力が求められており、タッチセンサユニットの検出動作は、１秒間に８０回、より好
ましくは１００回以上が必要とされている。
また、表示ユニットが表示画像を書き換えるタイミングで、タッチセンサユニットが検出
動作を行うと、ノイズの影響を受けて、タッチセンサユニットの検出精度が悪化する問題
がある。本発明の一形態は、タッチセンサユニットの検出精度と、タッチセンサユニット
による滑らかな入力とを両立した、表示装置を提供することを課題の一つとする。
本発明の一形態は、新規な表示装置を提供することを課題の一つとする。または、本発明
の一形態は、タッチセンサユニットの検出精度と、タッチセンサユニットによる滑らかな
入力とを両立した、新規な動作方法を提供することを課題の一つとする。または、本発明
の一形態は、新規な表示装置を使用した、電子機器を提供することを課題の一つとする。
なお、本発明の一形態は、必ずしも上記の課題の全てを解決する必要はなく、少なくとも
一つの課題を解決できるものであればよい。また、上記の課題の記載は、他の課題の存在
を妨げるものではない。これら以外の課題は、明細書、特許請求の範囲、図面などの記載
から自ずと明らかになるものであり、明細書、特許請求の範囲、図面などの記載から、こ
れら以外の課題を抽出することが可能である。
本発明の一形態は、画素アレイと、ゲートドライバとを有する表示装置である。ゲートド
ライバは、画素アレイを第１乃至第Ｎ（Ｎは２以上の整数）の画素群に分割して駆動する
機能を有する。また、ゲートドライバは、第１乃至第Ｎのシフトレジスタを有し、第Ｋ（
Ｋは１以上Ｎ以下の整数）のシフトレジスタは、第Ｋの画素群を駆動する信号を生成する
。ゲートドライバには、第１乃至第Ｍ（Ｍは１以上の整数）のクロックと、第１乃至第Ｌ
（Ｌは１以上の整数）の信号が入力され、ゲートドライバは、第１乃至第Ｍのクロックと
、第１乃至第Ｌの信号を用いて、第１乃至第Ｎのシフトレジスタのそれぞれに、クロック
とスタートパルスを供給する。ＬはＮ／Ｍ＋１以下であることを特徴とする。
また、本発明の一形態は、上記形態において、タッチセンサユニットを有する表示装置で
ある。タッチセンサユニットは、第１乃至第Ｎのシフトレジスタが動作を停止している期
間に、タッチを検出することを特徴とする。
また、本発明の一形態は、上記形態において、アプリケーションプロセッサを有する表示
装置である。アプリケーションプロセッサは、第１乃至第Ｍのクロックと、第１乃至第Ｌ
の信号を、ゲートドライバに供給する機能を有する。また、アプリケーションプロセッサ
は、第１乃至第Ｎの画素群のそれぞれにおいて、表示画像に変化があるかないかを判断す
る。アプリケーションプロセッサは、第１乃至第Ｍのクロックと、第１乃至第Ｌの信号を
用いて、表示画像に変化がある画素群の表示画像を書き換え、表示画像に変化がない画素
群の表示画像を書き換えない機能を有する。
また、上記形態において、画素アレイは、チャネル形成領域に金属酸化物を含むトランジ
スタを有する。
また、上記形態において、ゲートドライバを構成するトランジスタは、チャネル形成領域
に金属酸化物を含むことを特徴とする。
本発明の一形態は、新規な表示装置を提供することができる。または、タッチセンサユニ
ットの検出精度と、タッチセンサユニットによる滑らかな入力とを両立した、表示装置を
提供することができる。または、タッチセンサユニットの検出精度と、タッチセンサユニ
ットによる滑らかな入力とを、少ない信号数で実現した、表示装置を提供することができ
る。または、消費電力の少ない表示装置を提供することができる。
または、本発明の一形態は、タッチセンサユニットの検出精度と、タッチセンサユニット
による滑らかな入力とを両立した、新規な動作方法を提供することができる。または、本
発明の一形態は、新規な表示装置を使用した、電子機器を提供することができる。
なお本発明の一形態の効果は、上記列挙した効果に限定されない。上記列挙した効果は、
他の効果の存在を妨げるものではない。なお他の効果は、以下の記載で述べる、本項目で
言及していない効果である。本項目で言及していない効果は、当業者であれば明細書又は
図面等の記載から導き出せるものであり、これらの記載から適宜抽出することができる。
なお、本発明の一形態は、上記列挙した効果、および他の効果のうち、少なくとも一つの
効果を有するものである。従って本発明の一形態は、場合によっては、上記列挙した効果
を有さない場合もある。
表示装置の構成例を示すブロック図。 タッチセンサユニットの構成例を示すブロック図。 表示装置の構成例を示すブロック図。 表示ユニットの構成例を示すブロック図。 ゲートドライバの構成例を示す回路図。 シフトレジスタの構成例を示す回路図。 シフトレジスタの構成例を示す回路図。 シフトレジスタの構成例を示す回路図。 シフトレジスタの構成例を示す回路図。 デマルチプレクサの構成例を示す回路図。 レジスタの構成例を示す回路図。 レジスタの構成例を示す回路図。 ゲートドライバのタイミングチャート。 ゲートドライバのタイミングチャート。 ゲートドライバのタイミングチャート。 ゲートドライバのタイミングチャート。 表示ユニットとタッチセンサユニットの動作の関係を示す図。 タブレット型情報端末の形態および使用例を示す外観図。 電子機器の動作例を示すフローチャート。 ゲートドライバの構成例を示す回路図。 デコーダの構成例を示す回路図。 （Ａ、Ｂ）インバータの構成例を示す回路図、（Ｃ、Ｄ）ドライバの構成例を示す回路図、（Ｅ）デコーダのタイミングチャート。 タッチセンサユニットの構成例を示す上面図と投影図。 タッチセンサユニットの構成例を示す上面図と投影図。 ソースドライバＩＣの構成例を示すブロック図。 表示装置と画素の一例を説明する図。 画素回路の構成例と、画素回路の透過領域と遮光領域を説明する図。 表示装置の一例を説明する断面図。 表示装置の一例を説明する断面図。 表示装置の一例を説明する断面図。 画素の回路構成例を説明する図。 画素の回路構成例を説明する図。 表示モード毎の電子機器の使用例を説明する図。 表示装置に用いるトランジスタの一例を示す上面図及び断面図。 表示装置に用いるトランジスタの一例を示す上面図及び断面図。 表示装置に用いるトランジスタの一例を示す上面図及び断面図。 情報処理装置の構成を説明する図。 情報処理装置の構成を説明する図。
以下、実施の形態について図面を参照しながら説明する。但し、実施の形態は多くの異な
る形態で実施することが可能であり、趣旨及びその範囲から逸脱することなくその形態及
び詳細を様々に変更し得ることは、当業者であれば容易に理解される。従って、本発明は
、以下の実施の形態の記載内容に限定して解釈されるものではない。また、以下に示され
る複数の実施の形態は、適宜組み合わせることが可能である。
なお、実施の形態において説明する表示装置は、表示ユニット、タッチセンサユニット等
によって構成される。したがって、表示装置を半導体装置、電子機器などと言い換える場
合がある。
また、図面等において、大きさ、層の厚さ、領域等は、明瞭化のため誇張されている場合
がある。よって、必ずしもそのスケールに限定されない。図面は、理想的な例を模式的に
示したものであり、図面に示す形状または値などに限定されない。
また、図面等において、同一の要素または同様な機能を有する要素、同一の材質の要素、
あるいは同時に形成される要素等には同一の符号を付す場合があり、その繰り返しの説明
は省略する場合がある。
また、本明細書等において、「膜」という用語と、「層」という用語とは、互いに入れ替
えることが可能である。例えば、「導電層」という用語を、「導電膜」という用語に変更
することが可能な場合がある。または、例えば、「絶縁膜」という用語を、「絶縁層」と
いう用語に変更することが可能な場合がある。
また、本明細書等において、「上」や「下」などの配置を示す用語は、構成要素の位置関
係が、「直上」または「直下」であることを限定するものではない。例えば、「ゲート絶
縁層上のゲート電極」の表現であれば、ゲート絶縁層とゲート電極との間に他の構成要素
を含むものを除外しない。
また、本明細書等において、「平行」とは、二つの直線が－１０°以上１０°以下の角度
で配置されている状態をいう。したがって、－５°以上５°以下の場合も含まれる。また
、「垂直」とは、二つの直線が８０°以上１００°以下の角度で配置されている状態をい
う。したがって、８５°以上９５°以下の場合も含まれる。
また、本明細書等において、「第１」、「第２」、「第３」などの序数詞は、構成要素の
混同を避けるために付したものであり、数的に限定するものではない。
また、本明細書等において、「電気的に接続」とは、「何らかの電気的作用を有するもの
」を介して接続されている場合が含まれる。ここで、「何らかの電気的作用を有するもの
」は、接続対象間での電気信号の授受を可能とするものであれば、特に制限を受けない。
例えば、「何らかの電気的作用を有するもの」には、電極や配線をはじめ、トランジスタ
などのスイッチング素子、抵抗素子、インダクタ、容量素子、その他の各種機能を有する
素子などが含まれる。
また、本明細書等において、「電圧」とは、ある電位と基準の電位（例えば、グラウンド
電位）との電位差のことを示す場合が多い。よって、電圧、電位、電位差を、各々、電位
、電圧、電圧差と言い換えることが可能である。
また、本明細書等において、トランジスタとは、ゲートと、ドレインと、ソースとを含む
、少なくとも三つの端子を有する素子である。そして、ドレイン（ドレイン端子、ドレイ
ン領域、またはドレイン電極）とソース（ソース端子、ソース領域、またはソース電極）
の間にチャネル領域を有しており、チャネル領域を介して、ソースとドレインとの間に電
流を流すことができるものである。なお、本明細書等において、チャネル領域とは、電流
が主として流れる領域をいう。
また、ソースやドレインの機能は、異なる極性のトランジスタを採用する場合や、回路動
作において電流の方向が変化する場合などには入れ替わることがある。このため、本明細
書等においては、ソースやドレインの用語は、入れ替えて用いることができるものとする
。
また、本明細書等において、特に断りがない場合、オフ電流とは、トランジスタがオフ状
態（非導通状態、遮断状態、ともいう）にあるときのドレイン電流をいう。オフ状態とは
、特に断りがない場合、ｎチャネル型トランジスタでは、ソースに対するゲートの電圧Ｖ
ｇｓがしきい値電圧Ｖｔｈよりも低い状態、ｐチャネル型トランジスタでは、ソースに対
するゲートの電圧Ｖｇｓがしきい値電圧Ｖｔｈよりも高い状態をいう。つまり、ｎチャネ
ル型のトランジスタのオフ電流とは、ソースに対するゲートの電圧Ｖｇｓがしきい値電圧
Ｖｔｈよりも低いときのドレイン電流、という場合がある。
上記オフ電流の説明において、ドレインをソースと読み替えてもよい。つまり、オフ電流
は、トランジスタがオフ状態にあるときのソースを流れる電流を言う場合がある。
また、本明細書等では、オフ電流と同じ意味で、リーク電流と記載する場合がある。また
、本明細書等において、オフ電流とは、トランジスタがオフ状態にあるときに、ソースと
ドレインの間に流れる電流を指す場合がある。
また、本明細書等において、金属酸化物（ｍｅｔａｌ ｏｘｉｄｅ）とは、広い表現での
金属の酸化物である。金属酸化物は、酸化物絶縁体、酸化物導電体（透明酸化物導電体を
含む）、酸化物半導体（Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ、または単にＯＳとも
いう）などに分類される。例えば、トランジスタの活性層に金属酸化物を用いた場合、当
該金属酸化物を酸化物半導体と呼称する場合がある。つまり、金属酸化物が増幅作用、整
流作用、及びスイッチング作用の少なくとも１つを有する場合、当該金属酸化物を、金属
酸化物半導体（ｍｅｔａｌ ｏｘｉｄｅ ｓｅｍｉｃｏｎｄｕｃｔｏｒ）、略してＯＳと
呼ぶことができる。また、ＯＳトランジスタ、またはＯＳ ＦＥＴと記載する場合におい
ては、金属酸化物または酸化物半導体を有するトランジスタと換言することができる。
（実施の形態１）
本実施の形態では、表示ユニットと、タッチセンサユニットと、を有する表示装置につい
て説明する。特に、表示ユニットが有するゲートドライバ、および表示ユニットが表示画
像を書き換える動作と、タッチセンサユニットの検出動作（タッチを検出する動作）との
関係について説明する。
＜＜表示装置＞＞
図１は、表示装置の構成例を示すブロック図である。表示装置１００は、表示ユニット６
０、タッチセンサユニット７０、アプリケーションプロセッサ８０、を有する。
＜表示ユニット＞
表示ユニット６０は、画素アレイ６１、ゲートドライバ６２、ゲートドライバ６３、およ
びソースドライバＩＣ６４を有する。
画素アレイ６１は、複数の画素１０を有し、それぞれの画素１０はトランジスタを用いて
駆動されるアクティブ型の素子である。また、画素アレイ６１は、表示ユニット６０の表
示領域を形成し、画像を表示する機能を有する。画素アレイ６１のより具体的な構成例に
ついては、実施の形態４にて説明する。
ゲートドライバ６２およびゲートドライバ６３（以下、「ゲートドライバ６２、６３」と
表記する）は、画素１０を選択するためのゲート線を駆動する機能を有する。ゲートドラ
イバ６２、６３は、どちらか一方のみでもよい。なお、図１の例では、ゲートドライバ６
２、６３は、画素アレイ６１と共に同一基板上に設けられている例を示しているが、ゲー
トドライバ６２、６３を専用ＩＣとすることもできる。
ソースドライバＩＣ６４は、画素１０に、データ信号を供給するソース線を駆動する機能
を有する。ここでは、ソースドライバＩＣ６４の実装方式は、ＣＯＧ（Ｃｈｉｐ ｏｎ
Ｇｌａｓｓ）方式としているが、実装方式に特段の制約はなく、ＣＯＦ（Ｃｈｉｐ ｏｎ
Ｆｌｅｘｉｂｌｅ）方式、ＴＡＢ（Ｔａｐｅ Ａｕｔｏｍａｔｅｄ Ｂｏｎｄｉｎｇ）
方式などでもよい。後述する、タッチセンサユニット７０のＩＣの実装方式についても同
様である。
なお、画素１０に使用されるトランジスタはＯＳトランジスタである。ＯＳトランジスタ
は、Ｓｉトランジスタに比べてオフ電流が低い特徴を有する。
ＯＳトランジスタは、チャネル形成領域に金属酸化物を有することが好ましい。また、Ｏ
Ｓトランジスタに適用される金属酸化物は、インジウム（Ｉｎ）および亜鉛（Ｚｎ）の少
なくとも一方を含む酸化物であることが好ましい。
このような酸化物としては、Ｉｎ－Ｍ－Ｚｎ酸化物、Ｉｎ－Ｍ酸化物、Ｚｎ－Ｍ酸化物、
Ｉｎ－Ｚｎ酸化物（元素Ｍは、例えば、アルミニウム（Ａｌ）、ガリウム（Ｇａ）、イッ
トリウム（Ｙ）、スズ（Ｓｎ）、ホウ素（Ｂ）、シリコン（Ｓｉ）、チタン（Ｔｉ）、鉄
（Ｆｅ）、ニッケル（Ｎｉ）、ゲルマニウム（Ｇｅ）、ジルコニウム（Ｚｒ）、モリブデ
ン（Ｍｏ）、ランタン（Ｌａ）、セリウム（Ｃｅ）、ネオジム（Ｎｄ）、バナジウム（Ｖ
）、ベリリウム（Ｂｅ）、ハフニウム（Ｈｆ）、タンタル（Ｔａ）、またはタングステン
（Ｗ）など）が代表的である。
ＯＳトランジスタは、チャネル幅１μｍあたりのオフ電流を１ｙＡ／μｍ（ｙ；ヨクト、
１０－２４）以上１ｚＡ／μｍ（ｚ；ゼプト、１０－２１）以下程度に低くすることがで
きる。
また、ＯＳトランジスタには、ＣＡＣ（Ｃｌｏｕｄ－Ａｌｉｇｎｅｄ Ｃｏｍｐｏｓｉｔ
ｅ）－ＯＳを用いることが好ましい。ＣＡＣ－ＯＳの詳細については、実施の形態６で説
明する。
もしくは、画素１０に使用されるトランジスタとして、オフ電流が低ければＯＳトランジ
スタを適用しないことができる。例えば、バンドギャップが大きい半導体を用いたトラン
ジスタを適用してもよい。バンドギャップが大きい半導体とは、バンドギャップが２．２
ｅＶ以上の半導体を指す場合がある。例えば、炭化ケイ素、窒化ガリウム、ダイヤモンド
などが挙げられる。
画素１０に、オフ電流が低いトランジスタを用いることで、表示ユニット６０が表示画像
を書き換える必要がない場合（すなわち静止画を表示している場合）、一時的にゲートド
ライバ６２、６３、およびソースドライバＩＣ６４を、停止することができる（上述した
、「アイドリングストップ」または「ＩＤＳ駆動」）。
＜タッチセンサユニット＞
図１に示す、タッチセンサユニット７０は、センサアレイ７１、およびタッチセンサＩＣ
７２を有する。
センサアレイ７１は、タッチセンサユニット７０がタッチを検出できる領域を形成し、表
示装置１００の使用者は、この領域に指やスタイラス等を用いて入力を行う。センサアレ
イ７１は、画素アレイ６１と重なる領域に配置され、表示装置１００は、表示ユニット６
０の表示領域において画像の表示を行うとともに、使用者が、表示領域のどの位置を指し
示したかを情報として得ることができる。
図２は、タッチセンサユニット７０の構成例を示すブロック図である。ここでは、タッチ
センサユニット７０が投影型静電容量方式（相互容量方式）のタッチセンサユニットであ
る例を示す。
センサアレイ７１は、配線ＣＬおよび配線ＭＬを有し、配線ＣＬおよび配線ＭＬが重畳す
ること、または、配線ＣＬおよび配線ＭＬが近接して配置されること、で形成される複数
の容量４０４を有する。
図２は、一例として、配線ＣＬをＣＬ（１）乃至ＣＬ（６）の６本の配線、配線ＭＬをＭ
Ｌ（１）乃至ＭＬ（６）の６本の配線として示しているが、配線の数はこれに限定されな
い。なお、配線ＣＬはパルス電圧が与えられる配線であり、配線ＭＬは電流の変化を検知
する配線である。
センサアレイ７１に、被検知体（指やスタイラス等）の近接または接触を検知すると、容
量４０４の容量値が変化し、タッチセンサユニット７０はタッチを検出する。
センサアレイ７１は、配線ＣＬおよび配線ＭＬを介して、タッチセンサＩＣ７２に電気的
に接続されている。タッチセンサＩＣ７２は、駆動回路４０２と検出回路４０３を有する
。
駆動回路４０２は、配線ＣＬを介して、センサアレイ７１に電気的に接続される。駆動回
路４０２は、信号Ｔｘを出力する機能を有する。駆動回路４０２としては、例えばシフト
レジスタ回路とバッファ回路を組み合わせた構成を用いることができる。
検出回路４０３は、配線ＭＬを介して、センサアレイ７１に電気的に接続される。検出回
路４０３は、信号Ｒｘを検出し、タッチセンサユニット７０でタッチが行われたことを検
出する。例えば、検出回路４０３として、増幅回路と、アナログデジタル変換回路（ＡＤ
Ｃ：Ａｎａｌｏｇ－Ｄｉｇｉｔａｌ Ｃｏｎｖｅｒｔｅｒ）を有する構成を用いることが
できる。検出回路４０３は、センサアレイ７１から出力されるアナログ信号を、デジタル
信号に変換して、アプリケーションプロセッサ８０に出力する機能を有する。
なお、タッチセンサユニット７０のより具体的な構成例については、実施の形態２にて説
明する。
＜アプリケーションプロセッサ＞
アプリケーションプロセッサ８０は、ソースドライバＩＣ６４、およびタッチセンサＩＣ
７２に、電気的に接続されている。
アプリケーションプロセッサ８０は、表示ユニット６０に表示する画像データを、ソース
ドライバＩＣ６４に供給する機能を有する。また、アプリケーションプロセッサ８０は、
表示ユニット６０に現在表示している画像データと、次に表示する画像データの変化量を
計算する機能を有する。
また、アプリケーションプロセッサ８０は、表示ユニット６０が表示画像を書き換えるタ
イミング、およびタッチセンサユニット７０が検出動作を行うタイミングを指示する機能
を有する。表示ユニット６０が表示画像を書き換えるタイミングは、アプリケーションプ
ロセッサ８０からソースドライバＩＣ６４に伝えられ、ソースドライバＩＣ６４は、ゲー
トドライバ６２、６３の動作を制御する機能を有する。タッチセンサユニット７０が検出
動作を行うタイミングは、アプリケーションプロセッサ８０からタッチセンサＩＣ７２に
伝えられる。
なお、図１に示すブロック図において、ゲートドライバ６２、６３を駆動するための信号
は、ソースドライバＩＣ６４を経由しなくてもよい。その場合のブロック図を図３に示す
。
図３において、アプリケーションプロセッサ８０はタイミングコントローラ８１０を経由
して、ソースドライバＩＣ６４ａ乃至ソースドライバＩＣ６４ｄ、ゲートドライバ６２お
よびゲートドライバ６３へ信号を供給している。なお、タイミングコントローラ８１０は
、アプリケーションプロセッサ８０に含まれてもよい。
図３に示す構成は、複数のソースドライバＩＣを有する。ソースドライバＩＣの数は画素
アレイ６１の画素数に応じて設ければよい。
図３に示す構成は、例えば、４Ｋ（３８４０×２１６０）や８Ｋ（７６８０×４３２０）
など、画素アレイ６１の画素数が大きくなるほど好ましい。ソースドライバＩＣの数を複
数にし、且つ、ゲートドライバを制御する機能をソースドライバＩＣの外に設けられた回
路が有することで、ソースドライバＩＣは端子の数を少なくすることができる。ソースド
ライバＩＣの端子の数が多いと、ソースドライバＩＣを基板に圧着する際に、ソースドラ
イバＩＣに加える力が大きくなり、ソースドライバＩＣが破損してしまうという問題があ
る。そのため、図３に示す構成にすることで、ソースドライバＩＣの破損を防ぐことがで
きる。
＜画素アレイ＞
図４は、表示ユニット６０の構成例を示すブロック図である。
画素アレイ６１は、複数の画素１０（１，１）乃至画素１０（ｍ，ｎ）と、ソース線ＳＬ
（１）乃至ソース線ＳＬ（ｍ）と、ゲート線ＧＬ（１）乃至ゲート線ＧＬ（ｎ）を有する
。ここで、ｍおよびｎは１以上の整数であり、ｉは１以上ｍ以下の整数であり、ｊは１以
上ｎ以下の整数である。なお、図４において、電源線や容量を形成するための定電位線等
は省略している。
ゲートドライバ６２、６３は、ゲート線ＧＬ（１）乃至ゲート線ＧＬ（ｎ）を介して画素
アレイ６１と電気的に接続され、ソースドライバＩＣ６４は、ソース線ＳＬ（１）乃至ソ
ース線ＳＬ（ｍ）を介して画素アレイ６１と電気的に接続される。
また、矢印Ｃ１で示す方向に配設される一群の画素１０（ｉ，１）乃至画素１０（ｉ，ｎ
）は、ソース線ＳＬ（ｉ）と電気的に接続され、矢印Ｒ１で示す方向に配設される一群の
画素１０（１，ｊ）乃至画素１０（ｍ，ｊ）は、ゲート線ＧＬ（ｊ）と電気的に接続され
る。
ゲートドライバ６２、６３は、ゲート線ＧＬ（ｊ）を駆動し、画素１０（１，ｊ）乃至画
素１０（ｍ，ｊ）を選択する。ソースドライバＩＣ６４は、ソース線ＳＬ（１）乃至ソー
ス線ＳＬ（ｍ）を介して、アプリケーションプロセッサ８０から供給された画像データの
データ信号を、画素１０（１，ｊ）乃至画素１０（ｍ，ｊ）に供給する。この動作を、ゲ
ート線ＧＬ（１）からゲート線ＧＬ（ｎ）まで繰り返すことで、表示ユニット６０は、画
素アレイ６１に画像を表示することができる。
なお、画素１０には、液晶、電子ペーパー、有機ＥＬ（Ｅｌｅｃｔｒｏ Ｌｕｍｉｎｅｓ
ｃｅｎｃｅ）、ＱＬＥＤ（Ｑｕａｎｔｕｍ－ｄｏｔ Ｌｉｇｈｔ Ｅｍｉｔｔｉｎｇ Ｄ
ｉｏｄｅ）等、様々な表示素子を適用することができる。また、例えば、反射型素子とし
て適用することができる液晶素子と、発光型素子として適用することができる有機ＥＬ素
子を組み合わせた、ハイブリッド型素子を画素１０に適用することができる。
また、例えば、反射型素子として適用することができる液晶素子と、光源（例えばＬＥＤ
）と液晶を組みあわせた透過型液晶素子とを組み合わせた、ハイブリッド型素子を画素１
０に適用してもよい。
＜ゲートドライバ＞
図５は、ゲートドライバ６２、６３に適用可能な、ゲートドライバの構成例を示す回路図
である。
なお、ゲートドライバ６２、６３は、表示ユニット６０の表示領域を複数の領域に分割し
て駆動する機能を有する。すなわち、ゲートドライバ６２、６３は、画素アレイ６１を複
数の画素群に分割して駆動する機能を有する。ゲートドライバ６２、６３は、第１乃至第
Ｎのシフトレジスタを有し、第Ｋ（Ｋは１以上Ｎ以下の整数）のシフトレジスタは、第Ｋ
の画素群を駆動する信号を生成する。ゲートドライバ６２、６３には、第１乃至第Ｍ（Ｍ
は１以上の整数）のクロック信号と、第１乃至第Ｌ（Ｌは１以上の整数）のサンプリング
信号が入力される。ゲートドライバは、第１乃至第Ｍのクロック信号と、第１乃至第Ｌの
サンプリング信号を用いて、第１乃至第Ｎのシフトレジスタのそれぞれに、クロック信号
とスタートパルスを供給する。
入力されるサンプリング信号の数Ｌは、Ｎ／Ｍ＋１以下である。なお、シフトレジスタの
数Ｎがクロック信号の数Ｍで割り切れる場合、入力されるサンプリング信号の数ＬはＮ／
Ｍでよいが、シフトレジスタの数Ｎがクロック信号の数Ｍで割り切れない場合を想定し、
入力されるサンプリング信号の数ＬをＮ／Ｍ＋１以下とする。この結果、ゲートドライバ
に供給される信号数を少なくすることが可能であり、該信号の供給に伴うノイズを低減で
きる。また、ゲートドライバ６２、６３の動作を制御するソースドライバＩＣ６４やアプ
リケーションプロセッサ８０の回路規模を小さくすることができ、表示装置１００のコス
トを削減することができる。
本実施の形態においては、説明をわかりやすくするため、図４においてｎ＝１９２０、ｍ
＝１０８０とし、矢印Ｃ１で示す方向に２０の領域に分割して駆動する例を説明する。ま
た、２０の領域は均等であり、９６×１０８０個の画素１０を有する領域が２０あるとす
る。
図５に示すゲートドライバ６２、６３は、デマルチプレクサ２０を４個と、シフトレジス
タ２１乃至シフトレジスタ２４をそれぞれ５個有する。外部から、クロック信号ＣＬＫ［
１］乃至ＣＬＫ［４］、リセット信号ＲＥＳ、サンプリング信号ＳＭＰ［１］乃至ＳＭＰ
［５］が入力される。また、ゲートドライバ６２、６３は、上述したゲート線ＧＬ（１）
乃至ゲート線ＧＬ（１９２０）に、それぞれ電気的に接続されている。
シフトレジスタ２１乃至シフトレジスタ２４は、それぞれ９６本のゲート線ＧＬに電気的
に接続され、ゲート線ＧＬを駆動する。なお、図５に示す、「ＧＬ（１：９６）」は、ゲ
ート線ＧＬ（１）乃至ゲート線ＧＬ（９６）の意味で用いている。
また、シフトレジスタ２１乃至シフトレジスタ２４には、クロック信号ＣＬＫ［１］乃至
ＣＬＫ［４］、リセット信号ＲＥＳ、およびスタートパルスが入力される。ここで、スタ
ートパルスは、デマルチプレクサ２０が生成する。ゲートドライバ６２、６３は、シフト
レジスタ２１乃至シフトレジスタ２４を合わせて２０個有するため、デマルチプレクサ２
０は、合計で２０個のスタートパルスを生成する。
デマルチプレクサ２０には、クロック信号ＣＬＫ［１］乃至ＣＬＫ［４］のいずれかと、
サンプリング信号ＳＭＰ［１］乃至ＳＭＰ［５］が入力され、デマルチプレクサ２０は、
シフトレジスタ２１乃至シフトレジスタ２４のそれぞれにスタートパルスを出力する。デ
マルチプレクサ２０は、合計で２０個のスタートパルスを生成するが、シフトレジスタ２
１乃至シフトレジスタ２４にも入力されるクロック信号ＣＬＫ［１］乃至ＣＬＫ［４］を
利用することで、ゲートドライバ６２、６３に必要な信号数を少なくすることができる。
すなわち、デマルチプレクサ２０は、２０個のスタートパルスを、４つのクロック信号Ｃ
ＬＫ［１］乃至ＣＬＫ［４］と、５つのサンプリング信号ＳＭＰ［１］乃至ＳＭＰ［５］
から生成する。なお、本実施の形態では、領域の数２０がクロック信号ＣＬＫの数４で割
り切れる場合を示したが、割り切れない場合等、サンプリング信号ＳＭＰが追加で必要と
なる場合がある。
図６乃至図９は、シフトレジスタの構成例を示す回路図である。図６はシフトレジスタ２
１の構成例を、図７はシフトレジスタ２２の構成例を、図８はシフトレジスタ２３の構成
例を、図９はシフトレジスタ２４の構成例を、それぞれ示している。
図６（Ａ）は、シフトレジスタ２１のシンボルであり、シフトレジスタ２１の入出力の様
子を示している。シフトレジスタ２１は、入力端子ＣＬＫ＿ＩＮ［１］乃至ＣＬＫ＿ＩＮ
［４］、ＲＥＳ＿ＩＮ、ＳＰ＿ＩＮを有し、出力端子ＣＬＫ＿ＯＵＴ［１］乃至ＣＬＫ＿
ＯＵＴ［４］、ＲＥＳ＿ＯＵＴ、ＳＲ＿ＯＵＴ［１：９６］を有する。ここで、ＳＰ＿Ｉ
Ｎにはスタートパルスが入力され、ＳＲ＿ＯＵＴ［１：９６］からは、９６本のゲート線
ＧＬに信号が出力される。
図６（Ｂ）は、シフトレジスタ２１のシンボルに対する回路図である。シフトレジスタ２
１は、レジスタ３１を９５個と、レジスタ３２を有する。９５個のレジスタ３１とレジス
タ３２は、それぞれ、ＣＬＫ＿ＩＮ［１］乃至ＣＬＫ＿ＩＮ［４］のいずれか２つ、およ
びＲＥＳ＿ＩＮと電気的に接続され、信号が入力される。また、９５個のレジスタ３１と
レジスタ３２は、それぞれ、ＳＲ＿ＯＵＴ［１］乃至ＳＲ＿ＯＵＴ［９６］と電気的に接
続され、信号を出力する。ＳＲ＿ＯＵＴ［１］に信号を出力するレジスタ３１は、ＳＰ＿
ＩＮと電気的に接続される。
図７乃至図９は、それぞれ、シフトレジスタ２２乃至シフトレジスタ２４の構成例を示し
ているが、図６に示すシフトレジスタ２１とは、レジスタ３１およびレジスタ３２がＣＬ
Ｋ＿ＩＮ［１］乃至ＣＬＫ＿ＩＮ［４］のいずれか２つと電気的に接続される部分が異な
る。シフトレジスタ２１乃至シフトレジスタ２４において、レジスタ３１およびレジスタ
３２と、ＣＬＫ＿ＩＮ［１］乃至ＣＬＫ＿ＩＮ［４］との接続を変えることで、異なるス
タートパルスに対応できる。この様子は、図１３乃至図１６のタイミングチャートを用い
て、後述する。なお、シフトレジスタ２２乃至シフトレジスタ２４の説明は、シフトレジ
スタ２１の説明を援用する。
図１０は、デマルチプレクサの構成例を示す回路図である。
図１０（Ａ）は、デマルチプレクサ２０のシンボルであり、デマルチプレクサ２０の入出
力の様子を示している。デマルチプレクサ２０は、入力端子ＳＭＰ＿ＩＮ［１］乃至ＳＭ
Ｐ＿ＩＮ［５］、ＣＬＫ＿ＩＮを有し、出力端子ＳＰ＿ＯＵＴ［１］乃至ＳＰ＿ＯＵＴ［
５］を有する。ここで、ＣＬＫ＿ＩＮにはクロック信号ＣＬＫ［１］乃至ＣＬＫ［４］の
１つが入力され、ＳＰ＿ＯＵＴ［１］乃至ＳＰ＿ＯＵＴ［５］からは、スタートパルスが
出力される。また、ＳＭＰ＿ＩＮ［１］乃至ＳＭＰ＿ＩＮ［５］には、サンプリング信号
ＳＭＰ［１］乃至ＳＭＰ［５］が入力される。
図１０（Ｂ）は、デマルチプレクサ２０のシンボルに対する回路図である。デマルチプレ
クサ２０は、トランジスタＴｒ１乃至トランジスタＴｒ５を有し、ＳＭＰ＿ＩＮ［１］乃
至ＳＭＰ＿ＩＮ［５］に入力される信号に応じて、ＣＬＫ＿ＩＮと、ＳＰ＿ＯＵＴ［１］
乃至ＳＰ＿ＯＵＴ［５］のいずれかとが、トランジスタＴｒ１乃至トランジスタＴｒ５の
いずれかを介して電気的に接続される。
図１１および図１２は、レジスタの構成例を示す回路図である。図１１はレジスタ３１の
構成例を、図１２はレジスタ３２の構成例を、それぞれ示している。
図１１（Ａ）は、レジスタ３１のシンボルであり、レジスタ３１の入出力の様子を示して
いる。レジスタ３１は、入力端子ＣＬＫ＿ＩＮ［１］、ＣＬＫ＿ＩＮ［２］、ＲＥＳ＿Ｉ
Ｎ、Ｌ＿ＩＮ、Ｒ＿ＩＮを有し、出力端子ＳＲ＿ＯＵＴ［１］、ＳＲ＿ＯＵＴ［２］を有
する。ここで、Ｌ＿ＩＮには前段のレジスタの出力またはスタートパルスが入力され、Ｒ
＿ＩＮには後段のレジスタの出力が入力される（図６乃至図９、参照）。
図１１（Ｂ）は、レジスタ３１のシンボルに対する回路図である。レジスタ３１は、トラ
ンジスタＴｒ６乃至トランジスタＴｒ１６と、容量素子Ｃ３および容量素子Ｃ４を有する
。なお、ＶＤＤは高電位電源であり、ＶＳＳは低電位電源である。
図１２は、レジスタ３２の構成例を示しているが、レジスタ３１と比べて入力端子Ｒ＿Ｉ
Ｎがなく、レジスタ３１におけるトランジスタＴｒ８に相当するトランジスタを有してい
ない点以外は同様のため、レジスタ３１の説明を援用する。なお、レジスタ３２は、トラ
ンジスタＴｒ１７乃至トランジスタＴｒ２６と、容量素子Ｃ５および容量素子Ｃ６を有す
る。
なお、トランジスタＴｒ１乃至トランジスタＴｒ２６はＯＳトランジスタを用いることが
好ましい。トランジスタＴｒ１乃至トランジスタＴｒ２６は、図１０乃至図１２ではシン
グルゲートトランジスタとして図示したが、バックゲートを有するデュアルゲートトラン
ジスタでもよい。トランジスタＴｒ１乃至トランジスタＴｒ２６がＯＳトランジスタであ
ることで、トランジスタのオフ電流が低くなり、ゲートドライバの消費電流を低減するこ
とができる。
＜タイミングチャート＞
図１３乃至図１６は、ゲートドライバ６２、６３に入力されるクロック信号ＣＬＫ［１］
乃至ＣＬＫ［４］、サンプリング信号ＳＭＰ［１］乃至ＳＭＰ［５］と、ゲート線ＧＬ（
１）乃至ゲート線ＧＬ（１９２０）との関係を示すタイミングチャートである。なお、実
際には、ゲート線ＧＬ（１）乃至ゲート線ＧＬ（１９２０）の全てではなく、ゲート線Ｇ
Ｌ（１）乃至ゲート線ＧＬ（１９２０）の一部についてタイミングチャートを示す。
なお、第１の領域とは、画素アレイ６１において、ゲート線ＧＬ（１）乃至ゲート線ＧＬ
（９６）によって選択される画素１０を含む領域である。同様に、第２の領域とは、ゲー
ト線ＧＬ（９７）乃至ゲート線ＧＬ（１９２）によって選択される画素１０を含む領域で
あり、第２０の領域とは、ゲート線ＧＬ（１８２５）乃至ゲート線ＧＬ（１９２０）によ
って選択される画素１０を含む領域である。つまり、表示領域の全領域を書き換える場合
、第１の領域乃至第２０の領域の全てを書き換える必要がある。
図１３は、シフトレジスタ２１が駆動する第１の領域乃至第５の領域のうち、第１の領域
乃至第３の領域について、それぞれの領域における５本のゲート線ＧＬを示している。同
様に、図１４は、シフトレジスタ２２が駆動する第６の領域乃至第１０の領域のうち、第
６の領域乃至第８の領域について、図１５は、シフトレジスタ２３が駆動する第１１の領
域乃至第１５の領域のうち、第１１の領域乃至第１３の領域について、図１６は、シフト
レジスタ２４が駆動する第１６の領域乃至第２０の領域のうち、第１６の領域乃至第１８
の領域について、それぞれの領域における５本のゲート線ＧＬを示している。
図１３において、クロック信号ＣＬＫ［１］乃至ＣＬＫ［４］は、互いにＨｉｇｈの状態
が重ならないように入力され、サンプリング信号ＳＭＰ［１］乃至ＳＭＰ［５］は、クロ
ック信号ＣＬＫ［１］と重なるタイミングで入力される（図１３では、サンプリング信号
ＳＭＰ［４］およびＳＭＰ［５］がＨｉｇｈの状態は省略されている）。クロック信号Ｃ
ＬＫ［１］と重なるタイミングで、サンプリング信号ＳＭＰ［１］が入力されると、第１
の領域を駆動するシフトレジスタ２１が動作を開始し、ゲート線ＧＬ（１）から順にゲー
ト線ＧＬが選択される。同様に、クロック信号ＣＬＫ［１］と重なるタイミングで、サン
プリング信号ＳＭＰ［２］が入力されると、第２の領域を駆動するシフトレジスタ２１が
動作を開始し、ゲート線ＧＬ（９７）から順にゲート線ＧＬが選択される。
このように、クロック信号ＣＬＫ［１］と重なるタイミングで、サンプリング信号ＳＭＰ
［１］乃至ＳＭＰ［５］のどのサンプリング信号が入力されるかによって、第１の領域乃
至第５の領域のうち、駆動される領域を選択することができる。
同様に、図１４において、クロック信号ＣＬＫ［１］乃至ＣＬＫ［４］は、互いにＨｉｇ
ｈの状態が重ならないように入力され、サンプリング信号ＳＭＰ［１］乃至ＳＭＰ［５］
は、クロック信号ＣＬＫ［２］と重なるタイミングで入力される（図１４では、サンプリ
ング信号ＳＭＰ［４］およびＳＭＰ［５］がＨｉｇｈの状態は省略されている）。クロッ
ク信号ＣＬＫ［２］と重なるタイミングで、サンプリング信号ＳＭＰ［１］が入力される
と、第６の領域を駆動するシフトレジスタ２２が動作を開始し、ゲート線ＧＬ（４８１）
から順にゲート線ＧＬが選択される。クロック信号ＣＬＫ［２］と重なるタイミングで、
サンプリング信号ＳＭＰ［１］乃至ＳＭＰ［５］のどのサンプリング信号が入力されるか
によって、第６の領域乃至第１０の領域のうち、駆動される領域を選択することができる
。
図１５および図１６においても同様に、図１５では、クロック信号ＣＬＫ［３］と重なる
タイミングで、サンプリング信号ＳＭＰ［１］乃至ＳＭＰ［５］のどのサンプリング信号
が入力されるかによって、第１１の領域乃至第１５の領域のうち、駆動される領域を選択
することができる。図１６では、クロック信号ＣＬＫ［４］と重なるタイミングで、サン
プリング信号ＳＭＰ［１］乃至ＳＭＰ［５］のどのサンプリング信号が入力されるかによ
って、第１６の領域乃至第２０の領域のうち、駆動される領域を選択することができる。
このように、クロック信号ＣＬＫ［１］乃至ＣＬＫ［４］と、サンプリング信号ＳＭＰ［
１］乃至ＳＭＰ［５］の組み合わせによって、第１の領域乃至第２０の領域のうち、どの
領域を駆動するかを選択することができる。
＜＜ＩＤＳ駆動＞＞
次に、図１７は、表示ユニットとタッチセンサユニットの動作の関係を示す図である。表
示ユニット６０が表示画像を書き換える動作と、タッチセンサユニット７０がタッチを検
出する動作（検出動作）との関係を、図１７を用いて説明する。
なお、表示ユニット６０が表示画像を書き換える動作については、表示領域の全領域を書
き換える第１のモード（以下、「通常表示」と呼ぶ）と、表示領域の一部領域を書き換え
る第２のモード（以下、「部分ＩＤＳ駆動」と呼ぶ）と、表示領域の全領域を書き換えな
い第３のモード（以下、「ＩＤＳ駆動」と呼ぶ）とに分けて、説明する。また、図１８（
Ａ）乃至（Ｃ）は、表示装置１００を、タブレット型情報端末９０に適用した例である。
図１８（Ａ）は通常表示の場合、図１８（Ｂ）は部分ＩＤＳ駆動の場合、図１８（Ｃ）は
ＩＤＳ駆動の場合をそれぞれ表している。タブレット型情報端末９０は、入力領域を兼ね
る表示領域９１を有する。表示領域９１には、本発明の一形態である表示装置１００が適
用されている。
＜通常表示＞
図１７（Ａ）は、通常表示の場合を示している。通常表示は、全表示領域を使った動画表
示など、表示領域の全領域を書き換える必要がある場合に適用される。図１８（Ａ）は、
動画表示の例として、タブレット型情報端末９０が、サッカーの試合を表示している例を
示している。
図１７（Ａ）において、表示ユニット６０が表示画像を書き換える期間、タッチセンサユ
ニット７０は検出動作を休止している。これは、ゲート線ＧＬ（１）乃至ゲート線ＧＬ（
１９２０）が駆動されることによるノイズ、ソース線ＳＬ（１）乃至ソース線ＳＬ（１０
８０）にデータ信号が供給されることによるノイズ、ゲートドライバ６２およびゲートド
ライバ６３が動作することによるノイズ等があり、タッチセンサユニット７０が検出動作
を行うタイミングとしては好適でないためである。
表示ユニット６０が表示画像を書き換え終えると、表示ユニット６０は動作を休止し、タ
ッチセンサユニット７０は検出動作を行う。表示ユニット６０が動作を休止している期間
は前述のノイズがなく、タッチセンサユニット７０は、精度の高い検出動作を行うことが
できる。このように、表示ユニット６０が行う表示画像の書き換え動作と、タッチセンサ
ユニット７０が行う検出動作を合わせて１フレームとし、この動作を繰り返すことで、動
画等を表示しながら精度の高い検出動作を行うことができる。
＜部分ＩＤＳ駆動＞
部分ＩＤＳ駆動は、表示領域の一部で動画を表示する場合など、表示領域の一部領域を書
き換える必要がある場合に適用される。
図１８（Ｂ）は、タブレット型情報端末９０の使用者が、スタイラスを使ってマーカーを
書き込み、特定の文字を強調している例である。この場合、表示画像を書き換える必要が
あるのは、図中に示されている領域Ａ１のみである。ゲートドライバ６２およびゲートド
ライバ６３は、領域Ａ１のみ、ゲート線ＧＬを駆動すればよい。
この場合、表示ユニットとタッチセンサユニットの動作の関係は、図１７（Ｂ）に示すよ
うに、表示ユニット６０は、書き換えが必要な領域のみ書き換え動作を行う。図１７（Ｂ
）では、第Ｐの領域、第Ｐ＋１の領域、第Ｑの領域、第Ｑ＋１の領域を書き換えている。
ここで、ＰとＱは同じであってもよいし、フレームごとに異なる数の領域を書き換えても
よい。
表示ユニット６０が、書き換えが必要な領域のみ書き換え動作を行うことで、タッチセン
サユニット７０がタッチを検出する動作を行う時間を長くすることができる。このため、
１フレームにおける検出動作を複数回行うことができる。例えば、通常表示の場合、１フ
レームに１回の検出動作を、部分ＩＤＳ駆動の場合、１フレームに２回とすることができ
る。このように、部分ＩＤＳ駆動では滑らかな検出動作を行うことができ、手書き入力等
に好適である。また、表示画像の書き換え動作を減らすことで、表示ユニット６０の消費
電力を低減することができる。
＜ＩＤＳ駆動＞
ＩＤＳ駆動は、全表示領域で静止画を表示している場合など、表示領域の全領域を書き換
える必要がない場合に適用される。図１８（Ｃ）は、静止画の例として、花のイラストと
その解説文（図中、点線で省略）を表示している例を示している。この場合、表示ユニッ
トとタッチセンサユニットの動作の関係は、図１７（Ｃ）に示すように、表示ユニット６
０は書き換え動作を休止し、タッチセンサユニット７０は検出動作を行うことができる。
ＩＤＳ駆動および部分ＩＤＳ駆動は、静止画を表示している限り、その領域の表示画像を
書き換える必要はないが、実際には、オフ電流が低いトランジスタを用いた画素１０が電
荷を保持できる時間、画素１０の表示素子が液晶素子である場合の反転駆動等を考慮する
必要がある。
このように、ＩＤＳ駆動は、部分ＩＤＳ駆動と同様に滑らかな検出動作を行うことができ
る。また、表示ユニット６０の消費電力を低減することができるため、携帯型情報端末に
好適である。
＜＜フローチャート＞＞
次に、表示装置１００を適用した電子機器が、アプリケーションを起動させてから、３つ
の動作モード（通常表示、部分ＩＤＳ駆動、ＩＤＳ駆動）を切り替える様子を、図１９の
フローチャートを用いて説明する。
表示装置１００を適用した電子機器において、アプリケーションが起動（ステップＳ１）
されると、タッチセンサユニット７０は検出動作を休止（ステップＳ２）し、アプリケー
ションプロセッサ８０は、表示領域に書き換えが必要な領域があるか判断（ステップＳ３
）する。表示領域に書き換えが必要な領域があるかの判断は、表示ユニット６０に現在表
示している画像データと、次に表示する画像データの変化量を計算することで行う。
書き換えが必要な領域がある場合（ステップＳ４）、アプリケーションプロセッサ８０は
、書き換えに必要なクロック信号の長さや、サンプリング信号のタイミングを計算し、表
示ユニット６０に入力する画像データのデータ信号を決定する（ステップＳ５）。クロッ
ク信号およびサンプリング信号を入力する（ステップＳ６）。
ゲートドライバ６２、６３では、書き換えが必要な領域を担当するシフトレジスタが、ゲ
ート線ＧＬを駆動し、表示ユニット６０は書き換え動作を行う（ステップＳ７）。書き換
え動作が終わると、クロック信号を停止し、リセット信号を入力する（ステップＳ８）。
タッチセンサユニット７０は検出動作を行う（ステップＳ９）。タッチを検出すると（ス
テップＳ１０）、ステップＳ２に戻って検出動作を休止し、表示領域に書き換えが必要な
領域があるか判断（ステップＳ３）する。書き換えが必要な領域がない場合（ステップＳ
４）、再びタッチセンサユニット７０は検出動作を行う（ステップＳ９）。
ステップＳ１０でタッチの検出がなく、１フレームが経過していない場合（ステップＳ１
１）、ステップＳ９に戻ってタッチセンサユニット７０は検出動作を行う。ステップＳ１
０でタッチの検出がなく、１フレームが経過した場合（ステップＳ１１）は、ステップＳ
２に戻る。
このように、表示領域に書き換えが必要な領域があるか否かと、タッチの検出に応じて、
適宜表示ユニット６０とタッチセンサユニット７０の動作を変えることで、精度が高く滑
らかな検出動作を行うことができる。
また、ステップＳ１０において、１フレームが経過する前にタッチを検出し、表示領域を
書き換える場合、図１７（Ｂ）における１フレームの長さは、図１７（Ａ）における１フ
レームの長さより短いことになる。このことは、タッチセンサユニット７０がタッチを検
出すると、すぐに表示画像が書き換わることになり、入力（タッチ）に対して反応のよい
動作（表示画像の書き換え）を行うことができる。手書き入力等に好適である。
＜＜ゲートドライバの変形例＞＞
図５に示すゲートドライバ６２、６３は、デコーダ２５を有してもよい。図２０は、デコ
ーダ２５を有する場合の、ゲートドライバの構成例を示す回路図である。
図２０は、図５におけるサンプリング信号ＳＭＰ［１］乃至ＳＭＰ［５］にかわって、サ
ンプリング信号ＳＭＰ［６］乃至ＳＭＰ［８］がデコーダ２５に入力される。デコーダ２
５は、サンプリング信号ＳＭＰ［６］乃至ＳＭＰ［８］を用いて、図５におけるサンプリ
ング信号ＳＭＰ［１］乃至ＳＭＰ［５］を生成することができる。デコーダ２５を有する
ことで、ゲートドライバ６２、６３への入力信号の数を減らすことができる。
図２１は、デコーダの構成例を示す回路図である。図２１（Ａ）は、デコーダ２５のシン
ボルであり、デコーダ２５の入出力の様子を示している。デコーダ２５は、入力端子ＳＭ
Ｐ＿ＩＮ［６］乃至ＳＭＰ＿ＩＮ［８］を有し、出力端子ＳＭＰ＿ＯＵＴ［６］乃至ＳＭ
Ｐ＿ＯＵＴ［１０］を有する。図２０では、入力端子ＳＭＰ＿ＩＮ［６］乃至ＳＭＰ＿Ｉ
Ｎ［８］にサンプリング信号ＳＭＰ［６］乃至ＳＭＰ［８］が入力され、出力端子ＳＭＰ
＿ＯＵＴ［６］乃至ＳＭＰ＿ＯＵＴ［１０］からサンプリング信号ＳＭＰ［１］乃至ＳＭ
Ｐ［５］に相当する信号を出力する。
図２１（Ｂ）は、デコーダ２５のシンボルに対する回路図である。デコーダ２５は、トラ
ンジスタＴｒ２７乃至トランジスタＴｒ４０と、インバータ３３を３個と、ドライバ３４
を８個有する。ＶＤＤは高電位電源である。
３個のインバータ３３は、それぞれ、ＳＭＰ＿ＩＮ［６］乃至ＳＭＰ＿ＩＮ［８］と電気
的に接続され、反転信号を生成する。８個のドライバ３４のうち５個は、それぞれ、ＳＭ
Ｐ＿ＯＵＴ［６］乃至ＳＭＰ＿ＯＵＴ［１０］と電気的に接続され、信号を出力する。な
お、トランジスタＴｒ３２、トランジスタＴｒ３８乃至トランジスタＴｒ４０、および、
出力端子ＳＭＰ＿ＯＵＴ［６］乃至ＳＭＰ＿ＯＵＴ［１０］に接続されていないドライバ
３４は、省略することができる。
ドライバ３４は、出力端子ＳＭＰ＿ＯＵＴ［６］乃至ＳＭＰ＿ＯＵＴ［１０］と電気的に
接続され、出力波形を整える役割、および、トランジスタＴｒ２７乃至トランジスタＴｒ
４０で高電位電源（ＶＤＤ）と電気的に接続されなかった出力端子を低電位電源（ＶＳＳ
）と等しい電位とする役割を有する。
図２２（Ａ、Ｂ）は、インバータの構成例を示す回路図である。図２２（Ａ）は、インバ
ータ３３のシンボルであり、インバータ３３の入出力の様子を示している。インバータ３
３は、入力端子ＩＮを有し、出力端子ＯＵＴを有する。図２２（Ｂ）は、インバータ３３
のシンボルに対する回路図である。インバータ３３は、トランジスタＴｒ４１およびトラ
ンジスタＴｒ４２を有する。ＶＤＤは高電位電源であり、ＶＳＳは低電位電源である。
図２２（Ｃ、Ｄ）は、ドライバの構成例を示す回路図である。図２２（Ｃ）は、ドライバ
３４のシンボルであり、ドライバ３４の入出力の様子を示している。ドライバ３４は、入
力端子ＩＮを有し、出力端子ＯＵＴを有する。図２２（Ｄ）は、ドライバ３４のシンボル
に対する回路図である。ドライバ３４は、トランジスタＴｒ４３およびインバータ３３を
２個有する。ＶＤＤは高電位電源であり、ＶＳＳは低電位電源である。
図２２（Ｅ）は、デコーダ２５の入力端子ＳＭＰ＿ＩＮ［６］乃至ＳＭＰ＿ＩＮ［８］に
入力される信号（すなわち、サンプリング信号ＳＭＰ［６］乃至ＳＭＰ［８］）と、デコ
ーダ２５の出力端子ＳＭＰ＿ＯＵＴ［６］乃至ＳＭＰ＿ＯＵＴ［１０］から出力される信
号との関係を示すタイミングチャートである。
デコーダ２５は、入力端子ＳＭＰ＿ＩＮ［６］乃至ＳＭＰ＿ＩＮ［８］に入力される信号
に基づいて、図１３乃至図１６におけるサンプリング信号ＳＭＰ［１］乃至ＳＭＰ［５］
と同様の信号を出力することができる。このように、ゲートドライバ６２、６３は、デコ
ーダ２５を有することで、入力される信号の数を少なくすることができる。
なお、トランジスタＴｒ２７乃至トランジスタＴｒ４３はＯＳトランジスタを用いること
が好ましい。トランジスタＴｒ２７乃至トランジスタＴｒ４３は、図２１および図２２で
はシングルゲートトランジスタとして図示したが、バックゲートを有するデュアルゲート
トランジスタでもよい。トランジスタＴｒ２７乃至トランジスタＴｒ４３がＯＳトランジ
スタであることで、トランジスタのオフ電流が低くなり、ゲートドライバの消費電流を低
減することができる。
また、ゲートドライバ６２、６３には、４つのクロック信号ＣＬＫ［１］乃至ＣＬＫ［４
］と、５つのサンプリング信号ＳＭＰ［１］乃至ＳＭＰ［５］が入力されているが、クロ
ック信号の数を増やしてもよい。クロック信号の数を増やす場合も、互いにＨｉｇｈの状
態が重ならないようにする。クロック信号の数を増やすことで、サンプリング信号の数を
少なくできる場合がある。クロック信号の数と、サンプリング信号の数の双方を検討して
、ゲートドライバ６２、６３の構成を決めることが好ましい。
以上のように、表示装置１００は、表示ユニット６０が表示画像を書き換える動作と、タ
ッチセンサユニット７０がタッチを検出する動作とを、異なるタイミングで行うことで精
度の高い検出動作を行うことができる。また、表示ユニット６０は、書き換えが必要な領
域のみ表示画像を書き換える動作を行うことで、表示ユニット６０の消費電力を低減し、
タッチセンサユニット７０は滑らかな検出動作を行うことができる。表示ユニット６０に
よる、書き換えが必要な領域のみ表示画像を書き換える動作は、本実施の形態で例示した
ゲートドライバ６２、６３を適用することで、少ない信号数で実現することができる。
本実施の形態は、他の実施の形態と適宜組み合わせて実施することができる。
（実施の形態２）
本実施の形態では、上記実施の形態に記載のタッチセンサユニット７０の構成例について
、図２３および図２４を用いて説明を行う。
タッチセンサユニット７０のより具体的な構成例について、図２３および図２４を用いて
説明を行う。
図２３（Ａ）はタッチセンサユニット７０の上面図である。図２３（Ｂ）および図２３（
Ｃ）は、図２３（Ａ）の一部を説明する投影図である。
図２４（Ａ）は、制御線および検知信号線の隣接部の上面図である。図２４（Ｂ）は、隣
接部に生じる電界を模式的に説明する投影図である。
タッチセンサユニット７０はセンサアレイ７１を有する。センサアレイ７１は、配線ＣＬ
（ｇ）、配線ＭＬ（ｈ）および導電膜を備える（図２３（Ａ）参照）。なお、ｇ及びｈは
２以上の整数である。
例えば、複数の領域に分割された導電膜をセンサアレイ７１に用いることができる（図２
３（Ａ）参照）。これにより、同一の電位または異なる電位を、複数の領域のそれぞれに
供給することができる。
具体的には、配線ＣＬ（ｇ）に用いることができる導電膜と、配線ＭＬ（ｈ）に用いるこ
とができる導電膜と、に分割された導電膜をセンサアレイ７１に用いることができる。ま
た、複数の領域に分割された導電膜のそれぞれに、例えば、櫛歯状の形状を備える導電膜
を用いることができる（図２４、電極ＣＥ（１）、電極ＭＥ（１）および電極ＭＥ（２）
参照）。これにより、分割された導電膜を検知素子の電極に用いることができる。
例えば、配線ＣＬ（１）に用いることができる導電膜と、配線ＭＬ（１）に用いることが
できる導電膜と、配線ＭＬ（２）に用いることができる導電膜と、に分割された導電膜は
、隣接部Ｘ０において互いに隣接する（図２３（Ａ）、図２３（Ｃ）、または図２４参照
）。
検知素子４７５（ｇ，ｈ）は、配線ＣＬ（ｇ）および配線ＭＬ（ｈ）と電気的に接続され
る（図２３（Ａ）参照）。
配線ＣＬ（ｇ）は信号Ｔｘを供給する機能を備え、配線ＭＬ（ｈ）は、信号Ｒｘを供給さ
れる機能を備える。
配線ＭＬ（ｈ）は、導電膜ＢＲ（ｇ，ｈ）を含む（図２３（Ｂ）参照）。導電膜ＢＲ（ｇ
，ｈ）は、配線ＣＬ（ｇ）と重なる領域を備える。
なお、検知素子４７５（ｇ，ｈ）は絶縁膜を備える。絶縁膜は、配線ＭＬ（ｈ）および導
電膜ＢＲ（ｇ，ｈ）の間に挟まれる領域を備える。これにより、配線ＭＬ（ｈ）および導
電膜ＢＲ（ｇ，ｈ）の短絡を防止することができる。
電極ＣＥ（１）は、配線ＣＬ（１）に電気的に接続され、電極ＭＥ（１）は、配線ＭＬ（
１）に電気的に接続される（図２４参照）。
同様に、電極ＣＥ（ｇ）は、配線ＣＬ（ｇ）に電気的に接続され、電極ＭＥ（ｈ）は、配
線ＭＬ（ｈ）に電気的に接続される。
検知素子４７５（１、１）は、電極ＣＥ（１）と電極ＭＥ（１）の間に形成される容量値
の変化を読み取ることで、タッチを検出する（図２４参照）。
同様に、検知素子４７５（ｇ、ｈ）は、電極ＣＥ（ｇ）と電極ＭＥ（ｈ）の間に形成され
る容量値の変化を読み取ることで、タッチを検出する。
同一の工程で形成することができる導電膜を、配線ＣＬ（１）および電極ＣＥ（１）に用
いることができる。同一の工程で形成することができる導電膜を、配線ＭＬ（１）および
電極ＭＥ（１）に用いることができる（図２４参照）。
同様に、同一の工程で形成することができる導電膜を、配線ＣＬ（ｇ）および電極ＣＥ（
ｇ）に用いることができる。同一の工程で形成することができる導電膜を、配線ＭＬ（ｈ
）および電極ＭＥ（ｈ）に用いることができる。
例えば、透光性を備える導電膜を、電極ＣＥ（ｇ）および電極ＭＥ（ｈ）に用いることが
できる。または、画素と重なる領域に開口部や櫛歯状の形状を備える導電膜を、電極ＣＥ
（ｇ）および電極ＭＥ（ｈ）に用いることができる。これにより、表示パネルの表示を遮
ることなく、表示パネルと重なる領域に近接するものを検知することができる。
なお、本実施の形態は、本明細書で示す他の実施の形態と適宜組み合わせることができる
。
（実施の形態３）
本実施の形態では、上記実施の形態に記載のソースドライバＩＣ６４の構成例について、
図２５を用いて説明を行う。
図２５（Ａ）および図２５（Ｂ）は、ソースドライバＩＣ６４の構成例を示すブロック図
である。図２５（Ａ）および図２５（Ｂ）に示すソースドライバＩＣ６４は、反射型素子
と発光素子を有するハイブリッド型素子を画素１０に用いた場合のブロック図である。
図２５（Ａ）に示すソースドライバＩＣ６４は、制御回路８０１と、ドライバ８０２と、
フレームメモリ８０３と、フレームメモリ８０４と、ゲートドライバ信号生成回路８０６
と、ゲートドライバ信号生成回路８０７と、を有する。
制御回路８０１は、アプリケーションプロセッサ８０から信号を受け取り、ソースドライ
バＩＣ６４に含まれる各種回路へ信号を供給する機能を有する。なお、制御回路８０１が
、アプリケーションプロセッサ８０から受け取る信号のインターフェース規格として、Ｍ
ＩＰＩ（Ｍｏｂｉｌｅ Ｉｎｄｕｓｔｒｙ Ｐｒｏｃｅｓｓｏｒ Ｉｎｔｅｒｆａｃｅ）
、ＳＰＩ（Ｓｅｒｉａｌ Ｐｅｒｉｐｈｅｒａｌ Ｉｎｔｅｒｆａｃｅ）などが挙げられ
る。
ドライバ８０２は、画素アレイ６１へ画像信号を供給する機能を有する。
フレームメモリ８０３は、画像信号を一時的に保存する機能を有する。
ゲートドライバ信号生成回路８０６はゲートドライバ６２へ信号を供給する機能を有し、
ゲートドライバ信号生成回路８０７はゲートドライバ６３へ信号を供給する機能を有する
。
ゲートドライバ信号生成回路８０６またはゲートドライバ信号生成回路８０７の一方は、
画素１０が有する反射型素子を駆動するための信号を生成する機能を有し、ゲートドライ
バ信号生成回路８０６またはゲートドライバ信号生成回路８０７の他方は、画素１０が有
する発光素子を駆動するための信号を生成する機能を有する。
ソースドライバＩＣ６４は、図１に示すタッチセンサＩＣ７２としての機能を含んでいて
もよい。その場合のブロック図を図２５（Ｂ）に示す。
図２５（Ｂ）に示すソースドライバＩＣ６４は、図２５（Ａ）のブロック図に、図２に示
す駆動回路４０２と検出回路４０３を加えている。このようにタッチセンサＩＣ７２をソ
ースドライバＩＣ６４に含めることで、表示装置の製造コストを低減することができる。
駆動回路４０２と検出回路４０３を１つのＩＣに含めた場合、これら２つの回路は、互い
に離れた位置に配置されることが好ましい。駆動回路４０２が検出回路４０３の近くに配
置されると、駆動回路４０２から発生するノイズによって、検出回路４０３の検出感度が
低下し、タッチ検出が困難になる場合がある。そのため、駆動回路４０２と検出回路４０
３は、ゲートドライバ信号生成回路８０６、ゲートドライバ信号生成回路８０７およびド
ライバ８０２等の回路を間に介して、配置されることが好ましい。
ここで、ゲートドライバ６２は液晶素子を駆動し、ゲートドライバ６３は発光素子を駆動
すると仮定する。すなわち、ゲートドライバ信号生成回路８０６は液晶素子を駆動するた
めの信号を生成し、ゲートドライバ信号生成回路８０７は発光素子を駆動するための信号
を生成すると仮定する。このとき、駆動回路４０２はゲートドライバ信号生成回路８０６
の近くに配置し、検出回路４０３はゲートドライバ信号生成回路８０７の近くに配置する
ことが好ましい。
一般的に、発光素子の駆動電圧は液晶素子の駆動電圧よりも低い。そのため、ゲートドラ
イバ信号生成回路８０７が出力する電圧の振幅は、ゲートドライバ信号生成回路８０６が
出力する電圧の振幅よりも低い。ゲートドライバ信号生成回路８０７から発生するノイズ
は、ゲートドライバ信号生成回路８０６から発生するノイズよりも小さいと言える。その
ため、検出回路４０３は、ゲートドライバ信号生成回路８０６よりも、ゲートドライバ信
号生成回路８０７の近くに配置することが好ましい。
なお、本実施の形態は、本明細書で示す他の実施の形態と適宜組み合わせることができる
。
（実施の形態４）
本実施の形態は、ハイブリッド型素子を有する表示装置１００の一形態について、図面を
用いて説明する。
＜構成例＞
図２６（Ａ）は、表示装置１００の斜視概略図である。表示装置１００は、基板３５１と
基板３６１とが貼り合わされた構成を有する。図２６（Ａ）では、基板３６１を破線で明
示している。
表示装置１００は、表示領域２３５、周辺回路領域２３４、配線３６５等を有する。図２
６（Ａ）では表示装置１００にソースドライバＩＣ６４及びＦＰＣ３７２が実装されてい
る例を示している。
周辺回路領域２３４には、表示領域２３５に信号を供給するための回路が含まれる。周辺
回路領域２３４に含まれる回路としては、例えば、ゲートドライバ等がある。
配線３６５は、表示領域２３５および周辺回路領域２３４に信号および電力を供給する機
能を有する。当該信号及び電力は、ＦＰＣ３７２を介して外部から、またはソースドライ
バＩＣ６４から配線３６５に入力される。
図２６（Ａ）では、ＣＯＧ方式により、基板３５１にソースドライバＩＣ６４が設けられ
ている例を示す。ソースドライバＩＣ６４は、実施の形態１に示すソースドライバＩＣ６
４に相当する。例えば走査線駆動回路または信号線駆動回路などを有するＩＣを適用でき
る。なお、ソースドライバＩＣ６４は、ＣＯＦ方式等により、ＦＰＣに実装してもよい。
図２６（Ａ）には、表示領域２３５の一部の拡大図を示している。表示領域２３５には、
複数の画素１０がマトリクス状に配置されている。画素１０は、表示素子として発光素子
１７０および液晶素子１８０を有する。また、画素１０は、表示素子を駆動するための画
素回路２３６を有する。
図２６（Ｂ）に、画素１０の斜視概略図を示す。画素１０が有する発光素子１７０および
液晶素子１８０は、画素回路２３６を介して互いに重なる。画素回路２３６は、発光素子
１７０を駆動するための第１回路と、液晶素子１８０を駆動するための第２回路と、を有
する。
発光素子１７０から発せられた光２３７は、画素回路２３６および液晶素子１８０を通過
して外部に射出される。また、外部から入射した光２３８は液晶素子１８０および画素回
路２３６を通過して発光素子１７０の電極で反射され、再び画素回路２３６および液晶素
子１８０を通過して、反射光として外部に射出される。
図２７（Ａ）に、画素回路２３６の平面構成例を示す。図２７（Ａ）に示す画素回路２３
６は、トランジスタ２７１、容量素子２７２、トランジスタ２８１、容量素子２８２、お
よびトランジスタ２８３などの素子を有する。また、画素回路２３６は、走査線２７３の
一部、信号線２７４の一部、共通電位線２７５の一部、走査線２８４の一部、信号線２８
５の一部、および電源線２８６の一部を含む。
前述したように、光２３７は画素回路２３６を１回透過する。光２３８は画素回路２３６
を２回透過する。このため、画素回路２３６は、透光性を有する材料を含むことが好まし
い。
トランジスタ２７１、容量素子２７２、トランジスタ２８１、容量素子２８２、およびト
ランジスタ２８３の少なくとも一は、透光性を有する導電性材料で形成することが好まし
い。また、画素回路２３６内でこれらに接続する電極を、透光性を有する材料で形成する
ことが好ましい。
透光性を有する導電性材料としては、例えば、酸化インジウム、インジウム錫酸化物、イ
ンジウム亜鉛酸化物、酸化亜鉛、ガリウムを添加した酸化亜鉛などの導電性酸化物などを
用いればよい。特に、エネルギーバンドギャップが２．５ｅＶ以上の導電性材料は、可視
光の透過率が高いため好ましい。
一方で、透光性を有する導電性材料は、銅やアルミニウムなどの遮光性を有する導電性材
料と比較して抵抗率が大きい。よって、走査線２７３、信号線２７４、走査線２８４、信
号線２８５、および電源線２８６などのバスラインは、信号遅延を防ぐため、抵抗率が小
さい遮光性を有する導電性材料（金属材料）を用いて形成することが好ましい。ただし、
表示領域２３５の大きさや、バスラインの幅、バスラインの厚さなどによっては、バスラ
インに透光性を有する導電性材料を用いる場合もある。
また、一般に、共通電位線２７５は、画素回路２３６内に一定の電位を与えるために用い
られ、共通電位線２７５に大きな電流は流れない。よって、共通電位線２７５は、抵抗率
が大きい透光性を有する導電性材料で形成することができる。ただし、表示素子の駆動方
法として、共通電位線２７５の電位を変動させる方法を用いる場合は、共通電位線２７５
に抵抗率が小さい遮光性を有する金属材料を用いることが好ましい。
図２７（Ｂ）は、画素回路２３６の透過領域２９１と遮光領域２９２を示す平面図である
。光２３７および光２３８は、透過領域２９１を通過して射出される。よって、平面図に
おいて、画素１０の占有面積に対する透過領域２９１の割合（「開口率」ともいう）が大
きいほど、光２３７および光２３８の取り出し効率を高めることができる。すなわち、表
示装置１００の消費電力を低減できる。また、表示装置１００の視認性を高めることがで
きる。また、表示装置１００の表示品位を高めることができる。
本発明の一態様の表示装置１００では、画素回路２３６を構成する素子を、透光性を有す
る材料で形成することにより、開口率を６０％以上さらには８０％以上にすることができ
る。また、発光素子１７０と液晶素子１８０を重ねて設けることができるため、発光素子
１７０の発光面積と液晶素子１８０の反射面積の合計を、画素１０の面積以上にすること
ができる。言い換えると、画素１０の占有面積を１００％とした時に、発光面積と反射面
積の合計面積を１００％以上にすることができる。すなわち、開口率を１００％以上にす
ることができる、とも言える。
例えば、一定の一画素当たりの発光輝度（発光量）を得る場合、発光素子１７０の発光面
積を広くすることにより、単位面積当たりの発光輝度を下げることができる。よって、発
光素子１７０の劣化が低減され、表示装置１００の信頼性を高めることができる。
発光素子１７０は、有機ＥＬ素子、無機ＥＬ素子、ＬＥＤ（Ｌｉｇｈｔ Ｅｍｉｔｔｉｎ
ｇ Ｄｉｏｄｅ）、ＱＬＥＤ、半導体レーザーなどの自発光性の発光素子を用いることが
好ましい。また、発光素子１７０として、光源（例えばＬＥＤ）と液晶を組みあわせた透
過型液晶素子を用いてもよい。なお、本実施の形態において、発光素子１７０は有機ＥＬ
素子として説明を行う。
〔断面構成例〕
図２８に、図２６（Ａ）で示した表示装置１００の、ＦＰＣ３７２を含む領域の一部、周
辺回路領域２３４を含む領域の一部、および表示領域２３５を含む領域の一部をそれぞれ
切断したときの断面の一例を示す。
図２８に示す表示装置１００は、基板３５１と基板３６１の間に、トランジスタ２０１、
トランジスタ２０３、トランジスタ２０５、トランジスタ２０６、容量素子２０２、液晶
素子１８０、発光素子１７０、絶縁層２２０、着色層１３１等を有する。基板３６１と絶
縁層２２０は接着層１４１を介して接着されている。基板３５１と絶縁層２２０は接着層
１４２を介して接着されている。
基板３６１には、着色層１３１、遮光層１３２、絶縁層１２１、及び液晶素子１８０の共
通電極として機能する電極１１３、配向膜１３３ｂ、絶縁層１１７等が設けられている。
絶縁層１２１は、平坦化層としての機能を有していてもよい。絶縁層１２１により、電極
１１３の表面を概略平坦にできるため、液晶１１２の配向状態を均一にできる。絶縁層１
１７は、液晶素子１８０のセルギャップを保持するためのスペーサとして機能する。絶縁
層１１７が可視光を透過する場合は、絶縁層１１７を液晶素子１８０の表示領域と重ねて
配置してもよい。
なお、基板３６１の外側の面には光学部材などの機能性部材１３５を配置することができ
る。光学部材としては、偏光板、位相差板、光拡散層（拡散フィルムなど）、反射防止層
（「Ａｎｔｉ Ｒｅｆｌｅｃｔｉｏｎ層」または「ＡＲ層」ともいう）、防眩層（「Ａｎ
ｔｉ Ｇｌａｒｅ層」または「ＡＧ層」ともいう）および集光フィルム等が挙げられる。
また、光学部材以外の機能性部材としては、ゴミの付着を抑制する帯電防止膜、汚れを付
着しにくくする撥水性の膜、使用に伴う傷の発生を抑制するハードコート膜などが挙げら
れる。機能性部材１３５として、上記部材を組み合わせて用いてもよい。例えば、直線偏
光板と位相差板を組み合わせた円偏光板を用いてもよい。
ＡＲ層は、光の干渉作用を利用して、外光の正反射（鏡面反射）を低減する機能を有する
。機能性部材１３５としてＡＲ層を用いる場合、ＡＲ層は、基板３６１の屈折率と異なる
屈折率を有する材料で形成される。ＡＲ層は、例えば、酸化ジルコニウム、フッ化マグネ
シウム、酸化アルミニウム、酸化シリコンなどの材料を用いて形成することができる。
また、ＡＲ層に代えて防眩層（「Ａｎｔｉ Ｇｌａｒｅ層」または「ＡＧ層」ともいう）
を設けてもよい。ＡＧ層は、入射した外光を拡散させることにより、正反射（鏡面反射）
を低減する機能を有する。
ＡＧ層の形成方法としては、表面に微細な凹凸を設ける方法、屈折率の異なる材料を混合
する方法、または、双方を組み合わせる方法などが知られている。例えば、透光性を有す
る樹脂に、セルロース繊維などのナノファイバ、酸化シリコンなどの無機ビーズ、または
樹脂ビーズなどを混合して、ＡＧ層を形成することができる。
また、ＡＲ層に重ねてＡＧ層を設けてもよい。ＡＲ層とＡＧ層を積層して設けることで、
外光の反射や映り込みを防ぐ機能をより高めることができる。ＡＲ層、および／またはＡ
Ｇ層などを用いることにより、表示装置の表面の外光反射率を１％未満、好ましくは０．
３％未満とするとよい。
本実施の形態に示す液晶素子１８０は、発光素子１７０の導電層１９３を反射電極として
用いる反射型の液晶素子である。また、液晶素子１８０は、電極３１１、液晶１１２、電
極１１３が積層された積層構造を有する。電極３１１および電極１１３は可視光を透過す
る。液晶１１２と電極３１１の間に配向膜１３３ａが設けられている。液晶１１２と電極
１１３の間に配向膜１３３ｂが設けられている。
液晶素子１８０の反射電極を発光素子１７０の導電層１９３と兼用することで、液晶素子
１８０専用の反射電極を削減できる。よって、表示装置の作製費用が低減される。また、
表示装置の生産性を高めることができる。
本実施の形態では、機能性部材１３５として円偏光板を用いる。基板３６１側から入射し
た光は、機能性部材１３５（円偏光板）により偏光され、電極１１３、液晶１１２、電極
３１１を透過し、導電層１９３で反射する。そして電極３１１、液晶１１２、電極１１３
を再度透過して、機能性部材１３５（円偏光板）に達する。このとき、電極３１１と電極
１１３の間に与える電圧によって液晶の配向を制御し、光の光学変調を制御することがで
きる。すなわち、機能性部材１３５（円偏光板）を介して射出される光の強度を制御する
ことができる。また光は着色層１３１によって特定の波長域以外の光が吸収されることに
より、取り出される光は、例えば赤色を呈する光となる。
接続部２０７において、電極３１１は、導電層２２１ｂを介して、トランジスタ２０６が
有する導電層２２２ｂと電気的に接続されている。トランジスタ２０６は、液晶素子１８
０の駆動を制御する機能を有する。
接着層１４１が設けられる一部の領域には、接続部２５２が設けられている。接続部２５
２において、電極３１１と同一の導電膜を加工して得られた導電層と、電極１１３の一部
が、接続体２４３により電気的に接続されている。したがって、基板３６１側に形成され
た電極１１３に、ＦＰＣ３７２から入力される信号または電位を、接続部２５２を介して
供給することができる。
接続体２４３としては、例えば導電性の粒子を用いることができる。導電性の粒子として
は、有機樹脂またはシリカなどの粒子の表面を金属材料で被覆したものを用いることがで
きる。金属材料としてニッケルや金を用いると接触抵抗を低減できるため好ましい。また
ニッケルをさらに金で被覆するなど、２種類以上の金属材料を層状に被覆させた粒子を用
いることが好ましい。また接続体２４３として、弾性変形、または塑性変形する材料を用
いることが好ましい。このとき導電性の粒子である接続体２４３は、図２８に示すように
上下方向に潰れた形状となる場合がある。こうすることで、接続体２４３と、これと電気
的に接続する導電層との接触面積が増大し、接触抵抗を低減できるほか、接続不良などの
不具合の発生を抑制することができる。
接続体２４３は、接着層１４１に覆われるように配置することが好ましい。例えば、硬化
前の接着層１４１に接続体２４３を分散させておけばよい。
発光素子１７０は、ボトムエミッション型の発光素子である。発光素子１７０は、絶縁層
２２０側から導電層１９１、ＥＬ層１９２、および導電層１９３の順に積層された積層構
造を有する。導電層１９１は、絶縁層２１４に設けられた開口を介して、トランジスタ２
０５が有する導電層２２２ｂと接続されている。トランジスタ２０５は、発光素子１７０
の駆動を制御する機能を有する。絶縁層２１６が導電層１９１の端部を覆っている。導電
層１９３は可視光を反射する機能を有し、導電層１９１は可視光を透過する機能を有する
。導電層１９３を覆って絶縁層１９４が設けられている。発光素子１７０が発する光は、
絶縁層２２０、電極３１１、着色層１３１等を介して、基板３６１側に射出される。
発光素子１７０の発光色は、ＥＬ層１９２を構成する材料によって、白、赤、緑、青、シ
アン、マゼンタ、または黄などに変化させることができる。また、液晶素子１８０によっ
て制御される反射光は着色層１３１を構成する材料によって白、赤、緑、青、シアン、マ
ゼンタまたは黄などに変化させることができる。発光素子１７０および液晶素子１８０は
、画素によって制御する光の色を変えることによってカラー表示を実現することができる
。
また、発光素子１７０に白色光を発光するＥＬ層１９２を用いて、着色層１３１で着色し
てもよい。
カラー表示を実現するために、発光素子１７０の発光色、および、液晶素子１８０と組み
合わせる着色層の色は、赤、緑、青の組み合わせだけでなく、黄、シアン、マゼンタの組
み合わせであってもよい。組み合わせる着色層の色は、目的または用途などに応じて適宜
設定すればよい。
トランジスタ２０１、トランジスタ２０３、トランジスタ２０５、トランジスタ２０６、
および容量素子２０２は、いずれも絶縁層２２０の基板３５１側の面上に形成されている
。図２８では、トランジスタ２０１、トランジスタ２０３、トランジスタ２０５、および
トランジスタ２０６としてトップゲート型のトランジスタを図示している。
トランジスタ２０３は、画素の選択、非選択状態を制御するトランジスタ（スイッチング
トランジスタ、または選択トランジスタともいう）である。トランジスタ２０５は、発光
素子１７０に流れる電流を制御するトランジスタ（駆動トランジスタともいう）である。
絶縁層２２０の基板３５１側には、絶縁層２１１、絶縁層２１２、絶縁層２１３、絶縁層
２１４等の絶縁層が設けられている。絶縁層２１２、および絶縁層２１３は、トランジス
タ２０１、トランジスタ２０３、トランジスタ２０５、およびトランジスタ２０６のゲー
ト電極等を覆って設けられる。絶縁層２１４は、平坦化層としての機能を有する。なお、
トランジスタを覆う絶縁層の数は限定されず、単層であっても２層以上であってもよい。
各トランジスタを覆う絶縁層の少なくとも一層に、水や水素などの不純物が拡散しにくい
材料を用いることが好ましい。これにより、絶縁層をバリア膜として機能させることがで
きる。このような構成とすることで、トランジスタに対して外部から不純物が拡散するこ
とを効果的に抑制することが可能となり、信頼性の高い表示装置を実現できる。
容量素子２０２は、絶縁層２１１を介して互いに重なる領域を有する導電層２１７と導電
層２１８を有する。導電層２１７は、導電層２２５と同様の材料および方法で形成できる
。導電層２１８は、導電層２２３と同様の材料および方法で形成できる。なお、導電層２
２３、導電層２２５、および導電層２２２ａは、透光性を有する材料で形成することが好
ましい。
トランジスタ２０３、トランジスタ２０５、およびトランジスタ２０６は、透光性を有す
る材料で形成される。前述したように、透光性を有する導電性材料は、銅やアルミニウム
などの遮光性を有する導電性材料と比較して抵抗率が大きい。よって、高速動作が求めら
れる、周辺回路領域２３４に含まれるトランジスタ２０１に用いる導電層は、抵抗率が小
さい遮光性を有する導電性材料（金属材料）を用いて形成する。
トランジスタ２０３、トランジスタ２０５、およびトランジスタ２０６は、ゲートとして
機能する導電層２２３、ゲート絶縁層として機能する絶縁層２２４、ソースおよびドレイ
ンとして機能する導電層２２２ａおよび導電層２２２ｂ、並びに、半導体層２３１を有す
る。ここでは、同一の導電膜を加工して得られる複数の層に、同じハッチングパターンを
付している。また、トランジスタ２０５はゲートとして機能できる導電層２２５を有する
。
トランジスタ２０１も同様に、ゲートとして機能する導電層、ゲート絶縁層として機能す
る絶縁層、ソースおよびドレインとして機能する導電層、および、半導体層を有する。ま
た、トランジスタ２０１はゲートとして機能できる導電層２２１ａを有する。導電層２２
１ａと導電層２２１ｂは、同一の導電膜を加工して得ることができる。
トランジスタ２０１およびトランジスタ２０５には、チャネルが形成される半導体層を２
つのゲートで挟持する構成が適用されている。このような構成とすることで、トランジス
タの閾値電圧を制御することができる。２つのゲートを接続し、これらに同一の信号を供
給することによりトランジスタを駆動してもよい。このようなトランジスタは他のトラン
ジスタと比較して電界効果移動度を高めることが可能であり、オン電流を増大させること
ができる。その結果、高速駆動が可能な回路を作製することができる。さらには、回路部
の占有面積を縮小することが可能となる。オン電流の大きなトランジスタを適用すること
で、表示装置を大型化、または高精細化したときに配線数が増大したとしても、各配線に
おける信号遅延を低減することが可能であり、表示ムラを抑制することができる。
または、２つのゲートのうち、一方に閾値電圧を制御するための電位を与え、他方に駆動
のための電位を与えることで、トランジスタの閾値電圧を制御することができる。
表示装置が有するトランジスタの構造に限定はない。周辺回路領域２３４が有するトラン
ジスタと、表示領域２３５が有するトランジスタは、同じ構造であってもよく、異なる構
造であってもよい。周辺回路領域２３４が有する複数のトランジスタは、全て同じ構造で
あってもよく、２種類以上の構造が組み合わせて用いられていてもよい。同様に、表示領
域２３５が有する複数のトランジスタは、全て同じ構造であってもよく、２種類以上の構
造が組み合わせて用いられていてもよい。
ゲートとして機能する導電層には、酸化物を含む導電性材料を用いてもよい。当該導電層
を、酸素を含む雰囲気下で成膜することで、ゲート絶縁層に酸素を供給することができる
。成膜ガス中の酸素ガスの割合を９０％以上１００％以下の範囲とすることが好ましい。
ゲート絶縁層に供給された酸素は、後の熱処理により半導体層に供給され、半導体層中の
酸素欠損の低減を図ることができる。
基板３５１と基板３６１が重ならない領域には、接続部２０４が設けられている。接続部
２０４では、配線３６５が接続層２４２を介してＦＰＣ３７２と電気的に接続されている
。接続部２０４は接続部２０７と同様の構成を有している。接続部２０４の上面は、電極
３１１と同一の導電膜を加工して得られた導電層が露出している。これにより、接続部２
０４とＦＰＣ３７２とを接続層２４２を介して電気的に接続することができる。
液晶素子１８０としては、例えば垂直配向（ＶＡ：Ｖｅｒｔｉｃａｌ Ａｌｉｇｎｍｅｎ
ｔ）モードが適用された液晶素子を用いることができる。垂直配向モードとしては、ＭＶ
Ａ（Ｍｕｌｔｉ－Ｄｏｍａｉｎ Ｖｅｒｔｉｃａｌ Ａｌｉｇｎｍｅｎｔ）モード、ＰＶ
Ａ（Ｐａｔｔｅｒｎｅｄ Ｖｅｒｔｉｃａｌ Ａｌｉｇｎｍｅｎｔ）モード、ＡＳＶ（Ａ
ｄｖａｎｃｅｄ Ｓｕｐｅｒ Ｖｉｅｗ）モードなどを用いることができる。
液晶素子１８０には、様々なモードが適用された液晶素子を用いることができる。例えば
ＶＡモードのほかに、ＴＮ（Ｔｗｉｓｔｅｄ Ｎｅｍａｔｉｃ）モード、ＩＰＳ（Ｉｎ－
Ｐｌａｎｅ－Ｓｗｉｔｃｈｉｎｇ）モード、ＶＡ－ＩＰＳモード、ＦＦＳ（Ｆｒｉｎｇｅ
Ｆｉｅｌｄ Ｓｗｉｔｃｈｉｎｇ）モード、ＡＳＭ（Ａｘｉａｌｌｙ Ｓｙｍｍｅｔｒ
ｉｃ ａｌｉｇｎｅｄ Ｍｉｃｒｏ－ｃｅｌｌ）モード、ＯＣＢ（Ｏｐｔｉｃａｌｌｙ
Ｃｏｍｐｅｎｓａｔｅｄ Ｂｉｒｅｆｒｉｎｇｅｎｃｅ）モード、ＦＬＣ（Ｆｅｒｒｏｅ
ｌｅｃｔｒｉｃ Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ）モード、ＡＦＬＣ（ＡｎｔｉＦｅｒｒ
ｏｅｌｅｃｔｒｉｃ Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ）モード、ゲスト－ホストモード等
が適用された液晶素子を用いることができる。
液晶素子は、液晶の光学的変調作用によって光の透過または非透過を制御する素子である
。液晶の光学的変調作用は、液晶にかかる電界（横方向の電界、縦方向の電界または斜め
方向の電界を含む）によって制御される。液晶素子に用いる液晶としては、サーモトロピ
ック液晶、低分子液晶、高分子液晶、高分子分散型液晶（ＰＤＬＣ：Ｐｏｌｙｍｅｒ Ｄ
ｉｓｐｅｒｓｅｄ Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ）、強誘電性液晶、反強誘電性液晶等
を用いることができる。これらの液晶材料は、条件により、コレステリック相、スメクチ
ック相、キュービック相、カイラルネマチック相、等方相等を示す。
液晶材料としては、ポジ型の液晶、またはネガ型の液晶のいずれを用いてもよく、適用す
るモードや設計に応じて最適な液晶材料を用いればよい。
液晶の配向を制御するため、配向膜を設けることができる。なお、横電界方式を採用する
場合、配向膜を用いないブルー相を示す液晶を用いてもよい。ブルー相は液晶相の一つで
あり、コレステリック液晶を昇温していくと、コレステリック相から等方相へ転移する直
前に発現する相である。ブルー相は狭い温度範囲でしか発現しないため、温度範囲を改善
するために数重量％以上のカイラル剤を混合させた液晶組成物を液晶に用いる。ブルー相
を示す液晶とカイラル剤とを含む液晶組成物は、応答速度が短く、光学的等方性である。
また、ブルー相を示す液晶とカイラル剤とを含む液晶組成物は、配向処理が不要であり、
視野角依存性が小さい。また配向膜を設けなくてもよいのでラビング処理も不要となるた
め、ラビング処理によって引き起こされる静電破壊を防止することができ、作製工程中の
液晶表示装置の不良や破損を軽減することができる。
なお、液晶素子１８０にゲスト－ホストモードで動作する液晶材料を用いることにより、
光拡散層や偏光板などの機能性部材を省略することができる。よって、表示装置の生産性
を高めることができる。また、偏光板などの機能性部材を設けないことにより、液晶素子
１８０の反射輝度を高めることができる。よって、表示装置の視認性を高めることができ
る。
また、円偏光板を用いる反射型の液晶表示装置のオン状態とオフ状態の切り替え（明状態
と暗状態の切り替え）は、液晶分子の長軸を基板と略垂直な方向にそろえるか、基板と略
水平な方向にそろえるか、によって行なわれる。一般に、ＩＰＳモードなどの横電界方式
で動作する液晶素子は、オン状態およびオフ状態ともに液晶分子の長軸が基板と略水平な
方向にそろうため、反射型の液晶表示装置に用いることが難しい。
ＶＡ－ＩＰＳモードで動作する液晶素子は、横電界方式で動作し、かつ、オン状態とオフ
状態の切り替えを、液晶分子の長軸を基板と略垂直な方向にそろえるか、基板と略水平な
方向にそろえるか、によって行なわれる。このため、反射型の液晶表示装置に横電界方式
で動作する液晶素子を用いる場合は、ＶＡ－ＩＰＳモードで動作する液晶素子を用いるこ
とが好ましい。
機能性部材１３５よりも外側に、フロントライトを設けてもよい。フロントライトとして
は、エッジライト型のフロントライトを用いることが好ましい。ＬＥＤ（Ｌｉｇｈｔ Ｅ
ｍｉｔｔｉｎｇ Ｄｉｏｄｅ）を備えるフロントライトを用いると、消費電力を低減でき
るため好ましい。
接着層としては、紫外線硬化型等の光硬化型接着剤、反応硬化型接着剤、熱硬化型接着剤
、嫌気型接着剤などの各種硬化型接着剤を用いることができる。これら接着剤としてはエ
ポキシ樹脂、アクリル樹脂、シリコーン樹脂、フェノール樹脂、ポリイミド樹脂、イミド
樹脂、ＰＶＣ（ポリビニルクロライド）樹脂、ＰＶＢ（ポリビニルブチラル）樹脂、ＥＶ
Ａ（エチレンビニルアセテート）樹脂等が挙げられる。特に、エポキシ樹脂等の透湿性が
低い材料が好ましい。また、二液混合型の樹脂を用いてもよい。また、接着シート等を用
いてもよい。
接続層２４２としては、異方性導電フィルム（ＡＣＦ：Ａｎｉｓｏｔｒｏｐｉｃ Ｃｏｎ
ｄｕｃｔｉｖｅ Ｆｉｌｍ）、異方性導電ペースト（ＡＣＰ：Ａｎｉｓｏｔｒｏｐｉｃ
Ｃｏｎｄｕｃｔｉｖｅ Ｐａｓｔｅ）などを用いることができる。
発光素子としては、トップエミッション型、ボトムエミッション型、デュアルエミッショ
ン型などがある。光を取り出す側の電極には、可視光を透過する導電膜を用いる。また、
光を取り出さない側の電極には、可視光を反射する導電膜を用いることが好ましい。発光
素子１７０は、ボトムエミッション型の発光素子ということができる。
ＥＬ層１９２は少なくとも発光層を有する。ＥＬ層１９２は、発光層以外の層として、正
孔注入性の高い物質、正孔輸送性の高い物質、正孔ブロック材料、電子輸送性の高い物質
、電子注入性の高い物質、またはバイポーラ性の物質（電子輸送性及び正孔輸送性が高い
物質）等を含む層をさらに有していてもよい。
発光素子１７０の発光色は、ＥＬ層１９２を構成する材料によって、白、赤、緑、青、シ
アン、マゼンタ、または黄などに変化させることができる。
カラー表示を実現する方法としては、発光色が白色の発光素子１７０と着色層を組み合わ
せて行う方法と、副画素毎に発光色の異なる発光素子１７０を設ける方法がある。前者の
方法は後者の方法よりも生産性が高い。すなわち、後者の方法では副画素毎にＥＬ層１９
２を作り分ける必要があるため、前者の方法よりも生産性が劣る。ただし、後者の方法で
は、前者の方法よりも色純度の高い発光色を得ることができる。後者の方法に加えて、発
光素子１７０にマイクロキャビティ構造を付与することにより色純度をさらに高めること
ができる。
ＥＬ層１９２には低分子系化合物および高分子系化合物のいずれを用いることもでき、無
機化合物を含んでいてもよい。ＥＬ層１９２を構成する層は、それぞれ、蒸着法（真空蒸
着法を含む）、転写法、印刷法、インクジェット法、塗布法等の方法で形成することがで
きる。
ＥＬ層１９２は、量子ドットなどの無機化合物を有していてもよい。例えば、量子ドット
を発光層に用いることで、発光材料として機能させることもできる。
また、本発明の一態様の表示装置１００は、発光素子１７０と液晶素子１８０の間に基板
を設けない。このため、発光素子１７０と液晶素子１８０の厚さ方向の距離を３０μｍ未
満、好ましくは１０μｍ未満、さらに好ましくは５μｍ未満とすることができる。これに
より、発光素子１７０および液晶素子１８０を同時にまたは交互に用いる表示において、
両者の間に生じる視差を少なくすることができる。または、表示装置１００の重量を軽く
することができる。または、表示装置１００の厚さを薄くすることができる。または、表
示装置１００を曲げやすくすることができる。
［基板］
基板３５１および基板３６１に用いる材料に大きな制限はない。目的に応じて、透光性の
有無や加熱処理に耐えうる程度の耐熱性などを勘案して決定すればよい。例えばバリウム
ホウケイ酸ガラスやアルミノホウケイ酸ガラスなどのガラス基板、セラミック基板、石英
基板、サファイア基板などを用いることができる。また、半導体基板、可撓性基板（フレ
キシブル基板）、貼り合わせフィルム、基材フィルムなどを用いてもよい。
半導体基板としては、例えば、シリコン、もしくはゲルマニウムなどを材料とした半導体
基板、または炭化シリコン、シリコンゲルマニウム、ヒ化ガリウム、リン化インジウム、
酸化亜鉛、もしくは酸化ガリウムを材料とした化合物半導体基板などがある。また、半導
体基板は、単結晶半導体であってもよいし、多結晶半導体であってもよい。
なお、表示装置１００の可撓性を高めるため、基板３５１および基板３６１には可撓性基
板（フレキシブル基板）、貼り合わせフィルム、基材フィルムなどを用いてもよい。
可撓性基板、貼り合わせフィルム、基材フィルムなどの材料としては、例えば、ポリエチ
レンテレフタレート（ＰＥＴ）、ポリエチレンナフタレート（ＰＥＮ）等のポリエステル
樹脂、ポリアクリロニトリル樹脂、アクリル樹脂、ポリイミド樹脂、ポリメチルメタクリ
レート樹脂、ポリカーボネート（ＰＣ）樹脂、ポリエーテルスルホン（ＰＥＳ）樹脂、ポ
リアミド樹脂（ナイロン、アラミド等）、ポリシロキサン樹脂、シクロオレフィン樹脂、
ポリスチレン樹脂、ポリアミドイミド樹脂、ポリウレタン樹脂、ポリ塩化ビニル樹脂、ポ
リ塩化ビニリデン樹脂、ポリプロピレン樹脂、ポリテトラフルオロエチレン（ＰＴＦＥ）
樹脂、ＡＢＳ樹脂、セルロースナノファイバーなどを用いることができる。
基板として上記材料を用いることにより、軽量な表示装置を提供することができる。また
、基板として上記材料を用いることにより、衝撃に強い表示装置を提供することができる
。また、基板として上記材料を用いることにより、破損しにくい表示装置を提供すること
ができる。
基板３５１および基板３６１に用いる可撓性基板は、線膨張率が低いほど環境による変形
が抑制されて好ましい。基板３５１および基板３６１に用いる可撓性基板は、例えば、線
膨張率が１×１０－３／Ｋ以下、５×１０－５／Ｋ以下、または１×１０－５／Ｋ以下で
ある材質を用いればよい。特に、アラミドは、線膨張率が低いため、可撓性基板として好
適である。
［導電層］
トランジスタのゲート、ソースおよびドレインのほか、表示装置を構成する各種配線およ
び電極などの導電層に用いることのできる材料としては、アルミニウム、チタン、クロム
、ニッケル、銅、イットリウム、ジルコニウム、モリブデン、銀、タンタル、またはタン
グステンなどの金属、またはこれを主成分とする合金などが挙げられる。これらの材料を
含む膜を単層で、または積層構造として用いることができる。
また、透光性を有する導電性材料としては、酸化インジウム、インジウム錫酸化物、イン
ジウム亜鉛酸化物、酸化亜鉛、ガリウムを添加した酸化亜鉛などの導電性酸化物またはグ
ラフェンを用いることができる。または、透光性を有する導電性材料としては、酸化物導
電体を適用することもできる。または、金、銀、白金、マグネシウム、ニッケル、タング
ステン、クロム、モリブデン、鉄、コバルト、銅、パラジウム、またはチタンなどの金属
材料や、該金属材料を含む合金材料を用いることができる。または、該金属材料の窒化物
（例えば、窒化チタン）などを用いてもよい。なお、金属材料、合金材料（またはそれら
の窒化物）を用いる場合には、透光性を有する程度に薄くすればよい。また、上記材料の
積層膜を導電層として用いることができる。例えば、銀とマグネシウムの合金とインジウ
ムスズ酸化物の積層膜などを用いると、導電性を高めることができるため好ましい。これ
らは、表示装置を構成する各種配線および電極などの導電層や、表示素子が有する導電層
（画素電極や共通電極として機能する導電層）にも用いることができる。
ここで、酸化物導電体について説明を行う。本明細書等において、酸化物導電体をＯＣ（
Ｏｘｉｄｅ Ｃｏｎｄｕｃｔｏｒ）と呼称してもよい。酸化物導電体としては、例えば、
金属酸化物に酸素欠損を形成し、該酸素欠損に水素を添加すると、伝導帯近傍にドナー準
位が形成される。この結果、金属酸化物は、導電性が高くなり導電体化する。導電体化さ
れた金属酸化物を、酸化物導電体ということができる。一般に、酸化物半導体は、エネル
ギーギャップが大きいため、可視光に対して透光性を有する。一方、酸化物導電体は、伝
導帯近傍にドナー準位を有する金属酸化物である。したがって、酸化物導電体は、ドナー
準位による吸収の影響は小さく、可視光に対して酸化物半導体と同程度の透光性を有する
。
［絶縁層］
各絶縁層に用いることのできる絶縁材料としては、例えば、アクリル、エポキシなどの樹
脂材料、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、酸化アル
ミニウムなどの無機絶縁材料が挙げられる。
［着色層］
着色層に用いることのできる材料としては、金属材料、樹脂材料、顔料または染料が含ま
れた樹脂材料などが挙げられる。
［遮光層］
遮光層として用いることのできる材料としては、カーボンブラック、チタンブラック、金
属、金属酸化物、複数の金属酸化物の固溶体を含む複合酸化物等が挙げられる。遮光層は
、樹脂材料を含む膜であってもよいし、金属などの無機材料の薄膜であってもよい。また
、遮光層に、着色層の材料を含む膜の積層膜を用いることもできる。例えば、ある色の光
を透過する着色層に用いる材料を含む膜と、他の色の光を透過する着色層に用いる材料を
含む膜との積層構造を用いることができる。着色層と遮光層の材料を共通化することで、
装置を共通化できるほか工程を簡略化できるため好ましい。
〔変形例１〕
表示装置１００の変形例である表示装置１００Ａの断面を図２９に示す。表示装置１００
Ａは、着色層１３１を有していない点で、表示装置１００と異なる。その他の構成につい
ては、表示装置１００と同様のため、詳細な説明を省略する。
表示装置１００Ａにおいて、液晶素子１８０は、白色を呈する。着色層１３１を有してい
ないため、表示装置１００Ａは、液晶素子１８０を用いて、白黒またはグレイスケールで
の表示を行うことができる。
〔変形例２〕
表示装置１００の変形例である表示装置１００Ｂの断面を図３０に示す。表示装置１００
Ｂは、基板３６１と着色層１３１の間にタッチセンサ３７０を有する。本実施の形態では
、タッチセンサ３７０は導電層３７４、絶縁層３７５、導電層３７６ａ、導電層３７６ｂ
、導電層３７７、および絶縁層３７８を有する。
導電層３７６ａ、導電層３７６ｂ、および導電層３７７は、透光性を有する導電性材料で
形成することが好ましい。ただし、一般に、透光性を有する導電性材料は、透光性を有さ
ない金属材料よりも抵抗率が高い。よって、タッチセンサの大型化、高精細化を実現する
ため、導電層３７６ａ、導電層３７６ｂ、および導電層３７７を抵抗率が低い金属材料で
形成する場合がある。
また、導電層３７６ａ、導電層３７６ｂ、および導電層３７７を金属材料で形成する場合
、外光反射を低減することが好ましい。一般的に金属材料は反射率が大きい材料であるが
、酸化処理などを施すことにより反射率を小さくして、暗色にすることができる。
また、導電層３７６ａ、導電層３７６ｂ、および導電層３７７を、金属層と反射率の小さ
い層（「暗色層」ともいう）の積層としてもよい。暗色層は抵抗率が高いため、金属層と
暗色層の積層とすることが好ましい。暗色層の一例としては、酸化銅を含む層、塩化銅ま
たは塩化テルルを含む層などがある。また、暗色層を、Ａｇ粒子、Ａｇファイバー、Ｃｕ
粒子等の金属微粒子、カーボンナノチューブ（ＣＮＴ）、またはグラフェン等のナノ炭素
粒子、ならびに、ＰＥＤＯＴ、ポリアニリン、またはポリピロールなどの導電性高分子な
どを用いて形成してもよい。
また、タッチセンサ３７０として、抵抗膜方式または静電容量方式のタッチセンサのほか
、光電変換素子を用いた光学式のタッチセンサなどを用いてもよい。静電容量方式として
は、表面型静電容量方式、投影型静電容量方式等がある。投影型静電容量方式としては、
主に駆動方式の違いから、自己容量方式、相互容量方式などがある。相互容量方式を用い
ると同時多点検出が可能となるため好ましい。
なお、その他の構成については、表示装置１００と同様のため、詳細な説明を省略する。
また、基板３６１と着色層１３１の間にタッチセンサ３７０を設けずに、表示装置１００
の基板３６１と重ねてタッチセンサを設けてもよい。例えば、シート状のタッチセンサ１
７６を表示領域２３５に重ねて設けてもよい。
〔トランジスタについて〕
本発明の一態様において、表示装置が有するトランジスタの構造は特に限定されない。例
えば、プレーナ型のトランジスタとしてもよいし、スタガ型のトランジスタとしてもよい
し、逆スタガ型のトランジスタとしてもよい。また、トップゲート構造またはボトムゲー
ト構造のいずれのトランジスタ構造としてもよい。または、チャネルの上下にゲート電極
が設けられていてもよい。
［半導体材料］
トランジスタの半導体層に用いる半導体材料の結晶性について大きな制限はない。非晶質
半導体、結晶性を有する半導体（微結晶半導体、多結晶半導体、単結晶半導体、または一
部に結晶領域を有する半導体）のいずれを用いてもよい。なお、結晶性を有する半導体を
用いると、トランジスタ特性の劣化を抑制できるため好ましい。
また、例えば、トランジスタの半導体層に用いる半導体材料として、シリコンや、ゲルマ
ニウム等を用いることができる。また、炭化シリコン、ガリウム砒素、窒化物半導体など
の化合物半導体や、有機半導体などを用いることができる。
例えば、トランジスタに用いる半導体材料として、多結晶シリコン（ポリシリコン）や、
非晶質シリコン（アモルファスシリコン）などを用いることができる。
また、トランジスタとして、金属酸化物を用いたＯＳトランジスタを用いることができる
。ＯＳトランジスタを用いると、トランジスタのオフ状態におけるソースとドレインの間
に流れる電流を低減できるため好ましい。
＜画素１０の回路構成例＞
図３１は、画素１０の回路構成例を示す図である。図３１では、隣接する２つの画素１０
を示している。
画素１０は、スイッチＳＷ１、容量素子Ｃ８、液晶素子１８０、スイッチＳＷ２、トラン
ジスタＭ、容量素子Ｃ９、および発光素子１７０等を有する。また、画素１０には、配線
Ｇ１、配線Ｇ２、配線ＡＮＯ、配線ＣＳＣＯＭ、配線Ｓ１、および配線Ｓ２が電気的に接
続されている。また、図３１では、液晶素子１８０と電気的に接続する配線ＶＣＯＭ１、
および発光素子１７０と電気的に接続する配線ＶＣＯＭ２を示している。
図３１では、スイッチＳＷ１およびスイッチＳＷ２に、トランジスタを用いた場合の例を
示している。なお、スイッチＳＷ１はトランジスタ２７１に相当する。スイッチＳＷ２は
トランジスタ２８１に相当する。トランジスタＭはトランジスタ２８３に相当する。容量
素子Ｃ８は、容量素子２７２に相当する。容量素子Ｃ９は、容量素子２８２に相当する（
図３１および図２７（Ａ）参照）。
スイッチＳＷ１は、ゲートが配線Ｇ１と接続され、ソースまたはドレインの一方が配線Ｓ
１と接続され、ソースまたはドレインの他方が容量素子Ｃ８の一方の電極、および液晶素
子１８０の一方の電極と接続されている。容量素子Ｃ８は、他方の電極が配線ＣＳＣＯＭ
と接続されている。液晶素子１８０は、他方の電極が配線ＶＣＯＭ１と接続されている。
スイッチＳＷ２は、ゲートが配線Ｇ２と接続され、ソースまたはドレインの一方が配線Ｓ
２と接続され、ソースまたはドレインの他方が、容量素子Ｃ９の一方の電極、トランジス
タＭのゲートと接続されている。容量素子Ｃ９は、他方の電極がトランジスタＭのソース
またはドレインの一方、および配線ＡＮＯと接続されている。トランジスタＭは、ソース
またはドレインの他方が発光素子１７０の一方の電極と接続されている。発光素子１７０
は、他方の電極が配線ＶＣＯＭ２と接続されている。
図３１では、トランジスタＭが半導体を挟む２つのゲートを有し、これらが接続されてい
る例を示している。これにより、トランジスタＭが流すことのできる電流を増大させるこ
とができる。
配線Ｇ１には、スイッチＳＷ１を導通状態または非導通状態に制御する信号を与えること
ができる。配線ＶＣＯＭ１には、所定の電位を与えることができる。配線Ｓ１には、液晶
素子１８０が有する液晶の配向状態を制御する信号を与えることができる。配線ＣＳＣＯ
Ｍには、所定の電位を与えることができる。
配線Ｇ２には、スイッチＳＷ２を導通状態または非導通状態に制御する信号を与えること
ができる。配線ＶＣＯＭ２および配線ＡＮＯには、発光素子１７０が発光する電位差が生
じる電位をそれぞれ与えることができる。配線Ｓ２には、トランジスタＭの導通状態を制
御する信号を与えることができる。
図３１に示す画素１０は、例えば反射モードの表示を行う場合には、配線Ｇ１および配線
Ｓ１に与える信号により駆動し、液晶素子１８０による光学変調を利用して表示すること
ができる。また、発光モードで表示を行う場合には、配線Ｇ２および配線Ｓ２に与える信
号により駆動し、発光素子１７０を発光させて表示することができる。また両方のモード
で駆動する場合には、配線Ｇ１、配線Ｇ２、配線Ｓ１および配線Ｓ２のそれぞれに与える
信号により駆動することができる。
なお、図３１では一つの画素１０に、一つの液晶素子１８０と一つの発光素子１７０とを
有する例を示したが、これに限られない。図３２は、一つの画素１０に一つの液晶素子１
８０と４つの発光素子１７０（発光素子１７０ｒ、発光素子１７０ｇ、発光素子１７０ｂ
、発光素子１７０ｗ）を有する例を示している。図３２に示す画素１０は、図３１とは異
なり、１つの画素でフルカラーの表示が可能な画素である。
図３２では図３１の例に加えて、画素１０に配線Ｇ３および配線Ｓ３が接続されている。
図３２に示す例では、例えば４つの発光素子１７０を、それぞれ赤色（Ｒ）、緑色（Ｇ）
、青色（Ｂ）、および白色（Ｗ）を呈する発光素子を用いることができる。また液晶素子
１８０として、白色を呈する反射型の液晶素子を用いることができる。これにより、反射
モードの表示を行う場合には、反射率の高い白色の表示を行うことができる。また発光モ
ードで表示を行う場合には、演色性の高い表示を低い電力で行うことができる。
＜表示モード＞
表示装置１００は、３つの表示モードで動作させることができる。第１の表示モード（ｍ
ｏｄｅ１）は、反射型の液晶表示装置として画像を表示する表示モードである。第２の表
示モード（ｍｏｄｅ２）は、発光表示装置として画像を表示する表示モードである。第３
の表示モード（ｍｏｄｅ３）は、第１の表示モードと第２の表示モードを同時に作用させ
る表示モードである。
〔第１の表示モード〕
第１の表示モードは光源が不要であるため、極めて低消費電力な表示モードである。例え
ば、外光の照度が十分大きく、且つ外光が白色光またはその近傍の光である場合に特に有
効である。また、第１の表示モードは、照度が３００ｌｘ程度より大きい環境下、例えば
日中下で使用する場合に特に有効である。ただし、目的または用途などによって、照度が
３００ｌｘ程度より小さい環境下であっても、表示装置１００を第１の表示モードで動作
させる場合がありうる。
また、第１の表示モードは、本や書類などの文字情報を表示することに適した表示モード
である。画像の表示に反射光を用いるため、目に優しい表示を行うことができ、目が疲れ
にくいという効果を奏する。
図３３（Ａ１）は、日中の屋外で電子機器９１０を使用している様子を示している。図３
３（Ａ１）において、電子機器９１０の表示装置は第１の表示モードで動作する。電子機
器９１０は、例えば、スマートフォンなどの携帯情報端末である。また、電子機器９１０
は、本発明の一態様の表示装置１００を有している。
図３３（Ａ２）は、電子機器９１０の表示装置１００に入射する入射光９０１と、表示装
置１００が反射する反射光９０２を示している。
〔第２の表示モード〕
第２の表示モードは、外光の照度や色度によらず、極めて鮮やかな（コントラストが高く
、且つ色再現性の高い）表示を行うことができる表示モードである。例えば、夜間や室内
など、外光の照度が小さい場合などに有効である。第２の表示モードは、照度が５０００
ｌｘ程度より小さい環境下での使用時に特に有効である。ただし、目的または用途などに
よって、照度が５０００ｌｘ程度より大きい環境下であっても、表示装置１００を第２の
表示モードで動作させる場合がありうる。また、外光の照度が小さい場合、明るい表示を
行うと使用者が眩しく感じてしまう場合がある。これを防ぐために、第２の表示モードで
は輝度を抑えた表示を行うことが好ましい。これにより、眩しさを抑えることに加え、消
費電力も低減することができる。第２の表示モードは、鮮やかな画像や滑らかな動画など
を表示することに適したモードである。
図３３（Ｂ１）は、夜間の屋外で電子機器９１０を使用している様子を示している。また
、同図中の電子機器９２０は、デジタルサイネージに用いる電子機器である。図３３（Ｂ
１）において、電子機器９１０および電子機器９２０の表示装置は第２の表示モードで動
作する。また、電子機器９２０は、本発明の一態様の表示装置１００を有している。
図３３（Ｂ２）は、電子機器９１０の表示装置１００から射出される発光９０３と、電子
機器９２０の表示装置１００から射出される発光９０３を示している。
〔第３の表示モード〕
第３の表示モードは、第１の表示モードによる反射光と、第２の表示モードによる発光の
両方を利用して表示を行う表示モードである。例えば、第１の表示モードの最大反射輝度
以上の光を表示装置１００から射出する必要が生じた場合に、必要な光量を第２の表示モ
ードによる発光で補うことができる。また、例えば、第１の表示モードによる反射光と、
第２の表示モードによる発光を混合することにより、１つの色を表現するように駆動する
ことができる。
第３の表示モードは、第１の表示モードよりも鮮やかな表示をしつつ、第２の表示モード
よりも消費電力を抑えることができる。例えば、室内照明下や、朝方や夕方の時間帯など
、外光の照度が比較的低い場合や、外光の色度が白色ではない場合などに有効である。
第３の表示モードは、照度が５０００ｌｘ程度より小さい環境下での使用時に特に有効で
ある。ただし、目的または用途などによって、照度が５０００ｌｘ程度より大きい環境下
であっても、表示装置１００を第３の表示モードで動作させる場合がありうる。
図３３（Ｃ１）は、室内で電子機器９１０を使用している様子を示している。また、同図
中の電子機器９３０は、テレビまたはモニタとして機能できる電子機器である。また、同
図中の電子機器９４０は、ノート型のパーソナルコンピュータである。図３３（Ｃ１）に
おいて、電子機器９１０、電子機器９３０、および電子機器９４０が有する表示装置は第
３の表示モードで動作する。また、電子機器９３０および電子機器９４０は、本発明の一
態様の表示装置１００を有している。
図３３（Ｃ２）は、電子機器９１０の表示装置１００から射出される発光９０３、電子機
器９１０の表示装置１００に入射する入射光９０１、および電子機器９１０の表示装置１
００が反射する反射光９０２を示している。また、電子機器９３０の表示装置１００から
射出される発光９０３、電子機器９３０の表示装置１００に入射する入射光９０１、およ
び電子機器９３０の表示装置１００が反射する反射光９０２を示している。電子機器９４
０の表示装置１００も、他の表示装置１００と同様に機能することができる。
なお、第３の表示モードを用いた表示は、ハイブリッド表示モードとも言える。ハイブリ
ッド表示とは、１つのパネルにおいて、反射光と、自発光とを併用して、色調または光強
度を互いに補完して、文字および／または画像を表示する方法である。または、ハイブリ
ッド表示とは、同一画素または同一副画素において複数の表示素子から、それぞれの光を
用いて、文字および／または画像を表示する方法である。ただし、ハイブリッド表示を行
っている表示装置（「ハイブリッド表示装置」または「ハイブリッドディスプレイ」とも
いう）を局所的にみると、複数の表示素子のいずれか一を用いて表示される画素または副
画素と、複数の表示素子の二以上を用いて表示される画素または副画素と、を有する場合
がある。
なお、本明細書等において、上記構成のいずれか１つまたは複数の表現を満たすものを、
ハイブリッド表示という。
また、ハイブリッドディスプレイは、同一画素または同一副画素に複数の表示素子を有す
る。なお、複数の表示素子としては、例えば、光を反射する反射型素子と、光を射出する
自発光素子とが挙げられる。なお、反射型素子と、自発光素子とは、それぞれ独立に制御
することができる。ハイブリッドディスプレイは、表示部において、反射光および自発光
のいずれか一方または双方を用いて、文字および／または画像を表示する機能を有する。
本実施の形態は、他の実施の形態などに記載した構成と適宜組み合わせて実施することが
可能である。
（実施の形態５）
本実施の形態では、上記実施の形態に記載の表示装置を適用することが可能な情報処理装
置について、図３７および図３８を参照しながら説明する。
図３７および図３８は、本発明の一態様の情報処理装置の構成を説明する図である。図３
７（Ａ）は情報処理装置のブロック図であり、図３７（Ｂ）乃至図３７（Ｅ）は情報処理
装置の構成を説明する斜視図である。また、図３８（Ａ）乃至図３８（Ｅ）は情報処理装
置の構成を説明する斜視図である。
＜情報処理装置＞
本実施の形態で説明する情報処理装置５２００Ｂは、演算装置５２１０と、入出力装置５
２２０とを、有する（図３７（Ａ）参照）。
演算装置５２１０は、操作情報を供給される機能を備え、操作情報に基づいて画像情報を
供給する機能を備える。
入出力装置５２２０は、表示部５２３０、入力部５２４０、検知部５２５０、通信部５２
９０、操作情報を供給する機能および画像情報を供給される機能を備える。また、入出力
装置５２２０は、検知情報を供給する機能、通信情報を供給する機能および通信情報を供
給される機能を備える。
入力部５２４０は操作情報を供給する機能を備える。例えば、入力部５２４０は、情報処
理装置５２００Ｂの使用者の操作に基づいて操作情報を供給する。
具体的には、キーボード、ハードウェアボタン、ポインティングデバイス、タッチセンサ
、音声入力装置、視線入力装置などを、入力部５２４０に用いることができる。
表示部５２３０は表示パネルを備え、画像情報を表示する機能を備える。例えば、上記実
施の形態に記載の表示装置１００を表示部５２３０に用いることができる。
検知部５２５０は検知情報を供給する機能を備える。例えば、情報処理装置が使用されて
いる周辺の環境を検知して、検知情報として供給する機能を備える。
具体的には、照度センサ、撮像装置、姿勢検出装置、圧力センサ、人感センサなどを検知
部５２５０に用いることができる。
通信部５２９０は通信情報を供給される機能および供給する機能を備える。例えば、無線
通信または有線通信により、他の電子機器または通信網と接続する機能を備える。具体的
には、無線構内通信、電話通信、近距離無線通信などの機能を備える。
《情報処理装置の構成例１．》
例えば、円筒状の柱などに沿った外形を表示部５２３０に適用することができる（図３７
（Ｂ）参照）。また、使用環境の照度に応じて、表示方法を変更する機能を備える。また
、人の存在を検知して、表示内容を変更する機能を備える。これにより、例えば、建物の
柱に設置することができる。または、広告または案内等を表示することができる。または
、デジタルサイネージ等に用いることができる。
《情報処理装置の構成例２．》
例えば、使用者が使用するポインタの軌跡に基づいて画像情報を生成する機能を備える（
図３７（Ｃ）参照）。具体的には、対角線の長さが２０インチ以上、好ましくは４０イン
チ以上、より好ましくは５５インチ以上の表示パネルを用いることができる。または、複
数の表示パネルを並べて１つの表示領域に用いることができる。または、複数の表示パネ
ルを並べてマルチスクリーンに用いることができる。これにより、例えば、電子黒板、電
子掲示板、電子看板等に用いることができる。
《情報処理装置の構成例３．》
例えば、使用環境の照度に応じて、表示方法を変更する機能を備える（図３７（Ｄ）参照
）。これにより、例えば、スマートウオッチの消費電力を低減することができる。または
、例えば、晴天の屋外等の外光の強い環境においても好適に使用できるように、画像をス
マートウオッチに表示することができる。
《情報処理装置の構成例４．》
表示部５２３０は、例えば、筐体の側面に沿って緩やかに曲がる曲面を備える（図３７（
Ｅ）参照）。または、表示部５２３０は表示パネルを備え、表示パネルは、例えば、前面
、側面および上面に表示する機能を備える。これにより、例えば、携帯電話の前面だけで
なく、側面および上面に画像情報を表示することができる。
《情報処理装置の構成例５．》
例えば、使用環境の照度に応じて、表示方法を変更する機能を備える（図３８（Ａ）参照
）。これにより、スマートフォンの消費電力を低減することができる。または、例えば、
晴天の屋外等の外光の強い環境においても好適に使用できるように、画像をスマートフォ
ンに表示することができる。
《情報処理装置の構成例６．》
例えば、使用環境の照度に応じて、表示方法を変更する機能を備える（図３８（Ｂ）参照
）。これにより、晴天の日に屋内に差し込む強い外光が当たっても好適に使用できるよう
に、映像をテレビジョンシステムに表示することができる。
《情報処理装置の構成例７．》
例えば、使用環境の照度に応じて、表示方法を変更する機能を備える（図３８（Ｃ）参照
）。これにより、例えば、晴天の屋外等の外光の強い環境においても好適に使用できるよ
うに、画像をタブレットコンピュータに表示することができる。
《情報処理装置の構成例８．》
例えば、使用環境の照度に応じて、表示方法を変更する機能を備える（図３８（Ｄ）参照
）。これにより、例えば、晴天の屋外等の外光の強い環境においても好適に閲覧できるよ
うに、被写体をデジタルカメラに表示することができる。
《情報処理装置の構成例９．》
例えば、使用環境の照度に応じて、表示方法を変更する機能を備える（図３８（Ｅ）参照
）。これにより、例えば、晴天の屋外等の外光の強い環境においても好適に使用できるよ
うに、画像をパーソナルコンピュータに表示することができる。
なお、本実施の形態は、本明細書で示す他の実施の形態と適宜組み合わせることができる
。
例えば、本明細書等において、ＸとＹとが接続されている、と明示的に記載されている場
合は、ＸとＹとが電気的に接続されている場合と、ＸとＹとが機能的に接続されている場
合と、ＸとＹとが直接接続されている場合とが、本明細書等に開示されているものとする
。したがって、所定の接続関係、例えば、図または文章に示された接続関係に限定されず
、図または文章に示された接続関係以外のものも、図または文章に記載されているものと
する。
ここで、Ｘ、Ｙは、対象物（例えば、装置、素子、回路、配線、電極、端子、導電膜、層
、など）であるとする。
ＸとＹとが直接的に接続されている場合の一例としては、ＸとＹとの電気的な接続を可能
とする素子（例えば、スイッチ、トランジスタ、容量素子、インダクタ、抵抗素子、ダイ
オード、表示素子、発光素子、負荷など）が、ＸとＹとの間に接続されていない場合であ
り、ＸとＹとの電気的な接続を可能とする素子（例えば、スイッチ、トランジスタ、容量
素子、インダクタ、抵抗素子、ダイオード、表示素子、発光素子、負荷など）を介さずに
、ＸとＹとが、接続されている場合である。
ＸとＹとが電気的に接続されている場合の一例としては、ＸとＹとの電気的な接続を可能
とする素子（例えば、スイッチ、トランジスタ、容量素子、インダクタ、抵抗素子、ダイ
オード、表示素子、発光素子、負荷など）が、ＸとＹとの間に１個以上接続されることが
可能である。なお、スイッチは、オンオフが制御される機能を有している。つまり、スイ
ッチは、導通状態（オン状態）、または、非導通状態（オフ状態）になり、電流を流すか
流さないかを制御する機能を有している。または、スイッチは、電流を流す経路を選択し
て切り替える機能を有している。なお、ＸとＹとが電気的に接続されている場合は、Ｘと
Ｙとが直接的に接続されている場合を含むものとする。
ＸとＹとが機能的に接続されている場合の一例としては、ＸとＹとの機能的な接続を可能
とする回路（例えば、論理回路（インバータ、ＮＡＮＤ回路、ＮＯＲ回路など）、信号変
換回路（ＤＡ変換回路、ＡＤ変換回路、ガンマ補正回路など）、電位レベル変換回路（電
源回路（昇圧回路、降圧回路など）、信号の電位レベルを変えるレベルシフタ回路など）
、電圧源、電流源、切り替え回路、増幅回路（信号振幅または電流量などを大きく出来る
回路、オペアンプ、差動増幅回路、ソースフォロワ回路、バッファ回路など）、信号生成
回路、記憶回路、制御回路など）が、ＸとＹとの間に１個以上接続されることが可能であ
る。なお、一例として、ＸとＹとの間に別の回路を挟んでいても、Ｘから出力された信号
がＹへ伝達される場合は、ＸとＹとは機能的に接続されているものとする。なお、ＸとＹ
とが機能的に接続されている場合は、ＸとＹとが直接的に接続されている場合と、ＸとＹ
とが電気的に接続されている場合とを含むものとする。
なお、ＸとＹとが電気的に接続されている、と明示的に記載されている場合は、ＸとＹと
が電気的に接続されている場合（つまり、ＸとＹとの間に別の素子又は別の回路を挟んで
接続されている場合）と、ＸとＹとが機能的に接続されている場合（つまり、ＸとＹとの
間に別の回路を挟んで機能的に接続されている場合）と、ＸとＹとが直接接続されている
場合（つまり、ＸとＹとの間に別の素子又は別の回路を挟まずに接続されている場合）と
が、本明細書等に開示されているものとする。つまり、電気的に接続されている、と明示
的に記載されている場合は、単に、接続されている、とのみ明示的に記載されている場合
と同様な内容が、本明細書等に開示されているものとする。
なお、例えば、トランジスタのソース（又は第１の端子など）が、Ｚ１を介して（又は介
さず）、Ｘと電気的に接続され、トランジスタのドレイン（又は第２の端子など）が、Ｚ
２を介して（又は介さず）、Ｙと電気的に接続されている場合や、トランジスタのソース
（又は第１の端子など）が、Ｚ１の一部と直接的に接続され、Ｚ１の別の一部がＸと直接
的に接続され、トランジスタのドレイン（又は第２の端子など）が、Ｚ２の一部と直接的
に接続され、Ｚ２の別の一部がＹと直接的に接続されている場合では、以下のように表現
することが出来る。
例えば、「ＸとＹとトランジスタのソース（又は第１の端子など）とドレイン（又は第２
の端子など）とは、互いに電気的に接続されており、Ｘ、トランジスタのソース（又は第
１の端子など）、トランジスタのドレイン（又は第２の端子など）、Ｙの順序で電気的に
接続されている」と表現することができる。または、「トランジスタのソース（又は第１
の端子など）は、Ｘと電気的に接続され、トランジスタのドレイン（又は第２の端子など
）はＹと電気的に接続され、Ｘ、トランジスタのソース（又は第１の端子など）、トラン
ジスタのドレイン（又は第２の端子など）、Ｙは、この順序で電気的に接続されている」
と表現することができる。または、「Ｘは、トランジスタのソース（又は第１の端子など
）とドレイン（又は第２の端子など）とを介して、Ｙと電気的に接続され、Ｘ、トランジ
スタのソース（又は第１の端子など）、トランジスタのドレイン（又は第２の端子など）
、Ｙは、この接続順序で設けられている」と表現することができる。これらの例と同様な
表現方法を用いて、回路構成における接続の順序について規定することにより、トランジ
スタのソース（又は第１の端子など）と、ドレイン（又は第２の端子など）とを、区別し
て、技術的範囲を決定することができる。
または、別の表現方法として、例えば、「トランジスタのソース（又は第１の端子など）
は、少なくとも第１の接続経路を介して、Ｘと電気的に接続され、前記第１の接続経路は
、第２の接続経路を有しておらず、前記第２の接続経路は、トランジスタを介した、トラ
ンジスタのソース（又は第１の端子など）とトランジスタのドレイン（又は第２の端子な
ど）との間の経路であり、前記第１の接続経路は、Ｚ１を介した経路であり、トランジス
タのドレイン（又は第２の端子など）は、少なくとも第３の接続経路を介して、Ｙと電気
的に接続され、前記第３の接続経路は、前記第２の接続経路を有しておらず、前記第３の
接続経路は、Ｚ２を介した経路である」と表現することができる。または、「トランジス
タのソース（又は第１の端子など）は、少なくとも第１の接続経路によって、Ｚ１を介し
て、Ｘと電気的に接続され、前記第１の接続経路は、第２の接続経路を有しておらず、前
記第２の接続経路は、トランジスタを介した接続経路を有し、トランジスタのドレイン（
又は第２の端子など）は、少なくとも第３の接続経路によって、Ｚ２を介して、Ｙと電気
的に接続され、前記第３の接続経路は、前記第２の接続経路を有していない」と表現する
ことができる。または、「トランジスタのソース（又は第１の端子など）は、少なくとも
第１の電気的パスによって、Ｚ１を介して、Ｘと電気的に接続され、前記第１の電気的パ
スは、第２の電気的パスを有しておらず、前記第２の電気的パスは、トランジスタのソー
ス（又は第１の端子など）からトランジスタのドレイン（又は第２の端子など）への電気
的パスであり、トランジスタのドレイン（又は第２の端子など）は、少なくとも第３の電
気的パスによって、Ｚ２を介して、Ｙと電気的に接続され、前記第３の電気的パスは、第
４の電気的パスを有しておらず、前記第４の電気的パスは、トランジスタのドレイン（又
は第２の端子など）からトランジスタのソース（又は第１の端子など）への電気的パスで
ある」と表現することができる。これらの例と同様な表現方法を用いて、回路構成におけ
る接続経路について規定することにより、トランジスタのソース（又は第１の端子など）
と、ドレイン（又は第２の端子など）とを、区別して、技術的範囲を決定することができ
る。
なお、これらの表現方法は、一例であり、これらの表現方法に限定されない。ここで、Ｘ
、Ｙ、Ｚ１、Ｚ２は、対象物（例えば、装置、素子、回路、配線、電極、端子、導電膜、
層、など）であるとする。
なお、回路図上は独立している構成要素同士が電気的に接続しているように図示されてい
る場合であっても、１つの構成要素が、複数の構成要素の機能を併せ持っている場合もあ
る。例えば配線の一部が電極としても機能する場合は、一の導電膜が、配線の機能、及び
電極の機能の両方の構成要素の機能を併せ持っている。したがって、本明細書における電
気的に接続とは、このような、一の導電膜が、複数の構成要素の機能を併せ持っている場
合も、その範疇に含める。
（実施の形態６）
本実施の形態では、上記実施の形態で示したＯＳトランジスタの構成例について説明を行
う。
＜ＯＳトランジスタの構成例１＞
まず、トランジスタの構造の一例として、トランジスタ３２００ａについて、図３４（Ａ
）（Ｂ）（Ｃ）を用いて説明する。図３４（Ａ）はトランジスタ３２００ａの上面図であ
る。図３４（Ｂ）は、図３４（Ａ）に示す一点鎖線Ｘ１－Ｘ２間における切断面の断面図
に相当し、図３４（Ｃ）は、図３４（Ａ）に示す一点鎖線Ｙ１－Ｙ２間における切断面の
断面図に相当する。なお、図３４（Ａ）において、煩雑になることを避けるため、トラン
ジスタ３２００ａの構成要素の一部（ゲート絶縁層としての機能を有する絶縁層等）を省
略して図示している。なお、以下において、一点鎖線Ｘ１－Ｘ２方向をチャネル長方向、
一点鎖線Ｙ１－Ｙ２方向をチャネル幅方向と呼称する場合がある。なお、トランジスタの
上面図においては、以降の図面においても図３４と同様に、構成要素の一部を省略して図
示する場合がある。
トランジスタ３２００ａは、絶縁層３２２４上の導電層３２２１と、絶縁層３２２４及び
導電層３２２１上の絶縁層３２１１と、絶縁層３２１１上の金属酸化物層３２３１と、金
属酸化物層３２３１上の導電層３２２２ａと、金属酸化物層３２３１上の導電層３２２２
ｂと、金属酸化物層３２３１、導電層３２２２ａ、及び導電層３２２２ｂ上の絶縁層３２
１２と、絶縁層３２１２上の導電層３２２３と、絶縁層３２１２及び導電層３２２３上の
絶縁層３２１３と、を有する。
また、絶縁層３２１１及び絶縁層３２１２は、開口部３２３５を有する。導電層３２２３
は、開口部３２３５を介して、導電層３２２１と電気的に接続される。
ここで、絶縁層３２１１は、トランジスタ３２００ａの第１のゲート絶縁層としての機能
を有し、絶縁層３２１２は、トランジスタ３２００ａの第２のゲート絶縁層としての機能
を有し、絶縁層３２１３は、トランジスタ３２００ａの保護絶縁層としての機能を有する
。また、トランジスタ３２００ａにおいて、導電層３２２１は、第１のゲートとしての機
能を有し、導電層３２２２ａは、ソースまたはドレインの一方としての機能を有し、導電
層３２２２ｂは、ソースまたはドレインの他方としての機能を有する。また、トランジス
タ３２００ａにおいて、導電層３２２３は、第２のゲートとしての機能を有する。
なお、トランジスタ３２００ａは、所謂チャネルエッチ型のトランジスタであり、デュア
ルゲート構造である。
また、トランジスタ３２００ａは、導電層３２２３を設けない構成にすることもできる。
この場合、トランジスタ３２００ａは、所謂チャネルエッチ型のトランジスタであり、ボ
トムゲート構造である。
図３４（Ｂ）（Ｃ）に示すように、金属酸化物層３２３１は、導電層３２２１、及び導電
層３２２３と対向するように位置し、２つのゲートの機能を有する導電層に挟まれている
。導電層３２２３のチャネル長方向の長さ、及び導電層３２２３のチャネル幅方向の長さ
は、金属酸化物層３２３１のチャネル長方向の長さ、及び金属酸化物層３２３１のチャネ
ル幅方向の長さよりもそれぞれ長く、金属酸化物層３２３１の全体は、絶縁層３２１２を
介して導電層３２２３に覆われている。
別言すると、導電層３２２１及び導電層３２２３は、絶縁層３２１１及び絶縁層３２１２
に設けられる開口部３２３５において接続され、且つ金属酸化物層３２３１の側端部より
も外側に位置する領域を有する。
このような構成を有することで、トランジスタ３２００ａに含まれる金属酸化物層３２３
１を、導電層３２２１及び導電層３２２３の電界によって電気的に囲むことができる。ト
ランジスタ３２００ａのように、第１のゲート及び第２のゲートの電界によって、チャネ
ル領域が形成される金属酸化物層を、電気的に囲むトランジスタのデバイス構造をＳｕｒ
ｒｏｕｎｄｅｄ ｃｈａｎｎｅｌ（Ｓ－ｃｈａｎｎｅｌ）構造と呼ぶことができる。
トランジスタ３２００ａは、Ｓ－ｃｈａｎｎｅｌ構造を有するため、第１のゲートの機能
を有する導電層３２２１によってチャネルを誘起させるための電界を効果的に金属酸化物
層３２３１に印加することができるため、トランジスタ３２００ａの電流駆動能力が向上
し、高いオン電流特性を得ることが可能となる。また、オン電流を高くすることが可能で
あるため、トランジスタ３２００ａを微細化することが可能となる。また、トランジスタ
３２００ａは、金属酸化物層３２３１が、第１のゲートの機能を有する導電層３２２１及
び第２のゲートの機能を有する導電層３２２３によって囲まれた構造を有するため、トラ
ンジスタ３２００ａの機械的強度を高めることができる。
例えば、金属酸化物層３２３１は、Ｉｎと、Ｍ（Ｍは、ガリウム、アルミニウム、シリコ
ン、ホウ素、イットリウム、スズ、銅、バナジウム、ベリリウム、チタン、鉄、ニッケル
、ゲルマニウム、ジルコニウム、モリブデン、ランタン、セリウム、ネオジム、ハフニウ
ム、タンタル、タングステン、またはマグネシウム）と、Ｚｎと、を有すると好ましい。
また、金属酸化物層３２３１は、Ｉｎの原子数比がＭの原子数比より多い領域を有すると
好ましい。一例としては、金属酸化物層３２３１のＩｎ、Ｍ、及びＺｎの原子数の比を、
Ｉｎ：Ｍ：Ｚｎ＝４：２：３近傍とすると好ましい。ここで、近傍とは、Ｉｎが４の場合
、Ｍが１．５以上２．５以下であり、且つＺｎが２以上４以下を含む。または、金属酸化
物層３２３１のＩｎ、Ｍ、及びＺｎの原子数の比を、Ｉｎ：Ｍ：Ｚｎ＝５：１：６近傍と
すると好ましい。
また、金属酸化物層３２３１は、ＣＡＣ－ＯＳであると好適である。金属酸化物層３２３
１が、Ｉｎの原子数比がＭの原子数比より多い領域を有し、且つＣＡＣ－ＯＳであること
で、トランジスタ３２００ａの電界効果移動度を高くすることができる。なお、ＣＡＣ－
ＯＳの詳細については、後述する。
また、ｓ－ｃｈａｎｎｅｌ構造であるトランジスタ３２００ａは電界効果移動度が高く、
且つ駆動能力が高いので、トランジスタ３２００ａを駆動回路、代表的にはゲート信号を
生成するゲートドライバに用いることで、額縁幅の狭い（狭額縁ともいう）表示装置を提
供することができる。また、トランジスタ３２００ａを、表示装置が有する信号線へ信号
の供給を行うソースドライバ（とくに、ソースドライバが有するシフトレジスタの出力端
子に接続されるデマルチプレクサ）に用いることで、表示装置に接続される配線数が少な
い表示装置を提供することができる。
また、トランジスタ３２００ａはそれぞれチャネルエッチ構造のトランジスタであるため
、低温ポリシリコンを用いたトランジスタと比較して、作製工程数が少ない。また、トラ
ンジスタ３２００ａは、金属酸化物層をチャネル領域に用いているため、低温ポリシリコ
ンを用いたトランジスタのように、レーザ結晶化工程が不要である。これらのため、大面
積基板を用いた表示装置であっても、製造コストを低減することが可能である。さらに、
ウルトラハイビジョン（「４Ｋ解像度」、「４Ｋ２Ｋ」、「４Ｋ」）、スーパーハイビジ
ョン（「８Ｋ解像度」、「８Ｋ４Ｋ」、「８Ｋ」）のよう高解像度であり、且つ大型の表
示装置において、トランジスタ３２００ａのように電界効果移動度が高いトランジスタを
駆動回路及び表示部に用いることで、短時間での書き込みが可能であり、表示不良を低減
することが可能であり好ましい。
また、金属酸化物層３２３１と接する絶縁層３２１１及び絶縁層３２１２は、酸化物絶縁
膜であることが好ましく、化学量論的組成よりも過剰に酸素を含有する領域（過剰酸素領
域）を有することがより好ましい。別言すると、絶縁層３２１１及び絶縁層３２１２は、
酸素を放出することが可能な絶縁膜である。なお、絶縁層３２１１及び絶縁層３２１２に
過剰酸素領域を設けるには、例えば、酸素雰囲気下にて絶縁層３２１１及び絶縁層３２１
２を形成する、もしくは成膜後の絶縁層３２１１及び絶縁層３２１２を酸素雰囲気下で熱
処理すればよい。
金属酸化物層３２３１としては、金属酸化物の一種である酸化物半導体を用いることがで
きる。
金属酸化物層３２３１がＩｎ－Ｍ－Ｚｎ酸化物の場合、Ｉｎ－Ｍ－Ｚｎ酸化物を成膜する
ために用いるスパッタリングターゲットの金属元素の原子数比は、Ｉｎ＞Ｍを満たすこと
が好ましい。このようなスパッタリングターゲットの金属元素の原子数比として、Ｉｎ：
Ｍ：Ｚｎ＝２：１：３、Ｉｎ：Ｍ：Ｚｎ＝３：１：２、Ｉｎ：Ｍ：Ｚｎ＝４：２：４．１
、Ｉｎ：Ｍ：Ｚｎ＝５：１：６、Ｉｎ：Ｍ：Ｚｎ＝５：１：７、Ｉｎ：Ｍ：Ｚｎ＝５：１
：８、Ｉｎ：Ｍ：Ｚｎ＝６：１：６、Ｉｎ：Ｍ：Ｚｎ＝５：２：５等が挙げられる。
また、金属酸化物層３２３１が、Ｉｎ－Ｍ－Ｚｎ酸化物で形成される場合、スパッタリン
グターゲットとしては、多結晶のＩｎ－Ｍ－Ｚｎ酸化物を含むターゲットを用いると好ま
しい。多結晶のＩｎ－Ｍ－Ｚｎ酸化物を含むターゲットを用いることで、結晶性を有する
金属酸化物層３２３１を形成しやすくなる。なお、成膜される金属酸化物層３２３１の原
子数比は、上記のスパッタリングターゲットに含まれる金属元素の原子数比のプラスマイ
ナス４０％の変動を含む。例えば、金属酸化物層３２３１に用いるスパッタリングターゲ
ットの組成がＩｎ：Ｇａ：Ｚｎ＝４：２：４．１［原子数比］の場合、成膜される金属酸
化物層３２３１の組成は、Ｉｎ：Ｇａ：Ｚｎ＝４：２：３［原子数比］の近傍となる場合
がある。
また、金属酸化物層３２３１は、エネルギーギャップが２ｅＶ以上、好ましくは２．５ｅ
Ｖ以上である。このように、エネルギーギャップの広い酸化物半導体を用いることで、ト
ランジスタのオフ電流を低減することができる。
また、金属酸化物層３２３１は、非単結晶構造であると好ましい。非単結晶構造は、例え
ば、ＣＡＡＣ（Ｃ－Ａｘｉｓ Ａｌｉｇｎｅｄ Ｃｒｙｓｔａｌｌｉｎｅ）、多結晶構造
、微結晶構造、または非晶質構造を含む。非単結晶構造において、非晶質構造は最も欠陥
準位密度が高く、ＣＡＡＣは最も欠陥準位密度が低い。
金属酸化物層３２３１としては、不純物濃度が低く、欠陥準位密度の低い金属酸化物膜を
用いることで、優れた電気特性を有するトランジスタを作製することができ好ましい。こ
こでは、不純物濃度が低く、欠陥準位密度の低い（酸素欠損の少ない）ことを高純度真性
または実質的に高純度真性とよぶ。なお、金属酸化物膜中の不純物としては、代表的には
水、水素などが挙げられる。本明細書等において、金属酸化物膜中から水及び水素を低減
または除去することを、脱水化、脱水素化と表す場合がある。また、金属酸化物膜、また
は酸化物絶縁膜中に酸素を添加することを、加酸素化と表す場合があり、加酸素化され且
つ化学量論的組成よりも過剰の酸素を有する状態を過酸素化状態と表す場合がある。
高純度真性または実質的に高純度真性である金属酸化物膜は、キャリア発生源が少ないた
め、キャリア密度を低くすることができる。従って、該金属酸化物膜にチャネル領域が形
成されるトランジスタは、しきい値電圧がマイナスとなる電気特性（ノーマリーオンとも
いう）になることが少ない。また、高純度真性または実質的に高純度真性である金属酸化
物膜は、欠陥準位密度が低いため、トラップ準位密度も低くなる場合がある。また、高純
度真性または実質的に高純度真性である金属酸化物膜は、オフ電流が著しく小さく、チャ
ネル幅が１×１０６μｍでチャネル長Ｌが１０μｍの素子であっても、ソース電極とドレ
イン電極間の電圧（ドレイン電圧）が１Ｖから１０Ｖの範囲において、オフ電流が、半導
体パラメータアナライザの測定限界以下、すなわち１×１０－１３Ａ以下という特性を得
ることができる。
絶縁層３２１３は、水素及び窒素のいずれか一方または双方を有する。または、絶縁層３
２１３は、窒素及びシリコンを有する。また、絶縁層３２１３は、酸素、水素、水、アル
カリ金属、アルカリ土類金属等のブロッキングできる機能を有する。絶縁層３２１３を設
けることで、金属酸化物層３２３１からの酸素の外部への拡散と、絶縁層３２１２に含ま
れる酸素の外部への拡散と、外部から金属酸化物層３２３１への水素、水等の入り込みを
防ぐことができる。
絶縁層３２１３としては、例えば、窒化物絶縁膜を用いることができる。該窒化物絶縁膜
としては、窒化シリコン、窒化酸化シリコン、窒化アルミニウム、窒化酸化アルミニウム
等がある。
＜ＯＳトランジスタの構成例２＞
次に、トランジスタの構造の一例として、トランジスタ３２００ｂについて、図３５（Ａ
）（Ｂ）（Ｃ）を用いて説明する。図３５（Ａ）はトランジスタ３２００ｂの上面図であ
る。図３５（Ｂ）は、図３５（Ａ）に示す一点鎖線Ｘ１－Ｘ２間における切断面の断面図
に相当し、図３５（Ｃ）は、図３５（Ａ）に示す一点鎖線Ｙ１－Ｙ２間における切断面の
断面図に相当する。
トランジスタ３２００ｂは、金属酸化物層３２３１、導電層３２２２ａ、導電層３２２２
ｂ、および絶縁層３２１２が積層構造である点において、トランジスタ３２００ａと異な
る。
絶縁層３２１２は、金属酸化物層３２３１、導電層３２２２ａ及び導電層３２２２ｂの上
の絶縁層３２１２ａと、絶縁層３２１２ａの上の絶縁層３２１２ｂを有する。絶縁層３２
１２は、金属酸化物層３２３１に酸素を供給する機能を有する。すなわち、絶縁層３２１
２は、酸素を有する。また、絶縁層３２１２ａは、酸素を透過することのできる絶縁層で
ある。なお、絶縁層３２１２ａは、後に形成する絶縁層３２１２ｂを形成する際の、金属
酸化物層３２３１へのダメージ緩和膜としても機能する。
絶縁層３２１２ａとしては、厚さが５ｎｍ以上１５０ｎｍ以下、好ましくは５ｎｍ以上５
０ｎｍ以下の酸化シリコン、酸化窒化シリコン等を用いることができる。
また、絶縁層３２１２ａは、欠陥量が少ないことが好ましく、代表的には、ＥＳＲ測定に
より、シリコンのダングリングボンドに由来するｇ＝２．００１に現れる信号のスピン密
度が３×１０１７ｓｐｉｎｓ／ｃｍ３以下であることが好ましい。これは、絶縁層３２１
２ａに含まれる欠陥密度が多いと、該欠陥に酸素が結合してしまい、絶縁層３２１２ａに
おける酸素の透過性が減少してしまう。
なお、絶縁層３２１２ａにおいては、外部から絶縁層３２１２ａに入った酸素が全て絶縁
層３２１２ａの外部に移動せず、絶縁層３２１２ａにとどまる酸素もある。また、絶縁層
３２１２ａに酸素が入ると共に、絶縁層３２１２ａに含まれる酸素が絶縁層３２１２ａの
外部へ移動することで、絶縁層３２１２ａにおいて酸素の移動が生じる場合もある。絶縁
層３２１２ａとして酸素を透過することができる酸化物絶縁層を形成すると、絶縁層３２
１２ａ上に設けられる、絶縁層３２１２ｂから脱離する酸素を、絶縁層３２１２ａを介し
て金属酸化物層３２３１に移動させることができる。
また、絶縁層３２１２ａは、窒素酸化物に起因する準位密度が低い酸化物絶縁層を用いて
形成することができる。なお、当該窒素酸化物に起因する準位密度は、金属酸化物膜の価
電子帯の上端のエネルギー（Ｅｖ＿ｏｓ）と金属酸化物膜の伝導帯の下端のエネルギー（
Ｅｃ＿ｏｓ）の間に形成され得る場合がある。上記酸化物絶縁層として、窒素酸化物の放
出量が少ない酸化窒化シリコン膜、または窒素酸化物の放出量が少ない酸化窒化アルミニ
ウム膜等を用いることができる。
なお、窒素酸化物の放出量の少ない酸化窒化シリコン膜は、昇温脱離ガス分析法（ＴＤＳ
：Ｔｈｅｒｍａｌ Ｄｅｓｏｒｐｔｉｏｎ Ｓｐｅｃｔｒｏｓｃｏｐｙ）において、窒素
酸化物の放出量よりアンモニアの放出量が多い膜であり、代表的にはアンモニアの放出量
が１×１０１８／ｃｍ３以上５×１０１９／ｃｍ３以下である。なお、アンモニアの放出
量は、膜の表面温度が５０℃以上６５０℃以下、好ましくは５０℃以上５５０℃以下の加
熱処理による放出量とする。
窒素酸化物（ＮＯｘ、ｘは０よりも大きく２以下、好ましくは１以上２以下）、代表的に
はＮＯ２またはＮＯは、絶縁層３２１２ａなどに準位を形成する。当該準位は、金属酸化
物層３２３１のエネルギーギャップ内に位置する。そのため、窒素酸化物が、絶縁層３２
１２ａ及び金属酸化物層３２３１の界面に拡散すると、当該準位が絶縁層３２１２ａ側に
おいて電子をトラップする場合がある。この結果、トラップされた電子が、絶縁層３２１
２ａ及び金属酸化物層３２３１界面近傍に留まるため、トランジスタのしきい値電圧をプ
ラス方向にシフトさせてしまう。
また、窒素酸化物は、加熱処理においてアンモニア及び酸素と反応する。絶縁層３２１２
ａに含まれる窒素酸化物は、加熱処理において、絶縁層３２１２ｂに含まれるアンモニア
と反応するため、絶縁層３２１２ａに含まれる窒素酸化物が低減される。このため、絶縁
層３２１２ａ及び金属酸化物層３２３１の界面において、電子がトラップされにくい。
絶縁層３２１２ａとして、上記酸化物絶縁層を用いることで、トランジスタのしきい値電
圧のシフトを低減することが可能であり、トランジスタの電気特性の変動を低減すること
ができる。
また、上記酸化物絶縁層は、ＳＩＭＳで測定される窒素濃度が６×１０２０ａｔｏｍｓ／
ｃｍ３以下である。
基板温度が２２０℃以上３５０℃以下であり、シラン及び一酸化二窒素を用いたＰＥＣＶ
Ｄ法を用いて、上記酸化物絶縁層を形成することで、緻密であり、且つ硬度の高い膜を形
成することができる。
絶縁層３２１２ｂは、化学量論的組成を満たす酸素よりも多くの酸素を含む酸化物絶縁層
である。上記の酸化物絶縁層は、加熱により酸素の一部が脱離する。なお、ＴＤＳにおい
て、上記の酸化物絶縁層は、酸素の放出量が１．０×１０１９ａｔｏｍｓ／ｃｍ３以上、
好ましくは３．０×１０２０ａｔｏｍｓ／ｃｍ３以上の領域を有する。また、上記の酸素
の放出量は、ＴＤＳにおける加熱処理の温度が５０℃以上６５０℃以下、または５０℃以
上５５０℃以下の範囲での総量である。また、上記の酸素の放出量は、ＴＤＳにおける酸
素原子に換算しての総量である。
絶縁層３２１２ｂとしては、厚さが３０ｎｍ以上５００ｎｍ以下、好ましくは５０ｎｍ以
上４００ｎｍ以下の、酸化シリコン、酸化窒化シリコン等を用いることができる。
また、絶縁層３２１２ｂは、欠陥量が少ないことが好ましく、代表的には、ＥＳＲ測定に
より、シリコンのダングリングボンドに由来するｇ＝２．００１に現れる信号のスピン密
度が１．５×１０１８ｓｐｉｎｓ／ｃｍ３未満、さらには１×１０１８ｓｐｉｎｓ／ｃｍ
３以下であることが好ましい。なお、絶縁層３２１２ｂは、絶縁層３２１２ａと比較して
金属酸化物層３２３１から離れているため、絶縁層３２１２ａより、欠陥密度が多くとも
よい。
また、絶縁層３２１２は、同種の材料の絶縁層を用いることができるため、絶縁層３２１
２ａと絶縁層３２１２ｂの界面が明確に確認できない場合がある。したがって、本実施の
形態においては、絶縁層３２１２ａと絶縁層３２１２ｂの界面は、破線で図示している。
なお、本実施の形態においては、絶縁層３２１２ａと絶縁層３２１２ｂの２層構造につい
て説明したが、これに限定されず、例えば、絶縁層３２１２ａの単層構造、あるいは３層
以上の積層構造としてもよい。
トランジスタ３２００ｂにおいて、金属酸化物層３２３１は、絶縁層３２１１上の金属酸
化物層３２３１＿１と、金属酸化物層３２３１＿１上の金属酸化物層３２３１＿２と、を
有する。なお、金属酸化物層３２３１＿１及び金属酸化物層３２３１＿２は、それぞれ同
じ元素を有する。例えば、金属酸化物層３２３１＿１及び金属酸化物層３２３１＿２は、
上述の金属酸化物層３２３１が有する元素を、それぞれ独立に有することが好ましい。
また、金属酸化物層３２３１＿１及び金属酸化物層３２３１＿２は、それぞれ独立に、Ｉ
ｎの原子数比がＭの原子数比より多い領域を有すると好ましい。一例としては、金属酸化
物層３２３１＿１及び金属酸化物層３２３１＿２のＩｎ、Ｍ、及びＺｎの原子数の比を、
Ｉｎ：Ｍ：Ｚｎ＝４：２：３近傍とすると好ましい。ここで、近傍とは、Ｉｎが４の場合
、Ｍが１．５以上２．５以下であり、且つＺｎが２以上４以下を含む。または、金属酸化
物層３２３１＿１及び金属酸化物層３２３１＿２のＩｎ、Ｍ、及びＺｎの原子数の比を、
Ｉｎ：Ｍ：Ｚｎ＝５：１：６近傍とすると好ましい。このように、金属酸化物層３２３１
＿１及び金属酸化物層３２３１＿２を概略同じ組成とすることで、同じスパッタリングタ
ーゲットを用いて形成できるため、製造コストを抑制することが可能である。また、同じ
スパッタリングターゲットを用いる場合、同一チャンバーにて真空中で連続して金属酸化
物層３２３１＿１及び金属酸化物層３２３１＿２を成膜することができるため、金属酸化
物層３２３１＿１と金属酸化物層３２３１＿２との界面に不純物が取り込まれるのを抑制
することができる。
ここで、金属酸化物層３２３１＿１は、金属酸化物層３２３１＿２よりも結晶性が低い領
域を有していてもよい。なお、金属酸化物層３２３１＿１及び金属酸化物層３２３１＿２
の結晶性としては、例えば、Ｘ線回折（ＸＲＤ：Ｘ－Ｒａｙ Ｄｉｆｆｒａｃｔｉｏｎ）
を用いて分析する、あるいは、透過型電子顕微鏡（ＴＥＭ：Ｔｒａｎｓｍｉｓｓｉｏｎ
Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ）を用いて分析することで解析できる。
金属酸化物層３２３１＿１の結晶性が低い領域が過剰酸素の拡散経路となり、金属酸化物
層３２３１＿１よりも結晶性の高い金属酸化物層３２３１＿２にも過剰酸素を拡散させる
ことができる。このように、結晶構造が異なる金属酸化物層の積層構造とし、結晶性の低
い領域を過剰酸素の拡散経路とすることで、信頼性の高いトランジスタを提供することが
できる。
また、金属酸化物層３２３１＿２が、金属酸化物層３２３１＿１より結晶性が高い領域を
有することにより、金属酸化物層３２３１に混入しうる不純物を抑制することができる。
特に、金属酸化物層３２３１＿２の結晶性を高めることで、導電層３２２２ａ及び導電層
３２２２ｂを加工する際のダメージを抑制することができる。金属酸化物層３２３１の表
面、すなわち金属酸化物層３２３１＿２の表面は、導電層３２２２ａ及び導電層３２２２
ｂの加工の際のエッチャントまたはエッチングガスに曝される。しかしながら、金属酸化
物層３２３１＿２は、結晶性が高い領域を有する場合、結晶性が低い金属酸化物層３２３
１＿１と比較してエッチング耐性に優れる。したがって、金属酸化物層３２３１＿２は、
エッチングストッパとして機能する。
また、金属酸化物層３２３１＿１は、金属酸化物層３２３１＿２よりも結晶性が低い領域
を有することで、キャリア密度が高くなる場合がある。
また、金属酸化物層３２３１＿１のキャリア密度が高くなると、金属酸化物層３２３１＿
１の伝導帯に対してフェルミ準位が相対的に高くなる場合がある。これにより、金属酸化
物層３２３１＿１の伝導帯の下端が低くなり、金属酸化物層３２３１＿１の伝導帯下端と
、ゲート絶縁膜（ここでは、絶縁層３２１１）中に形成されうるトラップ準位とのエネル
ギー差が大きくなる場合がある。該エネルギー差が大きくなることにより、ゲート絶縁膜
中にトラップされる電荷が少なくなり、トランジスタのしきい値電圧の変動を小さくでき
る場合がある。また、金属酸化物層３２３１＿１のキャリア密度が高くなると、金属酸化
物層３２３１の電界効果移動度を高めることができる。
なお、トランジスタ３２００ｂにおいては、金属酸化物層３２３１を２層の積層構造にす
る例を示したが、これに限定されず、３層以上積層する構成にしてもよい。
トランジスタ３２００ｂが有する導電層３２２２ａは、導電層３２２２ａ＿１と、導電層
３２２２ａ＿１上の導電層３２２２ａ＿２と、導電層３２２２ａ＿２上の導電層３２２２
ａ＿３と、を有する。また、トランジスタ３２００ｂが有する導電層３２２２ｂは、導電
層３２２２ｂ＿１と、導電層３２２２ｂ＿１上の導電層３２２２ｂ＿２と、導電層３２２
２ｂ＿２上の導電層３２２２ｂ＿３と、を有する。
例えば、導電層３２２２ａ＿１、導電層３２２２ｂ＿１、導電層３２２２ａ＿３、及び導
電層３２２２ｂ＿３としては、チタン、タングステン、タンタル、モリブデン、インジウ
ム、ガリウム、錫、及び亜鉛の中から選ばれるいずれか一つまたは複数を有すると好適で
ある。また、導電層３２２２ａ＿２及び導電層３２２２ｂ＿２としては、銅、アルミニウ
ム、及び銀の中から選ばれるいずれか一つまたは複数を有すると好適である。
より具体的には、導電層３２２２ａ＿１、導電層３２２２ｂ＿１、導電層３２２２ａ＿３
、及び導電層３２２２ｂ＿３にＩｎ－Ｓｎ酸化物またはＩｎ－Ｚｎ酸化物を用い、導電層
３２２２ａ＿２及び導電層３２２２ｂ＿２に銅を用いることができる。
また、導電層３２２２ａ＿１の端部は、導電層３２２２ａ＿２の端部よりも外側に位置す
る領域を有し、導電層３２２２ａ＿３は、導電層３２２２ａ＿２の上面及び側面を覆い、
且つ導電層３２２２ａ＿１と接する領域を有する。また、導電層３２２２ｂ＿１の端部は
、導電層３２２２ｂ＿２の端部よりも外側に位置する領域を有し、導電層３２２２ｂ＿３
は、導電層３２２２ｂ＿２の上面及び側面を覆い、且つ導電層３２２２ｂ＿１と接する領
域を有する。
上記構成とすることで、導電層３２２２ａ及び導電層３２２２ｂの配線抵抗を低くし、且
つ金属酸化物層３２３１への銅の拡散を抑制できるため好適である。
＜ＯＳトランジスタの構成例３＞
次に、トランジスタの構造の一例として、トランジスタ３２００ｃについて、図３６（Ａ
）（Ｂ）（Ｃ）を用いて説明する。図３６（Ａ）はトランジスタ３２００ｃの上面図であ
る。図３６（Ｂ）は、図３６（Ａ）に示す一点鎖線Ｘ１－Ｘ２間における切断面の断面図
に相当し、図３６（Ｃ）は、図３６（Ａ）に示す一点鎖線Ｙ１－Ｙ２間における切断面の
断面図に相当する。
図３６（Ａ）（Ｂ）（Ｃ）に示すトランジスタ３２００ｃは、絶縁層３２２４上の導電層
３２２１と、導電層３２２１上の絶縁層３２１１と、絶縁層３２１１上の金属酸化物層３
２３１と、金属酸化物層３２３１上の絶縁層３２１２と、絶縁層３２１２上の導電層３２
２３と、絶縁層３２１１、金属酸化物層３２３１、及び導電層３２２３上の絶縁層３２１
３と、を有する。なお、金属酸化物層３２３１は、導電層３２２３と重なるチャネル領域
３２３１ｉと、絶縁層３２１３と接するソース領域３２３１ｓと、絶縁層３２１３と接す
るドレイン領域３２３１ｄと、を有する。
また、絶縁層３２１３は、窒素または水素を有する。絶縁層３２１３と、ソース領域３２
３１ｓ及びドレイン領域３２３１ｄと、が接することで、絶縁層３２１３中の窒素または
水素がソース領域３２３１ｓ及びドレイン領域３２３１ｄ中に添加される。ソース領域３
２３１ｓ及びドレイン領域３２３１ｄは、窒素または水素が添加されることで、キャリア
密度が高くなる。
また、トランジスタ３２００ｃは、絶縁層３２１３上の絶縁層３２１５と、絶縁層３２１
３及び絶縁層３２１５に設けられた開口部３２３６ａを介して、ソース領域３２３１ｓに
電気的に接続される導電層３２２２ａと、絶縁層３２１３及び絶縁層３２１５に設けられ
た開口部３２３６ｂを介して、ドレイン領域３２３１ｄに電気的に接続される導電層３２
２２ｂと、を有していてもよい。
絶縁層３２１５としては、酸化物絶縁膜を用いることができる。また、絶縁層３２１５と
しては、酸化物絶縁膜と、窒化物絶縁膜との積層膜を用いることができる。絶縁層３２１
５として、例えば酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、酸化アルミニウ
ム、酸化ハフニウム、酸化ガリウムまたはＧａ－Ｚｎ酸化物などを用いればよい。また、
絶縁層３２１５としては、外部からの水素、水等のバリア膜として機能する膜であること
が好ましい。
絶縁層３２１１は、第１のゲート絶縁膜としての機能を有し、絶縁層３２１２は、第２の
ゲート絶縁膜としての機能を有する。また、絶縁層３２１３及び絶縁層３２１５は保護絶
縁膜としての機能を有する。
また、絶縁層３２１２は、過剰酸素領域を有する。絶縁層３２１２が過剰酸素領域を有す
ることで、金属酸化物層３２３１が有するチャネル領域３２３１ｉ中に過剰酸素を供給す
ることができる。よって、チャネル領域３２３１ｉに形成されうる酸素欠損を過剰酸素に
より補填することができるため、信頼性の高い半導体装置を提供することができる。
なお、金属酸化物層３２３１中に過剰酸素を供給させるためには、金属酸化物層３２３１
の下方に形成される絶縁層３２１１に過剰酸素を供給してもよい。この場合、絶縁層３２
１１中に含まれる過剰酸素は、金属酸化物層３２３１が有するソース領域３２３１ｓ、及
びドレイン領域３２３１ｄにも供給されうる。ソース領域３２３１ｓ、及びドレイン領域
３２３１ｄ中に過剰酸素が供給されると、ソース領域３２３１ｓ、及びドレイン領域３２
３１ｄの抵抗が高くなる場合がある。
一方で、金属酸化物層３２３１の上方に形成される絶縁層３２１２に過剰酸素を有する構
成とすることで、チャネル領域３２３１ｉにのみ選択的に過剰酸素を供給させることが可
能となる。あるいは、チャネル領域３２３１ｉ、ソース領域３２３１ｓ、及びドレイン領
域３２３１ｄに過剰酸素を供給させたのち、ソース領域３２３１ｓ及びドレイン領域３２
３１ｄのキャリア密度を選択的に高めることで、ソース領域３２３１ｓ、及びドレイン領
域３２３１ｄの抵抗が高くなることを抑制することができる。
また、金属酸化物層３２３１が有するソース領域３２３１ｓ及びドレイン領域３２３１ｄ
は、それぞれ、酸素欠損を形成する元素、または酸素欠損と結合する元素を有すると好ま
しい。当該酸素欠損を形成する元素、または酸素欠損と結合する元素としては、代表的に
は水素、ホウ素、炭素、窒素、フッ素、リン、硫黄、塩素、チタン、希ガス等が挙げられ
る。また、希ガス元素の代表例としては、ヘリウム、ネオン、アルゴン、クリプトン、及
びキセノン等がある。上記酸素欠損を形成する元素が、絶縁層３２１３中に１つまたは複
数含まれる場合、絶縁層３２１３からソース領域３２３１ｓ、及びドレイン領域３２３１
ｄに拡散する、および／または不純物添加処理によりソース領域３２３１ｓ、及びドレイ
ン領域３２３１ｄ中に添加される。
不純物元素が酸化物半導体膜に添加されると、酸化物半導体膜中の金属元素と酸素の結合
が切断され、酸素欠損が形成される。または、不純物元素が酸化物半導体膜に添加される
と、酸化物半導体膜中の金属元素と結合していた酸素が不純物元素と結合し、金属元素か
ら酸素が脱離され、酸素欠損が形成される。これらの結果、酸化物半導体膜においてキャ
リア密度が増加し、導電性が高くなる。
また、導電層３２２１は、第１のゲート電極としての機能を有し、導電層３２２３は、第
２のゲート電極としての機能を有し、導電層３２２２ａは、ソース電極としての機能を有
し、導電層３２２２ｂは、ドレイン電極としての機能を有する。
また、図３６（Ｃ）に示すように、絶縁層３２１１及び絶縁層３２１２には開口部３２３
７が設けられる。また、導電層３２２１は、開口部３２３７を介して、導電層３２２３と
、電気的に接続される。よって、導電層３２２１と導電層３２２３には、同じ電位が与え
られる。なお、開口部３２３７を設けずに、導電層３２２１と、導電層３２２３と、に異
なる電位を与えてもよい。または、開口部３２３７を設けずに、導電層３２２１を遮光膜
として用いてもよい。例えば、導電層３２２１を遮光性の材料により形成することで、チ
ャネル領域３２３１ｉに照射される下方からの光を抑制することができる。
また、図３６（Ｂ）（Ｃ）に示すように、金属酸化物層３２３１は、第１のゲート電極と
して機能する導電層３２２１と、第２のゲート電極として機能する導電層３２２３のそれ
ぞれと対向するように位置し、２つのゲート電極として機能する導電膜に挟まれている。
また、トランジスタ３２００ｃもトランジスタ３２００ａ及びトランジスタ３２００ｂと
同様にＳ－ｃｈａｎｎｅｌ構造をとる。このような構成を有することで、トランジスタ３
２００ｃに含まれる金属酸化物層３２３１を、第１のゲート電極として機能する導電層３
２２１及び第２のゲート電極として機能する導電層３２２３の電界によって電気的に取り
囲むことができる。
トランジスタ３２００ｃは、Ｓ－ｃｈａｎｎｅｌ構造を有するため、導電層３２２１また
は導電層３２２３によってチャネルを誘起させるための電界を効果的に金属酸化物層３２
３１に印加することができるため、トランジスタ３２００ｃの電流駆動能力が向上し、高
いオン電流特性を得ることが可能となる。また、オン電流を高くすることが可能であるた
め、トランジスタ３２００ｃを微細化することが可能となる。また、トランジスタ３２０
０ｃは、金属酸化物層３２３１が、導電層３２２１、及び導電層３２２３によって取り囲
まれた構造を有するため、トランジスタ３２００ｃの機械的強度を高めることができる。
なお、トランジスタ３２００ｃを、導電層３２２３の金属酸化物層３２３１に対する位置
、または導電層３２２３の形成方法から、ＴＧＳＡ（Ｔｏｐ Ｇａｔｅ Ｓｅｌｆ Ａｌ
ｉｇｎ）型のＦＥＴと呼称してもよい。
なお、トランジスタ３２００ｃにおいても、トランジスタ３２００ｂと同様に金属酸化物
層３２３１を２層以上積層する構成にしてもよい。
また、トランジスタ３２００ｃにおいて、絶縁層３２１２が導電層３２２３と重なる部分
にのみ設けられているが、これに限られることなく、絶縁層３２１２が金属酸化物層３２
３１を覆う構成にすることもできる。また、導電層３２２１を設けない構成にすることも
できる。
本実施の形態は、他の実施の形態などに記載した構成と適宜組み合わせて実施することが
可能である。
＜ＣＡＣ－ＯＳの構成＞
以下では、本発明の一態様で開示されるトランジスタに用いることができるＣＡＣ－ＯＳ
の構成について説明する。
ＣＡＣ－ＯＳとは、例えば、酸化物半導体を構成する元素が、０．５ｎｍ以上１０ｎｍ以
下、好ましくは、１ｎｍ以上２ｎｍ以下、またはその近傍のサイズで偏在した材料の一構
成である。なお、以下では、酸化物半導体において、一つあるいはそれ以上の金属元素が
偏在し、該金属元素を有する領域が、０．５ｎｍ以上１０ｎｍ以下、好ましくは、１ｎｍ
以上２ｎｍ以下、またはその近傍のサイズで混合した状態をモザイク状、またはパッチ状
ともいう。
なお、酸化物半導体は、少なくともインジウムを含むことが好ましい。特にインジウムお
よび亜鉛を含むことが好ましい。また、それらに加えて、アルミニウム、ガリウム、イッ
トリウム、銅、バナジウム、ベリリウム、ホウ素、シリコン、チタン、鉄、ニッケル、ゲ
ルマニウム、ジルコニウム、モリブデン、ランタン、セリウム、ネオジム、ハフニウム、
タンタル、タングステン、またはマグネシウムなどから選ばれた一種、または複数種が含
まれていてもよい。
例えば、Ｉｎ－Ｇａ－Ｚｎ酸化物におけるＣＡＣ－ＯＳ（ＣＡＣ－ＯＳの中でもＩｎ－Ｇ
ａ－Ｚｎ酸化物を、特にＣＡＣ－ＩＧＺＯと呼称してもよい）とは、インジウム酸化物（
以下、ＩｎＯＸ１（Ｘ１は０よりも大きい実数）とする）、またはインジウム亜鉛酸化物
（以下、ＩｎＸ２ＺｎＹ２ＯＺ２（Ｘ２、Ｙ２、およびＺ２は０よりも大きい実数）とす
る）と、ガリウム酸化物（以下、ＧａＯＸ３（Ｘ３は０よりも大きい実数）とする）、ま
たはガリウム亜鉛酸化物（以下、ＧａＸ４ＺｎＹ４ＯＺ４（Ｘ４、Ｙ４、およびＺ４は０
よりも大きい実数）とする）などと、に材料が分離することでモザイク状となり、モザイ
ク状のＩｎＯＸ１、またはＩｎＸ２ＺｎＹ２ＯＺ２が、膜中に均一に分布した構成（以下
、クラウド状ともいう）である。
つまり、ＣＡＣ－ＯＳは、ＧａＯＸ３が主成分である領域と、ＩｎＸ２ＺｎＹ２ＯＺ２、
またはＩｎＯＸ１が主成分である領域とが、混合している構成を有する複合酸化物半導体
である。なお、本明細書において、例えば、第１の領域の元素Ｍに対するＩｎの原子数比
が、第２の領域の元素Ｍに対するＩｎの原子数比よりも大きいことを、第１の領域は、第
２の領域と比較して、Ｉｎの濃度が高いとする。
なお、ＩＧＺＯは通称であり、Ｉｎ、Ｇａ、Ｚｎ、およびＯによる１つの化合物をいう場
合がある。代表例として、ＩｎＧａＯ３（ＺｎＯ）ｍ１（ｍ１は自然数）、またはＩｎ（
１＋ｘ０）Ｇａ（１－ｘ０）Ｏ３（ＺｎＯ）ｍ０（－１≦ｘ０≦１、ｍ０は任意数）で表
される結晶性の化合物が挙げられる。
上記結晶性の化合物は、単結晶構造、多結晶構造、またはＣＡＡＣ（Ｃ－Ａｘｉｓ Ａｌ
ｉｇｎｅｄ Ｃｒｙｓｔａｌｌｉｎｅ、または、Ｃ－Ａｘｉｓ Ａｌｉｇｎｅｄ ａｎｄ
Ａ－Ｂ－ｐｌａｎｅ Ａｎｃｈｏｒｅｄ Ｃｒｙｓｔａｌｌｉｎｅ）構造を有する。な
お、ＣＡＡＣ構造とは、複数のＩＧＺＯのナノ結晶がｃ軸配向を有し、かつａ－ｂ面にお
いては配向せずに連結した結晶構造である。
一方、ＣＡＣ－ＯＳは、酸化物半導体の材料構成に関する。ＣＡＣ－ＯＳとは、Ｉｎ、Ｇ
ａ、Ｚｎ、およびＯを含む材料構成において、一部にＧａを主成分とするナノ粒子状に観
察される領域と、一部にＩｎを主成分とするナノ粒子状に観察される領域とが、それぞれ
モザイク状にランダムに分散している構成をいう。従って、ＣＡＣ－ＯＳにおいて、結晶
構造は副次的な要素である。
なお、ＣＡＣ－ＯＳは、組成の異なる二種類以上の膜の積層構造は含まないものとする。
例えば、Ｉｎを主成分とする膜と、Ｇａを主成分とする膜との２層からなる構造は、含ま
ない。
なお、ＧａＯＸ３が主成分である領域と、ＩｎＸ２ＺｎＹ２ＯＺ２、またはＩｎＯＸ１が
主成分である領域とは、明確な境界が観察できない場合がある。
なお、ガリウムの代わりに、アルミニウム、イットリウム、銅、バナジウム、ベリリウム
、ホウ素、シリコン、チタン、鉄、ニッケル、ゲルマニウム、ジルコニウム、モリブデン
、ランタン、セリウム、ネオジム、ハフニウム、タンタル、タングステン、またはマグネ
シウムなどから選ばれた一種、または複数種が含まれている場合、ＣＡＣ－ＯＳは、一部
に該金属元素を主成分とするナノ粒子状に観察される領域と、一部にＩｎを主成分とする
ナノ粒子状に観察される領域とが、それぞれモザイク状にランダムに分散している構成を
いう。
ＣＡＣ－ＯＳは、例えば基板を意図的に加熱しない条件で、スパッタリング法により形成
することができる。また、ＣＡＣ－ＯＳをスパッタリング法で形成する場合、成膜ガスと
して、不活性ガス（代表的にはアルゴン）、酸素ガス、及び窒素ガスの中から選ばれたい
ずれか一つまたは複数を用いればよい。また、成膜時の成膜ガスの総流量に対する酸素ガ
スの流量比は低いほど好ましく、例えば酸素ガスの流量比を０％以上３０％未満、好まし
くは０％以上１０％以下とすることが好ましい。
ＣＡＣ－ＯＳは、Ｘ線回折（ＸＲＤ：Ｘ－ｒａｙ ｄｉｆｆｒａｃｔｉｏｎ）測定法のひ
とつであるＯｕｔ－ｏｆ－ｐｌａｎｅ法によるθ／２θスキャンを用いて測定したときに
、明確なピークが観察されないという特徴を有する。すなわち、Ｘ線回折から、測定領域
のａ－ｂ面方向、およびｃ軸方向の配向は見られないことが分かる。
またＣＡＣ－ＯＳは、プローブ径が１ｎｍの電子線（ナノビーム電子線ともいう）を照射
することで得られる電子線回折パターンにおいて、リング状に輝度の高い領域と、該リン
グ領域に複数の輝点が観測される。従って、電子線回折パターンから、ＣＡＣ－ＯＳの結
晶構造が、平面方向、および断面方向において、配向性を有さないｎｃ（ｎａｎｏ－ｃｒ
ｙｓｔａｌ）構造を有することがわかる。
また例えば、Ｉｎ－Ｇａ－Ｚｎ酸化物におけるＣＡＣ－ＯＳでは、エネルギー分散型Ｘ線
分光法（ＥＤＸ：Ｅｎｅｒｇｙ Ｄｉｓｐｅｒｓｉｖｅ Ｘ－ｒａｙ ｓｐｅｃｔｒｏｓ
ｃｏｐｙ）を用いて取得したＥＤＸマッピングにより、ＧａＯＸ３が主成分である領域と
、ＩｎＸ２ＺｎＹ２ＯＺ２、またはＩｎＯＸ１が主成分である領域とが、偏在し、混合し
ている構造を有することが確認できる。
ＣＡＣ－ＯＳは、金属元素が均一に分布したＩＧＺＯ化合物とは異なる構造であり、ＩＧ
ＺＯ化合物と異なる性質を有する。つまり、ＣＡＣ－ＯＳは、ＧａＯＸ３などが主成分で
ある領域と、ＩｎＸ２ＺｎＹ２ＯＺ２、またはＩｎＯＸ１が主成分である領域と、に互い
に相分離し、各元素を主成分とする領域がモザイク状である構造を有する。
ここで、ＩｎＸ２ＺｎＹ２ＯＺ２、またはＩｎＯＸ１が主成分である領域は、ＧａＯＸ３
などが主成分である領域と比較して、導電性が高い領域である。つまり、ＩｎＸ２ＺｎＹ
２ＯＺ２、またはＩｎＯＸ１が主成分である領域を、キャリアが流れることにより、酸化
物半導体としての導電性が発現する。従って、ＩｎＸ２ＺｎＹ２ＯＺ２、またはＩｎＯＸ
１が主成分である領域が、酸化物半導体中にクラウド状に分布することで、高い電界効果
移動度（μ）が実現できる。
一方、ＧａＯＸ３などが主成分である領域は、ＩｎＸ２ＺｎＹ２ＯＺ２、またはＩｎＯＸ
１が主成分である領域と比較して、絶縁性が高い領域である。つまり、ＧａＯＸ３などが
主成分である領域が、酸化物半導体中に分布することで、リーク電流を抑制し、良好なス
イッチング動作を実現できる。
従って、ＣＡＣ－ＯＳを半導体素子に用いた場合、ＧａＯＸ３などに起因する絶縁性と、
ＩｎＸ２ＺｎＹ２ＯＺ２、またはＩｎＯＸ１に起因する導電性とが、相補的に作用するこ
とにより、高いオン電流（Ｉｏｎ）、および高い電界効果移動度（μ）を実現することが
できる。
また、ＣＡＣ－ＯＳを用いた半導体素子は、信頼性が高い。従って、ＣＡＣ－ＯＳは、デ
ィスプレイをはじめとするさまざまな半導体装置に最適である。
本実施の形態は、少なくともその一部を他の実施の形態と適宜組み合わせて実施すること
ができる。
Ａ１ 領域
Ｃ１ 矢印
Ｃ３ 容量素子
Ｃ４ 容量素子
Ｃ５ 容量素子
Ｃ６ 容量素子
Ｃ８ 容量素子
Ｃ９ 容量素子
Ｇ１ 配線
Ｇ２ 配線
Ｇ３ 配線
Ｒ１ 矢印
Ｓ１ 配線
Ｓ２ 配線
Ｓ３ 配線
ＳＷ１ スイッチ
ＳＷ２ スイッチ
Ｔｒ１ トランジスタ
Ｔｒ５ トランジスタ
Ｔｒ６ トランジスタ
Ｔｒ８ トランジスタ
Ｔｒ１６ トランジスタ
Ｔｒ１７ トランジスタ
Ｔｒ２６ トランジスタ
Ｔｒ２７ トランジスタ
Ｔｒ３２ トランジスタ
Ｔｒ３８ トランジスタ
Ｔｒ４０ トランジスタ
Ｔｒ４１ トランジスタ
Ｔｒ４２ トランジスタ
Ｔｒ４３ トランジスタ
ＶＣＯＭ１ 配線
ＶＣＯＭ２ 配線
Ｘ０ 隣接部
１０ 画素
２０ デマルチプレクサ
２１ シフトレジスタ
２２ シフトレジスタ
２３ シフトレジスタ
２４ シフトレジスタ
２５ デコーダ
３１ レジスタ
３２ レジスタ
３３ インバータ
３４ ドライバ
６０ 表示ユニット
６１ 画素アレイ
６２ ゲートドライバ
６３ ゲートドライバ
６４ ソースドライバＩＣ
６４ａ ソースドライバＩＣ
６４ｄ ソースドライバＩＣ
７０ タッチセンサユニット
７１ センサアレイ
７２ タッチセンサＩＣ
８０ アプリケーションプロセッサ
９０ タブレット型情報端末
９１ 表示領域
１００ 表示装置
１００Ａ 表示装置
１００Ｂ 表示装置
１１２ 液晶
１１３ 電極
１１７ 絶縁層
１２１ 絶縁層
１３１ 着色層
１３２ 遮光層
１３３ａ 配向膜
１３３ｂ 配向膜
１３５ 機能性部材
１４１ 接着層
１４２ 接着層
１７０ 発光素子
１７０ｂ 発光素子
１７０ｇ 発光素子
１７０ｒ 発光素子
１７０ｗ 発光素子
１７６ タッチセンサ
１８０ 液晶素子
１９１ 導電層
１９２ ＥＬ層
１９３ 導電層
１９４ 絶縁層
２０１ トランジスタ
２０２ 容量素子
２０３ トランジスタ
２０４ 接続部
２０５ トランジスタ
２０６ トランジスタ
２０７ 接続部
２１１ 絶縁層
２１２ 絶縁層
２１３ 絶縁層
２１４ 絶縁層
２１６ 絶縁層
２１７ 導電層
２１８ 導電層
２２０ 絶縁層
２２１ａ 導電層
２２１ｂ 導電層
２２２ａ 導電層
２２２ｂ 導電層
２２３ 導電層
２２４ 絶縁層
２２５ 導電層
２３１ 半導体層
２３４ 周辺回路領域
２３５ 表示領域
２３６ 画素回路
２３７ 光
２３８ 光
２４２ 接続層
２４３ 接続体
２５２ 接続部
２７１ トランジスタ
２７２ 容量素子
２７３ 走査線
２７４ 信号線
２７５ 共通電位線
２８１ トランジスタ
２８２ 容量素子
２８３ トランジスタ
２８４ 走査線
２８５ 信号線
２８６ 電源線
２９１ 透過領域
２９２ 遮光領域
３１１ 電極
３５１ 基板
３６１ 基板
３６５ 配線
３７０ タッチセンサ
３７２ ＦＰＣ
３７４ 導電層
３７５ 絶縁層
３７６ａ 導電層
３７６ｂ 導電層
３７７ 導電層
３７８ 絶縁層
４０２ 駆動回路
４０３ 検出回路
４０４ 容量
４７５ 検知素子
８０１ 制御回路
８０２ ドライバ
８０３ フレームメモリ
８０４ フレームメモリ
８０６ ゲートドライバ信号生成回路
８０７ ゲートドライバ信号生成回路
８１０ タイミングコントローラ
９０１ 入射光
９０２ 反射光
９０３ 発光
９１０ 電子機器
９２０ 電子機器
９３０ 電子機器
９４０ 電子機器
３２００ａ トランジスタ
３２００ｂ トランジスタ
３２００ｃ トランジスタ
３２１１ 絶縁層
３２１２ 絶縁層
３２１２ａ 絶縁層
３２１２ｂ 絶縁層
３２１３ 絶縁層
３２１５ 絶縁層
３２２１ 導電層
３２２２ａ 導電層
３２２２ａ＿１ 導電層
３２２２ａ＿２ 導電層
３２２２ａ＿３ 導電層
３２２２ｂ 導電層
３２２２ｂ＿１ 導電層
３２２２ｂ＿２ 導電層
３２２２ｂ＿３ 導電層
３２２３ 導電層
３２２４ 絶縁層
３２３１ 金属酸化物層
３２３１＿１ 金属酸化物層
３２３１＿２ 金属酸化物層
３２３１ｄ ドレイン領域
３２３１ｉ チャネル領域
３２３１ｓ ソース領域
３２３５ 開口部
３２３６ａ 開口部
３２３６ｂ 開口部
３２３７ 開口部
５２００Ｂ 情報処理装置
５２１０ 演算装置
５２２０ 入出力装置
５２３０ 表示部
５２４０ 入力部
５２５０ 検知部
５２９０ 通信部

Claims (1)

  1. 画素アレイと、
    ゲートドライバと、を有し、
    前記ゲートドライバは、第１乃至第Ｍ（Ｍは２以上の整数）のデマルチプレクサと、第１乃至第Ｎ（Ｎは２以上の整数）のシフトレジスタと、を有し、
    前記第１乃至第Ｎのシフトレジスタのそれぞれは、第１乃至第Ｍのクロック信号と、リセット信号と、が入力され、
    前記第１乃至第Ｍのデマルチプレクサのそれぞれは、第１乃至第Ｌ（ＬはＮ／Ｍ以上Ｎ／Ｍ＋１以下の整数）のサンプリング信号が入力され、
    前記第１乃至第Ｍのデマルチプレクサのうちの第Ｉ（Ｉは１以上Ｍ以下の整数）のデマルチプレクサは、第Ｉのクロック信号が入力され、
    前記第１乃至第Ｍのデマルチプレクサのそれぞれは、前記第１乃至第Ｎのシフトレジスタのうち互いに異なる第１乃至第Ｌのシフトレジスタと常に導通し、
    前記サンプリング信号は、前記デマルチプレクサを選択制御する信号であり、
    前記第Ｉのデマルチプレクサは、第Ｊ（Ｊは１以上Ｌ以下）のサンプリング信号が入力されると、前記第Ｉのクロック信号をスタートパルスとして、第Ｊのシフトレジスタに出力する、表示装置。
JP2022065132A 2016-11-25 2022-04-11 表示装置 Active JP7430213B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2024011715A JP2024045356A (ja) 2016-11-25 2024-01-30 半導体装置

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2016229326 2016-11-25
JP2016229326 2016-11-25
JP2017225450A JP7058111B2 (ja) 2016-11-25 2017-11-24 表示装置

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2017225450A Division JP7058111B2 (ja) 2016-11-25 2017-11-24 表示装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2024011715A Division JP2024045356A (ja) 2016-11-25 2024-01-30 半導体装置

Publications (2)

Publication Number Publication Date
JP2022082810A JP2022082810A (ja) 2022-06-02
JP7430213B2 true JP7430213B2 (ja) 2024-02-09

Family

ID=62191022

Family Applications (3)

Application Number Title Priority Date Filing Date
JP2017225450A Active JP7058111B2 (ja) 2016-11-25 2017-11-24 表示装置
JP2022065132A Active JP7430213B2 (ja) 2016-11-25 2022-04-11 表示装置
JP2024011715A Pending JP2024045356A (ja) 2016-11-25 2024-01-30 半導体装置

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2017225450A Active JP7058111B2 (ja) 2016-11-25 2017-11-24 表示装置

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2024011715A Pending JP2024045356A (ja) 2016-11-25 2024-01-30 半導体装置

Country Status (4)

Country Link
US (4) US11062667B2 (ja)
JP (3) JP7058111B2 (ja)
KR (4) KR102411585B1 (ja)
CN (2) CN114115609A (ja)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10146080B1 (en) * 2017-11-21 2018-12-04 Wuhan China Star Optoelectronics Technology Co., Ltd. Method for manufacturing display device
KR102553544B1 (ko) * 2018-07-20 2023-07-10 엘지디스플레이 주식회사 터치 디스플레이 장치, 터치 회로 및 구동 방법
CN109901746B (zh) * 2019-02-21 2022-05-27 北京集创北方科技股份有限公司 触控显示装置及便携计算终端
TWI706305B (zh) * 2019-04-12 2020-10-01 英屬開曼群島商敦泰電子有限公司 觸控顯示面板的驅動方法以及觸控顯示面板的驅動電路
DE112020003300T5 (de) 2019-07-11 2022-08-18 Semiconductor Energy Laboratory Co., Ltd. Halbleitervorrichtung
KR20210011563A (ko) * 2019-07-22 2021-02-02 삼성디스플레이 주식회사 펜 감지 유닛 및 이를 포함하는 표시 장치
JP7276053B2 (ja) * 2019-09-30 2023-05-18 セイコーエプソン株式会社 静電容量タッチパネル付き表示装置
CN112785917B (zh) * 2019-11-04 2023-10-10 群创光电股份有限公司 电子装置
TWI711022B (zh) * 2019-12-03 2020-11-21 友達光電股份有限公司 多工器電路及其顯示面板
KR20210086345A (ko) * 2019-12-31 2021-07-08 엘지디스플레이 주식회사 산화물 반도체 패턴을 포함하는 디스플레이 장치
US12001634B2 (en) 2020-04-24 2024-06-04 Semiconductor Energy Laboratory Co., Ltd. Display apparatus and driving method thereof
US11488531B2 (en) * 2020-06-22 2022-11-01 Sharp Semiconductor Innovation Corporation Proximity sensor and electronic device
KR20230046588A (ko) * 2021-09-30 2023-04-06 엘지디스플레이 주식회사 터치표시장치 및 게이트 구동 회로
CN114185213B (zh) * 2021-12-30 2023-11-24 滁州惠科光电科技有限公司 阵列基板、显示面板及显示装置

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003108095A (ja) 2001-09-28 2003-04-11 Toshiba Corp 表示装置
JP2004205725A (ja) 2002-12-25 2004-07-22 Semiconductor Energy Lab Co Ltd 表示装置および電子機器
JP2008158439A (ja) 2006-12-26 2008-07-10 Eastman Kodak Co アクティブマトリクス型表示パネル
JP2009265334A (ja) 2008-04-24 2009-11-12 Sharp Corp 表示装置および表示装置の駆動方法
JP2013168083A (ja) 2012-02-16 2013-08-29 Sharp Corp 検出装置、検出方法、及び電子機器
JP2013190719A (ja) 2012-03-15 2013-09-26 Japan Display West Co Ltd 表示装置、表示方法、および電子機器
JP2013195861A (ja) 2012-03-22 2013-09-30 Japan Display West Co Ltd 表示装置および電子機器
JP2013546025A (ja) 2010-11-30 2013-12-26 エーティーアイ・テクノロジーズ・ユーエルシー 静的フレームを提供するための方法および装置
JP2014182203A (ja) 2013-03-18 2014-09-29 Japan Display Inc 表示装置および電子機器
US20160189683A1 (en) 2014-12-30 2016-06-30 Chunghwa Picture Tubes, Ltd. Display panel

Family Cites Families (147)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2816403B2 (ja) 1988-11-11 1998-10-27 株式会社 半導体エネルギー研究所 液晶表示装置の駆動方法および液晶表示装置
JPH06140631A (ja) 1992-10-28 1994-05-20 Ryoden Semiconductor Syst Eng Kk 電界効果型薄膜トランジスタおよびその製造方法
JPH06313876A (ja) 1993-04-28 1994-11-08 Canon Inc 液晶表示装置の駆動方法
JP3630489B2 (ja) 1995-02-16 2005-03-16 株式会社東芝 液晶表示装置
JP3234131B2 (ja) 1995-06-23 2001-12-04 株式会社東芝 液晶表示装置
KR100394896B1 (ko) 1995-08-03 2003-11-28 코닌클리케 필립스 일렉트로닉스 엔.브이. 투명스위칭소자를포함하는반도체장치
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JP3496431B2 (ja) 1997-02-03 2004-02-09 カシオ計算機株式会社 表示装置及びその駆動方法
TWI239997B (en) 1998-02-04 2005-09-21 Merck Patent Gmbh Liquid-crystal composition, method of adjusting the resistance of a liquid-crystal composition, liquid-crystal display and substituted phenols
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
US6278428B1 (en) 1999-03-24 2001-08-21 Intel Corporation Display panel
JP3466951B2 (ja) 1999-03-30 2003-11-17 株式会社東芝 液晶表示装置
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
CN1220098C (zh) 2000-04-28 2005-09-21 夏普株式会社 显示器件、显示器件驱动方法和装有显示器件的电子设备
JP4212791B2 (ja) 2000-08-09 2009-01-21 シャープ株式会社 液晶表示装置ならびに携帯電子機器
JP2002140052A (ja) 2000-08-23 2002-05-17 Semiconductor Energy Lab Co Ltd 携帯情報装置及びその駆動方法
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP2002207462A (ja) 2001-01-11 2002-07-26 Toshiba Corp 液晶表示素子の駆動方法
JP3730159B2 (ja) 2001-01-12 2005-12-21 シャープ株式会社 表示装置の駆動方法および表示装置
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002287681A (ja) 2001-03-27 2002-10-04 Mitsubishi Electric Corp 部分ホールド型表示制御装置及び部分ホールド型表示制御方法
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
EP1443130B1 (en) 2001-11-05 2011-09-28 Japan Science and Technology Agency Natural superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
JP3980910B2 (ja) 2002-03-12 2007-09-26 東芝松下ディスプレイテクノロジー株式会社 液晶表示装置
CN1445821A (zh) 2002-03-15 2003-10-01 三洋电机株式会社 ZnO膜和ZnO半导体层的形成方法、半导体元件及其制造方法
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP4074207B2 (ja) 2003-03-10 2008-04-09 株式会社 日立ディスプレイズ 液晶表示装置
KR100707022B1 (ko) * 2003-05-19 2007-04-11 비오이 하이디스 테크놀로지 주식회사 액정표시장치
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
CN1998087B (zh) 2004-03-12 2014-12-31 独立行政法人科学技术振兴机构 非晶形氧化物和薄膜晶体管
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
US20050219224A1 (en) 2004-03-31 2005-10-06 Frank Liebenow Electronic ink digitizer
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
KR100911698B1 (ko) 2004-11-10 2009-08-10 캐논 가부시끼가이샤 비정질 산화물을 사용한 전계 효과 트랜지스터
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
CN101057333B (zh) 2004-11-10 2011-11-16 佳能株式会社 发光器件
AU2005302962B2 (en) 2004-11-10 2009-05-07 Canon Kabushiki Kaisha Amorphous oxide and field effect transistor
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
AU2006223416A1 (en) 2005-03-10 2006-09-21 Qualcomm Incorporated Content adaptive multimedia processing
US7544967B2 (en) 2005-03-28 2009-06-09 Massachusetts Institute Of Technology Low voltage flexible organic/transparent transistor for selective gas sensing, photodetecting and CMOS device applications
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
KR101127853B1 (ko) 2005-08-11 2012-03-22 엘지디스플레이 주식회사 표시장치 및 이의 구동방법
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP4560502B2 (ja) 2005-09-06 2010-10-13 キヤノン株式会社 電界効果型トランジスタ
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
US8879856B2 (en) 2005-09-27 2014-11-04 Qualcomm Incorporated Content driven transcoder that orchestrates multimedia transcoding using content information
EP1998375A3 (en) 2005-09-29 2012-01-18 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method
US20070075935A1 (en) 2005-09-30 2007-04-05 Ralph Mesmer Flat-panel display with hybrid imaging technology
US20070206117A1 (en) 2005-10-17 2007-09-06 Qualcomm Incorporated Motion and apparatus for spatio-temporal deinterlacing aided by motion compensation for field-based video
US8948260B2 (en) 2005-10-17 2015-02-03 Qualcomm Incorporated Adaptive GOP structure in video streaming
US8654848B2 (en) 2005-10-17 2014-02-18 Qualcomm Incorporated Method and apparatus for shot detection in video streaming
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
US20070171280A1 (en) 2005-10-24 2007-07-26 Qualcomm Incorporated Inverse telecine algorithm based on state machine
US7998372B2 (en) 2005-11-18 2011-08-16 Idemitsu Kosan Co., Ltd. Semiconductor thin film, method for manufacturing the same, thin film transistor, and active-matrix-driven display panel
US9922600B2 (en) 2005-12-02 2018-03-20 Semiconductor Energy Laboratory Co., Ltd. Display device
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
US9131164B2 (en) 2006-04-04 2015-09-08 Qualcomm Incorporated Preprocessor method and apparatus
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
EP2020686B1 (en) 2006-05-25 2013-07-10 Fuji Electric Co., Ltd. Thin film transistor and its production method
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
KR100833754B1 (ko) * 2007-01-15 2008-05-29 삼성에스디아이 주식회사 유기 전계 발광 표시 장치 및 그의 구동회로
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
TWI366809B (en) 2007-03-29 2012-06-21 Chimei Innolux Corp Flat display and gate driving device
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
WO2008133345A1 (en) 2007-04-25 2008-11-06 Canon Kabushiki Kaisha Oxynitride semiconductor
JP2009003437A (ja) 2007-05-18 2009-01-08 Semiconductor Energy Lab Co Ltd 液晶表示装置およびその作製方法
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
US7661048B2 (en) 2007-06-29 2010-02-09 Alcatel-Lucent Usa Inc. Apparatus and method for embedded boundary scan testing
JP5490393B2 (ja) 2007-10-10 2014-05-14 株式会社半導体エネルギー研究所 半導体基板の製造方法
JP2009135448A (ja) 2007-11-01 2009-06-18 Semiconductor Energy Lab Co Ltd 半導体基板の作製方法及び半導体装置の作製方法
JP2009128503A (ja) 2007-11-21 2009-06-11 Canon Inc 薄膜トランジスタ回路とその駆動方法、ならびに発光表示装置
US8202365B2 (en) 2007-12-17 2012-06-19 Fujifilm Corporation Process for producing oriented inorganic crystalline film, and semiconductor device using the oriented inorganic crystalline film
WO2009093625A1 (ja) 2008-01-23 2009-07-30 Idemitsu Kosan Co., Ltd. 電界効果型トランジスタ及びその製造方法、それを用いた表示装置、並びに半導体装置
US20090219233A1 (en) * 2008-03-03 2009-09-03 Park Yong-Sung Organic light emitting display and method of driving the same
JP5325446B2 (ja) 2008-04-16 2013-10-23 株式会社日立製作所 半導体装置及びその製造方法
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
KR101634411B1 (ko) 2008-10-31 2016-06-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 구동 회로, 표시 장치 및 전자 장치
US8344996B2 (en) * 2009-07-27 2013-01-01 Seiko Epson Corporation Line addressing methods and apparatus for partial display updates
KR102290831B1 (ko) 2009-10-16 2021-08-19 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액정 표시 장치 및 이를 구비한 전자 장치
KR101801540B1 (ko) 2009-10-16 2017-11-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액정 표시 장치 및 액정 표시 장치를 포함한 전자 기기
CN102576734B (zh) 2009-10-21 2015-04-22 株式会社半导体能源研究所 显示装置和包括显示装置的电子设备
WO2011065230A1 (en) 2009-11-30 2011-06-03 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device, method for driving the same, and electronic device including the same
US8866783B2 (en) 2011-04-08 2014-10-21 Sharp Kabushiki Kaisha Display device, method for driving same, and electronic apparatus
CN105022542B (zh) 2011-09-07 2018-06-01 辛纳普蒂克斯公司 非显示更新时间期间的电容性感测
CN103077689B (zh) * 2013-01-15 2015-06-03 北京大学深圳研究生院 移位寄存器单元、栅极驱动电路、数据驱动电路及显示器
US9041453B2 (en) 2013-04-04 2015-05-26 Semiconductor Energy Laboratory Co., Ltd. Pulse generation circuit and semiconductor device
TWI666623B (zh) * 2013-07-10 2019-07-21 日商半導體能源研究所股份有限公司 半導體裝置、驅動器電路及顯示裝置
US9818765B2 (en) * 2013-08-26 2017-11-14 Apple Inc. Displays with silicon and semiconducting oxide thin-film transistors
CN103680439B (zh) * 2013-11-27 2016-03-16 合肥京东方光电科技有限公司 一种栅极驱动电路和显示装置
KR102138865B1 (ko) * 2013-12-17 2020-07-29 삼성디스플레이 주식회사 표시 장치
US20150348487A1 (en) * 2014-06-02 2015-12-03 Apple Inc. Electronic Device Display With Display Driver Power-Down Circuitry
KR102211694B1 (ko) 2014-07-17 2021-02-04 삼성디스플레이 주식회사 발광소자 표시장치 및 이의 구동 방법
CN104240631B (zh) * 2014-08-18 2016-09-28 京东方科技集团股份有限公司 Goa电路及其驱动方法、显示装置
KR102235497B1 (ko) * 2014-10-20 2021-04-05 엘지디스플레이 주식회사 표시장치
US9325311B1 (en) * 2014-11-20 2016-04-26 Innolux Corporation Gate driver and display device using the same
KR101658716B1 (ko) * 2014-12-31 2016-09-30 엘지디스플레이 주식회사 표시 장치
US10163385B2 (en) * 2015-04-10 2018-12-25 Apple Inc. Display driver circuitry with selectively enabled clock distribution
KR102275707B1 (ko) * 2015-05-04 2021-07-09 삼성전자주식회사 디스플레이 드라이버, 디스플레이 장치 및 디스플레이 시스템
US20160365042A1 (en) * 2015-06-15 2016-12-15 Apple Inc. Display Driver Circuitry With Gate Line and Data Line Delay Compensation
KR102343803B1 (ko) * 2015-06-16 2021-12-29 삼성디스플레이 주식회사 표시장치 및 그의 검사방법
KR102485454B1 (ko) * 2015-11-25 2023-01-05 엘지디스플레이 주식회사 게이트 구동회로와 이를 이용한 표시장치
WO2017115208A1 (en) 2015-12-28 2017-07-06 Semiconductor Energy Laboratory Co., Ltd. Device, television system, and electronic device
KR102430433B1 (ko) * 2016-01-04 2022-08-09 삼성디스플레이 주식회사 표시장치
CN105632560B (zh) * 2016-01-04 2019-08-02 京东方科技集团股份有限公司 移位寄存器单元、驱动方法、栅极驱动电路及显示装置
US10685614B2 (en) 2016-03-17 2020-06-16 Semiconductor Energy Laboratory Co., Ltd. Display device, display module, and electronic device

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003108095A (ja) 2001-09-28 2003-04-11 Toshiba Corp 表示装置
JP2004205725A (ja) 2002-12-25 2004-07-22 Semiconductor Energy Lab Co Ltd 表示装置および電子機器
JP2008158439A (ja) 2006-12-26 2008-07-10 Eastman Kodak Co アクティブマトリクス型表示パネル
JP2009265334A (ja) 2008-04-24 2009-11-12 Sharp Corp 表示装置および表示装置の駆動方法
JP2013546025A (ja) 2010-11-30 2013-12-26 エーティーアイ・テクノロジーズ・ユーエルシー 静的フレームを提供するための方法および装置
JP2013168083A (ja) 2012-02-16 2013-08-29 Sharp Corp 検出装置、検出方法、及び電子機器
JP2013190719A (ja) 2012-03-15 2013-09-26 Japan Display West Co Ltd 表示装置、表示方法、および電子機器
JP2013195861A (ja) 2012-03-22 2013-09-30 Japan Display West Co Ltd 表示装置および電子機器
JP2014182203A (ja) 2013-03-18 2014-09-29 Japan Display Inc 表示装置および電子機器
US20160189683A1 (en) 2014-12-30 2016-06-30 Chunghwa Picture Tubes, Ltd. Display panel

Also Published As

Publication number Publication date
KR102411585B1 (ko) 2022-06-20
US11062667B2 (en) 2021-07-13
US20180151144A1 (en) 2018-05-31
JP2022082810A (ja) 2022-06-02
KR102663821B1 (ko) 2024-05-03
US12008975B2 (en) 2024-06-11
KR20240060780A (ko) 2024-05-08
KR20180059358A (ko) 2018-06-04
JP2024045356A (ja) 2024-04-02
US20210193071A1 (en) 2021-06-24
JP7058111B2 (ja) 2022-04-21
US20230298537A1 (en) 2023-09-21
KR20230058605A (ko) 2023-05-03
US20220319462A1 (en) 2022-10-06
KR102528536B1 (ko) 2023-05-02
CN108109592B (zh) 2022-01-25
CN108109592A (zh) 2018-06-01
US11715438B2 (en) 2023-08-01
CN114115609A (zh) 2022-03-01
KR20220084005A (ko) 2022-06-21
JP2018092161A (ja) 2018-06-14
US11361726B2 (en) 2022-06-14

Similar Documents

Publication Publication Date Title
JP7430213B2 (ja) 表示装置
US20210373372A1 (en) Touch panel
US11256361B2 (en) Display device and operating method thereof
TWI777984B (zh) 觸控感測器、顯示裝置、顯示模組以及電子裝置
JP2018097363A (ja) 表示装置およびその動作方法
JP2018060179A (ja) 表示装置および電子機器

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220412

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230418

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230602

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230905

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20231017

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20231107

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20231218

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20240109

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20240130

R150 Certificate of patent or registration of utility model

Ref document number: 7430213

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150