JP2018097363A - 表示装置およびその動作方法 - Google Patents

Abstract

【課題】タッチセンサユニットによる精度の高い検出動作と滑らかな入力とを両立した表示装置を提供する。
【解決手段】表示ユニットとタッチセンサユニットを有する表示装置である。タッチセンサユニットは、表示ユニットが表示画像を書き換える動作と異なるタイミングで、タッチを検出する動作を行い、精度の高い検出動作を実現する。表示ユニットが有するゲートドライバは、第１の回路と第２の回路を有し、第２の回路は複数のシフトレジスタを有し、書き換えが必要な領域のみ表示画像を書き換えることができる。第１の回路はシフトレジスタであり、第２の回路が有する複数のシフトレジスタのうち、どのシフトレジスタを動作させるかを指定する。表示領域の全領域を書き換える必要がない場合、タッチセンサユニットの検出動作に割り当てる時間を長くすることで、滑らかな入力を実現できる。
【選択図】図５

Description

本発明の一形態は、表示装置およびその動作方法に関する。また、本発明の一形態は半導体装置に関する。

なお本発明の一形態は、上記の技術分野に限定されない。本明細書等で開示する発明の技術分野は、物、方法、または、製造方法に関するものである。または、本発明の一形態は、プロセス、マシン、マニュファクチャ、または、組成物（コンポジション・オブ・マター）に関するものである。

そのため、より具体的に本明細書等で開示する本発明の一形態の技術分野としては、表示装置、半導体装置、電子機器、それらの動作方法、または、それらの製造方法を一例としてあげることができる。なお、本明細書等において半導体装置とは、半導体特性を利用することで機能しうる装置全般を指す。例えば、集積回路、集積回路を備えたチップや、パッケージにチップを収納した電子部品、集積回路を備えた電子機器は、半導体装置の一例である。

表示ユニットと、タッチセンサユニットを組み合わせた表示装置が、使用されている。表示ユニットの表示領域に、タッチセンサユニットの検出領域を重ねることで、表示領域において画像の表示を行うとともに、使用者が、表示領域のどの位置を指し示したかを情報として得ることができる。使用者は、指やスタイラス等を用いて入力を行う。

一方、表示ユニットの画素に、酸化物半導体を用いたトランジスタを適用することができる。酸化物半導体を用いたトランジスタは、オフ電流が非常に小さいため、表示ユニットが静止画を表示する際のリフレッシュ頻度を少なくすることができる。本明細書等において、上述のリフレッシュ頻度を少なくする技術を、「アイドリングストップ」または「ＩＤＳ駆動」と呼称する（特許文献１、特許文献２）。ＩＤＳ駆動は、表示ユニットの消費電力を低減することができる。

特開２０１１‐１４１５２２号公報 特開２０１１‐１４１５２４号公報

表示ユニットが表示画像を書き換える頻度は、１秒間に約６０回（「フレーム周波数が６０Ｈｚ」ともいう）のものが多い一方で、タッチセンサユニットには手書き入力等滑らかな入力が求められており、タッチセンサユニットの検出動作は、１秒間に８０回、より好ましくは１００回以上が必要とされている。

また、表示ユニットが表示画像を書き換えるタイミングで、タッチセンサユニットが検出動作を行うと、ノイズの影響を受けて、タッチセンサユニットの検出精度が悪化する問題がある。本発明の一形態は、タッチセンサユニットの検出精度と、タッチセンサユニットによる滑らかな入力とを両立した、表示装置を提供することを課題の一つとする。

本発明の一形態は、新規な表示装置を提供することを課題の一つとする。または、本発明の一形態は、タッチセンサユニットの検出精度と、タッチセンサユニットによる滑らかな入力とを両立した、新規な動作方法を提供することを課題の一つとする。または、本発明の一形態は、新規な表示装置を使用した、電子機器を提供することを課題の一つとする。

なお、本発明の一形態は、必ずしも上記の課題の全てを解決する必要はなく、少なくとも一つの課題を解決できるものであればよい。また、上記の課題の記載は、他の課題の存在を妨げるものではない。これら以外の課題は、明細書、特許請求の範囲、図面などの記載から自ずと明らかになるものであり、明細書、特許請求の範囲、図面などの記載から、これら以外の課題を抽出することが可能である。

本発明の一形態は、第１乃至第Ｎ（Ｎは２以上の整数）の画素群と、ゲートドライバとを有する表示装置である。ゲートドライバは、第１の回路と、第２の回路とを有し、第２の回路は、第１乃至第Ｎのシフトレジスタを有する。第１の回路は、第１乃至第Ｎのシフトレジスタのうち、第Ｋ（Ｋは１以上Ｎ以下の整数）のシフトレジスタを選択する機能を有し、第Ｋのシフトレジスタは、第Ｋの画素群と電気的に接続されるゲート線に信号を出力する機能を有する。

また、上記形態において、第１乃至第Ｎのシフトレジスタは、１つの信号をトリガーとして、第１乃至第Ｎの画素群と電気的に接続されるゲート線に信号を出力する機能を有する。

また、上記形態において、第１の回路は、シフトレジスタであることを特徴とする。

また、上記形態において、第１の回路は、第Ｋのシフトレジスタが信号を出力している期間に、次に信号を出力する第Ｌ（Ｌは１以上Ｎ以下であり、Ｋとは異なる整数）のシフトレジスタを選択する機能を有する。

また、本発明の一形態は、上記形態において、タッチセンサユニットを有する表示装置である。タッチセンサユニットは、第１の回路および第１乃至第Ｎのシフトレジスタが信号出力を停止している期間に、タッチを検出する動作を行うことを特徴とする。

また、本発明の一形態は、上記形態において、アプリケーションプロセッサを有する表示装置である。アプリケーションプロセッサは、第１乃至第Ｎの画素群において、表示画像に変化がある画素群と、表示画像に変化がない画素群とを判断し、表示画像に変化がある画素群の表示画像を書き換え、表示画像に変化がない画素群の表示画像を書き換えない機能を有する。

また、上記形態において、第１乃至第Ｎの画素群は、チャネル形成領域に金属酸化物を含むトランジスタを有する。

また、上記形態において、ゲートドライバを構成するトランジスタは、チャネル形成領域に金属酸化物を含むことを特徴とする。

また、本発明の一形態は、第１乃至第Ｎ（Ｎは２以上の整数）の画素群と、ゲートドライバとを有する表示装置の動作方法である。ゲートドライバは、第１の回路と、第２の回路とを有し、第２の回路は、第１乃至第Ｎのシフトレジスタを有する。１フレームにおいて、第１の回路は、第１乃至第Ｎのシフトレジスタのうち、第Ｋ（Ｋは１以上Ｎ以下の整数）のシフトレジスタを選択し、第Ｋのシフトレジスタは、第Ｋの画素群と電気的に接続されるゲート線に信号を出力することを特徴とする。

また、上記形態において、第１乃至第Ｎのシフトレジスタは、１つの信号をトリガーとして、第１乃至第Ｎの画素群と電気的に接続されるゲート線に信号を出力することを特徴とする。

また、上記形態において、第１の回路は、シフトレジスタであることを特徴とする。

また、上記形態において、第１の回路は、第Ｋのシフトレジスタが信号を出力している期間に、次に信号を出力する第Ｌ（Ｌは１以上Ｎ以下であり、Ｋとは異なる整数）のシフトレジスタを選択することを特徴とする。

また、本発明の一形態は、上記形態において、タッチセンサユニットを有する表示装置の動作方法である。タッチセンサユニットは、第１の回路および第１乃至第Ｎのシフトレジスタが信号出力を停止している期間に、タッチを検出する動作を行うことを特徴とする。

また、本発明の一形態は、上記形態において、アプリケーションプロセッサを有する表示装置の動作方法である。アプリケーションプロセッサは、第１乃至第Ｎの画素群において、表示画像に変化がある画素群と、表示画像に変化がない画素群とを判断し、表示画像に変化がある画素群の表示画像を書き換え、表示画像に変化がない画素群の表示画像を書き換えないことを特徴とする。

また、上記形態において、第１乃至第Ｎの画素群は、チャネル形成領域に金属酸化物を含むトランジスタを有することを特徴とする。

また、上記形態において、ゲートドライバを構成するトランジスタは、チャネル形成領域に金属酸化物を含むことを特徴とする。

本発明の一形態は、新規な表示装置を提供することができる。または、タッチセンサユニットの検出精度と、タッチセンサユニットによる滑らかな入力とを両立した、表示装置を提供することができる。または、タッチセンサユニットの検出精度と、タッチセンサユニットによる滑らかな入力とを、少ない信号数で実現した、表示装置を提供することができる。または、消費電力の少ない表示装置を提供することができる。

または、本発明の一形態は、タッチセンサユニットの検出精度と、タッチセンサユニットによる滑らかな入力とを両立した、新規な動作方法を提供することができる。または、本発明の一形態は、新規な表示装置を使用した、電子機器を提供することができる。

なお本発明の一形態の効果は、上記列挙した効果に限定されない。上記列挙した効果は、他の効果の存在を妨げるものではない。なお他の効果は、以下の記載で述べる、本項目で言及していない効果である。本項目で言及していない効果は、当業者であれば明細書又は図面等の記載から導き出せるものであり、これらの記載から適宜抽出することができる。なお、本発明の一形態は、上記列挙した効果、および他の効果のうち、少なくとも一つの効果を有するものである。従って本発明の一形態は、場合によっては、上記列挙した効果を有さない場合もある。

表示装置の構成例を示すブロック図。 タッチセンサユニットの構成例を示すブロック図。 表示装置の構成例を示すブロック図。 表示ユニットの構成例を示すブロック図。 ゲートドライバの構成例を示す回路図。 シフトレジスタの構成例を示す回路図。 シフトレジスタの構成例を示す回路図。 シフトレジスタの構成例を示す回路図。 レジスタの構成例を示す回路図。 レジスタの構成例を示す回路図。 レジスタの構成例を示す回路図。 レジスタの構成例を示す回路図。 ゲートドライバの動作に関するタイミングチャート。 ゲートドライバの動作に関するタイミングチャート。 ゲートドライバの動作に関するタイミングチャート。 ゲートドライバの動作に関するタイミングチャート。 表示ユニットとタッチセンサユニットの動作の関係を示す図。 タブレット型情報端末の形態および使用例を示す外観図。 ゲートドライバの構成例を示す回路図。 表示ユニットとタッチセンサユニットの動作の関係を示す図。 表示ユニットの動作を示す図。 タッチセンサユニットの構成例を示す上面図と投影図。 タッチセンサユニットの構成例を示す上面図と投影図。 ソースドライバの構成例を示すブロック図。 表示ユニットの一例を示す斜視概略図。 画素の一例を示す上面図及び断面図。 画素の一例を示す上面図及び断面図。 情報処理装置の構成を説明する図。 情報処理装置の構成を説明する図。 表示装置に用いるトランジスタの一例を示す上面図及び断面図。 表示装置に用いるトランジスタの一例を示す上面図及び断面図。 表示装置に用いるトランジスタの一例を示す上面図及び断面図。

以下、実施の形態について図面を参照しながら説明する。但し、実施の形態は多くの異なる形態で実施することが可能であり、趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは、当業者であれば容易に理解される。従って、本発明は、以下の実施の形態の記載内容に限定して解釈されるものではない。また、以下に示される複数の実施の形態は、適宜組み合わせることが可能である。

なお、実施の形態において説明する表示装置は、表示ユニット、タッチセンサユニット等によって構成される。したがって、表示装置を半導体装置、電子機器などと言い換える場合がある。

また、図面等において、大きさ、層の厚さ、領域等は、明瞭化のため誇張されている場合がある。よって、必ずしもそのスケールに限定されない。図面は、理想的な例を模式的に示したものであり、図面に示す形状または値などに限定されない。

また、図面等において、同一の要素または同様な機能を有する要素、同一の材質の要素、あるいは同時に形成される要素等には同一の符号を付す場合があり、その繰り返しの説明は省略する場合がある。

また、本明細書等において、「膜」という用語と、「層」という用語とは、互いに入れ替えることが可能である。例えば、「導電層」という用語を、「導電膜」という用語に変更することが可能な場合がある。または、例えば、「絶縁膜」という用語を、「絶縁層」という用語に変更することが可能な場合がある。

また、本明細書等において、「上」や「下」などの配置を示す用語は、構成要素の位置関係が、「直上」または「直下」であることを限定するものではない。例えば、「ゲート絶縁層上のゲート電極」の表現であれば、ゲート絶縁層とゲート電極との間に他の構成要素を含むものを除外しない。

また、本明細書等において、「平行」とは、二つの直線が−１０°以上１０°以下の角度で配置されている状態をいう。したがって、−５°以上５°以下の場合も含まれる。また、「垂直」とは、二つの直線が８０°以上１００°以下の角度で配置されている状態をいう。したがって、８５°以上９５°以下の場合も含まれる。

また、本明細書等において、「第１」、「第２」、「第３」などの序数詞は、構成要素の混同を避けるために付したものであり、数的に限定するものではない。

また、本明細書等において、Ｇ＿ＣＬＫ［１：４］のように、コロンで区切られた角括弧内の２つの数字は、配列の範囲を表す。例えば、Ｇ＿ＣＬＫ［１：４］は、Ｇ＿ＣＬＫ［１］乃至Ｇ＿ＣＬＫ［４］と同義である。同様に、コロンで区切られた丸括弧内の２つの数字も、配列の範囲を表す。例えば、ＧＬ（１：６４）は、ＧＬ（１）乃至ＧＬ（６４）と同義である。

また、本明細書等において、「電気的に接続」とは、「何らかの電気的作用を有するもの」を介して接続されている場合が含まれる。ここで、「何らかの電気的作用を有するもの」は、接続対象間での電気信号の授受を可能とするものであれば、特に制限を受けない。例えば、「何らかの電気的作用を有するもの」には、電極や配線をはじめ、トランジスタなどのスイッチング素子、抵抗素子、インダクタ、容量素子、その他の各種機能を有する素子などが含まれる。

また、本明細書等において、「電圧」とは、ある電位と基準の電位（例えば、グラウンド電位）との電位差のことを示す場合が多い。よって、電圧、電位、電位差を、各々、電位、電圧、電圧差と言い換えることが可能である。

また、本明細書等において、トランジスタとは、ゲートと、ドレインと、ソースとを含む、少なくとも三つの端子を有する素子である。そして、ドレイン（ドレイン端子、ドレイン領域、またはドレイン電極）とソース（ソース端子、ソース領域、またはソース電極）の間にチャネル領域を有しており、チャネル領域を介して、ソースとドレインとの間に電流を流すことができるものである。なお、本明細書等において、チャネル領域とは、電流が主として流れる領域をいう。

また、ソースやドレインの機能は、異なる極性のトランジスタを採用する場合や、回路動作において電流の方向が変化する場合などには入れ替わることがある。このため、本明細書等においては、ソースやドレインの用語は、入れ替えて用いることができるものとする。

また、本明細書等において、特に断りがない場合、オフ電流とは、トランジスタがオフ状態（非導通状態、遮断状態、ともいう）にあるときのドレイン電流をいう。オフ状態とは、特に断りがない場合、ｎチャネル型トランジスタでは、ソースに対するゲートの電圧Ｖｇｓがしきい値電圧Ｖｔｈよりも低い状態、ｐチャネル型トランジスタでは、ソースに対するゲートの電圧Ｖｇｓがしきい値電圧Ｖｔｈよりも高い状態をいう。つまり、ｎチャネル型のトランジスタのオフ電流とは、ソースに対するゲートの電圧Ｖｇｓがしきい値電圧Ｖｔｈよりも低いときのドレイン電流、という場合がある。

上記オフ電流の説明において、ドレインをソースと読み替えてもよい。つまり、オフ電流は、トランジスタがオフ状態にあるときのソースを流れる電流を言う場合がある。

また、本明細書等では、オフ電流と同じ意味で、リーク電流と記載する場合がある。また、本明細書等において、オフ電流とは、トランジスタがオフ状態にあるときに、ソースとドレインの間に流れる電流を指す場合がある。

また、本明細書等において、金属酸化物（ｍｅｔａｌ ｏｘｉｄｅ）とは、広い表現での金属の酸化物である。金属酸化物は、酸化物絶縁体、酸化物導電体（透明酸化物導電体を含む）、酸化物半導体（Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ、または単にＯＳともいう）などに分類される。例えば、トランジスタの活性層に金属酸化物を用いた場合、当該金属酸化物を酸化物半導体と呼称する場合がある。つまり、金属酸化物が増幅作用、整流作用、及びスイッチング作用の少なくとも１つを有する場合、当該金属酸化物を、金属酸化物半導体（ｍｅｔａｌ ｏｘｉｄｅ ｓｅｍｉｃｏｎｄｕｃｔｏｒ）、略してＯＳと呼ぶことができる。また、ＯＳトランジスタ、またはＯＳ ＦＥＴと記載する場合においては、金属酸化物または酸化物半導体を有するトランジスタと換言することができる。

（実施の形態１）
本実施の形態では、表示ユニットと、タッチセンサユニットと、を有する表示装置について説明する。特に、表示ユニットが有するゲートドライバ、および表示ユニットが表示画像を書き換える動作と、タッチセンサユニットの検出動作（タッチを検出する動作）との関係について説明する。

＜＜表示装置＞＞
図１は、表示装置の構成例を示すブロック図である。表示装置１００は、表示ユニット６０、タッチセンサユニット７０、アプリケーションプロセッサ８０、を有する。

＜表示ユニット＞
表示ユニット６０は、画素アレイ６１、ゲートドライバ６２、ゲートドライバ６３、およびソースドライバＩＣ６４を有する。

画素アレイ６１は、複数の画素１０を有し、それぞれの画素１０はトランジスタを用いて駆動されるアクティブ型の素子である。また、画素アレイ６１は、表示ユニット６０の表示領域を形成し、画像を表示する機能を有する。画素アレイ６１のより具体的な構成例については、実施の形態４にて説明する。

ゲートドライバ６２およびゲートドライバ６３（以下、「ゲートドライバ６２、６３」と表記する）は、画素１０を選択するためのゲート線を駆動する機能を有する。ゲートドライバ６２、６３は、どちらか一方のみでもよい。なお、図１の例では、ゲートドライバ６２、６３は、画素アレイ６１と共に同一基板上に設けられている例を示しているが、ゲートドライバ６２、６３を専用ＩＣとすることもできる。

ソースドライバＩＣ６４は、画素１０に、データ信号を供給するソース線を駆動する機能を有する。ここでは、ソースドライバＩＣ６４の実装方式は、ＣＯＧ（Ｃｈｉｐ ｏｎ Ｇｌａｓｓ）方式としているが、実装方式に特段の制約はなく、ＣＯＦ（Ｃｈｉｐ ｏｎ Ｆｌｅｘｉｂｌｅ）方式、ＴＡＢ（Ｔａｐｅ Ａｕｔｏｍａｔｅｄ Ｂｏｎｄｉｎｇ）方式などでもよい。後述する、タッチセンサユニット７０のＩＣの実装方式についても同様である。

なお、画素１０に使用されるトランジスタはＯＳトランジスタである。ＯＳトランジスタは、Ｓｉトランジスタに比べてオフ電流が低い特徴を有する。

ＯＳトランジスタは、チャネル形成領域に金属酸化物を有することが好ましい。また、ＯＳトランジスタに適用される金属酸化物は、インジウム（Ｉｎ）および亜鉛（Ｚｎ）の少なくとも一方を含む酸化物であることが好ましい。

このような酸化物としては、Ｉｎ−Ｍ−Ｚｎ酸化物、Ｉｎ−Ｍ酸化物、Ｚｎ−Ｍ酸化物、Ｉｎ−Ｚｎ酸化物（元素Ｍは、例えば、アルミニウム（Ａｌ）、ガリウム（Ｇａ）、イットリウム（Ｙ）、スズ（Ｓｎ）、ホウ素（Ｂ）、シリコン（Ｓｉ）、チタン（Ｔｉ）、鉄（Ｆｅ）、ニッケル（Ｎｉ）、ゲルマニウム（Ｇｅ）、ジルコニウム（Ｚｒ）、モリブデン（Ｍｏ）、ランタン（Ｌａ）、セリウム（Ｃｅ）、ネオジム（Ｎｄ）、バナジウム（Ｖ）、ベリリウム（Ｂｅ）、ハフニウム（Ｈｆ）、タンタル（Ｔａ）、またはタングステン（Ｗ）など）が代表的である。

ＯＳトランジスタは、チャネル幅１μｍあたりのオフ電流を１ｙＡ／μｍ（ｙ；ヨクト、１０^−２４）以上１ｚＡ／μｍ（ｚ；ゼプト、１０^−２１）以下程度に低くすることができる。

また、ＯＳトランジスタには、ＣＡＣ（Ｃｌｏｕｄ−Ａｌｉｇｎｅｄ Ｃｏｍｐｏｓｉｔｅ）−ＯＳを用いることが好ましい。ＣＡＣ−ＯＳの詳細については、実施の形態６で説明する。

もしくは、画素１０に使用されるトランジスタとして、オフ電流が低ければＯＳトランジスタを適用しないことができる。例えば、バンドギャップが大きい半導体を用いたトランジスタを適用してもよい。バンドギャップが大きい半導体とは、バンドギャップが２．２ｅＶ以上の半導体を指す場合がある。例えば、炭化ケイ素、窒化ガリウム、ダイヤモンドなどが挙げられる。

画素１０に、オフ電流が低いトランジスタを用いることで、表示ユニット６０が表示画像を書き換える必要がない場合（すなわち静止画を表示している場合）、一時的にゲートドライバ６２、６３、およびソースドライバＩＣ６４を、停止することができる（上述した、「アイドリングストップ」または「ＩＤＳ駆動」）。

＜タッチセンサユニット＞
図１に示す、タッチセンサユニット７０は、センサアレイ７１、およびタッチセンサＩＣ７２を有する。

センサアレイ７１は、タッチセンサユニット７０がタッチを検出できる領域を形成し、表示装置１００の使用者は、この領域に指やスタイラス等を用いて入力を行う。センサアレイ７１は、画素アレイ６１と重なる領域に配置され、表示装置１００は、表示ユニット６０の表示領域において画像の表示を行うとともに、使用者が、表示領域のどの位置を指し示したかを情報として得ることができる。

図２は、タッチセンサユニット７０の構成例を示すブロック図である。ここでは、タッチセンサユニット７０が投影型静電容量方式（相互容量方式）のタッチセンサユニットである例を示すが、投影型静電容量方式以外に、表面型静電容量方式、抵抗膜方式、超音波表面弾性波方式、光学方式、電磁誘導方式など、任意の検出方式のタッチセンサユニット７０を利用することができる。

センサアレイ７１は、配線ＣＬおよび配線ＭＬを有し、配線ＣＬおよび配線ＭＬが重畳すること、または、配線ＣＬおよび配線ＭＬが近接して配置されること、で形成される複数の容量４０４を有する。

図２は、一例として、配線ＣＬをＣＬ（１）乃至ＣＬ（６）の６本の配線、配線ＭＬをＭＬ（１）乃至ＭＬ（６）の６本の配線として示しているが、配線の数はこれに限定されない。なお、配線ＣＬはパルス電圧が与えられる配線であり、配線ＭＬは電流の変化を検知する配線である。

センサアレイ７１に、被検知体（指やスタイラス等）の近接または接触を検知すると、容量４０４の容量値が変化し、タッチセンサユニット７０はタッチを検出する。

センサアレイ７１は、配線ＣＬおよび配線ＭＬを介して、タッチセンサＩＣ７２に電気的に接続されている。タッチセンサＩＣ７２は、駆動回路４０２と検出回路４０３を有する。

駆動回路４０２は、配線ＣＬを介して、センサアレイ７１に電気的に接続される。駆動回路４０２は、信号Ｔｘを出力する機能を有する。駆動回路４０２としては、例えばシフトレジスタ回路とバッファ回路を組み合わせた構成を用いることができる。

検出回路４０３は、配線ＭＬを介して、センサアレイ７１に電気的に接続される。検出回路４０３は、信号Ｒｘを検出し、タッチセンサユニット７０でタッチが行われたことを検出する。例えば、検出回路４０３として、増幅回路と、アナログデジタル変換回路（ＡＤＣ：Ａｎａｌｏｇ−Ｄｉｇｉｔａｌ Ｃｏｎｖｅｒｔｅｒ）を有する構成を用いることができる。検出回路４０３は、センサアレイ７１から出力されるアナログ信号を、デジタル信号に変換して、アプリケーションプロセッサ８０に出力する機能を有する。

なお、タッチセンサユニット７０のより具体的な構成例については、実施の形態２にて説明する。

＜アプリケーションプロセッサ＞
アプリケーションプロセッサ８０は、ソースドライバＩＣ６４、およびタッチセンサＩＣ７２に、電気的に接続されている。

アプリケーションプロセッサ８０は、表示ユニット６０に表示する画像データを、ソースドライバＩＣ６４に供給する機能を有する。また、アプリケーションプロセッサ８０は、表示ユニット６０に現在表示している画像データと、次に表示する画像データの変化量を計算する機能を有する。

また、アプリケーションプロセッサ８０は、表示ユニット６０が表示画像を書き換えるタイミング、およびタッチセンサユニット７０が検出動作を行うタイミングを指示する機能を有する。表示ユニット６０が表示画像を書き換えるタイミングは、アプリケーションプロセッサ８０からソースドライバＩＣ６４に伝えられ、ソースドライバＩＣ６４は、ゲートドライバ６２、６３の動作を制御する機能を有する。タッチセンサユニット７０が検出動作を行うタイミングは、アプリケーションプロセッサ８０からタッチセンサＩＣ７２に伝えられる。

なお、図１に示すブロック図において、ゲートドライバ６２、６３を駆動するための信号は、ソースドライバＩＣ６４を経由しなくてもよい。その場合のブロック図を図３に示す。

図３において、アプリケーションプロセッサ８０はタイミングコントローラ８１０を経由して、ソースドライバＩＣ６４ａ乃至ソースドライバＩＣ６４ｄ、ゲートドライバ６２およびゲートドライバ６３へ信号を供給している。なお、タイミングコントローラ８１０は、アプリケーションプロセッサ８０に含まれてもよい。

図３に示す構成は、複数のソースドライバＩＣを有する。ソースドライバＩＣの数は画素アレイ６１の画素数に応じて設ければよい。

図３に示す構成は、例えば、４Ｋ（３８４０×２１６０）や８Ｋ（７６８０×４３２０）など、画素アレイ６１の画素数が大きくなるほど好ましい。ソースドライバＩＣの数を複数にし、且つ、ゲートドライバを制御する機能をソースドライバＩＣの外に設けられた回路が有することで、ソースドライバＩＣは端子の数を少なくすることができる。ソースドライバＩＣの端子の数が多いと、ソースドライバＩＣを基板に圧着する際に、ソースドライバＩＣに加える力が大きくなり、ソースドライバＩＣが破損してしまうという問題がある。そのため、図３に示す構成にすることで、ソースドライバＩＣの破損を防ぐことができる。

＜画素アレイ＞
図４は、表示ユニット６０の構成例を示すブロック図である。

画素アレイ６１は、複数の画素１０（１，１）乃至画素１０（ｍ，ｎ）と、ソース線ＳＬ（１）乃至ソース線ＳＬ（ｍ）と、ゲート線ＧＬ（１）乃至ゲート線ＧＬ（ｎ）を有する。ここで、ｍおよびｎは１以上の整数であり、ｉは１以上ｍ以下の整数であり、ｊは１以上ｎ以下の整数である。なお、図４において、電源線や容量を形成するための定電位線等は省略している。

ゲートドライバ６２、６３は、ゲート線ＧＬ（１）乃至ゲート線ＧＬ（ｎ）を介して画素アレイ６１と電気的に接続され、ソースドライバＩＣ６４は、ソース線ＳＬ（１）乃至ソース線ＳＬ（ｍ）を介して画素アレイ６１と電気的に接続される。

また、矢印Ｃ１で示す方向に配設される一群の画素１０（ｉ，１）乃至画素１０（ｉ，ｎ）は、ソース線ＳＬ（ｉ）と電気的に接続され、矢印Ｒ１で示す方向に配設される一群の画素１０（１，ｊ）乃至画素１０（ｍ，ｊ）は、ゲート線ＧＬ（ｊ）と電気的に接続される。

ゲートドライバ６２、６３は、ゲート線ＧＬ（ｊ）を駆動し、画素１０（１，ｊ）乃至画素１０（ｍ，ｊ）を選択する。ソースドライバＩＣ６４は、ソース線ＳＬ（１）乃至ソース線ＳＬ（ｍ）を介して、アプリケーションプロセッサ８０から供給された画像データのデータ信号を、画素１０（１，ｊ）乃至画素１０（ｍ，ｊ）に供給する。この動作を、ゲート線ＧＬ（１）からゲート線ＧＬ（ｎ）まで繰り返すことで、表示ユニット６０は、画素アレイ６１に画像を表示することができる。

なお、画素１０には、液晶素子、電子ペーパー、有機ＥＬ（Ｅｌｅｃｔｒｏ Ｌｕｍｉｎｅｓｃｅｎｔ）素子、ＱＬＥＤ（Ｑｕａｎｔｕｍ−ｄｏｔ Ｌｉｇｈｔ Ｅｍｉｔｔｉｎｇ Ｄｉｏｄｅ）等、様々な表示素子を適用することができる。

＜ゲートドライバ＞
表示ユニット６０が有するゲートドライバ６２、６３は、表示ユニット６０の表示領域を複数の領域に分割して駆動する機能を有する。すなわち、ゲートドライバ６２、６３は、画素アレイ６１を複数の画素群に分割して駆動する機能を有する。

ゲートドライバ６２、６３は、第１の回路と、第２の回路を有する。第２の回路は、第１乃至第Ｎ（Ｎは２以上の整数）のシフトレジスタを有し、第Ｋ（Ｋは１以上Ｎ以下の整数）のシフトレジスタは、第Ｋの画素群と電気的に接続されるゲート線ＧＬに信号を出力する。

第２の回路において、第Ｋのシフトレジスタのみゲート線ＧＬに信号を出力すること、および、第１乃至第Ｎのシフトレジスタを１つのシフトレジスタとしてゲート線ＧＬに信号を出力することが可能である。第２の回路において、第Ｋのシフトレジスタのみゲート線ＧＬに信号を出力する場合、Ｋの値は、第１の回路が出力する信号に従って決定される。

本実施の形態においては、説明をわかりやすくするため、図４においてｎ＝１０２４、ｍ＝７６８とし、矢印Ｃ１で示す方向に１６の画素群に分割して駆動する例を説明する。また、１６の画素群は均等であり、それぞれ６４×７６８個の画素１０を有する。

ここで、第１の画素群はゲート線ＧＬ（１）乃至ゲート線ＧＬ（６４）と電気的に接続され、第２の画素群はゲート線ＧＬ（６５）乃至ゲート線ＧＬ（１２８）と電気的に接続され、以下同様であり、第１６の画素群はゲート線ＧＬ（９６１）乃至ゲート線ＧＬ（１０２４）と電気的に接続される。

図５は、ゲートドライバ６２、６３に適用可能な、ゲートドライバの構成例を示す回路図である。ゲートドライバ６２、６３は、シフトレジスタ２１を１５個と、シフトレジスタ２２、およびシフトレジスタ２３を有する。ここで、１５個のシフトレジスタ２１とシフトレジスタ２２は、前述の第２の回路に相当し、シフトレジスタ２３は第１の回路に相当する。

ゲートドライバ６２、６３には、スタートパルスＧ＿ＳＰ、クロック信号Ｇ＿ＣＬＫ［１：４］、パルス幅制御信号Ｇ＿ＰＷＣ［１：４］、リセット信号Ｇ＿ＩＮＩ＿ＲＥＳ、選択制御信号Ｇ＿ＳＥＬ、スタートパルスＵ＿ＳＰ、クロック信号Ｕ＿ＣＬＫ［１：２］が入力される。

また、ゲートドライバ６２、６３は、上述したゲート線ＧＬ（１）乃至ゲート線ＧＬ（１０２４）に信号を出力し、ゲート線ＧＬを駆動する。なお、ゲートドライバ６２、６３に入出力される信号はデジタル信号であり、ＨｉｇｈまたはＬｏｗのどちらかの状態をとる。

シフトレジスタ２３には、スタートパルスＵ＿ＳＰ、クロック信号Ｕ＿ＣＬＫ［１：２］、リセット信号Ｇ＿ＩＮＩ＿ＲＥＳが入力される。シフトレジスタ２３は、シフトレジスタ２１およびシフトレジスタ２２に、信号Ｕ［０１］乃至Ｕ［１６］を出力する。

シフトレジスタ２１およびシフトレジスタ２２には、スタートパルスＧ＿ＳＰ、クロック信号Ｇ＿ＣＬＫ［１：４］、パルス幅制御信号Ｇ＿ＰＷＣ［１：４］、リセット信号Ｇ＿ＩＮＩ＿ＲＥＳ、選択制御信号Ｇ＿ＳＥＬ、および、信号Ｕ［０１］乃至Ｕ［１６］が入力される。シフトレジスタ２１およびシフトレジスタ２２は、それぞれ６４本のゲート線ＧＬに電気的に接続され、ゲート線ＧＬを駆動する。

１５個のシフトレジスタ２１とシフトレジスタ２２は、スタートパルスＧ＿ＳＰをトリガーとして、１つのシフトレジスタとして動作することが可能である。すなわち、後述する図１３に示すように、スタートパルスＧ＿ＳＰをトリガーに、ゲート線ＧＬ（１）乃至ゲート線ＧＬ（１０２４）に信号を出力し、ゲート線ＧＬを駆動することができる。

また、１５個のシフトレジスタ２１とシフトレジスタ２２のうち、いずれか１つのシフトレジスタのみゲート線ＧＬに信号を出力することが可能である。この場合、どのシフトレジスタが信号を出力するかは、シフトレジスタ２３が出力する信号Ｕ［０１］乃至Ｕ［１６］に従って決定される。

図６乃至図８は、シフトレジスタの構成例を示す回路図である。図６はシフトレジスタ２１の構成例を、図７はシフトレジスタ２２の構成例を、図８はシフトレジスタ２３の構成例を、それぞれ示している。

図６（Ａ）は、シフトレジスタ２１のシンボルであり、シフトレジスタ２１の入出力の様子を示している。シフトレジスタ２１は、入力端子Ｕ＿ＩＮ、ＳＰ＿ＩＮ、ＣＬＫ＿ＩＮ［１：４］、ＰＷＣ＿ＩＮ［１：４］、ＩＮＩ＿ＲＥＳ＿ＩＮ、ＳＥＬ＿ＩＮ、Ｒ＿ＩＮ［１：２］を有し、出力端子ＳＰ＿ＯＵＴ、ＣＬＫ＿ＯＵＴ［１：４］、ＰＷＣ＿ＯＵＴ［１：４］、ＩＮＩ＿ＲＥＳ＿ＯＵＴ、ＳＥＬ＿ＯＵＴ、Ｒ＿ＯＵＴ［１：２］、および、ＳＲ＿ＯＵＴ［１：６４］を有する。ここで、ＳＲ＿ＯＵＴ［１：６４］からは、６４本のゲート線ＧＬに信号が出力される。

図６（Ｂ）は、シフトレジスタ２１のシンボルに対する回路図である。シフトレジスタ２１は、レジスタ３１と６３個のレジスタ３２を有する。レジスタ３１と６３個のレジスタ３２は、それぞれ、ＣＬＫ＿ＩＮ［１］乃至ＣＬＫ＿ＩＮ［４］のいずれか３つ、ＰＷＣ＿ＩＮ［１］乃至ＰＷＣ＿ＩＮ［４］のいずれか１つ、およびＩＮＩ＿ＲＥＳ＿ＩＮと電気的に接続され、信号が入力される。また、ＳＲ＿ＯＵＴ［１］はレジスタ３１と電気的に接続され、ＳＲ＿ＯＵＴ［２］乃至ＳＲ＿ＯＵＴ［６４］は、それぞれ、６３個のレジスタ３２の１つと、順に電気的に接続される。レジスタ３１は、Ｕ＿ＩＮ、ＳＰ＿ＩＮ、ＳＥＬ＿ＩＮと電気的に接続され、信号が入力される。

図７（Ａ）は、シフトレジスタ２２のシンボルであり、シフトレジスタ２２の入出力の様子を示している。シフトレジスタ２２は、入力端子Ｕ＿ＩＮ、ＳＰ＿ＩＮ、ＣＬＫ＿ＩＮ［１：４］、ＰＷＣ＿ＩＮ［１：４］、ＩＮＩ＿ＲＥＳ＿ＩＮ、ＳＥＬ＿ＩＮを有し、出力端子Ｒ＿ＯＵＴ［１：２］、および、ＳＲ＿ＯＵＴ［１：６４］を有する。

図７（Ｂ）は、シフトレジスタ２２のシンボルに対する回路図である。シフトレジスタ２２は、レジスタ３１と６３個のレジスタ３２、および２個のレジスタ３３を有する。レジスタ３１とレジスタ３２およびレジスタ３３は、それぞれ、ＣＬＫ＿ＩＮ［１］乃至ＣＬＫ＿ＩＮ［４］のいずれか３つ、ＰＷＣ＿ＩＮ［１］乃至ＰＷＣ＿ＩＮ［４］のいずれか１つ、およびＩＮＩ＿ＲＥＳ＿ＩＮと電気的に接続され、信号が入力される。また、ＳＲ＿ＯＵＴ［１］はレジスタ３１と電気的に接続され、ＳＲ＿ＯＵＴ［２］乃至ＳＲ＿ＯＵＴ［６４］は、それぞれ、６３個のレジスタ３２の１つと、順に電気的に接続される。レジスタ３１は、Ｕ＿ＩＮ、ＳＰ＿ＩＮ、ＳＥＬ＿ＩＮと電気的に接続され、信号が入力される。

図８（Ａ）は、シフトレジスタ２３のシンボルであり、シフトレジスタ２３の入出力の様子を示している。シフトレジスタ２３は、入力端子ＳＰ＿ＩＮ、ＣＬＫ＿ＩＮ［１：２］、ＩＮＩ＿ＲＥＳ＿ＩＮを有し、出力端子ＳＲ＿ＯＵＴ［１］乃至ＳＲ＿ＯＵＴ［１６］を有する。

図８（Ｂ）は、シフトレジスタ２３のシンボルに対する回路図である。シフトレジスタ２３は、１６個のレジスタ３５を有する。レジスタ３５は、それぞれ、ＣＬＫ＿ＩＮ［１］またはＣＬＫ＿ＩＮ［２］、およびＩＮＩ＿ＲＥＳ＿ＩＮと電気的に接続され、信号が入力される。また、レジスタ３５は、それぞれ、ＳＲ＿ＯＵＴ［１］乃至ＳＲ＿ＯＵＴ［１６］のいずれかと電気的に接続され、信号を出力する。

図９乃至図１２は、レジスタの構成例を示す回路図である。図９はレジスタ３１の構成例を、図１０はレジスタ３２の構成例を、図１１はレジスタ３３の構成例を、図１２はレジスタ３５の構成例を、それぞれ示している。

図９（Ａ）は、レジスタ３１のシンボルであり、レジスタ３１の入出力の様子を示している。レジスタ３１は、入力端子Ｕ＿ＩＮ、Ｌ＿ＩＮ、ＣＬＫ＿ＩＮ［１］乃至ＣＬＫ＿ＩＮ［３］、ＰＷＣ＿ＩＮ、ＲＥＳ＿ＩＮ、ＳＥＬ＿ＩＮ、Ｒ＿ＩＮを有し、出力端子Ｒ＿ＯＵＴ［１］、Ｒ＿ＯＵＴ［２］を有する。ここで、Ｌ＿ＩＮにはスタートパルスが入力され、Ｒ＿ＩＮには２つ後段のレジスタの出力が入力され、Ｕ＿ＩＮにはシフトレジスタ２３が出力する信号Ｕ［０１］乃至Ｕ［１６］のいずれかが入力される（図５乃至図７、参照）。

図９（Ｂ）は、レジスタ３１のシンボルに対する回路図である。レジスタ３１は、トランジスタＴｒ１乃至トランジスタＴｒ１９と、容量素子Ｃ３を有する。なお、ＶＤＤは高電位電源であり、ＶＳＳは低電位電源である。

図１０（Ａ）は、レジスタ３２のシンボルであり、レジスタ３２の入出力の様子を示している。レジスタ３２は、入力端子Ｌ＿ＩＮ、ＣＬＫ＿ＩＮ［１］乃至ＣＬＫ＿ＩＮ［３］、ＰＷＣ＿ＩＮ、ＲＥＳ＿ＩＮ、Ｒ＿ＩＮを有し、出力端子Ｒ＿ＯＵＴ［１］、Ｒ＿ＯＵＴ［２］を有する。ここで、Ｌ＿ＩＮには前段のレジスタの出力が入力され、Ｒ＿ＩＮには２つ後段のレジスタの出力が入力される（図６および図７、参照）。

図１０（Ｂ）は、レジスタ３２のシンボルに対する回路図である。レジスタ３２は、トランジスタＴｒ２０乃至トランジスタＴｒ３４と、容量素子Ｃ４を有する。なお、ＶＤＤは高電位電源であり、ＶＳＳは低電位電源である。

図１１（Ａ）は、レジスタ３３のシンボルであり、レジスタ３３の入出力の様子を示している。レジスタ３３は、入力端子Ｌ＿ＩＮ、ＣＬＫ＿ＩＮ［１］乃至ＣＬＫ＿ＩＮ［３］、ＰＷＣ＿ＩＮ、ＲＥＳ＿ＩＮを有し、出力端子Ｒ＿ＯＵＴ［１］、Ｒ＿ＯＵＴ［２］を有する。Ｌ＿ＩＮには前段のレジスタの出力が入力される。なお、レジスタ３３は、シフトレジスタ２２の最後の２段に使用されるため、入力端子Ｒ＿ＩＮは有さない（図７参照）。

図１１（Ｂ）は、レジスタ３３のシンボルに対する回路図である。レジスタ３３は、トランジスタＴｒ３５乃至トランジスタＴｒ４８と、容量素子Ｃ５を有する。なお、ＶＤＤは高電位電源であり、ＶＳＳは低電位電源である。

図１２（Ａ）は、レジスタ３５のシンボルであり、レジスタ３５の入出力の様子を示している。レジスタ３５は、入力端子Ｌ＿ＩＮ、ＣＬＫ＿ＩＮ、ＲＥＳ＿ＩＮ、Ｒ＿ＩＮを有し、出力端子Ｒ＿ＯＵＴを有する。ここで、Ｌ＿ＩＮには前段のレジスタの出力またはスタートパルスが入力され、Ｒ＿ＩＮには後段のレジスタの出力が入力される（図８参照）。

図１２（Ｂ）は、レジスタ３５のシンボルに対する回路図である。レジスタ３５は、トランジスタＴｒ４９乃至トランジスタＴｒ５８と、容量素子Ｃ６を有する。なお、ＶＤＤは高電位電源であり、ＶＳＳは低電位電源である。

なお、トランジスタＴｒ１乃至トランジスタＴｒ５８はＯＳトランジスタを用いることが好ましい。トランジスタＴｒ１乃至トランジスタＴｒ５８は、図９乃至図１２ではシングルゲートトランジスタとして図示したが、バックゲートを有するデュアルゲートトランジスタでもよい。トランジスタＴｒ１乃至トランジスタＴｒ５８がＯＳトランジスタであることで、トランジスタのオフ電流が低くなり、ゲートドライバの消費電流を低減することができる。

＜タイミングチャート＞
図１３乃至図１６は、ゲートドライバ６２、６３の動作に関するタイミングチャートである。

なお、表示ユニット６０は、表示画像を書き換える動作について、３つの動作モードを有する。第１の動作モードは表示領域の全領域を書き換え（以下、「通常駆動」と呼ぶ）、第２の動作モードは表示領域の一部領域を書き換え（以下、「部分ＩＤＳ駆動」と呼ぶ）、第３の動作モードは表示領域の全領域を書き換えない（以下、「ＩＤＳ駆動」と呼ぶ）動作モードである。３つの動作モードについての詳細は、後述する。

図１３は、通常駆動におけるタイミングチャートであり、ゲートドライバ６２、６３に入力されるスタートパルスＧ＿ＳＰ、クロック信号Ｇ＿ＣＬＫ［１］乃至Ｇ＿ＣＬＫ［４］、パルス幅制御信号Ｇ＿ＰＷＣ［１］乃至Ｇ＿ＰＷＣ［４］と、ゲートドライバ６２、６３が信号を出力するゲート線ＧＬ（１）乃至ゲート線ＧＬ（１０２４）の関係を示している。

図１３において、ゲートドライバ６２、６３は、スタートパルスＧ＿ＳＰをトリガーとして、クロック信号Ｇ＿ＣＬＫ［１］乃至Ｇ＿ＣＬＫ［４］に従い、ゲート線ＧＬ（１）乃至ゲート線ＧＬ（１０２４）に順に信号を出力する。ゲートドライバ６２、６３が、ゲート線ＧＬ（１）乃至ゲート線ＧＬ（１０２４）に順に信号を出力することで、表示ユニット６０は、表示領域の全領域を書き換えることができる（図１３中、「書き換え期間」と表記）。

なお、ゲートドライバ６２、６３は、ゲート線ＧＬ（１）乃至ゲート線ＧＬ（１０２４）の駆動を終えると、動作を休止する。ゲートドライバ６２、６３が動作を休止している期間は、ノイズが少なく、タッチセンサユニット７０がタッチを検出する期間として好適である。この期間に、タッチセンサユニット７０がタッチを検出する動作を行うことで、タッチセンサユニット７０は、精度の高い検出動作を行うことができる（図１３中、「検出期間」と表記）。

このように、通常駆動においては、１フレームの中で、ゲートドライバ６２、６３が表示ユニット６０の全表示領域を書き換える動作と、タッチセンサユニット７０によるタッチを検出する動作が行われており、この動作を繰り返すことで、動画等を表示しながら精度の高い検出動作を行うことができる。

図１４乃至図１６は、部分ＩＤＳ駆動におけるタイミングチャートである。部分ＩＤＳ駆動では、１５個のシフトレジスタ２１とシフトレジスタ２２のうち、いずれか１つのシフトレジスタのみゲート線ＧＬに信号を出力することが可能である。この場合、どのシフトレジスタが信号を出力するかは、シフトレジスタ２３が出力する信号Ｕ［０１］乃至Ｕ［１６］に従って決定される。

図１４および図１５は、スタートパルスＵ＿ＳＰ、クロック信号Ｕ＿ＣＬＫ［１］およびＵ＿ＣＬＫ［２］、リセット信号Ｇ＿ＩＮＩ＿ＲＥＳと、シフトレジスタ２３が出力する信号Ｕ［０１］乃至Ｕ［１６］の関係を示している。さらに、図１４は、一部領域として第２の画素群（ゲート線ＧＬ（６５）乃至ゲート線ＧＬ（１２８）と電気的に接続されている）を書き換える場合、図１５は、第９の画素群（ゲート線ＧＬ（５１３）乃至ゲート線ＧＬ（５７６）と電気的に接続されている）を書き換える場合のタイミングチャートである。

図１４においては、シフトレジスタ２３は、スタートパルスＵ＿ＳＰをトリガーとして、クロック信号Ｕ＿ＣＬＫ［１］およびＵ＿ＣＬＫ［２］に従い動作を開始するが、信号Ｕ［０２］としてＨｉｇｈの信号を出力したタイミングで、クロック信号Ｕ＿ＣＬＫ［１］およびＵ＿ＣＬＫ［２］は停止する。クロック信号Ｕ＿ＣＬＫ［１］およびＵ＿ＣＬＫ［２］が停止することで、シフトレジスタ２３は、信号Ｕ［０２］をＨｉｇｈの状態に保持している。

図１５においては、シフトレジスタ２３は、スタートパルスＵ＿ＳＰをトリガーとして、クロック信号Ｕ＿ＣＬＫ［１］およびＵ＿ＣＬＫ［２］に従い、信号Ｕ［０１］乃至信号Ｕ［０８］を順に出力するが、信号Ｕ［０９］としてＨｉｇｈの信号を出力したタイミングで、クロック信号Ｕ＿ＣＬＫ［１］およびＵ＿ＣＬＫ［２］は停止する。クロック信号Ｕ＿ＣＬＫ［１］およびＵ＿ＣＬＫ［２］が停止することで、シフトレジスタ２３は、信号Ｕ［０９］をＨｉｇｈの状態に保持している。

図１６は、第２の画素群を書き換える場合であり、信号Ｕ［０２］、選択制御信号Ｇ＿ＳＥＬ、クロック信号Ｇ＿ＣＬＫ［１］乃至Ｇ＿ＣＬＫ［４］、パルス幅制御信号Ｇ＿ＰＷＣ［１］乃至Ｇ＿ＰＷＣ［４］と、ゲート線ＧＬ（６４）乃至ゲート線ＧＬ（１２９）の関係を示している。

信号Ｕ［０２］は、図１４におけるシフトレジスタ２３の動作により、Ｈｉｇｈの状態を保持している。そこへ、選択制御信号Ｇ＿ＳＥＬに信号が入力されると、シフトレジスタ２１およびシフトレジスタ２２のうち、信号Ｕ［０２］が入力されるシフトレジスタへ、スタートパルスが入力されたのと、同じ状態とすることができる。すなわち、ゲート線ＧＬ（６５）乃至ゲート線ＧＬ（１２８）に電気的に接続されたシフトレジスタ２１が、動作を開始する。

ゲート線ＧＬ（６５）乃至ゲート線ＧＬ（１２８）に電気的に接続されたシフトレジスタ２１は、選択制御信号Ｇ＿ＳＥＬをトリガーとして、クロック信号Ｇ＿ＣＬＫ［１］乃至Ｇ＿ＣＬＫ［４］に従い、ゲート線ＧＬ（６５）乃至ゲート線ＧＬ（１２８）に順に信号を出力する。ゲート線ＧＬ（６５）乃至ゲート線ＧＬ（１２８）に順に信号を出力することで、表示ユニット６０は、第２の画素群を書き換えることができる。

なお、シフトレジスタ２１が有するレジスタ３２は、入力端子Ｒ＿ＩＮに２つ後段のレジスタの出力が入力されるため、図１６において、ゲート線ＧＬ（１２９）乃至ゲート線ＧＬ（１９２）に電気的に接続されたシフトレジスタ２１が有する最初の２つのレジスタが、動作を行うためのクロック信号Ｇ＿ＣＬＫ［１］乃至Ｇ＿ＣＬＫ［４］も入力する必要がある。前記クロック信号Ｇ＿ＣＬＫ［１］乃至Ｇ＿ＣＬＫ［４］が入力されることによって、ゲート線ＧＬ（１２９）乃至ゲート線ＧＬ（１９２）に電気的に接続されたシフトレジスタ２１も一部動作を行うが、パルス幅制御信号Ｇ＿ＰＷＣ［１］乃至Ｇ＿ＰＷＣ［４］をＬｏｗの状態に保持することで、ゲート線ＧＬ（１２９）乃至ゲート線ＧＬ（１９２）に信号を出力することはない。

第９の画素群を書き換える場合も、シフトレジスタ２１の動作は同様のため、説明を省略する。なお、図１４および図１５に示すシフトレジスタ２３が動作する期間を「期間Ｆａ」とし、図１６に示すシフトレジスタ２１またはシフトレジスタ２２が動作する期間を「期間Ｆｂ」とすると、期間Ｆａで一部領域を選択し、選択した領域を期間Ｆｂで書き換えることで、表示領域の一部領域を書き換えることができる。また、シフトレジスタ２３が有するレジスタ３５は１６個であり、シフトレジスタ２１やシフトレジスタ２２が有するレジスタの個数よりも少ないため、期間Ｆａは期間Ｆｂより短く、シフトレジスタ２３を配置するためのレイアウト面積も小さくすることができる。

＜＜動作モード＞＞
次に、前述した、表示ユニット６０が有する３つの動作モードと、タッチセンサユニット７０がタッチを検出する動作（検出動作）との関係を、図１７および図１８を用いて説明する。

図１７は、表示ユニットとタッチセンサユニットの動作の関係を示す図であり、図１８は、表示装置１００を、タブレット型情報端末９０に適用した例である。タブレット型情報端末９０は、入力領域を兼ねる表示領域９１を有する。表示領域９１には、本発明の一形態である表示装置１００が適用されている。

＜通常駆動＞
図１７（Ａ）および図１８（Ａ）は、通常駆動の場合を示している。通常駆動は、全表示領域を使った動画表示など、表示領域の全領域を書き換える必要がある場合に適用される。図１８（Ａ）は、動画表示の例として、タブレット型情報端末９０が、サッカーの試合を表示している例を示している。

図１７（Ａ）において、表示ユニット６０が表示画像を書き換える期間、タッチセンサユニット７０は検出動作を休止している。これは、ゲート線ＧＬ（１）乃至ゲート線ＧＬ（１０２４）が駆動されることによるノイズ、ソース線ＳＬ（１）乃至ソース線ＳＬ（７６８）にデータ信号が供給されることによるノイズ、ゲートドライバ６２、６３が動作することによるノイズ等があり、タッチセンサユニット７０が検出動作を行うタイミングとしては好適でないためである。

表示ユニット６０が表示画像を書き換え終えると、表示ユニット６０は動作を休止し、タッチセンサユニット７０は検出動作を行う。表示ユニット６０が動作を休止している期間は前述のノイズが少なく、タッチセンサユニット７０は、精度の高い検出動作を行うことができる。このように、１フレームの中で、表示ユニット６０が行う表示画像の書き換え動作と、タッチセンサユニット７０が行う検出動作を行い、この動作を繰り返すことで、動画等を表示しながら精度の高い検出動作を行うことができる。

なお、図１７（Ａ）においては、表示ユニット６０が表示画像を書き換える期間（タッチセンサユニット７０は検出動作を休止）と、表示ユニット６０が動作を休止する期間（タッチセンサユニット７０は検出動作を行う）を示しているが、これ以外の期間があってもよい。例えば、ソースドライバＩＣ６４が動作状態（スタンバイ、アクティブ）を変更する期間や、信号の入出力を行うための同期期間などがある。

＜部分ＩＤＳ駆動＞
図１７（Ｂ）および図１８（Ｂ）は、部分ＩＤＳ駆動の場合を示している。部分ＩＤＳ駆動は、表示領域の一部で動画を表示する場合など、表示領域の一部領域を書き換える必要がある場合に適用される。

図１８（Ｂ）は、タブレット型情報端末９０の使用者が、スタイラスを使ってマーカーを書き込み、特定の文字を強調している例である。この場合、表示画像を書き換える必要があるのは、図中に示されている領域Ａ１のみである。ゲートドライバ６２およびゲートドライバ６３は、領域Ａ１を含む画素群のみ、ゲート線ＧＬを駆動すればよい。

この場合、表示ユニットとタッチセンサユニットの動作の関係は、図１７（Ｂ）に示すように、表示ユニット６０は、書き換えが必要な領域のみ書き換え動作を行う。図１７（Ｂ）では、期間Ｆａで書き換えが必要な領域を選択し、期間Ｆｂで選択した領域の表示画像を書き換えている。ここで、期間Ｆａと期間Ｆｂの組み合わせは、１フレームに１つでもよいし、複数あってもよい。

表示ユニット６０が、書き換えが必要な領域のみ書き換え動作を行うことで、タッチセンサユニット７０がタッチを検出する動作を行う時間を長くすることができる。このため、１フレームにおける検出動作を複数回行うことができる。例えば、通常駆動の場合、１フレームに１回の検出動作を、部分ＩＤＳ駆動の場合、１フレームに２回とすることができる。このように、部分ＩＤＳ駆動では滑らかな検出動作を行うことができ、手書き入力等に好適である。また、表示画像の書き換え動作を減らすことで、表示ユニット６０の消費電力を低減することができる。

＜ＩＤＳ駆動＞
図１７（Ｃ）および図１８（Ｃ）は、ＩＤＳ駆動の場合を示している。ＩＤＳ駆動は、全表示領域で静止画を表示している場合など、表示領域の全領域を書き換える必要がない場合に適用される。図１８（Ｃ）は、静止画の例として、花のイラストとその解説文（図中、点線で省略）を表示している例を示している。この場合、表示ユニットとタッチセンサユニットの動作の関係は、図１７（Ｃ）に示すように、表示ユニット６０は書き換え動作を休止し、タッチセンサユニット７０は検出動作を行うことができる。

ＩＤＳ駆動および部分ＩＤＳ駆動は、静止画を表示している限り、その領域の表示画像を書き換える必要はないが、実際には、オフ電流が低いトランジスタを用いた画素１０が電荷を保持できる時間、画素１０の表示素子が液晶素子である場合の反転駆動等を考慮する必要がある。

このように、ＩＤＳ駆動は、部分ＩＤＳ駆動と同様に滑らかな検出動作を行うことができる。また、表示ユニット６０の消費電力を低減することができるため、携帯型情報端末に好適である。

また、表示領域に書き換えが必要な領域があるか否かの判断は、アプリケーションプロセッサ８０が表示ユニット６０に現在表示している画像データと、次に表示する画像データの変化量を計算することで行う。画像データに変化がない場合、ＩＤＳ駆動とし、画像データの一部に変化がある場合、部分ＩＤＳ駆動とする。部分ＩＤＳ駆動の場合、アプリケーションプロセッサ８０は、ゲートドライバ６２、６３が駆動する領域を決定し、ゲートドライバ６２、６３に必要な信号を計算する。

＜＜ゲートドライバの変形例＞＞
図５に示すゲートドライバ６２、６３は、シフトレジスタ２１とシフトレジスタ２３に、同じリセット信号Ｇ＿ＩＮＩ＿ＲＥＳが入力されているが、異なるリセット信号を入力してもよい。図１９は、シフトレジスタ２１にリセット信号Ｇ＿ＩＮＩ＿ＲＥＳ、シフトレジスタ２２にリセット信号Ｕ＿ＩＮＩ＿ＲＥＳを入力した場合の、ゲートドライバの構成例を示す回路図である。

シフトレジスタ２１とシフトレジスタ２３に、異なるリセット信号を入力することで、第１の回路と第２の回路の動作を独立して行うことができる。このことは、１フレームに、期間Ｆａと期間Ｆｂの組み合わせが複数ある場合、動作の効率を上げることができる。

図２０は、表示ユニットとタッチセンサユニットの動作の関係を示す図であり、図２０（Ａ）は、図１７（Ｂ）に示す部分ＩＤＳ駆動において、１フレームに期間Ｆａと期間Ｆｂの組み合わせが２つある場合を示している。シフトレジスタ２１とシフトレジスタ２３に同じリセット信号Ｇ＿ＩＮＩ＿ＲＥＳが入力される場合、図２０（Ａ）に示すように、期間Ｆａと期間Ｆｂを順に行う必要があるが、シフトレジスタ２１とシフトレジスタ２３に異なるリセット信号が入力される場合、図２０（Ｂ）に示すように、期間Ｆｂと重なる期間に、期間Ｆａの動作を行うことができる。つまり、２回目の期間Ｆｂまでに、２回目の期間Ｆａが終了していればよいため、２回目の期間Ｆａは、１回目の期間Ｆｂと重なる期間に行うことができる。

このことは、定常的に書き換えが必要な動作に利用することができる。例えば、定常的に書き換えが必要な動作として、画素１０が電荷を保持できる時間を考慮した、リフレッシュ動作がある。ここで、画素１０が電荷を保持できる時間が１秒であり、１秒間に６０フレームを有する表示ユニットを考える。この場合、１秒間に表示領域の全領域をリフレッシュできればよいため、１フレームあたり１つの画素群をリフレッシュしてもよい。この様子を、図２１に示す。

図２１は、部分ＩＤＳ駆動の場合の、表示ユニットの動作を示す図である。

図２１は、フレーム１乃至フレーム６０における、表示ユニット６０の動作を示している。ここで、ＲＦ１乃至ＲＦ１６は１つの画素群をリフレッシュする期間、ＤＲは表示領域の一部領域を書き換える期間、ＲＳは表示ユニットの休止期間（タッチセンサユニットの検出期間）である。表示ユニット６０は、１６の画素群を有するため、１６フレームを使用して表示領域の全領域をリフレッシュする。

フレーム１乃至フレーム１６においては、リフレッシュ動作と一部領域を書き換えるため、ＲＦ１乃至ＲＦ１６のいずれかと、ＤＲが設けられている。ＲＦ１乃至ＲＦ１６とＤＲは、それぞれ、期間Ｆａと期間Ｆｂを有するが、ＤＲが有する期間Ｆａは、ＲＦ１乃至ＲＦ１６が有する期間Ｆｂと重なる期間に行われる。そのため、ＤＲの期間の一部は、ＲＦ１乃至ＲＦ１６のいずれかと重なっている。

フレーム１７乃至フレーム６０においては、リフレッシュ動作がなく、ＢＲはブランク期間を表している。ＢＲは休止期間ＲＳに併合してもよい。また、フレーム１７乃至フレーム６０におけるＤＲは、期間Ｆａと期間Ｆｂを足し合わせたものである。

このように、定常的に必要な動作を、各フレームに割り当てておくことで、部分ＩＤＳ駆動における動作を効率的に行うことができる。

以上のように、表示装置１００は、表示ユニット６０が表示画像を書き換える動作と、タッチセンサユニット７０がタッチを検出する動作とを、異なるタイミングで行うことで精度の高い検出動作を行うことができる。また、表示ユニット６０は、書き換えが必要な領域のみ表示画像を書き換える動作を行うことで、表示ユニット６０の消費電力を低減し、タッチセンサユニット７０は滑らかな検出動作を行うことができる。表示ユニット６０による、書き換えが必要な領域のみ表示画像を書き換える動作は、本実施の形態で例示したゲートドライバ６２、６３を適用することで、少ない信号数で実現することができる。

本実施の形態は、他の実施の形態と適宜組み合わせて実施することができる。

（実施の形態２）
本実施の形態では、上記実施の形態に記載のタッチセンサユニット７０の構成例について、図２２および図２３を用いて説明を行う。

タッチセンサユニット７０のより具体的な構成例について、図２２および図２３を用いて説明を行う。

図２２（Ａ）はタッチセンサユニット７０の上面図である。図２２（Ｂ）および図２２（Ｃ）は、図２２（Ａ）の一部を説明する投影図である。

図２３（Ａ）は、制御線および検知信号線の隣接部の上面図である。図２３（Ｂ）は、隣接部に生じる電界を模式的に説明する投影図である。

タッチセンサユニット７０はセンサアレイ７１を有する。センサアレイ７１は、配線ＣＬ（ｇ）、配線ＭＬ（ｈ）および導電膜を備える（図２２（Ａ）参照）。なお、ｇ及びｈは２以上の整数である。

例えば、複数の領域に分割された導電膜をセンサアレイ７１に用いることができる（図２２（Ａ）参照）。これにより、同一の電位または異なる電位を、複数の領域のそれぞれに供給することができる。

具体的には、配線ＣＬ（ｇ）に用いることができる導電膜と、配線ＭＬ（ｈ）に用いることができる導電膜と、に分割された導電膜をセンサアレイ７１に用いることができる。また、複数の領域に分割された導電膜のそれぞれに、例えば、櫛歯状の形状を備える導電膜を用いることができる（図２３、電極ＣＥ（１）、電極ＭＥ（１）および電極ＭＥ（２）参照）。これにより、分割された導電膜を検知素子の電極に用いることができる。

例えば、配線ＣＬ（１）に用いることができる導電膜と、配線ＭＬ（１）に用いることができる導電膜と、配線ＭＬ（２）に用いることができる導電膜と、に分割された導電膜は、隣接部Ｘ０において互いに隣接する（図２２（Ａ）、図２２（Ｃ）、または図２３参照）。

検知素子４７５（ｇ，ｈ）は、配線ＣＬ（ｇ）および配線ＭＬ（ｈ）と電気的に接続される（図２２（Ａ）参照）。

配線ＣＬ（ｇ）は信号Ｔｘを供給する機能を備え、配線ＭＬ（ｈ）は、信号Ｒｘを供給される機能を備える。

配線ＭＬ（ｈ）は、導電膜ＢＲ（ｇ，ｈ）を含む（図２２（Ｂ）参照）。導電膜ＢＲ（ｇ，ｈ）は、配線ＣＬ（ｇ）と重なる領域を備える。

なお、検知素子４７５（ｇ，ｈ）は絶縁膜を備える。絶縁膜は、配線ＭＬ（ｈ）および導電膜ＢＲ（ｇ，ｈ）の間に挟まれる領域を備える。これにより、配線ＭＬ（ｈ）および導電膜ＢＲ（ｇ，ｈ）の短絡を防止することができる。

電極ＣＥ（１）は、配線ＣＬ（１）に電気的に接続され、電極ＭＥ（１）は、配線ＭＬ（１）に電気的に接続される（図２３参照）。

同様に、電極ＣＥ（ｇ）は、配線ＣＬ（ｇ）に電気的に接続され、電極ＭＥ（ｈ）は、配線ＭＬ（ｈ）に電気的に接続される。

検知素子４７５（１、１）は、電極ＣＥ（１）と電極ＭＥ（１）の間に形成される容量値の変化を読み取ることで、タッチを検出する（図２２及び図２３参照）。

同様に、検知素子４７５（ｇ、ｈ）は、電極ＣＥ（ｇ）と電極ＭＥ（ｈ）の間に形成される容量値の変化を読み取ることで、タッチを検出する。

同一の工程で形成することができる導電膜を、配線ＣＬ（１）および電極ＣＥ（１）に用いることができる。同一の工程で形成することができる導電膜を、配線ＭＬ（１）および電極ＭＥ（１）に用いることができる（図２３参照）。

同様に、同一の工程で形成することができる導電膜を、配線ＣＬ（ｇ）および電極ＣＥ（ｇ）に用いることができる。同一の工程で形成することができる導電膜を、配線ＭＬ（ｈ）および電極ＭＥ（ｈ）に用いることができる。

例えば、透光性を備える導電膜を、電極ＣＥ（ｇ）および電極ＭＥ（ｈ）に用いることができる。または、画素と重なる領域に開口部や櫛歯状の形状を備える導電膜を、電極ＣＥ（ｇ）および電極ＭＥ（ｈ）に用いることができる。これにより、表示パネルの表示を遮ることなく、表示パネルと重なる領域に近接するものを検知することができる。

なお、本実施の形態は、本明細書で示す他の実施の形態と適宜組み合わせることができる。

（実施の形態３）
本実施の形態では、上記実施の形態に記載のソースドライバＩＣ６４の構成例について、図２４を用いて説明を行う。

図２４（Ａ）および図２４（Ｂ）は、ソースドライバＩＣ６４の構成例を示すブロック図である。図２４（Ａ）および図２４（Ｂ）に示すソースドライバＩＣ６４は、反射型素子と発光素子を有するハイブリッド型素子を画素１０に用いた場合のブロック図である。

図２４（Ａ）に示すソースドライバＩＣ６４は、制御回路８０１と、ドライバ８０２と、フレームメモリ８０３と、フレームメモリ８０４と、ゲートドライバ信号生成回路８０６と、ゲートドライバ信号生成回路８０７と、を有する。

制御回路８０１は、アプリケーションプロセッサ８０から信号を受け取り、ソースドライバＩＣ６４に含まれる各種回路へ信号を供給する機能を有する。なお、制御回路８０１が、アプリケーションプロセッサ８０から受け取る信号のインターフェース規格として、ＭＩＰＩ（Ｍｏｂｉｌｅ Ｉｎｄｕｓｔｒｙ Ｐｒｏｃｅｓｓｏｒ Ｉｎｔｅｒｆａｃｅ）、ＳＰＩ（Ｓｅｒｉａｌ Ｐｅｒｉｐｈｅｒａｌ Ｉｎｔｅｒｆａｃｅ）などが挙げられる。

ドライバ８０２は、画素アレイ６１へ画像信号を供給する機能を有する。

フレームメモリ８０３は、画像信号を一時的に保存する機能を有する。

ゲートドライバ信号生成回路８０６はゲートドライバ６２へ信号を供給し、ゲートドライバ信号生成回路８０７はゲートドライバ６３へ信号を供給する機能を有する。

ゲートドライバ信号生成回路８０６またはゲートドライバ信号生成回路８０７の一方は、画素１０が有する反射型素子を駆動するための信号を生成し、ゲートドライバ信号生成回路８０６またはゲートドライバ信号生成回路８０７の他方は、画素１０が有する発光素子を駆動するための信号を生成する機能を有する。

ソースドライバＩＣ６４は、図１に示すタッチセンサＩＣ７２としての機能を含んでいてもよい。その場合のブロック図を図２４（Ｂ）に示す。

図２４（Ｂ）に示すソースドライバＩＣ６４は、図２４（Ａ）のブロック図に、図２に示す駆動回路４０２と検出回路４０３を加えている。このようにタッチセンサＩＣ７２をソースドライバＩＣ６４に含めることで、表示装置の製造コストを低減することができる。

駆動回路４０２と検出回路４０３を１つのＩＣに含めた場合、これら２つの回路は、互いに離れた位置に配置されることが好ましい。駆動回路４０２が検出回路４０３の近くに配置されると、駆動回路４０２から発生するノイズによって、検出回路４０３の検出感度が低下し、タッチ検出が困難になる場合がある。そのため、駆動回路４０２と検出回路４０３は、ゲートドライバ信号生成回路８０６、ゲートドライバ信号生成回路８０７およびドライバ８０２等の回路を間に介して、配置されることが好ましい。

ここで、ゲートドライバ６２は液晶素子を駆動し、ゲートドライバ６３は発光素子を駆動すると仮定する。すなわち、ゲートドライバ信号生成回路８０６は液晶素子を駆動するための信号を生成し、ゲートドライバ信号生成回路８０７は発光素子を駆動するための信号を生成すると仮定する。このとき、駆動回路４０２はゲートドライバ信号生成回路８０６の近くに配置し、検出回路４０３はゲートドライバ信号生成回路８０７の近くに配置することが好ましい。

一般的に、発光素子の駆動電圧は液晶素子の駆動電圧よりも低い。そのため、ゲートドライバ信号生成回路８０７が出力する電圧の振幅は、ゲートドライバ信号生成回路８０６が出力する電圧の振幅よりも低い。ゲートドライバ信号生成回路８０７から発生するノイズは、ゲートドライバ信号生成回路８０６から発生するノイズよりも小さいと言える。そのため、検出回路４０３は、ゲートドライバ信号生成回路８０６よりも、ゲートドライバ信号生成回路８０７の近くに配置することが好ましい。

なお、本実施の形態は、本明細書で示す他の実施の形態と適宜組み合わせることができる。

（実施の形態４）
本実施の形態では、実施の形態１に示す表示ユニット６０の一例について、図２５乃至図２７を用いて説明を行う。

図２５は、表示ユニット６０の斜視概略図である。表示ユニット６０は、基板９５１上に形成された表示領域９３５と、周辺回路領域９０１と、配線９６５等を有する。図２５では表示ユニット６０にソースドライバＩＣ６４及びＦＰＣ９７２が実装されている例を示している。

周辺回路領域９０１には、表示領域９３５に信号を供給するための回路が含まれる。周辺回路領域９０１に含まれる回路としては、例えば、ゲートドライバ等がある。

配線９６５は、表示領域９３５および周辺回路領域９０１に信号および電力を供給する機能を有する。当該信号及び電力は、ＦＰＣ９７２を介して外部から、またはソースドライバＩＣ６４から配線９６５に入力される。

図２５では、ＣＯＧ方式により、基板９５１にソースドライバＩＣ６４が設けられている例を示す。ソースドライバＩＣ６４は、実施の形態１に示すソースドライバＩＣ６４に相当する。例えば走査線駆動回路または信号線駆動回路などを有するＩＣを適用できる。なお、ソースドライバＩＣ６４は、ＣＯＦ方式等により、ＦＰＣに実装してもよい。

図２５には、表示領域９３５の一部の拡大図を示している。表示領域９３５には、複数の画素１０がマトリクス状に配置されている。

次に、画素１０について、図２６（Ａ１）（Ａ２）（Ｂ）を用いて説明する。

図２６（Ａ１）に、画素１０を表示面側から見たときの上面概略図を示す。図２６（Ａ１）に示す画素１０は、３つの副画素を有する。各副画素には、発光素子９４０（図２６（Ａ１）（Ａ２）には図示しない）、トランジスタ９１０、及びトランジスタ９１２が設けられている。また、図２６（Ａ１）に示す各副画素では、発光素子９４０の発光領域（発光領域９１６Ｒ、発光領域９１６Ｇ、または発光領域９１６Ｂ）を示している。なお、発光素子９４０は、トランジスタ９１０及びトランジスタ９１２側に光を射出する、所謂ボトムエミッション型の発光素子とする。

また、画素１０は、配線９０２、配線９０４、及び配線９０６等を有する。配線９０２は、例えば走査線として機能する。配線９０４は、例えば信号線として機能する。配線９０６は、例えば発光素子に電位を供給する電源線として機能する。また、配線９０２と配線９０４とは、互いに交差する部分を有する。また、配線９０２と配線９０６とは、互いに交差する部分を有する。なお、ここでは、配線９０２と配線９０４、及び配線９０２と配線９０６とが交差する構成について例示したが、これに限定されず、配線９０４と配線９０６とが交差する構成としてもよい。

トランジスタ９１０は、選択トランジスタとして機能する。トランジスタ９１０のゲートは、配線９０２と電気的に接続されている。トランジスタ９１０のソースまたはドレインの一方は、配線９０４と電気的に接続されている。

トランジスタ９１２は、発光素子に流れる電流を制御するトランジスタである。トランジスタ９１２のゲートは、トランジスタ９１０のソースまたはドレインの他方と電気的に接続されている。トランジスタ９１２のソースまたはドレインの一方は配線９０６と電気的に接続され、他方は発光素子９４０の一対の電極の一方と電気的に接続されている。

図２６（Ａ１）では、発光領域９１６Ｒ、発光領域９１６Ｇ、及び発光領域９１６Ｂが、それぞれ縦方向に長い短冊状の形状を有し、横方向にストライプ状に配列している。

ここで、配線９０２、配線９０４、及び配線９０６は遮光性を有する。またこれ以外の層、すなわち、トランジスタ９１０、トランジスタ９１２、トランジスタに接続する配線、コンタクト、容量等を構成する各層には、透光性を有する膜を用いると好適である。図２６（Ａ２）は、図２６（Ａ１）に示す画素１０を、可視光を透過する透過領域１０ｔと、可視光を遮る遮光領域１０ｓと、に分けて明示した例である。このように、透光性を有する膜を用いてトランジスタを作製することで、各配線が設けられる部分以外を透過領域１０ｔとすることができる。また、発光素子の発光領域を、トランジスタ、トランジスタに接続する配線、コンタクト、容量などと重ねることができるため、画素の開口率を高めることができる。

なお、画素の面積に対する透過領域の面積の割合が高いほど、発光素子の光取り出し効率を高めることができる。例えば、画素の面積に対する、透過領域の面積の割合は、１％以上９５％以下、好ましくは１０％以上９０％以下、より好ましくは２０％以上８０％以下とすることができる。特に４０％以上または５０％以上とすることが好ましく、６０％以上８０％以下であるとより好ましい。

また、図２６（Ａ２）に示す一点鎖線Ａ−Ｂの切断面に相当する断面図を図２６（Ｂ）に示す。なお、図２６（Ｂ）では、上面図において図示していない、発光素子９４０、容量素子９１３、及び周辺回路領域９０１などの断面も合わせて図示している。周辺回路領域９０１は、走査線駆動回路部または信号線駆動回路部として用いることができる。また、周辺回路領域９０１は、トランジスタ９１１を有する。

図２６（Ｂ）に示すように、発光素子９４０からの光は、破線の矢印に示す方向に射出される。発光素子９４０の光は、トランジスタ９１０、トランジスタ９１２、及び容量素子９１３等を介して外部に取り出される。したがって、容量素子９１３を構成する膜などについても、透光性を有すると好ましい。容量素子９１３が有する透光性の領域の面積が広いほど、発光素子９４０から射出される光の減衰を抑制することができる。

なお、周辺回路領域９０１においては、トランジスタ９１１については、遮光性であってもよい。周辺回路領域９０１のトランジスタ９１１などを遮光性とすることで、駆動回路部の信頼性や、駆動能力を高めることができる。すなわち、トランジスタ９１１を構成するゲート電極、ソース電極、及びドレイン電極に、遮光性を有する導電膜を用いることが好ましい。またこれらに接続される配線も同様に、遮光性を有する導電膜を用いることが好ましい。

次に、画素１０の別の一例について図２７（Ａ１）（Ａ２）（Ｂ）を用いて説明する。

図２７（Ａ１）に、画素１０の上面概略図を示す。図２７（Ａ１）に示す画素１０は、４つの副画素を有する。図２７（Ａ１）では、画素１０において、副画素が縦に２つ、横に２つ配列している例を示している。各副画素には、透過型の液晶素子９３０（図２７（Ａ１）（Ａ２）には図示しない）及びトランジスタ９１４等が設けられている。図２７（Ａ１）では、画素１０に、配線９０２及び配線９０４が、それぞれ２本ずつ設けられている。図２７（Ａ１）に示す各副画素では、液晶素子の表示領域（表示領域９１８Ｒ、表示領域９１８Ｇ、表示領域９１８Ｂ、及び表示領域９１８Ｗ）を示している。バックライトユニット（ＢＬＵ）から射出される光は、トランジスタ９１４等を介して、液晶素子９３０に入射される。

また、画素１０は、配線９０２及び配線９０４等を有する。配線９０２は、例えば走査線として機能する。配線９０４は、例えば信号線として機能する。配線９０２と配線９０４とは、互いに交差する部分を有する。

トランジスタ９１４は、選択トランジスタとして機能する。トランジスタ９１４のゲートは、配線９０２と電気的に接続されている。トランジスタ９１４のソースまたはドレインの一方は、配線９０４と電気的に接続されており、他方は、液晶素子９３０と電気的に接続されている。

ここで、配線９０２及び配線９０４は遮光性を有する。またこれ以外の層、すなわち、トランジスタ９１４、トランジスタ９１４に接続する配線、コンタクト、容量等を構成する各層には、透光性を有する膜を用いると好適である。図２７（Ａ２）は、図２７（Ａ１）に示す画素１０を、可視光を透過する透過領域１０ｔと、可視光を遮る遮光領域１０ｓと、に分けて明示した例である。このように、透光性を有する膜を用いてトランジスタを作製することで、各配線が設けられる部分以外を透過領域１０ｔとすることができる。液晶素子の透過領域をトランジスタ、トランジスタに接続する配線、コンタクト、容量等と重ねることができるため、画素の開口率を高めることができる。

なお、画素の面積に対する透過領域の面積の割合が高いほど、透過光の光量を増大させることができる。例えば、画素の面積に対する、透過領域の面積の割合は、１％以上９５％以下、好ましくは１０％以上９０％以下、より好ましくは２０％以上８０％以下とすることができる。特に４０％以上または５０％以上とすることが好ましく、６０％以上８０％以下であるとより好ましい。

また、図２７（Ａ２）に示す一点鎖線Ｃ−Ｄの切断面に相当する断面図を図２７（Ｂ）に示す。なお、図２７（Ｂ）では、上面図において図示していない、液晶素子９３０、着色膜９３１、遮光膜９３２、容量素子９１５、周辺回路領域９０１等の断面も合わせて図示している。周辺回路領域９０１は、走査線駆動回路部または信号線駆動回路部として用いることができる。また、周辺回路領域９０１は、トランジスタ９１１を有する。

図２７（Ｂ）に示すように、バックライトユニット（ＢＬＵ）からの光は、破線の矢印に示す方向に射出される。バックライトユニット（ＢＬＵ）の光は、トランジスタ９１４、及び容量素子９１５等を介して外部に取り出される。したがって、トランジスタ９１４、及び容量素子９１５を構成する膜などについても、透光性を有すると好ましい。トランジスタ９１４、容量素子９１５等が有する透光性の領域の面積が広いほど、バックライトユニット（ＢＬＵ）の光を効率良く使用することができる。

なお、図２７（Ｂ）に示すように、バックライトユニット（ＢＬＵ）からの光は、着色膜９３１を介して外部に取り出してもよい。着色膜９３１を介して取り出すことで、所望の色に着色することができる。着色膜９３１としては、赤（Ｒ）、緑（Ｇ）、青（Ｂ）、シアン（Ｃ）、マゼンタ（Ｍ）、黄色（Ｙ）等から選択することができる。

また、図２６及び図２７に示す基板、トランジスタ、配線、容量素子等には、以下に示す材料を用いることができる。

基板９５１は透光性を有することが好ましい。基板９５１として、例えば、バリウムホウケイ酸ガラスやアルミノホウケイ酸ガラスなどのガラス基板、石英基板、サファイア基板などを用いることができる。また、可撓性基板（フレキシブル基板）、貼り合わせフィルム、基材フィルムなどを用いてもよい。

トランジスタが有する半導体膜は、透光性を有する半導体材料を用いて形成することができる。透光性を有する半導体材料としては、金属酸化物、または酸化物半導体等が挙げられる。酸化物半導体は、少なくともインジウムを含むことが好ましい。特にインジウム及び亜鉛を含むことが好ましい。また、それらに加えて、アルミニウム、ガリウム、イットリウム、銅、バナジウム、ベリリウム、ホウ素、シリコン、チタン、鉄、ニッケル、ゲルマニウム、ジルコニウム、モリブデン、ランタン、セリウム、ネオジム、ハフニウム、タンタル、タングステン、またはマグネシウムなどから選ばれた一種、または複数種が含まれていてもよい。

トランジスタが有する導電膜は、透光性を有する導電性材料を用いて形成することができる。透光性を有する導電性材料は、インジウム、亜鉛、錫の中から選ばれた一種、または複数種を含むことが好ましい。具体的には、Ｉｎ酸化物、Ｉｎ−Ｓｎ酸化物（ＩＴＯ：Ｉｎｄｉｕｍ Ｔｉｎ Ｏｘｉｄｅともいう）、Ｉｎ−Ｚｎ酸化物、Ｉｎ−Ｗ酸化物、Ｉｎ−Ｗ−Ｚｎ酸化物、Ｉｎ−Ｔｉ酸化物、Ｉｎ−Ｓｎ−Ｔｉ酸化物、Ｉｎ−Ｓｎ−Ｓｉ酸化物、Ｚｎ酸化物、Ｇａ−Ｚｎ酸化物などが挙げられる。

また、トランジスタが有する導電膜に、不純物元素を含有させる等して低抵抗化させた酸化物半導体を用いてもよい。当該低抵抗化させた酸化物半導体は、酸化物導電体（ＯＣ：Ｏｘｉｄｅ Ｃｏｎｄｕｃｔｏｒ）ということができる。

例えば、酸化物導電体は、酸化物半導体に酸素欠損を形成し、当該酸素欠損に水素を添加することで、伝導帯近傍にドナー準位が形成される。酸化物半導体にドナー準位が形成されることで、酸化物半導体は、導電性が高くなり導電体化する。

なお、酸化物半導体は、エネルギーギャップが大きい（例えば、エネルギーギャップが２．５ｅＶ以上である）ため、可視光に対して透光性を有する。また、酸化物導電体も、可視光に対して酸化物半導体と同程度の透光性を有する。

また、酸化物導電体は、トランジスタが有する半導体膜に含まれる金属元素を一種類以上有することが好ましい。同一の金属元素を有する酸化物半導体を、トランジスタを構成する層のうち２層以上に用いることで、製造装置（例えば、成膜装置、加工装置等）を２以上の工程で共通で用いることが可能となるため、製造コストを抑制することができる。

本実施の形態に示す表示装置が有する画素の構成とすることで、発光素子及びバックライトユニットのいずれか一方または双方から射出される光を効率よく使用することができる。したがって、消費電力が抑制された、優れた表示装置を提供することができる。

本実施の形態は、少なくともその一部を本明細書中に記載する他の実施の形態と適宜組み合わせて実施することができる。

（実施の形態５）
本実施の形態では、上記実施の形態に記載の表示装置を適用することが可能な情報処理装置について、図２８および図２９を参照しながら説明する。

図２８および図２９は、本発明の一態様の情報処理装置の構成を説明する図である。図２８（Ａ）は情報処理装置のブロック図であり、図２８（Ｂ）乃至図２８（Ｅ）は情報処理装置の構成を説明する斜視図である。また、図２９（Ａ）乃至図２９（Ｅ）は情報処理装置の構成を説明する斜視図である。

＜情報処理装置＞
本実施の形態で説明する情報処理装置５２００Ｂは、演算装置５２１０と、入出力装置５２２０とを、有する（図２８（Ａ）参照）。

演算装置５２１０は、操作情報を供給される機能を備え、操作情報に基づいて画像情報を供給する機能を備える。

入出力装置５２２０は、表示部５２３０、入力部５２４０、検知部５２５０、通信部５２９０、操作情報を供給する機能および画像情報を供給される機能を備える。また、入出力装置５２２０は、検知情報を供給する機能、通信情報を供給する機能および通信情報を供給される機能を備える。

入力部５２４０は操作情報を供給する機能を備える。例えば、入力部５２４０は、情報処理装置５２００Ｂの使用者の操作に基づいて操作情報を供給する。

具体的には、キーボード、ハードウェアボタン、ポインティングデバイス、タッチセンサ、音声入力装置、視線入力装置などを、入力部５２４０に用いることができる。

表示部５２３０は表示パネルおよび画像情報を表示する機能を備える。例えば、上記実施の形態に記載の表示装置１００を表示部５２３０に用いることができる。

検知部５２５０は検知情報を供給する機能を備える。例えば、情報処理装置が使用されている周辺の環境を検知して、検知情報として供給する機能を備える。

具体的には、照度センサ、撮像装置、姿勢検出装置、圧力センサ、人感センサなどを検知部５２５０に用いることができる。

通信部５２９０は通信情報を供給される機能および供給する機能を備える。例えば、無線通信または有線通信により、他の電子機器または通信網と接続する機能を備える。具体的には、無線構内通信、電話通信、近距離無線通信などの機能を備える。

《情報処理装置の構成例１》
例えば、円筒状の柱などに沿った外形を表示部５２３０に適用することができる（図２８（Ｂ）参照）。また、使用環境の照度に応じて、表示方法を変更する機能を備える。また、人の存在を検知して、表示内容を変更する機能を備える。これにより、例えば、建物の柱に設置することができる。または、広告または案内等を表示することができる。または、デジタルサイネージ等に用いることができる。

《情報処理装置の構成例２》
例えば、使用者が使用するポインタの軌跡に基づいて画像情報を生成する機能を備える（図２８（Ｃ）参照）。具体的には、対角線の長さが２０インチ以上、好ましくは４０インチ以上、より好ましくは５５インチ以上の表示パネルを用いることができる。または、複数の表示パネルを並べて１つの表示領域に用いることができる。または、複数の表示パネルを並べてマルチスクリーンに用いることができる。これにより、例えば、電子黒板、電子掲示板、電子看板等に用いることができる。

《情報処理装置の構成例３》
例えば、使用環境の照度に応じて、表示方法を変更する機能を備える（図２８（Ｄ）参照）。これにより、例えば、スマートウオッチの消費電力を低減することができる。または、例えば、晴天の屋外等の外光の強い環境においても好適に使用できるように、画像をスマートウオッチに表示することができる。

《情報処理装置の構成例４》
表示部５２３０は、例えば、筐体の側面に沿って緩やかに曲がる曲面を備える（図２８（Ｅ）参照）。または、表示部５２３０は表示パネルを備え、表示パネルは、例えば、前面、側面および上面に表示する機能を備える。これにより、例えば、携帯電話の前面だけでなく、側面および上面に画像情報を表示することができる。

《情報処理装置の構成例５》
例えば、使用環境の照度に応じて、表示方法を変更する機能を備える（図２９（Ａ）参照）。これにより、スマートフォンの消費電力を低減することができる。または、例えば、晴天の屋外等の外光の強い環境においても好適に使用できるように、画像をスマートフォンに表示することができる。

《情報処理装置の構成例６》
例えば、使用環境の照度に応じて、表示方法を変更する機能を備える（図２９（Ｂ）参照）。これにより、晴天の日に屋内に差し込む強い外光が当たっても好適に使用できるように、映像をテレビジョンシステムに表示することができる。

《情報処理装置の構成例７》
例えば、使用環境の照度に応じて、表示方法を変更する機能を備える（図２９（Ｃ）参照）。これにより、例えば、晴天の屋外等の外光の強い環境においても好適に使用できるように、画像をタブレットコンピュータに表示することができる。

《情報処理装置の構成例８》
例えば、使用環境の照度に応じて、表示方法を変更する機能を備える（図２９（Ｄ）参照）。これにより、例えば、晴天の屋外等の外光の強い環境においても好適に閲覧できるように、被写体をデジタルカメラに表示することができる。

《情報処理装置の構成例９》
例えば、使用環境の照度に応じて、表示方法を変更する機能を備える（図２９（Ｅ）参照）。これにより、例えば、晴天の屋外等の外光の強い環境においても好適に使用できるように、画像をパーソナルコンピュータに表示することができる。

なお、本実施の形態は、本明細書で示す他の実施の形態と適宜組み合わせることができる。

例えば、本明細書等において、ＸとＹとが接続されている、と明示的に記載されている場合は、ＸとＹとが電気的に接続されている場合と、ＸとＹとが機能的に接続されている場合と、ＸとＹとが直接接続されている場合とが、本明細書等に開示されているものとする。したがって、所定の接続関係、例えば、図または文章に示された接続関係に限定されず、図または文章に示された接続関係以外のものも、図または文章に記載されているものとする。

ここで、Ｘ、Ｙは、対象物（例えば、装置、素子、回路、配線、電極、端子、導電膜、層、など）であるとする。

ＸとＹとが直接的に接続されている場合の一例としては、ＸとＹとの電気的な接続を可能とする素子（例えば、スイッチ、トランジスタ、容量素子、インダクタ、抵抗素子、ダイオード、表示素子、発光素子、負荷など）が、ＸとＹとの間に接続されていない場合であり、ＸとＹとの電気的な接続を可能とする素子（例えば、スイッチ、トランジスタ、容量素子、インダクタ、抵抗素子、ダイオード、表示素子、発光素子、負荷など）を介さずに、ＸとＹとが、接続されている場合である。

ＸとＹとが電気的に接続されている場合の一例としては、ＸとＹとの電気的な接続を可能とする素子（例えば、スイッチ、トランジスタ、容量素子、インダクタ、抵抗素子、ダイオード、表示素子、発光素子、負荷など）が、ＸとＹとの間に１個以上接続されることが可能である。なお、スイッチは、オンオフが制御される機能を有している。つまり、スイッチは、導通状態（オン状態）、または、非導通状態（オフ状態）になり、電流を流すか流さないかを制御する機能を有している。または、スイッチは、電流を流す経路を選択して切り替える機能を有している。なお、ＸとＹとが電気的に接続されている場合は、ＸとＹとが直接的に接続されている場合を含むものとする。

ＸとＹとが機能的に接続されている場合の一例としては、ＸとＹとの機能的な接続を可能とする回路（例えば、論理回路（インバータ、ＮＡＮＤ回路、ＮＯＲ回路など）、信号変換回路（ＤＡ変換回路、ＡＤ変換回路、ガンマ補正回路など）、電位レベル変換回路（電源回路（昇圧回路、降圧回路など）、信号の電位レベルを変えるレベルシフタ回路など）、電圧源、電流源、切り替え回路、増幅回路（信号振幅または電流量などを大きく出来る回路、オペアンプ、差動増幅回路、ソースフォロワ回路、バッファ回路など）、信号生成回路、記憶回路、制御回路など）が、ＸとＹとの間に１個以上接続されることが可能である。なお、一例として、ＸとＹとの間に別の回路を挟んでいても、Ｘから出力された信号がＹへ伝達される場合は、ＸとＹとは機能的に接続されているものとする。なお、ＸとＹとが機能的に接続されている場合は、ＸとＹとが直接的に接続されている場合と、ＸとＹとが電気的に接続されている場合とを含むものとする。

なお、ＸとＹとが電気的に接続されている、と明示的に記載されている場合は、ＸとＹとが電気的に接続されている場合（つまり、ＸとＹとの間に別の素子又は別の回路を挟んで接続されている場合）と、ＸとＹとが機能的に接続されている場合（つまり、ＸとＹとの間に別の回路を挟んで機能的に接続されている場合）と、ＸとＹとが直接接続されている場合（つまり、ＸとＹとの間に別の素子又は別の回路を挟まずに接続されている場合）とが、本明細書等に開示されているものとする。つまり、電気的に接続されている、と明示的に記載されている場合は、単に、接続されている、とのみ明示的に記載されている場合と同様な内容が、本明細書等に開示されているものとする。

なお、例えば、トランジスタのソース（又は第１の端子など）が、Ｚ１を介して（又は介さず）、Ｘと電気的に接続され、トランジスタのドレイン（又は第２の端子など）が、Ｚ２を介して（又は介さず）、Ｙと電気的に接続されている場合や、トランジスタのソース（又は第１の端子など）が、Ｚ１の一部と直接的に接続され、Ｚ１の別の一部がＸと直接的に接続され、トランジスタのドレイン（又は第２の端子など）が、Ｚ２の一部と直接的に接続され、Ｚ２の別の一部がＹと直接的に接続されている場合では、以下のように表現することが出来る。

例えば、「ＸとＹとトランジスタのソース（又は第１の端子など）とドレイン（又は第２の端子など）とは、互いに電気的に接続されており、Ｘ、トランジスタのソース（又は第１の端子など）、トランジスタのドレイン（又は第２の端子など）、Ｙの順序で電気的に接続されている」と表現することができる。または、「トランジスタのソース（又は第１の端子など）は、Ｘと電気的に接続され、トランジスタのドレイン（又は第２の端子など）はＹと電気的に接続され、Ｘ、トランジスタのソース（又は第１の端子など）、トランジスタのドレイン（又は第２の端子など）、Ｙは、この順序で電気的に接続されている」と表現することができる。または、「Ｘは、トランジスタのソース（又は第１の端子など）とドレイン（又は第２の端子など）とを介して、Ｙと電気的に接続され、Ｘ、トランジスタのソース（又は第１の端子など）、トランジスタのドレイン（又は第２の端子など）、Ｙは、この接続順序で設けられている」と表現することができる。これらの例と同様な表現方法を用いて、回路構成における接続の順序について規定することにより、トランジスタのソース（又は第１の端子など）と、ドレイン（又は第２の端子など）とを、区別して、技術的範囲を決定することができる。

または、別の表現方法として、例えば、「トランジスタのソース（又は第１の端子など）は、少なくとも第１の接続経路を介して、Ｘと電気的に接続され、前記第１の接続経路は、第２の接続経路を有しておらず、前記第２の接続経路は、トランジスタを介した、トランジスタのソース（又は第１の端子など）とトランジスタのドレイン（又は第２の端子など）との間の経路であり、前記第１の接続経路は、Ｚ１を介した経路であり、トランジスタのドレイン（又は第２の端子など）は、少なくとも第３の接続経路を介して、Ｙと電気的に接続され、前記第３の接続経路は、前記第２の接続経路を有しておらず、前記第３の接続経路は、Ｚ２を介した経路である」と表現することができる。または、「トランジスタのソース（又は第１の端子など）は、少なくとも第１の接続経路によって、Ｚ１を介して、Ｘと電気的に接続され、前記第１の接続経路は、第２の接続経路を有しておらず、前記第２の接続経路は、トランジスタを介した接続経路を有し、トランジスタのドレイン（又は第２の端子など）は、少なくとも第３の接続経路によって、Ｚ２を介して、Ｙと電気的に接続され、前記第３の接続経路は、前記第２の接続経路を有していない」と表現することができる。または、「トランジスタのソース（又は第１の端子など）は、少なくとも第１の電気的パスによって、Ｚ１を介して、Ｘと電気的に接続され、前記第１の電気的パスは、第２の電気的パスを有しておらず、前記第２の電気的パスは、トランジスタのソース（又は第１の端子など）からトランジスタのドレイン（又は第２の端子など）への電気的パスであり、トランジスタのドレイン（又は第２の端子など）は、少なくとも第３の電気的パスによって、Ｚ２を介して、Ｙと電気的に接続され、前記第３の電気的パスは、第４の電気的パスを有しておらず、前記第４の電気的パスは、トランジスタのドレイン（又は第２の端子など）からトランジスタのソース（又は第１の端子など）への電気的パスである」と表現することができる。これらの例と同様な表現方法を用いて、回路構成における接続経路について規定することにより、トランジスタのソース（又は第１の端子など）と、ドレイン（又は第２の端子など）とを、区別して、技術的範囲を決定することができる。

なお、これらの表現方法は、一例であり、これらの表現方法に限定されない。ここで、Ｘ、Ｙ、Ｚ１、Ｚ２は、対象物（例えば、装置、素子、回路、配線、電極、端子、導電膜、層、など）であるとする。

なお、回路図上は独立している構成要素同士が電気的に接続しているように図示されている場合であっても、１つの構成要素が、複数の構成要素の機能を併せ持っている場合もある。例えば配線の一部が電極としても機能する場合は、一の導電膜が、配線の機能、及び電極の機能の両方の構成要素の機能を併せ持っている。したがって、本明細書における電気的に接続とは、このような、一の導電膜が、複数の構成要素の機能を併せ持っている場合も、その範疇に含める。

（実施の形態６）
本実施の形態では、上記実施の形態で示したＯＳトランジスタの構成例について説明を行う。

＜ＯＳトランジスタの構成例１＞
まず、トランジスタの構造の一例として、トランジスタ３２００ａについて、図３０（Ａ）（Ｂ）（Ｃ）を用いて説明する。図３０（Ａ）はトランジスタ３２００ａの上面図である。図３０（Ｂ）は、図３０（Ａ）に示す一点鎖線Ｘ１−Ｘ２間における切断面の断面図に相当し、図３０（Ｃ）は、図３０（Ａ）に示す一点鎖線Ｙ１−Ｙ２間における切断面の断面図に相当する。なお、図３０（Ａ）において、煩雑になることを避けるため、トランジスタ３２００ａの構成要素の一部（ゲート絶縁層としての機能を有する絶縁層等）を省略して図示している。なお、以下において、一点鎖線Ｘ１−Ｘ２方向をチャネル長方向、一点鎖線Ｙ１−Ｙ２方向をチャネル幅方向と呼称する場合がある。なお、トランジスタの上面図においては、以降の図面においても図３０と同様に、構成要素の一部を省略して図示する場合がある。

トランジスタ３２００ａは、絶縁層３２２４上の導電層３２２１と、絶縁層３２２４及び導電層３２２１上の絶縁層３２１１と、絶縁層３２１１上の金属酸化物層３２３１と、金属酸化物層３２３１上の導電層３２２２ａと、金属酸化物層３２３１上の導電層３２２２ｂと、金属酸化物層３２３１、導電層３２２２ａ、及び導電層３２２２ｂ上の絶縁層３２１２と、絶縁層３２１２上の導電層３２２３と、絶縁層３２１２及び導電層３２２３上の絶縁層３２１３と、を有する。

また、絶縁層３２１１及び絶縁層３２１２は、開口部３２３５を有する。導電層３２２３は、開口部３２３５を介して、導電層３２２１と電気的に接続される。

ここで、絶縁層３２１１は、トランジスタ３２００ａの第１のゲート絶縁層としての機能を有し、絶縁層３２１２は、トランジスタ３２００ａの第２のゲート絶縁層としての機能を有し、絶縁層３２１３は、トランジスタ３２００ａの保護絶縁層としての機能を有する。また、トランジスタ３２００ａにおいて、導電層３２２１は、第１のゲートとしての機能を有し、導電層３２２２ａは、ソースまたはドレインの一方としての機能を有し、導電層３２２２ｂは、ソースまたはドレインの他方としての機能を有する。また、トランジスタ３２００ａにおいて、導電層３２２３は、第２のゲートとしての機能を有する。

なお、トランジスタ３２００ａは、所謂チャネルエッチ型のトランジスタであり、デュアルゲート構造である。

また、トランジスタ３２００ａは、導電層３２２３を設けない構成にすることもできる。この場合、トランジスタ３２００ａは、所謂チャネルエッチ型のトランジスタであり、ボトムゲート構造である。

図３０（Ｂ）（Ｃ）に示すように、金属酸化物層３２３１は、導電層３２２１、及び導電層３２２３と対向するように位置し、２つのゲートの機能を有する導電層に挟まれている。導電層３２２３のチャネル長方向の長さ、及び導電層３２２３のチャネル幅方向の長さは、金属酸化物層３２３１のチャネル長方向の長さ、及び金属酸化物層３２３１のチャネル幅方向の長さよりもそれぞれ長く、金属酸化物層３２３１の全体は、絶縁層３２１２を介して導電層３２２３に覆われている。

別言すると、導電層３２２１及び導電層３２２３は、絶縁層３２１１及び絶縁層３２１２に設けられる開口部３２３５において接続され、且つ金属酸化物層３２３１の側端部よりも外側に位置する領域を有する。

このような構成を有することで、トランジスタ３２００ａに含まれる金属酸化物層３２３１を、導電層３２２１及び導電層３２２３の電界によって電気的に囲むことができる。トランジスタ３２００ａのように、第１のゲート及び第２のゲートの電界によって、チャネル領域が形成される金属酸化物層を、電気的に囲むトランジスタのデバイス構造をＳｕｒｒｏｕｎｄｅｄ ｃｈａｎｎｅｌ（Ｓ−ｃｈａｎｎｅｌ）構造と呼ぶことができる。

トランジスタ３２００ａは、Ｓ−ｃｈａｎｎｅｌ構造を有するため、第１のゲートの機能を有する導電層３２２１によってチャネルを誘起させるための電界を効果的に金属酸化物層３２３１に印加することができるため、トランジスタ３２００ａの電流駆動能力が向上し、高いオン電流特性を得ることが可能となる。また、オン電流を高くすることが可能であるため、トランジスタ３２００ａを微細化することが可能となる。また、トランジスタ３２００ａは、金属酸化物層３２３１が、第１のゲートの機能を有する導電層３２２１及び第２のゲートの機能を有する導電層３２２３によって囲まれた構造を有するため、トランジスタ３２００ａの機械的強度を高めることができる。

例えば、金属酸化物層３２３１は、Ｉｎと、Ｍ（Ｍは、ガリウム、アルミニウム、シリコン、ホウ素、イットリウム、スズ、銅、バナジウム、ベリリウム、チタン、鉄、ニッケル、ゲルマニウム、ジルコニウム、モリブデン、ランタン、セリウム、ネオジム、ハフニウム、タンタル、タングステン、またはマグネシウム）と、Ｚｎと、を有すると好ましい。

また、金属酸化物層３２３１は、Ｉｎの原子数比がＭの原子数比より多い領域を有すると好ましい。一例としては、金属酸化物層３２３１のＩｎ、Ｍ、及びＺｎの原子数の比を、Ｉｎ：Ｍ：Ｚｎ＝４：２：３近傍とすると好ましい。ここで、近傍とは、Ｉｎが４の場合、Ｍが１．５以上２．５以下であり、且つＺｎが２以上４以下を含む。または、金属酸化物層３２３１のＩｎ、Ｍ、及びＺｎの原子数の比を、Ｉｎ：Ｍ：Ｚｎ＝５：１：６近傍とすると好ましい。

また、金属酸化物層３２３１は、ＣＡＣ−ＯＳであると好適である。金属酸化物層３２３１が、Ｉｎの原子数比がＭの原子数比より多い領域を有し、且つＣＡＣ−ＯＳであることで、トランジスタ３２００ａの電界効果移動度を高くすることができる。なお、ＣＡＣ−ＯＳの詳細については、後述する。

また、ｓ−ｃｈａｎｎｅｌ構造であるトランジスタ３２００ａは電界効果移動度が高く、且つ駆動能力が高いので、トランジスタ３２００ａを駆動回路、代表的にはゲート信号を生成するゲートドライバに用いることで、額縁幅の狭い（狭額縁ともいう）表示装置を提供することができる。また、トランジスタ３２００ａを、表示装置が有する信号線へ信号の供給を行うソースドライバ（とくに、ソースドライバが有するシフトレジスタの出力端子に接続されるデマルチプレクサ）に用いることで、表示装置に接続される配線数が少ない表示装置を提供することができる。

また、トランジスタ３２００ａはそれぞれチャネルエッチ構造のトランジスタであるため、低温ポリシリコンを用いたトランジスタと比較して、作製工程数が少ない。また、トランジスタ３２００ａは、金属酸化物層をチャネル領域に用いているため、低温ポリシリコンを用いたトランジスタのように、レーザ結晶化工程が不要である。これらのため、大面積基板を用いた表示装置であっても、製造コストを低減することが可能である。さらに、ウルトラハイビジョン（「４Ｋ解像度」、「４Ｋ２Ｋ」、「４Ｋ」）、スーパーハイビジョン（「８Ｋ解像度」、「８Ｋ４Ｋ」、「８Ｋ」）のように高解像度であり、且つ大型の表示装置において、トランジスタ３２００ａのように電界効果移動度が高いトランジスタを駆動回路及び表示部に用いることで、短時間での書き込みが可能であり、表示不良を低減することが可能であり好ましい。

また、金属酸化物層３２３１と接する絶縁層３２１１及び絶縁層３２１２は、酸化物絶縁膜であることが好ましく、化学量論的組成よりも過剰に酸素を含有する領域（過剰酸素領域）を有することがより好ましい。別言すると、絶縁層３２１１及び絶縁層３２１２は、酸素を放出することが可能な絶縁膜である。なお、絶縁層３２１１及び絶縁層３２１２に過剰酸素領域を設けるには、例えば、酸素雰囲気下にて絶縁層３２１１及び絶縁層３２１２を形成する、もしくは成膜後の絶縁層３２１１及び絶縁層３２１２を酸素雰囲気下で熱処理すればよい。

金属酸化物層３２３１としては、金属酸化物の一種である酸化物半導体を用いることができる。

金属酸化物層３２３１がＩｎ−Ｍ−Ｚｎ酸化物の場合、Ｉｎ−Ｍ−Ｚｎ酸化物を成膜するために用いるスパッタリングターゲットの金属元素の原子数比は、Ｉｎ＞Ｍを満たすことが好ましい。このようなスパッタリングターゲットの金属元素の原子数比として、Ｉｎ：Ｍ：Ｚｎ＝２：１：３、Ｉｎ：Ｍ：Ｚｎ＝３：１：２、Ｉｎ：Ｍ：Ｚｎ＝４：２：４．１、Ｉｎ：Ｍ：Ｚｎ＝５：１：６、Ｉｎ：Ｍ：Ｚｎ＝５：１：７、Ｉｎ：Ｍ：Ｚｎ＝５：１：８、Ｉｎ：Ｍ：Ｚｎ＝６：１：６、Ｉｎ：Ｍ：Ｚｎ＝５：２：５等が挙げられる。

また、金属酸化物層３２３１が、Ｉｎ−Ｍ−Ｚｎ酸化物で形成される場合、スパッタリングターゲットとしては、多結晶のＩｎ−Ｍ−Ｚｎ酸化物を含むターゲットを用いると好ましい。多結晶のＩｎ−Ｍ−Ｚｎ酸化物を含むターゲットを用いることで、結晶性を有する金属酸化物層３２３１を形成しやすくなる。なお、成膜される金属酸化物層３２３１の原子数比は、上記のスパッタリングターゲットに含まれる金属元素の原子数比のプラスマイナス４０％の変動を含む。例えば、金属酸化物層３２３１に用いるスパッタリングターゲットの組成がＩｎ：Ｇａ：Ｚｎ＝４：２：４．１［原子数比］の場合、成膜される金属酸化物層３２３１の組成は、Ｉｎ：Ｇａ：Ｚｎ＝４：２：３［原子数比］の近傍となる場合がある。

また、金属酸化物層３２３１は、エネルギーギャップが２ｅＶ以上、好ましくは２．５ｅＶ以上である。このように、エネルギーギャップの広い酸化物半導体を用いることで、トランジスタのオフ電流を低減することができる。

また、金属酸化物層３２３１は、非単結晶構造であると好ましい。非単結晶構造は、例えば、ＣＡＡＣ（Ｃ−Ａｘｉｓ Ａｌｉｇｎｅｄ Ｃｒｙｓｔａｌｌｉｎｅ）、多結晶構造、微結晶構造、または非晶質構造を含む。非単結晶構造において、非晶質構造は最も欠陥準位密度が高く、ＣＡＡＣは最も欠陥準位密度が低い。

金属酸化物層３２３１としては、不純物濃度が低く、欠陥準位密度の低い金属酸化物膜を用いることで、優れた電気特性を有するトランジスタを作製することができ好ましい。ここでは、不純物濃度が低く、欠陥準位密度の低い（酸素欠損の少ない）ことを高純度真性または実質的に高純度真性とよぶ。なお、金属酸化物膜中の不純物としては、代表的には水、水素などが挙げられる。本明細書等において、金属酸化物膜中から水及び水素を低減または除去することを、脱水化、脱水素化と表す場合がある。また、金属酸化物膜、または酸化物絶縁膜中に酸素を添加することを、加酸素化と表す場合があり、加酸素化され且つ化学量論的組成よりも過剰の酸素を有する状態を過酸素化状態と表す場合がある。

高純度真性または実質的に高純度真性である金属酸化物膜は、キャリア発生源が少ないため、キャリア密度を低くすることができる。従って、該金属酸化物膜にチャネル領域が形成されるトランジスタは、しきい値電圧がマイナスとなる電気特性（ノーマリーオンともいう）になることが少ない。また、高純度真性または実質的に高純度真性である金属酸化物膜は、欠陥準位密度が低いため、トラップ準位密度も低くなる場合がある。また、高純度真性または実質的に高純度真性である金属酸化物膜は、オフ電流が著しく小さく、チャネル幅が１×１０^６μｍでチャネル長が１０μｍの素子であっても、ソース電極とドレイン電極間の電圧（ドレイン電圧）が１Ｖから１０Ｖの範囲において、オフ電流が、半導体パラメータアナライザの測定限界以下、すなわち１×１０^−１３Ａ以下という特性を得ることができる。

絶縁層３２１３は、水素及び窒素のいずれか一方または双方を有する。または、絶縁層３２１３は、窒素及びシリコンを有する。また、絶縁層３２１３は、酸素、水素、水、アルカリ金属、アルカリ土類金属等のブロッキングできる機能を有する。絶縁層３２１３を設けることで、金属酸化物層３２３１からの酸素の外部への拡散と、絶縁層３２１２に含まれる酸素の外部への拡散と、外部から金属酸化物層３２３１への水素、水等の入り込みを防ぐことができる。

絶縁層３２１３としては、例えば、窒化物絶縁膜を用いることができる。該窒化物絶縁膜としては、窒化シリコン、窒化酸化シリコン、窒化アルミニウム、窒化酸化アルミニウム等がある。

＜ＯＳトランジスタの構成例２＞
次に、トランジスタの構造の一例として、トランジスタ３２００ｂについて、図３１（Ａ）（Ｂ）（Ｃ）を用いて説明する。図３１（Ａ）はトランジスタ３２００ｂの上面図である。図３１（Ｂ）は、図３１（Ａ）に示す一点鎖線Ｘ１−Ｘ２間における切断面の断面図に相当し、図３１（Ｃ）は、図３１（Ａ）に示す一点鎖線Ｙ１−Ｙ２間における切断面の断面図に相当する。

トランジスタ３２００ｂは、金属酸化物層３２３１、導電層３２２２ａ、導電層３２２２ｂ、および絶縁層３２１２が積層構造である点において、トランジスタ３２００ａと異なる。

絶縁層３２１２は、金属酸化物層３２３１、導電層３２２２ａ及び導電層３２２２ｂの上の絶縁層３２１２ａと、絶縁層３２１２ａの上の絶縁層３２１２ｂを有する。絶縁層３２１２は、金属酸化物層３２３１に酸素を供給する機能を有する。すなわち、絶縁層３２１２は、酸素を有する。また、絶縁層３２１２ａは、酸素を透過することのできる絶縁層である。なお、絶縁層３２１２ａは、後に形成する絶縁層３２１２ｂを形成する際の、金属酸化物層３２３１へのダメージ緩和膜としても機能する。

絶縁層３２１２ａとしては、厚さが５ｎｍ以上１５０ｎｍ以下、好ましくは５ｎｍ以上５０ｎｍ以下の酸化シリコン、酸化窒化シリコン等を用いることができる。

また、絶縁層３２１２ａは、欠陥量が少ないことが好ましく、代表的には、ＥＳＲ測定により、シリコンのダングリングボンドに由来するｇ＝２．００１に現れる信号のスピン密度が３×１０^１７ｓｐｉｎｓ／ｃｍ^３以下であることが好ましい。これは、絶縁層３２１２ａに含まれる欠陥密度が多いと、該欠陥に酸素が結合してしまい、絶縁層３２１２ａにおける酸素の透過性が減少してしまう。

なお、絶縁層３２１２ａにおいては、外部から絶縁層３２１２ａに入った酸素が全て絶縁層３２１２ａの外部に移動せず、絶縁層３２１２ａにとどまる酸素もある。また、絶縁層３２１２ａに酸素が入ると共に、絶縁層３２１２ａに含まれる酸素が絶縁層３２１２ａの外部へ移動することで、絶縁層３２１２ａにおいて酸素の移動が生じる場合もある。絶縁層３２１２ａとして酸素を透過することができる酸化物絶縁層を形成すると、絶縁層３２１２ａ上に設けられる、絶縁層３２１２ｂから脱離する酸素を、絶縁層３２１２ａを介して金属酸化物層３２３１に移動させることができる。

また、絶縁層３２１２ａは、窒素酸化物に起因する準位密度が低い酸化物絶縁層を用いて形成することができる。なお、当該窒素酸化物に起因する準位密度は、金属酸化物膜の価電子帯の上端のエネルギー（Ｅｖ＿ｏｓ）と金属酸化物膜の伝導帯の下端のエネルギー（Ｅｃ＿ｏｓ）の間に形成され得る場合がある。上記酸化物絶縁層として、窒素酸化物の放出量が少ない酸化窒化シリコン膜、または窒素酸化物の放出量が少ない酸化窒化アルミニウム膜等を用いることができる。

なお、窒素酸化物の放出量の少ない酸化窒化シリコン膜は、昇温脱離ガス分析法（ＴＤＳ：Ｔｈｅｒｍａｌ Ｄｅｓｏｒｐｔｉｏｎ Ｓｐｅｃｔｒｏｓｃｏｐｙ）において、窒素酸化物の放出量よりアンモニアの放出量が多い膜であり、代表的にはアンモニアの放出量が１×１０^１８／ｃｍ^３以上５×１０^１９／ｃｍ^３以下である。なお、アンモニアの放出量は、膜の表面温度が５０℃以上６５０℃以下、好ましくは５０℃以上５５０℃以下の加熱処理による放出量とする。

窒素酸化物（ＮＯ_ｘ、ｘは０よりも大きく２以下、好ましくは１以上２以下）、代表的にはＮＯ_２またはＮＯは、絶縁層３２１２ａなどに準位を形成する。当該準位は、金属酸化物層３２３１のエネルギーギャップ内に位置する。そのため、窒素酸化物が、絶縁層３２１２ａ及び金属酸化物層３２３１の界面に拡散すると、当該準位が絶縁層３２１２ａ側において電子をトラップする場合がある。この結果、トラップされた電子が、絶縁層３２１２ａ及び金属酸化物層３２３１界面近傍に留まるため、トランジスタのしきい値電圧をプラス方向にシフトさせてしまう。

また、窒素酸化物は、加熱処理においてアンモニア及び酸素と反応する。絶縁層３２１２ａに含まれる窒素酸化物は、加熱処理において、絶縁層３２１２ｂに含まれるアンモニアと反応するため、絶縁層３２１２ａに含まれる窒素酸化物が低減される。このため、絶縁層３２１２ａ及び金属酸化物層３２３１の界面において、電子がトラップされにくい。

絶縁層３２１２ａとして、上記酸化物絶縁層を用いることで、トランジスタのしきい値電圧のシフトを低減することが可能であり、トランジスタの電気特性の変動を低減することができる。

また、上記酸化物絶縁層は、ＳＩＭＳで測定される窒素濃度が６×１０^２０ａｔｏｍｓ／ｃｍ^３以下である。

基板温度が２２０℃以上３５０℃以下であり、シラン及び一酸化二窒素を用いたＰＥＣＶＤ法を用いて、上記酸化物絶縁層を形成することで、緻密であり、且つ硬度の高い膜を形成することができる。

絶縁層３２１２ｂは、化学量論的組成を満たす酸素よりも多くの酸素を含む酸化物絶縁層である。上記の酸化物絶縁層は、加熱により酸素の一部が脱離する。なお、ＴＤＳにおいて、上記の酸化物絶縁層は、酸素の放出量が１．０×１０^１９ａｔｏｍｓ／ｃｍ^３以上、好ましくは３．０×１０^２０ａｔｏｍｓ／ｃｍ^３以上の領域を有する。また、上記の酸素の放出量は、ＴＤＳにおける加熱処理の温度が５０℃以上６５０℃以下、または５０℃以上５５０℃以下の範囲での総量である。また、上記の酸素の放出量は、ＴＤＳにおける酸素原子に換算しての総量である。

絶縁層３２１２ｂとしては、厚さが３０ｎｍ以上５００ｎｍ以下、好ましくは５０ｎｍ以上４００ｎｍ以下の、酸化シリコン、酸化窒化シリコン等を用いることができる。

また、絶縁層３２１２ｂは、欠陥量が少ないことが好ましく、代表的には、ＥＳＲ測定により、シリコンのダングリングボンドに由来するｇ＝２．００１に現れる信号のスピン密度が１．５×１０^１８ｓｐｉｎｓ／ｃｍ^３未満、さらには１×１０^１８ｓｐｉｎｓ／ｃｍ^３以下であることが好ましい。なお、絶縁層３２１２ｂは、絶縁層３２１２ａと比較して金属酸化物層３２３１から離れているため、絶縁層３２１２ａより、欠陥密度が多くともよい。

また、絶縁層３２１２は、同種の材料の絶縁層を用いることができるため、絶縁層３２１２ａと絶縁層３２１２ｂの界面が明確に確認できない場合がある。したがって、本実施の形態においては、絶縁層３２１２ａと絶縁層３２１２ｂの界面は、破線で図示している。なお、本実施の形態においては、絶縁層３２１２ａと絶縁層３２１２ｂの２層構造について説明したが、これに限定されず、例えば、絶縁層３２１２ａの単層構造、あるいは３層以上の積層構造としてもよい。

トランジスタ３２００ｂにおいて、金属酸化物層３２３１は、絶縁層３２１１上の金属酸化物層３２３１＿１と、金属酸化物層３２３１＿１上の金属酸化物層３２３１＿２と、を有する。なお、金属酸化物層３２３１＿１及び金属酸化物層３２３１＿２は、それぞれ同じ元素を有する。例えば、金属酸化物層３２３１＿１及び金属酸化物層３２３１＿２は、上述の金属酸化物層３２３１が有する元素を、それぞれ独立に有することが好ましい。

また、金属酸化物層３２３１＿１及び金属酸化物層３２３１＿２は、それぞれ独立に、Ｉｎの原子数比がＭの原子数比より多い領域を有すると好ましい。一例としては、金属酸化物層３２３１＿１及び金属酸化物層３２３１＿２のＩｎ、Ｍ、及びＺｎの原子数の比を、Ｉｎ：Ｍ：Ｚｎ＝４：２：３近傍とすると好ましい。ここで、近傍とは、Ｉｎが４の場合、Ｍが１．５以上２．５以下であり、且つＺｎが２以上４以下を含む。または、金属酸化物層３２３１＿１及び金属酸化物層３２３１＿２のＩｎ、Ｍ、及びＺｎの原子数の比を、Ｉｎ：Ｍ：Ｚｎ＝５：１：６近傍とすると好ましい。このように、金属酸化物層３２３１＿１及び金属酸化物層３２３１＿２を概略同じ組成とすることで、同じスパッタリングターゲットを用いて形成できるため、製造コストを抑制することが可能である。また、同じスパッタリングターゲットを用いる場合、同一チャンバーにて真空中で連続して金属酸化物層３２３１＿１及び金属酸化物層３２３１＿２を成膜することができるため、金属酸化物層３２３１＿１と金属酸化物層３２３１＿２との界面に不純物が取り込まれるのを抑制することができる。

ここで、金属酸化物層３２３１＿１は、金属酸化物層３２３１＿２よりも結晶性が低い領域を有していてもよい。なお、金属酸化物層３２３１＿１及び金属酸化物層３２３１＿２の結晶性としては、例えば、Ｘ線回折（ＸＲＤ：Ｘ−Ｒａｙ Ｄｉｆｆｒａｃｔｉｏｎ）を用いて分析する、あるいは、透過型電子顕微鏡（ＴＥＭ：Ｔｒａｎｓｍｉｓｓｉｏｎ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ）を用いて分析することで解析できる。

金属酸化物層３２３１＿１の結晶性が低い領域が過剰酸素の拡散経路となり、金属酸化物層３２３１＿１よりも結晶性の高い金属酸化物層３２３１＿２にも過剰酸素を拡散させることができる。このように、結晶構造が異なる金属酸化物層の積層構造とし、結晶性の低い領域を過剰酸素の拡散経路とすることで、信頼性の高いトランジスタを提供することができる。

また、金属酸化物層３２３１＿２が、金属酸化物層３２３１＿１より結晶性が高い領域を有することにより、金属酸化物層３２３１に混入しうる不純物を抑制することができる。特に、金属酸化物層３２３１＿２の結晶性を高めることで、導電層３２２２ａ及び導電層３２２２ｂを加工する際のダメージを抑制することができる。金属酸化物層３２３１の表面、すなわち金属酸化物層３２３１＿２の表面は、導電層３２２２ａ及び導電層３２２２ｂの加工の際のエッチャントまたはエッチングガスに曝される。しかしながら、金属酸化物層３２３１＿２は、結晶性が高い領域を有する場合、結晶性が低い金属酸化物層３２３１＿１と比較してエッチング耐性に優れる。したがって、金属酸化物層３２３１＿２は、エッチングストッパとして機能する。

また、金属酸化物層３２３１＿１は、金属酸化物層３２３１＿２よりも結晶性が低い領域を有することで、キャリア密度が高くなる場合がある。

また、金属酸化物層３２３１＿１のキャリア密度が高くなると、金属酸化物層３２３１＿１の伝導帯に対してフェルミ準位が相対的に高くなる場合がある。これにより、金属酸化物層３２３１＿１の伝導帯の下端が低くなり、金属酸化物層３２３１＿１の伝導帯下端と、ゲート絶縁膜（ここでは、絶縁層３２１１）中に形成されうるトラップ準位とのエネルギー差が大きくなる場合がある。該エネルギー差が大きくなることにより、ゲート絶縁膜中にトラップされる電荷が少なくなり、トランジスタのしきい値電圧の変動を小さくできる場合がある。また、金属酸化物層３２３１＿１のキャリア密度が高くなると、金属酸化物層３２３１の電界効果移動度を高めることができる。

なお、トランジスタ３２００ｂにおいては、金属酸化物層３２３１を２層の積層構造にする例を示したが、これに限定されず、３層以上積層する構成にしてもよい。

トランジスタ３２００ｂが有する導電層３２２２ａは、導電層３２２２ａ＿１と、導電層３２２２ａ＿１上の導電層３２２２ａ＿２と、導電層３２２２ａ＿２上の導電層３２２２ａ＿３と、を有する。また、トランジスタ３２００ｂが有する導電層３２２２ｂは、導電層３２２２ｂ＿１と、導電層３２２２ｂ＿１上の導電層３２２２ｂ＿２と、導電層３２２２ｂ＿２上の導電層３２２２ｂ＿３と、を有する。

例えば、導電層３２２２ａ＿１、導電層３２２２ｂ＿１、導電層３２２２ａ＿３、及び導電層３２２２ｂ＿３としては、チタン、タングステン、タンタル、モリブデン、インジウム、ガリウム、錫、及び亜鉛の中から選ばれるいずれか一つまたは複数を有すると好適である。また、導電層３２２２ａ＿２及び導電層３２２２ｂ＿２としては、銅、アルミニウム、及び銀の中から選ばれるいずれか一つまたは複数を有すると好適である。

より具体的には、導電層３２２２ａ＿１、導電層３２２２ｂ＿１、導電層３２２２ａ＿３、及び導電層３２２２ｂ＿３にＩｎ−Ｓｎ酸化物またはＩｎ−Ｚｎ酸化物を用い、導電層３２２２ａ＿２及び導電層３２２２ｂ＿２に銅を用いることができる。

また、導電層３２２２ａ＿１の端部は、導電層３２２２ａ＿２の端部よりも外側に位置する領域を有し、導電層３２２２ａ＿３は、導電層３２２２ａ＿２の上面及び側面を覆い、且つ導電層３２２２ａ＿１と接する領域を有する。また、導電層３２２２ｂ＿１の端部は、導電層３２２２ｂ＿２の端部よりも外側に位置する領域を有し、導電層３２２２ｂ＿３は、導電層３２２２ｂ＿２の上面及び側面を覆い、且つ導電層３２２２ｂ＿１と接する領域を有する。

上記構成とすることで、導電層３２２２ａ及び導電層３２２２ｂの配線抵抗を低くし、且つ金属酸化物層３２３１への銅の拡散を抑制できるため好適である。

＜ＯＳトランジスタの構成例３＞
次に、トランジスタの構造の一例として、トランジスタ３２００ｃについて、図３２（Ａ）（Ｂ）（Ｃ）を用いて説明する。図３２（Ａ）はトランジスタ３２００ｃの上面図である。図３２（Ｂ）は、図３２（Ａ）に示す一点鎖線Ｘ１−Ｘ２間における切断面の断面図に相当し、図３２（Ｃ）は、図３２（Ａ）に示す一点鎖線Ｙ１−Ｙ２間における切断面の断面図に相当する。

図３２（Ａ）（Ｂ）（Ｃ）に示すトランジスタ３２００ｃは、絶縁層３２２４上の導電層３２２１と、導電層３２２１上の絶縁層３２１１と、絶縁層３２１１上の金属酸化物層３２３１と、金属酸化物層３２３１上の絶縁層３２１２と、絶縁層３２１２上の導電層３２２３と、絶縁層３２１１、金属酸化物層３２３１、及び導電層３２２３上の絶縁層３２１３と、を有する。なお、金属酸化物層３２３１は、導電層３２２３と重なるチャネル領域３２３１ｉと、絶縁層３２１３と接するソース領域３２３１ｓと、絶縁層３２１３と接するドレイン領域３２３１ｄと、を有する。

また、絶縁層３２１３は、窒素または水素を有する。絶縁層３２１３と、ソース領域３２３１ｓ及びドレイン領域３２３１ｄと、が接することで、絶縁層３２１３中の窒素または水素がソース領域３２３１ｓ及びドレイン領域３２３１ｄ中に添加される。ソース領域３２３１ｓ及びドレイン領域３２３１ｄは、窒素または水素が添加されることで、キャリア密度が高くなる。

また、トランジスタ３２００ｃは、絶縁層３２１３上の絶縁層３２１５と、絶縁層３２１３及び絶縁層３２１５に設けられた開口部３２３６ａを介して、ソース領域３２３１ｓに電気的に接続される導電層３２２２ａと、絶縁層３２１３及び絶縁層３２１５に設けられた開口部３２３６ｂを介して、ドレイン領域３２３１ｄに電気的に接続される導電層３２２２ｂと、を有していてもよい。

絶縁層３２１５としては、酸化物絶縁膜を用いることができる。また、絶縁層３２１５としては、酸化物絶縁膜と、窒化物絶縁膜との積層膜を用いることができる。絶縁層３２１５として、例えば酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、酸化アルミニウム、酸化ハフニウム、酸化ガリウムまたはＧａ−Ｚｎ酸化物などを用いればよい。また、絶縁層３２１５としては、外部からの水素、水等のバリア膜として機能する膜であることが好ましい。

絶縁層３２１１は、第１のゲート絶縁膜としての機能を有し、絶縁層３２１２は、第２のゲート絶縁膜としての機能を有する。また、絶縁層３２１３及び絶縁層３２１５は保護絶縁膜としての機能を有する。

また、絶縁層３２１２は、過剰酸素領域を有する。絶縁層３２１２が過剰酸素領域を有することで、金属酸化物層３２３１が有するチャネル領域３２３１ｉ中に過剰酸素を供給することができる。よって、チャネル領域３２３１ｉに形成されうる酸素欠損を過剰酸素により補填することができるため、信頼性の高い半導体装置を提供することができる。

なお、金属酸化物層３２３１中に過剰酸素を供給させるためには、金属酸化物層３２３１の下方に形成される絶縁層３２１１に過剰酸素を供給してもよい。この場合、絶縁層３２１１中に含まれる過剰酸素は、金属酸化物層３２３１が有するソース領域３２３１ｓ、及びドレイン領域３２３１ｄにも供給されうる。ソース領域３２３１ｓ、及びドレイン領域３２３１ｄ中に過剰酸素が供給されると、ソース領域３２３１ｓ、及びドレイン領域３２３１ｄの抵抗が高くなる場合がある。

一方で、金属酸化物層３２３１の上方に形成される絶縁層３２１２に過剰酸素を有する構成とすることで、チャネル領域３２３１ｉにのみ選択的に過剰酸素を供給させることが可能となる。あるいは、チャネル領域３２３１ｉ、ソース領域３２３１ｓ、及びドレイン領域３２３１ｄに過剰酸素を供給させたのち、ソース領域３２３１ｓ及びドレイン領域３２３１ｄのキャリア密度を選択的に高めることで、ソース領域３２３１ｓ、及びドレイン領域３２３１ｄの抵抗が高くなることを抑制することができる。

また、金属酸化物層３２３１が有するソース領域３２３１ｓ及びドレイン領域３２３１ｄは、それぞれ、酸素欠損を形成する元素、または酸素欠損と結合する元素を有すると好ましい。当該酸素欠損を形成する元素、または酸素欠損と結合する元素としては、代表的には水素、ホウ素、炭素、窒素、フッ素、リン、硫黄、塩素、チタン、希ガス等が挙げられる。また、希ガス元素の代表例としては、ヘリウム、ネオン、アルゴン、クリプトン、及びキセノン等がある。上記酸素欠損を形成する元素が、絶縁層３２１３中に１つまたは複数含まれる場合、上記酸素欠損を形成する元素は、絶縁層３２１３からソース領域３２３１ｓ及びドレイン領域３２３１ｄに拡散する。または、上記酸素欠損を形成する元素を、不純物添加処理によりソース領域３２３１ｓ及びドレイン領域３２３１ｄ中に添加してもよい。もしくは、絶縁層３２１３からの拡散と、不純物添加処理の双方により、上記酸素欠損を形成する元素を、ソース領域３２３１ｓ及びドレイン領域３２３１ｄ中に添加してもよい。

不純物元素が酸化物半導体膜に添加されると、酸化物半導体膜中の金属元素と酸素の結合が切断され、酸素欠損が形成される。または、不純物元素が酸化物半導体膜に添加されると、酸化物半導体膜中の金属元素と結合していた酸素が不純物元素と結合し、金属元素から酸素が脱離され、酸素欠損が形成される。これらの結果、酸化物半導体膜においてキャリア密度が増加し、導電性が高くなる。

また、導電層３２２１は、第１のゲート電極としての機能を有し、導電層３２２３は、第２のゲート電極としての機能を有し、導電層３２２２ａは、ソース電極としての機能を有し、導電層３２２２ｂは、ドレイン電極としての機能を有する。

また、図３２（Ｃ）に示すように、絶縁層３２１１及び絶縁層３２１２には開口部３２３７が設けられる。また、導電層３２２１は、開口部３２３７を介して、導電層３２２３と、電気的に接続される。よって、導電層３２２１と導電層３２２３には、同じ電位が与えられる。なお、開口部３２３７を設けずに、導電層３２２１と、導電層３２２３と、に異なる電位を与えてもよい。または、開口部３２３７を設けずに、導電層３２２１を遮光膜として用いてもよい。例えば、導電層３２２１を遮光性の材料により形成することで、チャネル領域３２３１ｉに照射される下方からの光を抑制することができる。

また、図３２（Ｂ）（Ｃ）に示すように、金属酸化物層３２３１は、第１のゲート電極として機能する導電層３２２１と、第２のゲート電極として機能する導電層３２２３のそれぞれと対向するように位置し、２つのゲート電極として機能する導電膜に挟まれている。

また、トランジスタ３２００ｃもトランジスタ３２００ａ及びトランジスタ３２００ｂと同様にＳ−ｃｈａｎｎｅｌ構造をとる。このような構成を有することで、トランジスタ３２００ｃに含まれる金属酸化物層３２３１を、第１のゲート電極として機能する導電層３２２１及び第２のゲート電極として機能する導電層３２２３の電界によって電気的に取り囲むことができる。

トランジスタ３２００ｃは、Ｓ−ｃｈａｎｎｅｌ構造を有するため、導電層３２２１または導電層３２２３によってチャネルを誘起させるための電界を効果的に金属酸化物層３２３１に印加することができるため、トランジスタ３２００ｃの電流駆動能力が向上し、高いオン電流特性を得ることが可能となる。また、オン電流を高くすることが可能であるため、トランジスタ３２００ｃを微細化することが可能となる。また、トランジスタ３２００ｃは、金属酸化物層３２３１が、導電層３２２１、及び導電層３２２３によって取り囲まれた構造を有するため、トランジスタ３２００ｃの機械的強度を高めることができる。

なお、トランジスタ３２００ｃを、導電層３２２３の金属酸化物層３２３１に対する位置、または導電層３２２３の形成方法から、ＴＧＳＡ（Ｔｏｐ Ｇａｔｅ Ｓｅｌｆ Ａｌｉｇｎ）型のＦＥＴと呼称してもよい。

なお、トランジスタ３２００ｃにおいても、トランジスタ３２００ｂと同様に金属酸化物層３２３１を２層以上積層する構成にしてもよい。

また、トランジスタ３２００ｃにおいて、絶縁層３２１２が導電層３２２３と重なる部分にのみ設けられているが、これに限られることなく、絶縁層３２１２が金属酸化物層３２３１を覆う構成にすることもできる。また、導電層３２２１を設けない構成にすることもできる。

本実施の形態は、他の実施の形態などに記載した構成と適宜組み合わせて実施することが可能である。

＜ＣＡＣ−ＯＳの構成＞
以下では、本発明の一態様で開示されるトランジスタに用いることができるＣＡＣ−ＯＳの構成について説明する。

ＣＡＣ−ＯＳとは、例えば、酸化物半導体を構成する元素が、０．５ｎｍ以上１０ｎｍ以下、好ましくは、１ｎｍ以上２ｎｍ以下、またはその近傍のサイズで偏在した材料の一構成である。なお、以下では、酸化物半導体において、一つあるいはそれ以上の金属元素が偏在し、該金属元素を有する領域が、０．５ｎｍ以上１０ｎｍ以下、好ましくは、１ｎｍ以上２ｎｍ以下、またはその近傍のサイズで混合した状態をモザイク状、またはパッチ状ともいう。

なお、酸化物半導体は、少なくともインジウムを含むことが好ましい。特にインジウムおよび亜鉛を含むことが好ましい。また、それらに加えて、アルミニウム、ガリウム、イットリウム、銅、バナジウム、ベリリウム、ホウ素、シリコン、チタン、鉄、ニッケル、ゲルマニウム、ジルコニウム、モリブデン、ランタン、セリウム、ネオジム、ハフニウム、タンタル、タングステン、またはマグネシウムなどから選ばれた一種、または複数種が含まれていてもよい。

例えば、Ｉｎ−Ｇａ−Ｚｎ酸化物におけるＣＡＣ−ＯＳ（ＣＡＣ−ＯＳの中でもＩｎ−Ｇａ−Ｚｎ酸化物を、特にＣＡＣ−ＩＧＺＯと呼称してもよい）とは、インジウム酸化物（以下、ＩｎＯ_Ｘ１（Ｘ１は０よりも大きい実数）とする）、またはインジウム亜鉛酸化物（以下、Ｉｎ_Ｘ２Ｚｎ_Ｙ２Ｏ_Ｚ２（Ｘ２、Ｙ２、およびＺ２は０よりも大きい実数）とする）と、ガリウム酸化物（以下、ＧａＯ_Ｘ３（Ｘ３は０よりも大きい実数）とする）、またはガリウム亜鉛酸化物（以下、Ｇａ_Ｘ４Ｚｎ_Ｙ４Ｏ_Ｚ４（Ｘ４、Ｙ４、およびＺ４は０よりも大きい実数）とする）などと、に材料が分離することでモザイク状となり、モザイク状のＩｎＯ_Ｘ１、またはＩｎ_Ｘ２Ｚｎ_Ｙ２Ｏ_Ｚ２が、膜中に均一に分布した構成（以下、クラウド状ともいう）である。

つまり、ＣＡＣ−ＯＳは、ＧａＯ_Ｘ３が主成分である領域と、Ｉｎ_Ｘ２Ｚｎ_Ｙ２Ｏ_Ｚ２、またはＩｎＯ_Ｘ１が主成分である領域とが、混合している構成を有する複合酸化物半導体である。なお、本明細書において、例えば、第１の領域の元素Ｍに対するＩｎの原子数比が、第２の領域の元素Ｍに対するＩｎの原子数比よりも大きいことを、第１の領域は、第２の領域と比較して、Ｉｎの濃度が高いとする。

なお、ＩＧＺＯは通称であり、Ｉｎ、Ｇａ、Ｚｎ、およびＯによる１つの化合物をいう場合がある。代表例として、ＩｎＧａＯ_３（ＺｎＯ）_ｍ１（ｍ１は自然数）、またはＩｎ_{（１＋ｘ０）}Ｇａ_{（１−ｘ０）}Ｏ_３（ＺｎＯ）_ｍ０（−１≦ｘ０≦１、ｍ０は任意数）で表される結晶性の化合物が挙げられる。

上記結晶性の化合物は、単結晶構造、多結晶構造、またはＣＡＡＣ（Ｃ−Ａｘｉｓ Ａｌｉｇｎｅｄ Ｃｒｙｓｔａｌｌｉｎｅ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ、または、Ｃ−Ａｘｉｓ Ａｌｉｇｎｅｄ ａｎｄ Ａ−Ｂ−ｐｌａｎｅ Ａｎｃｈｏｒｅｄ Ｃｒｙｓｔａｌｌｉｎｅ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）構造を有する。なお、ＣＡＡＣ構造とは、複数のＩＧＺＯのナノ結晶がｃ軸配向を有し、かつａ−ｂ面においては配向せずに連結した結晶構造である。

一方、ＣＡＣ−ＯＳは、酸化物半導体の材料構成に関する。ＣＡＣ−ＯＳとは、Ｉｎ、Ｇａ、Ｚｎ、およびＯを含む材料構成において、一部にＧａを主成分とするナノ粒子状に観察される領域と、一部にＩｎを主成分とするナノ粒子状に観察される領域とが、それぞれモザイク状にランダムに分散している構成をいう。従って、ＣＡＣ−ＯＳにおいて、結晶構造は副次的な要素である。

なお、ＣＡＣ−ＯＳは、組成の異なる二種類以上の膜の積層構造は含まないものとする。例えば、Ｉｎを主成分とする膜と、Ｇａを主成分とする膜との２層からなる構造は、含まない。

なお、ＧａＯ_Ｘ３が主成分である領域と、Ｉｎ_Ｘ２Ｚｎ_Ｙ２Ｏ_Ｚ２、またはＩｎＯ_Ｘ１が主成分である領域とは、明確な境界が観察できない場合がある。

なお、ガリウムの代わりに、アルミニウム、イットリウム、銅、バナジウム、ベリリウム、ホウ素、シリコン、チタン、鉄、ニッケル、ゲルマニウム、ジルコニウム、モリブデン、ランタン、セリウム、ネオジム、ハフニウム、タンタル、タングステン、またはマグネシウムなどから選ばれた一種、または複数種が含まれている場合、ＣＡＣ−ＯＳは、一部に該金属元素を主成分とするナノ粒子状に観察される領域と、一部にＩｎを主成分とするナノ粒子状に観察される領域とが、それぞれモザイク状にランダムに分散している構成をいう。

ＣＡＣ−ＯＳは、例えば基板を意図的に加熱しない条件で、スパッタリング法により形成することができる。また、ＣＡＣ−ＯＳをスパッタリング法で形成する場合、成膜ガスとして、不活性ガス（代表的にはアルゴン）、酸素ガス、及び窒素ガスの中から選ばれたいずれか一つまたは複数を用いればよい。また、成膜時の成膜ガスの総流量に対する酸素ガスの流量比は低いほど好ましく、例えば酸素ガスの流量比を０％以上３０％未満、好ましくは０％以上１０％以下とすることが好ましい。

ＣＡＣ−ＯＳは、Ｘ線回折（ＸＲＤ：Ｘ−ｒａｙ ｄｉｆｆｒａｃｔｉｏｎ）測定法のひとつであるＯｕｔ−ｏｆ−ｐｌａｎｅ法によるθ／２θスキャンを用いて測定したときに、明確なピークが観察されないという特徴を有する。すなわち、Ｘ線回折から、測定領域のａ−ｂ面方向、およびｃ軸方向の配向は見られないことが分かる。

またＣＡＣ−ＯＳは、プローブ径が１ｎｍの電子線（ナノビーム電子線ともいう）を照射することで得られる電子線回折パターンにおいて、リング状に輝度の高い領域と、該リング領域に複数の輝点が観測される。従って、電子線回折パターンから、ＣＡＣ−ＯＳの結晶構造が、平面方向、および断面方向において、配向性を有さないｎｃ（ｎａｎｏ−ｃｒｙｓｔａｌ）構造を有することがわかる。

また例えば、Ｉｎ−Ｇａ−Ｚｎ酸化物におけるＣＡＣ−ＯＳでは、エネルギー分散型Ｘ線分光法（ＥＤＸ：Ｅｎｅｒｇｙ Ｄｉｓｐｅｒｓｉｖｅ Ｘ−ｒａｙ ｓｐｅｃｔｒｏｓｃｏｐｙ）を用いて取得したＥＤＸマッピングにより、ＧａＯ_Ｘ３が主成分である領域と、Ｉｎ_Ｘ２Ｚｎ_Ｙ２Ｏ_Ｚ２、またはＩｎＯ_Ｘ１が主成分である領域とが、偏在し、混合している構造を有することが確認できる。

ＣＡＣ−ＯＳは、金属元素が均一に分布したＩＧＺＯ化合物とは異なる構造であり、ＩＧＺＯ化合物と異なる性質を有する。つまり、ＣＡＣ−ＯＳは、ＧａＯ_Ｘ３などが主成分である領域と、Ｉｎ_Ｘ２Ｚｎ_Ｙ２Ｏ_Ｚ２、またはＩｎＯ_Ｘ１が主成分である領域と、に互いに相分離し、各元素を主成分とする領域がモザイク状である構造を有する。

ここで、Ｉｎ_Ｘ２Ｚｎ_Ｙ２Ｏ_Ｚ２、またはＩｎＯ_Ｘ１が主成分である領域は、ＧａＯ_Ｘ３などが主成分である領域と比較して、導電性が高い領域である。つまり、Ｉｎ_Ｘ２Ｚｎ_Ｙ２Ｏ_Ｚ２、またはＩｎＯ_Ｘ１が主成分である領域を、キャリアが流れることにより、酸化物半導体としての導電性が発現する。従って、Ｉｎ_Ｘ２Ｚｎ_Ｙ２Ｏ_Ｚ２、またはＩｎＯ_Ｘ１が主成分である領域が、酸化物半導体中にクラウド状に分布することで、高い電界効果移動度（μ）が実現できる。

一方、ＧａＯ_Ｘ３などが主成分である領域は、Ｉｎ_Ｘ２Ｚｎ_Ｙ２Ｏ_Ｚ２、またはＩｎＯ_Ｘ１が主成分である領域と比較して、絶縁性が高い領域である。つまり、ＧａＯ_Ｘ３などが主成分である領域が、酸化物半導体中に分布することで、リーク電流を抑制し、良好なスイッチング動作を実現できる。

従って、ＣＡＣ−ＯＳを半導体素子に用いた場合、ＧａＯ_Ｘ３などに起因する絶縁性と、Ｉｎ_Ｘ２Ｚｎ_Ｙ２Ｏ_Ｚ２、またはＩｎＯ_Ｘ１に起因する導電性とが、相補的に作用することにより、高いオン電流（Ｉ_ｏｎ）、および高い電界効果移動度（μ）を実現することができる。

また、ＣＡＣ−ＯＳを用いた半導体素子は、信頼性が高い。従って、ＣＡＣ−ＯＳは、ディスプレイをはじめとするさまざまな半導体装置に最適である。

本実施の形態は、少なくともその一部を他の実施の形態と適宜組み合わせて実施することができる。

Ａ１ 領域
Ｃ１ 矢印
Ｃ３ 容量素子
Ｃ４ 容量素子
Ｃ５ 容量素子
Ｃ６ 容量素子
Ｒ１ 矢印
Ｔｒ１ トランジスタ
Ｔｒ１９ トランジスタ
Ｔｒ２０ トランジスタ
Ｔｒ３４ トランジスタ
Ｔｒ３５ トランジスタ
Ｔｒ４８ トランジスタ
Ｔｒ４９ トランジスタ
Ｔｒ５８ トランジスタ
Ｘ０ 隣接部
１０ 画素
１０ｓ 遮光領域
１０ｔ 透過領域
２１ シフトレジスタ
２２ シフトレジスタ
２３ シフトレジスタ
３１ レジスタ
３２ レジスタ
３３ レジスタ
３５ レジスタ
６０ 表示ユニット
６１ 画素アレイ
６２ ゲートドライバ
６３ ゲートドライバ
６４ ソースドライバＩＣ
６４ａ ソースドライバＩＣ
６４ｄ ソースドライバＩＣ
７０ タッチセンサユニット
７１ センサアレイ
７２ タッチセンサＩＣ
８０ アプリケーションプロセッサ
９０ タブレット型情報端末
９１ 表示領域
１００ 表示装置
４０２ 駆動回路
４０３ 検出回路
４０４ 容量
４７５ 検知素子
８０１ 制御回路
８０２ ドライバ
８０３ フレームメモリ
８０４ フレームメモリ
８０６ ゲートドライバ信号生成回路
８０７ ゲートドライバ信号生成回路
８１０ タイミングコントローラ
９０１ 周辺回路領域
９０２ 配線
９０４ 配線
９０６ 配線
９１０ トランジスタ
９１１ トランジスタ
９１２ トランジスタ
９１３ 容量素子
９１４ トランジスタ
９１５ 容量素子
９１６Ｂ 発光領域
９１６Ｇ 発光領域
９１６Ｒ 発光領域
９１８Ｂ 表示領域
９１８Ｇ 表示領域
９１８Ｒ 表示領域
９１８Ｗ 表示領域
９３０ 液晶素子
９３１ 着色膜
９３２ 遮光膜
９３５ 表示領域
９４０ 発光素子
９５１ 基板
９６５ 配線
９７２ ＦＰＣ
３２００ａ トランジスタ
３２００ｂ トランジスタ
３２００ｃ トランジスタ
３２１１ 絶縁層
３２１２ 絶縁層
３２１２ａ 絶縁層
３２１２ｂ 絶縁層
３２１３ 絶縁層
３２１５ 絶縁層
３２２１ 導電層
３２２２ａ 導電層
３２２２ａ＿１ 導電層
３２２２ａ＿２ 導電層
３２２２ａ＿３ 導電層
３２２２ｂ 導電層
３２２２ｂ＿１ 導電層
３２２２ｂ＿２ 導電層
３２２２ｂ＿３ 導電層
３２２３ 導電層
３２２４ 絶縁層
３２３１ 金属酸化物層
３２３１＿１ 金属酸化物層
３２３１＿２ 金属酸化物層
３２３１ｄ ドレイン領域
３２３１ｉ チャネル領域
３２３１ｓ ソース領域
３２３５ 開口部
３２３６ａ 開口部
３２３６ｂ 開口部
３２３７ 開口部
５２００Ｂ 情報処理装置
５２１０ 演算装置
５２２０ 入出力装置
５２３０ 表示部
５２４０ 入力部
５２５０ 検知部
５２９０ 通信部

Claims (16)

1. 第１乃至第Ｎ（Ｎは２以上の整数）の画素群と、
   ゲートドライバと、を有し、
   前記ゲートドライバは、第１の回路と、第２の回路と、を有し、
   前記第２の回路は、第１乃至第Ｎのシフトレジスタを有し、
   前記第１の回路は、前記第１乃至第Ｎのシフトレジスタのうち、第Ｋ（Ｋは１以上Ｎ以下の整数）のシフトレジスタを選択する機能を有し、
   前記第Ｋのシフトレジスタは、第Ｋの前記画素群と電気的に接続されるゲート線に信号を出力する機能を有する、表示装置。
2. 請求項１において、
   前記第１乃至第Ｎのシフトレジスタは、１つの信号をトリガーとして、前記第１乃至第Ｎの画素群と電気的に接続されるゲート線に信号を出力する機能を有する、表示装置。
3. 請求項１または請求項２において、
   前記第１の回路は、シフトレジスタであることを特徴とする、表示装置。
4. 請求項１乃至請求項３のいずれか一項において、
   前記第１の回路は、前記第Ｋのシフトレジスタが信号を出力している期間に、次に信号を出力する第Ｌ（Ｌは１以上Ｎ以下であり、Ｋとは異なる整数）のシフトレジスタを選択する機能を有する、表示装置。
5. 請求項１乃至請求項４のいずれか一項において、
   タッチセンサユニットを有し、
   前記タッチセンサユニットは、前記第１の回路および前記第１乃至第Ｎのシフトレジスタが信号出力を停止している期間に、タッチを検出する動作を行うことを特徴とする、表示装置。
6. 請求項１乃至請求項５のいずれか一項において、
   アプリケーションプロセッサを有し、
   前記アプリケーションプロセッサは、前記第１乃至第Ｎの画素群において、表示画像に変化がある画素群と、表示画像に変化がない画素群と、を判断し、
   前記表示画像に変化がある画素群の表示画像を書き換え、前記表示画像に変化がない画素群の表示画像を書き換えない機能を有する、表示装置。
7. 請求項１乃至請求項６のいずれか一項において、
   前記第１乃至第Ｎの画素群は、チャネル形成領域に金属酸化物を含むトランジスタを有する、表示装置。
8. 請求項１乃至請求項７のいずれか一項において、
   前記ゲートドライバを構成するトランジスタは、チャネル形成領域に金属酸化物を含むことを特徴とする、表示装置。
9. 第１乃至第Ｎ（Ｎは２以上の整数）の画素群と、
   ゲートドライバと、を有する表示装置の動作方法において、
   前記ゲートドライバは、第１の回路と、第２の回路と、を有し、
   前記第２の回路は、第１乃至第Ｎのシフトレジスタを有し、
   １フレームにおいて、前記第１の回路は、前記第１乃至第Ｎのシフトレジスタのうち、第Ｋ（Ｋは１以上Ｎ以下の整数）のシフトレジスタを選択し、
   前記１フレームにおいて、前記第Ｋのシフトレジスタは、第Ｋの前記画素群と電気的に接続されるゲート線に信号を出力することを特徴とする表示装置の動作方法。
10. 請求項９において、
    前記第１乃至第Ｎのシフトレジスタは、１つの信号をトリガーとして、前記第１乃至第Ｎの画素群と電気的に接続されるゲート線に信号を出力することを特徴とする表示装置の動作方法。
11. 請求項９または請求項１０において、
    前記第１の回路は、シフトレジスタであることを特徴とする表示装置の動作方法。
12. 請求項９乃至請求項１１のいずれか一項において、
    前記第１の回路は、前記第Ｋのシフトレジスタが信号を出力している期間に、次に信号を出力する第Ｌ（Ｌは１以上Ｎ以下であり、Ｋとは異なる整数）のシフトレジスタを選択することを特徴とする表示装置の動作方法。
13. 請求項９乃至請求項１２のいずれか一項において、
    タッチセンサユニットを有し、
    前記タッチセンサユニットは、前記第１の回路および前記第１乃至第Ｎのシフトレジスタが信号出力を停止している期間に、タッチを検出する動作を行うことを特徴とする表示装置の動作方法。
14. 請求項９乃至請求項１３のいずれか一項において、
    アプリケーションプロセッサを有し、
    前記アプリケーションプロセッサは、前記第１乃至第Ｎの画素群において、表示画像に変化がある画素群と、表示画像に変化がない画素群と、を判断し、
    前記表示画像に変化がある画素群の表示画像を書き換え、前記表示画像に変化がない画素群の表示画像を書き換えないことを特徴とする表示装置の動作方法。
15. 請求項９乃至請求項１４のいずれか一項において、
    前記第１乃至第Ｎの画素群は、チャネル形成領域に金属酸化物を含むトランジスタを有することを特徴とする表示装置の動作方法。
16. 請求項９乃至請求項１５のいずれか一項において、
    前記ゲートドライバを構成するトランジスタは、チャネル形成領域に金属酸化物を含むことを特徴とする表示装置の動作方法。

Images