KR20210011563A - 펜 감지 유닛 및 이를 포함하는 표시 장치 - Google Patents

펜 감지 유닛 및 이를 포함하는 표시 장치 Download PDF

Info

Publication number
KR20210011563A
KR20210011563A KR1020190088595A KR20190088595A KR20210011563A KR 20210011563 A KR20210011563 A KR 20210011563A KR 1020190088595 A KR1020190088595 A KR 1020190088595A KR 20190088595 A KR20190088595 A KR 20190088595A KR 20210011563 A KR20210011563 A KR 20210011563A
Authority
KR
South Korea
Prior art keywords
pen
thin film
film transistor
line
pen sensor
Prior art date
Application number
KR1020190088595A
Other languages
English (en)
Inventor
김철
이수정
정금동
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020190088595A priority Critical patent/KR20210011563A/ko
Priority to US16/924,078 priority patent/US11287933B2/en
Priority to CN202010727569.3A priority patent/CN112286375B/zh
Publication of KR20210011563A publication Critical patent/KR20210011563A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/044—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means
    • G06F3/0446—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means using a grid-like structure of electrodes in at least two directions, e.g. using row and column electrodes
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/033—Pointing devices displaced or positioned by the user, e.g. mice, trackballs, pens or joysticks; Accessories therefor
    • G06F3/0354—Pointing devices displaced or positioned by the user, e.g. mice, trackballs, pens or joysticks; Accessories therefor with detection of 2D relative movements between the device, or an operating part thereof, and a plane or surface, e.g. 2D mice, trackballs, pens or pucks
    • G06F3/03545—Pens or stylus
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/033—Pointing devices displaced or positioned by the user, e.g. mice, trackballs, pens or joysticks; Accessories therefor
    • G06F3/038—Control and interface arrangements therefor, e.g. drivers or device-embedded control circuitry
    • G06F3/0383—Signal control means within the pointing device
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/0416—Control or interface arrangements specially adapted for digitisers
    • G06F3/04162—Control or interface arrangements specially adapted for digitisers for exchanging data with external devices, e.g. smart pens, via the digitiser sensing hardware
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/0416—Control or interface arrangements specially adapted for digitisers
    • G06F3/04164—Connections between sensors and controllers, e.g. routing lines between electrodes and connection pads
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/0416—Control or interface arrangements specially adapted for digitisers
    • G06F3/04166—Details of scanning methods, e.g. sampling time, grouping of sub areas or time sharing with display driving
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/044—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means
    • G06F3/0443—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means using a single layer of sensing electrodes
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/046—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by electromagnetic means
    • G06K9/00006—
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06V—IMAGE OR VIDEO RECOGNITION OR UNDERSTANDING
    • G06V10/00—Arrangements for image or video recognition or understanding
    • G06V10/10—Image acquisition
    • G06V10/12—Details of acquisition arrangements; Constructional details thereof
    • G06V10/14—Optical characteristics of the device performing the acquisition or on the illumination arrangements
    • G06V10/147—Details of sensors, e.g. sensor lenses
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06V—IMAGE OR VIDEO RECOGNITION OR UNDERSTANDING
    • G06V40/00—Recognition of biometric, human-related or animal-related patterns in image or video data
    • G06V40/10—Human or animal bodies, e.g. vehicle occupants or pedestrians; Body parts, e.g. hands
    • G06V40/12—Fingerprints or palmprints
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06V—IMAGE OR VIDEO RECOGNITION OR UNDERSTANDING
    • G06V40/00—Recognition of biometric, human-related or animal-related patterns in image or video data
    • G06V40/10—Human or animal bodies, e.g. vehicle occupants or pedestrians; Body parts, e.g. hands
    • G06V40/12—Fingerprints or palmprints
    • G06V40/13—Sensors therefor
    • G06V40/1306—Sensors therefor non-optical, e.g. ultrasonic or capacitive sensing
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/40—OLEDs integrated with touch screens
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/60—OLEDs integrated with inorganic light-sensitive elements, e.g. with inorganic solar cells or inorganic photodiodes
    • H10K59/65—OLEDs integrated with inorganic image sensors
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2203/00—Indexing scheme relating to G06F3/00 - G06F3/048
    • G06F2203/041—Indexing scheme relating to G06F3/041 - G06F3/045
    • G06F2203/04106—Multi-sensing digitiser, i.e. digitiser using at least two different sensing technologies simultaneously or alternatively, e.g. for detecting pen and finger, for saving power or for improving position detection
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2203/00—Indexing scheme relating to G06F3/00 - G06F3/048
    • G06F2203/041—Indexing scheme relating to G06F3/041 - G06F3/045
    • G06F2203/04112—Electrode mesh in capacitive digitiser: electrode for touch sensing is formed of a mesh of very fine, normally metallic, interconnected lines that are almost invisible to see. This provides a quite large but transparent electrode surface, without need for ITO or similar transparent conductive material

Abstract

펜 감지 유닛 및 이를 포함하는 표시 장치가 제공된다. 펜 감지 유닛은, 제1 방향으로 연장된 제1 펜 라인과, 제1 방향과 교차하는 제2 방향으로 연장된 펜 스캔 라인 및 제1 펜 라인 및 펜 스캔 라인에 연결되어, 펜 입력을 감지하는 펜 센서부를 포함하고, 펜 센서부는, 펜 센서 및 펜 센서의 일단과 연결된 펜 센서 회로를 포함하며, 펜 센서 회로는 제1 박막 트랜지스터를 포함한다.

Description

펜 감지 유닛 및 이를 포함하는 표시 장치{PEN SENSING UNIT AND DISPLAY DEVICE COMPRISING THE SAME}
본 발명은 펜 감지 유닛 및 이를 포함하는 표시 장치에 관한 것이다.
표시 장치는 멀티미디어의 발달과 함께 그 중요성이 증대되고 있다. 이에 부응하여 액정 표시 장치(Liquid Crystal Display, LCD), 유기 발광 표시 장치(Organic Light Emitting Display, OLED) 등과 같은 여러 종류의 표시 장치가 사용되고 있다.
한편, 표시 장치 중 유기 발광 표시 장치는 전자와 정공의 재결합에 의해 빛을 발생하는 유기 발광 소자(Organic Light Emitting Diode: OLED)를 이용하여 영상을 표시한다. 이러한 유기 발광 표시 장치는 빠른 응답속도를 가지면서, 휘도 및 시야각이 크고 동시에 낮은 소비 전력으로 구동되는 장점이 있다.
최근에는 표시 장치에 사용자의 손가락에 의한 입력뿐만 아니라 펜에 의한 입력 센서을 감지하는 기술에 관해서도 연구와 개발이 진행되고 있다.
본 발명이 해결하고자 하는 과제는 펜에 의한 입력을 감지하는 특성이 향상된 펜 감지 유닛 및 이를 포함하는 표시 장치를 제공하고자 하는 것이다.
본 발명의 과제들은 이상에서 언급한 과제로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
상기 과제를 해결하기 위한 일 실시예에 따른 펜 감지 유닛은, 제1 방향으로 연장된 제1 펜 라인과, 상기 제1 방향과 교차하는 제2 방향으로 연장된 펜 스캔 라인 및 상기 제1 펜 라인 및 상기 펜 스캔 라인에 연결되어, 펜 입력을 감지하는 펜 센서부를 포함하고, 상기 펜 센서부는, 펜 센서 및 상기 펜 센서의 일단과 연결된 펜 센서 회로를 포함하며, 상기 펜 센서 회로는 제1 박막 트랜지스터를 포함한다.
상기 제1 박막 트랜지스터의 게이트 전극은 상기 펜 스캔 라인에 접속되고, 상기 제1 박막 트랜지스터의 제1 전극은 상기 펜 센서의 일단에 접속되며, 상기 제1 박막 트랜지스터의 제2 전극은 상기 제1 펜 라인에 접속될 수 있다.
상기 제1 박막 트랜지스터는 상기 펜 스캔 라인에 인가되는 스캔 신호에 의해 턴-온되어, 상기 제1 펜 라인과 상기 펜 센서의 일단을 연결하도록 구성될 수 있다.
상기 펜 센서의 타단은 접지 전원에 접속될 수 있다.
상기 펜 센서는 평면상 나선형 형상을 가질 수 있다.
상기 펜 센서부의 상기 제1 방향 및 상기 제2 방향 각각의 길이는 1mm 내지 10mm일 수 있다.
상기 펜 센서부는 복수 개 배치되되, 매트릭스 형태로 배열될 수 있다.
상기 펜 센서 회로는 제2 박막 트랜지스터를 더 포함하고, 상기 제1 박막 트랜지스터의 게이트 전극은 상기 펜 스캔 라인에 접속되고, 상기 제1 박막 트랜지스터의 제1 전극은 상기 제2 박막 트랜지스터의 게이트에 접속되며, 상기 제1 박막 트랜지스터의 제2 전극은 상기 제1 펜 라인에 접속될 수 있다.
상기 펜 센서부를 사이에 두고 상기 제1 펜 라인과 이격되어 배치된 제2 펜 라인을 더 포함하고, 상기 펜 센서 회로는 제1 구동 전압 라인을 더 포함하고, 상기 제2 박막 트랜지스터의 게이트 전극은 상기 제1 박막 트랜지스터의 제1 전극에 접속되고, 상기 제2 박막 트랜지스터의 제1 전극은 상기 펜 센서의 일단에 접속되며, 상기 제2 박막 트랜지스터의 제2 전극은 상기 제1 구동 전압 라인에 접속될 수 있다.
상기 제2 박막 트랜지스터의 제1 전극은 제2 팬 라인과 더 접속될 수 있다.
상기 구동 전압 라인과 제2 박막 트랜지스터의 게이트 전극 사이에 배치된 커패시터를 더 포함할 수 있다.
상기 펜 센서의 타단은 접지 전원에 접속될 수 있다.
상기 펜 센서 회로는 제3 박막 트랜지스터 및 상기 제1 구동 전압 라인과 이격된 제2 구동 전압 라인을 더 포함하고, 상기 제3 박막 트랜지스터의 게이트 전극은 상기 제2 박막 트랜지스터의 제1 전극에 접속되고, 상기 제3 박막 트랜지스터의 제1 전극은 상기 제2 펜 라인과 접지 전원에 각각 접속되며, 상기 제3 박막 트랜지스터의 제2 전극은 상기 제2 구동 전압 라인에 접속될 수 있다.
상기 구동 전압 라인과 제2 박막 트랜지스터의 게이트 전극 사이에 배치된 커패시터를 더 포함할 수 있다.
상기 펜 센서의 타단은 접지 전원에 접속될 수 있다.
상기 펜 센서는 평면상 나선형 형상을 가질 수 있다.
상기 과제를 해결하기 위한 일 실시예에 따른 표시 장치는, 복수의 화소를 포함하는 표시 유닛과 상기 표시 유닛 하부에 배치되되, 제1 방향으로 연장된 제1 펜 라인과, 상기 제1 방향과 교차하는 제2 방향으로 연장된 펜 스캔 라인 및 상기 제1 펜 라인 및 상기 펜 스캔 라인에 연결되어 각각 펜 입력을 감지하는 복수의 펜 센서부를 포함하는 펜 감지 유닛을 포함하고, 상기 복수의 펜 센서부 각각은, 펜 센서 및 상기 펜 센서의 일단과 연결된 펜 센서 회로를 포함하며, 상기 펜 센서 회로는 제1 박막 트랜지스터를 포함한다.
상기 제1 박막 트랜지스터의 게이트 전극은 상기 펜 스캔 라인에 접속되고, 상기 제1 박막 트랜지스터의 제1 전극은 상기 펜 센서의 일단에 접속되며, 상기 제1 박막 트랜지스터의 제2 전극은 상기 제1 펜 라인에 접속될 수 있다.
상기 제1 박막 트랜지스터는 상기 펜 스캔 라인에 인가되는 스캔 신호에 의해 턴-온되어, 상기 제1 펜 라인과 상기 펜 센서의 일단을 연결하도록 구성되며, 상기 펜 센서의 타단은 접지 전원에 접속되고, 상기 펜 센서는 평면상 나선형 형상을 가질 수 있다.
상기 표시 유닛 상부에 배치되어 사용자의 터치를 감지하는 터치 감지 유닛 및 상기 표시 유닛과 상기 펜 감지 유닛 사이에 배치되어, 사용자의 지문 패턴을 인식하는 지문 감지 유닛을 더 포함할 수 있다.
기타 실시예의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.
일 실시예에 따른 펜 감지 유닛은 영역별로 펜 센서부를 각각 배치하여, 펜 감지 유닛의 감도 특성을 향상시킬 수 있다
실시예들에 따른 효과는 이상에서 예시된 내용에 의해 제한되지 않으며, 더욱 다양한 효과들이 본 명세서 내에 포함되어 있다.
도 1은 일 실시예에 따른 표시 장치를 개략적으로 나타낸 평면도이다.
도 2는 도 1의 Ⅰ-Ⅰ'를 따라 자른 단면도이다.
도 3은 도 2의 표시 유닛의 일 예를 상세히 보여주는 일 예시도면이다.
도 4는 도 2의 터치 감지 유닛의 일 예를 상세히 보여주는 일 예시도면이다.
도 5는 도 2의 지문 감지 유닛의 일 예를 상세히 보여주는 일 예시도면이다.
도 6은 도 2의 펜 감지 유닛의 일 예를 상세히 보여주는 일 예시도면이다.
도 7은 도 6의 일 실시예에 따른 펜 센서부를 개략적으로 나타낸 평면도이다.
도 8은 일 실시예에 따른 펜 센서부와 펜 스캔 라인 및 펜 라인의 연결 관계를 개략적으로 나타낸 도면이다.
도 9는 도 8의 일 실시예에 따른 펜 센서부의 회로도이다.
도 10은 펜 센서부에서 펜을 감지하는 모습을 개략적으로 나타낸 도면이다.
도 11은 펜 센서부에서 펜을 감지하는 일 실시예의 동작을 설명하기 위한 타이밍 도이다.
도 12는 펜 센서부에서 펜을 감지하는 다른 실시예의 동작을 설명하기 위한 타이밍 도이다.
도 13은 다른 실시예에 따른 펜 센서부와 펜 스캔 라인, 제1 펜 라인 및 제2 펜 라인의 연결 관계를 개략적으로 나타낸 도면이다.
도 14는 도 13의 펜 센서부의 일 실시예의 회로도이다.
도 15는 펜 센서부에서 펜을 감지하는 다른 실시예의 동작을 설명하기 위한 타이밍 도이다.
도 16은 도 13의 펜 센서부의 다른 실시예의 회로도이다.
도 17은 도 13의 펜 센서부의 다른 실시예의 회로도이다.
도 18은 도 13의 펜 센서부의 다른 실시예의 회로도이다.
도 19는 표시 유닛과 펜 감지 유닛이 일체형으로 형성된 일 예시를 나타낸 평면도이다.
도 20은 도 19의 Ⅱ-Ⅱ'를 따라 자른 단면도이다.
도 21은 지문 감지 유닛과 펜 감지 유닛이 일체형으로 형성된 일 예시를 나타낸 평면도이다.
도 22는 도 21의 Ⅲ-Ⅲ'을 따라 자른 단면도이다.
도 23은 도 9에 도시된 펜 센서부의 변형예를 도시한 회로도이다.
도 24는 도 23에 도시된 펜 센서부의 동작을 설명하기 위한 타이밍 도이다.
도 25는 도 23에 도시된 펜 센서부의 다른 동작을 설명하기 위한 타이밍 도이다.
도 26은 도 14에 도시된 펜 센서부의 변형예를 도시한 회로도이다.
도 27은 도 26에 도시된 펜 센서부의 동작을 설명하기 위한 타이밍 도이다.
도 28은 도 16에 도시된 펜 센서부의 변형예를 도시한 회로도이다.
도 29는 도 17에 도시된 펜 센서부의 변형예를 도시한 회로도이다.
도 30은 도 18에 도시된 펜 센서부의 변형예를 도시한 회로도이다.
도 31 및 도 32는 각각 도 13에 도시된 펜 센서부의 또 다른 실시예에 따른 회로도이다.
도 33은 도 31 및 도 32에 도시된 펜 센서부의 동작을 설명하기 위한 타이밍 도이다.
도 34 및 도 35는 각각 도 31 및 도 32에 도시된 펜 센서부의 변형예를 도시한 회로도이다.
도 36, 도 37은 각각 도 31 및 도 32에 도시된 펜 센서부의 다른 변형예를 도시한 회로도이다.
도 38은 도 36 및 도 37에 도시된 펜 센서부의 동작을 설명하기 위한 타이밍 도이다.
도 39 및 도 40은 각각 도 36 및 도 37에 도시된 펜 센서부의 변형예를 도시한 회로도이다.
도 41은 도 13에 도시된 펜 센서부의 또 다른 실시예에 따른 회로도이다.
도 42는 도 41에 도시된 펜 센서부의 동작을 설명하기 위한 타이밍 도이다.
도 43은 도 41에 도시된 펜 센서부의 변형예를 도시한 회로도이다.
도 44는 도 41에 도시된 펜 센서부의 다른 변형예를 도시한 회로도이다.
도 45는 도 44에 도시된 펜 센서부의 동작을 설명하기 위한 타이밍 도이다.
도 46은 도 44에 도시된 펜 센서부의 변형예를 도시한 회로도이다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다.
소자(elements) 또는 층이 다른 소자 또는 층의 "상(on)"으로 지칭되는 것은 다른 소자 바로 위에 또는 중간에 다른 층 또는 다른 소자를 개재한 경우를 모두 포함한다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다. 실시예들을 설명하기 위한 도면에 개시된 형상, 크기, 비율, 각도, 개수 등은 예시적인 것이므로 본 발명이 도시된 사항에 한정되는 것은 아니다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.
이하 첨부된 도면을 참조하여 구체적인 실시예들에 대해 설명한다.
도 1은 일 실시예에 따른 표시 장치를 개략적으로 나타낸 평면도이다.
도 1을 참조하면, 본 발명의 일 실시예에 따른 표시 장치(10)는 표시 영역(DA) 및 비표시 영역(NDA)으로 구분될 수 있다.
표시 영역(DA)은 화상을 표시하는 영역으로 정의되며, 복수의 화소들이 배치될 수 있다. 또한, 표시 영역(DA)은 외부 환경을 감지하기 위한 감지 부재로 사용될 수 있다. 일 실시예로, 표시 영역(DA)은 사용자의 터치 입력, 지문 패턴 및 펜 입력 등을 인식하기 위한 입력 감지 영역(IDA)일 수 있다. 즉, 입력 감지 영역(IDA)은 복수의 화소들과 복수의 센서들을 포함할 수 있다. 즉, 입력 감지 영역(IDA)은 화상을 표시할 수도 있으며, 사용자의 터치 입력, 지문 패턴 및 펜 입력을 인식하는 영역으로 사용될 수 있다.
도 1에서는 입력 감지 영역(IDA)이 표시 영역(DA)과 동일한 영역을 갖는 것으로 도시하였으나, 이에 한정되는 것은 아니다. 예를 들어, 입력 감지 영역(IDA)은 표시 영역(DA)의 일부 영역에 위치할 수도 있다. 또한, 몇몇 실시예에서는 사용자의 터치 입력, 지문 패턴 및 펜 입력 등을 인식하기 위한 영역이 서로 다르게 설정될 수도 있다.
비표시 영역(NDA)은 표시 영역(DA)의 외측에 배치되되, 화상이 표시되지 않는 영역으로 정의된다. 비표시 영역(DA)에는 스피커 모듈(14), 카메라 모듈(15) 및 센서 모듈(16)이 배치될 수 있다. 센서 모듈(16)은 일 실시예로, 조도 센서, 근접 센서, 적외선 센서, 초음파 센서 중 적어도 하나를 포함할 수 있다. 일 실시예로, 센서 모듈(16)은 사용자의 홍채를 인식하는 기능을 수행할 수도 있다. 다만, 스피커 모듈(14), 카메라 모듈(15) 및 센서 모듈(16)의 배치 형태는 도 1에 도시한 것으로 제한되지는 않는다.
표시 영역(DA)은 일 실시예로 평평한 형상을 가질 수 있다. 다만, 이에 제한되는 것은 아니며, 표시 영역(DA)의 적어도 일부 영역이 구부러질 수도 있다. 또한, 표시 영역(DA)은 표시 장치(10)의 에지(edge) 영역에 배치될 수도 있다.
도시되지는 않았지만, 표시 장치(10)는 펜(20)을 수용할 수 있는 수용홈을 포함할 수 있다. 펜(20)은 펜 입력을 위해 필요한 구성으로 표시 장치와 별도의 구성을 이룰 수 있으나, 이에 한정되는 것은 아니고, 표시 장치에 포함된 구성일 수도 있다. 또한, 몇몇 실시예에서는 펜(20)은 복수 개로 이루어질 수도 있다.
몇몇 실시예에서 펜(20)은 공진회로(23)를 포함할 수 있다. 도 1에서는 설명의 편의를 위하여 공진회로(23)가 하나의 커패시터(C)와 하나의 인덕터(L)를 포함하는 것으로 도시하였으나 이에 한정되는 것은 아니며, 펜(20)에 구비되는 공진회로(23)의 구성은 다양하게 변경될 수 있다. 또한, 경우에 따라 펜(20)은 복수 개의 공진회로(23)를 포함할 수도 있다.
도 2는 도 1의 Ⅰ-Ⅰ'를 따라 자른 단면도이다.
도 2를 참조하면, 표시 장치(10)는 표시 유닛(DU)과, 표시 유닛(DU) 상에 배치된 터치 감지 유닛(TDU)과, 표시 유닛(DU) 하부에 배치된 지문 감지 유닛(FDU)과, 지문 감지 유닛(FDU) 하부에 배치된 펜 감지 유닛(PDU)을 포함할 수 있다.
표시 유닛(DU)은 기판(SUB), 기판(SUB) 상에 배치된 박막 트랜지스터층(TFTL), 발광 소자층(EML), 및 박막 봉지층(TFEL)을 포함할 수 있다.
기판(SUB)은 유리, 석영, 고분자 수지 등의 절연 물질로 이루어질 수 있다. 고분자 물질의 예로는 폴리에테르술폰(polyethersulphone: PES), 폴리아크릴레이트(polyacrylate: PA), 폴리아릴레이트(polyarylate: PAR), 폴리에테르이미드(polyetherimide: PEI), 폴리에틸렌 나프탈레이트(polyethylene napthalate: PEN), 폴리에틸렌 테레프탈레이드(polyethylene terepthalate: PET), 폴리페닐렌 설파이드(polyphenylene sulfide: PPS), 폴리알릴레이트(polyallylate), 폴리이미드(polyimide: PI), 폴리카보네이트(polycarbonate: PC), 셀룰로오스 트리 아세테이트(cellulose triacetate: CAT), 셀룰로오스 아세테이트 프로피오네이트(cellulose acetate propionate: CAP) 또는 이들의 조합을 들 수 있다. 또는, 기판(SUB)은 금속 재질의 물질을 포함할 수도 있다.
기판(SUB)은 리지드(rigid) 기판이거나 벤딩(bending), 폴딩(folding), 롤링(rolling) 등이 가능한 플렉서블(flexible) 기판일 수 있다. 기판(SUB)이 플렉서블 기판인 경우, 폴리이미드(PI)로 형성될 수 있지만, 이에 한정되는 것은 아니다.
박막 트랜지스터층(TFTL)은 기판(SUB) 상에 배치될 수 있다. 박막 트랜지스터층(TFTL)에는 화소들 각각의 박막 트랜지스터들뿐만 아니라, 표시 스캔 라인들, 표시 데이터 라인들, 전원 라인들, 표시 스캔 제어 라인들, 및 표시 패드들과 표시 데이터 라인들을 연결하는 라우팅 라인들 등이 형성될 수 있다. 박막 트랜지스터들 각각은 게이트 전극, 반도체층, 소스 전극, 및 드레인 전극을 포함할 수 있다. 표시 스캔 구동부(DSCV))가 도 3과 같이 표시 유닛(DU)의 비표시 영역(NDA)에 형성되는 경우, 표시 스캔 구동부(DSCV)는 박막 트랜지스터들을 포함할 수 있다.
박막 트랜지스터층(TFTL)은 표시 영역(DA)과 비표시 영역(NDA)에 배치될 수 있다. 구체적으로, 박막 트랜지스터층(TFTL)의 화소들 각각의 박막 트랜지스터들, 스캔 라인들, 데이터 라인들, 및 전원 라인들은 표시 영역(DA)에 배치될 수 있다. 박막 트랜지스터층(TFTL)의 스캔 제어 라인들과 링크 라인들은 비표시 영역(NDA)에 배치될 수 있다.
박막 트랜지스터층(TFTL) 상에는 발광 소자층(EML)이 배치될 수 있다. 발광 소자층(EML)은 제1 전극, 발광층, 및 제2 전극을 포함하는 화소들과 화소들을 정의하는 화소 정의막을 포함할 수 있다. 발광층은 유기 물질을 포함하는 유기 발광층일 수 있다. 이 경우, 발광층은 정공 수송층(hole transporting layer), 유기 발광층(organic light emitting layer), 및 전자 수송층(electron transporting layer)을 포함할 수 있다. 박막 트랜지스터층(TFTL)의 박막 트랜지스터를 통해 제1 전극에 소정의 전압이 인가되고, 제2 전극에 캐소드 전압이 인가되면 정공과 전자가 각각 정공 수송층과 전자 수송층을 통해 유기 발광층으로 이동되며, 유기 발광층에서 서로 결합하여 발광하게 된다. 발광 소자층(EML)의 화소들은 표시 영역(DA)에 배치될 수 있다.
발광 소자층(EML) 상에는 박막 봉지층(TFEL)이 배치될 수 있다. 박막 봉지층(TFEL)은 발광 소자층(EML)에 산소 또는 수분이 침투되는 것을 방지하는 역할을 한다. 이를 위해, 박막 봉지층(TFEL)은 적어도 하나의 무기막을 포함할 수 있다. 무기막은 실리콘 나이트라이드층, 실리콘 옥시 나이트라이드층, 실리콘 옥사이드층, 티타늄옥사이드층, 또는 알루미늄옥사이드층일 수 있으나, 이에 한정되지 않는다. 또한, 박막 봉지층(TFEL)은 먼지와 같은 이물질로부터 발광 소자층(EML)을 보호하는 역할을 한다. 이를 위해, 박막 봉지층(TFEL)은 적어도 하나의 유기막을 포함할 수 있다. 유기막은 아크릴 수지(acryl resin), 에폭시 수지(epoxy resin), 페놀 수지(phenolic resin), 폴리아미드 수지(polyamide resin), 또는 폴리이미드 수지(polyimide resin)일 수 있으나, 이에 한정되지 않는다.
박막 봉지층(TFEL)은 표시 영역(DA)과 비표시 영역(NDA) 모두에 배치될 수 있다. 구체적으로, 박막 봉지층(TFEL)은 표시 영역(DA)과 비표시 영역(NDA)의 발광 소자층(EML)을 덮으며, 비표시 영역(NDA)의 박막 트랜지스터층(TFTL)을 덮도록 배치될 수 있다.
표시 유닛(DU)의 박막 봉지층(TFEL) 상에는 터치 감지 유닛(TDU)이 배치될 수 있다. 터치 감지 유닛(TDU)이 박막 봉지층(TFEL) 상에 바로 배치됨으로써, 터치 감지 유닛(TDU)을 포함하는 별도의 터치 패널이 박막 봉지층(TFEL) 상에 부착되는 경우보다 표시 장치(10)의 두께를 줄일 수 있는 장점이 있다.
터치 감지 유닛(TDU)은 정전 용량 방식으로 사용자의 터치를 감지하기 위한 터치 전극들과 패드들과 터치 전극들을 연결하는 터치 라인들을 포함할 수 있다. 예를 들어, 터치 감지 유닛(TDU)은 자기 정전 용량(self-capacitance) 방식 또는 상호 정전 용량(mutual capacitance) 방식으로 사용자의 터치를 감지할 수 있다.
터치 감지 유닛(TDU)의 터치 전극들은 도 4와 같이 표시 영역(DA)에 중첩하는 터치 감지 영역(TDA)에 배치될 수 있다. 터치 감지 유닛(TDU)의 터치 라인들은 도 4와 같이 비표시 영역(NDA)에 중첩하는 터치 비감지 영역(NTDA)에 배치될 수 있다.
도시되지는 않았지만, 터치 감지 유닛(TDU) 상에는 커버 윈도우가 추가로 배치될 수 있으며, 이 경우 터치 감지 유닛(TDU)과 커버 윈도우는 OCA(optically clear adhesive) 필름과 같은 투명 접착 부재에 의해 부착될 수 있다.
표시 유닛(DU)의 기판(SUB)하부에는 지문 감지 유닛(FDU)이 배치될 수 있다. 지문 감지 유닛(FDU)은 표시 유닛(DU)의 화소에 구비된 유기 발광 소자를 지문 인식을 위한 광원으로 이용할 수 있다. 지문 감지 유닛(FDU)은 도 5에 도시된 지문 인식 센서(FPS)들을 포함할 수 있다. 또한, 지문 감지 유닛(FDU)은 지문 인식 센서(FPS)들을 포함하는 어레이 형태일 수도 있다.
몇몇 실시예에서 지문 감지 유닛(FDU)에 포함된 지문 인식 센서(FPS)들은 광 센서일 수 있다. 예를 들어, 포토 다이오드, CMOS 이미지 센서, CCD 카메라 등으로 이루어질 수 있으나, 이에 한정되는 것은 아니다.
지문 감지 유닛(FDU)은 사용자의 손가락이 커버 윈도우 상에 접촉되었을 때, 발광 소자층(EML)에서 출력된 광이 사용자의 손가락의 융선 또는 골에 의하여 반사되고, 반사된 광이 지문 감지 유닛(FDU)에 수신되어, 사용자 지문의 패턴을 인식할 수 있다.
지문 감지 유닛(FDU)의 하부에는 펜 감지 유닛(PDU)이 배치될 수 있다. 지문 감지 유닛(FDU)은 도 6에 도시된 펜 센서부(PSP)들을 포함할 수 있다. 펜 센서부(PSP)는 전자기 공명(Electro-Magnetic Resonance, EMR) 센서로 이루어질 수 있다. 센서부(PSP)에 구동 신호가 인가되면, 센서부(PSP)의 펜 센서에서는 전자기장이 발생하고, 이에 내부에 공진회로(23)가 구비된 펜(20)은 상기 전자기장에 의해 공진되어 공진 주파수를 일정 시간 홀딩하고, 이를 다시 상기 센서부(PSP)에 출력함으로써 센서부는 펜으로부터 출력된 전자기장을 감지하여 펜(20)의 접촉 위치를 감지할 수 있다. 공진회로(23)는 LC 복합회로로서 인가되는 전원의 특정 주파수에서 최대 전류가 흐르게 되는 회로이며, 공진 주파수는 특정 주파수대의 출력 특성만을 추출할 수 있다.
도 2에 도시된 표시 유닛(DU), 터치 감지 유닛(TDU), 지문 감지 유닛(FDU) 및 펜 감지 유닛(PDU)의 배치 순서는 일 예시이며, 이에 한정되는 것은 아니다. 또한, 표시 유닛(DU), 터치 감지 유닛(TDU), 지문 감지 유닛(FDU) 및 펜 감지 유닛(PDU) 중 일부의 구성은 생략될 수 있다. 또한, 표시 유닛(DU), 터치 감지 유닛(TDU), 지문 감지 유닛(FDU) 및 펜 감지 유닛(PDU)을 별도의 구성으로 도시하였으나, 이는 일 예시이며, 표시 유닛(DU), 터치 감지 유닛(TDU), 지문 감지 유닛(FDU) 및 펜 감지 유닛(PDU) 중 일부의 구성들은 일체화 될 수도 있다.
도 3은 도 2의 표시 유닛의 일 예를 상세히 보여주는 일 예시도면이다.
도 3에서는 설명의 편의를 위해 표시 유닛(DU)의 화소(P)들, 표시 스캔 라인(DSL)들, 표시 데이터 라인(DDL)들, 전원 라인(PWL), 표시 스캔 제어 라인(DSCL)들, 표시 스캔 구동부(DSCV), 표시 구동 회로(200), 및 표시 패드들(DP) 만을 도시하였다.
도 3을 참조하면, 표시 스캔 라인(DSL)들, 표시 데이터 라인(DDL)들, 전원 라인(PWL), 및 화소(P)들은 표시 영역(DA)에 배치된다. 표시 스캔 라인(DSL)들은 제1 방향(X축 방향)으로 나란하게 형성되고, 표시 데이터 라인(DDL)들은 제1 방향(X축 방향)과 교차하는 제2 방향(Y축 방향)으로 나란하게 형성될 수 있다. 전원 라인(PWL)은 제2 방향(Y축 방향)으로 표시 데이터 라인(DDL)들과 나란하게 형성된 적어도 하나의 라인과 상기 적어도 하나의 라인으로부터 제1 방향(X축 방향)으로 분지된 복수의 라인들을 포함할 수 있다.
화소(P)들 각각은 표시 스캔 라인(DSL)들 중 적어도 어느 하나, 표시 데이터 라인(DDL)들 중 어느 하나, 및 전원 라인(PWL)에 접속될 수 있다. 화소(P)들 각각은 구동 트랜지스터와 적어도 하나의 스위칭 트랜지스터를 포함하는 박막 트랜지스터들, 유기 발광 다이오드, 및 커패시터를 포함할 수 있다. 화소(P)들 각각은 표시 스캔 라인(DSL)으로부터 스캔 신호가 인가되는 경우 표시 데이터 라인(DDL)의 데이터 전압을 인가 받으며, 게이트 전극에 인가된 데이터 전압에 따라 유기 발광 다이오드에 구동 전류를 공급함으로써 발광할 수 있다.
표시 스캔 구동부(DSCV)는 적어도 하나의 표시 스캔 제어 라인(DSCL)을 통해 표시 구동 회로(200)에 연결된다. 그러므로, 표시 스캔 구동부(DSCV)는 표시 구동 회로(200)의 표시 스캔 제어 신호를 입력 받을 수 있다. 표시 스캔 구동부(DSCV)는 표시 스캔 제어 신호에 따라 스캔 신호들을 생성하여 표시 스캔 라인(DSL)들에 공급한다.
도 3에서는 표시 스캔 구동부(DSCV)가 표시 영역(DA)의 좌측 바깥쪽의 비표시 영역(NDA)에 형성된 것을 예시하였으나, 이에 한정되지 않는다. 예를 들어, 표시 스캔 구동부(DSCV)는 표시 영역(DA)의 좌측 바깥쪽과 우측 바깥쪽의 비표시 영역(NDA)에 형성될 수 있다.
표시 구동 회로(200)는 표시 패드들(DP)에 접속되어 디지털 비디오 데이터와 타이밍 신호들을 입력 받는다. 표시 구동 회로(200)는 디지털 비디오 데이터를 아날로그 정극성/부극성 데이터 전압들로 변환하여 링크 라인(DLL)들을 통해 표시 데이터 라인(DDL)들에 공급한다. 또한, 표시 구동 회로(200)는 표시 스캔 제어 라인(DSCL)을 통해 표시 스캔 구동부(DSCV)를 제어하기 위한 스캔 제어 신호를 생성하여 공급한다. 표시 스캔 구동부(DSCV)의 스캔 신호들에 의해 데이터 전압들이 공급될 화소(P)들이 선택되며, 선택된 화소(P)들에 데이터 전압들이 공급된다. 표시 구동 회로(200)는 집적회로(IC)로 형성되어 COG(chip on glass) 방식, COP(chip on plastic) 방식, 또는 초음파 접합 방식으로 기판(SUB) 상에 부착될 수 있다.
도 4는 도 2의 터치 감지 유닛의 일 예를 상세히 보여주는 일 예시도면이다.
도 4에서는 설명의 편의를 위해 터치 전극들(TE, RE), 터치 라인들(TL, RL), 및 터치 패드(TP)들만을 도시하였다.
도 4를 참조하면, 터치 감지 유닛(TDU)은 사용자의 터치를 감지하기 위한 터치 감지 영역(TDA)과 터치 감지 영역(TDA)의 주변에 배치되는 터치 비감지 영역(NTDA)을 포함한다. 터치 감지 영역(TDA)은 표시 패널(100)의 표시 영역(DA)에 중첩하고, 터치 비감지 영역(NTDA)은 표시 패널(100)의 비표시 영역(NDA)에 중첩할 수 있다.
터치 전극들(TE, RE)은 터치 감지 영역(TDA)에 배치될 수 있다. 터치 전극들(TE, RE)은 제1 방향(X축 방향)으로 전기적으로 연결되는 감지 전극(RE)들과 제1 방향(X축 방향)과 교차하는 제2 방향(Y축 방향)으로 전기적으로 연결되는 구동 전극(TE)들을 포함할 수 있다. 또한, 도 4에서는 감지 전극(RE)들과 구동 전극(TE)들이 다이아몬드 형태의 평면 형태로 형성되는 것을 예시하였으나, 이에 한정되지 않는다.
감지 전극(RE)들과 구동 전극(TE)들이 그들의 교차 영역들에서 서로 단락(short circuit)되는 것을 방지하기 위해, 제2 방향(Y축 방향)으로 서로 인접한 구동 전극(TE)들은 연결 전극(BE)을 통해 전기적으로 연결될 수 있다. 이 경우, 구동 전극(TE)들과 감지 전극(RE)들은 하나의 층에 배치되고, 연결 전극(BE)은 구동 전극(TE)들과 감지 전극(RE)들과 다른 층에 배치될 수 있다. 또한, 제1 방향(X축 방향)으로 전기적으로 연결된 감지 전극(RE)들과 제2 방향(Y축 방향)으로 전기적으로 연결된 구동 전극(TE)들은 서로 전기적으로 절연된다.
터치 라인들(TL, RL)은 터치 비감지 영역(NTDA)에 배치될 수 있다. 터치 라인들(TL, RL)은 감지 전극(RE)들에 연결되는 감지 라인(RL)들과 구동 전극(TE)들에 연결되는 제1 구동 라인(TL1)들과 제2 구동 라인(TL2)들을 포함할 수 있다.
터치 감지 영역(TDA)의 우측에 배치된 감지 전극(RE)들은 감지 라인(RL)들에 연결될 수 있다. 예를 들어, 제1 방향(x축 방향)으로 전기적으로 연결된 감지 전극(RE)들 중 우측 끝에 배치된 감지 전극은 감지 라인(RL)에 연결될 수 있다. 감지 라인(RL)들은 제1 터치 패드들(TP1)에 연결될 수 있다. 이로 인해, 터치 구동 회로(400)는 감지 전극(RE)들에 전기적으로 연결될 수 있다.
몇몇 실시예에서 터치 감지 영역(TDA)의 하측에 배치된 구동 전극(TE)들은 제1 구동 라인(TL1)들에 연결되고, 터치 감지 영역(TDA)의 상측에 배치된 구동 전극(TE)들은 제2 구동 라인(TL2)들에 연결될 수 있다. 예를 들어, 제2 방향(Y축 방향)으로 전기적으로 연결된 구동 전극(TE)들 중 하측 끝에 배치된 구동 전극(TE)은 제1 구동 라인(TL1)에 연결되며, 상측 끝에 배치된 구동 전극(TE)은 제2 구동 라인(TL2)에 연결될 수 있다. 제2 구동 라인(TL2)들은 터치 감지 영역(TDA)의 좌측 바깥쪽을 경유하여 터치 감지 영역(TDA)의 상측에서 구동 전극(TE)들에 연결될 수 있다. 제1 구동 라인(TL1)들과 제2 구동 라인(TL2)들은 제2 터치 패드들(TP2)에 연결될 수 있다. 이로 인해, 터치 구동 회로(400)는 구동 전극(TE)들에 전기적으로 연결될 수 있다.
터치 전극들(TE, RE)은 상호 정전 용량 방식 또는 자기 정전 용량 방식으로 구동될 수 있다. 먼저, 터치 전극들(TE, RE)이 상호 정전 용량 방식으로 구동되는 경우, 제1 구동 라인(TL1)들과 제2 구동 라인(TL2)들을 통해 구동 전극(TE)들에 구동 신호들을 공급하여, 감지 전극(RE)들과 구동 전극(TE)들의 교차 영역들에 형성된 상호 정전 용량들을 충전한다. 그리고 나서, 감지 라인(RL)들을 통해 감지 전극(RE)들의 차지 변화량들을 측정하며, 감지 전극(RE)들의 차지 변화량들에 따라 터치 입력 여부를 판단한다. 구동 신호는 복수의 구동 펄스들을 갖는 신호일 수 있다.
두 번째로, 터치 전극들(TE, RE)이 자기 정전 용량 방식으로 구동되는 경우, 제1 구동 라인(TL1)들, 제2 구동 라인(TL2)들, 및 감지 라인(RL)들을 통해 구동 전극(TE)들과 감지 전극(RE)들 모두에 구동 신호들을 공급하여, 구동 전극(TE)들과 감지 전극(RE)들의 자기 정전 용량들을 충전한다. 그리고 나서, 제1 구동 라인(TL1)들, 제2 구동 라인(TL2)들, 및 감지 라인(RL)들을 통해 구동 전극(TE)들과 감지 전극(RE)들의 자기 정전 용량들의 차지 변화량들을 측정하며, 자기 정전 용량들의 차지 변화량들에 따라 터치 입력 여부를 판단한다.
구동 전극(TE)들, 감지 전극(RE)들, 및 연결 전극(BE)들은 도 5와 같이 메쉬 형태의 전극으로 형성될 수 있다. 구동 전극(TE)들과 감지 전극(RE)들을 포함하는 터치 감지 유닛(TDU)이 도 2와 같이 박막 봉지막(TFEL) 상에 바로 형성되는 경우, 발광 소자층(EML)의 제2 전극과 터치 센서층(TSL)의 구동 전극(TE)들 또는 감지 전극(RE)들 사이의 거리가 가깝기 때문에, 발광 소자층(EML)의 제2 전극과 터치 센서층(TSL)의 구동 전극(TE) 또는 감지 전극(RE) 사이에 기생 정전 용량(parasitic capacitance)이 매우 크게 형성될 수 있다. 그러므로, 상기 기생 정전 용량을 줄이기 위해 구동 전극(TE)들과 감지 전극(RE)들은 ITO 또는 IZO와 같은 투명 산화물 도전층의 비패턴 전극으로 형성되는 것보다 도 5와 같이 메쉬 형태의 전극으로 형성되는 것이 바람직하다.
몇몇 실시예에서 감지 라인(RL)들 중 가장 외곽에 배치된 감지 라인(RL)의 바깥쪽에는 제1 가드 라인(GL1)이 배치될 수 있다. 또한, 제1 가드 라인(GL1)의 바깥쪽에는 제1 접지 라인(GRL1)이 배치될 수 있다. 즉, 감지 라인(RL)들 중 우측 끝에 배치된 감지 라인(RL)의 우측에는 제1 가드 라인(GL1)이 배치되고, 제1 가드 라인(GL1)의 우측에는 제1 접지 라인(GRL1)이 배치될 수 있다.
몇몇 실시예에서 감지 라인(RL)들 중 가장 안쪽에 배치된 감지 라인(RL)과 제1 구동 라인(TL1)들 중 우측 끝에 배치된 제1 구동 라인(TL1) 사이에는 제2 가드 라인(GL2)이 배치될 수 있다. 또한, 제2 가드 라인(GL2)은 제1 구동 라인(TL1)들 중 우측 끝에 배치된 제1 구동 라인(TL1)과 제2 접지 라인(GRL2) 사이에 배치될 수 있다. 나아가, 제3 가드 라인(GL3)은 감지 라인(RL)들 중 가장 안쪽에 배치된 감지 라인(RL)과 제2 접지 라인(GRL2) 사이에 배치될 수 있다. 제2 접지 라인(GRL2)은 제1 터치 패드들(TP1) 중 가장 좌측에 배치된 제1 터치 패드와 제2 터치 패드들(TP2) 중에 가장 우측에 배치된 제2 터치 패드에 연결될 수 있다.
몇몇 실시예에서 제2 구동 라인(TL2)들 중 가장 외곽에 배치된 제2 구동 라인(TL2)의 바깥쪽에는 제4 가드 라인(GL4)이 배치될 수 있다. 또한, 제4 가드 라인(GL4)의 바깥쪽에는 제3 접지 라인(GRL3)이 배치될 수 있다. 즉, 제2 구동 라인(TL2)들 중 좌측과 상측 끝에 배치된 제2 구동 라인(TL2)의 좌측과 상측에는 제4 가드 라인(GL4)이 배치되고, 제4 가드 라인(GL4)의 좌측과 상측에는 제3 접지 라인(GRL3)이 배치될 수 있다.
몇몇 실시예에서 제2 구동 라인(TL2)들 중에 가장 안쪽에 배치된 제2 구동 라인(TL2)의 안쪽에는 제5 가드 라인(GL5)이 배치될 수 있다. 즉, 제5 가드 라인(GL5)은 제2 구동 라인(TL2)들 중에 우측 끝에 배치된 제2 구동 라인(TL2)과 터치 전극들(TE, RE) 사이에 배치될 수 있다.
도 4에 도시된 실시예에 의하면, 제1 접지 라인(GRL1), 제2 접지 라인(GRL2), 및 제3 접지 라인(GRL3)은 표시 패널(100)의 상측, 좌측, 및 우측에서 가장 외곽에 배치된다. 또한, 제1 접지 라인(GRL1), 제2 접지 라인(GRL2), 및 제3 접지 라인(GRL3)에는 접지 전압이 인가된다. 이로 인해, 외부로부터 정전기가 인가되는 경우, 정전기는 제1 접지 라인(GRL1), 제2 접지 라인(GRL2), 및 제3 접지 라인(GRL3)으로 방전될 수 있다.
또한, 도 4에 도시된 실시예에 의하면, 제1 가드 라인(GL1)은 가장 외곽에 배치되는 감지 라인(RL)과 제1 접지 라인(GRL1) 사이에 배치되므로, 가장 외곽에 배치되는 감지 라인(RL)이 제1 접지 라인(GRL1)의 전압 변화에 의해 영향을 받는 것을 최소화하는 역할을 할 수 있다. 제2 가드 라인(GL2)은 가장 안쪽에 배치되는 감지 라인(RL)과 가장 외곽에 배치되는 제1 구동 라인(TL1) 사이에 배치된다. 이로 인해, 제2 가드 라인(GL2)은 가장 안쪽에 배치되는 감지 라인(RL)과 가장 외곽에 배치되는 제1 구동 라인(TL1)이 전압 변화에 따른 영향을 받는 것을 최소화하는 역할을 할 수 있다. 제3 가드 라인(GL3)은 가장 안쪽에 배치되는 감지 라인(RL)과 제2 접지 라인(GRL2) 사이에 배치되므로, 가장 안쪽에 배치되는 감지 라인(RL)이 제2 접지 라인(GRL2)의 전압 변화에 의해 영향을 받는 것을 최소화하는 역할을 할 수 있다. 제4 가드 라인(GL4)은 가장 외곽에 배치되는 제2 구동 라인(TL2)과 제3 접지 라인(GRL3) 사이에 배치되므로, 제2 구동 라인(TL2)이 제3 접지 라인(GRL3)의 전압 변화에 의해 영향을 받는 것을 최소화하는 역할을 할 수 있다. 제5 가드 라인(GL5)은 가장 안쪽에 배치되는 제2 구동 라인(TL2)과 터치 전극들(TE, RE) 사이에 배치되므로, 가장 안쪽에 배치되는 제2 구동 라인(TL2)과 터치 전극들(TE, RE)이 서로 영향을 받는 것을 최소화하는 역할을 할 수 있다.
터치 전극들(TE, RE)이 상호 정전 용량 방식으로 구동되는 경우, 제1 가드 라인(GL1), 제2 가드 라인(GL2), 제3 가드 라인(GL3), 제4 가드 라인(GL4), 및 제5 가드 라인(GL5)에는 접지 전압이 인가될 수 있다. 또한, 터치 전극들(TE, RE)이 자기 정전 용량 방식으로 구동되는 경우, 제1 가드 라인(GL1), 제2 가드 라인(GL2), 제3 가드 라인(GL3), 제4 가드 라인(GL4), 및 제5 가드 라인(GL5)에는 제1 구동 라인(TL1)들, 제2 구동 라인(TL2)들, 및 감지 라인(RL)들에 인가되는 구동 신호들과 동일한 구동 신호들이 인가될 수 있다. 다만, 도 4에 도시된 터치 감지 유닛(TDU)의 라인들(TL1, TL2, RL, GL1, GL2, GL3, GL4, GL5, GRL1, GRL2, GRL3)의 구성 및 배치는 일 예시이며, 이에 한정되는 것은 아니다.
도 5는 도 2의 지문 감지 유닛의 일 예를 상세히 보여주는 일 예시도면이다.
도 5를 참조하면, 지문 감지 유닛(FDU)은 지문 스캔 라인(FSL)들, 지문 데이터 라인(FDL)들, 및 지문 인식 센서(FPS)들을 포함할 수 있다. 지문 인식 센서(FPS)들이 배치된 영역이 지문 감지 영역(FDA)으로 정의될 수 있다. 몇몇 실시예에서 지문 인식 센서(FPS)들의 이격 거리는 5um 내지 50um일 수 있고, 하나의 이미지 수집 영역에는 20 내지 30 개의 지문 인식 센서(FPS)들이 위치할 수 있다. 다만, 이에 한정되는 것은 아니다.
지문 스캔 라인(FSL)들은 지문 인식 센서(FPS)들 중 대응하는 지문 인식 센서(FPS)에 각각 연결되고, 지문 데이터 라인(FDL)들은 지문 인식 센서(FPS)들 중 대응하는 지문 인식 센서(FPS)에 각각 연결될 수 있다.
지문 감지 영역(FDA)의 외측에는 지문 비감지 영역(NFDA)이 위치할 수 있다. 지문 비감지 영역(NFDA)의 일측에는 지문 스캔 라인(FSL)들이 연결된 지문 스캔 구동부(FSCV)가 배치될 수 있다.
지문 비감지 영역(NFDA)의 일측에는 지문 데이터 라인(FDL)들이 연결된 지문 데이터 구동부(RCV)가 배치될 수 있다. 다만, 이에 한정되는 것은 아니고 지문 데이터 구동부(RCV) 없이 외부의 집적회로로부터 인가되는 신호가 지문 데이터 라인(FDL)들에 인가될 수 있다.
지문 스캔 라인(FSL)들 및 지문 데이터 라인(FDL)들 각각은 말단에 연결된 지문 패드(FD)들을 포함할 수 있다.
지문 패드(FD)들은 지문 인식 센서(FPS)들을 구동하기 위한 트랜지스터들과 같은 공정에서 형성될 수 있다.
지문 스캔 라인(FSL)들에는 순차적으로 스캔 신호가 공급되며, 지문 데이터 라인(FDL)들은 지문 인식 센서(FPS)들로부터 출력되는 신호들을 수신하여 이를 지문 데이터 구동부(RCV)로 전달할 수 있다. 다만, 이에 한정되는 것은 아니고, 지문 인식 센서(FPS)들로부터 출력되는 신호들은 이를 처리하는 다른 회로(미도시)로 전달될 수 있다.
도 6은 도 2의 펜 감지 유닛의 일 예를 상세히 보여주는 일 예시도면이며, 도 7은 도 6의 일 실시예에 따른 펜 센서부를 개략적으로 나타낸 평면도이고, 도 8은 일 실시예에 따른 펜 센서부와 펜 스캔 라인 및 펜 라인의 연결 관계를 개략적으로 나타낸 도면이고, 도 9는 도 8의 일 실시예에 따른 펜 센서부의 회로도이며, 도 10은 펜 센서부에서 펜을 감지하는 모습을 개략적으로 나타낸 도면이고, 도 11은 펜 센서부에서 펜을 감지하는 일 실시예의 동작을 설명하기 위한 타이밍 도이며, 도 12는 펜 센서부에서 펜을 감지하는 다른 실시예의 동작을 설명하기 위한 타이밍 도이다.
도 6 내지 도 11을 참조하면, 펜 감지 유닛(PDU)은 펜 비감지 영역(NPDA)에 위치한 펜 스캔 구동부(PSCV) 및 펜 패드(PD)와, 펜 감지 영역(PDA)에 배치된 펜 센서부(PSP)들을 포함할 수 있다 펜 감지 영역(PDA)은 펜 입력을 감지하기 위한 영역이고, 펜 비감지 영역(NPDA)은 펜 감지 영역(PDA)의 주변에 배치되는 영역을 의미한다.
펜 감지 영역(PDA)은 표시 패널(100)의 표시 영역(DA)에 중첩하고, 펜 비감지 영역(NPDA)은 표시 패널(100)의 비표시 영역(NDA)에 중첩할 수 있다.
펜 센서부(PSP)들은 행과 열을 따라 매트릭스 형태로 배치될 수 있다. 펜 센서부(PSP)들 각각의 제1 방향(X축 방향)으로의 길이(D1) 및 제2 방향(Y축 방향)으로의 길이(D2)는 각각 1mm 내지 10mm 일 수 있다. 다만, 이에 한정되는 것은 아니고 펜 감지 유닛(PDU)의 크기 및 펜 감지 유닛(PDU)의 배치 위치 등에 따라 다양하게 변형될 수 있다.
도 8에 도시된 바와 같이, 펜 스캔 라인(PSL)들, 펜 라인(PL)들은 펜 센서부(PSP)들과 함께 펜 감지 영역(PDA)에 배치된다. 펜 스캔 라인(PSL)들은 제1 방향(X축 방향)으로 나란하게 형성되고, 펜 라인(PL)들은 제1 방향(X축 방향)과 교차하는 제2 방향(Y축 방향)으로 나란하게 형성될 수 있다. 펜 센서부(PSP)들 각각은 펜 스캔 라인(PSL)들 중 적어도 어느 하나, 펜 라인(PL)들 중 어느 하나에 접속될 수 있다. 펜 라인(PL)들 사이의 길이(d1) 및 펜 스캔 라인(PSL)들 사이의 길이(d2)는 각각 1mm 내지 10mm 일 수 있다. 다만, 이에 한정되는 것은 아니다.
펜 센서부(PSP)들 각각은 도 7과 같이 펜 센서 회로(PSC) 및 펜 센서 회로(PSC)와 연결된 펜 센서(PS)를 포함할 수 있다. 펜 센서 회로(PSC)는 적어도 하나의 박막 트랜지스터를 포함할 수 있다. 펜 센서(PS)는 나선 형상을 가질 수 있다. 구체적으로, 펜 센서(PS)는 중심부로부터 적어도 1 회 이상 감긴 형상일 수 있다. 도 7에서는 펜 센서(PS)가 각진 나선 형상인 것으로 도시되었으나, 이에 한정되는 것은 아니며, 곡선의 형상을 가질 수도 있다. 몇몇 실시예에서 펜 센서(PS)의 일단은 펜 센서 회로(PSC)에 연결될 수 있다. 펜 센서(PS)의 타단은 기준 전원(레퍼런스 전원)에 연결될 수 있다. 몇몇 실시예에서 상기 기준 전원은 접지(ground: GND) 전원일 수 있다.
펜 센서(PS)는 구리(Cu), 알루미늄(Al), 몰리브덴(Mo), 은(Ag) 등의 금속 물질로 이루어질 수 있다. 펜 센서(PS)는 화소(P)들 하부에 위치하여 표시 장치(10)의 투과율과 무관하므로, 펜 센서(PS)의 선폭, 두께, 위치 등의 제약이 거의 없고, 펜 센서(PS)는 영역별로 개별적으로 배치되므로, 낮은 저항을 포함하는 설계 자유도가 주어진다.
도 6과 같이 펜 스캔 구동부(PSCV)는 적어도 하나의 펜 스캔 제어 라인(PSCL)을 통해 펜 패드(PD)에 연결된다. 펜 스캔 구동부(PSCV)는 펜 스캔 제어 신호(를 입력 받을 수 있다. 펜 스캔 구동부(PSCV)는 펜 스캔 제어 신호(에 따라 스캔 신호(Scan)들을 생성하여 도 8과 같은 펜 스캔 라인(PSL)들에 공급하고, 펜 스캔 라인(PSL)들은 스캔 신호(Scan)들을 펜 센서부(PSP)에 전달한다.
펜 센서부(PSP)들 각각은 스캔 신호(Scan)가 인가되는 경우, 펜 라인(PL)의 구동 신호를 인가 받고, 감지 신호를 수신함으로써, 펜 입력 여부 및 좌표를 검출할 수 있게 된다.
구체적으로, 도 9 내지 도 11을 함께 참조하면, 펜 센서부(PSP)는 펜 스캔 라인(PSL) 및 펜 라인(PL)에 접속될 수 있다. 펜 센서부(PSP)는 박막 트랜지스터(TFT) 및 펜 센서(PS)를 포함할 수 있다. 상술한 바와 같이, 박막 트랜지스터(TFT)는 펜 센서 회로(도 7의 PSC)에 포함될 수 있다.
박막 트랜지스터(TFT)는 펜 스캔 라인(PSL)의 스캔 신호(Scan)에 의해 턴-온되어 펜 라인(PL)과 펜 센서(PS)의 일단을 접속시킨다. 박막 트랜지스터(TFT)의 게이트 전극은 펜 스캔 라인(PSL)에 접속되고, 제1 전극은 펜 센서(PS)의 일단과 접속되며, 제2 전극은 펜 라인(PL)에 접속될 수 있다.
펜 센서부(PSP)의 구동에 대하여 설명하면, 첫 번째로, 제1 기간(t1) 동안에 펜 스캔 라인(PSL)에는 스캔 신호(Scan)의 게이트 온 전압이 공급되며, 게이트 온 전압은 로우 레벨(LOW)을 갖는다. 제1 기간(t1) 동안 박막 트랜지스터(TFT)는 게이트 온 전압을 갖는 스캔 신호(Scan)에 의해 턴-온된다. 박막 트랜지스터(TFT)의 턴-온으로 인해, 펜 라인(PL)과 펜 센서(PS)는 접속되고, 펜 센서(PS)에는 구동 신호(Ts)가 인가된다.
펜 센서(PS)에는 구동 신호(Ts)가 인가되는 경우, 펜 센서(PS)에서는 제1 전자기장(MF1)이 발생하게 된다. 이때, 내부에 공진회로(23)가 구비된 펜(20)이 입력되는 경우 펜(20)은 제1 전자기장(MF1)에 의해 공진되어 공진 주파수를 일정 시간 홀딩하고, 제2 전자기장(MF2)을 펜 센서(PS)에 출력한다. 제1 기간(t1) 경과 후, 펜 센서부(PSP)의 박막 트랜지스터(TFT)는 스캔 신호(Scan)의 게이트 오프 전압에 응답하여 턴-오프된다. 게이트 오프 전압은 하이 레벨(HIGH)을 갖는다.
두번째로, 제2 기간(t2)에 펜 스캔 라인(PSL)에는 게이트 온 전압을 갖는 스캔 신호(Scan)가 공급된다. 제2 기간(t2)에 박막 트랜지스터(TFT)는 게이트 온 전압을 갖는 스캔 신호(Scan)에 의해 턴-온된다. 박막 트랜지스터(TFT)의 턴-온으로 인해, 펜 라인(PL)과 펜 센서(PS)는 접속되고, 펜 라인(PL)을 통하여 감지 신호(Rs)를 수신한다. 펜(20)을 통한 제2 전자기장(MF2)의 출력은 제1 기간(t1) 및 제2 기간(t2)에 걸쳐 발생되므로, 제2 기간(t2)에서 펜 라인(PL)은 펜 센서(PS)에 감지된 제2 전자기장(MF2)을 검출하여 펜(20)의 접촉 및 좌표를 감지할 수 있게 된다. 몇몇 실시예에서는 도 12와 같이 펜 라인(PL)을 통한 구동 신호(Ts) 인가 및 감지 신호(Rs) 수신이 제1 기간(t1)에 이루어질 수도 있다.
도 9 내지 도 12에서는 박막 트랜지스터(TFT)가 P형 트랜지스터(P-type transistor)로 형성된 것을 중심으로 설명하였으나, 이에 한정되지 않으며, 박막 트랜지스터(TFT)는 N형 트랜지스터(N-type transistor) 로 형성될 수도 있다.
도 23은 도 9에 도시된 펜 센서부의 변형예를 도시한 회로도, 도 24는 도 23에 도시된 펜 센서부의 동작을 설명하기 위한 타이밍 도, 도 25는 도 23에 도시된 펜 센서부의 다른 동작을 설명하기 위한 타이밍 도이다.
도 9 내지 도 12에 부가하여 도 23 내지 도 25를 더 참고하면, 도 23에 도시된 바와 같이, 펜 센서부의 박막 트랜지스터(TFT)는 N형 트랜지스터로 이루어질 수 있다. 이외 펜 센서부의 구조는 도 9에 도시된 바와 실질적으로 동일한 바, 구체적 설명을 생략한다.
도 23에 도시된 펜 센서부에는, 도 24 및 도 25의 타이밍 도에 도시된 바와 같이, 스캔 신호(Scan)의 게이트 온 전압으로서 하이 레벨(HIGH)의 전압이 제공될 수 있으며, 스캔 신호(Scan)의 게이트 오프 전압으로서 로우 레벨(LOW)의 전압이 제공될 수 있다. 이외 도 24에 도시된 타이밍 도에 따른 펜 센서부의 동작 및 도 25에 도시된 타이밍 도에 따른 펜 센서부의 동작은, 도 11 및 도 12의 설명에서 상술한 바와 동일하거나 유사한 바, 구체적 설명을 생략한다.
도 13은 다른 실시예에 따른 펜 센서부와 펜 스캔 라인, 제1 펜 라인 및 제2 펜 라인의 연결 관계를 개략적으로 나타낸 도면이고, 도 14는 도 13의 펜 센서부의 일 실시예의 회로도이며, 도 15는 펜 센서부에서 펜을 감지하는 다른 실시예의 동작을 설명하기 위한 타이밍 도이고, 도 16은 도 13의 펜 센서부의 다른 실시예의 회로도이며, 도 17은 도 13의 펜 센서부의 다른 실시예의 회로도이고, 도 18은 도 13의 펜 센서부의 다른 실시예의 회로도이다.
도 13을 참조하면, 펜 센서부(PSP_1)들은 행과 열을 따라 매트릭스 형태로 배치될 수 있다. 펜 스캔 라인(PSL)들, 제1 펜 라인(PL1)들 및 제2 펜 라인(PL2)들은 펜 센서부(PSP_1)들과 함께 펜 감지 영역(PDA)에 배치된다. 펜 스캔 라인(PSL)들은 제1 방향(X축 방향)으로 나란하게 형성되고, 제1 펜 라인(PL1)들 및 제2 펜 라인(PL2)들은 제1 방향(X축 방향)과 교차하는 제2 방향(Y축 방향)으로 나란하게 형성될 수 있다. 또한, 제1 펜 라인(PL1)들과 제2 펜 라인(PL2)은 제1 방향(X축 방향)으로 서로 교번하며 배치될 수 있다. 펜 센서부(PSP_1)들 각각은 펜 스캔 라인(PSL)들 중 적어도 어느 하나, 제1 펜 라인(PL1)들 중 적어도 하나, 및 제2 펜 라인(PL2)들 중 적어도 하나에 접속될 수 있다.
몇몇 실시예에서 제1 펜 라인(PL1)은 구동 신호를 전달하는 구동 라인일 수 있으며, 제2 펜 라인(PL2)들은 감지 신호를 수신하는 감지 라인일 수 있다.
도 14 및 도 15를 참조하면, 펜 센서부(PSP_1)는 펜 스캔 라인(PSL), 제1 펜 라인(PL1) 및 제2 펜 라인(PL2)에 접속될 수 있다. 펜 센서부(PSP_1)는 제1 박막 트랜지스터(TFT1), 제2 박막 트랜지스터(TFT2) 및 펜 센서(PS)를 포함할 수 있다. 제1 박막 트랜지스터(TFT1), 제2 박막 트랜지스터(TFT2)는 도 7의 설명에서 상술한 펜 센서 회로에 포함될 수 있다.
제1 박막 트랜지스터(TFT1)는 펜 스캔 라인(PSL)의 스캔 신호(Scan)에 의해 턴-온되어 제1 펜 라인(PL1)과 제2 박막 트랜지스터(TFT2)의 게이트 전극을 접속시킨다. 제1 박막 트랜지스터(TFT1)의 게이트 전극은 펜 스캔 라인(PSL)에 접속되고, 제1 전극은 제2 박막 트랜지스터(TFT2)의 게이트 전극에 접속되며, 제2 전극은 제1 펜 라인(PL1)에 접속될 수 있다.
제2 박막 트랜지스터(TFT2)는 제1 펜 라인(PL)의 구동 신호(Ts)에 의해 턴-온되어 구동 전압 라인(VDD)과 펜 센서(PS)를 접속시킨다. 제2 박막 트랜지스터(TFT2)의 게이트 전극은 제1 박막 트랜지스터(TFT)의 제1 전극에 접속되고, 제1 전극은 제2 펜 라인(PL2) 및 펜 센서(PS) 각각에 연결되며, 제2 전극은 구동 전압 라인(VDD)에 접속될 수 있다. 구동 전압 라인(VDD)은 고전위 전원일 수 있다.
펜 센서(PS)의 일단은 제2 박막 트랜지스터(TFT2)의 제1 전극 및 제2 펜 라인(PL2)에 접속되며, 타단은 기준 전원(레퍼런스 전원)에 연결될 수 있다. 몇몇 실시예에서 상기 기준 전원은 접지(ground: GND) 전원일 수 있다.
몇몇 실시예에서 제1 박막 트랜지스터(TFT1) 및 제2 박막 트랜지스터(TFT2)는 각각 P타입 트랜지스터로 이루어질 수 있다.
펜 센서부(PSP_1)의 구동에 대하여 설명하면, 첫 번째로, 제1 기간(t1) 동안에 펜 스캔 라인(PSL)에는 스캔 신호(Scan)의 게이트 온 전압이 공급되며, 게이트 온 전압은 로우 레벨(LOW)을 가질 수 있다.. 제1 기간(t1) 동안 제1 박막 트랜지스터(TFT1)는 게이트 온 전압을 갖는 스캔 신호(Scan)에 의해 턴-온된다. 제1 박막 트랜지스터(TFT1)의 턴-온으로 인해, 제1 펜 라인(PL1)과 제2 박막 트랜지스터(TFT2)의 게이트 전극은 접속되고, 제1 기간(t1) 동안에 제1 펜 라인(PL)에는 구동 신호(Ts)가 인가되고, 구동 신호(Ts)에 의하여 제2 박막 트랜지스터(TFT2)는 턴-온된다.
제2 박막 트랜지스터(TFT2)의 턴-온에 의하여, 펜 센서(PS)에는 전류가 흐르고, 펜 센서(PS)에서는 도 10과 같은 제1 전자기장(MF1)이 발생하게 된다. 이때, 내부에 공진회로(23)가 구비된 펜(20)이 입력되는 경우 펜(20)은 제1 전자기장(MF1)에 의해 공진되어 공진 주파수를 일정 시간 홀딩하고, 제2 전자기장(MF2)을 펜 센서(PS)에 출력한다. 제1 기간(t1) 경과 후 펜 센서부(PSP_1)의 제1 박막 트랜지스터(TFT1)에는 스캔 신호(Scan)의 게이트 오프 전압이 공급되며, 게이트 오프 전압은 하이 레벨(HIGH)을 가질 수 있다. 제1 박막 트랜지스터(TFT1)의 턴-오프에 따라 제2 박막 트랜지스터(TFT2)도 턴-오프된다.
두번째로, 제2 기간(t2)에 펜 스캔 라인(PSL)에는 게이트 온 전압을 갖는 스캔 신호(Scan)가 공급된다. 제2 기간(t2) 동안에 제1 펜 라인(PL)에는 구동 신호(Ts)가 인가되지 않으므로, 제2 박막 트랜지스터(TFT2) 턴-오프 되며, 제2 기간(t2)에는 제2 펜 라인(PL2)을 통하여 감지 신호(Rs)를 수신한다. 펜(20)을 통한 제2 전자기장(MF2)의 출력은 제1 기간(t1) 및 제2 기간(t2)에 걸쳐 발생되므로, 제2 기간(t2)에서 제2 펜 라인(PL2)은 펜 센서(PS)에 감지된 제2 전자기장(MF2)을 검출하여 펜(20)의 접촉 및 좌표를 감지할 수 있게 된다. 몇몇 실시예에서는 제1 펜 라인(PL1)을 통한 구동 신호(Ts) 인가 및 제2 펜 라인(PL2)을 통한 감지 신호(Rs) 수신이 제1 기간(t1)에 이루어질 수도 있다. 또한, 몇몇 실시예에서는 도 16과 같이 구동 전압 라인(VDD)과 제2 박막 트랜지스터(TFT2)의 게이트 전극 사이에 커패시터(C)가 형성될 수 있다.
또는 제1 박막 트랜지스터(TFT1) 및 제2 박막 트랜지스터(TFT2)는 N형 트랜지스터로 이루어질 수도 있다.
도 26은 도 14에 도시된 펜 센서부의 변형예를 도시한 회로도, 도 27은 도 26에 도시된 펜 센서부의 동작을 설명하기 위한 타이밍 도, 도 28은 도 16에 도시된 펜 센서부의 변형예를 도시한 회로도이다.
도 14 내지 도 16에 부가하여 도 26 내지 도 28을 더 참조하면, 도 26 및 도 28에는 각각 도 14에 도시된 펜 센서부의 변형예 및 도 16에 도시된 펜 센서부의 변형예로서 제1 박막 트랜지스터(TFT1) 및 제2 박막 트랜지스터(TFT2)가 N형 트랜지스터로 이루어지는 경우를 예시로 도시하였다. 또한 도 27에는 도 26의 펜 센서부와 관련한 타이밍 도로서 스캔 신호(Scan)의 게이트 온 전압이 하이 레벨(HIGH)을 갖고, 게이트 오프 전압이 로우 레벨(LOW)을 가짐을 도시하였다. 이외 도 27에 도시된 타이밍 도에 따른 펜 센서부의 동작은 도 16의 설명에서 상술한 바와 실질적으로 동일하거나 유사한 바, 구체적 설명을 생략한다.
다시 도 17 및 도 18을 참조하면, 도 17과 같이 몇몇 실시예에서 펜 센서부(PSP_1)는 제3 박막 트랜지스터(TFT3)를 더 포함할 수 있다. 제1 박막 트랜지스터(TFT1), 제2 박막 트랜지스터(TFT2) 및 제3 박막 트랜지스터(TFT3)는 도 7의 설명에서 상술한 펜 센서 회로에 포함될 수 있다.
제3 박막 트랜지스터(TFT3)는 제2 전자기장(MF2)에 의해 감지되는 감지 신호(Rs)에 의하여 턴-온되어 제2 구동 전압 라인(VDD2)과 기준 전원 및 제2 펜 라인(PL2)을 접속시킨다. 제3 박막 트랜지스터(TFT3)의 게이트 전극은 제2 박막 트랜지스터(TFT2)의 제1 전극에 접속되고, 제1 전극은 기준 전원 및 제2 펜 라인(PL)에 연결되며, 제2 전극은 제2 구동 전압 라인(VDD2)에 접속될 수 있다. 이와 같이, 제3 박막 트랜지스터(TFT3)를 더 배치하는 경우, 감지 신호(Rs)를 증폭시킬 수 있어 펜 감지 유닛(PDU)의 감도를 더욱 향상시킬 수 있는 이점이 있다. 또한, 몇몇 실시예에서는 도 18과 같이 제1 구동 전압 라인(VDD1)과 제2 박막 트랜지스터(TFT2)의 게이트 전극 사이에 커패시터(C)가 형성될 수 있다.
몇몇 실시예에서 도 17 및 도 18에 도시된 바와 같이 제1 박막 트랜지스터(TFT1), 제2 박막 트랜지스터(TFT2) 및 제3 박막 트랜지스터(TFT3)는 각각 P타입 트랜지스터로 이루어질 수 있으나, 이에 한정되는 것은 아니다.
도 29는 도 17에 도시된 펜 센서부의 변형예를 도시한 회로도, 도 30은 도 18에 도시된 펜 센서부의 변형예를 도시한 회로도이다.도 17 및 도 18에 부가하여 도 29 및 도 30을 더 참조하면, 제1 박막 트랜지스터(TFT1), 제2 박막 트랜지스터(TFT2) 및 제3 박막 트랜지스터(TFT3)는 각각 N타입 트랜지스터로 이루어질 수도 있다. 이외 도 29 및 도 30에 도시된 펜 센서부의 구조 및 동작은 도 17 및 도 18의 실시예에서 상술한 바와 실질적으로 동일하거나 유사한 바, 구체적 설명을 생략한다.
도 31 및 도 32는 각각 도 13에 도시된 펜 센서부의 또 다른 실시예에 따른 회로도, 도 33은 도 31 및 도 32에 도시된 펜 센서부의 동작을 설명하기 위한 타이밍 도이다.
도 31을 참조하면, 본 실시예에 따른 펜 센서부는, 제3 박막 트랜지스터(TFT3)를 더 포함하는 점에서 도 16에 도시된 실시예와 가장 큰 차이점이 존재하며, 이외 구성은 실질적으로 동일하다. 따라서 중복되는 내용은 생략하며, 차이점을 위주로 설명한다.
제3 박막 트랜지스터(TFT3)의 제1전극은 펜 센서(PS)와 연결될 수 있다. 제3 박막 트랜지스터(TFT3)의 제2전극은 제2 펜 라인(PL2)과 연결될 수 있으며, 제3 박막 트랜지스터(TFT3)의 게이트 전극은 센싱제어신호가 제공되는 센싱제어라인(EN)과 연결될 수 있다.
몇몇 실시예에서 제3 박막 트랜지스터(TFT3)는 P형 트랜지스터 일 수 있다.
도 32를 참조하면, 본 실시예에 따른 펜 센서부는, 제4 박막 트랜지스터(TFT4)를 더 포함하는 점에서 도 17에 도시된 실시예와 가장 큰 차이점이 존재하며, 이외 구성은 실질적으로 동일하다. 따라서 중복되는 내용은 생략하며, 차이점을 위주로 설명한다.
제4 박막 트랜지스터(TFT4)의 제1전극은 제3 박막 트랜지스터(TFT3)의 제2전극과 연결될 수 있다. 제4 박막 트랜지스터(TFT4)의 제2전극은 제2 펜 라인(PL2)과 연결될 수 있으며, 제4 박막 트랜지스터(TFT4)의 게이트 전극은 센싱제어신호가 제공되는 센싱제어라인(EN)과 연결될 수 있다.
몇몇 실시예에서 제4 박막 트랜지스터(TFT4)는 P형 트랜지스터 일 수 있다.
도 33은 도 31 및 도 32에 도시된 펜 센서부의 동작을 설명하기 위한 타이밍 도이다.
도 31 및 도 33을 참조하면, 도 31에 도시된 펜 센서부의 제1 기간(t1)동안의 동작은 다음과 같을 수 있다. 제1 기간(t1) 동안에 펜 스캔 라인(PSL)에는 스캔 신호(Scan)의 게이트 온 전압이 공급되며, 게이트 온 전압은 로우 레벨(LOW)을 가질 수 있다. 제1 기간(t1) 동안 제1 박막 트랜지스터(TFT1)는 게이트 온 전압을 갖는 스캔 신호(Scan)에 의해 턴-온된다. 제1 박막 트랜지스터(TFT1)의 턴-온으로 인해, 제1 펜 라인(PL1)과 제2 박막 트랜지스터(TFT2)의 게이트 전극은 접속되고, 제1 기간(t1) 동안에 제1 펜 라인(PL)에는 구동 신호(Ts)가 인가되고, 구동 신호(Ts)에 의하여 제2 박막 트랜지스터(TFT2)는 턴-온된다.
제2 박막 트랜지스터(TFT2)의 턴-온에 의하여, 펜 센서(PS)에는 전류가 흐르고, 펜 센서(PS)에서는 제1 전자기장(MF1)이 발생하게 된다. 이때, 내부에 공진회로가 구비된 펜이 입력되는 경우 펜은 제1 전자기장(MF1)에 의해 공진되어 공진 주파수를 일정 시간 홀딩하고, 제2 전자기장(MF2)을 펜 센서(PS)에 출력한다.
제1 기간(t1) 경과 후 제2 기간(t2)동안 제1 박막 트랜지스터(TFT1)에는 스캔 신호(Scan)의 게이트 오프 전압이 공급되며, 게이트 오프 전압은 하이 레벨(HIGH)을 가질 수 있다. 제1 박막 트랜지스터(TFT1)의 턴-오프에 따라 제2 박막 트랜지스터(TFT2)도 턴-오프된다.
제2 기간(t2) 동안에 제2 박막 트랜지스터(TFT2)는 턴-오프 되며, 감지 신호(Rs)는 제3 박막 트랜지스터(TFT3)의 제1 전극에 제공된다.
제1 기간(t1)동안 제3 박막 트랜지스터(TFT3)의 게이트 전극에는 센싱제어신호(Read EN)로서 하이 레벨(HR)을 갖는 턴 오프 신호가 제공되며, 이에 따라 제1 기간(t1)동안 제3 박막 트랜지스터(TFT3)는 턴-오프 상태를 유지한다. 제2 기간(t2)동안 제3 박막 트랜지스터(TFT3)의 게이트 전극에는 센싱제어신호(Read EN)로서 로우 레벨(LR)갖는 턴 온 신호가 제공된다. 이에 따라 제2 기간(t2)동안 제3 박막 트랜지스터(TFT3)는 턴-온되며, 제3 박막 트랜지스터(TFT3)의 제1 전극에 제공된 감지 신호(Rs)는 제3 박막 트랜지스터(TFT3)의 제2 전극을 경유하여 제2 펜 라인(PL2)에 제공된다.
본 실시예의 경우, 별도의 센싱제어신호(Read EN)을 이용하여 센싱 타이밍을 제어할 수 있는 이점이 있다.
도 32 및 도 33을 참조하면, 도 32에 도시된 펜 센서부의 제1 기간(t1) 동안의 제1 박막 트랜지스터(TFT1)의 동작 및 제2 박막 트랜지스터(TFT2)동작은 앞서 상술한 도 31의 실시예에 따른 펜 센서부의 동작과 실질적으로 동일할 수 있다.
제2 기간(t2)동안 제3 박막 트랜지스터(TFT3)의 게이트 전극에는 제2 전자기장(MF2)에 의해 감지되는 감지 신호(Rs)가 제공될 수 있으며, 이에 따라 제3 박막 트랜지스터(TFT3)는 턴-온 될 수 있다. 제3 박막 트랜지스터(TFT3)가 턴-온됨에 따라 제2 구동 전압 라인(VDD2)과 제4 박막 트랜지스터(TFT1)의 제1 전극이 접속할 수 있고, 증폭된 감지 신호(Rs)가 제4 박막 트랜지스터(TFT4)에 제공될 수 있다.
제1 기간(t1) 동안 제4 박막 트랜지스터(TFT4)의 게이트 전극에는 센싱제어신호(Read EN)로서 하이 레벨(HR)을 갖는 턴 오프 신호가 제공되며, 이에 따라 제1 기간(t1)동안 제4 박막 트랜지스터(TFT4)는 턴-오프 상태를 유지한다. 제2 기간(t2)동안 제4 박막 트랜지스터(TFT3)의 게이트 전극에는 턴 온 신호로서 로우 레벨(LR)을 갖는 센싱제어신호(Read EN)가 제공된다. 이에 따라 제4 박막 트랜지스터(TFT4)는 턴-온되며, 제4 박막 트랜지스터(TFT3)의 제1 전극에 제공된 증폭된 감지 신호(Rs)는 제4 박막 트랜지스터(TFT3)의 제2 전극을 경유하여 제2 펜 라인(PL2)에 제공될 수 있다.
이와 같이 제3 박막 트랜지스터(TFT3)를 더 배치하는 경우, 감지 신호(Rs)를 증폭시킬 수 있어 센서의 감도를 향상시킬 수 있으며, 제4 박막 트랜지스터(TFT4)를 더 배치하고 센싱제어신호(Read EN)을 이용하여 제4 박막 트랜지스터(TFT4)의 턴-온/턴-오프를 제어함에 따라 센싱 타이밍을 제어할 수 있다.
도 34 및 도 35는 각각 도 31 및 도 32에 도시된 펜 센서부의 변형예를 도시한 회로도이다.
도 34 및 도 35를 참조하면, 도 34의 실시예는 구동전압라인(VDD)과 제2 박막 트랜지스터(TFT2)의 게이트 전극 사이에 커패시터(C)가 더 형성된 점에서 도 31의 실시예와 차이점이 있으며, 이외 구성은 실질적으로 동일할 수 있다. 또한 도 35의 실시예는 제1구동전압라인(VDD1)과 제2 박막 트랜지스터(TFT2)의 게이트 전극 사이에 커패시터(C)가 더 형성된 점에서 도 32의 실시예와 차이점이 있으며 이외 구성은 실질적으로 동일할 수 있다. 따라서 중복되는 내용은 생략한다.
도 36, 도 37은 각각 도 31 및 도 32에 도시된 펜 센서부의 다른 변형예를 도시한 회로도, 도 38은 도 36 및 도 37에 도시된 펜 센서부의 동작을 설명하기 위한 타이밍 도이다.
도 36 내지 도 38을 참조하면, 도 36의 실시예는 제1 박막 트랜지스터(TFT1), 제2 박막 트랜지스터(TFT2) 및 제3 박막 트랜지스터(TFT3)는 각각 N타입 트랜지스터로 이루어진 점에서 도 31의 실시예와 차이점이 있으며, 이외 구성은 실질적으로 동일할 수 있다. 또한 도 37의 실시예는 제1 박막 트랜지스터(TFT1), 제2 박막 트랜지스터(TFT2), 제3 박막 트랜지스터(TFT3) 및 제4 박막 트랜지스터(TFT4)가 각각 N타입 트랜지스터로 이루어진 점에서 도 32의 실시예와 차이점이 있으며, 이외 구성은 실질적으로 동일할 수 있다.
이외 도 38에 도시된 타이밍 도는, 스캔 신호(Scan)의 게이트 온 전압이 하이레벨(HIGH)을 갖고, 게이트 오프 전압이 로우 레벨(LOW)을 갖는 점, 제4 박막 트랜지스터(TFT4)를 턴-온 시키는 센싱제어신호(Read EN)의 턴 온 신호가 하이 레벨(HR)을 갖고, 제4 박막 트랜지스터(TFT4)를 턴-오프 시키는 센싱제어신호(Read EN)의 턴 오프 신호가 로우 레벨(LR)을 갖는 점에서 도 33의 타이밍 도와 차이점이 있으며, 이외 동작은 실질적으로 동일하거나 유사하다. 따라서 구체적 설명을 생략한다.
도 39 및 도 40은 각각 도 36 및 도 37에 도시된 펜 센서부의 변형예를 도시한 회로도이다.
도 39 및 도 40을 참조하면, 도 39의 실시예는 구동전압라인(VDD)과 제2 박막 트랜지스터(TFT2)의 게이트 전극 사이에 커패시터(C)가 더 형성된 점에서 도 36의 실시예와 차이점이 있으며, 이외 구성은 실질적으로 동일할 수 있다. 또한 도 40의 실시예는 제1구동전압라인(VDD1)과 제2 박막 트랜지스터(TFT2)의 게이트 전극 사이에 커패시터(C)가 더 형성된 점에서 도 37의 실시예와 차이점이 있으며 이외 구성은 실질적으로 동일할 수 있다. 따라서 중복되는 내용은 생략한다.
도 41은 도 13에 도시된 펜 센서부의 또 다른 실시예에 따른 회로도, 도 42는 도 41에 도시된 펜 센서부의 동작을 설명하기 위한 타이밍 도이다.
도 41을 참조하면, 본 실시예에 따른 펜 센서부는 리셋 박막 트랜지스터(TFTR) 및 커패시터(CR)을 더 포함하는 점에서 도 32의 실시예와 가장 큰 차이점이 있으며, 이외 구성은 실질적으로 동일하거나 유사할 수 있다. 따라서 중복되는 내용은 생략하며, 차이점을 위주로 설명한다.
리셋 박막 트랜지스터(TFTR)의 게이트 전극은 리셋신호가 제공되는 리셋신호라인(RSTL)과 연결되고, 리셋 박막 트랜지스터(TFTR)의 제1전극은 초기화전압이 제공되는 초기화전압라인(VINT)과 연결되고, 리셋 박막 트랜지스터(TFTR)의 제2전극은 제3 박막 트랜지스터(TFT3)의 게이트 전극 및 펜 센서(PS)와 연결될 수 있다.
몇몇 실시예에서 리셋 박막 트랜지스터(TFTR)는 P타입 트랜지스터일 수 있다.
커패시터(CR)의 제1전극은 리셋 박막 트랜지스터(TFTR)의 제2전극, 제3 박막 트랜지스터(TFT3)의 게이트 전극 및 펜 센서(PS)와 연결되고, 커패시터(CR)의 제2전극은 기준 전원과 연결될 수 있다.
도 41 및 도 42를 참조하면, 도 41에 도시된 펜 센서부의 동작은 다음과 같을 수 있다.
제1 기간(t1) 동안에 펜 스캔 라인(PSL)에는 스캔 신호(Scan)의 게이트 온 전압이 공급되며, 게이트 온 전압은 로우 레벨(LOW)을 가질 수 있다. 제1 기간(t1) 동안 제1 박막 트랜지스터(TFT1)는 게이트 온 전압을 갖는 스캔 신호(Scan)에 의해 턴-온된다. 제1 박막 트랜지스터(TFT1)의 턴-온으로 인해, 제1 펜 라인(PL1)과 제2 박막 트랜지스터(TFT2)의 게이트 전극은 접속되고, 제1 기간(t1) 동안에 제1 펜 라인(PL)에는 구동 신호(Ts)가 인가되고, 구동 신호(Ts)에 의하여 제2 박막 트랜지스터(TFT2)는 턴-온된다.
제2 박막 트랜지스터(TFT2)의 턴-온에 의하여, 펜 센서(PS)에는 전류가 흐르고, 펜 센서(PS)에서는 제1 전자기장(MF1)이 발생하게 된다. 이때, 내부에 공진회로가 구비된 펜이 입력되는 경우 펜은 제1 전자기장(MF1)에 의해 공진되어 공진 주파수를 일정 시간 홀딩하고, 제2 전자기장(MF2)을 펜 센서(PS)에 출력한다.
제1 기간(t1) 동안 리셋 박막 트랜지스터(TFTR)에는 리셋 신호(RST)로서 로우 레벨(LS)을 갖는 전압 또는 신호가 제공될 수 있으며, 이에 따라 리셋 박막 트랜지스터(TFTR)는 턴-온 될 수 있다. 리셋 박막 트랜지스터(TFTR)가 턴-온됨에 따라 초기화전압라인(VINT)에 제공되는 초기화전압은 커패시터(CR)에 제공될 수 있으며, 이에 따라 커패시터(CR)의 제1전극의 전위, 제3 박막 트랜지스터(TFT3)의 게이트 전극의 전위 등은 초기화전압으로 리셋될 수 있다.
제2 기간(t2)동안 제3 박막 트랜지스터(TFT3)의 게이트 전극에는 제2 전자기장(MF2)에 의해 감지되는 감지 신호(Rs) 또는 커패시터(CR)에 저장된 감지 신호(Rs)가 제공될 수 있으며, 이에 따라 제3 박막 트랜지스터(TFT3)는 턴-온 될 수 있다. 제3 박막 트랜지스터(TFT3)가 턴-온됨에 따라 제2 구동 전압 라인(VDD2)과 제4 박막 트랜지스터(TFT1)의 제1 전극이 접속할 수 있고, 증폭된 감지 신호(Rs)가 제4 박막 트랜지스터(TFT4)에 제공될 수 있다. 또한 제2 기간(t2)동안 커패시터(CR)에서는 감지 신호(Rs)가 제공될 수 있으며, 이에 따라 감지 신호(Rs)는 제2 기간(t2)동안 안정적으로 유지될 수 있다. 즉, 커패시터(CR)는 제2 기간(t2)동안 감지 신호(Rs)를 유지하는 유지 커패시터로 기능할 수 있다.
제1 기간(t1) 동안 제4 박막 트랜지스터(TFT4)의 게이트 전극에는 센싱제어신호(Read EN)로서 하이 레벨(HR)을 갖는 턴 오프 신호가 제공되며, 이에 따라 제1 기간(t1)동안 제4 박막 트랜지스터(TFT4)는 턴-오프 상태를 유지한다. 제2 기간(t2)동안 제4 박막 트랜지스터(TFT3)의 게이트 전극에는 턴 온 신호로서 로우 레벨(LR)을 갖는 센싱제어신호(Read EN)가 제공된다. 이에 따라 제4 박막 트랜지스터(TFT4)는 턴-온되며, 제4 박막 트랜지스터(TFT3)의 제1 전극에 제공된 증폭된 감지 신호(Rs)는 제4 박막 트랜지스터(TFT3)의 제2 전극을 경유하여 제2 펜 라인(PL2)에 제공될 수 있다.
도 43은 각각 도 41에 도시된 펜 센서부의 변형예를 도시한 회로도이다.
도 43을 참조하면, 도 43의 실시예는 제1구동전압라인(VDD1)과 제2 박막 트랜지스터(TFT2)의 게이트 전극 사이에 커패시터(C)가 더 형성된 점에서 도 41의 실시예와 차이점이 있으며 이외 구성은 실질적으로 동일할 수 있다. 따라서 중복되는 내용은 생략한다.
도 44는 도 41에 도시된 펜 센서부의 다른 변형예를 도시한 회로도, 도 45는 도 44에 도시된 펜 센서부의 동작을 설명하기 위한 타이밍 도이다.
도 44 및 도 45를 참조하면, 도 44의 실시예는 제1 박막 트랜지스터(TFT1), 제2 박막 트랜지스터(TFT2), 제3 박막 트랜지스터(TFT3), 제4 박막 트랜지스터(TFT4) 및 리셋 박막 트랜지스터(TFTR)가 각각 N타입 트랜지스터로 이루어진 점에서 도 41의 실시예와 차이점이 있으며, 이외 구성은 실질적으로 동일할 수 있다.
이외 도 45에 도시된 타이밍 도는, 스캔 신호(Scan)의 게이트 온 전압이 하이레벨(HIGH)을 갖고, 게이트 오프 전압이 로우 레벨(LOW)을 갖는 점, 제4 박막 트랜지스터(TFT4)를 턴-온 시키는 센싱제어신호(Read EN)의 턴 온 신호가 하이 레벨(HR)을 갖고, 제4 박막 트랜지스터(TFT4)를 턴-오프 시키는 센싱제어신호(Read EN)의 턴 오프 신호가 로우 레벨(LR)을 갖는 점에서 도 42의 타이밍 도와 차이점이 있으며, 이외 동작은 실질적으로 동일하거나 유사하다. 따라서 구체적 설명을 생략한다.
도 46은 도 44에 도시된 펜 센서부의 변형예를 도시한 회로도이다.
도 46을 참조하면, 도 46의 실시예는 제1구동전압라인(VDD1)과 제2 박막 트랜지스터(TFT2)의 게이트 전극 사이에 커패시터(C)가 더 형성된 점에서 도 4의 실시예와 차이점이 있으며 이외 구성은 실질적으로 동일할 수 있다. 따라서 중복되는 내용은 생략한다.
이외 펜 센서부의 회로도 구조 및 동작은 상술한 실시예 이외에도 다양하게 변형될 수 있다.
도 19는 표시 유닛과 펜 감지 유닛이 일체형으로 형성된 일 예시를 나타낸 평면도이고, 도 20은 도 19의 Ⅱ-Ⅱ'를 따라 자른 단면도이다.
도 19를 참조하면, 몇몇 실시예에서 펜 감지 유닛(도 2의 'PDU')과 표시 유닛(도 2의 'DU')은 일체형으로 형성될 수 있다. 예를 들어, 펜 감지 유닛(도 2의 'PDU')의 펜 센서부(PSP_2) 사이에는 화소(P)가 위치될 수 있다.
펜 센서부(PSP_2)들 각각은 펜 센서 회로(PSC) 및 펜 센서 회로(PSC)와 연결된 펜 센서(PS)를 포함할 수 있으며, 펜 센서(PS)는 화소(P)를 중심으로 나선 형상으로 감긴 형상일 수 있다. 구체적으로, 펜 센서(PS)는 화소(P)를 중심으로 적어도 1 회 이상 감긴 형상일 수 있다. 펜 선서 회로(PSC)는 적어도 하나의 박막 트랜지스터를 포함할 수 있음은 상술한 바와 같다.
도 20을 참조하면, 기판(SUB) 상에는 박막 트랜지스터층(TFTL)이 형성된다. 박막 트랜지스터층(TFTL)은 표시 박막 트랜지스터(120A), 펜 센서 박막 트랜지스터 (120B), 펜 센서(PS), 게이트 절연막(130), 층간 절연막(140), 보호막(150), 및 평탄화막(160)을 포함한다. 펜 센서 회로(PSC)는 펜 센서 박막 트랜지스터(120B)를 포함할 수 있으며, 이외에 박막 트랜지스터를 더 포함할 수도 있다. 도 20에서는 설명의 편의를 위하여 펜 센서 회로(PSC)의 구성 중 펜 센서(PS)와 연결된 하나의 펜 센서 박막 트랜지스터(120B)만 도시되었다.
기판(SUB)의 일면 상에는 버퍼층(BF)이 형성될 수 있다. 버퍼층(BF)은 투습에 취약한 기판(SUB)을 통해 침투하는 수분으로부터 박막 트랜지스터(120)들과 발광 소자층(EML)의 유기 발광층(172)을 보호하기 위해 기판(SUB)의 일면 상에 형성될 수 있다. 버퍼층(BF)은 교번하여 적층된 복수의 무기막들로 이루어질 수 있다. 예를 들어, 버퍼층(BF)은 실리콘 나이트라이드층, 실리콘 옥시 나이트라이드층, 실리콘 옥사이드층, 티타늄옥사이드층, 및 알루미늄옥사이드층 중 하나 이상의 무기막이 교번하여 적층된 다중막으로 형성될 수 있다. 버퍼층(BF)은 생략될 수 있다.
버퍼층(BF) 상에는 표시 박막 트랜지스터(120A) 및 펜 센서 박막 트랜지스터(120B)가 형성된다. 표시 박막 트랜지스터(120A) 및 펜 센서 박막 트랜지스터(120B) 각각은 액티브층(121A, 121B), 게이트 전극(122A, 122B), 소스 전극(123A, 123B) 및 드레인 전극(124A, 124B)을 포함한다. 도 20에서는 표시 박막 트랜지스터(120A) 및 펜 센서 박막 트랜지스터(120B) 각각의 게이트 전극(122A. 122B)이 액티브층(121A, 121B)의 상부에 위치하는 상부 게이트(탑 게이트, top gate) 방식으로 형성된 것을 예시하였으나, 이에 한정되지 않음에 주의하여야 한다. 즉, 표시 박막 트랜지스터(120A) 및 펜 센서 박막 트랜지스터(120B) 각각은 게이트 전극(122A, 122B)이 액티브층(121A, 121B)의 하부에 위치하는 하부 게이트(보텀 게이트, bottom gate) 방식 또는 게이트 전극(122A, 122B)이 액티브층(121A, 121B)의 상부와 하부에 모두 위치하는 더블 게이트(double gate) 방식으로 형성될 수 있다. 또한, 펜 센서 박막 트랜지스터(120B)는 게이트 전극(122B)과 접촉하는 상부 게이트 전극(125B)을 더 포함하는 더블 게이트 구조로 이루어질 수 있다. 다만, 이에 한정되는 것은 아니며, 펜 센서 박막 트랜지스터(120B)는 표시 박막 트랜지스터(120A)와 동일한 구조로 이루어질 수도 있다
버퍼층(BF) 상에는 표시 박막 트랜지스터(120A) 및 펜 센서 박막 트랜지스터(120B) 각각의 액티브층(121A, 121B)이 형성된다. 액티브층(121A, 121B)은 다결정 실리콘, 단결정 실리콘, 저온 다결정 실리콘, 비정질 실리콘, 또는 산화물 반도체를 포함할 수 있다. 예를 들어, 산화물 반도체는 인듐, 아연, 갈륨, 주석, 티타늄, 알루미늄, 하프늄(Hf), 지르코늄(Zr), 마그네슘(Mg) 등을 함유하는 이성분계 화합물(ABx), 삼성분계 화합물(ABxCy), 사성분계 화합물(ABxCyDz)을 포함할 수 있다. 예를 들어, 액티브층(121)은 ITZO(인듐, 주석, 티타늄을 포함하는 산화물)나 IGZO(인듐, 갈륨, 주석을 포함하는 산화물)를 포함할 수 있다. 버퍼층과 액티브층(121A, 121B) 사이에는 액티브층(121A, 121B)으로 입사되는 외부광을 차단하기 위한 차광층이 형성될 수 있다.
표시 박막 트랜지스터(120A) 및 펜 센서 박막 트랜지스터(120B) 각각의 액티브층(121A, 121B) 상에는 게이트 절연막(130)이 형성될 수 있다. 게이트 절연막(130)은 무기막, 예를 들어 실리콘 나이트라이드층, 실리콘 옥시 나이트라이드층, 실리콘 옥사이드층, 티타늄옥사이드층, 또는 알루미늄옥사이드층으로 형성될 수 있다.
게이트 절연막(130) 상에는 표시 박막 트랜지스터(120A) 및 펜 센서 박막 트랜지스터(120B) 각각의 게이트 전극(122A, 122B)가 형성될 수 있다. 게이트 전극(122A, 122B) 은 몰리브덴(Mo), 알루미늄(Al), 크롬(Cr), 금(Au), 티타늄(Ti), 니켈(Ni), 네오디뮴(Nd) 및 구리(Cu) 중 어느 하나 또는 이들의 합금으로 이루어진 단일층 또는 다중층으로 형성될 수 있다.
표시 박막 트랜지스터(120A) 및 펜 센서 박막 트랜지스터(120B) 각각의 게이트 전극(122A, 122B) 상에는 층간 절연막(140)이 형성될 수 있다. 층간 절연막(140)은 무기막, 예를 들어 실리콘 나이트라이드층, 실리콘 옥시 나이트라이드층, 실리콘 옥사이드층, 티타늄옥사이드층, 또는 알루미늄옥사이드층으로 형성될 수 있다.
층간 절연막(140) 상에는 표시 박막 트랜지스터(120A) 및 펜 센서 박막 트랜지스터(120B) 각각의 소스 전극(123A, 123B)과 드레인 전극(124A, 124B)이 형성될 수 있다. 소스 전극(123A, 123B)과 드레인 전극(124A, 124B) 각각은 게이트 절연막(130)과 층간 절연막(140)을 관통하는 컨택홀을 통해 액티브층(121A, 121B)에 접속될 수 있다. 소스 전극(123A, 123B)과 드레인 전극(124A, 124B)은 몰리브덴(Mo), 알루미늄(Al), 크롬(Cr), 금(Au), 티타늄(Ti), 니켈(Ni), 네오디뮴(Nd) 및 구리(Cu) 중 어느 하나 또는 이들의 합금으로 이루어진 단일층 또는 다중층으로 형성될 수 있다.
층간 절연막(140) 상에는 펜 센서 박막 트랜지스터(120B)의 상부 게이트 전극(125B)이 배치될 수 있으며, 상부 게이트 전극(125B)은 게이트 절연막(130)과 층간 절연막(140)을 관통하는 컨택홀을 통해 게이트 전극(122B)에 접속될 수 있다. 또한, 층간 절연막(140) 상에는 펜 센서가 배치될 수 있으며, 펜 센서(PS)는 펜 센서 박막 트랜지스터(120B)의 드레인 전극(124B)과 접속될 수 있다. 다만, 이에 한정되는 것은 아니고, 펜 센서(PS)는 펜 센서 박막 트랜지스터(120B)의 소스 전극(123B)과 접속될 수도 있다.
표시 박막 트랜지스터(120A) 및 펜 센서 박막 트랜지스터(120B) 각각의 소스 전극(123A, 123B) 및 드레인 전극(124A, 124B)과 펜 센서 박막 트랜지스터(120B)의 상부 게이트 전극(125B) 및 펜 센서(PS) 상에는 보호막(150)이 형성될 수 있다. 보호막(150)은 무기막, 예를 들어 실리콘 나이트라이드층, 실리콘 옥시 나이트라이드층, 실리콘 옥사이드층, 티타늄옥사이드층, 또는 알루미늄옥사이드층으로 형성될 수 있다.
보호막(150) 상에는 박막 트랜지스터(120)로 인한 단차를 평탄하게 하기 위한 평탄화막(160)이 형성될 수 있다. 평탄화막(160)은 아크릴 수지(acryl resin), 에폭시 수지(epoxy resin), 페놀 수지(phenolic resin), 폴리아미드 수지(polyamide resin), 폴리이미드 수지(polyimide resin) 등의 유기막으로 형성될 수 있다.
박막 트랜지스터층(TFTL) 상에는 발광 소자층(EML)이 형성된다. 발광 소자층(EML)은 발광 소자(170)들과 뱅크층(180)을 포함한다.
발광 소자(170)들과 뱅크층(180)은 평탄화막(160) 상에 형성된다. 발광 소자(170)들 각각은 발광 소자(170)의 제1 전극(171), 유기 발광층(172), 및 발광 소자(170)의 제2 전극(173)을 포함할 수 있다.
발광 소자(170)의 제1 전극(171)은 평탄화막(160) 상에 형성될 수 있다. 발광 소자(170)의 제1 전극(171)은 보호막(150)과 평탄화막(160)을 관통하는 컨택홀을 통해 박막 트랜지스터(120)의 소스 전극(123)에 접속된다.
유기 발광층(172)을 기준으로 발광 소자(170)의 제2 전극(173) 방향으로 발광하는 상부 발광(top emission) 구조에서 발광 소자(170)의 제1 전극(171)은 알루미늄과 티타늄의 적층 구조(Ti/Al/Ti), 알루미늄과 ITO의 적층 구조(ITO/Al/ITO), APC 합금, 및 APC 합금과 ITO의 적층 구조(ITO/APC/ITO)와 같은 반사율이 높은 금속물질로 형성될 수 있다. APC 합금은 은(Ag), 팔라듐(Pd), 및 구리(Cu)의 합금이다.
유기 발광층(172)을 기준으로 발광 소자(170)의 제1 전극(171) 방향으로 발광하는 하부 발광(bottom) 구조에서 발광 소자(170)의 제1 전극(171)은 광을 투과시킬 수 있는 ITO, IZO와 같은 투명한 금속물질(TCO, Transparent Conductive Material), 또는 마그네슘(Mg), 은(Ag), 또는 마그네슘(Mg)과 은(Ag)의 합금과 같은 반투과 금속물질(Semi-transmissive Conductive Material)로 형성될 수 있다. 이 경우, 발광 소자(170)의 제1 전극(171)이 반투과 금속물질로 형성되는 경우, 마이크로 캐비티(micro cavity)에 의해 출광 효율이 높아질 수 있다.
뱅크층(180)은 발광 영역(LA)들을 정의하는 역할을 하기 위해 평탄화막(160) 상에서 발광 소자(170)의 제1 전극(171)을 구획하도록 형성될 수 있다. 예를 들어, 뱅크층(180)은 발광 소자(170)의 제1 전극(171)의 가장자리를 덮도록 형성되되, 발광 소자(170)의 제1 전극(171)의 상면을 노출시키는 개구부를 포함할 수 있다. 뱅크층(180)은 아크릴 수지(acryl resin), 에폭시 수지(epoxy resin), 페놀 수지(phenolic resin), 폴리아미드 수지(polyamide resin), 폴리이미드 수지(polyimide resin) 등의 유기막으로 형성될 수 있다.
발광 영역(LA)들 각각은 발광 소자(170)의 제1 전극(171), 유기 발광층(172), 및 발광 소자(170)의 제2 전극(173)이 순차적으로 적층되어 발광 소자(170)의 제1 전극(171)으로부터의 정공과 발광 소자(170)의 제2 전극(173)으로부터의 전자가 유기 발광층(172)에서 서로 결합되어 발광하는 영역을 나타낸다. 발광 영역(LA)들 각각은 발광 소자(170)를 포함할 수 있다.
발광 소자(170)의 제1 전극(171)과 뱅크층(180) 상에는 유기 발광층(172)이 형성된다. 유기 발광층(172)은 유기 물질을 포함하여 소정의 색을 발광할 수 있다. 예를 들어, 유기 발광층(172)은 정공 수송층(hole transporting layer), 유기 물질층, 및 전자 수송층(electron transporting layer)을 포함할 수 있다. 유기 발광층(172)은 발광 영역(LA) 별로 제1 색의 광, 제2 색의 광 및 제3 색의 광을 발광할 수 있다. 제1 색은 적색이고, 제2 색은 녹색이며, 제3 색은 청색일 수 있으나, 이에 한정되지 않는다.
또는, 유기 발광층(172)은 발광 영역(LA)들 각각에서 백색 광을 발광할 수 있으며, 이 경우, 발광 소자층(EML) 상부에 컬러 필터가 배치될 수 있다.
발광 소자(170)의 제2 전극(173)은 유기 발광층(172) 상에 형성된다. 발광 소자(170)의 제2 전극(173)은 유기 발광층(172)을 덮도록 형성될 수 있다. 발광 소자(170)의 제2 전극(173)은 서브 화소들(RP, GP, BP)에 공통적으로 형성되는 공통층일 수 있다. 발광 소자(170)의 제2 전극(173) 상에는 캡핑층(capping layer)이 형성될 수 있다.
상부 발광 구조에서 발광 소자(170)의 제2 전극(173)은 광을 투과시킬 수 있는 ITO, IZO와 같은 투명한 금속물질(TCO, Transparent Conductive Material), 또는 마그네슘(Mg), 은(Ag), 또는 마그네슘(Mg)과 은(Ag)의 합금과 같은 반투과 금속물질(Semi-transmissive Conductive Material)로 형성될 수 있다. 발광 소자(170)의 제2 전극(173)이 반투과 금속물질로 형성되는 경우, 마이크로 캐비티(micro cavity)에 의해 출광 효율이 높아질 수 있다.
하부 발광 구조에서 발광 소자(170)의 제2 전극(173)은 알루미늄과 티타늄의 적층 구조(Ti/Al/Ti), 알루미늄과 ITO의 적층 구조(ITO/Al/ITO), APC 합금, 및 APC 합금과 ITO의 적층 구조(ITO/APC/ITO)와 같은 반사율이 높은 금속물질로 형성될 수 있다. APC 합금은 은(Ag), 팔라듐(Pd), 및 구리(Cu)의 합금이다.
발광 소자층(EML) 상에는 박막 봉지층(TFEL)이 형성된다. 박막 봉지층(TFEL)은 봉지막(190)을 포함한다.
봉지막(190)은 발광 소자(170)의 제2 전극(173) 상에 배치된다. 봉지막(190)은 유기 발광층(172)과 발광 소자(170)의 제2 전극(173)에 산소 또는 수분이 침투되는 것을 방지하기 위해 적어도 하나의 무기막을 포함할 수 있다. 또한, 봉지막(190)은 먼지와 같은 이물질로부터 발광 소자층(EML)을 보호하기 위해 적어도 하나의 유기막을 포함할 수 있다. 예를 들어, 봉지막(190)은 발광 소자(170)의 제2 전극(173) 상에 배치된 제1 무기막, 제1 무기막 상에 배치된 유기막, 유기막 상에 배치된 제2 무기막을 포함할 수 있다. 제1 무기막과 제2 무기막은 실리콘 나이트라이드층, 실리콘 옥시 나이트라이드층, 실리콘 옥사이드층, 티타늄옥사이드층, 또는 알루미늄옥사이드층으로 형성될 수 있으나, 이에 한정되지 않는다. 유기막은 아크릴 수지(acryl resin), 에폭시 수지(epoxy resin), 페놀 수지(phenolic resin), 폴리아미드 수지(polyamide resin), 폴리이미드 수지(polyimide resin) 등으로 형성될 수 있으나, 이에 한정되지 않는다.
이와 같이, 펜 감지 유닛(도 2의 'PDU')은 표시 유닛(도 2의 'DU')과 일체형으로 형성될 수 있으며, 이 경우, 박형의 표시 장치(도 2의 '10')를 구현함과 동시에 공정을 단순화할 수 있다.
도 21은 지문 감지 유닛과 펜 감지 유닛이 일체형으로 형성된 일 예시를 나타낸 평면도이고, 도 22는 도 21의 Ⅲ-Ⅲ'을 따라 자른 단면도이다. 도 21 및 도 22의 실시예는 펜 센서 및 펜 센서 박막 트랜지스터가 지문 박막 트랜지스터와 동일한 공정에서 형성된다는 점에서 도 19 및 도 20의 실시예와 차이점이 있다. 도 19 및 도 20의 실시예와 중복되는 설명은 생략하고 차이점 위주로 설명한다.
도 21을 참조하면, 몇몇 실시예에서 펜 감지 유닛(도 2의 'PDU')과 지문 감지 유닛(도 2의 'FDU')은 일체형으로 형성될 수 있다. 예를 들어, 펜 감지 유닛(도 2의 'PDU')의 펜 센서부(PSP_3) 사이에는 지문 인식 센서(FPS)가 위치될 수 있다.
펜 센서부(PSP_3)들 각각은 펜 센서 회로(PSC) 및 펜 센서 회로(PSC)와 연결된 펜 센서(PS)를 포함할 수 있으며, 펜 센서(PS)는 지문 인식 센서(FPS)를 중심으로 나선 형상으로 감긴 형상일 수 있다. 구체적으로, 펜 센서(PS)는 지문 인식 센서(FPS)를 중심으로 적어도 1 회 이상 감긴 형상일 수 있다. 펜 센서 회로(PSC)는 적어도 하나의 박막 트랜지스터를 포함할 수 있음은 상술한 바와 같다.
도 22를 참조하면, 베이스층(BA) 상에는 버퍼층(BF)이 형성될 수 있다.
버퍼층(BF) 상에는 지문 박막 트랜지스터(120C) 및 펜 센서 박막 트랜지스터(120D)가 형성된다. 펜 센서 회로(PSC)는 펜 센서 박막 트랜지스터(120D)를 포함할 수 있으며, 이외에 박막 트랜지스터를 더 포함할 수도 있다.
지문 박막 트랜지스터(120C) 및 펜 센서 박막 트랜지스터(120D) 각각은 액티브층(121C, 121D), 게이트 전극(122C, 122D), 소스 전극(123C, 123D) 및 드레인 전극(124C, 124D)을 포함한다. 또한, 펜 센서 박막 트랜지스터(120D)는 게이트 전극(122B)과 접촉하는 상부 게이트 전극(125B)을 더 포함하는 더블 게이트 구조로 이루어질 수 있다. 다만, 이에 한정되는 것은 아니다.
지문 박막 트랜지스터(120C)는 다이오드(DO)를 포함할 수 있다. 다이오드(DO)는 다이오드(DO)의 제1 전극(DE1), 활성층(AL) 및 다이오드(DO)의 제2 전극(DE2)을 포함할 수 있으며, 지문 박막 트랜지스터(120C)와 다이오드(DO)는 지문 인식 센서(FPS)를 구성한다. 즉, 지문 인식 센서(FPS)는 포토 트랜지스터일 수 있다. 포토 트랜지스터는 광 에너지를 전기 에너지로 변환하는 광센서의 일종으로, 광의 세기에 따라 흐르는 전류가 변화하는 광기전력 효과를 이용한다. 이 때의 광전류를 트랜지스터를 이용하여 증폭시킨 것이 포토 트랜지스터이며, 지문에 반사된 광의 세기에 따른 전류의 변화를 감지하여 지문 패턴을 인식할 수 있다.
버퍼층(BF) 상에는 지문 박막 트랜지스터(120C) 및 펜 센서 박막 트랜지스터(120D) 각각의 액티브층(121C, 121D)이 형성된다.
지문 박막 트랜지스터(120C) 및 펜 센서 박막 트랜지스터(120D) 각각의 액티브층(121C, 121D) 상에는 게이트 절연막(GI)이 형성될 수 있다.
게이트 절연막(GI) 상에는 지문 박막 트랜지스터(120C) 및 펜 센서 박막 트랜지스터(120D) 각각의 게이트 전극(122C, 122D)가 형성될 수 있다.
지문 박막 트랜지스터(120C) 및 펜 센서 박막 트랜지스터(120D) 각각의 게이트 전극(122C, 122D) 상에는 제1 절연층(IL1)이 형성될 수 있다. 층
제1 절연층(IL1) 상에는 지문 박막 트랜지스터(120C)의 소스 전극(123C)이 배치될 수 있다. 지문 박막 트랜지스터(120A)의 소스 전극(123C) 상에는 전술한 다이오드(DO)가 배치될 수 있다. 예를 들어, 지문 박막 트랜지스터(120A)의 소스 전극(123C) 상에는 다이오드(DO)의 제1 전극(DE1), 활성층(AL) 및 다이오드(DO)의 제2 전극(DE2)이 순차적으로 배치될 수 있다.
제1 절연층(IL1) 및 다이오드(DO) 상에는 제2 절연층(IL2)이 배치될 수 있다.
제2 절연층(IL2) 상에는 지문 박막 트랜지스터(120C)의 드레인 전극(124C)과, 펜 센서 박막 트랜지스터(120D)의 소스 전극(123D), 드레인 전극(124D), 상부 게이트 전극(125D) 및 펜 센서(PS)가 형성될 수 있다.
지문 박막 트랜지스터(120C)의 드레인 전극(124C)과, 펜 센서 박막 트랜지스터(120D)의 소스 전극(123D), 드레인 전극(124D), 상부 게이트 전극(125D) 및 펜 센서(PS) 상에는 제3 절연층(IL3)이 형성될 수 있다.
한편, 도시하지는 않았지만, 펜 감지 유닛(도 2의 'PDU')이 별도의 구성으로 형성되는 경우에는, 도 22에서 지문 인식 센서(FPS)만 생략된 구조로 구현될 수 있을 것이다.
이상 첨부된 도면을 참조하여 본 발명의 실시예들을 설명하였지만, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명의 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.
PDU: 펜 감지 유닛
FDU: 지문 감지 유닛
DU: 표시 유닛
SUB: 기판
TFTL: 박막 트랜지스터층
EML: 발광 소자층
TFEL: 박막 봉지층
TDU: 터치 감지 유닛
PSP: 펜 센서부
PS: 펜 센서
FPS: 지문 인식 센서
P: 서브 화소

Claims (20)

  1. 제1 방향으로 연장된 제1 펜 라인;
    상기 제1 방향과 교차하는 제2 방향으로 연장된 펜 스캔 라인; 및
    상기 제1 펜 라인 및 상기 펜 스캔 라인에 연결되어, 펜 입력을 감지하는 펜 센서부를 포함하고,
    상기 펜 센서부는, 펜 센서 및 상기 펜 센서의 일단과 연결된 펜 센서 회로를 포함하며, 상기 펜 센서 회로는 제1 박막 트랜지스터를 포함하는 펜 감지 유닛.
  2. 제1 항에 있어서,
    상기 제1 박막 트랜지스터의 게이트 전극은 상기 펜 스캔 라인에 접속되고, 상기 제1 박막 트랜지스터의 제1 전극은 상기 펜 센서의 일단에 접속되며, 상기 제1 박막 트랜지스터의 제2 전극은 상기 제1 펜 라인에 접속되는 펜 감지 유닛.
  3. 제2 항에 있어서,
    상기 제1 박막 트랜지스터는 상기 펜 스캔 라인에 인가되는 스캔 신호에 의해 턴-온되어, 상기 제1 펜 라인과 상기 펜 센서의 일단을 연결하도록 구성된 펜 감지 유닛.
  4. 제3 항에 있어서,
    상기 펜 센서의 타단은 접지 전원에 접속되는 펜 감지 유닛.
  5. 제4 항에 있어서,
    상기 펜 센서는 평면상 나선형 형상을 갖는 펜 감지 유닛.
  6. 제5 항에 있어서,
    상기 펜 센서부의 상기 제1 방향 및 상기 제2 방향 각각의 길이는 1mm 내지 10mm인 펜 감지 유닛.
  7. 제6 항에 있어서,
    상기 펜 센서부는 복수 개 배치되되, 매트릭스 형태로 배열된 펜 감지 유닛.
  8. 제1 항에 있어서,
    상기 펜 센서 회로는 제2 박막 트랜지스터를 더 포함하고,
    상기 제1 박막 트랜지스터의 게이트 전극은 상기 펜 스캔 라인에 접속되고, 상기 제1 박막 트랜지스터의 제1 전극은 상기 제2 박막 트랜지스터의 게이트에 접속되며, 상기 제1 박막 트랜지스터의 제2 전극은 상기 제1 펜 라인에 접속되는 펜 감지 유닛.
  9. 제8 항에 있어서,
    상기 펜 센서부를 사이에 두고 상기 제1 펜 라인과 이격되어 배치된 제2 펜 라인을 더 포함하고,
    상기 펜 센서 회로는 제1 구동 전압 라인을 더 포함하고,
    상기 제2 박막 트랜지스터의 게이트 전극은 상기 제1 박막 트랜지스터의 제1 전극에 접속되고, 상기 제2 박막 트랜지스터의 제1 전극은 상기 펜 센서의 일단에 접속되며, 상기 제2 박막 트랜지스터의 제2 전극은 상기 제1 구동 전압 라인에 접속되는 펜 감지 유닛.
  10. 제9 항에 있어서,
    상기 제2 박막 트랜지스터의 제1 전극은 제2 팬 라인과 더 접속되는 펜 감지 유닛
  11. 제10 항에 있어서,
    상기 구동 전압 라인과 제2 박막 트랜지스터의 게이트 전극 사이에 배치된 커패시터를 더 포함하는 표시 장치.
  12. 제11 항에 있어서,
    상기 펜 센서의 타단은 접지 전원에 접속되는 펜 감지 유닛.
  13. 제9 항에 있어서,
    상기 펜 센서 회로는 제3 박막 트랜지스터 및 상기 제1 구동 전압 라인과 이격된 제2 구동 전압 라인을 더 포함하고,
    상기 제3 박막 트랜지스터의 게이트 전극은 상기 제2 박막 트랜지스터의 제1 전극에 접속되고, 상기 제3 박막 트랜지스터의 제1 전극은 상기 제2 펜 라인과 접지 전원에 각각 접속되며, 상기 제3 박막 트랜지스터의 제2 전극은 상기 제2 구동 전압 라인에 접속되는 펜 감지 유닛.
  14. 제13 항에 있어서,
    상기 구동 전압 라인과 제2 박막 트랜지스터의 게이트 전극 사이에 배치된 커패시터를 더 포함하는 표시 장치.
  15. 제14 항에 있어서,
    상기 펜 센서의 타단은 접지 전원에 접속되는 펜 감지 유닛.
  16. 제12 항에 있어서,
    상기 펜 센서는 평면상 나선형 형상을 갖는 펜 감지 유닛.
  17. 복수의 화소를 포함하는 표시 유닛;
    상기 표시 유닛 하부에 배치되되, 제1 방향으로 연장된 제1 펜 라인과,
    상기 제1 방향과 교차하는 제2 방향으로 연장된 펜 스캔 라인 및 상기 제1 펜 라인 및 상기 펜 스캔 라인에 연결되어 각각 펜 입력을 감지하는 복수의 펜 센서부를 포함하는 펜 감지 유닛을 포함하고,
    상기 복수의 펜 센서부 각각은, 펜 센서 및 상기 펜 센서의 일단과 연결된 펜 센서 회로를 포함하며, 상기 펜 센서 회로는 제1 박막 트랜지스터를 포함하는 표시 장치.
  18. 제17 항에 있어서,
    상기 제1 박막 트랜지스터의 게이트 전극은 상기 펜 스캔 라인에 접속되고, 상기 제1 박막 트랜지스터의 제1 전극은 상기 펜 센서의 일단에 접속되며, 상기 제1 박막 트랜지스터의 제2 전극은 상기 제1 펜 라인에 접속되는 표시 장치.
  19. 제18 항에 있어서,
    상기 제1 박막 트랜지스터는 상기 펜 스캔 라인에 인가되는 스캔 신호에 의해 턴-온되어, 상기 제1 펜 라인과 상기 펜 센서의 일단을 연결하도록 구성되며, 상기 펜 센서의 타단은 접지 전원에 접속되고, 상기 펜 센서는 평면상 나선형 형상을 갖는 표시 장치.
  20. 제19 항에 있어서,
    상기 표시 유닛 상부에 배치되어 사용자의 터치를 감지하는 터치 감지 유닛; 및
    상기 표시 유닛과 상기 펜 감지 유닛 사이에 배치되어, 사용자의 지문 패턴을 인식하는 지문 감지 유닛을 더 포함하는 표시 장치.
KR1020190088595A 2019-07-22 2019-07-22 펜 감지 유닛 및 이를 포함하는 표시 장치 KR20210011563A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020190088595A KR20210011563A (ko) 2019-07-22 2019-07-22 펜 감지 유닛 및 이를 포함하는 표시 장치
US16/924,078 US11287933B2 (en) 2019-07-22 2020-07-08 Pen sensing unit including pen sensor member connected to pen line and pen scan line and display device including the same
CN202010727569.3A CN112286375B (zh) 2019-07-22 2020-07-22 笔感测单元和包括该笔感测单元的显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020190088595A KR20210011563A (ko) 2019-07-22 2019-07-22 펜 감지 유닛 및 이를 포함하는 표시 장치

Publications (1)

Publication Number Publication Date
KR20210011563A true KR20210011563A (ko) 2021-02-02

Family

ID=74189256

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190088595A KR20210011563A (ko) 2019-07-22 2019-07-22 펜 감지 유닛 및 이를 포함하는 표시 장치

Country Status (2)

Country Link
US (1) US11287933B2 (ko)
KR (1) KR20210011563A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102366863B1 (ko) * 2021-02-16 2022-02-23 동우 화인켐 주식회사 디지타이저 및 이를 포함하는 화상 표시 장치

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3001395B2 (ja) 1995-04-04 2000-01-24 株式会社ワコム 位置検出装置及び位置検出方法
WO2008120200A2 (en) * 2007-03-29 2008-10-09 N-Trig Ltd. System and method for multiple object detection on a digitizer system
JP5345050B2 (ja) * 2009-12-25 2013-11-20 株式会社ワコム 指示体、位置検出装置及び位置検出方法
TW201135546A (en) 2010-04-09 2011-10-16 J Touch Corp Contactless touch panel
WO2013118214A1 (ja) * 2012-02-08 2013-08-15 パナソニック株式会社 情報表示装置
JP2015028712A (ja) * 2013-07-30 2015-02-12 パナソニック液晶ディスプレイ株式会社 タッチ検出装置、タッチパネルおよび画像表示装置
US9466018B2 (en) * 2014-05-23 2016-10-11 Apple Inc. Displays with radio-frequency identifiers
KR102310484B1 (ko) * 2014-12-31 2021-10-08 엘지디스플레이 주식회사 터치 스크린 장치
JP6408415B2 (ja) * 2015-03-31 2018-10-17 株式会社ジャパンディスプレイ 表示装置
US10325131B2 (en) 2015-06-30 2019-06-18 Synaptics Incorporated Active matrix capacitive fingerprint sensor for display integration based on charge sensing by a 2-TFT pixel architecture
US9946375B2 (en) 2015-06-30 2018-04-17 Synaptics Incorporated Active matrix capacitive fingerprint sensor with 2-TFT pixel architecture for display integration
KR102599283B1 (ko) * 2016-07-14 2023-11-08 삼성디스플레이 주식회사 표시장치 및 이를 포함하는 휴대용 단말기
CN114115609A (zh) * 2016-11-25 2022-03-01 株式会社半导体能源研究所 显示装置及其工作方法
KR101832831B1 (ko) * 2017-06-14 2018-02-28 주식회사 에이코닉 표시 장치
KR102382639B1 (ko) * 2017-10-31 2022-04-05 엘지디스플레이 주식회사 터치센서를 포함하는 표시장치 및 그의 제조방법
KR102508978B1 (ko) * 2017-11-09 2023-03-13 삼성디스플레이 주식회사 감지 유닛 및 이를 포함하는 표시 장치
KR20210025745A (ko) * 2019-08-27 2021-03-10 삼성디스플레이 주식회사 지문 감지 화소 및 전자펜 감지 화소를 포함하는 감지 패널 및 그것을 포함하는 표시 장치

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102366863B1 (ko) * 2021-02-16 2022-02-23 동우 화인켐 주식회사 디지타이저 및 이를 포함하는 화상 표시 장치
WO2022177258A1 (ko) * 2021-02-16 2022-08-25 동우화인켐 주식회사 디지타이저 및 이를 포함하는 화상 표시 장치

Also Published As

Publication number Publication date
CN112286375A (zh) 2021-01-29
US11287933B2 (en) 2022-03-29
US20210026493A1 (en) 2021-01-28

Similar Documents

Publication Publication Date Title
US10936126B2 (en) Display device
US10957749B2 (en) Display device including photo pixel with improved sensing sensitivity
KR102611382B1 (ko) 터치 감지 유닛과 그를 포함하는 표시 장치
US11922714B2 (en) Display device comprising fingerprint recognition sensor layers
KR20200145905A (ko) 표시 장치와 그의 구동 방법
KR20210101347A (ko) 표시 장치
KR20210012086A (ko) 표시 장치
US11150753B2 (en) Display device including a touch detecting unit having an insulating pattern
US11262861B2 (en) Display device
US11308730B2 (en) Display device
KR20210003972A (ko) 터치 감지 유닛과 그를 포함하는 표시 장치
US20210041987A1 (en) Display device, sensing unit, and sensing method
CN113140597A (zh) 显示装置及便携式终端
CN113138682A (zh) 笔检测单元和包括其的显示装置
US11287933B2 (en) Pen sensing unit including pen sensor member connected to pen line and pen scan line and display device including the same
CN112286375B (zh) 笔感测单元和包括该笔感测单元的显示装置
KR20230048177A (ko) 표시 장치
CN219660311U (zh) 显示装置
US20230329020A1 (en) Display device including photo-sensing pixels
US20240130164A1 (en) Display device
US20230134963A1 (en) Display device for detecting incident light
KR20210118286A (ko) 표시 장치
KR20230143638A (ko) 표시 장치
CN116963535A (zh) 显示装置
KR20230144679A (ko) 표시 장치

Legal Events

Date Code Title Description
E902 Notification of reason for refusal